JP3891437B2 - Three-terminal pair irreversible element and communication device using the same - Google Patents
Three-terminal pair irreversible element and communication device using the same Download PDFInfo
- Publication number
- JP3891437B2 JP3891437B2 JP2003358754A JP2003358754A JP3891437B2 JP 3891437 B2 JP3891437 B2 JP 3891437B2 JP 2003358754 A JP2003358754 A JP 2003358754A JP 2003358754 A JP2003358754 A JP 2003358754A JP 3891437 B2 JP3891437 B2 JP 3891437B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- central
- output terminal
- central conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 7
- 230000002427 irreversible effect Effects 0.000 title claims description 4
- 239000004020 conductor Substances 0.000 claims description 125
- 229910000859 α-Fe Inorganic materials 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000003068 static effect Effects 0.000 claims description 6
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Transceivers (AREA)
Description
本発明は、高周波用非可逆素子であるサーキュレータ・アイソレータ、特に挿入損失が小さく広帯域特性を有する3端子対非可逆素子の分野に関するものである。 The present invention relates to a circulator / isolator that is a non-reciprocal element for high frequency, and more particularly to the field of a three-terminal pair non-reciprocal element having a small insertion loss and a wide band characteristic.
現在の高周波用非可逆素子であるアイソレータの技術状況としては、3端子対接合型サーキュレータの一つの端子を整合インピーダンスで終端したものが一般的である。この接合型サーキュレータは、2種類の形式、すなわち分布定数型サーキュレータと集中定数型サーキュレータに分類される。サーキュレータは電気的特性が非可逆的であり、その構造はフェライト薄板に垂直に磁界を印加して、このフェライト薄板の周囲に導体を近接したものを基本としている。前者の分布定数型はアイソレータ素子の寸法が取り扱っているフェライト薄板中を伝わる高周波の波長の1/4以上の場合に、後者の集中定数型は1/8以下の場合にそれぞれ使い分けられる。集中定数型の方が小形化に適する。 As a technical state of an isolator that is a current high-frequency nonreciprocal element, one terminal of a three-terminal-pair circulator is generally terminated with a matching impedance. This junction type circulator is classified into two types, that is, a distributed constant type circulator and a lumped constant type circulator. The circulator has an irreversible electrical characteristic, and its structure is based on a structure in which a magnetic field is applied perpendicularly to the ferrite thin plate and a conductor is close to the periphery of the ferrite thin plate. The former distributed constant type is selectively used when the size of the isolator element is ¼ or more of the wavelength of the high frequency transmitted through the ferrite thin plate handled, and the latter lumped constant type is used when the size is 1/8 or less. The lumped constant type is more suitable for miniaturization.
図21に、現在携帯電話等で用いられている3端子対集中定数型サーキュレータの一端子対に整合インピーダンス(抵抗素子R)を接続してアイソレータを実現した場合の概略構造図と概略回路図を示す。フェライト薄板Gはガーネット型フェライトよりなり、この上面に3本の中心導体L1、L2、L3が図20のように120度の角度間隔で配されている。それぞれの中心導体の一端は端子対1,2,3の入出力線路となり、他端は地導体となる共通部GRに接続される。整合用コンデンサーC1、C2、C3がそれぞれ中心導体L1、L2、L3の一端と共通部GRの間に並列接続される。また、アイソレータを実現するためエネルギーを吸収するための抵抗素子Rが端子対3と共通部GRの間に取り付けられている。フェライト薄板Gの主面にほぼ垂直な静磁界が印加されるように永久磁石が装荷されているが、図面では省略してある。静磁界の方向と強さ、および中心導体L1、L2、L3と整合用コンデンサーC1、C2、C3の大きさを慎重に調整することにより、図21の構造は所望の周波数(以後中心周波数という)foでサーキュレータとして動作し、端子対1から入力した高周波は端子対2に、端子対2から入った高周波は端子対3に少ない損失で伝わる。端子対3に抵抗素子Rが接続されているとそこでほとんどのエネルギーが吸収され、端子対2から端子対1に高周波はほとんど伝播しない状態となる。すなわち一方向のみの伝播を助け、逆方向のそれは阻止する素子であるアイソレータを実現できる。
FIG. 21 shows a schematic structure diagram and a schematic circuit diagram when an isolator is realized by connecting a matching impedance (resistive element R) to one terminal pair of a three-terminal pair lumped constant circulator currently used in a mobile phone or the like. Show. The ferrite thin plate G is made of garnet-type ferrite, and three central conductors L1, L2, and L3 are arranged on this upper surface at an angular interval of 120 degrees as shown in FIG. One end of each center conductor serves as an input / output line for the
従来、端子対1、2、3の交差角は通常120度に設定されるが、不等角度に設定する3端子対非可逆素子も提案されている(例えば特許文献1,2参照)。
Conventionally, the intersection angle of the
図21の従来技術の構造は対称的であり、作りやすいという利点を持っていたが、挿入損失が余り小さくならずその帯域幅も狭いという欠点を持っていた。また、特許文献1あるいは特許文献2に開示された構造によっても挿入損失と帯域幅の改善は十分ではなかった。また、これら従来のものではコスト的にもなかなか安くならない問題点もあった。
The prior art structure of FIG. 21 is symmetrical and has the advantage of being easy to make, but has the disadvantage that the insertion loss is not very small and the bandwidth is narrow. Further, even with the structure disclosed in Patent Document 1 or
本発明は、上記従来技術の状況を鑑みてなされたもので、挿入損失が小さくその帯域幅が広い3端子対非可逆素子及びこれを用いた通信装置を提供することを目的としている。 The present invention has been made in view of the above-described prior art, and an object of the present invention is to provide a three-terminal pair irreversible element with a small insertion loss and a wide bandwidth, and a communication device using the same.
請求項1の発明は、互いに電気的に絶縁状態で交差するように、第1、第2、第3の中心導体をフェライト薄板に近接して配し、該フェライト薄板は永久磁石により静磁界が印加されており、第1、第2、第3の中心導体の一端はそれぞれ第1、第2、第3の入出力端子となり、他端は共通部に接続され、前記第1、第2、第3の入出力端子と前記共通部の間には第1、第2、第3の整合用コンデンサーがそれぞれ接続され、前記第1、第2、第3の入出力端子のうちいずれか一つの入出力端子と前記共通部との間に抵抗素子を接続し、残りの2つの入出力端子のうち1つを入力端子、もう一つを出力端子となし、前記入力端子となる中心導体と前記出力端子となる中心導体の入出力端子側で見た交差角度が90度以下であることを特徴とする3端子対非可逆素子である。 According to the first aspect of the present invention, the first, second and third central conductors are arranged close to the ferrite thin plate so as to cross each other in an electrically insulated state, and the ferrite thin plate has a static magnetic field generated by a permanent magnet. One end of each of the first, second, and third central conductors is a first, second, and third input / output terminal, and the other end is connected to a common portion, and the first, second, First, second, and third matching capacitors are respectively connected between the third input / output terminal and the common portion, and any one of the first , second, and third input / output terminals is connected. A resistance element is connected between the input / output terminal and the common part, and one of the remaining two input / output terminals is an input terminal, and the other is an output terminal. The crossing angle as viewed on the input / output terminal side of the central conductor as the output terminal is 90 degrees or less. This is a three-terminal pair nonreciprocal element.
請求項2の発明は、前記抵抗素子を接続した中心導体と前記入力端子となる中心導体の入出力端子側で見た交差角度、または前記抵抗素子を接続した中心導体と前記出力端子となる中心導体の入出力端子側で見た交差角度が、90度以下であることを特徴とする3端子対非可逆素子である。 According to a second aspect of the present invention, there is provided a crossing angle of the central conductor connected to the resistance element and the central conductor serving as the input terminal on the input / output terminal side, or the center conductor serving as the output terminal and the center serving as the output terminal. The three-terminal-pair nonreciprocal element is characterized in that the crossing angle seen on the input / output terminal side of the conductor is 90 degrees or less .
請求項3の発明は、前記入力端子となる中心導体と前記出力端子となる中心導体の入出力端子側で見た交差角度が約60度であることを特徴とする3端子対非可逆素子である。 According to a third aspect of the present invention , there is provided a three-terminal non-reciprocal element characterized in that an intersection angle of the central conductor serving as the input terminal and the central conductor serving as the output terminal viewed from the input / output terminal side is about 60 degrees. is there.
請求項4の発明は、前記第1、第2、第3の中心導体の少なくとも一つの中心導体の中央部分が3本以上の導体に分かれていることを特徴とする3端子対非可逆素子である。 According to a fourth aspect of the present invention, there is provided a three-terminal pair nonreciprocal element, wherein a central portion of at least one of the first, second and third central conductors is divided into three or more conductors. is there.
請求項5の発明は、前記共通部が地導体となっていることを特徴とする3端子対非可逆素子である。 The invention according to claim 5 is the three-terminal pair nonreciprocal element characterized in that the common part is a ground conductor.
請求項6の発明は、上記した発明1〜5の何れかに記載の3端子対非可逆素子を少なくとも一つ備えたことを特徴とする通信装置である。 A sixth aspect of the present invention is a communication device comprising at least one three-terminal-pair nonreciprocal element according to any one of the first to fifth aspects of the present invention.
本発明の3端子対非可逆素子であるサーキュレータ・アイソレータは、挿入損失が小さく、その帯域幅も広く、かつ低コスト化に対応できるので、コストパフォーマンス向上に大いに効果がある。 The circulator / isolator, which is a three-terminal pair nonreciprocal element of the present invention, has a small insertion loss, a wide bandwidth, and can cope with cost reduction.
以下本発明の実施の形態について添付図面に基づいて説明する。
図1は、本発明の一つの実施例である中心導体とフェライト薄板組立図を示す。円板状のフェライト薄板Gの上に、第1、第2、第3の中心導体L1、L2、L3が電気的絶縁状態を保ちながら交差して配されている。従来技術と異なる点は、第1と第2の中心導体間の交差角度φが120度ではなく、60度であることである。ここでいう交差角度とは、フェライト薄板を横切る各中心導体の中心線のなす角度であり、入出力端子側で見た交差角度である。同じように、第2と第3の中心導体間の交差角度θも60度である。このような構成にすることにより、挿入損失の帯域幅が飛躍的に向上した。なお、前記電気的絶縁状態は図には記していないが、テフロン(登録商標)やポリイミドなどの粘着性テープをそれぞれの中心導体間に挿入することにより達成される。また、中心導体の表面にレジストのような絶縁性被膜をほどこしても実現できる。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 shows an assembly drawing of a central conductor and a ferrite thin plate according to one embodiment of the present invention. On the disk-shaped ferrite thin plate G, the first, second, and third center conductors L1, L2, and L3 are arranged so as to intersect while maintaining an electrically insulating state. The difference from the prior art is that the intersection angle φ between the first and second center conductors is not 120 degrees but 60 degrees. The crossing angle here is an angle formed by the center line of each central conductor crossing the ferrite thin plate, and is the crossing angle seen on the input / output terminal side. Similarly, the crossing angle θ between the second and third central conductors is 60 degrees. By adopting such a configuration, the bandwidth of insertion loss has been dramatically improved. Although the electrical insulation state is not shown in the drawing, it is achieved by inserting an adhesive tape such as Teflon (registered trademark) or polyimide between the central conductors. It can also be realized by applying an insulating coating such as a resist on the surface of the central conductor.
図2は、本発明の実施例である図1の中心導体とフェライト薄板組立体に付属部品を接続して、アイソレータとして実現した回路図である。前記フェライト薄板Gは永久磁石により静磁界が印加されるがこれは図面には記載されていない。第1、第2、第3の中心導体の一端はそれぞれ入出力端子1、2、3となり、他端は共通部GRに接続される。前記入出力端子1、2、3と前記共通部GRの間には第1、第2、第3の整合用コンデンサーC1、C2、C3がそれぞれ取り付けられている。入出力端子3と共通部GRとの間には抵抗素子Rが接続されている。本実施例では、1を入力端子、2を出力端子となるように、外部からフェライト薄板Gに加わる静磁界の方向を決めた。本発明の効果は、これに限定するものではなく、2を入力端子、1を出力端子としてもなんら変わらない。
FIG. 2 is a circuit diagram realized as an isolator by connecting accessory parts to the central conductor and ferrite thin plate assembly of FIG. 1 which is an embodiment of the present invention. The ferrite thin plate G is applied with a static magnetic field by a permanent magnet, which is not shown in the drawing. One ends of the first, second, and third central conductors are input /
図3は、本発明の効果を従来技術と比較して説明するための図である。図3(a)は従来技術の、図3(b)は本発明の第1の中心導体L1と第2の中心導体L2を選択して取り上げて示している。前者の交差角度が120度、後者のそれが60度である。どちらの場合も、第1の中心導体L1が入力、第2の中心導体L2が出力である。第3の中心導体L3には抵抗素子がそれぞれ接続されているが、図3では本効果の説明に直接関係がないので省略してある。まず、理想的にサーキュレータが動作した場合は、従来技術では入力電圧と出力電圧は逆位相となる。図1の本発明の技術を用いた実施例では入力電圧と出力電圧は同位相となる。すなわち、中心導体の共通部GR側の電圧はゼロとすると、その反対側のL1とL2端部電圧は従来技術では符号が反対であり、本発明の技術では符号が同じでその絶対値はそれぞれ等しい。ところが、実際の中心導体L1、L2は平行2線路であり、図中のように交差している複数の部分がある。図中の黒丸は、二つの中心導体の電圧絶対値が両者等しい部分である。白丸は両者の電圧絶対値が異なる部分である。もちろん、中心導体の形状が図のように二本ではなく一本で細ければ、二つの中心導体はフェライト薄板Gの中心で常に交差するので、中心導体の交差角度に関係なく、交差部分での電圧絶対値に差はほとんどない。しかし、実際にはフェライト薄板内部の高周波磁界を均一にするために、二本以上の中心導体が用いられる。 FIG. 3 is a diagram for explaining the effects of the present invention in comparison with the prior art. FIG. 3A shows the prior art, and FIG. 3B shows the first central conductor L1 and the second central conductor L2 of the present invention. The former crossing angle is 120 degrees and the latter is 60 degrees. In either case, the first center conductor L1 is an input, and the second center conductor L2 is an output. Although resistance elements are connected to the third central conductor L3, they are omitted in FIG. 3 because they are not directly related to the description of this effect. First, when the circulator operates ideally, the input voltage and the output voltage are in opposite phases in the conventional technique. In the embodiment using the technique of the present invention shown in FIG. 1, the input voltage and the output voltage are in phase. That is, if the voltage on the common part GR side of the center conductor is zero, the L1 and L2 end voltages on the opposite side have opposite signs in the prior art, and the signs in the technique of the present invention are the same and their absolute values are respectively equal. However, the actual central conductors L1 and L2 are two parallel lines, and there are a plurality of intersecting portions as shown in the figure. The black circles in the figure are portions where the voltage absolute values of the two central conductors are equal. A white circle is a portion where the absolute values of the voltages are different. Of course, if the shape of the center conductor is thin, not two, as shown in the figure, the two center conductors always intersect at the center of the ferrite sheet G, so the crossing portion of the center conductor does not depend on the intersection angle of the center conductor. There is almost no difference in the absolute voltage value. However, in practice, two or more central conductors are used in order to make the high frequency magnetic field inside the ferrite thin plate uniform.
図3のように、平行二線路が交差する場合には、この交差する場所で電圧差が発生する。すなわち、従来技術の交差角度120度のときには、黒丸部分における二つの中心導体の電圧差が一番大きくVA+VB≒2VAである。一方、本発明技術の交差角度60度のときには、黒丸部分では電圧差がなく、白丸部分の電圧差が一番大きくVC−VDである。図から明らかのように、VA+VB≒2VA >>VC−VDが成立する。但し、VA、VB、VC、VDは各点における電圧の絶対値である。
これは、従来技術の場合には入力端子から出力端子にエネルギーが伝播するときには、二つの中心導体間の交差部分の電圧差が大きく線間容量を介して高周波電流が流れやすいことを意味している。この高周波電流はサーキュレータ動作には直接寄与しないので、アイソレータの挿入損失特性を劣化させる。一方、本発明の技術の場合、この部分の電圧差が従来技術に比して1/5〜1/10と小さくなり、線間容量が同じでも不要高周波電流が大幅に減るので、挿入損失特性によい影響を与える。
As shown in FIG. 3, when two parallel lines intersect, a voltage difference is generated at the intersecting location. That is, when the intersecting angle is 120 degrees according to the prior art, the voltage difference between the two central conductors in the black circle portion is the largest and V A + V B ≈2V A. On the other hand, when the intersection angle of the present invention is 60 degrees, there is no voltage difference in the black circle portion, and the voltage difference in the white circle portion is the largest and is V C −V D. As is apparent from the figure, V A + V B ≈2V A >> V C −V D is satisfied. However, V A , V B , V C , and V D are absolute values of voltages at each point.
This means that in the case of the prior art, when energy propagates from the input terminal to the output terminal, the voltage difference at the intersection between the two central conductors is large and high-frequency current tends to flow through the line capacitance. Yes. Since this high frequency current does not directly contribute to the circulator operation, the insertion loss characteristic of the isolator is deteriorated. On the other hand, in the case of the technique of the present invention, the voltage difference in this portion is reduced to 1/5 to 1/10 as compared with the prior art, and the unnecessary high frequency current is greatly reduced even if the line capacitance is the same. Has a positive impact.
図4は、本発明のもう一つの利点を説明するための図である。中心導体は、一般的に、銅板をフォトエッチングもしくは金型により打ち抜いて作られる。図4(a)は従来技術の中心導体の展開図である。三方に対称的に拡がり、銅板単位面積当りの中心導体の取り数が少ない。これに比較して、図4(b)に示すように、本発明の中心導体の展開図は下半分に小さく偏っており、銅板単位面積当りの中心導体の取り数が多くなる。これはコスト低減が叫ばれている携帯電話機用アイソレータに対しては効果が大きい。 FIG. 4 is a diagram for explaining another advantage of the present invention. The central conductor is generally made by punching a copper plate by photoetching or die. FIG. 4A is a developed view of the center conductor of the prior art. It spreads symmetrically in three directions and the number of central conductors per unit area of the copper plate is small. Compared to this, as shown in FIG. 4B, the development view of the center conductor of the present invention is slightly biased to the lower half, and the number of center conductors taken per unit area of the copper plate increases. This is particularly effective for mobile phone isolators that are called for cost reduction.
図5は、本発明の効果を実証するために用いたアイソレータの等価回路図である。図2と異なる点は、入力端子1及び出力端子2とアイソレータ本体の間に、直列コンデンサーCsがそれぞれ付加されたことである。このコンデンサーCsはインピーダンス変換用であり、アイソレータ内部のインピーダンスが高い場合に用いられる。
FIG. 5 is an equivalent circuit diagram of an isolator used for demonstrating the effect of the present invention. A difference from FIG. 2 is that a series capacitor Cs is added between the input terminal 1 and the
図6(a)(b)は、6mmφのガーネットを用いて行った実験の電気特性の結果を示す。従来技術は点線で、本発明の結果は実線で示す。図の縦軸は損失レベルを、横軸は周波数を示し、中心周波数は650MHz帯である。(a)は入力端子の、(b)は出力端子の反射損失特性と挿入損失特性の周波数特性を示す。ここで特に著しい変化が、図6(a)の挿入損失特性に現れた。本発明を用いた方が挿入損失ピーク値において、0.02dB〜0.05dB程度改善されることが分かった。また、その帯域幅も図に示すように広い。入力端子の反射損失の20dB比帯域幅で比較すると、従来技術では6%であったのに対し、本発明の技術では8%以上となった。このことからも本発明の効果の著しいことが確認できた。 FIGS. 6 (a) and 6 (b) show the results of electrical characteristics of an experiment conducted using a 6 mmφ garnet. The prior art is indicated by a dotted line, and the result of the present invention is indicated by a solid line. In the figure, the vertical axis represents the loss level, the horizontal axis represents the frequency, and the center frequency is the 650 MHz band. (A) shows the frequency characteristics of the reflection loss characteristic and insertion loss characteristic of the input terminal, and (b) shows the output terminal. Here, a particularly remarkable change appeared in the insertion loss characteristic of FIG. It has been found that the use of the present invention improves the insertion loss peak value by about 0.02 dB to 0.05 dB. The bandwidth is also wide as shown in the figure. When compared with the 20 dB ratio bandwidth of the reflection loss of the input terminal, it was 6% in the technology of the present invention compared with 6% in the conventional technology. From this, it was confirmed that the effect of the present invention was remarkable.
図7は、本発明の他実施例の一つである。第1の中心導体L1と第2の中心導体L2の交差角度φは40度、第2の中心導体L2と第3の中心導体L3の交差角度θも40度である。いずれも60度より小さい場合を示す。 FIG. 7 shows another embodiment of the present invention. The intersection angle φ between the first center conductor L1 and the second center conductor L2 is 40 degrees, and the intersection angle θ between the second center conductor L2 and the third center conductor L3 is also 40 degrees. Both cases are less than 60 degrees.
図8は、本発明の他実施例の一つである。第1の中心導体L1と第2の中心導体L2の交差角度φは40度、第2の中心導体L2と第3の中心導体L3の交差角度θは70度である。この場合の70度は、40度の補角である140度の丁度半分として選んだ。また、第3の中心導体L3の二本線路の間隔が広い。これは、3本目の中心導体を折り曲げて重ねる場合、他の中心導体との中央部分の重なりを避けるためで、実質的にアイソレータの高さを余り厚くしないための工夫である。このようにすると当然中心導体L3のインピーダンスが変わるので、これに接続される抵抗素子Rの値も相応に調整しなければならない。 FIG. 8 shows another embodiment of the present invention. The intersection angle φ between the first center conductor L1 and the second center conductor L2 is 40 degrees, and the intersection angle θ between the second center conductor L2 and the third center conductor L3 is 70 degrees. 70 degrees in this case was chosen as exactly half of 140 degrees, which is a complementary angle of 40 degrees. Further, the distance between the two lines of the third central conductor L3 is wide. This is a device for avoiding the overlap of the central portion with other central conductors when the third central conductor is folded and overlapped, so that the height of the isolator is not substantially increased. This naturally changes the impedance of the center conductor L3, so the value of the resistance element R connected to it must also be adjusted accordingly.
図9は、本発明の他実施例の一つである。第1の中心導体L1と第2の中心導体L2の交差角度φは80度、第2の中心導体L2と第3の中心導体L3の交差角度θも80度である。いずれも60度より大きい場合を示す。 FIG. 9 shows another embodiment of the present invention. The intersection angle φ between the first center conductor L1 and the second center conductor L2 is 80 degrees, and the intersection angle θ between the second center conductor L2 and the third center conductor L3 is also 80 degrees. Both indicate cases greater than 60 degrees.
図10は、本発明の他実施例の一つである。第1の中心導体L1と第2の中心導体L2の交差角度φは40度、第2の中心導体L2と第3の中心導体L3の交差角度θは100度である。前者は90度より小さく、後者は90度より大きい場合を示す。 FIG. 10 shows another embodiment of the present invention. The intersection angle φ between the first center conductor L1 and the second center conductor L2 is 40 degrees, and the intersection angle θ between the second center conductor L2 and the third center conductor L3 is 100 degrees. The former is smaller than 90 degrees and the latter is larger than 90 degrees.
これまでの説明から分かるように、本発明の3端子対非可逆素子のポイントは、第1の中心導体L1と第2の中心導体L2の交差角度φと、第2の中心導体L2と第3の中心導体L3の交差角度θが同時に90度を越えることはないということである。でありながらも、φ=θという関係を維持しながら、角度が変化する場合は、φ+θが180度を越えることはない。この場合は図1、図7、図9に相当する。
特別な場合として、φ=θ=60度のときが最も対称性が優れる。これは、本発明の実施例、図1に相当する。また、φ+θ=90度も中心導体L1と中心導体L3が直交する場合の特別条件である。このときφ=θ=45度となる。
As can be seen from the above description, the points of the three-terminal-pair nonreciprocal element of the present invention are the intersection angle φ between the first central conductor L1 and the second central conductor L2, the second central conductor L2 and the third central conductor L2. This means that the crossing angle θ of the central conductor L3 does not exceed 90 degrees at the same time. However, if the angle changes while maintaining the relationship of φ = θ, φ + θ does not exceed 180 degrees. This case corresponds to FIG. 1, FIG. 7, and FIG.
As a special case, the symmetry is best when φ = θ = 60 degrees. This corresponds to the embodiment of the present invention, FIG. Φ + θ = 90 degrees is also a special condition when the central conductor L1 and the central conductor L3 are orthogonal to each other. At this time, φ = θ = 45 degrees.
図11は、本発明のφ=θ=60度の他実施例の一つである。中心導体の形状が二本平行線路ではなく、7本平行線路の場合である。フェライト薄板全面にできるだけ均一に高周波磁界が発生するための工夫である。但し、この場合は線間容量が増える危険性が高いので、本数と線路幅の設計には注意を要する。(a)は三つの中心導体とも7本の平行線路を用いたものであり、(b)は第3の中心導体L3のみ二本平行線路とした場合である。 FIG. 11 shows another embodiment of φ = θ = 60 degrees of the present invention. This is the case where the shape of the central conductor is not two parallel lines but seven parallel lines. This is a device for generating a high-frequency magnetic field as uniformly as possible on the entire surface of the ferrite thin plate. However, in this case, there is a high risk that the line-to-line capacitance will increase, so care must be taken in designing the number and line width. (A) is a case where seven parallel lines are used for all three central conductors, and (b) is a case where only the third central conductor L3 is a two parallel lines.
図12は、本発明のφ=θ=60度の他実施例の一つである。中心導体の形状が二本平行線路ではなく、1本線路の場合である。できるだけ線間容量を低減するために線路の中央部分が細くなっている。(a)は三つの中心導体とも1本線路を用いたものであり、(b)は第3の中心導体L3のみ二本平行線路とした場合である。これは、3本目の中心導体を折り曲げて重ねる場合、他の中心導体との中央部分の重なりを避けるためで、実質的にアイソレータの高さを余り厚くしないための工夫である。 FIG. 12 shows another embodiment of φ = θ = 60 degrees of the present invention. This is a case where the shape of the central conductor is not two parallel lines but one line. In order to reduce the line-to-line capacity as much as possible, the central part of the line is made thinner. (A) shows a case where one of the three central conductors uses one line, and (b) shows a case where only the third central conductor L3 has two parallel lines. This is a device for avoiding the overlap of the central portion with other central conductors when the third central conductor is folded and overlapped, so that the height of the isolator is not substantially increased.
図13は、参考例の一つである。抵抗素子Rが第2の中心導体L2に接続されている。入力端子と出力端子は、1ないし3である。この場合も、図4(b)の中心導体形状を用いることができる。 FIG. 13 is one of reference examples. A resistance element R is connected to the second central conductor L2. Input terminals and output terminals are 1 to 3. Also in this case, the central conductor shape of FIG. 4B can be used.
図14は、本発明の他実施例の一つである。φ=40度、θ=70度の中心導体と矩形状フェライト薄板の組立体、コンデンサーC1、C2、C3、抵抗素子Rを矩形領域内に概略的に配置した状況を示した。コンデンサーC1、C2は一つの構造体、例えば、セラミック単板の両面に設けられた電極により成り立っている。C3とRは分離して設けられている。コンデンサーはセラミック単板である必要もなく、セラミック積層体でも効果は同じである。 FIG. 14 shows another embodiment of the present invention. A situation is shown in which an assembly of a central conductor of φ = 40 ° and θ = 70 °, a rectangular ferrite thin plate, capacitors C1, C2, C3, and a resistance element R are roughly arranged in a rectangular region. Capacitors C1 and C2 are composed of one structure, for example, electrodes provided on both surfaces of a ceramic single plate. C3 and R are provided separately. The capacitor does not need to be a ceramic single plate, and the effect is the same with a ceramic laminate.
図15は、参考例の一つである。この場合は、入力端子が中心導体L1、出力端子が中心導体L3のときの配置である。前記参考例の図13に相当する内部のコンデンサーC1、C2、C3、抵抗素子Rが矩形領域内に配置されている状況を概略的に示した。コンデンサーC1、C2、C3それぞれ別々の構造体で構成されている。 FIG. 15 is one of reference examples. In this case, the arrangement is when the input terminal is the central conductor L1 and the output terminal is the central conductor L3. The situation where the internal capacitors C1, C2, C3 and the resistance element R corresponding to FIG. 13 of the reference example are arranged in a rectangular region is schematically shown. Each of the capacitors C1, C2, and C3 is composed of a separate structure.
図16は、参考例の一つである。これは、入力端子が中心導体L1、出力端子が中心導体L3の図15の例において、コンデンサーC1、C2、C3、抵抗素子Rが一体の積層構成物CERで形成されている状態を示す。このようにすると積層構成物CERを全体として小さくできるので、コスト低減に有効である。 FIG. 16 is one of reference examples. This shows a state in which the capacitors C1, C2, C3 and the resistance element R are formed of an integrated laminated structure CER in the example of FIG. 15 where the input terminal is the central conductor L1 and the output terminal is the central conductor L3. In this way, the laminated structure CER can be made small as a whole, which is effective for cost reduction.
図17は、図16の一体積層構成物CERの展開図である。(a)は上面図、(b)は側面断面図、(c)は下面図である。一つの積層セラミックス構成物の中に、コンデンサーC1、C2、C3が内包されており、上面には抵抗Rが印刷・焼成されている。下面には、地導体電極GRが印刷・焼成されている。上下面のGNはスルーホールでつながっている。各コンデンサーの静電容量を高めるため、各コンデンサーの対抗電極はスルーホールで上下面に接続される。 FIG. 17 is a development view of the integrally laminated structure CER of FIG. (a) is a top view, (b) is a side sectional view, and (c) is a bottom view. Capacitors C1, C2, and C3 are encapsulated in one laminated ceramic component, and a resistor R is printed and fired on the upper surface. A ground conductor electrode GR is printed and fired on the lower surface. The top and bottom GNs are connected through holes. In order to increase the capacitance of each capacitor, the counter electrode of each capacitor is connected to the upper and lower surfaces through holes.
図18は、本発明の他実施例の一つである。φ=40度、θ=100度の中心導体と矩形状フェライト薄板の組体、コンデンサーC1、C2、C3、抵抗素子Rを矩形領域内に配置した状況を概略的に示した。但し、入力端子は中心導体L1、出力端子は中心導体L2に接続される。コンデンサーC1、C2は一つの構造体によりなる。C3とRは分離して設けられている。 FIG. 18 shows another embodiment of the present invention. A situation is schematically shown in which an assembly of a central conductor of φ = 40 degrees and θ = 100 degrees and a rectangular ferrite thin plate, capacitors C1, C2, C3, and a resistance element R are arranged in a rectangular region. However, the input terminal is connected to the center conductor L1, and the output terminal is connected to the center conductor L2. The capacitors C1 and C2 are made of one structure. C3 and R are provided separately.
図19は、携帯電話のRF部分の電気回路ブロック図の一例である。この例ではアンテナ10と、送信用フィルタおよび受信用フィルタからなるデュプレクサ11と、このデュプレクサの送信用フィルタ側の入出力手段に接続される送信用回路12と、デュプレクサの受信用フィルタ側の入出力手段に接続される受信用回路13とから構成されている。送信用回路12の概略は、送信側からフィルタ、ミキサ、パワーアンプがあり、送信信号はパワーアンプにより増幅され、本発明のアイソレータを経由した後、デュプレクサ11の送信用フィルタを通してアンテナ10から発信される。また、受信信号はアンテナ10からデュプレクサ11の受信用フィルタを通して受信用回路13に送られ、受信用回路におけるローノイズアンプで増幅されフィルタを通過した後、ミキサで電圧制御発信機VCOからスプリッターで分配された局発信信号と混合されて中間周波数に変換される。
このような無線通信機の構成は一例であるが、本発明の3端子対非可逆素子を用いることによって、低損失、広帯域で信頼性の高い通信機を実現できる。
FIG. 19 is an example of an electric circuit block diagram of an RF portion of a mobile phone. In this example, an antenna 10, a
Although the configuration of such a wireless communication device is an example, a low-loss, wide-band and highly reliable communication device can be realized by using the three-terminal pair nonreciprocal element of the present invention.
L1、L2、L3…第1、第2、第3の中心導体
G…フェライト薄板
GR…地導体
C1、C2、C3…整合用コンデンサー
R…抵抗素子
CER…コンデンサーと抵抗を一体化した積層構成物
1、2、3…入出力端子
φ…第1の中心導体と第2の中心導体のなす角度
θ…第2の中心導体と第3の中心導体のなす角度
L1, L2, L3 ... 1st, 2nd, 3rd center conductor
G ... Ferrite thin plate
GR ... Ground conductor
C1, C2, C3 ... matching capacitors
R: Resistance element
CER:
Claims (6)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358754A JP3891437B2 (en) | 2003-02-12 | 2003-10-20 | Three-terminal pair irreversible element and communication device using the same |
US10/968,039 US7365616B2 (en) | 2003-10-20 | 2004-10-20 | Non-reciprocal element with three central conductors and communication apparatus using the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033274 | 2003-02-12 | ||
JP2003358754A JP3891437B2 (en) | 2003-02-12 | 2003-10-20 | Three-terminal pair irreversible element and communication device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004266806A JP2004266806A (en) | 2004-09-24 |
JP3891437B2 true JP3891437B2 (en) | 2007-03-14 |
Family
ID=33133861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003358754A Expired - Lifetime JP3891437B2 (en) | 2003-02-12 | 2003-10-20 | Three-terminal pair irreversible element and communication device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3891437B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507190B2 (en) * | 2005-03-07 | 2010-07-21 | 日立金属株式会社 | 3-winding non-reciprocal element |
JP6485430B2 (en) * | 2016-11-14 | 2019-03-20 | Tdk株式会社 | Non-reciprocal circuit device and communication device using the same |
-
2003
- 2003-10-20 JP JP2003358754A patent/JP3891437B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004266806A (en) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0948079A1 (en) | Nonreciprocal circuit device | |
JPH09232818A (en) | Irreversible circuit component | |
US9620838B2 (en) | Non-reciprocal circuit device | |
WO1999030382A1 (en) | Irreversible circuit element | |
JP2002299915A (en) | Non-reciprocal circuit element and communication equipment | |
US6819198B2 (en) | Nonreciprocal circuit device and high-frequency circuit apparatus | |
JP3891437B2 (en) | Three-terminal pair irreversible element and communication device using the same | |
US6646517B2 (en) | Nonreciprocal circuit device and communication device having only two ports | |
JP2000114818A (en) | Concentrated constant nonreversible circuit element | |
JP4345254B2 (en) | Non-reciprocal circuit device and communication device | |
US6982608B2 (en) | Isolator suitable for miniaturization | |
JPH11239009A (en) | Band widening structure of irreversible circuit element | |
JP3178239B2 (en) | Non-reciprocal circuit device | |
US7365616B2 (en) | Non-reciprocal element with three central conductors and communication apparatus using the same | |
JP4066349B2 (en) | 3-winding non-reciprocal element | |
JPH1197911A (en) | Concentrated constant type non-reciprocal circuit element | |
JPH11308013A (en) | Concentrated constant type non-reciprocal circuit element | |
JP3331702B2 (en) | Non-reciprocal circuit device | |
JP4182926B2 (en) | Non-reciprocal circuit device and communication device | |
JPH09270607A (en) | Irreversible circuit element | |
JP4507190B2 (en) | 3-winding non-reciprocal element | |
EP1909356A1 (en) | Irreversible circuit element, composite electronic parts, and communication device | |
JP2004289291A (en) | Isolator and communication equipment | |
JPH07122909A (en) | Irreversible circuit element | |
JP3673512B2 (en) | Non-reciprocal circuit element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3891437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |