JP3883126B2 - 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 - Google Patents
半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 Download PDFInfo
- Publication number
- JP3883126B2 JP3883126B2 JP2003539107A JP2003539107A JP3883126B2 JP 3883126 B2 JP3883126 B2 JP 3883126B2 JP 2003539107 A JP2003539107 A JP 2003539107A JP 2003539107 A JP2003539107 A JP 2003539107A JP 3883126 B2 JP3883126 B2 JP 3883126B2
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- operation mode
- integrated circuit
- semiconductor integrated
- low power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 10
- 230000009467 reduction Effects 0.000 title description 3
- 238000001514 detection method Methods 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 33
- 230000010365 information processing Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 21
- 239000000725 suspension Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 230000006266 hibernation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007958 sleep Effects 0.000 description 2
- 102100040225 Gamma-interferon-inducible lysosomal thiol reductase Human genes 0.000 description 1
- 101001037132 Homo sapiens Gamma-interferon-inducible lysosomal thiol reductase Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
技術分野
本発明は、半導体集積回路装置及びそれが組み込まれた携帯機器などの電子機器に関し、特に消費電力を低減する技術に関する。
背景技術
現在、携帯電話機やノートブック型，パームトップ型等の携帯機器では、消費電力の低減が要求されている。
図１に、従来の技術による携帯機器の一構成例を示す。図示する携帯機器は、ＤＲＡＭで構成されるメモリ１０、ＤＲＡＭコントローラ２０、画像処理ユニット（ＩＰ：Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）３０、中央処理装置（ＣＰＵ）４０、インターフェイス５０及びシステム電源回路６０を有する。ＩＰ３０とＣＰＵ４０は、ＤＲＡＭコントローラ２０を介してメモリ１０に同時にアクセスすることができる。つまり、ＩＰ３０とＣＰＵ４０は、データバスとコマンドバス（データ・コマンドバス）７０を共有する。ＩＰ３０とＣＰＵ４０は、外部入出力端子に接続されるインターフェイス５０を介して、図示を省略する外部機器とデータを授受する。
ＣＰＵ４０は、制御信号Ａを介してシステム電源回路６０を制御する。システム電源回路６０は、携帯機器内の各内部回路に電力を供給する。図１では、メモリ１０内のメモリコア１１ｄの周辺回路１１ｂへの電力供給路が例示されている。ＣＰＵ４０は例えば、携帯機器がレジュームモードに移行した場合にシステム電源回路６０に制御信号Ａを出力し、メモリ１０を含む内部回路を低消費電力モードに設定する。低消費電力モードに設定されたメモリ１０は、その周辺回路１１ｂが動作するために必要な必要最小限の電力を供給して、消費電力を削減する。
前述したように、ＩＰ３０とＣＰＵ４０はメモリ１０に同時にアクセスすることができる。このように、メモリ１０を共用するためには、ＩＰ３０又はＣＰＵ４０が単独でメモリ１０にアクセスすると仮定した場合の２倍のアクセスレートが必要となる。例えば、ＩＰ３０又はＣＰＵ４０のアクセスレートが５０ＭＨｚの場合、メモリ１０を共用するためには１００ＭＨｚのアクセスレートが必要である。
同時アクセス可能ではあるが、実際にはＩＰ３０とＣＰＵ４０が常に同時に動作している（メモリ１０にアクセスしている）訳ではなく、ＣＰＵ４０のみが動作している場合が多い。言い換えれば、ＣＰＵ４０の動作時間の方がＩＰ３０の動作時間よりも長い。ＩＰ３０は、処理すべきデータがなければ画像処理を行わず、休止状態となる。
ＩＰ３０が休止状態になってもアクセスレートに変化はない。上記の例では、アクセスレートは１００ＭＨｚのままである。ＣＰＵ４０のみがメモリ１０にアクセスするためには、５０ＭＨｚのアクセスレートで良い。従って、ＩＰ３０が休止状態となった場合には、無駄に電力が消費される。携帯機器は一般に、充電式電池や乾電池で動作する。従って、ＩＰ３０が休止状態になると、内臓電池が無駄に消費されてしまい、携帯機器の動作時間が短くなってしまう。
このような問題点は、複数の装置や回路でメモリを共用するシステムでも同様に発生する。
発明の開示
従って、本発明は上述した従来技術の問題を解決することを総括的な目的とする。
より特定すれば、本発明は、消費電力を削減した半導体集積回路装置、この回路が組み込まれた電子機器、消費電力を削減する方法を提供することを目的とする。
この目的を達成するために、本発明は電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する半導体集積回路であって、前記クロックのクロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知する検知手段と、該検知手段が前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、前記半導体集積回路の内部電圧を低減させるか、又は動作のタイミングを遅らせるか、若しくはその両方を行う手段を有する。
半導体集積回路が前記クロックのクロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知する検知手段を具備し、該検知手段が前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、自律的に電力消費を低減する動作、つまり、前記半導体集積回路の内部電圧を低減させるか、又は動作のタイミングを遅らせるか、若しくはその両方を行う。よって、電力消費を効果的に削減することができる。
発明を実施するための最良の形態
始めに、本発明の特徴のいくつかを列挙すると、次の通りである。
本発明は、バス等のクロック周波数（以下、システムクロックという）を調整する手段や、システム電源やメモリ内部等に印加する電圧を調整する手段等を有する。例えばＣＰＵ（中央演算処理装置）やＩＰ（イメージプロセッサ）等の複数の情報処理構成が同一のバスを利用してメモリにアクセスするよう構成されている場合に、その情報処理構成の何れか、若しくはその一部が動作していないことを検知又は検出してメモリと情報処理構成とを接続するシステムクロックを低減する。
また、情報処理構成の何れか、若しくはその一部が動作していないことを検知又は検出してメモリセルアレイに供給する内部電圧や、この他、システム電源電圧等を低減する。更に、本発明では、メモリに対する読み出しや書き込みの開始タイミングを通常動作時よりも遅らせることで、よりメモリセルアレイに供給する内部電圧を低下させることが可能なように構成する。
更に、本発明では、システム電源電圧が低下したメモリの基板電圧を上昇させるようにも構成する。これは、システム電源電圧が低下することで、メモリにおけるトランジスタ、特にＮＭＯＳトランジスタのしきい値が上昇することに対応するためである。
以下、上記特徴を好適に実施した形態の例について図面を用いて詳細に説明する。
〔第１の実施の形態〕
まず、本発明の第１の実施の形態について図面を用いて詳細に説明する。
図２は、本発明の第１の実施の形態を示すブロック図であって、半導体集積回路装置及びこれを組み込んだ電子装置の構成を示す図である。
図２に示す実施の形態は、ＳＤＲＡＭ（同期型ＤＲＡＭ）などのメモリデバイスで構成されるメモリ１００、ＤＲＡＭコントローラ２００、制御部８００、インターフェイス５００、及びシステム電源回路６００を有する電子装置である。この電子装置は例えば、これらの部品を回路基板上に搭載したカードや、これらの部品や回路基板を具備する携帯電話やパソコンなどに相当する。メモリ１００は、本発明の半導体集積回路装置の一例である。制御部８００は、画像処理ユニット（ＩＰ：Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）３００、ＣＰＵ４００及びクロックジェネレータ７００を有する。ＩＰ３００とＣＰＵ４００は、データ・コマンドバス９００及びＤＲＡＭコントローラ２００を介してメモリ１００を共用する。クロックジェネレータ７００は、メモリ１００にシステムクロックを供給する。
本実施の形態の特徴の１つは、ＩＰ３００が休止状態になると、メモリ１００に供給するシステムクロックの周波数及び電源電圧を低下させることにある。また、別の特徴としては、システムクロックの周波数の低下及び電源電圧の低下をメモリ１００が検出して、自律的に低消費電力動作モードに移行することにある。
以下、本実施の形態を詳細に説明する。
システム電源／システムクロックの低減／復帰
この構成において、システムクロックの低減及びシステム電源電圧の低減、並びにシステムクロックの通常動作時への復帰及びシステム電源電圧の通常動作時への復帰は、ＣＰＵ４００から出力される信号により制御される。
即ち、例えばシステム電源電圧及びシステムクロックを低減させる場合、ＣＰＵ４００はシステム電源回路６００へ電源制御信号Ｂを出力し、クロックジェネレータ７００へクロック制御信号Ｄを出力する。これに対し、システム電源回路６００は電源制御信号Ｂが入力されるとシステム電源電圧を所定の値分、低減された電圧に切り替える。また、クロックジェネレータ７００はクロック制御信号Ｄが入力されるとシステムクロックを所定のクロック周波数、例えば通常動作時の半分の周波数に切り替える。
ここで、システム電源回路６００は、電子装置の各部へ電源電圧を供給する回路であり、クロックジェネレータ７００は、メモリ１００やその他の内部回路へシステムクロックを供給する回路である。
また、通常動作時のシステム電源電圧に復帰させる場合、ＣＰＵ４００はシステム電源回路６００へ電源制御信号Ａを出力し、クロックジェネレータ７００へクロック制御信号Ｃを出力する。システム電源回路６００は電源制御信号Ａが入力されると、システム電源電圧を通常動作時の電圧に切り替える。また、クロックジェネレータ７００はクロック制御信号Ｃが入力されると、システムクロックを通常動作時のクロック周波数に切り替える。
また、システムクロックを低減する構成としては、クロックジェネレータ７００に含まれる水晶発振器等に印加する電圧を切り替える構成としても、クロックジェネレータ７００の出力段に分周器（プログラマブル分周器でもよい）を設け、所定の分周比で分周することで切り替える構成としてもよい。但し、クロックジェネレータ７００の出力段に設けた分周器における分周比を切り替えるよう構成した場合、ＣＰＵ４００から出力されるクロック制御信号Ｃ又はＤを、この分周器に入力する。
更に、システムクロックを低減させた際に、ＣＰＵ４００の逓倍回路における逓倍率を変化することで、ＣＰＵ４００の動作クロックを維持、又は所定の動作クロックに調整するよう構成してもよい。
また、本実施形態では、システム電源電圧及びシステムクロックの切り替えをＩＰ３００が動作しているか否かに基づいて行う。即ち、本実施形態では、ＩＰ３００が動作している場合、システム電源電圧及び／又はシステムクロックを通常動作時の値とし、ＩＰ３００が休止している場合、クロック電源電圧及びシステムクロックを通常動作時の値よりも低減されたものとする。
ＩＰ３００の動作状態／休止状態の検知
ここで、ＩＰ３００が動作しているか休止しているかは、ＣＰＵ４００により検知される。これは、ＣＰＵ４００が常時又は定期的（所定の周期毎）にＩＰ３００を監視し、休止しているか否かを判定するよう構成することでも、ＩＰ３００が動作時及び／又は休止時に常時又は定期的に所定の信号（ＩＰ動作信号／ＩＰ休止信号）をＣＰＵ４００へ出力するよう構成することでも、ＩＰ３００が動作状態から休止状態へ移行した際及び休止状態から動作状態へ移行した際に所定の信号をＣＰＵ４００へ出力するよう構成することでも実現することが可能である。但し、この構成は、上記例示したものに限定されず、ＩＰ３００が休止状態にあるか動作状態にあるかをＣＰＵ４００が検知できる構成であれば、どのように変形してもよい。
図３にＩＰ３００の動作状態／休止状態を検知するための構成の一例を示す。図３に例示するＩＰ休止検出回路は、ＩＰ３００とＣＰＵ４００との間に設けられたＮＡＮＤゲート８０１及びインバータ８０２を有する。ＩＰ３００が休止状態である期間中、ＩＰ３００は常時ＩＰ休止信号を出力する（ハイレベル又は論理１）。ＮＡＮＤゲート８０１の出力は、ＩＰ休止信号が出力されている間、システムクロックに従って変化し、インバータ８０２を介してＣＰＵ４００に供給される。つまり、ＩＰ休止信号が出力されている間、ＣＰＵ４００にはシステムクロックが供給され続ける。このようにして、ＣＰＵ４００はＩＰ３００の休止状態を検知する。
メモリの動作モードの切り替え
また、本実施形態では、上記のようにＩＰ３００の休止が検知された場合、メモリ１００を通常時の動作モード（以下、通常動作モードという）から低消費電力で動作するモード（以下、低消費電力動作モードという）に切り替える。これにより、本実施形態では、更に消費電力を低減させることを可能にしている。以下の説明では、この切り替えをメモリ１００内部に設けた検知手段に基づいて行う場合を例に挙げて説明する。
上記の検知手段とは、システム電源電圧が低下したことを検知する手段及びシステムクロックが低下したことを検知する手段である。即ち、本実施形態では、ＩＰ３００が休止したことを検知したＣＰＵ４００がシステム電源電圧及びシステムクロックを低減させると、これがメモリ１００内部に設けた検知手段（図２における電源電圧低下検出回路１１４及びクロック周波数低下検出回路１１５に相当）により検知され、各回路（１２０，１３０，１４０）が低消費電力動作モードにエントリされる。
以下、各々の回路を図面を用いて詳細に説明する。
電源電圧低下検出回路１１４
まず、図２における電源電圧低下検出回路１１４の構成及び回路構成の例を図４の（ａ）及び（ｂ）を用いて詳細に説明する。
図４の（ａ）は、電源電圧低下検出回路１１４の構成例を示すブロック図である。図４の（ａ）に示すように、電源電圧低下検出回路１１４には、システム電源電圧と外部印加基準電圧Ｖｒｅｆとが印加される。また、電源電圧低下検出回路１１４の回路構成の例を図４の（ｂ）に示す。図４の（ｂ）に示すように、電源電圧検出回路１１４は、カレントミラー回路１１４−２を負荷抵抗とした差動増幅回路１１４−１を有している。従って、本実施形態による電源電圧低下検出回路１１４は、システム電源電圧が所定の電圧値よりも小さくなった場合に電源電圧低下検出信号を出力する。ここで、Ｖｒｅｆが印加されるＮＭＯＳトランジスタ１１４−２のゲートにしきい値を設けることで、システム電源電圧がＶｒｅｆからしきい値電圧分低い電圧値となったときに電源電圧低下検出信号が出力されるよう構成するとよい。
また、本実施形態では、図４の（ａ）及び（ｂ）に示すように、電源電圧低下検出回路１１４を構成する差動増幅回路１１４−１のソース側（ＧＮＤ側）にＰＭＯＳ１１４−３を設け、このＰＭＯＳトランジスタ１１４−３のゲートにメモリアクセス信号を反転させて印加するよう構成することで、メモリアクセス信号が入力されたときのみ、電源電圧低下検出回路１１４が動作するよう構成する。これにより、必要なときのみ電源電圧低下検出回路１１４が動作するよう構成され、消費される電力を削減することが可能となる。
クロック周波数低下検出回路１１５
次に、図２におけるクロック周波数低下検出回路１１５の回路構成について、図５から図８を用いて詳細に説明する。
図５は、クロック周波数低下検出回路１１５の構成例を示すブロック図である。図５を参照すると、クロック周波数低下検出回路１１５は、メモリアクセス信号をトリガとしてシステムクロックが低減されているか否かを検知し、低減されている場合にクロック周波数低下検出信号を出力するよう構成されている。
これを図５〜図８を用いて説明すると、クロック周波数低下検出回路１１５では、入力されたシステムクロックが入力バッファ回路１１５−１で遅延を含むバッファ処理を受け（図６）、ポンピング回路（チャージポンプ回路）１１５−２でクロック周波数に応じた直流電圧に変換される（図６のキャパシタＣ１に電荷を蓄積する）。そして、キャパシタＣ１の電圧が図５及び図６の（ａ）として、図５及び図８に示す電圧比較器１１５−５の差動増幅回路１１５−５１を構成するＮＭＯＳトランジスタ１１５−５１ａのゲートへ入力される。また、図５及び図７に示すリングオシレータ回路１１５−３は、入力されたメモリアクセス信号に基づいて所定の周波数の信号を出力する。この信号は、ポンピング回路（チャージポンプ回路）１１５−４に入力され、周波数に応じた直流電圧に変換される（図７のキャパシタＣ２に電荷を蓄積する）。そして、キャパシタＣ２の電圧が図５及び図７の（ｂ）として、上記電圧比較器１１５−５の差動増幅回路１１５−５１を構成するＮＭＯＳトランジスタ１１５−５１ｂのゲートへ入力される。
ここで、差動増幅回路１１５−５１は、構成するＮＭＯＳトランジスタのゲートがＮＭＯＳトランジスタ１１５−５１ｂのドレイン側に接続されたカレントミラー回路１１５−５２を負荷抵抗としている。従って、図８に示す電圧比較器１１５−５は、図中（ｂ）を介して直流電圧がＮＭＯＳトランジスタ１１５−５１ｂのゲートに入力されたときのみ、システムクロックが低減されているか否かを判定する構成となっている。
更に、電圧比較器１１５−５は、差動増幅回路１１５−１のソース側（ＧＮＤ側）にＮＭＯＳトランジスタ１１５−５３を設け、このゲートにメモリアクセス信号を入力することにより、メモリアクセス信号が入力されたときのみ、クロック周波数低下検出信号を出力するよう構成されている。
低消費電力動作モードエントリ回路１１６
また、上記のように、電源電圧低下検出回路１１４から出力された電源電圧低下検出信号及びクロック周波数低下検出回路１１５から出力されたクロック周波数低下検出信号は、図２の低消費電力動作モードエントリ回路１１６に入力される。以下、図９を用いて低消費電力動作モードエントリ回路１１６の構成例及び動作の例について説明する。
図９に示すように、本実施形態による低消費電力動作モードエントリ回路１１６は、ＮＡＮＤゲート１１６−１と１１６−２を有し、クロック周波数低下検出信号と電源電圧低下検出信号との両方が入力された場合に、バッファ回路１１６−３を介して低消費電力動作モードエントリ信号を出力するよう構成されている。
更に、図９に示す構成例では、メモリアクセス信号も入力されることも条件として、低消費電力動作モードエントリ信号を出力するよう構成されている。これにより、メモリへのアクセスがないときに低消費電力動作モードエントリ信号が出力されることを避け、無駄な電力が消費されることを防止している。
タイミング調整回路１２０
このように出力された低消費電力動作モードエントリ信号に基づいて動作するタイミング調整回路１２０の構成例を、図１０の回路図を用いて説明する。
図１０を参照すると、タイミング調整回路１２０は、バッファ回路１２０−１、ＮＡＮＤゲート１２０−２、１２０−３、ＮＯＲゲート１２０−４及びインバータ１２０−５で構成される。低消費電力動作モードエントリ信号が入力されている場合、タイミング調整回路１２０はメモリ１００内部の動作タイミングを遅らせるためのタイミング調整信号を出力する。図１０に示す例では、タイミングを調整するための信号（タイミング調整信号）の生成を、入力されたメモリアクセス信号を所定の期間遅延させる、奇数個のインバータで構成されたバッファ回路１２０−１を設けることで実現している。
このようなタイミング調整回路１２０を設けることで、本実施形態では、ワード線選択駆動回路１０１ｃに供給する内部電圧をより低減させることが可能となる。
内部電圧調整回路１３０
次に、同じく低消費電力動作モードエントリ信号に基づいて動作する内部電圧調整回路１３０の構成例を、図１１の回路図を用いて説明する。
図１１に例示された内部電圧調整回路１３０は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなるトランジスタ回路１３０−１を有する。２つのトランジスタのゲートには、低消費電力動作モードエントリ信号が入力される。低消費電力動作モードエントリ信号が入力されるとＮＭＯＳトランジスタがＯＮし、ＰＭＯＳトランジスタがＯＦＦする。ＰＭＯＳトランジスタはＮＭＯＳトランジスタよりも駆動能力が高い。従って、ＰＭＯＳトランジスタがＯＮしている状態（通常動作時）では、内部電圧Ｖｐｐはほぼそのままメモリコアに供給される。これに対し、ＮＭＯＳトランジスタがＯＮする場合（低消費電力動作モードエントリ時）には、通常動作時よりも低減された内部電圧がメモリコアに供給される。
このように、上記内部電圧調整回路１３０を設けることで、ＩＰ３００が休止したことで高速動作することが不要となったメモリ１００へ供給する電源電圧を低減し、消費電力を削減することが可能となる。
メモリ基板電圧調整回路１４０
次に、本実施形態によるメモリ基板電圧調整回路１４０について説明する。
本実施形態において、メモリ基板電圧調整回路１４０は、低消費電力動作モード時に基板電圧ＶＢＢを上昇させるための回路である。
一般的に、低消費電力動作モード時に電源電圧が低下したメモリにおいて、従来のままの基板バイアスでは、特にＮＭＯＳトランジスタのしきい値電圧が大きくなるという問題が存在する。従って、メモリ基板電圧調整回路１４０は、この問題を解決するために設けられるものである。
図１２に、メモリ基板電圧調整回路１４０の回路構成の例を示す。図１２を参照すると、メモリ基板電圧調整回路１４０は、複数の直列に接続されたＮＭＯＳトランジスタ１４０−２〜１４０−５と、ＶＳＳ側のＮＭＯＳトランジスタに並列に接続されたＮＭＯＳトランジスタ１４０−１とを有する。低消費電力動作モードエントリ信号はＮＭＯＳトランジスタ１４０−１のゲートに与えられる。ＮＭＯＳトランジスタ１４０−１が導通すると、ＶＳＳ−ＶＢＢ間はＮＭＯＳトランジスタの４段構成から３段構成に変わるので、基板電圧ＶＢＢは増加する。
また、図１２に示すメモリ基板電圧調整回路１４０は、低消費電力動作モードエントリ信号が未入力の場合、又は低消費電力動作モードエントリ信号が未入力へ切り替わった場合、急速に通常動作時の基板電圧ＶＢＢに復帰することが可能な構成となっている。
通常動作モード時及び低消費電力動作モード時のタイミングチャート
次に、図１３を用いて、通常動作モード時の各信号の波形と低消費電力動作モード時の各信号の波形とを説明する。但し、本説明ではシステム電源電圧とシステムクロックとの双方が低減されたことをトリガとして、動作モードが低消費電力動作モードに切り替えられるよう構成した場合について触れる。
図１３に例示するように、ＩＰ３００からＩＰ休止信号が出力されると、ＣＰＵ４００は、ＩＰ３００が休止したことを検知して電源制御信号Ａを立ち下げ、電源制御信号Ｂを立ち上げることでシステム電源電圧を低減する。また同様に、ＣＰＵ４００は、クロック制御信号Ｃを立ち下げ、電源制御信号Ｂを立ち上げることでシステムクロックのクロック周波数を低減する。図１２に示す場合では、システムクロックのクロック周波数が１／２に低減されている。
このようにシステム電源電圧及びシステムクロックが低減されると、上述のように、このことが電源電圧低下検出回路１１４及びクロック周波数低下検出回路１１５で検知され、低消費電力動作モードエントリ回路１１６から低消費電力動作モードエントリ信号が出力される。
ここで、低消費電力動作モードエントリ信号が入力された内部電圧調整回路１３０から出力された内部電圧Ｖｐｐは、通常動作モード時の内部電圧Ｖｐｐよりも低減されているため、この低減された内部電圧Ｖｐｐに基づいてワード線（図２に示すメモリセルアレイ１０１ａのワード線）に印加される電圧（ＷＬ Ａ２）も、図１３に示すように通常動作モード時に印加される電圧（ＷＬ Ａ１）と比較して低減されている。また、同様に、低消費電力動作モード時にビット線に印加される電位差（ＢＬ Ａ２）も、図１３に示すように通常動作モード時に印加される電圧（ＢＬ Ａ１）と比較して低減されている。
また、上記説明は動作モードを低消費電力動作モードへ切り替える際の動作であるが、通常動作モードに設定する際の動作は、ＩＰ３００が動作したことをＣＰＵ４００が検知し、これに基づいてシステム電源電圧及びシステムクロックを通常動作時の値に復帰させ、これを電源電圧低下検出回路１１４及びクロック周波数低下検出回路１１５で検知し、これに基づいて低消費電力動作モードエントリ回路１１６から出力されている低消費電力動作モードエントリ信号を停止させることで、実現することが可能である。
このように、上記実施の形態は、ＩＰ３００休止時にシステム電源電圧を低下させるだけでなく、メモリ１００の動作モードを通常動作モードから低消費電力動作モードに切り替えることで、必要に応じた最低限の消費電力で動作することを可能とするものである。
更に、本実施形態は、メモリセルアレイ１０１ａに対する読み出し／書き込みのタイミングを調整することで、より内部電圧Ｖｐｐを低下させることを可能とし、以て消費電力の低減を図ることを可能としている。
また、本実施形態は、基板電圧ＶＢＢを上昇させることで、システム電源電圧の低下に依存してメモリ基板上のトランジスタ、特にＮＭＯＳトランジスタのしきい値が上昇することで生じる問題を解決することも可能とする。
以上、本発明の第１の実施の形態を説明した。上記の説明では、ＩＰ３００が休止状態になったことをメモリ１００で検知して、メモリ１００の動作電圧とシステムクロック（動作タイミング）の両方を低減させる構成であった。しかし、原理的には、動作電圧とシステムクロックのいずれか一方を低減させる構成であっても良い。
また、上記第１の実施の形態は、ＣＰＵ４００とＩＰ３００とが同一のバス９００を介してメモリ１００（正確には、メモリ１００へのデータの送受信を制御するＤＲＡＭコントローラ２００）へアクセスするよう構成されているが、本発明はこの構成に限定されず、複数の情報処理装置が同一のバスを使用するものであれば如何なるものでも適用することが可能である。
更に、メモリ１００はＳＤＲＡＭであったが、他のタイプのメモリであっても良い。
第２の実施の形態
次に、本発明の第２の実施の形態を説明する。
第１の実施形態では、メモリ１００における動作モードの低消費電力動作モードへの切り替えを、メモリ１００内部に設けた検知手段（電源電圧低下検出回路１１４，クロック周波数低下検出回路１１５）の検知結果に基づいて行うよう構成した場合について説明した。これに対し、本発明の第２の実施の形態では、この切り替えをＣＰＵ４００から出力されるコマンドに基づいて行う。
メモリ１００Ａの動作モードの切り替え
第２の実施の形態によるの構成例を図１４のブロック図に示す。
図１４において、ＣＰＵ４００は、ＩＰ３００の休止を検知すると、ＤＲＡＭコントローラ２００を介してメモリ１００Ａへ低消費電力動作モードへのエントリコマンド（以下、低消費電力動作モードエントリコマンドという）を入力する。但し、ＩＰ３００の休止を検知する構成及び方法としては、上述のものと同様である。また、この他に、何れの回路（図１４では、タイミング調整回路１２０，内部電圧調整回路１３０，メモリ基板電圧調整回路１４０の何れか：以下、１２０，１３０，１４０と略す）を低消費電力動作モードに設定するかを示すコード（アドレスコード：以下、対象回路アドレスコードという）も、ＣＰＵ４００からメモリ１００Ａへ出力される。
このように入力された低消費電力動作モードエントリコマンド及び対象回路アドレスコードは、メモリ１００Ａの動作モード出力回路１１１に入力される。動作モード出力回路１１１は、コマンドデコーダとアドレスバッファとから構成されている。
この構成において、ＣＰＵ４００から入力された低消費電力動作モードエントリコマンドはコマンドデコーダでデコードされ、後段のモードレジスタ１１２に入力される。また、ＣＰＵ４００から入力された対象回路アドレスコードはアドレスバッファに入力され、メモリ１００Ａ内において対象の回路（１２０，１３０，１４０）に割り当てられたアドレス（以下、対象回路アドレスという）に変換され、デコードされた低消費電力動作モードエントリコマンド（以下、低消費電力動作モードセットコマンドという）と共にモードレジスタ１１２に入力される。
モードレジスタ１１２は、メモリ１０Ａの各回路（１２０，１３０，１４０）にセットされた動作モードを保持するものである。従って、動作モード出力回路１１１から入力された低消費電力動作モードセットコマンドは、モードレジスタ１１２における対象回路アドレスに対応する番地にセットされる。
また、モードレジスタ１１２において、何れかの回路（１２０，１３０，１４０）に対する低消費電力動作モードが設定されていると、回路別低消費電力動作モードエントリ回路１１３は、この対象の回路（１２０，１３０，１４０）に対して回路別低消費電力動作モードエントリ信号を出力する。ここで、回路別低消費電力動作モードエントリ回路１１３による各回路（１２０，１３０，１４０）の動作モードの検知は、回路別低消費電力動作モードエントリ回路１１３が常時又は定期的にモードレジスタ１１２を参照するよう構成することでも、モードレジスタ１１２における設定が更新された際に、モードレジスタ１１２から所定の信号が回路別低消費電力動作モードエントリ回路１１３へ出力されるよう構成することでも実現することが可能である。但し、この構成は、回路別低消費電力動作モードエントリ回路１１３が各回路（１２０，１３０，１４０）に設定される動作モードを検出することが可能であれば、どのように変更してもよい。
回路別低消費電力動作モードエントリ回路１１３は、上記に例示した構成によりモードレジスタ１１２において何れかの回路（１２０，１３０，１４０）に対する低消費電力動作モードがセットされていることを検知すると、この対象の回路（１２０，１３０，１４０）に回路別低消費電力動作モードエントリ信号を出力する。これに対し、回路別低消費電力動作モードエントリ信号が入力された対象の回路（１２０，１３０，１４０）では、それぞれの構成において消費電力を低減させることが実行される。
以下、タイミング調整回路１２０，内部電圧調整回路１３０，メモリ基板電圧調整回路１４０の構成及び動作は、第１の実施形態によるものと同様であるため、ここでは説明を省略する。但し、本実施形態において各回路（１２０，１３０，１４０）へは、回路別低消費電力動作モードエントリ信号が入力される。
また、上記説明は動作モードを低消費電力動作モードへ切り替える際の動作であるが、通常動作モードに設定する際の動作も、上記動作における回路別低消費電力動作モードエントリコマンドを回路別通常状態動作モードエントリコマンド（回路別に通常動作モードへの切り替えを要求するコマンド）に置き換えて、同様に実施することが可能である。
このように、本発明の第２の実施の形態は、第１の実施形態と同様に、動作モードとして通常動作モードと低消費電力動作モードとを設けることで、必要に応じた最低限の消費電力で動作することを可能とするものである。
更に、本実施形態は、メモリセルアレイ１０１ａに対する読み出し／書き込みのタイミングを調整することで、より内部電圧Ｖｐｐを低下させることを可能とし、以て消費電力の低減を図ることを可能としている。
また、本実施形態は、基板電圧ＶＢＢを上昇させることで、システム電源電圧の低下に依存してメモリ基板上のトランジスタ、特にＮＭＯＳトランジスタのしきい値が上昇することで生じる問題を解決することも可能とする。
また、本実施形態では、コマンドで動作モードを切り替えるため、回路（１２０，１３０，１４０）毎に動作モードを設定することができるという利点が存在する。
更に、本実施形態では、コマンドにより動作モードを切り替える構成としているため、システムクロックに対して非同期の回路（ＬＳＩ等）が電子装置に含まれている場合でも、消費電力動作モードにエントリさせ、消費電力の低減を図ることが可能となる。即ち、例えば図１４においてメモリ１００Ａがシステムクロックに対して非同期に動作する場合でも、本実施形態のようにコマンドを用いることで、メモリ１００Ａの消費電力を低減させることが可能となる。
第３の実施の形態
次に、本発明の第３の実施形態について図面を用いて説明する。
図１５は、本発明の第３の実施の形態の構成を示すブロック図である。図１５を参照すると、本実施形態は、動作モードの切り替えをクロック周波数低下検出回路１１５の検知結果に基づいて行うよう構成されている。但し、図１５に示すクロック周波数低下検出回路１１５は、第１の実施形態で示すものと同様の構成とする。
従って、ＩＰ３００が休止したことをＣＰＵ４００が検知し、システムクロックが低減されると、このことをクロック周波数低下検出回路１１５が検知し、クロック周波数低下検出信号が後段の低消費電力動作モードエントリ回路１１７に入力される。
また、低消費電力動作モードエントリ回路１１７は、クロック周波数低下検出信号が入力されると、後段のタイミング調整回路１２０に低消費電力動作モードエントリ信号を出力し、メモリ１００Ｂにおいて低消費電力動作モードを実現させる。
また、本実施形態では、図１５に示すように、低消費電力動作モードエントリ回路１１７がＤＲＡＭコントローラ２００を介してＩＰ３００及びＣＰＵ４００と接続されている。これにより、本実施形態では、ＩＰ３００若しくはＣＰＵ４００からの入力に基づいて、メモリ１００Ｂを、低消費電力動作モードに移行させたり（１）、低消費電力動作モードから復帰させたり（２）、低消費電力動作モードへの移行を制限したり（３）することが可能となる。
例えば、（１）ＩＰ３００若しくはＣＰＵ４００からの入力に基づいて低消費電力動作モードへ移行させる構成とするには、ＩＰ３００が休止した際に、ＩＰ３００自体が低消費電力動作モードに移行させるための信号をＤＲＡＭコントローラ２００を介して低消費電力動作モードエントリ回路１１７へ出力するよう構成しても、ＣＰＵ４００がＩＰ３００の休止を検知してこの信号を低消費電力動作モードエントリ回路１１７へ出力するよう構成しても実現することが可能となる。
また、（２）低消費電力動作モードから復帰させる場合でも、上記の（１）と同様な構成により実現することが可能である。但し、このように構成した場合、ＩＰ３００若しくはＣＰＵ４００から出力される信号は、通常動作モードに移行させるための信号となる。
但し、（１），（２）において、動作モードの切り替えは、クロック周波数低下検出信号が入力されていることを必須の条件としても、必ずしも必要な条件ではないとしてもよい。
更に、（３）低消費電力動作モードへの移行を制限する構成とするには、例えば低消費電力動作モードエントリ回路１１７において、低消費電力動作モードへの移行の許可／不許可を示すフラグを設け、移行を許可する場合、ＣＰＵ４００が低消費電力動作モードエントリ回路１１７のフラグに許可することを格納し、また、移行を許可しない場合、ＣＰＵ４００がこのフラグに不許可であることを格納するよう構成することで実現される。従って、低消費電力動作モードエントリ回路１１７は、クロック周波数低下検出信号が入力された際、フラグに許可が格納されている場合のみ、低消費電力動作モードエントリ信号を出力する。また、この際、ＣＰＵ４００は、インタフェース５００を介して外部から入力された指示に従い、フラグを設定するよう構成してもよい。
また、低消費電力動作モードエントリ回路１１７から低消費電力動作モードエントリ信号が出力されると、タイミング調整回路１２０は、タイミング調整信号を出力する。また、内部電圧発生回路１５０は、入力されたタイミング調整信号に基づくタイミングで内部電圧Ｖｐｐをワード線選択駆動回路１０１ｃに印加する。また、このようにタイミング調整信号が入力された場合、内部電圧発生回路１５０は、通常動作時に出力する内部電圧Ｖｐｐよりも低い電圧を出力するよう構成するとよい。
このように動作することで、本実施形態では、メモリセルアレイ１０１ａに対する読み出し／書き込みのタイミングを調整しつつ、印加する内部電圧を低減させることが可能となるため、システムクロックのみを低減させることで得られる効果に比べ、より低消費電力化を図ることが可能となる。
〔他の実施の形態〕
上記各実施形態では、システム電源電圧及び／又はシステムクロックを低下させることで消費電力を低減する他に、メモリにおける消費電力を低減する構成について具体例を挙げて説明したが、本発明は、この具体的に開示された実施形態に限定されるものではなく、特許請求した本発明の範囲から逸脱することなく、種々の変形例や実施形態が考えられる。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら、以下の説明を読むことにより、一層明瞭となるであろう。
図１は、従来技術による携帯機器の内部基本構成を示すブロック図である。
図２は、本発明の第１の実施の形態の構成を示すブロック図である。
図３は、図２の構成において、ＩＰの休止状態を検出する一回路構成例を示す回路図である。
図４は、図２に示す電源電圧低下検出回路の一構成例を示す回路図である。
図５は、図２に示すクロック周波数低下検出回路の一構成例を示す回路図である。
図６は、図５に示す入力バッファ回路及びポンピング回路の一構成例を示す回路図である。
図７は、図５に示すリングオシレータ回路及びポンピング回路の一構成例を示す回路図である。
図８は、図５に示す電圧比較器の一構成例を示す回路図である。
図９は、図２に示す低消費電力動作モードエントリ回路の一構成例を示す回路図である。
図１０は、図２に示すタイミング調整回路の一構成例を示す回路図である。
図１１は、図２に示す内部電圧調整回路の一構成例を示す回路図である。
図１２は、図２に示すメモリ基板電圧調整回路の一構成例を示す回路図である。
図１３は、本発明の第１の実施の形態の動作を示すタイミング図である。
図１４は、本発明の第２の実施の形態の構成を示すブロック図である。
図１５は、本発明の第３の実施の形態の構成を示すブロック図である。
本発明は、半導体集積回路装置及びそれが組み込まれた携帯機器などの電子機器に関し、特に消費電力を低減する技術に関する。
背景技術
現在、携帯電話機やノートブック型，パームトップ型等の携帯機器では、消費電力の低減が要求されている。
図１に、従来の技術による携帯機器の一構成例を示す。図示する携帯機器は、ＤＲＡＭで構成されるメモリ１０、ＤＲＡＭコントローラ２０、画像処理ユニット（ＩＰ：Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）３０、中央処理装置（ＣＰＵ）４０、インターフェイス５０及びシステム電源回路６０を有する。ＩＰ３０とＣＰＵ４０は、ＤＲＡＭコントローラ２０を介してメモリ１０に同時にアクセスすることができる。つまり、ＩＰ３０とＣＰＵ４０は、データバスとコマンドバス（データ・コマンドバス）７０を共有する。ＩＰ３０とＣＰＵ４０は、外部入出力端子に接続されるインターフェイス５０を介して、図示を省略する外部機器とデータを授受する。
ＣＰＵ４０は、制御信号Ａを介してシステム電源回路６０を制御する。システム電源回路６０は、携帯機器内の各内部回路に電力を供給する。図１では、メモリ１０内のメモリコア１１ｄの周辺回路１１ｂへの電力供給路が例示されている。ＣＰＵ４０は例えば、携帯機器がレジュームモードに移行した場合にシステム電源回路６０に制御信号Ａを出力し、メモリ１０を含む内部回路を低消費電力モードに設定する。低消費電力モードに設定されたメモリ１０は、その周辺回路１１ｂが動作するために必要な必要最小限の電力を供給して、消費電力を削減する。
前述したように、ＩＰ３０とＣＰＵ４０はメモリ１０に同時にアクセスすることができる。このように、メモリ１０を共用するためには、ＩＰ３０又はＣＰＵ４０が単独でメモリ１０にアクセスすると仮定した場合の２倍のアクセスレートが必要となる。例えば、ＩＰ３０又はＣＰＵ４０のアクセスレートが５０ＭＨｚの場合、メモリ１０を共用するためには１００ＭＨｚのアクセスレートが必要である。
同時アクセス可能ではあるが、実際にはＩＰ３０とＣＰＵ４０が常に同時に動作している（メモリ１０にアクセスしている）訳ではなく、ＣＰＵ４０のみが動作している場合が多い。言い換えれば、ＣＰＵ４０の動作時間の方がＩＰ３０の動作時間よりも長い。ＩＰ３０は、処理すべきデータがなければ画像処理を行わず、休止状態となる。
ＩＰ３０が休止状態になってもアクセスレートに変化はない。上記の例では、アクセスレートは１００ＭＨｚのままである。ＣＰＵ４０のみがメモリ１０にアクセスするためには、５０ＭＨｚのアクセスレートで良い。従って、ＩＰ３０が休止状態となった場合には、無駄に電力が消費される。携帯機器は一般に、充電式電池や乾電池で動作する。従って、ＩＰ３０が休止状態になると、内臓電池が無駄に消費されてしまい、携帯機器の動作時間が短くなってしまう。
このような問題点は、複数の装置や回路でメモリを共用するシステムでも同様に発生する。
発明の開示
従って、本発明は上述した従来技術の問題を解決することを総括的な目的とする。
より特定すれば、本発明は、消費電力を削減した半導体集積回路装置、この回路が組み込まれた電子機器、消費電力を削減する方法を提供することを目的とする。
この目的を達成するために、本発明は電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する半導体集積回路であって、前記クロックのクロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知する検知手段と、該検知手段が前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、前記半導体集積回路の内部電圧を低減させるか、又は動作のタイミングを遅らせるか、若しくはその両方を行う手段を有する。
半導体集積回路が前記クロックのクロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知する検知手段を具備し、該検知手段が前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、自律的に電力消費を低減する動作、つまり、前記半導体集積回路の内部電圧を低減させるか、又は動作のタイミングを遅らせるか、若しくはその両方を行う。よって、電力消費を効果的に削減することができる。
発明を実施するための最良の形態
始めに、本発明の特徴のいくつかを列挙すると、次の通りである。
本発明は、バス等のクロック周波数（以下、システムクロックという）を調整する手段や、システム電源やメモリ内部等に印加する電圧を調整する手段等を有する。例えばＣＰＵ（中央演算処理装置）やＩＰ（イメージプロセッサ）等の複数の情報処理構成が同一のバスを利用してメモリにアクセスするよう構成されている場合に、その情報処理構成の何れか、若しくはその一部が動作していないことを検知又は検出してメモリと情報処理構成とを接続するシステムクロックを低減する。
また、情報処理構成の何れか、若しくはその一部が動作していないことを検知又は検出してメモリセルアレイに供給する内部電圧や、この他、システム電源電圧等を低減する。更に、本発明では、メモリに対する読み出しや書き込みの開始タイミングを通常動作時よりも遅らせることで、よりメモリセルアレイに供給する内部電圧を低下させることが可能なように構成する。
更に、本発明では、システム電源電圧が低下したメモリの基板電圧を上昇させるようにも構成する。これは、システム電源電圧が低下することで、メモリにおけるトランジスタ、特にＮＭＯＳトランジスタのしきい値が上昇することに対応するためである。
以下、上記特徴を好適に実施した形態の例について図面を用いて詳細に説明する。
〔第１の実施の形態〕
まず、本発明の第１の実施の形態について図面を用いて詳細に説明する。
図２は、本発明の第１の実施の形態を示すブロック図であって、半導体集積回路装置及びこれを組み込んだ電子装置の構成を示す図である。
図２に示す実施の形態は、ＳＤＲＡＭ（同期型ＤＲＡＭ）などのメモリデバイスで構成されるメモリ１００、ＤＲＡＭコントローラ２００、制御部８００、インターフェイス５００、及びシステム電源回路６００を有する電子装置である。この電子装置は例えば、これらの部品を回路基板上に搭載したカードや、これらの部品や回路基板を具備する携帯電話やパソコンなどに相当する。メモリ１００は、本発明の半導体集積回路装置の一例である。制御部８００は、画像処理ユニット（ＩＰ：Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）３００、ＣＰＵ４００及びクロックジェネレータ７００を有する。ＩＰ３００とＣＰＵ４００は、データ・コマンドバス９００及びＤＲＡＭコントローラ２００を介してメモリ１００を共用する。クロックジェネレータ７００は、メモリ１００にシステムクロックを供給する。
本実施の形態の特徴の１つは、ＩＰ３００が休止状態になると、メモリ１００に供給するシステムクロックの周波数及び電源電圧を低下させることにある。また、別の特徴としては、システムクロックの周波数の低下及び電源電圧の低下をメモリ１００が検出して、自律的に低消費電力動作モードに移行することにある。
以下、本実施の形態を詳細に説明する。
システム電源／システムクロックの低減／復帰
この構成において、システムクロックの低減及びシステム電源電圧の低減、並びにシステムクロックの通常動作時への復帰及びシステム電源電圧の通常動作時への復帰は、ＣＰＵ４００から出力される信号により制御される。
即ち、例えばシステム電源電圧及びシステムクロックを低減させる場合、ＣＰＵ４００はシステム電源回路６００へ電源制御信号Ｂを出力し、クロックジェネレータ７００へクロック制御信号Ｄを出力する。これに対し、システム電源回路６００は電源制御信号Ｂが入力されるとシステム電源電圧を所定の値分、低減された電圧に切り替える。また、クロックジェネレータ７００はクロック制御信号Ｄが入力されるとシステムクロックを所定のクロック周波数、例えば通常動作時の半分の周波数に切り替える。
ここで、システム電源回路６００は、電子装置の各部へ電源電圧を供給する回路であり、クロックジェネレータ７００は、メモリ１００やその他の内部回路へシステムクロックを供給する回路である。
また、通常動作時のシステム電源電圧に復帰させる場合、ＣＰＵ４００はシステム電源回路６００へ電源制御信号Ａを出力し、クロックジェネレータ７００へクロック制御信号Ｃを出力する。システム電源回路６００は電源制御信号Ａが入力されると、システム電源電圧を通常動作時の電圧に切り替える。また、クロックジェネレータ７００はクロック制御信号Ｃが入力されると、システムクロックを通常動作時のクロック周波数に切り替える。
また、システムクロックを低減する構成としては、クロックジェネレータ７００に含まれる水晶発振器等に印加する電圧を切り替える構成としても、クロックジェネレータ７００の出力段に分周器（プログラマブル分周器でもよい）を設け、所定の分周比で分周することで切り替える構成としてもよい。但し、クロックジェネレータ７００の出力段に設けた分周器における分周比を切り替えるよう構成した場合、ＣＰＵ４００から出力されるクロック制御信号Ｃ又はＤを、この分周器に入力する。
更に、システムクロックを低減させた際に、ＣＰＵ４００の逓倍回路における逓倍率を変化することで、ＣＰＵ４００の動作クロックを維持、又は所定の動作クロックに調整するよう構成してもよい。
また、本実施形態では、システム電源電圧及びシステムクロックの切り替えをＩＰ３００が動作しているか否かに基づいて行う。即ち、本実施形態では、ＩＰ３００が動作している場合、システム電源電圧及び／又はシステムクロックを通常動作時の値とし、ＩＰ３００が休止している場合、クロック電源電圧及びシステムクロックを通常動作時の値よりも低減されたものとする。
ＩＰ３００の動作状態／休止状態の検知
ここで、ＩＰ３００が動作しているか休止しているかは、ＣＰＵ４００により検知される。これは、ＣＰＵ４００が常時又は定期的（所定の周期毎）にＩＰ３００を監視し、休止しているか否かを判定するよう構成することでも、ＩＰ３００が動作時及び／又は休止時に常時又は定期的に所定の信号（ＩＰ動作信号／ＩＰ休止信号）をＣＰＵ４００へ出力するよう構成することでも、ＩＰ３００が動作状態から休止状態へ移行した際及び休止状態から動作状態へ移行した際に所定の信号をＣＰＵ４００へ出力するよう構成することでも実現することが可能である。但し、この構成は、上記例示したものに限定されず、ＩＰ３００が休止状態にあるか動作状態にあるかをＣＰＵ４００が検知できる構成であれば、どのように変形してもよい。
図３にＩＰ３００の動作状態／休止状態を検知するための構成の一例を示す。図３に例示するＩＰ休止検出回路は、ＩＰ３００とＣＰＵ４００との間に設けられたＮＡＮＤゲート８０１及びインバータ８０２を有する。ＩＰ３００が休止状態である期間中、ＩＰ３００は常時ＩＰ休止信号を出力する（ハイレベル又は論理１）。ＮＡＮＤゲート８０１の出力は、ＩＰ休止信号が出力されている間、システムクロックに従って変化し、インバータ８０２を介してＣＰＵ４００に供給される。つまり、ＩＰ休止信号が出力されている間、ＣＰＵ４００にはシステムクロックが供給され続ける。このようにして、ＣＰＵ４００はＩＰ３００の休止状態を検知する。
メモリの動作モードの切り替え
また、本実施形態では、上記のようにＩＰ３００の休止が検知された場合、メモリ１００を通常時の動作モード（以下、通常動作モードという）から低消費電力で動作するモード（以下、低消費電力動作モードという）に切り替える。これにより、本実施形態では、更に消費電力を低減させることを可能にしている。以下の説明では、この切り替えをメモリ１００内部に設けた検知手段に基づいて行う場合を例に挙げて説明する。
上記の検知手段とは、システム電源電圧が低下したことを検知する手段及びシステムクロックが低下したことを検知する手段である。即ち、本実施形態では、ＩＰ３００が休止したことを検知したＣＰＵ４００がシステム電源電圧及びシステムクロックを低減させると、これがメモリ１００内部に設けた検知手段（図２における電源電圧低下検出回路１１４及びクロック周波数低下検出回路１１５に相当）により検知され、各回路（１２０，１３０，１４０）が低消費電力動作モードにエントリされる。
以下、各々の回路を図面を用いて詳細に説明する。
電源電圧低下検出回路１１４
まず、図２における電源電圧低下検出回路１１４の構成及び回路構成の例を図４の（ａ）及び（ｂ）を用いて詳細に説明する。
図４の（ａ）は、電源電圧低下検出回路１１４の構成例を示すブロック図である。図４の（ａ）に示すように、電源電圧低下検出回路１１４には、システム電源電圧と外部印加基準電圧Ｖｒｅｆとが印加される。また、電源電圧低下検出回路１１４の回路構成の例を図４の（ｂ）に示す。図４の（ｂ）に示すように、電源電圧検出回路１１４は、カレントミラー回路１１４−２を負荷抵抗とした差動増幅回路１１４−１を有している。従って、本実施形態による電源電圧低下検出回路１１４は、システム電源電圧が所定の電圧値よりも小さくなった場合に電源電圧低下検出信号を出力する。ここで、Ｖｒｅｆが印加されるＮＭＯＳトランジスタ１１４−２のゲートにしきい値を設けることで、システム電源電圧がＶｒｅｆからしきい値電圧分低い電圧値となったときに電源電圧低下検出信号が出力されるよう構成するとよい。
また、本実施形態では、図４の（ａ）及び（ｂ）に示すように、電源電圧低下検出回路１１４を構成する差動増幅回路１１４−１のソース側（ＧＮＤ側）にＰＭＯＳ１１４−３を設け、このＰＭＯＳトランジスタ１１４−３のゲートにメモリアクセス信号を反転させて印加するよう構成することで、メモリアクセス信号が入力されたときのみ、電源電圧低下検出回路１１４が動作するよう構成する。これにより、必要なときのみ電源電圧低下検出回路１１４が動作するよう構成され、消費される電力を削減することが可能となる。
クロック周波数低下検出回路１１５
次に、図２におけるクロック周波数低下検出回路１１５の回路構成について、図５から図８を用いて詳細に説明する。
図５は、クロック周波数低下検出回路１１５の構成例を示すブロック図である。図５を参照すると、クロック周波数低下検出回路１１５は、メモリアクセス信号をトリガとしてシステムクロックが低減されているか否かを検知し、低減されている場合にクロック周波数低下検出信号を出力するよう構成されている。
これを図５〜図８を用いて説明すると、クロック周波数低下検出回路１１５では、入力されたシステムクロックが入力バッファ回路１１５−１で遅延を含むバッファ処理を受け（図６）、ポンピング回路（チャージポンプ回路）１１５−２でクロック周波数に応じた直流電圧に変換される（図６のキャパシタＣ１に電荷を蓄積する）。そして、キャパシタＣ１の電圧が図５及び図６の（ａ）として、図５及び図８に示す電圧比較器１１５−５の差動増幅回路１１５−５１を構成するＮＭＯＳトランジスタ１１５−５１ａのゲートへ入力される。また、図５及び図７に示すリングオシレータ回路１１５−３は、入力されたメモリアクセス信号に基づいて所定の周波数の信号を出力する。この信号は、ポンピング回路（チャージポンプ回路）１１５−４に入力され、周波数に応じた直流電圧に変換される（図７のキャパシタＣ２に電荷を蓄積する）。そして、キャパシタＣ２の電圧が図５及び図７の（ｂ）として、上記電圧比較器１１５−５の差動増幅回路１１５−５１を構成するＮＭＯＳトランジスタ１１５−５１ｂのゲートへ入力される。
ここで、差動増幅回路１１５−５１は、構成するＮＭＯＳトランジスタのゲートがＮＭＯＳトランジスタ１１５−５１ｂのドレイン側に接続されたカレントミラー回路１１５−５２を負荷抵抗としている。従って、図８に示す電圧比較器１１５−５は、図中（ｂ）を介して直流電圧がＮＭＯＳトランジスタ１１５−５１ｂのゲートに入力されたときのみ、システムクロックが低減されているか否かを判定する構成となっている。
更に、電圧比較器１１５−５は、差動増幅回路１１５−１のソース側（ＧＮＤ側）にＮＭＯＳトランジスタ１１５−５３を設け、このゲートにメモリアクセス信号を入力することにより、メモリアクセス信号が入力されたときのみ、クロック周波数低下検出信号を出力するよう構成されている。
低消費電力動作モードエントリ回路１１６
また、上記のように、電源電圧低下検出回路１１４から出力された電源電圧低下検出信号及びクロック周波数低下検出回路１１５から出力されたクロック周波数低下検出信号は、図２の低消費電力動作モードエントリ回路１１６に入力される。以下、図９を用いて低消費電力動作モードエントリ回路１１６の構成例及び動作の例について説明する。
図９に示すように、本実施形態による低消費電力動作モードエントリ回路１１６は、ＮＡＮＤゲート１１６−１と１１６−２を有し、クロック周波数低下検出信号と電源電圧低下検出信号との両方が入力された場合に、バッファ回路１１６−３を介して低消費電力動作モードエントリ信号を出力するよう構成されている。
更に、図９に示す構成例では、メモリアクセス信号も入力されることも条件として、低消費電力動作モードエントリ信号を出力するよう構成されている。これにより、メモリへのアクセスがないときに低消費電力動作モードエントリ信号が出力されることを避け、無駄な電力が消費されることを防止している。
タイミング調整回路１２０
このように出力された低消費電力動作モードエントリ信号に基づいて動作するタイミング調整回路１２０の構成例を、図１０の回路図を用いて説明する。
図１０を参照すると、タイミング調整回路１２０は、バッファ回路１２０−１、ＮＡＮＤゲート１２０−２、１２０−３、ＮＯＲゲート１２０−４及びインバータ１２０−５で構成される。低消費電力動作モードエントリ信号が入力されている場合、タイミング調整回路１２０はメモリ１００内部の動作タイミングを遅らせるためのタイミング調整信号を出力する。図１０に示す例では、タイミングを調整するための信号（タイミング調整信号）の生成を、入力されたメモリアクセス信号を所定の期間遅延させる、奇数個のインバータで構成されたバッファ回路１２０−１を設けることで実現している。
このようなタイミング調整回路１２０を設けることで、本実施形態では、ワード線選択駆動回路１０１ｃに供給する内部電圧をより低減させることが可能となる。
内部電圧調整回路１３０
次に、同じく低消費電力動作モードエントリ信号に基づいて動作する内部電圧調整回路１３０の構成例を、図１１の回路図を用いて説明する。
図１１に例示された内部電圧調整回路１３０は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなるトランジスタ回路１３０−１を有する。２つのトランジスタのゲートには、低消費電力動作モードエントリ信号が入力される。低消費電力動作モードエントリ信号が入力されるとＮＭＯＳトランジスタがＯＮし、ＰＭＯＳトランジスタがＯＦＦする。ＰＭＯＳトランジスタはＮＭＯＳトランジスタよりも駆動能力が高い。従って、ＰＭＯＳトランジスタがＯＮしている状態（通常動作時）では、内部電圧Ｖｐｐはほぼそのままメモリコアに供給される。これに対し、ＮＭＯＳトランジスタがＯＮする場合（低消費電力動作モードエントリ時）には、通常動作時よりも低減された内部電圧がメモリコアに供給される。
このように、上記内部電圧調整回路１３０を設けることで、ＩＰ３００が休止したことで高速動作することが不要となったメモリ１００へ供給する電源電圧を低減し、消費電力を削減することが可能となる。
メモリ基板電圧調整回路１４０
次に、本実施形態によるメモリ基板電圧調整回路１４０について説明する。
本実施形態において、メモリ基板電圧調整回路１４０は、低消費電力動作モード時に基板電圧ＶＢＢを上昇させるための回路である。
一般的に、低消費電力動作モード時に電源電圧が低下したメモリにおいて、従来のままの基板バイアスでは、特にＮＭＯＳトランジスタのしきい値電圧が大きくなるという問題が存在する。従って、メモリ基板電圧調整回路１４０は、この問題を解決するために設けられるものである。
図１２に、メモリ基板電圧調整回路１４０の回路構成の例を示す。図１２を参照すると、メモリ基板電圧調整回路１４０は、複数の直列に接続されたＮＭＯＳトランジスタ１４０−２〜１４０−５と、ＶＳＳ側のＮＭＯＳトランジスタに並列に接続されたＮＭＯＳトランジスタ１４０−１とを有する。低消費電力動作モードエントリ信号はＮＭＯＳトランジスタ１４０−１のゲートに与えられる。ＮＭＯＳトランジスタ１４０−１が導通すると、ＶＳＳ−ＶＢＢ間はＮＭＯＳトランジスタの４段構成から３段構成に変わるので、基板電圧ＶＢＢは増加する。
また、図１２に示すメモリ基板電圧調整回路１４０は、低消費電力動作モードエントリ信号が未入力の場合、又は低消費電力動作モードエントリ信号が未入力へ切り替わった場合、急速に通常動作時の基板電圧ＶＢＢに復帰することが可能な構成となっている。
通常動作モード時及び低消費電力動作モード時のタイミングチャート
次に、図１３を用いて、通常動作モード時の各信号の波形と低消費電力動作モード時の各信号の波形とを説明する。但し、本説明ではシステム電源電圧とシステムクロックとの双方が低減されたことをトリガとして、動作モードが低消費電力動作モードに切り替えられるよう構成した場合について触れる。
図１３に例示するように、ＩＰ３００からＩＰ休止信号が出力されると、ＣＰＵ４００は、ＩＰ３００が休止したことを検知して電源制御信号Ａを立ち下げ、電源制御信号Ｂを立ち上げることでシステム電源電圧を低減する。また同様に、ＣＰＵ４００は、クロック制御信号Ｃを立ち下げ、電源制御信号Ｂを立ち上げることでシステムクロックのクロック周波数を低減する。図１２に示す場合では、システムクロックのクロック周波数が１／２に低減されている。
このようにシステム電源電圧及びシステムクロックが低減されると、上述のように、このことが電源電圧低下検出回路１１４及びクロック周波数低下検出回路１１５で検知され、低消費電力動作モードエントリ回路１１６から低消費電力動作モードエントリ信号が出力される。
ここで、低消費電力動作モードエントリ信号が入力された内部電圧調整回路１３０から出力された内部電圧Ｖｐｐは、通常動作モード時の内部電圧Ｖｐｐよりも低減されているため、この低減された内部電圧Ｖｐｐに基づいてワード線（図２に示すメモリセルアレイ１０１ａのワード線）に印加される電圧（ＷＬ Ａ２）も、図１３に示すように通常動作モード時に印加される電圧（ＷＬ Ａ１）と比較して低減されている。また、同様に、低消費電力動作モード時にビット線に印加される電位差（ＢＬ Ａ２）も、図１３に示すように通常動作モード時に印加される電圧（ＢＬ Ａ１）と比較して低減されている。
また、上記説明は動作モードを低消費電力動作モードへ切り替える際の動作であるが、通常動作モードに設定する際の動作は、ＩＰ３００が動作したことをＣＰＵ４００が検知し、これに基づいてシステム電源電圧及びシステムクロックを通常動作時の値に復帰させ、これを電源電圧低下検出回路１１４及びクロック周波数低下検出回路１１５で検知し、これに基づいて低消費電力動作モードエントリ回路１１６から出力されている低消費電力動作モードエントリ信号を停止させることで、実現することが可能である。
このように、上記実施の形態は、ＩＰ３００休止時にシステム電源電圧を低下させるだけでなく、メモリ１００の動作モードを通常動作モードから低消費電力動作モードに切り替えることで、必要に応じた最低限の消費電力で動作することを可能とするものである。
更に、本実施形態は、メモリセルアレイ１０１ａに対する読み出し／書き込みのタイミングを調整することで、より内部電圧Ｖｐｐを低下させることを可能とし、以て消費電力の低減を図ることを可能としている。
また、本実施形態は、基板電圧ＶＢＢを上昇させることで、システム電源電圧の低下に依存してメモリ基板上のトランジスタ、特にＮＭＯＳトランジスタのしきい値が上昇することで生じる問題を解決することも可能とする。
以上、本発明の第１の実施の形態を説明した。上記の説明では、ＩＰ３００が休止状態になったことをメモリ１００で検知して、メモリ１００の動作電圧とシステムクロック（動作タイミング）の両方を低減させる構成であった。しかし、原理的には、動作電圧とシステムクロックのいずれか一方を低減させる構成であっても良い。
また、上記第１の実施の形態は、ＣＰＵ４００とＩＰ３００とが同一のバス９００を介してメモリ１００（正確には、メモリ１００へのデータの送受信を制御するＤＲＡＭコントローラ２００）へアクセスするよう構成されているが、本発明はこの構成に限定されず、複数の情報処理装置が同一のバスを使用するものであれば如何なるものでも適用することが可能である。
更に、メモリ１００はＳＤＲＡＭであったが、他のタイプのメモリであっても良い。
第２の実施の形態
次に、本発明の第２の実施の形態を説明する。
第１の実施形態では、メモリ１００における動作モードの低消費電力動作モードへの切り替えを、メモリ１００内部に設けた検知手段（電源電圧低下検出回路１１４，クロック周波数低下検出回路１１５）の検知結果に基づいて行うよう構成した場合について説明した。これに対し、本発明の第２の実施の形態では、この切り替えをＣＰＵ４００から出力されるコマンドに基づいて行う。
メモリ１００Ａの動作モードの切り替え
第２の実施の形態によるの構成例を図１４のブロック図に示す。
図１４において、ＣＰＵ４００は、ＩＰ３００の休止を検知すると、ＤＲＡＭコントローラ２００を介してメモリ１００Ａへ低消費電力動作モードへのエントリコマンド（以下、低消費電力動作モードエントリコマンドという）を入力する。但し、ＩＰ３００の休止を検知する構成及び方法としては、上述のものと同様である。また、この他に、何れの回路（図１４では、タイミング調整回路１２０，内部電圧調整回路１３０，メモリ基板電圧調整回路１４０の何れか：以下、１２０，１３０，１４０と略す）を低消費電力動作モードに設定するかを示すコード（アドレスコード：以下、対象回路アドレスコードという）も、ＣＰＵ４００からメモリ１００Ａへ出力される。
このように入力された低消費電力動作モードエントリコマンド及び対象回路アドレスコードは、メモリ１００Ａの動作モード出力回路１１１に入力される。動作モード出力回路１１１は、コマンドデコーダとアドレスバッファとから構成されている。
この構成において、ＣＰＵ４００から入力された低消費電力動作モードエントリコマンドはコマンドデコーダでデコードされ、後段のモードレジスタ１１２に入力される。また、ＣＰＵ４００から入力された対象回路アドレスコードはアドレスバッファに入力され、メモリ１００Ａ内において対象の回路（１２０，１３０，１４０）に割り当てられたアドレス（以下、対象回路アドレスという）に変換され、デコードされた低消費電力動作モードエントリコマンド（以下、低消費電力動作モードセットコマンドという）と共にモードレジスタ１１２に入力される。
モードレジスタ１１２は、メモリ１０Ａの各回路（１２０，１３０，１４０）にセットされた動作モードを保持するものである。従って、動作モード出力回路１１１から入力された低消費電力動作モードセットコマンドは、モードレジスタ１１２における対象回路アドレスに対応する番地にセットされる。
また、モードレジスタ１１２において、何れかの回路（１２０，１３０，１４０）に対する低消費電力動作モードが設定されていると、回路別低消費電力動作モードエントリ回路１１３は、この対象の回路（１２０，１３０，１４０）に対して回路別低消費電力動作モードエントリ信号を出力する。ここで、回路別低消費電力動作モードエントリ回路１１３による各回路（１２０，１３０，１４０）の動作モードの検知は、回路別低消費電力動作モードエントリ回路１１３が常時又は定期的にモードレジスタ１１２を参照するよう構成することでも、モードレジスタ１１２における設定が更新された際に、モードレジスタ１１２から所定の信号が回路別低消費電力動作モードエントリ回路１１３へ出力されるよう構成することでも実現することが可能である。但し、この構成は、回路別低消費電力動作モードエントリ回路１１３が各回路（１２０，１３０，１４０）に設定される動作モードを検出することが可能であれば、どのように変更してもよい。
回路別低消費電力動作モードエントリ回路１１３は、上記に例示した構成によりモードレジスタ１１２において何れかの回路（１２０，１３０，１４０）に対する低消費電力動作モードがセットされていることを検知すると、この対象の回路（１２０，１３０，１４０）に回路別低消費電力動作モードエントリ信号を出力する。これに対し、回路別低消費電力動作モードエントリ信号が入力された対象の回路（１２０，１３０，１４０）では、それぞれの構成において消費電力を低減させることが実行される。
以下、タイミング調整回路１２０，内部電圧調整回路１３０，メモリ基板電圧調整回路１４０の構成及び動作は、第１の実施形態によるものと同様であるため、ここでは説明を省略する。但し、本実施形態において各回路（１２０，１３０，１４０）へは、回路別低消費電力動作モードエントリ信号が入力される。
また、上記説明は動作モードを低消費電力動作モードへ切り替える際の動作であるが、通常動作モードに設定する際の動作も、上記動作における回路別低消費電力動作モードエントリコマンドを回路別通常状態動作モードエントリコマンド（回路別に通常動作モードへの切り替えを要求するコマンド）に置き換えて、同様に実施することが可能である。
このように、本発明の第２の実施の形態は、第１の実施形態と同様に、動作モードとして通常動作モードと低消費電力動作モードとを設けることで、必要に応じた最低限の消費電力で動作することを可能とするものである。
更に、本実施形態は、メモリセルアレイ１０１ａに対する読み出し／書き込みのタイミングを調整することで、より内部電圧Ｖｐｐを低下させることを可能とし、以て消費電力の低減を図ることを可能としている。
また、本実施形態は、基板電圧ＶＢＢを上昇させることで、システム電源電圧の低下に依存してメモリ基板上のトランジスタ、特にＮＭＯＳトランジスタのしきい値が上昇することで生じる問題を解決することも可能とする。
また、本実施形態では、コマンドで動作モードを切り替えるため、回路（１２０，１３０，１４０）毎に動作モードを設定することができるという利点が存在する。
更に、本実施形態では、コマンドにより動作モードを切り替える構成としているため、システムクロックに対して非同期の回路（ＬＳＩ等）が電子装置に含まれている場合でも、消費電力動作モードにエントリさせ、消費電力の低減を図ることが可能となる。即ち、例えば図１４においてメモリ１００Ａがシステムクロックに対して非同期に動作する場合でも、本実施形態のようにコマンドを用いることで、メモリ１００Ａの消費電力を低減させることが可能となる。
第３の実施の形態
次に、本発明の第３の実施形態について図面を用いて説明する。
図１５は、本発明の第３の実施の形態の構成を示すブロック図である。図１５を参照すると、本実施形態は、動作モードの切り替えをクロック周波数低下検出回路１１５の検知結果に基づいて行うよう構成されている。但し、図１５に示すクロック周波数低下検出回路１１５は、第１の実施形態で示すものと同様の構成とする。
従って、ＩＰ３００が休止したことをＣＰＵ４００が検知し、システムクロックが低減されると、このことをクロック周波数低下検出回路１１５が検知し、クロック周波数低下検出信号が後段の低消費電力動作モードエントリ回路１１７に入力される。
また、低消費電力動作モードエントリ回路１１７は、クロック周波数低下検出信号が入力されると、後段のタイミング調整回路１２０に低消費電力動作モードエントリ信号を出力し、メモリ１００Ｂにおいて低消費電力動作モードを実現させる。
また、本実施形態では、図１５に示すように、低消費電力動作モードエントリ回路１１７がＤＲＡＭコントローラ２００を介してＩＰ３００及びＣＰＵ４００と接続されている。これにより、本実施形態では、ＩＰ３００若しくはＣＰＵ４００からの入力に基づいて、メモリ１００Ｂを、低消費電力動作モードに移行させたり（１）、低消費電力動作モードから復帰させたり（２）、低消費電力動作モードへの移行を制限したり（３）することが可能となる。
例えば、（１）ＩＰ３００若しくはＣＰＵ４００からの入力に基づいて低消費電力動作モードへ移行させる構成とするには、ＩＰ３００が休止した際に、ＩＰ３００自体が低消費電力動作モードに移行させるための信号をＤＲＡＭコントローラ２００を介して低消費電力動作モードエントリ回路１１７へ出力するよう構成しても、ＣＰＵ４００がＩＰ３００の休止を検知してこの信号を低消費電力動作モードエントリ回路１１７へ出力するよう構成しても実現することが可能となる。
また、（２）低消費電力動作モードから復帰させる場合でも、上記の（１）と同様な構成により実現することが可能である。但し、このように構成した場合、ＩＰ３００若しくはＣＰＵ４００から出力される信号は、通常動作モードに移行させるための信号となる。
但し、（１），（２）において、動作モードの切り替えは、クロック周波数低下検出信号が入力されていることを必須の条件としても、必ずしも必要な条件ではないとしてもよい。
更に、（３）低消費電力動作モードへの移行を制限する構成とするには、例えば低消費電力動作モードエントリ回路１１７において、低消費電力動作モードへの移行の許可／不許可を示すフラグを設け、移行を許可する場合、ＣＰＵ４００が低消費電力動作モードエントリ回路１１７のフラグに許可することを格納し、また、移行を許可しない場合、ＣＰＵ４００がこのフラグに不許可であることを格納するよう構成することで実現される。従って、低消費電力動作モードエントリ回路１１７は、クロック周波数低下検出信号が入力された際、フラグに許可が格納されている場合のみ、低消費電力動作モードエントリ信号を出力する。また、この際、ＣＰＵ４００は、インタフェース５００を介して外部から入力された指示に従い、フラグを設定するよう構成してもよい。
また、低消費電力動作モードエントリ回路１１７から低消費電力動作モードエントリ信号が出力されると、タイミング調整回路１２０は、タイミング調整信号を出力する。また、内部電圧発生回路１５０は、入力されたタイミング調整信号に基づくタイミングで内部電圧Ｖｐｐをワード線選択駆動回路１０１ｃに印加する。また、このようにタイミング調整信号が入力された場合、内部電圧発生回路１５０は、通常動作時に出力する内部電圧Ｖｐｐよりも低い電圧を出力するよう構成するとよい。
このように動作することで、本実施形態では、メモリセルアレイ１０１ａに対する読み出し／書き込みのタイミングを調整しつつ、印加する内部電圧を低減させることが可能となるため、システムクロックのみを低減させることで得られる効果に比べ、より低消費電力化を図ることが可能となる。
〔他の実施の形態〕
上記各実施形態では、システム電源電圧及び／又はシステムクロックを低下させることで消費電力を低減する他に、メモリにおける消費電力を低減する構成について具体例を挙げて説明したが、本発明は、この具体的に開示された実施形態に限定されるものではなく、特許請求した本発明の範囲から逸脱することなく、種々の変形例や実施形態が考えられる。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら、以下の説明を読むことにより、一層明瞭となるであろう。
図１は、従来技術による携帯機器の内部基本構成を示すブロック図である。
図２は、本発明の第１の実施の形態の構成を示すブロック図である。
図３は、図２の構成において、ＩＰの休止状態を検出する一回路構成例を示す回路図である。
図４は、図２に示す電源電圧低下検出回路の一構成例を示す回路図である。
図５は、図２に示すクロック周波数低下検出回路の一構成例を示す回路図である。
図６は、図５に示す入力バッファ回路及びポンピング回路の一構成例を示す回路図である。
図７は、図５に示すリングオシレータ回路及びポンピング回路の一構成例を示す回路図である。
図８は、図５に示す電圧比較器の一構成例を示す回路図である。
図９は、図２に示す低消費電力動作モードエントリ回路の一構成例を示す回路図である。
図１０は、図２に示すタイミング調整回路の一構成例を示す回路図である。
図１１は、図２に示す内部電圧調整回路の一構成例を示す回路図である。
図１２は、図２に示すメモリ基板電圧調整回路の一構成例を示す回路図である。
図１３は、本発明の第１の実施の形態の動作を示すタイミング図である。
図１４は、本発明の第２の実施の形態の構成を示すブロック図である。
図１５は、本発明の第３の実施の形態の構成を示すブロック図である。
Claims (7)
- 電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する半導体集積回路であって、
前記クロックのクロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知する検知手段と、
該検知手段が前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、前記半導体集積回路の内部電圧を低減させる内部電圧低減手段と、
該検知手段により前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、前記半導体集積回路の動作するタイミングを調整する動作タイミング調整手段と、
該検知手段が前記電源電圧が低減されたことを検知した場合、前記半導体集積回路が搭載された基板の基板電圧を所定の値、増加させる基板電圧増加手段とを有することを特徴とする半導体集積回路。 - 通常の消費電力で動作する通常動作モードと低消費電力で動作する低消費電力動作モードとのいずれかの動作モードに基づいて動作する半導体集積回路と、複数の情報処理装置と、を有し、該複数の情報処理装置が同一のバスを介して前記半導体集積回路とデータを送受信する電子装置であって、
前記情報処理装置のいずれかが休止していることを検出する検出手段と、
該検出手段が前記情報処理装置のいずれかが休止していることを検出した場合、前記バスのクロック周波数と電子装置の電源電圧の少なくとも一つを低減させる手段とを有し、
電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する前記半導体集積回路は、
前記クロックのクロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知する検知手段と、
該検知手段が前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、前記半導体集積回路の内部電圧を低減させる内部電圧低減手段と、
該検知手段により前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことを検知した場合、前記半導体集積回路の動作するタイミングを調整する動作タイミング調整手段と、
該検知手段が前記電源電圧が低減されたことを検知した場合、前記半導体集積回路が搭載された基板の基板電圧を所定の値、増加させる基板電圧増加手段とを有することを特徴とする電子装置。 - 請求項２記載の電子装置であって、
該検知手段が前記クロック周波数と前記電源電圧のすくなくとも一つが低減されたことを検知した場合、前記半導体集積回路の動作モードを低消費電力動作モードにエントリする手段と、
を有することを特徴とする電子装置。 - 通常の消費電力で動作する通常動作モードと低消費電力で動作する低消費電力動作モードとのいずれかの動作モードに基づいて動作する半導体集積回路と、複数の情報処理装置と、を有し、該複数の情報処理装置が同一のバスを介して前記半導体集積回路とデータを送受信する電子装置であって、
前記情報処理装置のいずれかが休止していることを検出する検出手段と、
該検出手段が前記情報処理装置のいずれかが休止していることを検出した場合、前記半導体集積回路の一部又は全ての構成の動作モードを低消費電力動作モードにエントリするコマンドを前記半導体集積回路へ出力する低消費電力動作モードエントリコマンド出力手段とを有し、
電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する前記半導体集積回路は、
前記低消費電力動作モードエントリコマンド出力手段により出力された前記コマンドに基づいて、前記半導体集積回路の一部又は全ての構成を低消費電力動作モードにエントリ する低消費電力動作モードエントリ手段と、
低消費電力動作モードエントリ手段が低消費電力動作モードにエントリした場合、前記半導体集積回路の内部電圧を低減させる内部電圧低減手段と、
低消費電力動作モードエントリ手段が低消費電力動作モードにエントリした場合、前記半導体集積回路の動作するタイミングを調整する動作タイミング調整手段と、
低消費電力動作モードエントリ手段が低消費電力動作モードにエントリした場合、前記半導体集積回路が搭載された基板の基板電圧を所定の値、増加させる基板電圧増加手段と
を有することを特徴とする電子装置。 - 複数の情報処理装置が同一のバスを介して半導体集積回路とデータを送受信する電子装置における消費電力低減方法であって、
前記情報処理装置のいずれかが休止していることを検出する第１のステップと、
該第１のステップで前記情報処理装置のいずれかが休止していることを検知した場合、前記バスのクロック周波数と前記電子装置への電源電圧のすくなくとも一つを低減させる第２のステップと、
前記半導体集積回路側で前記クロック周波数と電源電圧のすくなくとも一つが低減されたことを検知する第３のステップと、
前記半導体集積回路側で該第３のステップにおいて前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことが検知された場合、前記半導体集積回路の内部電圧を低減させる第４のステップと、
前記半導体集積回路側で該第３のステップにおいて前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことが検知された場合、前記半導体集積回路の動作するタイミングを調整する第５のステップと、
前記半導体集積回路側で該第３のステップにおいて前記電源電圧が低減されたことが検知された場合、前記半導体集積回路が搭載された基板の基板電圧を所定の値、増加させる第６のステップとを有することを特徴とする消費電力低減方法。 - 通常の消費電力で動作する通常動作モードと低消費電力で動作する低消費電力動作モードとのいずれかの動作モードに基づいて動作する半導体集積回路へ低消費電力動作モードをエントリする低消費電力動作モードエントリ方法であって、
電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する前記半導体集積回路が、
前記半導体集積回路へ供給されたクロックのクロック周波数と前記半導体集積回路へ供給された電源電圧の少なくとも一つが低減されたことを検知する第１のステップと、
該第１のステップにおいて前記クロック周波数と前記電源電圧の少なくとも一つが低減されたことが検知された場合、前記半導体集積回路の動作モードを低消費電力動作モードにエントリする第２のステップと、
低消費電力動作モードにエントリした場合、前記半導体集積回路の内部電圧を低減させる第３のステップと、
低消費電力動作モードにエントリした場合、前記半導体集積回路の動作するタイミングを調整する第４のステップと、
低消費電力動作モードにエントリした場合、前記半導体集積回路が搭載された基板の基板電圧を所定の値、増加させる第５のステップと
を有することを特徴とする低消費電力動作モードエントリ方法。 - 複数の情報処理装置とデータの送受信を行い、通常の消費電力で動作する通常動作モードと低消費電力で動作する低消費電力動作モードとのいずれかの動作モードに基づいて動作する半導体集積回路へ、低消費電力動作モードをエントリする低消費電力動作モードエントリ方法であって、
前記情報処理装置のいずれかが休止していることを検出する第１のステップと、
該第１のステップにおいて前記情報処理装置のいずれかが休止していることを検知した場合、前記半導体集積回路の一部又は全ての構成の動作モードを低消費電力動作モードに エントリするコマンドを前記半導体集積回路へ出力する第２のステップと、
電源から供給された電源電圧を電力源とし、外部から入力されたクロックに同期して動作する前記半導体集積回路が、
前記コマンドに基づいて、前記半導体集積回路の一部又は全ての構成を低消費電力動作モードにエントリする第３のステップと、
低消費電力動作モードにエントリした場合、前記半導体集積回路の内部電圧を低減させる第４のステップと、
低消費電力動作モードにエントリした場合、前記半導体集積回路の動作するタイミングを調整する第５のステップと、
低消費電力動作モードにエントリした場合、前記半導体集積回路が搭載された基板の基板電圧を所定の値、増加させる第６のステップと
を有することを特徴とする低消費電力動作モードエントリ方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2001/009445 WO2003036722A1 (fr) | 2001-10-26 | 2001-10-26 | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003036722A1 JPWO2003036722A1 (ja) | 2005-02-17 |
| JP3883126B2 true JP3883126B2 (ja) | 2007-02-21 |
Family
ID=11737876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003539107A Expired - Fee Related JP3883126B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7302598B2 (ja) |
| JP (1) | JP3883126B2 (ja) |
| TW (1) | TW514970B (ja) |
| WO (1) | WO2003036722A1 (ja) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7206959B1 (en) * | 2003-01-24 | 2007-04-17 | National Semiconductor Corporation | Closed-loop, supply-adjusted ROM memory circuit |
| US7069461B1 (en) * | 2003-01-24 | 2006-06-27 | National Semiconductor Corporation | Closed-loop, supply-adjusted RAM memory circuit |
| US7930572B2 (en) * | 2003-12-24 | 2011-04-19 | Texas Instruments Incorporated | Method and apparatus for reducing memory current leakage a mobile device |
| US7196958B2 (en) * | 2004-08-31 | 2007-03-27 | Micron Technology, Inc. | Power efficient memory and cards |
| KR100622892B1 (ko) * | 2004-12-09 | 2006-09-19 | 엘지전자 주식회사 | 저 전력소비형 이동통신 단말기 |
| US7522941B2 (en) * | 2005-05-23 | 2009-04-21 | Broadcom Corporation | Method and apparatus for reducing standby power consumption of a handheld communication system |
| JP4761833B2 (ja) * | 2005-05-24 | 2011-08-31 | 株式会社東芝 | 半導体装置及びシステム |
| US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
| US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
| US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
| US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
| US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
| US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
| US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
| US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
| US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
| US8169233B2 (en) | 2009-06-09 | 2012-05-01 | Google Inc. | Programming of DIMM termination resistance values |
| US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
| US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
| US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
| US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
| US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
| US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US7609567B2 (en) | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
| US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
| US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
| US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
| US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
| US8619452B2 (en) | 2005-09-02 | 2013-12-31 | Google Inc. | Methods and apparatus of stacking DRAMs |
| US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
| US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
| KR101377305B1 (ko) | 2005-06-24 | 2014-03-25 | 구글 인코포레이티드 | 집적 메모리 코어 및 메모리 인터페이스 회로 |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| DE102005037635B4 (de) * | 2005-08-09 | 2007-07-12 | Infineon Technologies Ag | Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers |
| US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
| US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
| JP2008097372A (ja) * | 2006-10-12 | 2008-04-24 | Matsushita Electric Ind Co Ltd | システム制御装置 |
| US8028211B1 (en) | 2007-03-29 | 2011-09-27 | Integrated Device Technology, Inc. | Look-ahead built-in self tests with temperature elevation of functional elements |
| US7877657B1 (en) * | 2007-03-29 | 2011-01-25 | Integrated Device Technology, Inc. | Look-ahead built-in self tests |
| US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
| US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
| US8732488B1 (en) | 2008-04-17 | 2014-05-20 | Marvell International Ltd. | Millions of instruction per second (MIPS) based idle profiler in a power management framework |
| US20100138684A1 (en) * | 2008-12-02 | 2010-06-03 | International Business Machines Corporation | Memory system with dynamic supply voltage scaling |
| US8718784B2 (en) | 2010-01-14 | 2014-05-06 | Nano-Retina, Inc. | Penetrating electrodes for retinal stimulation |
| US8428740B2 (en) | 2010-08-06 | 2013-04-23 | Nano-Retina, Inc. | Retinal prosthesis techniques |
| US8150526B2 (en) | 2009-02-09 | 2012-04-03 | Nano-Retina, Inc. | Retinal prosthesis |
| US8442641B2 (en) | 2010-08-06 | 2013-05-14 | Nano-Retina, Inc. | Retinal prosthesis techniques |
| US8706243B2 (en) | 2009-02-09 | 2014-04-22 | Rainbow Medical Ltd. | Retinal prosthesis techniques |
| EP2295098B1 (en) * | 2009-09-10 | 2011-10-26 | F. Hoffmann-La Roche AG | Medical infusion pump and method for determining the cause of a power supply interruption in the pump |
| US8775854B2 (en) * | 2009-11-13 | 2014-07-08 | Marvell World Trade Ltd. | Clock turn-on strategy for power management |
| US8370665B2 (en) * | 2010-01-11 | 2013-02-05 | Qualcomm Incorporated | System and method of sampling data within a central processing unit |
| WO2011106056A1 (en) * | 2010-02-23 | 2011-09-01 | Rambus Inc. | Methods and circuits for dynamically scaling dram power and performance |
| US8571669B2 (en) | 2011-02-24 | 2013-10-29 | Nano-Retina, Inc. | Retinal prosthesis with efficient processing circuits |
| WO2013069103A1 (ja) * | 2011-11-09 | 2013-05-16 | トヨタ自動車 株式会社 | 電子制御装置及びマイクロコンピュータの制御方法 |
| US9240229B1 (en) * | 2012-03-15 | 2016-01-19 | Gsi Technology, Inc. | Systems and methods involving control-I/O buffer enable circuits and/or features of saving power in standby mode |
| US10121533B2 (en) | 2012-11-21 | 2018-11-06 | Nano-Retina, Inc. | Techniques for data retention in memory cells during power interruption |
| US9720477B2 (en) | 2012-11-21 | 2017-08-01 | Nano-Retina, Inc. | Weak power supply operation and control |
| US9370417B2 (en) | 2013-03-14 | 2016-06-21 | Nano-Retina, Inc. | Foveated retinal prosthesis |
| US9910473B2 (en) | 2013-03-14 | 2018-03-06 | Silicon Storage Technology, Inc. | Power management for a memory device |
| EP2819343B1 (en) * | 2013-06-25 | 2016-12-07 | Airbus Operations GmbH | Inherent power-over-data bus signaling for secure operating mode switching |
| JP6179276B2 (ja) * | 2013-08-28 | 2017-08-16 | 富士通株式会社 | 情報処理装置及び電源監視回路 |
| US9474902B2 (en) | 2013-12-31 | 2016-10-25 | Nano Retina Ltd. | Wearable apparatus for delivery of power to a retinal prosthesis |
| US9331791B2 (en) | 2014-01-21 | 2016-05-03 | Nano Retina Ltd. | Transfer of power and data |
| JP6050804B2 (ja) | 2014-11-28 | 2016-12-21 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧補助回路、半導体記憶装置及び半導体装置 |
| KR102325453B1 (ko) * | 2014-12-04 | 2021-11-11 | 삼성전자주식회사 | 반도체 장치의 동작 방법 |
| US10338670B2 (en) | 2016-06-10 | 2019-07-02 | Microsoft Technology Licensing, Llc | Input voltage reduction for processing devices |
| US10209726B2 (en) | 2016-06-10 | 2019-02-19 | Microsoft Technology Licensing, Llc | Secure input voltage adjustment in processing devices |
| US10310572B2 (en) | 2016-06-10 | 2019-06-04 | Microsoft Technology Licensing, Llc | Voltage based thermal control of processing device |
| US10248186B2 (en) | 2016-06-10 | 2019-04-02 | Microsoft Technology Licensing, Llc | Processor device voltage characterization |
| US10725777B2 (en) | 2016-12-06 | 2020-07-28 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
| US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
| US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
| US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
| US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
| US10998040B2 (en) | 2016-12-06 | 2021-05-04 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
| US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
| US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
| US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
| US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
| US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
| US10545563B2 (en) * | 2017-04-14 | 2020-01-28 | Semiconductor Components Industries, Llc | Methods and apparatus for power management of a memory cell |
| US10248558B2 (en) * | 2017-08-29 | 2019-04-02 | Qualcomm Incorporated | Memory leakage power savings |
| CN107608499B (zh) * | 2017-10-10 | 2024-04-12 | 深圳市航顺芯片技术研发有限公司 | 一种降低芯片功耗的方法及其系统 |
| US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
| US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| CN114153303B (zh) * | 2021-10-31 | 2024-06-14 | 山东云海国创云计算装备产业创新中心有限公司 | 一种功耗控制系统和功耗控制方法、装置、介质 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
| US5086238A (en) * | 1985-07-22 | 1992-02-04 | Hitachi, Ltd. | Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| JPS6365714A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体集積回路 |
| JPS63104443A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 大規模集積回路 |
| JPS63229692A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JPH0239559A (ja) * | 1988-07-29 | 1990-02-08 | Nec Corp | 集積回路 |
| JPH03283562A (ja) * | 1990-03-30 | 1991-12-13 | Sony Corp | 半導体集積回路装置 |
| JP2768851B2 (ja) | 1991-07-31 | 1998-06-25 | 三菱電機株式会社 | 半導体装置 |
| JP3362873B2 (ja) * | 1992-08-21 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
| JPH08153388A (ja) * | 1994-11-28 | 1996-06-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| EP0855718A1 (en) | 1997-01-28 | 1998-07-29 | Hewlett-Packard Company | Memory low power mode control |
| JPH1139868A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 |
| GB2335126B (en) * | 1998-03-06 | 2002-05-29 | Advanced Risc Mach Ltd | Image data processing apparatus and a method |
| US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
| JP2000207884A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体集積回路装置 |
| KR100335496B1 (ko) * | 1999-11-26 | 2002-05-08 | 윤종용 | 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로 |
| US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| JP3446735B2 (ja) * | 2000-10-27 | 2003-09-16 | 株式会社日立製作所 | 半導体集積回路及び半導体装置の制御方法 |
| US6938176B1 (en) * | 2001-10-05 | 2005-08-30 | Nvidia Corporation | Method and apparatus for power management of graphics processors and subsystems that allow the subsystems to respond to accesses when subsystems are idle |
-
2001
- 2001-10-26 JP JP2003539107A patent/JP3883126B2/ja not_active Expired - Fee Related
- 2001-10-26 WO PCT/JP2001/009445 patent/WO2003036722A1/ja active Application Filing
- 2001-11-01 TW TW090127181A patent/TW514970B/zh not_active IP Right Cessation
-
2004
- 2004-04-23 US US10/829,938 patent/US7302598B2/en not_active Expired - Fee Related
-
2006
- 2006-08-07 US US11/499,721 patent/US7320079B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040199803A1 (en) | 2004-10-07 |
| US7320079B2 (en) | 2008-01-15 |
| WO2003036722A1 (fr) | 2003-05-01 |
| US7302598B2 (en) | 2007-11-27 |
| TW514970B (en) | 2002-12-21 |
| US20060271807A1 (en) | 2006-11-30 |
| JPWO2003036722A1 (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883126B2 (ja) | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 | |
| JP3894573B2 (ja) | 非同期部分リセットを有するコアセクション | |
| US7895458B2 (en) | Power control apparatus and method thereof | |
| US7365596B2 (en) | State retention within a data processing system | |
| EP0859976B1 (en) | An input/output section of an integrated circuit having separate power down capability | |
| US7982514B2 (en) | State-retentive master-slave flip flop to reduce standby leakage current | |
| JP2007535031A (ja) | データ処理システム内における状態保持 | |
| US11418174B2 (en) | Efficient retention flop utilizing different voltage domain | |
| KR20010052926A (ko) | 반도체집적회로 | |
| EP2380174B1 (en) | Self-tuning of signal path delay in circuit employing multiple voltage domains | |
| TWI514766B (zh) | 節電電源閘設備及方法 | |
| KR100391879B1 (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| US11295803B2 (en) | Memory with dynamic voltage scaling | |
| KR100295042B1 (ko) | 대기전류감소기능을갖는동기식디램반도체장치 | |
| US20060244491A1 (en) | Method and unit for buffer control | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| JPH10208485A (ja) | 同期型半導体装置の内部クロック発生回路 | |
| US10535394B2 (en) | Memory device including dynamic voltage and frequency scaling switch and method of operating the same | |
| KR102504288B1 (ko) | 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법 | |
| JP7490786B2 (ja) | 制御回路及び半導体メモリ | |
| CN116844601A (zh) | 控制电路以及半导体存储器 | |
| JPS63257995A (ja) | リフレツシユ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |