JP3880595B2 - 電子放出素子の製造方法、画像表示装置の製造方法 - Google Patents

Description

本発明は、電子放出素子、電子放出装置、発光装置及び画像表示装置に関し、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置に関する。

金属に対し１０⁶Ｖ／ｃｍ以上の強電界をかけて金属表面から電子を放出させる電界放
出型（ＦＥ型）電子放出素子が冷陰極電子源の一つとして注目されている。

ＦＥ型の冷電子源が実用化されれば、薄型の自発光画像表示装置が可能となり、消費電力の低減、軽量化にも貢献する。

縦型のＦＥ型の構造を図１３に示す。なお、図中、１３１は基板、１３２はエミッター電極、１３３は絶縁層、１３５はエミッタ、１３６はアノード、１３７はアノードに照射される電子ビームの形状をあらわしている。カソード電極１３２上に配置された絶縁層１３３とゲート電極１３４との積層体に開口を形成し、この開口内に円錐状のエミッター１３５を配置した構造（以下スピント型）である。このような構造は、例えばC. A. Spindt,‘‘Physical Properties of thin-film field emission cathodes with molybdenum cones’’, J. Appl. Phys., 47, 5248 (1976) 等に開示されている。

一方、横形ＦＥの構造を図１４に示す。なお、図中、１４１は基板、１４２はエミッター電極、１４３は絶縁層、１４５はエミッタ、１４６はアノード、１４７はアノードに照射される電子ビームの形状をあらわしている。先端が先鋭化されたエミッター１４５と、エミッタ−先端から電子を引き出すゲート電極１４４とが基板上に平行に配置され、ゲート電極とエミッタ−電極とが配置された基板の上方にコレクタ（アノード電極）が構成される（ＵＳＰ４７２８８５１、ＵＳＰ４９０４８９５など参照）。

また、繊維状カーボンを用いた電子放出素子の例としては、特開平８−１１５６５２号に示すように、有機化合物ガスを用いて微細な触媒金属上で熱分解を行い、繊維状カーボンを、微細な間隙に堆積させた構成が開示されている。
C. A. Spindt,‘‘Physical Properties of thin-film field emission cathodes with molybdenum cones’’, J. Appl. Phys., 47, 5248 (1976) 米国特許第４７２８８５１号明細書 米国特許第４９０４８９５号明細書 特開平８−１１５６５２号公報

上記ＦＥ型電子源を用いた画像表示装置では、電子源から蛍光体までの距離Ｈとアノード電圧Ｖａと素子の駆動電圧Ｖｆに応じた電子ビームスポット（以下ビーム径と呼ぶ）が得られる。前述のビーム径はサブミリメートル程度であり、画像表示装置としては十分の解像度を持っている。

しかしながら画像表示装置においては、近年、より高精細な解像度が要求されている。

さらに、表示画素数の増大に伴い、駆動時には、電子放出素子の持つ素子容量に起因する消費電力が増大するため、素子容量の低減、駆動電圧の低減と電子放出素子の効率向上
が望まれていた。

前述のスピント型はゲートが基板上に絶縁層を介して積層されることで、大きな容量と多数のエミッターとの間に寄生容量が形成されていた。さらに駆動電圧が数十〜数百ボルトと高く、その構成上、容量性の消費電力が大きい欠点があった。

また、取り出された電子ビームは広がるため、ビームの広がりを押さえるためには、集束電極が必要であった。例えば特開平０７−００６７１４号には、電子を集束させるための電極を配置し、電子軌道を収束する手法が開示されている。しかし、この手法では集束電極の付与による工程の複雑さと電子放出効率の低下等が問題であった。

また、一般的な横型ＦＥでは陰極から放出された電子は、対向するゲート電極に衝突しやすい構成になっているため、効率（ゲートに流れる電子電流と陽極（アノード）に到達する電子電流の比）が低下するだけでなく、陽極（アノード）でのビーム形状は大きく広がる構造であった。

本発明は、係る課題を解決するためになされたものであって、その目的とするところは、良好な電子放出効率を有する電子放出素子を簡易に製造すること、である。

上記目的を達成するために本発明は、アノード電極に対向して配置される電子放出素子であって、基体の表面上に設けられたカソード電極及びゲート電極と、前記カソード電極上に設けられた炭素を主成分とするファイバーと、を備える電子放出素子の製造方法であって、表面に触媒を備えたカソード電極と、該カソード電極と離れて設けられたゲート電極とを、その表面に備える絶縁性の基体を用意する工程と、前記触媒を用いた加熱処理による炭化水素ガスの分解によって、炭素を主成分とするファイバーとして、ファイバーの軸方向に対して非平行な複数のグラフェンが前記軸方向に積層されている形態のファイバーを、アノード電極までの距離が前記ゲート電極から前記アノード電極までの距離よりも小さくなる部分を有するように、前記カソード電極上に形成する工程と、を備えていることを特徴とする。

また、本発明は、複数の電子放出素子を備える電子源と、該電子源から放出された電子が照射されることによって発光する発光部材を備えたアノード電極とを具備する画像表示装置の製造方法であって、前記電子放出素子が上記の製造方法により製造されることを特徴とする。

本発明によれば、低真空中で、高い電子放出量を、長期に渡り安定に行うことができる電子放出素子を、簡易に製造することができる。

以上説明した様に、本発明によれば、良好な電子放出効率を有する電子放出素子を簡易に製造することができる。

また、本発明の電子放出素子を用いた画像表示装置においては、より高精細な画像表示装置、例えば、カラーフラットテレビが実現できる。

以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対位置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

一般にＦＥ素子の動作電圧Ｖｆはポアソン方程式によって導かれるエミッター先端部の電界と、その電界とエミッター部の仕事関数をパラメーターとしてFowler-Nordheimの式
と呼ばれる関係式に従う電子放出電流の電流密度によって決定される。

また、電子放出に必要な電界は、エミッター先端とゲート電極間の距離Ｄが小さいほど、またエミッター先端の半径ｒが小さいほど得られる電界が大きくなる。

一方、陽極上で得られる電子ビームにおけるＸ方向の最大の大きさＸｄ（例えば図１３における円形ビーム形状１３７の中心からの最大到達距離）は、単純な計算では

に比例する形で表される。

この関係から明らかなようにＶｆの増大はビーム径の増大を招く。

また、この考察からＶｆを下げるためには、極力距離Ｄ及び曲率半径ｒを小さくしなければならない。

従来構成のビーム形状について図１３、１４を用いて説明する。なお、図中、共通の番号として１３１，１４１は基板、１３２，１４２はエミッター電極、１３３，１４３は絶縁層、１３５、１４５はエミッタ、１３６，１４６はアノード、１３７、１４７はアノードに照射される電子ビームの形状をあらわしている。

前述したスピント型の場合は図１３に示すように、エミッター１３５とゲート１３４間にＶｆを印加すると、エミッター１３５の突起先端の電界が高まり、電子がコーン状のエミッター先端近傍から真空中に取り出される。

エミッター先端の電界はエミッター先端の形状に沿うように、ある有限の面積を持って形成されるため、取り出される電子はエミッター先端の有限の面積から電位に対して、鉛直方向に引き出される。

この時、様々な角度を持つ電子も放出される。その結果、大きな角度成分を持つ電子は結果的にゲートの方向に引き出される。

結果として、円形のゲートが形成されている場合に、図１３中アノード１３６上には、ほぼ円形のビーム形状１３７の電子分布が得られる。つまり得られるビームの形状は引き出すゲートの形状及びエミッターとの距離に密接に関係していることを示している。

電子の引き出し方向をそろえた横型ＦＥ（図１４）の場合には、エミッタ１４５とゲート１４４との間に、基板１４１表面に実質的に平行な非常に強い電界（横方向電界）が生じ、その結果、エミッター１４５から放出された電子はゲート１４４上において、一部の電子１４９は真空中に取り出され残りの電子はゲート電極１４４に取り込まれる。

この図１４に示す構成の場合には、アノード（アノード電極）１４６に向かう電界ベクトルの方向に対して、電子放出を行なう電界ベクトル（エミッター１４５からゲート１４４に向かう電界）が異なる方位を持つ。そのため、放出された電子がアノード１４６上で形成する電子分布（ビームスポット）が大きくなる。

ここで、さらに電子がエミッタ電極１４５から引き出される電界（ここでは便宜的に、「横方向電界」と呼び、エミッター形状による電界の増強効果は無視する）とアノードに向かう電界（ここでは「縦方向電界」と呼ぶ）について考える。

尚、上記「横方向電界」は、図１３および図１４の構成において、「基板１３１（１４１）の表面と実質的に平行な方向における電界」と言う事も出来る。また、特に図１４の構成においては「ゲート１４４とエミッタ１４５とが対向する方向における電界」とも言うことできる。

また、上記「縦方向電界」とは、図１３および図１４の構成において、「基板１３１（１４１）の表面と実質的に垂直な方向における電界」、あるいは「基板１３１（１４１）とアノード１３６（１４６）とが対向する方向における電界」と言うこともできる。

前述したように、図１４の構成において、エミッターから放出された電子は最初、横方向電界によって引き出され、ゲート方向に向かった後に、縦方向電界によって引き上げられアノードに到達する。

このとき横方向電界と縦方向電界の強度比及び電子放出点の相対位置が重要となる。

横方向電界が、縦方向電界と比較して、桁で強い場合には、エミッタから取り出された電子のほとんどは、横方向電界によって形成される放射状電位によって次第に軌道を曲げられ、ゲートに向かう軌道をとる。ゲートに衝突した電子の一部は、散乱によって再び放出されるが、放出後、縦方向電界に捉えられるまでは、何度も楕円に似た軌道を描いてゲート上を広がりながら、同時に放出される電子の数を減じながら散乱を繰り返す。そして、散乱した電子が、ゲート電位の作る等電位線を越えると（これを「淀み点」と呼ぶことがある）、ここで初めて縦方向電界によって引き上げられるようになる。

横方向電界と縦方向電界が同程度の場合には、取り出された電子は、やはり放射状電位によって軌道が曲げられるものの、電界による束縛がゆるくなり、ゲートに衝突することなしに縦方向電界に捉えられる電子軌道が出現する。

この横方向電界と縦方向電界が同程度の時、即ち、横方向電界が縦方向電界の約１倍であるとき、エミッターからの電子の放出点位置を、ゲートの属する平面からアノードの属する平面側に持ち上げる（図６参照）と、放出された電子は実質的にゲートに衝突せずに、縦方向電界に捉えられる軌道を描くことが可能であることが分かった。

また、この電界比の検討を行った結果、ゲート電極１４４とエミッタ電極１４５の先端との間隔をｄ、素子を駆動したときの電位差（ゲート電極とエミッタ電極との電位差）をＶ１、陽極（アノード）と基板（素子）との距離をＨ、陽極（アノード）と陰極（エミッタ電極）との電位差をＶ２とした時、横方向電界が縦方向電界の５０倍以上大きくなると、取り出された電子がゲートに衝突する軌道が描かれることを見出した。

また、本発明者は、ゲート電極２上での散乱を実質的に生じない高さｓ（ゲート電極２表面の一部を含み、基板１表面と実質的に平行な平面と、電子放出部材４の表面を含み、基板１表面と実質的に平行な平面との距離で定義される（図６参照））が存在することを見出した。上記高さＳは、縦方向電界と横方向電界との比（縦方向電界強度／横方向電界強度）に依存し、縦−横方向電界比が低いほど、その高さが低く、横方向電界が大きいほど高さが必要である。

実用的な製造上の範囲としては、その高さｓは１０ｎｍ以上１０μｍ以下である。

図１４に示した従来の構成では、ゲート１４４とエミッター（１４２，１４５）とが同一平面上に、同じ高さで構成されているだけでなく、横方向電界が縦方向電界と比較して一桁以上強いため、ゲートに衝突することに起因して、真空中に取り出される電子の量が減少する傾向が強かった。

さらに、従来の構成では横方向の電界強度を強めることを目的として素子の構造が決められていたため、アノード１４６上で得られる電子分布は広がっていた。

前述したように、アノード１４６に到達する電子の分布を小さくするには、１）駆動電圧（Ｖｆ）を下げる、２）電子の引き出し方向を揃える、３）電子の軌道、さらに、ゲートでの散乱がある場合には４）電子の散乱機構（特に弾性散乱）を考慮しなければならない。

そこで、本発明は、アノード電極上に照射される電子分布の微細化と、電子放出素子の電子放出効率の向上（ゲート電極に吸収される放出電子の低減）を目的とするものである
。

以下に、本発明の新規な電子放出素子の構造について詳述する。

図１（ａ）は本発明の電子放出素子の一例を示す平面模式図である。図１（ｂ）は図１（ａ）のＡ−Ａ間断面図である。図６は本発明の電子放出素子の上方にアノード電極を配置した電子放出装置を駆動している時の様子を示す模式断面図である。

図１、図６において１は絶縁性の基板、２は引き出し電極（「ゲート電極」または「第２電極」とも言う）、３は陰極電極（「カソード電極」または「第１電極」とも言う）、４は陰極電極３上に配置された電子放出材料（「電子放出部材」あるいは「エミッタ−材料」とも言う）、６１はアノード電極（「第３電極」とも言う）を示している。

また、本発明の電子放出装置においては、図１、図６に示したように、陰極電極３とゲート電極２との間隙の距離をｄ、電子放出素子を駆動したときの電位差（陰極電極３とゲート電極２間の電圧）をＶｆ、アノード電極６１と素子が配置された基板１表面との距離をＨ、アノード電極６１と陰極電極３との電位差をＶａとした時、駆動時の電界（横方向電界）：Ｅ１＝Ｖｆ／ｄは、アノード−カソード間の電界（縦方向電界）：Ｅ２＝Ｖａ／Ｈの１倍以上５０倍以下に設定される。

このようにすることにより、陰極電極３側から放出された電子がゲート電極２に衝突する割合を低減できる。その結果、放出された電子ビームの広がりが少なく、高効率な、電子放出素子が得られる。

尚、本発明で言う「横方向電界」は、「基板１の表面と実質的に平行な方向における電界」と言うことができる。あるいは、また、「ゲート２とカソード電極３とが対向する方向における電界」とも言うことができる。

また、本発明で言う「縦方向電界」とは、「基板１の表面と実質的に垂直な方向における電界」、あるいは「基板１とアノード電極６１とが対向する方向における電界」と言うこともできる。

さらには、本発明の電子放出装置においては、ゲート電極２上での散乱を抑制するために、電子放出部材４の表面を含み、基板１表面と実質的に平行な平面が、ゲート電極２表面の一部を含み、基板１表面と実質的に平行な平面よりも、基板表面よりも離れた位置に配置される（図６参照））。換言すると、本発明の電子放出装置においては、電子放出部材４の表面の一部を含み、基板１表面に実質的に平行な平面が、引き出し電極２の表面の一部を含み、前記基板表面に実質的に平行な平面と、アノード電極６１との間に配置される（図６参照））。

また、さらには、本発明の電子放出素子においては、ゲート電極２上での散乱を実質的に生じない、高さｓ（ゲート電極２表面の一部を含み、基板１表面と実質的に平行な平面と、電子放出部材４の表面を含み、基板１表面と実質的に平行な平面との距離で定義される（図６参照））に電子放出部材４が配置される。

上記ｓは、縦方向電界と横方向電界の比（縦方向電界強度／横方向電界強度）に依存し、縦方向電界と横方向電界比が低いほど、その高さが低く、横方向電界が大きいほど高さが必要である。実用的な範囲として、その高さｓは１０ｎｍ以上１０μｍ以下である。

前記絶縁性の基板１としては、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純
物含有量を減少させＫなどに一部置換したガラス、青板ガラス及びシリコン基板等にスパッタ法等によりＳｉＯ₂を積層した積層体、アルミナ等のセラミックスの絶縁性基板が挙
げられる。

前記引き出し電極２および陰極電極３は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により前記基板１の表面に互いに対向するように形成される。電極２及び３の材料は、例えば、炭素、金属、金属の窒化物、金属の炭化物、金属のホウ化物、半導体、半導体の金属化合物から適宜選択される。電極２及び３の厚さとしては、数十ｎｍから数十μｍの範囲で設定される、好ましくは炭素、金属、金属の窒化物、金属の炭化物の耐熱性材料が望ましい。

本発明における、電子放出素子を構成する引き出し電極２と陰極電極３は、基板１の表面に配置される。そして、当然であるが、引き出し電極２と陰極電極３とは間隔を置いて配置され、その間隔の方向が、基板１の表面を含む平面と実質的に平行に配置される。換言すると、引き出し電極２と陰極電極３とが互いにオーバーラップしない構造である。

特に、後に述べる繊維状カーボンの成長の場合は導電性を付与したシリコン、例えばドープドポリシリコンなどが好ましい。

なお、この電極の厚さが薄いために電位降下などが心配される時、あるいはマトリクス配列でこの素子を用いる場合は必要に応じて低抵抗の配線用金属材料が電子放出に関与しない部分で用いられることがある。

エミッター材料（電子放出部材）４はスパッタ法等の一般的な真空成膜法等で堆積した膜をＲＩＥなどの手法を用いてエミッター形状に加工する場合と、ＣＶＤにおける核成長を利用した針状結晶の成長や、ひげ結晶の成長などを利用する場合がある。エミッター形状の制御はＲＩＥの場合には用いる基板の種類、ガスの種類、ガス圧力（流量）、エッチング時間、プラズマを形成する時のエネルギーなどに依存する。一方ＣＶＤによる形成方法では基板の種類、ガスの種類、流量、成長温度などで制御される。

エミッター（電子放出部材）４に用いる材料は、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等を用いることができる。

本発明においては、エミッター（電子放出部材）４として、特に、繊維状カーボンを用いることが好ましい。尚、本発明における「繊維状カーボン」とは、「炭素を主成分とする柱状物質」あるいは、「炭素を主成分とする線状物質」ということもできる。また、「繊維状カーボン」とは、「炭素を主成分とするファイバー」ということもできる。そして、また、本発明における「繊維状カーボン」とは、より具体的には、カーボンナノチューブ，グラファイトナノファイバー，アモルファスカーボンファイバーを含む。そして、中でも、グラファイトナノファイバーが電子放出部材４として最も好ましい。

引き出し電極２と陰極電極３の間隔は、前述したとおり、用いる陰極材料からの電子放出に必要な横方向電界と、画像形成に必要な縦方向電界との電界を比較した時に、電子放出に必要な電界が、縦方向電界よりも１倍から５０倍程度の値になるように、駆動電圧（引き出し電極２と陰極電極３との間に印加する電圧）と間隔を決めればよい。

陽極（アノード電極）上に蛍光体などの発光部材を配置する場合は、必要な縦方向電界は１０^-1Ｖ／μｍ以上１０Ｖ／μｍ以下の範囲が好ましい。例えば、陽極（アノード電極）と陰極電極との間隔を２ｍｍとし、その間隔に１０ＫＶを印加する場合、この時の縦方
向電界は５Ｖ／μｍとなる。この場合、用いるべきエミッター材料（電子放出部材）４の電子放出電界は５Ｖ／μｍよりも大きな電子放出電界を持つ材料であり、選択した電子放出電界に相当するように、その間隔と、駆動電圧を決めればよい。

このように、数Ｖ／μｍの閾値電界を持つ材料としては、繊維状カーボンがある。繊維状カーボンの形態の一例を図１１、図１２示す。各図では一番左側に光学顕微鏡レベル（〜１０００倍）で見える形態、真中は走査電子顕微鏡（ＳＥＭ）レベル（〜３万倍）で見える形態、右側は透過電子顕微鏡（ＴＥＭ）レベル（〜１００万倍）で見えるカーボンの形態を模式的に示している。

図１１のように、グラフェンが円筒形状（円筒形が多重構造になっているものはマルチウォールナノチューブと呼ばれる）の形態をとるものはカーボンナノチューブと呼ばれ、特にチューブ先端を開放させた構造の時に、最もその閾値が下がる。

あるいは、比較的低温で生成される繊維状カーボンを図１２に示す。この形態の繊維状カーボンは、グラフェンの積層体（このため「グラファイトナノファイバー」と呼ばれることがあるが、温度によりアモルファス構造の割合が増加する）で構成されている。より具体的には、グラファイトナノファイバーは、その長手方向（ファイバーの軸方向）にグラフェンが積層されたファイバー状の物質を指す。換言すると、図１２に示す様に、グラフェンがファイバーの軸に対して非平行に配置されたファイバー状の物質である。

一方のカーボンナノチューブは、その長手方向（ファイバーの軸方向）を囲むよう（円筒形状）にグラフェンが配置されているファイバー状の物質である。換言すると、グラフェンがファイバーの軸に対して実質的に平行に配置されるファイバー状の物質である。

尚、グラファイトの１枚面を「グラフェン」あるいが「グラフェンシート」と呼ぶ。より具体的には、グラファイトは、炭素原子がｓｐ²混成により共有結合でできた正六角形
を敷き詰める様に配置された炭素平面が、３．３５４Åの距離を保って積層してできたものである。この一枚一枚の炭素平面を「グラフェン」あるいは「グラフェンシート」と呼ぶ。

どちらの繊維状カーボンも電子放出の閾値が１Ｖ〜１０Ｖ／μｍ程度であり、本発明のエミッター（電子放出部材）４の材料として好ましい。

特に、グラファイトナノファイバーを用いた電子放出素子では、図１などに示した本発明の素子構造に限らず、低電界で電子放出を起こすことができ、大きな放出電流を得ることができ、簡易に製造ができ、安定な電子放出特性をもつ電子放出素子を得ることが出来る。例えば、グラファイトナノファイバーをエミッタとし、このエミッタからの電子放出を制御する電極を用意することで電子放出素子とすることができ、さらに、グラファイトナノファイバーから放出された電子の照射により発光する発光部材を用いればランプなどの発光装置を形成することができる。また、さらには、上記グラファイトナノファイバーを用いた電子放出素子を複数配列すると共に、蛍光体などの発光部材を有するアノード電極を用意することでディスプレイなどの画像表示装置をも構成することができる。グラファイトナノファイバーを用いた電子放出装置や発光装置や画像表示装置においては、内部を従来の電子放出素子のように超高真空に保持しなくても安定な電子放出をすることができ、また、低電界で電子放出するため、信頼性の高い装置を非常に簡易に製造することができる。

上記した繊維状カーボンは、触媒（炭素の堆積を促進する材料）を用いて炭化水素ガスを分解して形成することができる。カーボンナノチューブとグラファイトナノファイバー
は触媒の種類、及び分解の温度によって異なる。

前記触媒材料としてはＦｅ、Ｃｏ、Ｐｄ、Ｎｉもしくはこれらの中から選択された材料の合金が繊維状カーボン形成用の核として用いることができる。

特に、Ｐｄ、Ｎｉにおいては低温（４００℃以上の温度）でグラファイトナノファイバーを生成することが可能である。Ｆｅ、Ｃｏ、を用いたカーボンナノチューブの生成温度は８００℃以上必要なことから、Ｐｄ、Ｎｉを用いてのグラファイトナノファイバー材料の作成は、低温で可能なため、他の部材への影響や、製造コストの観点からも好ましい。

さらに、Ｐｄにおいては酸化物が水素により低温（室温）で還元される特性を用いて、核形成材料として酸化パラジウムを用いることが可能である。

酸化パラジウムの水素還元処理を行なうと、一般的な核形成技法として従来から使用されている金属薄膜の熱凝集や、超微粒子の生成と蒸着を用いずとも、比較的低温（２００℃以下）で初期凝集核の形成が可能となった。

前述の炭化水素ガスとしては例えばエチレン、メタン、プロパン、プロピレンなどの炭化水素ガス、ＣＯ，ＣＯ₂ガスあるいはエタノールやアセトンなどの有機溶剤の蒸気を用
いることもある。

本発明の装置においては、電子放出の関与に係わらず、エミッター（電子放出部材）４の存在する領域を以後「エミッター領域」と呼ぶ。

「エミッター領域」における電子放出点の位置（電子放出部位）とその動作について図６、７を用いて説明する。

陰極電極３と引き出し電極２との間隔を数μｍに設定した本発明の電子放出素子を、図６に示すような真空装置６０に設置し、真空排気装置６５によって１０^-4Ｐａ程度に到達するまで十分に排気した、図６に示したように基板１の表面から数ミリの高さＨの位置に陽極（アノード電極）６１の表面が位置するように設け、陰極電極３および引き出し電極よりも数キロボルト高い電位（電圧Ｖａ）を電圧源（「第２の電圧印加手段」または「第２の電位印加手段」）を用いて、陽極６１に印加した。ここでは、電圧Ｖａを陰極電極３と陽極６１との間に印加したが、陽極に印加する電圧はグランド電位を基準としても良い。尚、基板１の表面と陽極６１の表面は実質的に平行になるように配置される。

素子には、図示しない電源（「第１の電圧印加手段」または「第１の電位印加手段」）により駆動電圧Ｖｆとして数十Ｖ程度からなる電圧を陰極電極３と引き出し電極２との間に印加し、電極２、３間に流れる素子電流Ｉｆと、アノード電極に流れる電子放出電流Ｉｅを計測した。

この時、等電位線６３は図６のように形成され（基板１表面に実質的に平行に電界（電界の向き）が形成され）、最も電界の集中する点は符号６４で示される電子放出部材４の最もアノード電極寄り、且つギャップに面する場所と想像される。この電界集中点近傍に位置する電子放出材料の中で最も電界集中する場所から電子が主に放出されると考えられる。素子のＩｅ特性は図７に示すような特性であった。すなわち印加電圧の約半分からＩｅが急激に立ち上がり、不図示のＩｆはＩｅの特性に類似していたが、その値はＩｅと比較して十分に小さな値であった。

以下、本発明の電子放出素子を複数配して得られる電子源について、図８を用いて説明
する。図８において、８１は電子源基体、８２はＸ方向配線、８３はＹ方向配線である。８４は本発明の電子放出素子、８５は結線である。

ｍ本のＸ方向配線８２は，ＤＸ１，ＤＸ２，．．ＤＸｍからなり，真空蒸着法，印刷法，スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向配線８３は，ＤＹ１，ＤＹ２，．．ＤＹｎのｎ本の配線よりなり，Ｘ方向配線８２と同様に形成される。
これらｍ本のＸ方向配線８２とｎ本のＹ方向配線８３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは，共に正の整数）。

不図示の層間絶縁層は，真空蒸着法，印刷法，スパッタ法等を用いて形成されたＳｉＯ２等で構成される。例えば、Ｘ方向配線８２を形成した基体８１の全面或は一部に所望の形状で形成され，特に，Ｘ方向配線８２とＹ方向配線８３の交差部の電位差に耐え得るように，膜厚，材料，製法が，適宜設定される。Ｘ方向配線８２とＹ方向配線８３は，それぞれ外部端子として引き出されている。

電子放出素子８４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線８２とｎ本のＹ方向配線８３と導電性金属等からなる結線８５によって電気的に接続されている。

配線８２と配線８３を構成する材料、結線８５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。

Ｘ方向配線８２には、Ｘ方向に配列した電子放出素子８４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線８３には、Ｙ方向に配列した電子放出素子８４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。

このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図９を用いて説明する。図９は、画像形成装置の表示パネルの一例を示す模式図であり、図９において、８１は電子放出素子を複数配した電子源基体、９１は電子源基体８１を固定したリアプレート、９６はガラス基体９３の内面に発光部材である蛍光膜９４と、メタルバック（アノード）９５等が形成されたフェースプレートである。９２は、支持枠であり該支持枠９２には、リアプレート９１、フェースプレート９６がフリットガラス等を用いて接続されている。外囲器９７は、例えば大気中、真空中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。

外囲器９７は、上述の如く、フェースプレート９６、支持枠９２、リアプレート９１で構成される。リアプレート９１は主に基体８１の強度を補強する目的で設けられるため、基体８１自体で十分な強度を持つ場合は別体のリアプレート９１は不要とすることができる。即ち、基体８１に直接支持枠９２を封着し、フェースプレート９６、支持枠９２及び基体８１で外囲器９７を構成しても良い。一方、フェースプレート９６、リアプレート９１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器９７を構成することもできる。

以下、本発明の実施例を詳細に説明する。

（実施例１）
図１（ａ）に本実施例により作製した電子放出素子を素子上部から見た様子を示し、図１（ｂ）は図１（ａ）のＡ−Ａ間断面図を示す。

図１において１は絶縁性の基板、２は引き出し電極（ゲート）、３は陰極電極、４はエミッター材料、を示している。

以下に、図５を用いて本実施例の電子放出素子の製造工程を詳細に説明する。

（工程１）
基板１に石英基板を用い、十分洗浄を行った後、ゲート電極２及び陰極電極３としてスパッタ法により厚さ５ｎｍ（不図示）のＴｉ及び厚さ３０ｎｍのポリＳｉ（砒素ドープ）を連続的に蒸着を行なった。

次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）を用いてレジストパターンを形成した。

次に、パターニングした前記フォトレジストをマスクとしてポリＳｉ（砒素ドープ）層、Ｔｉ層はＣＦ₄ガスを用いてドライエッチングを行い、電極間ギャップが５μｍからな
る引き出し電極２、および陰極電極３を形成した（図５（ａ））。

（工程２）
次に、基板全体にＣｒをＥＢ蒸着にて約１００ｎｍの厚さに堆積した。

フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）を用いてレジストパターンを形成した。

次に、パターニングした前記フォトレジストをマスクとし、電子放出材料４を配置すべき領域（１００μｍ角）の開口部を陰極電極３上に形成し、開口部のＣｒを硝酸セリウム系のエッチング液で取り除いた。

レジストを剥離した後、Ｐｄ錯体にイソプロピルアルコール等を加えた錯体溶液を、スピンコートにて基板全体に塗布した。

塗布後、大気中３００℃で熱処理を行い、酸化パラジウム５１を約１０ｎｍの厚さに形成した後、Ｃｒを硝酸セリウム系のエッチング液にて取り除いた（図５（ｂ））。

（工程３）
基板を２００℃に加熱し、大気を排気後、窒素で希釈した２％水素気流中で熱処理を行った。この段階で陰極電極３表面には、直径が約３〜１０ｎｍの粒子５２が形成された。この時の粒子の密度は約１０¹¹〜１０¹²個／ｃｍ²と見積もられた（図５（ｃ））。

（工程４）
続いて、窒素希釈した０．１％エチレン気流中で５００℃、１０分間加熱処理をした。これを走査電子顕微鏡で観察すると、Ｐｄ塗布領域に直径１０ｎｍ〜２５ｎｍ程度で、屈曲しながら繊維状に伸びた多数の繊維状カーボン４が形成されているのがわかった。この
とき繊維状カーボンの厚さは約５００ｎｍとなっていた（図５（ｄ））。

本素子を図６に示すような真空装置６０に設置し、真空排気装置６２によって２×１０^-5Ｐａに到達するまで十分に排気した、図６に示したよう素子からＨ＝２ｍｍ離れた陽極（アノード）６１に、陽極（アノード）電圧としてＶａ＝１０ＫＶ印加した。このとき素子には駆動電圧Ｖｆ＝２０Ｖからなるパルス電圧を印加して流れる素子電流Ｉｆと電子放出電流Ｉｅを計測した。

素子のＩｆ、Ｉｅ特性は図７に示すような特性であった。すなわち印加電圧の約半分からＩｅが急激に増加し、Ｖｆが１５Ｖでは約１μＡの電子放出電流Ｉｅが測定された。一方ＩｆはＩｅの特性に類似していたが、その値はＩｅと比較して一桁以上小さな値であった。

得られたビームはＹ方向に細長く、Ｘ方向に短い、略矩形形状であった。Ｖｆ１５Ｖ固定とアノード間距離Ｈ２ｍｍ固定を一定に保ち、アノード電圧を５ＫＶ、１０ＫＶ、電極２、３間のギャップを１μｍ、５μｍにした時のビーム幅を測定したところ表１のようになった。

ここで、駆動に必要な電界は繊維状カーボンの成長条件を変えることで変化させることが可能であった。特に酸化パラジウムを還元処理して出来るＰｄの平均粒径が、その後の成長で出来る繊維状カーボンの直径と関連している。Ｐｄの平均直径は塗布するＰｄ錯体のＰｄ濃度とスピンコートの回転数で制御することが可能であった。

この素子の繊維状カーボンを透過型電子顕微鏡で観察したところ、図１２の右に示すように、グラフェンがファイバーの軸方向に積層された構造であった。グラフェンの積層間隔（Ｚ軸方向）は温度が低い５００℃程度では不鮮明であり、その間隔が０．４ｎｍであったが、温度が高くなればなるほど、格子間隔が鮮明となり、７００℃では０．３４ｎｍとなりグラファイト０．３３５ｎｍに近い値となった。

（実施例２）
第二の実施例を図２に示す。

本実施例では第一の実施例における陰極電極３の厚さを５００ｎｍ、繊維状カーボンからなる電子放出材料４の厚さを１００ｎｍに形成した以外は実施例１と同様にして電子放出素子の作製を行い、Ｉｆ、Ｉｅの計測を行った。

本素子構成により、陰極電極３を厚くすることで、電子放出位置をゲート電極から見て
、確実に高い位置（アノード側）にすることが出来た。この構成によって、電子がゲートに衝突する軌道が減少し、効率の低下や、ビーム径の増大を招く現象を防ぐことができた。

この結果、本素子構成においても、Ｖｆが２０Ｖでは約１μＡの電子放出電流Ｉｅが測定された。一方ＩｆはＩｅの特性に類似していたが、その値はＩｅと比較して二桁小さな値であった。

この時のビーム径もほぼ表１と同じであった。

（実施例３）
第三の実施例を図３に示す。

本実施例では第一の実施例における工程２において酸化パラジウム５１を陰極電極３上および電極２，３間のギャップ内に配置した。ギャップ内の酸化Ｐｄは、ギャップのほぼ中間位置まで配置した。工程２以外は実施例１と同じである。

本素子では実施例１と比較してギャップ間距離が小さい分、電界が約２倍程度強い。このため駆動の電圧は８Ｖ程度まで低下させることが可能となった。

（実施例４）
第四の実施例を図４にしめす。本実施例では実施例１で述べた工程１と工程２を以下に示すように変更した。

（工程１）
基板１に石英基板を用い、十分洗浄を行った後、陰極電極３としてスパッタ法により厚さ５ｎｍのＴｉ及び厚さ３０ｎｍのポリＳｉ（砒素ドープ）を連続的に蒸着を行なった。

次に、フォトリソグラフィー工程で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）を用いてレジストパターンを形成した。

次に、パターニングした前記フォトレジストをマスクとしてポリＳｉ層、Ｔｉ層をＣＦ₄を用いてドライエッチングを行い陰極電極３を形成した。

次に、陰極電極をマスクとして用い、フッ酸とフッ化アンモニウムからなる混酸を用いて、約５００ｎｍの深さ、石英基板をエッチングした。

続いて、ゲート電極２として再びスパッタ法により厚さ５ｎｍのＴｉ及び厚さ３０ｎｍのＰｔを連続的に蒸着を行なった。陰極電極のフォトレジストを剥離後、再びポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）を用いてゲート電極形状を形成するためのレジストパターンを形成した。

次に、パターニングした前記フォトレジストをマスクとしてＰｔ層、Ｔｉ層をＡｒを用いてドライエッチングを行い、電極間に形成された段差がギャップとして作用するように電極２を形成した。

次に、レジストパターンを陰極上に形成して、直進性の良い抵抗加熱蒸着でＮｉ膜を約５ｎｍの厚さに形成し、その後酸化処理を３５０℃で３０分行った。

この工程以降は、実施例１と同じ工程であった。

本素子構成により、より微細なギャップを作ることが可能となり、約６Ｖ程度から電子放出させることができるようになった。

また、電子放出材料４の高さ（膜厚）がゲート電極の高さに比べて高いことに起因して、電子放出材料４の上部からだけでなく中間位置からも電子が出ることで、ゲート電極に電子が衝突し、効率の低下や、ビーム径の増大を防ぐことができた。

（実施例５）
実施例１で作成した電子放出素子を複数配して得られる電子源ならびに該電子源を用いた画像形成装置について、図８、９、１０を用いて説明する。図８において、８１は電子源基体、８２はＸ方向配線、８３はＹ方向配線である。８４は本発明の電子放出素子、８５は結線である。

複数配置したことに伴う素子の容量が増大すると、図８に示すマトリクス配線した電子源においては、パルス幅変調に伴う短いパルスを加えても容量成分により波形がなまり、期待した階調が取れないなどの問題が生じる。このため本実施例では電子放出部の脇に、層間絶縁層を配し、電子放出部以外での容量性分の増加を低減する構造を採用した。

図８においてｍ本のＸ方向配線８２はＤＸ₁，ＤＸ₂，．．ＤＸ_mからなり，蒸着法にて
形成された厚さ約１μｍ、幅３００μｍのアルミニウム系配線材料で構成されている。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向配線８３は厚さ０．５μｍ、幅１００μｍ，ＤＹ₁，ＤＹ₂．．ＤＹ_nのｎ本の配線よりなり，Ｘ方向配線８２と同様に形成される
。これらｍ本のＸ方向配線８２とｎ本のＹ方向配線８３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは，共に正の整数）。

不図示の層間絶縁層は，スパッタ法等を用いて厚さ約０．８μｍのＳｉＯ₂で構成され
た。Ｘ方向配線８２を形成した基体８１の全面或は一部に所望の形状で形成され，特に，Ｘ方向配線８２とＹ方向配線８３の交差部の電位差に耐え得るように，層間絶縁層の厚さが決められた。Ｘ方向配線８２とＹ方向配線８３は，それぞれ外部端子として引き出されている。

本発明の電子放出素子８４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線８２とｎ本のＹ方向配線８３と導電性金属等からなる結線８５によって電気的に接続されている。

Ｘ方向配線８２には、Ｘ方向に配列した本発明の電子放出素子８４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線８３には、Ｙ方向に配列した本発明の電子放出素子８４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。本発明においてはＹ方向配線８３は実施例１で示した素子のゲート電極２に接続され、Ｘ方向配線は素子のカソード電極３に接続された。このように接続することで、本発明の特徴である、ビームの収束効果が得られた。

上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。

このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図９を用いて説明する。図９は、画像形成装置の表示パネルを示す図である。

図９において、８１は図８で説明した電子放出素子を複数配した電子源を有する基体であり、９１は電子源基体８１を固定したリアプレート、９６はガラス基体９３の内面に蛍光膜９４とメタルバック９５等が形成されたフェースプレートである。９２は、支持枠であり該支持枠９２には、リアプレート９１、フェースプレート９６がフリットガラス等を用いて接続されている。９８は外囲器であり、真空中で、４５０度の温度範囲で１０分焼成することで、封着して構成される。電子放出素子８４は、図９における電子放出部に相当する。８２、８３は、本発明の電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。

外囲器９７は、上述の如く、フェースプレート９６、支持枠９２、リアプレート９１で構成される。一方、フェースプレート９６、リアプレート９１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器９８を構成した。

メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作られた。

フェースプレート９６には、更に蛍光膜９４の導電性を高めるため、蛍光膜９４の外面側に透明電極（不図示）を設けた。

走査回路１０２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中，Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１０１の端子Ｄｘ１ないしＤｘｍと電気的に接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。

直流電圧源Ｖｘは、本例の場合には本発明の電子電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。

制御回路１０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。

同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路１０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１０４に入力される。

シフトレジスタ１０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１０３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジスタ１０４のシフトクロックであるということもできる。）。シリアル／パラレル変換された
画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１０４より出力される。

ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１１３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変調信号発生器１０７に入力される。

変調信号発生器１０７は、画像データＩ’ｄ１乃至Ｉ’ｄｎの各々に応じて本発明の電子電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル１１１内の本発明の電子電子放出素子に印加される。

前述したように、本発明を適用可能な電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御することが可能である。

従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。

パルス幅変調方式を実施するに際しては、変調信号発生器１０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

シフトレジスタ１０４やラインメモリ１０５は、デジタル信号式を用いた。

本実施例では、変調信号発生器１０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器１０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いた。

ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。

本実施例で作成した画像表示装置を用いて画像を表示させたところ、高輝度で、高精細な画像を長期にわたり安定に表示することができた。

図１は本発明による基本的な電子放出素子の一例を示す図である。 図２は本発明による第二の実施例を示す図である。 図３は本発明による第三の実施例を示す図である。 図４は本発明による第四の実施例を示す図である。 図５は本発明による第一の実施例の製造工程を示す図である。 図６は本発明による電子放出素子を動作させる時の構成例を示す図である。 図７は本発明による基本的な電子放出素子の動作特性例を示す図である。 図８は本発明による複数電子源を用いた単純マトリクス回路の構成例を示す図である。 図９は本発明による電子源を用いた、画像形成パネルの構成例を示す図である。 図１０は本発明による電子源を用いた、画像形成パネルの回路例を示す図である。 図１１はカーボンナノチューブの構造を示す概要図を示す図である。 図１２はグラファイトナノファイバーの構造を示す概要図を示す図である。 図１３は縦型ＦＥの従来例を示す図である。 図１４は横型ＦＥの従来例を示す図である。

符号の説明

１ 基板
２ ゲート電極
３ 電極
４ 電子放出材料
６１ アノード
８１ 電子源基体
８４ 電子放出素子

Claims (5)

1. アノード電極に対向して配置される電子放出素子であって、基体の表面上に設けられたカソード電極及びゲート電極と、前記カソード電極上に設けられた炭素を主成分とするファイバーと、を備える電子放出素子の製造方法であって、
   表面に触媒を備えたカソード電極と、該カソード電極と離れて設けられたゲート電極とを、その表面に備える絶縁性の基体を用意する工程と、
   前記触媒を用いた加熱処理による炭化水素ガスの分解によって、炭素を主成分とするファイバーとして、ファイバーの軸方向に対して非平行な複数のグラフェンが前記軸方向に積層されている形態のファイバーを、アノード電極までの距離が前記ゲート電極から前記アノード電極までの距離よりも小さくなる部分を有するように、前記カソード電極上に形成する工程と、
   を備えていることを特徴とする電子放出素子の製造方法。
2. 前記カソード電極と前記ゲート電極とが、前記基体の同一平面上に設けられていることを特徴とする請求項１に記載の電子放出素子の製造方法。
3. 前記カソード電極と前記ゲート電極の厚みが同じであることを特徴とする請求項１または２に記載の電子放出素子の製造方法。
4. 前記ファイバーの表面と前記基体の表面との距離が、前記ゲート電極の表面と前記基体の表面との距離よりも大きいことを特徴とする請求項１乃至３のいずれか１項に記載の電子放出素子の製造方法。
5. 複数の電子放出素子を備える電子源と、該電子源から放出された電子が照射されることによって発光する発光部材を備えたアノード電極とを具備する画像表示装置の製造方法であって、
   前記電子放出素子が請求項１乃至４のいずれか１項に記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。
   

Images