JP3880234B2

JP3880234B2 - 画像形成装置及び画像形成方法

Info

Publication number: JP3880234B2
Application number: JP01489899A
Authority: JP
Inventors: 勝彦柳川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-01-22
Filing date: 1999-01-22
Publication date: 2007-02-14
Anticipated expiration: 2019-01-22
Also published as: JP2000217002A

Description

【０００１】
【発明の属する技術分野】
本発明は、画素単位での画像形成を行なう画像形成装置及び画像形成方法に関するものである。
【０００２】
【従来の技術】
従来の印刷装置は、６００ｄｐｉ程度の印刷装置あるいは１２００ｄｐｉ程度の高解像度の印刷装置でも全く同じように、メモリに展開した画像をそのまま出力するように構成されていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、１２００ｄｐｉ程度の高解像度の印刷装置が印刷出力する１ドットは非常に微細である。
【０００４】
このため、従来の印刷装置では、１ドット幅の白線や、孤立した白の１画素がある場合においては、隣接する周辺の黒の画素のトナーでつぶれてしまい、これらの画像を表現することが困難であった。
【０００５】
同様に、主走査方向および副走査方向に連続しない黒の１画素（例えば１ドットの孤立点や１ドット幅の４５°の斜め線）ではトナーが乗りにくく、これらの画像を表現することが困難であった。
【０００６】
本発明は、高解像度の印刷装置であっても、これらの画像の表現を可能にし、画像形成品位を向上させることを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成する一手段として例えば以下の構成を備える。
【０００８】
本発明に係る画像形成装置は、画素単位での画像形成を行なう画像形成装置であって、白の１画素が線状に複数連続したものの集まりである白ラインを検出する検出手段と、前記検出手段が前記白ラインを検出した場合に、主走査方向に対して垂直な方向に前記白ラインが隣接する１つの黒画素である第１画素における一部である第１変換部分を白に変換し、前記白ラインを間にして前記第１画素と対向するように前記白ラインに隣接する１つ黒画素である第２画素における一部である第２変換部分を白に変換する画像形成手段とを備え、前記第１変換部分と前記第２変換部分とは、前記白ラインに対して非対称に位置することを特徴とする。
【０００９】
そして例えば、第１変換部分及び第２変換部分は、第１画素及び第２画素における１／４、１／３及び１／２のいずれかの部分であることを特徴とする。
【００１０】
本発明に係る画像形成方法は、画素単位での画像形成を行なう画像形成方法であって、白の１画素が線状に複数連続したものの集まりである白ラインを検出する検出ステップと、前記検出ステップで前記白ラインが検出された場合に、主走査方向に対して垂直な方向に前記白ラインが隣接する１つの黒画素である第１画素における一部である第１変換部分を白に変換し、前記白ラインを間にして前記第１画素と対向するように前記白ラインに隣接する１つ黒画素である第２画素における一部である第２変換部分を白に変換する画像形成ステップとを備え、前記画像形成ステップでは、前記第１変換部分と前記第２変換部分とが、前記白ラインに対して非対称に位置するように変換されることを特徴とする。
【００１１】
そして例えば、第１変換部分及び第２変換部分は、第１画素及び第２画素における１／４、１／３及び１／２のいずれかの部分であることを特徴とする。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
【００１９】
［第１の実施の形態例］
図１は本発明に係る第１の実施の形態例の画像形成装置である印刷装置に構成を示すブロック図である。
【００２０】
図１において、１０１は発振器であり、ビデオ信号（ＣＶＤＯ）１２４の４倍の周波数のクロック（４×ＶＣＬＫ）１２１を出力する。１０２は分周器であり、４×ＶＣＬＫ１２１を１／４分周し、ビデオクロック（ＶＣＬＫ）１２２を出力する。
【００２１】
１０３，１０４はラインメモリであり、それぞれ１ライン分（計２ライン分）のビデオ信号（ＣＶＤＯ）を保持する。１０５はメモリ制御回路であり、それぞれのラインメモリ１０３，１０４に対して隣接する１ライン分（計２ライン分）のビデオ信号（ＣＶＤＯ）を保持するように制御する。
【００２２】
１０６はシフトレジスタであり、ＣＶＤＯをサンプリングし順次シフトさせる。１０７はシフトレジスタであり、ラインメモリ１０３のリードデータ（１ライン前のＣＶＤＯ）をサンプリングし、順次シフトさせる。１０８はシフトレジスタであり、ラインメモリ１０４のリードデータ（２ライン前のＣＶＤＯ）をサンプリングし、順次シフトさせる。
【００２３】
１０９は論理変換回路であり、それぞれのシフトレジスタの出力データ計１５ビットを取り込み、取り込んだ出力データを４ビットの信号に論理変換する。なお、論理変換回路１０９における変換論理の詳細は追って説明する。
【００２４】
１１０はパラレル−シリアル変換器であり、論理変換回路１０９で生成された４ビットのパラレルの入力信号を４×ＶＣＬＫに従ってシリアル変換し、ＥＶＤＯ信号１２５としてプリンタエンジン３００に出力する。
【００２５】
２００はビデオコントローラであり、例えば印刷情報供給装置よりの印刷情報をビデオ信号として受け取る。また、３００は入力されるＥＶＤＯ信号１２５に対応した画像を形成するプリンタエンジンである。
【００２６】
次に以上の構成を備える第１の実施の形態例における動作を説明する。
【００２７】
ビデオコントローラ２００は、まず、プリンタエンジン３００から送られてくる公知の水平同期信号（／ＢＤ）１２３と、分周器１０２よりのＶＣＬＫ１２２に同期してビデオ信号（ＣＶＤＯ）１２４を出力する。なお、ＶＣＬＫと／ＢＤはすでに同期がとれているものとし、同期の取り方等の説明は公知であるため割愛する。
【００２８】
メモリ制御回路１０５は、１ライン目のビデオ信号をラインメモリ１０３に書込む（ライトする）。そして続いて送られてくる２ライン目のビデオ信号も再びラインメモリ１０３に順次ライトする。メモリ制御回路１０５は同時にラインメモリ１０３から先にライトした１ライン目のビデオ信号を読み出してきてこれをラインメモリ１０４にライトする。
【００２９】
この動作を順次繰り返していくと、ｎライン目のビデオ信号が出力しているときは、ラインメモリ１０３にはｎ−１ライン目のビデオ信号が、そしてラインメモリ１０４にはｎ−２ライン目のビデオ信号が記憶されていることになる。
【００３０】
また、ラインメモリ１０３，１０４にビデオ信号（ＣＶＤＯ）１２４をリードライトすると同時に、ｎライン目のビデオ信号、ｎ−１ライン目のビデオ信号、ｎ−２ライン目のビデオ信号をそれぞれシフトレジスタ１０６，１０７，１０８にそれぞれ取り込んでいく。
【００３１】
そしてシフトレジスタ１０６，１０７，１０８の出力（それぞれＣ［５：１］，Ｂ［５：１］，Ａ［５：１］とする）を論理変換回路１０９に入力する。
【００３２】
論理変換回路１０９では、例えば図２に示す論理変換を行なう。
【００３３】
即ち、内蔵する検出手段では、第１に図２の（Ａ）に示すように主走査方向に連続しない白の１画素（Ｂ２）があるか否かを検出し、同じく内蔵する変換手段で、前記検出手段で主走査方向に連続しない白の１画素（Ｂ２）を検出した時に、白の１画素（１ドット）の隣の黒画素（Ｂ３）のうちの白画素側の１／４画素分を白に変換する論理変換処理を行なう。なお、変換手段は、このパターンに一致しないときはＢ３にある画素をそのまま出力する。
【００３４】
また検出手段は、図２の（Ｂ）に示すようにさらに孤立した白の１画素（Ｂ４）があるか否かを検出し、検出した白の１画素の上述した図２の（Ａ）で説明した変換黒画素（図２の（Ｂ）におけるＢ５の画素は対応する）とは反対側に位置する隣の黒画素（Ｂ３）のうちの白画素側の１／４画素分を白に変換する論理変換処理を行なう。なお、変換手段は、このパターンに一致しないときはＢ３にある画素をそのまま出力する。
【００３５】
最後にこの変換された４ビットパラレルデータをパラレル−シリアル変換器１１０でシリアルデータに変換してプリンタエンジン３００に出力する。プリンタエンジン３００では、この画素変換データに対応した画像形成を行なう。
【００３６】
これらの処理を行った画素変換データのプリンタエンジン３００よりの画像形成の具体例を図３に示す。図３の（Ａ）は白の１画素が孤立した１画素に対する変換例、図３の（Ｂ）は白１画素幅の４５°の斜め線に対する変換例、図３の（Ｃ）は１画素幅（１ドット幅）の白線に対する変換例を示している。
【００３７】
図３から明らかなように、白１ドット幅の４５°の斜め線及び１ドット幅の白線は片側の黒画素の白画素隣接側の一部分を白に変換するため、線幅が広くなり、また、孤立した白１画素は両側の黒画素の白画素隣接側の一部分を白に変換するためドット幅がさらに広くなり、両者ともトナーでつぶれにくくなる。この結果、従来困難であったこれらの画像の表現が予定した画像形成結果に非常に近い形で可能となり、印刷品位を向上させることができる。
【００３８】
［第２の実施の形態例］
以上の説明は、１ドット幅の白線がある場合に、片側の黒画素の一部分を白に変換して白の線幅を広くする例、及び、孤立した白１画素の範囲を拡大して白がトナーでつぶれにくくなる例について説明した。しかし、本発明は以上の例に限定されるものではなく、１ドット幅の黒線がある場合に、片側の白画素の一部分を黒に変換して黒の線幅を広くする例も本発明の範囲に含まれる。
【００３９】
ドット幅の黒線がある場合に、片側の白画素の一部分を黒に変換して黒の線幅を広くする本発明に係る第２の実施の形態例を以下図４及び図５を参照して説明する。第２の実施の形態例においても印刷装置の構成は上述した図１に示す第１の実施の形態例と同様構成であり、詳細説明を省略する。ただし、第２の実施の形態例では論理変換回路１０９の検出手段及び変換手段の論理構成が異なり、以下に示す論理変換処理を行う。
【００４０】
即ち、第２の実施の形態例の論理変換回路１０９においては、検出手段は図４に示す様に、主走査方向および副走査方向に連続しない黒の１画素（Ｂ２）を検出する。そして、第２の実施の形態例の変換手段は、検出手段で検出した黒の１画素の一方隣の白画素（Ｂ３）のうちの黒画素側の１／４画素を黒に変換する。
【００４１】
なお、変換手段は主走査方向および副走査方向に連続しない黒の１画素（Ｂ２）でないとき、即ち、上記パターンに一致しないときで孤立した黒の１画素でない時には注目画素（Ｂ３にある画素）をそのまま出力する。
【００４２】
最後にこの変換された４ビットパラレルデータをパラレル−シリアル変換器１１０でシリアルデータに変換してプリンタエンジン３００に出力する。プリンタエンジン３００では、この画素変換データに対応した画像形成を行なう。
【００４３】
これらの処理を行った画素変換データのプリンタエンジン００よりの画像形成の具体例を図５に示す。図５の（Ａ）は黒の１画素が孤立した１画素に対する変換例、図５の（Ｂ）は黒１ドット幅の４５°の斜め線に対する変換例を示している。
【００４４】
図５から明らかなように、孤立した黒１画素に隣接する一方白画素の黒画素側の一部分を白に変換するためトナーが乗り易くなり、また黒画素に隣接する一方白画素の黒画素側の一部分を白に変換するために黒１ドット幅の４５°の斜め線の幅が広くなりトナーが乗りやすくなる。
【００４５】
この結果、従来困難であったこれらの画像の表現が予定した画像形成結果に非常に近い形で可能となり、印刷品位を向上させることができる。
【００４６】
なお、以上の説明では、黒１ドット幅の４５°の斜め線についての変換処理について説明した。しかし、以上の例に限定されるものではなく、例えば主走査方向あるいは副走査方向に連続する１ドット幅の黒線の場合にも上述同様の隣接白画素の黒画素側の一部を黒に変換しても良い。
【００４７】
［第３の実施の形態例］
以上の説明は、１ドットの白画素あるいは黒画素を拡大する手段として、白画素あるいは黒画素線がある場合に、白画素あるいは黒画素に隣接する黒画素あるいは白画素の隣接画素側の一部分を黒あるいは白に変換する例について説明した。しかし、本発明は以上の例に限定されるものではなく、隣接画素側ではなく、画素の他の一部を変換する場合であっても同様の効果が得られる。
【００４８】
隣接画素側ではなく、画素の他の一部を変換する本発明にかかる第３の実施の形態例を以下に説明する。なお、以下の説明は、白１ドット幅の白線の場合を例に説明するが、黒ドットであってもよく、また、孤立した１画素の場合であっても、あるいは４５°の斜め線であっても同様に適用可能であることは勿論である。
【００４９】
第３の実施の形態例においても印刷装置の基本構成は上述した図１に示す第１の実施の形態例と同様構成であり、以下は第１の実施の形態例と異なる部分を中心として説明を行う。第３の実施の形態例の印刷装置は図６に示す構成を備えており、上述した図１に示す第１の実施の形態例では、ラインメモリが１０３、１０４の２ライン分のラインメモリであり、シフトレジスタが１０６〜１０８の３つであったものが、ラインメモリが１５１〜１５４の４ライン分のラインメモリを備え、シフトレジスタが１５５〜１５９の５つである点で相違している。なお、他の構成は図１と同様であるため、詳細説明を省略する。
【００５０】
図６において、１５１〜１５４はラインメモリであり、それぞれ１ライン分のビデオ信号（ＣＶＤＯ）を保持する。また、１５５はシフトレジスタであり、ＣＶＤＯをサンプリングし順次シフトさせる。１５６〜１５９もシフトレジスタであり、ラインメモリ１５１〜１５４のリードデータ（１〜４ライン前のＣＶＤＯ）をサンプリングし順次シフトさせる。
【００５１】
次に以上の構成を備える第３の実施の形態例の画素変換処理を説明する。
【００５２】
ビデオコントローラ２００は、まず、プリンタエンジン３００から送られてくる公知の水平同期信号（／ＢＤ）１２３と、分周器１０２よりのＶＣＬＫ１２２に同期してビデオ信号（ＣＶＤＯ）１２４を出力する。なお、ＶＣＬＫと／ＢＤはすでに同期がとれているものとし、同期の取り方等の説明は公知であるため割愛する。
【００５３】
メモリ制御回路１０５は、１ライン目のビデオ信号（ＣＶＤＯ）１２４をラインメモリ１５１に書込む（ライトする）。そして続いて送られてくる２ライン目のビデオ信号も再びラインメモリ１５１に順次ライトする。メモリ制御回路１０５は同時にラインメモリ１５１から先にライトした１ライン目のビデオ信号を読み出してきてこれをラインメモリ１５２にライトする。同様な制御をラインメモリ１５２から１５４の全てのラインメモリに対して行う。
【００５４】
この動作を順次繰り返していくと、ｎライン目のビデオ信号が出力しているときは、ラインメモリ１５１にはｎ−１ライン目のビデオ信号が、そしてラインメモリ１５２，１５３，１５４にはｎ−２，ｎ−３，ｎ−４ライン目のビデオ信号がそれぞれ記憶されていることになる。
【００５５】
また、ラインメモリ１５１〜１５４にビデオ信号をリードライトすると同時に、ｎ，ｎ−１，ｎ−２，ｎ−３，ｎ−４ライン目のビデオ信号をそれぞれシフトレジスタ１５５，１５６，１５７，１５８，１５９にそれぞれ取り込んでいく。
【００５６】
そしてシフトレジスタ１５５〜１５９の出力（それぞれＥ［５：１］，Ｄ［５：１］，Ｃ［５：１］，Ｂ［５：１］，Ａ［５：１］とする）を論理変換回路１０９に入力する。
【００５７】
第３の実施の形態例においては、論理変換回路１０９では、例えば図７に示す論理変換を行なう。まず、内蔵する検出手段が１画素幅の白ラインを検出する。そして、１画素幅（１ドット幅）の白ラインが検出されると、第１に図７の（Ａ）に示すように主走査方向に対して下側の黒画素に対して黒画素中の略（１／４）を白に変換し、第２に図７の（Ｂ）に示すように主走査方向に対して上側の黒画素に対して黒画素中の略（１／４）を白に変換する。
【００５８】
その際、上側と下側の黒画素において、白に変換する位置を変えている。例えば下側の画素に対しては図７の（Ａ）に示すように黒画素を縦４等分に分割し、左から２番目の分割領域を黒から白に変換している。また、上側の画素に対しては図７の（Ｂ）に示すように黒画素を縦４等分に分割し、右端の分割領域を黒から白に変換している。
【００５９】
なお、黒から白への変換領域は以上の例に限定されるものではなく、上下異なる領域であれば任意の領域を変換しても以下に述べる効果と同様の硬貨が得られる。また、上下同一領域を変換しても略同様の作用効果を得ることができ、適宜選択しても良い。
【００６０】
なお、変換手段は、このパターンに一致しないときはＢ３にある画素をそのまま出力する。また、さらにラインをシフトして行き白ラインをＢ５〜Ｂ１の場所で検出したら、今度は黒画素（Ｂ３）の別の一部分を白に変換する。
【００６１】
そして最後にこの変換された４ビットパラレルデータをパラレル−シリアル変換器１１０でシリアルデータに変換してプリンタエンジン３００に出力する。プリンタエンジン３００では、この画素変換データに対応した画像形成を行なう。
【００６２】
これらの処理を行った画素変換データのプリンタエンジン００よりの画像形成の具体例を図８に示す。図８の（Ａ）が変換処理を行う前の状態、（Ｂ）が変換処理を行った場合の画像形成結果を模式的に示し、図８の（Ｃ）が実際のプリンタエンジン３００での画像形成結果を示している。
【００６３】
図８から明らかなように、１ドット幅の白ラインは上下の黒画素の一部を白に変換するため部分的に線幅が広くなり、実際に印刷すると図８の（Ｃ）に示すように多少波打つ様になるが（但し肉眼では識別困難）、トナーでつぶれて表現できないよりははるかに良く、トナーでつぶれにくくなる。この結果、従来困難であったこれらの画像の表現が予定した画像形成結果に非常に近い形で可能となり、印刷品位を向上させることができる。
【００６４】
［他の実施の形態例］
以上に説明した各実施の形態例では、論理変換回路にて１／４画素の黒白変換を行ったが、プリンタエンジン等の特性によって３／１や１／２等でも良く、これらに限定されるものでない。
【００６５】
また、前後のラインの画素を参照するためにラインメモリにてこれらを保持したが、これに限定されるものでなく、ビデオコントローラ内にこの機能を組み込んで、ＤＭＡ等によってその都度前後の画素を取り込むような方法でもよい。
【００６６】
なお、本発明は、複数の機器（例えばホストコンピュータ，インタフェイス機器，リーダ，プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用してもよい。
【００６７】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【００６８】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００６９】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【００７０】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００７１】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００７２】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明したフローチャートに対応するプログラムコードを格納することになる。
【００７３】
【発明の効果】
以上説明したように本発明によれば、高解像度の画像形成装置において従来困難であった当初予定した画像形成結果に非常に近い形での画像形成が可能となり、画像形成品位を向上させることができる。
【００７４】
例えば、細線が正確に表現できると共に、独立した小さな点の画像形成においても所望の予定画像形成結果に非常に近い画像形成結果となる。従って、１２００ｄｐｉあるいはそれ以上の高解像度の画像形成装置においても所望の画像の表現を可能にし、画像形成品位を向上させることができる。
【００７５】
この結果、高解像度の画像形成装置において主走査方向に連続しない白あるいは黒の１画素（１ドット幅の白線や孤立した白の１画素あるいは１ドット幅の４５°の斜め線）の表現が可能になり、画像形成品位が向上する。
【００７６】
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態例の画像形成装置である印刷装置に構成を示すブロック図である。
【図２】第１の実施の形態例の論理変換回路における特定画素検出処理及び画素変換処理を説明するための図である。
【図３】第１の実施の形態例における画像形成効果を説明するための図である。
【図４】本発明にかかる第２の実施の形態例の論理変換回路における特定画素検出処理及び画素変換処理を説明するための図である。
【図５】第２の実施の形態例における画像形成効果を説明するための図である。
【図６】本発明に係る第３の実施の形態例の画像形成装置である印刷装置に構成を示すブロック図である。
【図７】第３の実施の形態例の論理変換回路における特定画素検出処理及び画素変換処理を説明するための図である。
【図８】第３の実施の形態例における画像形成効果を説明するための図である。
【符号の説明】
１０１発振器
１０２分周器
１０３，１０４，１５１〜１５４ラインメモリ
１０５メモリ制御回路
１０６，１０７，１０８，１５５〜１５９シフトレジスタ
１０９論理変換回路
１１０パラレル−シリアル変換器

Claims

画素単位での画像形成を行なう画像形成装置であって、
白の１画素が線状に複数連続したものの集まりである白ラインを検出する検出手段と、
前記検出手段が前記白ラインを検出した場合に、主走査方向に対して垂直な方向に前記白ラインが隣接する１つの黒画素である第１画素における一部である第１変換部分を白に変換し、前記白ラインを間にして前記第１画素と対向するように前記白ラインに隣接する１つ黒画素である第２画素における一部である第２変換部分を白に変換する画像形成手段と
を備え、
前記第１変換部分と前記第２変換部分とは、前記白ラインに対して非対称に位置する
ことを特徴とする画像形成装置。
前記第１変換部分及び前記第２変換部分は、前記第１画素及び前記第２画素における１／４、１／３及び１／２のいずれかの部分である
ことを特徴とする請求項１記載の画像形成装置。
画素単位での画像形成を行なう画像形成方法であって、
白の１画素が線状に複数連続したものの集まりである白ラインを検出する検出ステップと、
前記検出ステップで前記白ラインが検出された場合に、主走査方向に対して垂直な方向に前記白ラインが隣接する１つの黒画素である第１画素における一部である第１変換部分を白に変換し、前記白ラインを間にして前記第１画素と対向するように前記白ラインに隣接する１つ黒画素である第２画素における一部である第２変換部分を白に変換する画像形成ステップと
を備え、
前記画像形成ステップでは、前記第１変換部分と前記第２変換部分とが、前記白ラインに対して非対称に位置するように変換される
ことを特徴とする画像形成方法。
前記第１変換部分及び前記第２変換部分は、前記第１画素及び前記第２画素における１／４、１／３及び１／２のいずれかの部分である
ことを特徴とする請求項１記載の画像形成方法。