JP3878436B2 - 配線基板および半導体装置 - Google Patents
配線基板および半導体装置 Download PDFInfo
- Publication number
- JP3878436B2 JP3878436B2 JP2001169203A JP2001169203A JP3878436B2 JP 3878436 B2 JP3878436 B2 JP 3878436B2 JP 2001169203 A JP2001169203 A JP 2001169203A JP 2001169203 A JP2001169203 A JP 2001169203A JP 3878436 B2 JP3878436 B2 JP 3878436B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating substrate
- semiconductor device
- semiconductor chip
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関し、特に、半導体チップをフリップチップ接続する配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、テープ状の絶縁基板の表面に配線が設けられた配線基板上に半導体チップを設け、前記半導体チップの表面に設けられた外部端子と前記配線とを電気的に接続した半導体装置には、例えば、図２２（ａ）及び図２２（ｂ）に示したように、前記半導体チップ３の外部端子３０１を前記絶縁基板１に設けられた前記配線２とを向かい合わせて金バンプなどの突起導体（以下、バンプと称する）４で接続した、フリップチップ型の半導体装置がある。ここで、図２２（ｂ）は図２２（ａ）のＭ−Ｍ’線での断面図である。
【０００３】
また、前記フリップチップ型の半導体装置は、図２２（ａ）及び図２２（ｂ）に示したように、前記絶縁基板１と前記半導体チップ３の間及び前記半導体チップ３の側面部分に、例えば、熱硬化性樹脂などの絶縁体５が設けられており、前記配線２と前記外部端子３０１の接続部がアンダーフィル封止されている。
【０００４】
また、図２２（ａ）及び図２２（ｂ）に示した半導体装置は、ＬＧＡ（Land Grid Array）型の半導体装置であり、前記絶縁基板１の所定位置に設けられた開口部（ビアホール）１０１の内部には、マザーボード等の実装基板や外部装置と接続するための外部接続端子（ランド）７として用いる導電体が埋め込まれている。また、前記配線２は、その一部が前記開口部１０１を覆うように設けられており、前記外部接続端子７と接続されている。
【０００５】
また、前記ＬＧＡ型の半導体装置では、図２３（ａ）及び図２３（ｂ）に示すように、例えば、前記配線２の前記バンプ４が接続される領域の周辺には、前記バンプ４と前記配線２の接続性をよくするためのめっき層１０が設けられており、前記バンプ４が接続される領域の外側は、配線保護膜（ソルダレジスト）９で覆われている。ここで、図２３（ａ）は図２２（ｂ）の部分拡大図、図２３（ｂ）は図２２（ａ）のＮ−Ｎ’線での断面図である。
【０００６】
また、前記外部接続端子７の表面（露出面）にも、図２３（ａ）に示したように、前記半導体装置を実装基板等に実装する際のはんだとの接続性をよくするためにめっき層１０が設けられている。前記めっき層１０には、例えば、錫（Ｓｎ）や錫と銀の合金（Ｓｎ−Ａｇ合金）などが用いられる。
【０００７】
前記ＬＧＡ型の半導体装置の製造方法を簡単に説明すると、まず、所定位置に開口部（ビアホール）１０１が形成された絶縁基板１の一主面上に前記配線２を形成した配線基板を製造する。前記配線基板の製造方法は、例えば、まず、ポリイミドテープなどの絶縁基板１の所定位置に、金型を用いた打ち抜き加工により前記開口部１０１を形成し、前記絶縁基板１の一主面上に銅箔などの導電性薄膜を形成し、前記絶縁基板１の開口部１０１の内部に、電気めっき法などを用いて銅などのめっき層（外部接続端子７）を形成し、前記導電性薄膜をエッチング処理によりパターニングして前記配線２を形成した後、前記配線２の表面の所定領域に、例えば、配線保護膜（ソルダレジスト）９を形成し、前記配線２及び前記外部接続端子７の露出面に、例えば、無電解めっき法を用いて錫あるいは錫銀合金などのめっき層１０を形成する方法がある。また、前記手順以外にも、例えば、あらかじめ銅箔などの導電性薄膜を形成（接着）した前記絶縁基板１を準備し、前記絶縁基板１の前記導電性薄膜が形成されていない面から、炭酸ガスレーザやエキシマレーザ等を照射して前記開口部１０１を形成した後、前記外部接続端子７を形成し、前記導電性薄膜をエッチング処理して前記配線２を形成する方法もある。
【０００８】
前記手順に沿って前記配線基板を形成した後、前記配線基板の配線導体２上に半導体チップ３をフリップチップ接続する。このとき、前記半導体チップ３の外部端子３０１上には、あらかじめ、金ワイヤなどを用いてバンプ４を形成しておき、前記半導体チップ３の外部端子３０１と前記配線２を向かい合わせ、位置合わせをした後、前記バンプ４と前記配線２を熱圧着させる。ここで、前記めっき層１０として、例えば、前記配線２の表面に低融点の錫めっきが形成されている場合には、約２１７℃に加熱しての錫金接合（Ｓｎ−Ａｕ接合）により接続される。また、前記めっき層１０として、例えば、前記銀の重量割合が３．５％（パーセント）の錫銀合金（３．５％Ａｇ−Ｓｎ合金）が形成されている場合には、前記錫銀合金の融点１２１℃付近でのはんだ接合により接続される。
【０００９】
その後、前記絶縁基板１（配線基板）と前記半導体チップ３の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体５を流し込んでアンダーフィル封止をし、必要に応じて前記半導体チップ３の周囲全体を封止した後、前記絶縁基板１を所定位置で切断すると、図２２（ａ）及び図２２（ｂ）に示したようなＬＧＡ型の半導体装置を得ることができる。
【００１０】
また、図では示していないが、例えば、前記絶縁基板１に設けられた開口部１０１に前記外部接続端子７として用いる導電体を埋め込む代わりに、Ｐｂ−Ｓｎ系はんだ等のボール端子を設けたＢＧＡ（Ball Grid Array）型の半導体装置もある。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記半導体装置に実装する半導体チップの小型化、高密度化にともない、前記絶縁基板１上に設けられた前記配線２の微細化が進むと、前記配線２と前記半導体チップ３の外部端子３０１との位置合わせが難しくなるという問題があった。
【００１２】
例えば、前記図２２（ｂ）に示したような、前記半導体チップ３をフリップチップ接続させる半導体装置では、前記絶縁基板１上に前記配線２、前記外部接続端子７、及び前記めっき層１０を形成した配線基板と、前記外部端子３０１上に前記バンプ４を設けた半導体チップ３を向かい合わせて接続するため、微細化などにより位置合わせの精度が低下すると、例えば、図２４（ａ）に示したように、前記半導体チップ３の外部端子３０１上に設けられた前記バンプ４が前記配線２の端部に接続されることがある。このように、前記半導体チップ３をフリップチップ実装する際に、前記半導体チップ３の外部端子３０１上に設けられた前記バンプ４と前記配線２の間に位置ずれが生じると、前記バンプ４と前記配線２の接触面積が小さく、接続強度（接合強度）が小さくなるため、接続信頼性が低下するという問題があった。
【００１３】
また、前記半導体チップ３を前記配線基板にフリップチップ実装するときに、前記バンプ４と前記配線２の間の位置ずれが大きくなると、前記バンプ４が前記配線２の端部から外れて接続不良になる可能性が高い。
【００１４】
また、前記外部端子３０１上には、一般に、金ワイヤを用いたワイヤボンド法によるバンプ（スタッドバンプ）４が形成されているため、前記バンプ４と前記配線２上のめっき層１０とは、例えば、前記めっき層１０が錫の場合には金錫（Ｓｎ−Ａｕ）接合により接続されるが、このとき、前記バンプ４を加熱加圧して熱圧着させている。
【００１５】
前記配線基板、特に、前記配線２は微細化が進んでおり、その板厚方向の厚さが２０μｍ程度になってきている。また、実装する前記半導体チップの外部端子３０１の数が増加しているため、前記半導体チップ３を実装するときに加える荷重も増加している。そのため、前記バンプ４と前記配線２を熱圧着させる際にかかる荷重で、図２４（ｂ）に示すように、前記配線２が変形して前記絶縁基板１に減り込んでしまうという問題があった。
【００１６】
図２４（ｂ）に示したような前記配線２の変形は、前記配線２の板厚が薄くなるほど起こりやすく、また、前記絶縁基板１上に接着層（図示しない）を介して前記配線２を形成している場合に起こりやすい。前記配線２が変形して前記絶縁基板１に減り込むことにより前記絶縁基板１と前記半導体チップ３の隙間ｔが狭くなり、アンダーフィル封止をする際の前記絶縁体５が流れ込みにくくなる。そのため、前記絶縁体５の内部にボイドが発生しやすくなり、前記ボイドの熱膨張による衝撃等で前記半導体チップ３がはがれやすくなり、半導体装置の信頼性が低下するという問題があった。
【００１７】
また、位置ずれにより前記バンプ４が前記配線２の端部で接続される、あるいは前記配線２が変形すると、前記バンプ４に歪みが生じて前記バンプ４と前記半導体チップ３の外部端子３０１との接続部に負荷がかかりやすくなる。そのため、前記バンプ４と前記外部端子３０１との接続部が剥離する、あるいは前記外部端子３０１が形成されている半導体基板に亀裂（クラック）が生じるといった問題があった。
【００１８】
また、前記半導体チップ３の外部端子３０１上に設けられる前記バンプ４には、ワイヤボンド法によるスタッドバンプを用いる場合が多い。前記スタッドバンプは、例えば、ボンディングツールを用いて金ワイヤの先端を前記外部端子３０１上に熱圧着させた後、前記ボンディングツールを引き上げてネック部分で前記金ワイヤを切断して形成されるため、前記バンプ４の高さにばらつきが生じやすい。そのため、図２５（ａ）に示したように、前記スタッドバンプ４’の高さのばらつきにより、前記配線２と接触する部分と接触しない部分との高さの差が大きくなり、熱圧着したときにすべてのスタッドバンプ４’と配線導体２を接続することが難しく、接続不良が起きやすいという問題がある。そのため、前記スタッドバンプ４’を用いた場合には、平坦加工（レベリング）を行って前記スタッドバンプ４’の高さのばらつきを低減させているが、この場合、平坦加工を行う工程が増えるため、製造コストが高くなるという問題があった。
【００１９】
また、図２５（ａ）に示したように、前記スタッドバンプ４’に平坦加工をせずにフリップチップ実装したときの接続不良を低減させる方法として、前記スタッドバンプ４’と前記配線２を熱圧着する際の荷重を大きくし、前記スタッドバンプ４’の先端部をつぶしながら接続する方法があるが、熱圧着の際の荷重を大きくすると、前記外部端子３０１からの高さが高い部分では、前記スタッドバンプ４’の先端が先につぶれて前記配線２に負荷がかかるため前記配線２が変形しやすくなるという問題があった。
【００２０】
また、前記スタッドバンプ４’の場合には先端部が鋭くなっているため、図２５（ｂ）に示すように、前記スタッドバンプ４’の先端部がつぶれずに前記配線２に刺さった状態で接続されてしまうことがある。このように、前記スタッドバンプ４’の先端部が前記配線２に刺さった状態だと、前記配線２と前記スタッドバンプ４’の接続面積が狭く、接続強度が低いため、前記スタッドバンプ４’剥離しやすいという問題があった。
【００２１】
また、前記配線２の微細化にともない前記配線２の厚さが薄くなると、前記突起導体４’の先端が前記配線２を突き抜けてしまうことがある。
【００２２】
本発明の目的は、絶縁基板上に配線導体を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の位置ずれを低減させることが可能な技術を提供することにある。
【００２３】
本発明の他の目的は、絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記配線の変形を防ぐことが可能な技術を提供することにある。
【００２４】
本発明の他の目的は、絶縁基板上に配線導体を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の接続不良を低減させることが可能な技術を提供することにある。
【００２５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００２６】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【００２７】
（１）絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設けた配線基板において、前記配線は、半導体チップの外部端子が接続される領域に、該領域の中央に凹部を構成する突起状の導体層が設けられており、かつ、前記半導体チップの外部端子が接続される領域に、前記導体層全体を覆う錫及び銀を含む合金からなるめっき層が設けられている配線基板である。
【００２８】
前記（１）の手段によれば、前記配線の、半導体チップの外部電極と接続される領域に突起状の導体層を設け、前記配線を部分的に厚くすることで、前記半導体チップの外部端子と前記配線を接続する際の位置ずれや、前記配線の変形を防ぐことができる。
【００２９】
前記（１）の配線基板において、例えば、前記突起状の導体層を、前記半導体チップの外部端子が接続される領域の外周部に設けると、前記配線基板上に半導体チップをフリップチップ実装するときに、前記半導体チップの外部端子上に設けられた突起導体（バンプ）が前記配線上の前記導体層に接触し、前記バンプが前記配線の端部から外側へ外れるのを防ぐことができる。そのため、前記バンプと前記配線の間の位置ずれを低減でき、前記バンプと前記配線の接続不良を低減させることができる。
【００３０】
またこのとき、前記突起状の導体層を環状に設けると、前記半導体チップをフリップチップ実装するときに、前記半導体チップの外部端子上に設けられた前記バンプの位置ずれをさらに低減させることができる。
【００３１】
また、前記（１）の配線基板において、例えば、前記突起状の導体層を、前記半導体チップの外部端子が接続される領域の全面に平板状に設け、前記配線を部分的に厚くすることにより、例えば、前記配線の、前記半導体チップの外部端子上に設けられた突起導体を熱圧着する部分の強度（剛性）が上がるため、熱圧着の際の荷重による前記配線の変形を低減させることができる。そのため、前記配線の変形により前記配線基板（絶縁基板）と前記半導体チップの間が狭くなるのを防げ、前記絶縁基板と前記半導体チップの間をアンダーフィル封止するときにボイドが発生することを防げる。
【００３２】
また、前記配線上に、前記平板状の導体層を設けた場合には、前記配線の変形を防ぐことはできるが、その表面が平坦な場合には、前記配線と前記バンプとの位置ずれを防ぐことは難しい。そのため、前記平板状の導体層の中央に凹部を設け、前記外部端子上のバンプが前記凹状に加工された面に沿って前記導体層の中央に導かれるようにすることで前記配線の変形を防ぐとともに、前記バンプと前記配線の間の位置ずれを防ぐことができる。
【００３３】
また、前記半導体装置の外部端子上に設けられるバンプには、一般に金（Ａｕ）を用いているため、前記配線の、前記導体層が設けられた領域に錫または錫と銀を含む合金からなるめっき層を設けることにより、前記配線と前記半導体チップの外部端子上のバンプを接続する際の接続信頼性が向上する。
【００３４】
（２）絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、前記配線は、前記突起導体が接続された領域に、該領域の中央に底面が前記配線でなる凹部を構成する突起状の導体層が設けられており、かつ、前記突起導体が接続された領域およびその外周部に、前記導体層全体を覆う錫及び銀を含む合金からなるめっき層が設けられている半導体装置である。
【００３５】
前記（２）の手段によれば、前記配線と前記突起導体（バンプ）が接続された領域の外周部に突起状の導体層が設けられており、前記導体層が壁の役割をするため、前記バンプが前記配線の端部から外れることを防げるため、前記配線と前記バンプの接続信頼性の高い半導体装置を得ることができる。
【００３６】
（３）絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が前記突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、前記配線は、前記突起導体が接続された領域に、中央部の厚さが外周部の厚さより薄い突起状の導体層が設けられ、前記配線と前記突起導体は前記導体層を介在して接続されており、かつ、前記突起導体が接続された領域およびその外周部に、前記導体層全体を覆う錫及び銀を含む合金からなるめっき層が設けられている半導体装置である。
【００３７】
前記（３）の手段によれば、前記配線と前記突起導体（バンプ）が、前記突起状の導体層を介在して接続されているため、熱圧着の際の荷重による前記配線の変形がほとんどなく、前記絶縁基板と前記半導体チップの隙間が狭くなることを防げるため、前記絶縁基板と前記半導体チップの間に液状の絶縁体を流し込んだときに内部にボイドが発生しにくい。そのため、前記絶縁体内部のボイドの熱膨張による衝撃などで前記半導体チップに亀裂が入ったり、前記絶縁体から剥離したりすることを防げ、前記半導体装置の信頼性を向上させることができる。
【００３８】
（４）絶縁基板の所定位置に開口部を形成し、前記絶縁基板の一主面上に導電性薄膜を形成し、前記導電性薄膜上の所定位置に突起状の導体層を形成し、前記導電性薄膜をパターニングして、前記導体層を有する配線を形成する配線基板の製造方法である。
【００３９】
前記（４）の手段によれば、前記導電性薄膜の表面に突起状の導体層を形成した後、前記導電性薄膜をエッチング処理によりパターニングして前記配線を形成することにより、半導体チップをフリップチップ接続する際に、位置ずれや配線の変形を防げる配線基板を得ることができる。また、前記突起状の導体層を形成する際に、前記絶縁基板の開口部内にも導体層を形成することにより、前記絶縁基板の開口部内に形成された導体層を外部接続端子（ランド）とするＬＧＡ型の半導体装置に使用する配線基板を、製造工程を増やすことなく製造することができる。
【００４０】
また、前記配線基板の製造方法では、前記（４）の手段に限らず、例えば、前記絶縁基板の一主面上に前記導電性薄膜を形成した後、前記絶縁基板の所定位置に開口部を形成してもよいし、前記導電性薄膜をパターニングしてから前記突起状の導体層を形成してもよい。また、前記配線基板は、前記絶縁基板の片面、あるいは両面のみに配線が形成された配線基板であってもよいし、前記絶縁基板の内部に、複数の配線が層状に形成された多層配線基板であってもよい。
【００４１】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００４２】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４３】
【発明の実施の形態】
（実施例１）
図１乃至図３は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）は本実施例１の半導体装置の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図２は図１（ａ）の部分拡大図、図３（ａ）は図２のＢ−Ｂ’線での断面図、図３（ｂ）は図２のＣ−Ｃ’線での断面図である。
【００４４】
図１乃至図３において、１は絶縁基板、１０１は開口部（ビアホール）、２は配線、３は半導体チップ、３０１は半導体チップの外部端子、４は突起導体（バンプ）、５は絶縁体（アンダーフィル樹脂）、６は突起状の導体層、７は外部接続端子（ランド）、８は絶縁体（モールド樹脂）、９は配線保護膜（ソルダレジスト）、１０はめっき層である。
【００４５】
本実施例１の半導体装置は、図１（ａ）及び図１（ｂ）に示すように、絶縁基板１の所定位置に開口部（ビアホール）１０１を設け、前記絶縁基板１の一主面上に前記開口部１０１を覆う端子部を有する配線２を設け、前記絶縁基板１の配線形成面上に、外部端子３０１上に突起導体（以下、バンプと称する）４が設けられた半導体チップ３を、前記外部端子３０１が前記配線２と向かい合うように設け、前記配線２と前記半導体チップの外部端子３０１が前記突起導体４により電気的に接続され、前記絶縁基板１と前記半導体チップ３の間が絶縁体５でアンダーフィル封止された半導体装置である。また、このとき、前記配線２と前記バンプ４は、図１（ｂ）に示したように、前記配線２上に設けられた突起状の導体層６を介在して接続されている。
【００４６】
また、本実施例１の半導体装置はＬＧＡ型の半導体装置であり、前記絶縁基板１の所定位置には開口部（ビアホール）１０１が設けられており、前記開口部１０１内には、実装基板や外部装置との接続に用いられる外部接続端子（ランド）７が設けられている。前記外部接続端子７は、例えば、銅などの導電体を埋め込んだものである。
【００４７】
また、前記半導体装置は、必要に応じて、例えば、図１（ｂ）に示すように、熱硬化性のエポキシ系樹脂のような絶縁体８により前記半導体チップ３の全体が封止（モールド）されている場合もある。
【００４８】
また、前記配線２と前記バンプ４の接続部に設けられた前記導体層６は、図２、図３（ａ）及び図３（ｂ）に示すように、前記導体層６の中央、言い換えると前記バンプ４が接続される部分に凹部が設けられている。また、前記配線２の、前記導体層６が設けられた領域を除く部分は、図２及び図３（ａ）に示すように、配線保護膜（ソルダレジスト）９で覆われており、前記導体層６が設けられた領域には、例えば、銀の重量割合が３．５％の錫銀合金（３．５％Ａｇ−Ｓｎ合金）などのめっき層１０が設けられている。また、図３（ａ）に示したように、前記外部接続端子７の表面にも同様のめっき層１０が設けられている。また、前記めっき層１０には、前記錫銀合金の代わりに、錫（Ｓｎ）のめっき層を用いてもよい。
【００４９】
図４乃至図７は、本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）はそれぞれ、各製造工程での平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線での断面図、図５（ｂ）は図５（ａ）のＢ−Ｂ’線での断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ’線での断面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’線での断面図、図６（ｃ）は図６（ａ）のＣ−Ｃ’線での断面図、図７（ｂ）は図７（ａ）のＢ−Ｂ’線での断面図、図７（ｃ）は図７（ａ）のＣ−Ｃ’線での断面図である。
【００５０】
以下、図４乃至図７に沿って、本実施例１の半導体装置に用いる配線基板の製造方法について説明するが、前記配線基板の製造方法において、従来と同様の部分については、その詳細な説明は省略する。
【００５１】
まず、図４（ａ）及び図４（ｂ）に示すように、例えば、ポリイミドテープなどの絶縁基板１の所定位置に開口部（ビアホール）１０１を形成し、前記絶縁基板１の一主面上に、銅箔などの導電性薄膜２’を形成する。
【００５２】
このときの手順は、例えば、金型を用いた打ち抜き加工により前記絶縁基板１の所定位置に前記開口部１０１を形成した後、接着剤（図示しない）を用いて前記絶縁基板１上に前記導電性薄膜２’を接着する方法や、前記絶縁基板１上に前記導電性薄膜２’を形成しておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁基板１の所定位置に前記開口部１０１を形成する方法がある。また、前記開口部１０１はＬＧＡ型の半導体装置の外部接続端子（ランド）を形成するためのものであり、例えば、直径２００μｍから５００μｍ程度の円形に開口する。
【００５３】
次に、図５（ａ）、図５（ｂ）、及び図５（ｃ）に示すように、前記導電性薄膜２’の所定位置、言い換えると、実装する半導体チップの外部端子と接続される領域が開口するようにレジスト膜１１を形成し、例えば、電気めっき法を用いた銅めっきにより、前記絶縁基板１の開口部１０１の内部に外部接続端子（ランド）７を形成するとともに、前記導電性薄膜２’上に、中央に凹部が設けられた突起状の導体層６を形成する。
【００５４】
このとき、前記導体層６として形成する銅めっき層の厚さは、例えば、前記絶縁基板１の厚さの半分程度にするのが好ましく、例えば、前記絶縁基板１の厚さが約４０μｍから５０μｍの場合には、前記導体層６の厚さは約２０μｍ程度に形成する。
【００５５】
また、電気めっき法を用いて前記外部接続端子７と同時に前記導体層６を形成する場合には、前記導電性薄膜２’が形成された面上に遮蔽板を設けるなどして、途中で前記導電層６の成長が止まるようにする。また、前記導電層６の中央に設けられる凹部は、例えば、電気めっき法で用いられるめっき溶液中に含まれる添加剤の量を調節することにより、任意の深さに形成することができる。
【００５６】
次に、前記レジスト膜１１を除去し、例えば、図６（ａ）、図６（ｂ）、及び図６（ｃ）に示すように、前記導電性薄膜２’上に、配線パターンに対応したレジスト膜１２を形成し、前記導電性薄膜２’をエッチング処理して配線２を形成する。このとき、図６（ｂ）及び図６（ｃ）では示していないが、前記絶縁基板１の前記導電性薄膜２’が形成された面と対向する面には、エッチング液により前記外部接続端子７がエッチングされないように、前記レジスト膜１２と同様のレジスト膜を形成しておく。
【００５７】
次に、前記レジスト膜１２を除去し、例えば、図７（ａ）、図７（ｂ）、及び図７（ｃ）に示すように、前記配線２の、前記導電層６が形成された領域の近傍を除く領域に、配線保護膜（ソルダレジスト）９を形成した後、前記配線２の露出した部分、及び前記外部接続端子７の表面（露出面）にめっき層１０を形成することにより、本実施例１の半導体装置に用いる配線基板を得ることができる。
【００５８】
前記めっき層１０は、例えば、電気めっき法を用いて、錫銀合金（Ｓｎ−Ａｇ合金）を３μｍ程度の厚さに形成する。また、前記錫銀合金は、例えば、銀の重量割合を３．５％程度にするのが好ましい。また、前記めっき層１０としては、前記錫銀合金の他に、例えば、無電解めっき法を用いて、厚さ０．５μｍ程度の錫めっき１０を形成してもよい。
【００５９】
前記手順に沿って本実施例２の半導体装置に用いる配線基板を製造した後は、従来と同様の手順に沿って、外部端子３０１上に金バンプなどの突起導体（バンプ）４が設けられた半導体チップ３をフリップチップ実装する。このとき、前記めっき層１０として前記錫銀合金（３．５％Ａｇ−Ｓｎ合金）を用いてはんだ接合をさせると、前記錫銀合金の融点が約１２１℃であるため、錫めっきによる錫金の拡散接合に比べ、低温かつ短時間で接続することができる。
【００６０】
前記半導体チップ３をフリップチップ接続したあとは、前記絶縁基板１と前記半導体チップ３の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体５を流し込んでアンダーフィル封止をした後、必要に応じて前記半導体チップ３の周囲を絶縁体８で封止し、前記絶縁基板１を所定位置で切断して個片化すると、図１２（ａ）及び図１２（ｂ）に示したようなＬＧＡ型の半導体装置を得ることができる。
【００６１】
図８及び図９は、本実施例１の半導体装置における作用効果を説明するための模式図であり、図８（ａ）及び図８（ｂ）は半導体チップをフリップチップ実装する工程における作用効果を説明するための断面図であり、図９（ａ）及び図９（ｂ）は図８（ａ）及び図８（ｂ）とは別の作用効果を説明するための断面図である。
【００６２】
本実施例１の半導体装置に用いる配線基板では、図７（ｂ）及び図７（ｃ）に示したように、前記絶縁基板１上に形成された前記配線２の、半導体チップ３の外部端子３０１と接続される領域に突起状の前記導体層６が形成されている。そのため、前記外部端子３０１上に前記バンプ４として、例えば、ワイヤボンド法を用いたスタッドバンプを形成した半導体チップ３をフリップチップ実装する際に、図８（ａ）に示すように、前記バンプ４の位置がずれて、前記配線２の端部にある場合でも、熱圧着時の荷重により、前記バンプ４が前記導体層６の凹部に沿って前記配線２の中央付近に導かれ、図８（ｂ）に示すように、前記導体層６の凹部底面で接続される。そのため、前記半導体チップ３をフリップチップ実装する際の位置ずれにより前記バンプ４が前記配線２の端部に接続されることがなく、前記バンプ４と前記配線２の接触面積が小さくなり接続信頼性が低下することを防げる。
【００６３】
また、前記半導体チップ３の外部端子３０１上に形成される前記バンプ４は、一般に、ボンディングツールを用いた形成したバンプ（スタッドバンプ）であり、前記スタッドバンプを形成したときの高さのばらつきが大きく、接続不良の原因になりやすいために、従来は、前記突起導体４の先端部を平坦に加工して高さのばらつきを小さくしている。また、前記スタッドバンプ４’の先端部を平坦に加工せずに、高さのばらつきが大きいままフリップチップ実装する場合には、前記半導体チップ３にかける荷重を大きくし、高い突起導体４’の先端部をつぶしながら接続する必要がある。このとき、従来の配線基板では、前記配線２が薄いと、図２５（ｂ）に示したように、前記スタッドバンプ４’の先端がつぶれずに前記配線２に刺さった状態になることがあるが、本実施例１の配線基板では、図９（ａ）に示すように、前記スタッドバンプ４’の先端部を平坦に加工せずに前記半導体チップ３をフリップチップ実装させた場合でも、前記配線２に前記導体層６が設けられており、前記スタッドバンプ４’との接続部分の強度（剛性）が高くなっているため、図９（ｂ）に示すように、前記スタッドバンプ４’の先端部をつぶしながら確実に接続することができる。
【００６４】
以上説明したように、本実施例１によれば、前記配線２の、前記半導体チップの外部端子３０１、言い換えると前記バンプ４が接続される領域に、突起状の導体層６を設けることにより、前記半導体チップ３をフリップチップ接続させる際の荷重で前記配線２が変形することを防げる。
【００６５】
また、前記導体層６の中央に凹部を設けることにより、前記半導体チップ３をフリップチップ接続させる際に、前記半導体チップ３の外部端子３０１上に設けられたバンプ４が前記導体層６の凹部に沿って中央に導かれ、前記配線２の中央部分で接続することができる。そのため、前記バンプ４の位置ずれを少なくすることができ、接続信頼性をよくすることができる。
【００６６】
また、前記半導体チップ３にかける荷重を大きくすることにより、前記配線２が変形しやすくなるが、本実施例１のように前記導体層６を設けて強度を高くすることにより、前記配線２が変形することを防げる。そのため、前記半導体チップ３をフリップチップ実装したときに前記絶縁基板１と前記半導体チップ３の間が狭くなることを防げ、前記絶縁体５の内部にボイドが発生し、前記ボイドの熱膨張による剥離等で信頼性が低下することを防げる。
【００６７】
また、前記バンプ４は、前記導体層６に設けられた凹部で接続されているため、フリップチップ接続をした後は、前記バンプ４が水平面内で動きにくくなり、温度サイクル等の影響を受けにくく、剥離しにくいため、接続信頼性の高い半導体装置を得ることができる。
【００６８】
また、本実施例１の半導体装置では、前記導体層６として、電気めっき法で形成した銅めっき層を用いているが、これに限らず、例えば、ニッケル（Ｎｉ）や錫（Ｓｎ）などの金属やそれらの合金であってもよい。
【００６９】
図１０は、前記実施例１の半導体装置の変形例を示す模式図であり、図１０（ａ）は半導体装置の概略構成を示す平面図、図１０（ｂ）は図１０（ａ）のＤ−Ｄ’線での断面図である。
【００７０】
前記実施例１では、図１（ｂ）に示したように、前記絶縁基板１の開口部１０１の内部に埋め込まれた銅めっき層を外部接続端子７として用いるＬＧＡ型の半導体装置を例に挙げて説明したが、これに限らず、例えば、図１０（ａ）及び図１０（ｂ）に示したように、前記絶縁基板１の開口部１０１上に、Ｐｂ−Ｓｎ系はんだ等のボール端子１３を形成したＢＧＡ（Ball Grid Array）型の半導体装置であってもよいことは言うまでもない。ただし、前記ＢＧＡ型の半導体装置の場合には、図５（ａ）、図５（ｂ）、及び図５（ｃ）に示したような、前記導電性薄膜２’上に前記導体層６を形成する際に、前記レジスト膜１１と同様のレジスト膜（裏止め剤）などで前記開口部１０１をふさいでおき、前記開口部１０１内に銅めっき層（外部接続端子７）が形成されないようにする。
【００７１】
図１１は、前記実施例１の半導体装置に用いられる配線基板の変形例の概略構成を示す模式図であり、図１１（ａ）は配線基板の平面図、図１１（ｂ）は図１１（ａ）のＥ−Ｅ’線での断面図、図１１（ｃ）は図１１（ａ）のＦ−Ｆ’線での断面図である。
【００７２】
前記実施例１の半導体装置で用いる配線基板は、前記配線２の所定位置に、図７（ａ）、図７（ｂ）、及び図７（ｃ）に示したように、中央に凹部を有する導体層６を形成したが、これに限らず、例えば、図１１（ａ）、図１１（ｂ）、及び図１１（ｃ）に示したように、平板状の導体層１４を形成してもよい。この場合、前記導体層１４を形成することにより強度（剛性）が高くなるので、前記半導体チップ３をフリップチップ接続した際の荷重による配線２の変形を防ぐことができる。
【００７３】
また、前記実施例１で説明した前記導体層６及び図１１（ａ）に示した導体層１４は、前記バンプ４との接続面が方形状になっているが、これに限らず、例えば、前記バンプ４との接続面が円形であってもよい。
【００７４】
（実施例２）
図１２乃至図１４は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１２（ａ）は本実施例２の半導体装置の平面図、図１２（ｂ）は図１２（ａ）のＧ−Ｇ’線での断面図、図１３は図１２（ａ）の部分拡大図、図１４（ａ）は図１３のＨ−Ｈ’線での断面図、図１４（ｂ）は図１３のＩ−Ｉ’線での断面図である。
【００７５】
図１２乃至図１４において、１は絶縁基板、１０１は開口部（ビアホール）、２は配線、３は半導体チップ、３０１は半導体チップの外部電極、４は突起導体（バンプ）、５は絶縁体（アンダーフィル樹脂）、７は外部接続端子（ランド）、８は絶縁体（モールド樹脂）、９は保護膜（ソルダレジスト）、１０はめっき層、１５は導体層である。
【００７６】
本実施例２の半導体装置は、図１２（ａ）及び図１２（ｂ）に示すように、絶縁基板１の所定位置に開口部（ビアホール）１０１を設け、前記絶縁基板１の一主面上に前記開口部を覆う端子部を有する配線２を設け、前記絶縁基板１の配線形成面上に、外部端子３０１上に突起導体（以下、バンプと称する）４が設けられた半導体チップ３を、前記外部端子３０１が前記配線２と向かい合うように設け、前記配線２と前記半導体チップ３の外部端子３０１が前記バンプ４により電気的に接続され、前記絶縁基板１と前記半導体チップ３の間が絶縁体５でアンダーフィル封止された半導体装置である。
【００７７】
また、本実施例２の半導体装置はＬＧＡ型の半導体装置であり、前記絶縁基板１の所定位置には開口部（ビアホール）１０１が設けられており、前記開口部１０１内には、実装基板や外部装置との接続に用いられる外部接続端子（ランド）７が設けられている。前記外部接続端子７は、例えば、銅などの導電性部材を埋め込んだものである。
【００７８】
また、本実施例２の半導体装置では、図１３、図１４（ａ）、及び図１４（ｂ）に示すように、前記バンプ４と前記配線２の接続部の外側に、前記配線２の端部に沿った導体層１５が設けられている。また、前記配線２の、前記導体層１５が設けられた領域を除く部分は、図１３及び図１４（ａ）に示すように、配線保護膜（ソルダレジスト）９で覆われており、前記導体層１５が設けられた領域には、例えば、錫と銀の合金（Ｓｎ−Ａｇ合金）あるいは錫（Ｓｎ）などのめっき層１０が設けられている。
【００７９】
図１５乃至図１８は、本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１５（ａ）、図１６（ａ）、図１７（ａ）、図１８（ａ）はそれぞれ、各製造工程での平面図であり、図１５（ｂ）は図１５（ａ）のＨ−Ｈ’線での断面図、図１６（ｂ）は図１６（ａ）のＨ−Ｈ’線での断面図、図１６（ｃ）は図１６（ａ）のＩ−Ｉ’線での断面図、図１７（ｂ）は図１７（ａ）のＨ−Ｈ’線での断面図、図１７（ｃ）は図１７（ａ）のＩ−Ｉ’線での断面図、図１８（ｂ）は図１８（ａ）のＨ−Ｈ’線での断面図、図１８（ｃ）は図１８（ａ）のＩ−Ｉ’線での断面図である。
【００８０】
以下、図１５乃至図１８に沿って、本実施例２の半導体装置に用いる配線基板の製造方法について説明するが、前記実施例１あるいは従来と同様の工程についてはその詳細な説明を省略する。
【００８１】
まず、図１５（ａ）及び図１５（ｂ）に示すように、例えば、ポリイミドテープなどの絶縁基板１の所定位置に開口部（ビアホール）１０１を形成し、前記絶縁基板１の一主面上に、銅箔などの導電性薄膜２’を形成する。
【００８２】
このときの手順は、例えば、金型を用いた打ち抜き加工により前記絶縁基板１の所定位置に前記開口部１０１を形成した後、接着剤（図示しない）を用いて前記絶縁基板１上に前記導電性薄膜２’を接着する方法や、前記絶縁基板１上に前記導電性薄膜２’を形成しておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁基板１の所定位置に前記開口部１０１を形成する方法がある。また、前記開口部１０１はＬＧＡ型の半導体装置の外部接続端子（ランド）を形成するためのものであり、例えば、直径１００μｍから２００μｍ程度の円形に開口する。
【００８３】
次に、図１６（ａ）、図１６（ｂ）、及び図１６（ｃ）に示すように、前記導電性薄膜２’の所定位置、言い換えると、実装する半導体チップの外部電極と平面的に重なる位置の周辺が直線状に開口したレジスト膜１６を形成し、例えば、電気めっき法を用いた銅めっきにより、前記絶縁基板１の開口部１０１の内部に外部接続端子（ランド）７を形成するとともに、前記導電性薄膜２’上に、直線状の導体層１５を形成する。
【００８４】
このとき、前記導体層１５として形成する銅めっき層の厚さは、例えば、前記絶縁基板１の厚さの半分程度に形成するのが好ましく、例えば、前記絶縁基板１の厚さが４０μｍから５０μｍ程度の場合には前記導体層１５の厚さは約２０μｍ程度に形成する。また、電気めっき法を用いて前記外部接続端子７と同時に前記導体層１５を形成する場合には、前記導電性薄膜２’が形成された面上に遮蔽板を設けるなどして、途中で前記導電層１５の成長が止まるようにする。
【００８５】
次に、前記レジスト膜１６を除去し、例えば、図１７（ａ）、図１７（ｂ）、及び図１７（ｃ）に示すように、前記導電性薄膜２’上に、配線パターンに対応したレジスト膜１７を形成し、前記導電性薄膜２’をエッチングして配線２を形成する。このとき、図１７（ｂ）及び図１７（ｃ）では示していないが、前記絶縁基板１の前記導電性薄膜２’が形成された面と対向する面には、エッチング液により前記外部接続端子７がエッチングされないように、前記レジスト膜１７と同様のレジスト膜を形成しておく。
【００８６】
次に、前記レジスト膜１７を除去し、例えば、図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）に示すように、前記配線２の、前記導電層１５が形成された領域の近傍を除く領域に、配線保護膜（ソルダレジスト）９を形成した後、前記配線２の露出部分、及び前記外部接続端子７の表面（露出面）にめっき層１０を形成することにより、本実施例２の半導体装置に用いる配線基板を得ることができる。
【００８７】
前記めっき層１０は、例えば、電気めっき法を用いて、錫銀合金（Ｓｎ−Ａｇ合金）を３μｍ程度の厚さに形成する。また、前記錫銀合金は、例えば、銀の重量割合を３．５％程度にするのが好ましい。また、前記めっき層１０としては、前記錫銀合金の他に、例えば、無電解めっき法を用いて、厚さ０．５μｍ程度の錫めっき１０を形成してもよい。
【００８８】
前記手順に沿って本実施例２の半導体装置に用いる配線基板を製造した後は、従来と同様の手順に沿って、外部端子３０１上に金バンプなどの突起導体（バンプ）４が設けられた半導体チップ３をフリップチップ実装する。このとき、前記めっき層１０として前記錫銀合金（３．５％Ａｇ−Ｓｎ合金）を用いてはんだ接合をさせると、前記錫銀合金の融点が約１２１℃であるため、錫めっきによる錫金の拡散接合に比べ、低温かつ短時間で接続することができる。
【００８９】
前記半導体チップ３をフリップチップ接続したあとは、前記絶縁基板１と前記半導体チップ３の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体５を流し込んでアンダーフィル封止をした後、必要に応じて前記半導体チップ３の周囲を絶縁体８で封止し、前記絶縁基板１を所定位置で切断して個片化すると、図１２（ａ）及び図１２（ｂ）に示したようなＬＧＡ型の半導体装置を得ることができる。
【００９０】
図１９は、本実施例２の半導体装置における作用効果を説明するための模式図であり、図１９（ａ）及び図１９（ｂ）は半導体装置を実装する工程における作用効果を説明するための断面図である。
【００９１】
本実施例２の半導体装置に用いる配線基板では、図１８（ｂ）及び図１８（ｃ）に示したように、前記絶縁基板１上に形成された前記配線２の、半導体チップ３の外部端子３０１と接続される領域の外周部に、前記配線２の端部に沿って直線状の前記導体層１５が形成されている。そのため、前記外部端子３０１上に前記バンプ４として、例えば、金などのスタッドバンプを形成した半導体チップ３をフリップチップ実装する際に、図１９（ａ）に示すように、前記バンプ４の位置がずれて、前記配線２の端部にある場合でも、熱圧着時の荷重により、前記バンプ４が前記導体層１５によって前記配線２の外側に逃げ落ちることを防げ、図１９（ｂ）に示すように、前記導体層１５ではさまれた領域に接続される。そのため、前記半導体チップ３をフリップチップ接続させる際に、位置ずれによる前記配線２と前記バンプ４の接続信頼性が低下することを防げる。
【００９２】
以上説明したように、本実施例２によれば、前記配線２の前記突起導体４が接続される領域の外側に、前記配線２の端部に沿った直線状の導体層１５を設けることにより、前記半導体チップ３をフリップチップ接続させる際に、前記半導体チップ３の外部端子３０１上に設けられたバンプ４が前記導体層１５ではさまれた領域に導かれ、前記配線２の中央部分で接続することができる。そのため、前記バンプ４の位置ずれを少なくすることができ、接続信頼性をよくすることができる。
【００９３】
また、前記バンプ４は、前記導電層１５にはさまれた状態で接続されているため、フリップチップ接続をした後は、前記導体層１５が壁の役割をして前記バンプ４が水平面内で動きにくくなり、温度サイクル等の影響を受けにくく、剥離しにくいため、接続信頼性の高い半導体装置を得ることができる。
【００９４】
また、本実施例２の半導体装置では、前記導体層１５として、電気めっき法で形成した銅めっき層を用いているが、これに限らず、例えば、ニッケル（Ｎｉ）や錫（Ｓｎ）などの金属やそれらの合金であってもよい。
【００９５】
図２０は、前記実施例２の半導体装置の変形例の概略構成を示す模式図であり、図２０（ａ）は半導体装置の平面図、図２０（ｂ）は図２０（ａ）のＪ−Ｊ’線での断面図である。
【００９６】
前記実施例２では、図１２（ｂ）に示したように、前記絶縁基板１の開口部１０１の内部に埋め込まれた銅めっき層を外部接続端子７として用いるＬＧＡ型の半導体装置を例に挙げて説明したが、これに限らず、例えば、図２０（ａ）及び図２０（ｂ）に示したように、前記絶縁基板１の開口部１０１上に、Ｐｂ−Ｓｎ系はんだ等のボール端子１３を形成したＢＧＡ（Ball Grid Array）型の半導体装置であってもよいことは言うまでもない。ただし、前記ＢＧＡ型の半導体装置の場合には、図１６（ａ）、図１６（ｂ）、及び図１６（ｃ）に示したような、前記導電性薄膜２’上に前記導体層１５を形成する際に、前記レジスト膜１６と同様のレジスト膜（裏止め剤）などで前記開口部１０１をふさいでおき、前記開口部１０１内に銅めっき層（外部接続端子７）が形成されないようにする。
【００９７】
図２１は、前記実施例２の半導体装置に用いられる配線基板の変形例の概略構成を示す模式図であり、図２１（ａ）は配線基板の平面図、図２１（ｂ）は図２１（ａ）のＫ−Ｋ’線での断面図、図２１（ｃ）は図２１（ａ）のＬ−Ｌ’線での断面図である。
【００９８】
前記実施例２の半導体装置で用いる配線基板は、前記配線２の所定位置に、図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）に示したように、前記配線２の端部に沿った直線状の導体層１５を形成したが、これに限らず、例えば、図２１（ａ）、図２１（ｂ）、及び図２１（ｃ）に示したように、環状の導体層１８を形成してもよい。この場合、前記バンプ４と前記配線２の接続部の周囲全体に前記環状の導体層１８があるため、図２１に示したような、ｘ方向及びｙ方向に対して位置ずれを防ぐ効果があるため、前記実施例２の半導体装置に比べて温度サイクルにおける接続信頼性の高い半導体装置を得ることができる。
【００９９】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【０１００】
例えば、前記実施例１及び前記実施例２では、ＬＧＡ型の半導体装置及びＢＧＡ型の半導体装置を例にあげ、前記各半導体装置において前記半導体チップをフリップチップ実装する際に用いる配線基板（インターポーザ）に設けられた配線の所定位置に突起状の導体層を設けることにより、前記配線の変形を防いだり、前記半導体チップの外部端子上に設けられた突起導体と前記配線との位置ずれ、接続不良等を防いだが、これに限らず、例えば、図１０（ａ）及び図１０（ｂ）、あるいは図２０（ａ）及び図２０（ｂ）に示したような、ＢＧＡ型の半導体装置を実装する実装基板上に設けられた配線の所定位置に、前記実施例１及び２で説明したような突起状の導体層を設けてもよいことは言うまでもない。
【０１０１】
また、例えば、前記実施例１及び２では、前記絶縁基板１の表面のみに前記配線２が設けられた配線基板を例にあげて説明しているが、これに限らず、前記絶縁基板１の前記配線２が設けられた面と対向する面、あるいは前記絶縁基板１の内部にも配線層を有するような多層配線基板を用いた場合でも、その表面の前記半導体チップあるいは前記ＢＧＡ型の半導体装置等を接続する領域に突起状の導体層を設けることにより、接続する際の位置ずれや配線の変形を低減させることができる。
【０１０２】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１０３】
（１）絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記突起導体と前記配線の位置ずれを低減させることができる。
【０１０４】
（２）絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記配線の変形を防ぐことができる。
【０１０５】
（３）絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の接続不良を低減させることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）は半導体装置の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図である。
【図２】本実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）の部分拡大図である。
【図３】本実施例１の半導体装置の概略構成を示す模式図であり、図３（ａ）は図２のＢ−Ｂ’線での断面図、図３（ｂ）は図２のＣ−Ｃ’線での断面図である。
【図４】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図４（ａ）は一製造工程の平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ’線での断面図である。
【図５】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図５（ａ）は一製造工程の平面図、図５（ｂ）は図５（ａ）のＢ−Ｂ’線での断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ’線での断面図である。
【図６】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図６（ａ）は一製造工程の平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’線での断面図、図６（ｃ）は図６（ａ）のＣ−Ｃ’線での断面図である。
【図７】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図７（ａ）は一製造工程の平面図、図７（ｂ）は図７（ａ）のＢ−Ｂ’線での断面図、図７（ｃ）は図７（ａ）のＣ−Ｃ’線での断面図である。
【図８】本実施例１の半導体装置の製造方法における作用効果を説明するための模式図であり、図８（ａ）及び図８（ｂ）はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。
【図９】本実施例１の半導体装置の製造方法における別の作用効果を説明するための模式図であり、図９（ａ）及び図９（ｂ）はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。
【図１０】前記実施例１の半導体装置の変形例を示す模式図であり、図１０（ａ）は半導体装置の概略構成を示す平面図、図１０（ｂ）は図１０（ａ）のＤ−Ｄ’線での断面図である。
【図１１】前記実施例１の半導体装置に用いる配線基板の変形例の概略構成を示す模式図であり、図１１（ａ）は配線基板の平面図、図１１（ｂ）は図１１（ａ）のＥ−Ｅ’線での断面図、図１１（ｃ）は図１１（ａ）のＦ−Ｆ’線での断面図である。
【図１２】本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１２（ａ）は半導体装置の平面図、図１２（ｂ）は図１２（ａ）のＧ−Ｇ’線での断面図である。
【図１３】本実施例２の半導体装置の概略構成を示す模式図であり、図１２（ａ）の部分拡大図である。
【図１４】本実施例２の半導体装置の概略構成を示す模式図であり、図１４（ａ）は図１３のＨ−Ｈ’線での断面図、図１４（ｂ）は図１３のＩ−Ｉ’線での断面図である。
【図１５】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１５（ａ）は一製造工程の平面図、図１５（ｂ）は図１５（ａ）のＨ−Ｈ’線での断面図である。
【図１６】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１６（ａ）は一製造工程の平面図、図１６（ｂ）は図１６（ａ）のＨ−Ｈ’線での断面図、図１６（ｃ）は図１６（ａ）のＩ−Ｉ’線での断面図である。
【図１７】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１７（ａ）は一製造工程の平面図、図１７（ｂ）は図１７（ａ）のＨ−Ｈ’線での断面図、図１７（ｃ）は図１７（ａ）のＩ−Ｉ’線での断面図である。
【図１８】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１８（ａ）は一製造工程の平面図、図１８（ｂ）は図１８（ａ）のＨ−Ｈ’線での断面図、図１８（ｃ）は図１８（ａ）のＩ−Ｉ’線での断面図である。
【図１９】本実施例２の半導体装置の製造方法における作用効果を説明するための模式図であり、図１９（ａ）及び図１９（ｂ）はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。
【図２０】前記実施例２の半導体装置の変形例を示す模式図であり、図２０（ａ）は半導体装置の概略構成を示す平面図、図２０（ｂ）は図２０（ａ）のＪ−Ｊ’線での断面図である。
【図２１】前記実施例２の半導体装置に用いる配線基板の変形例の概略構成を示す模式図であり、図２１（ａ）は配線基板の平面図、図２１（ｂ）は図２１（ａ）のＫ−Ｋ’線での断面図、図２１（ｃ）は図２１（ａ）のＬ−Ｌ’線での断面図である。
【図２２】従来の半導体装置の概略構成を示す模式図であり、図２２（ａ）は半導体装置の平面図、図２２（ｂ）は図２２（ａ）のＭ−Ｍ’線での断面図である。
【図２３】従来の半導体装置の概略構成を示す模式図であり、図２３（ａ）は図２２（ｂ）の部分拡大図であり、図２３（ｂ）は図２２（ａ）のＮ−Ｎ’線での断面図である。
【図２４】従来の半導体装置の課題を説明するための模式図である。
【図２５】従来の半導体装置の課題を説明するための模式図である。
【符号の説明】
１ 絶縁基板
１０１ 開口部（ビアホール）
２ 配線
２’ 導電性薄膜
３ 半導体チップ
３０１ 半導体チップの外部端子
４ 突起導体（バンプ）
４’ 平坦加工をしていない突起導体（スタッドバンプ）
５，８ 絶縁体
６，１４，１５，１８ 導体層
７ 外部接続端子（ランド）
９ 配線保護膜（ソルダレジスト）
１０ めっき層
１１，１２，１６，１７ レジスト膜
１３ ボール端子
【発明の属する技術分野】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関し、特に、半導体チップをフリップチップ接続する配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、テープ状の絶縁基板の表面に配線が設けられた配線基板上に半導体チップを設け、前記半導体チップの表面に設けられた外部端子と前記配線とを電気的に接続した半導体装置には、例えば、図２２（ａ）及び図２２（ｂ）に示したように、前記半導体チップ３の外部端子３０１を前記絶縁基板１に設けられた前記配線２とを向かい合わせて金バンプなどの突起導体（以下、バンプと称する）４で接続した、フリップチップ型の半導体装置がある。ここで、図２２（ｂ）は図２２（ａ）のＭ−Ｍ’線での断面図である。
【０００３】
また、前記フリップチップ型の半導体装置は、図２２（ａ）及び図２２（ｂ）に示したように、前記絶縁基板１と前記半導体チップ３の間及び前記半導体チップ３の側面部分に、例えば、熱硬化性樹脂などの絶縁体５が設けられており、前記配線２と前記外部端子３０１の接続部がアンダーフィル封止されている。
【０００４】
また、図２２（ａ）及び図２２（ｂ）に示した半導体装置は、ＬＧＡ（Land Grid Array）型の半導体装置であり、前記絶縁基板１の所定位置に設けられた開口部（ビアホール）１０１の内部には、マザーボード等の実装基板や外部装置と接続するための外部接続端子（ランド）７として用いる導電体が埋め込まれている。また、前記配線２は、その一部が前記開口部１０１を覆うように設けられており、前記外部接続端子７と接続されている。
【０００５】
また、前記ＬＧＡ型の半導体装置では、図２３（ａ）及び図２３（ｂ）に示すように、例えば、前記配線２の前記バンプ４が接続される領域の周辺には、前記バンプ４と前記配線２の接続性をよくするためのめっき層１０が設けられており、前記バンプ４が接続される領域の外側は、配線保護膜（ソルダレジスト）９で覆われている。ここで、図２３（ａ）は図２２（ｂ）の部分拡大図、図２３（ｂ）は図２２（ａ）のＮ−Ｎ’線での断面図である。
【０００６】
また、前記外部接続端子７の表面（露出面）にも、図２３（ａ）に示したように、前記半導体装置を実装基板等に実装する際のはんだとの接続性をよくするためにめっき層１０が設けられている。前記めっき層１０には、例えば、錫（Ｓｎ）や錫と銀の合金（Ｓｎ−Ａｇ合金）などが用いられる。
【０００７】
前記ＬＧＡ型の半導体装置の製造方法を簡単に説明すると、まず、所定位置に開口部（ビアホール）１０１が形成された絶縁基板１の一主面上に前記配線２を形成した配線基板を製造する。前記配線基板の製造方法は、例えば、まず、ポリイミドテープなどの絶縁基板１の所定位置に、金型を用いた打ち抜き加工により前記開口部１０１を形成し、前記絶縁基板１の一主面上に銅箔などの導電性薄膜を形成し、前記絶縁基板１の開口部１０１の内部に、電気めっき法などを用いて銅などのめっき層（外部接続端子７）を形成し、前記導電性薄膜をエッチング処理によりパターニングして前記配線２を形成した後、前記配線２の表面の所定領域に、例えば、配線保護膜（ソルダレジスト）９を形成し、前記配線２及び前記外部接続端子７の露出面に、例えば、無電解めっき法を用いて錫あるいは錫銀合金などのめっき層１０を形成する方法がある。また、前記手順以外にも、例えば、あらかじめ銅箔などの導電性薄膜を形成（接着）した前記絶縁基板１を準備し、前記絶縁基板１の前記導電性薄膜が形成されていない面から、炭酸ガスレーザやエキシマレーザ等を照射して前記開口部１０１を形成した後、前記外部接続端子７を形成し、前記導電性薄膜をエッチング処理して前記配線２を形成する方法もある。
【０００８】
前記手順に沿って前記配線基板を形成した後、前記配線基板の配線導体２上に半導体チップ３をフリップチップ接続する。このとき、前記半導体チップ３の外部端子３０１上には、あらかじめ、金ワイヤなどを用いてバンプ４を形成しておき、前記半導体チップ３の外部端子３０１と前記配線２を向かい合わせ、位置合わせをした後、前記バンプ４と前記配線２を熱圧着させる。ここで、前記めっき層１０として、例えば、前記配線２の表面に低融点の錫めっきが形成されている場合には、約２１７℃に加熱しての錫金接合（Ｓｎ−Ａｕ接合）により接続される。また、前記めっき層１０として、例えば、前記銀の重量割合が３．５％（パーセント）の錫銀合金（３．５％Ａｇ−Ｓｎ合金）が形成されている場合には、前記錫銀合金の融点１２１℃付近でのはんだ接合により接続される。
【０００９】
その後、前記絶縁基板１（配線基板）と前記半導体チップ３の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体５を流し込んでアンダーフィル封止をし、必要に応じて前記半導体チップ３の周囲全体を封止した後、前記絶縁基板１を所定位置で切断すると、図２２（ａ）及び図２２（ｂ）に示したようなＬＧＡ型の半導体装置を得ることができる。
【００１０】
また、図では示していないが、例えば、前記絶縁基板１に設けられた開口部１０１に前記外部接続端子７として用いる導電体を埋め込む代わりに、Ｐｂ−Ｓｎ系はんだ等のボール端子を設けたＢＧＡ（Ball Grid Array）型の半導体装置もある。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記半導体装置に実装する半導体チップの小型化、高密度化にともない、前記絶縁基板１上に設けられた前記配線２の微細化が進むと、前記配線２と前記半導体チップ３の外部端子３０１との位置合わせが難しくなるという問題があった。
【００１２】
例えば、前記図２２（ｂ）に示したような、前記半導体チップ３をフリップチップ接続させる半導体装置では、前記絶縁基板１上に前記配線２、前記外部接続端子７、及び前記めっき層１０を形成した配線基板と、前記外部端子３０１上に前記バンプ４を設けた半導体チップ３を向かい合わせて接続するため、微細化などにより位置合わせの精度が低下すると、例えば、図２４（ａ）に示したように、前記半導体チップ３の外部端子３０１上に設けられた前記バンプ４が前記配線２の端部に接続されることがある。このように、前記半導体チップ３をフリップチップ実装する際に、前記半導体チップ３の外部端子３０１上に設けられた前記バンプ４と前記配線２の間に位置ずれが生じると、前記バンプ４と前記配線２の接触面積が小さく、接続強度（接合強度）が小さくなるため、接続信頼性が低下するという問題があった。
【００１３】
また、前記半導体チップ３を前記配線基板にフリップチップ実装するときに、前記バンプ４と前記配線２の間の位置ずれが大きくなると、前記バンプ４が前記配線２の端部から外れて接続不良になる可能性が高い。
【００１４】
また、前記外部端子３０１上には、一般に、金ワイヤを用いたワイヤボンド法によるバンプ（スタッドバンプ）４が形成されているため、前記バンプ４と前記配線２上のめっき層１０とは、例えば、前記めっき層１０が錫の場合には金錫（Ｓｎ−Ａｕ）接合により接続されるが、このとき、前記バンプ４を加熱加圧して熱圧着させている。
【００１５】
前記配線基板、特に、前記配線２は微細化が進んでおり、その板厚方向の厚さが２０μｍ程度になってきている。また、実装する前記半導体チップの外部端子３０１の数が増加しているため、前記半導体チップ３を実装するときに加える荷重も増加している。そのため、前記バンプ４と前記配線２を熱圧着させる際にかかる荷重で、図２４（ｂ）に示すように、前記配線２が変形して前記絶縁基板１に減り込んでしまうという問題があった。
【００１６】
図２４（ｂ）に示したような前記配線２の変形は、前記配線２の板厚が薄くなるほど起こりやすく、また、前記絶縁基板１上に接着層（図示しない）を介して前記配線２を形成している場合に起こりやすい。前記配線２が変形して前記絶縁基板１に減り込むことにより前記絶縁基板１と前記半導体チップ３の隙間ｔが狭くなり、アンダーフィル封止をする際の前記絶縁体５が流れ込みにくくなる。そのため、前記絶縁体５の内部にボイドが発生しやすくなり、前記ボイドの熱膨張による衝撃等で前記半導体チップ３がはがれやすくなり、半導体装置の信頼性が低下するという問題があった。
【００１７】
また、位置ずれにより前記バンプ４が前記配線２の端部で接続される、あるいは前記配線２が変形すると、前記バンプ４に歪みが生じて前記バンプ４と前記半導体チップ３の外部端子３０１との接続部に負荷がかかりやすくなる。そのため、前記バンプ４と前記外部端子３０１との接続部が剥離する、あるいは前記外部端子３０１が形成されている半導体基板に亀裂（クラック）が生じるといった問題があった。
【００１８】
また、前記半導体チップ３の外部端子３０１上に設けられる前記バンプ４には、ワイヤボンド法によるスタッドバンプを用いる場合が多い。前記スタッドバンプは、例えば、ボンディングツールを用いて金ワイヤの先端を前記外部端子３０１上に熱圧着させた後、前記ボンディングツールを引き上げてネック部分で前記金ワイヤを切断して形成されるため、前記バンプ４の高さにばらつきが生じやすい。そのため、図２５（ａ）に示したように、前記スタッドバンプ４’の高さのばらつきにより、前記配線２と接触する部分と接触しない部分との高さの差が大きくなり、熱圧着したときにすべてのスタッドバンプ４’と配線導体２を接続することが難しく、接続不良が起きやすいという問題がある。そのため、前記スタッドバンプ４’を用いた場合には、平坦加工（レベリング）を行って前記スタッドバンプ４’の高さのばらつきを低減させているが、この場合、平坦加工を行う工程が増えるため、製造コストが高くなるという問題があった。
【００１９】
また、図２５（ａ）に示したように、前記スタッドバンプ４’に平坦加工をせずにフリップチップ実装したときの接続不良を低減させる方法として、前記スタッドバンプ４’と前記配線２を熱圧着する際の荷重を大きくし、前記スタッドバンプ４’の先端部をつぶしながら接続する方法があるが、熱圧着の際の荷重を大きくすると、前記外部端子３０１からの高さが高い部分では、前記スタッドバンプ４’の先端が先につぶれて前記配線２に負荷がかかるため前記配線２が変形しやすくなるという問題があった。
【００２０】
また、前記スタッドバンプ４’の場合には先端部が鋭くなっているため、図２５（ｂ）に示すように、前記スタッドバンプ４’の先端部がつぶれずに前記配線２に刺さった状態で接続されてしまうことがある。このように、前記スタッドバンプ４’の先端部が前記配線２に刺さった状態だと、前記配線２と前記スタッドバンプ４’の接続面積が狭く、接続強度が低いため、前記スタッドバンプ４’剥離しやすいという問題があった。
【００２１】
また、前記配線２の微細化にともない前記配線２の厚さが薄くなると、前記突起導体４’の先端が前記配線２を突き抜けてしまうことがある。
【００２２】
本発明の目的は、絶縁基板上に配線導体を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の位置ずれを低減させることが可能な技術を提供することにある。
【００２３】
本発明の他の目的は、絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記配線の変形を防ぐことが可能な技術を提供することにある。
【００２４】
本発明の他の目的は、絶縁基板上に配線導体を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の接続不良を低減させることが可能な技術を提供することにある。
【００２５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００２６】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【００２７】
（１）絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設けた配線基板において、前記配線は、半導体チップの外部端子が接続される領域に、該領域の中央に凹部を構成する突起状の導体層が設けられており、かつ、前記半導体チップの外部端子が接続される領域に、前記導体層全体を覆う錫及び銀を含む合金からなるめっき層が設けられている配線基板である。
【００２８】
前記（１）の手段によれば、前記配線の、半導体チップの外部電極と接続される領域に突起状の導体層を設け、前記配線を部分的に厚くすることで、前記半導体チップの外部端子と前記配線を接続する際の位置ずれや、前記配線の変形を防ぐことができる。
【００２９】
前記（１）の配線基板において、例えば、前記突起状の導体層を、前記半導体チップの外部端子が接続される領域の外周部に設けると、前記配線基板上に半導体チップをフリップチップ実装するときに、前記半導体チップの外部端子上に設けられた突起導体（バンプ）が前記配線上の前記導体層に接触し、前記バンプが前記配線の端部から外側へ外れるのを防ぐことができる。そのため、前記バンプと前記配線の間の位置ずれを低減でき、前記バンプと前記配線の接続不良を低減させることができる。
【００３０】
またこのとき、前記突起状の導体層を環状に設けると、前記半導体チップをフリップチップ実装するときに、前記半導体チップの外部端子上に設けられた前記バンプの位置ずれをさらに低減させることができる。
【００３１】
また、前記（１）の配線基板において、例えば、前記突起状の導体層を、前記半導体チップの外部端子が接続される領域の全面に平板状に設け、前記配線を部分的に厚くすることにより、例えば、前記配線の、前記半導体チップの外部端子上に設けられた突起導体を熱圧着する部分の強度（剛性）が上がるため、熱圧着の際の荷重による前記配線の変形を低減させることができる。そのため、前記配線の変形により前記配線基板（絶縁基板）と前記半導体チップの間が狭くなるのを防げ、前記絶縁基板と前記半導体チップの間をアンダーフィル封止するときにボイドが発生することを防げる。
【００３２】
また、前記配線上に、前記平板状の導体層を設けた場合には、前記配線の変形を防ぐことはできるが、その表面が平坦な場合には、前記配線と前記バンプとの位置ずれを防ぐことは難しい。そのため、前記平板状の導体層の中央に凹部を設け、前記外部端子上のバンプが前記凹状に加工された面に沿って前記導体層の中央に導かれるようにすることで前記配線の変形を防ぐとともに、前記バンプと前記配線の間の位置ずれを防ぐことができる。
【００３３】
また、前記半導体装置の外部端子上に設けられるバンプには、一般に金（Ａｕ）を用いているため、前記配線の、前記導体層が設けられた領域に錫または錫と銀を含む合金からなるめっき層を設けることにより、前記配線と前記半導体チップの外部端子上のバンプを接続する際の接続信頼性が向上する。
【００３４】
（２）絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、前記配線は、前記突起導体が接続された領域に、該領域の中央に底面が前記配線でなる凹部を構成する突起状の導体層が設けられており、かつ、前記突起導体が接続された領域およびその外周部に、前記導体層全体を覆う錫及び銀を含む合金からなるめっき層が設けられている半導体装置である。
【００３５】
前記（２）の手段によれば、前記配線と前記突起導体（バンプ）が接続された領域の外周部に突起状の導体層が設けられており、前記導体層が壁の役割をするため、前記バンプが前記配線の端部から外れることを防げるため、前記配線と前記バンプの接続信頼性の高い半導体装置を得ることができる。
【００３６】
（３）絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が前記突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、前記配線は、前記突起導体が接続された領域に、中央部の厚さが外周部の厚さより薄い突起状の導体層が設けられ、前記配線と前記突起導体は前記導体層を介在して接続されており、かつ、前記突起導体が接続された領域およびその外周部に、前記導体層全体を覆う錫及び銀を含む合金からなるめっき層が設けられている半導体装置である。
【００３７】
前記（３）の手段によれば、前記配線と前記突起導体（バンプ）が、前記突起状の導体層を介在して接続されているため、熱圧着の際の荷重による前記配線の変形がほとんどなく、前記絶縁基板と前記半導体チップの隙間が狭くなることを防げるため、前記絶縁基板と前記半導体チップの間に液状の絶縁体を流し込んだときに内部にボイドが発生しにくい。そのため、前記絶縁体内部のボイドの熱膨張による衝撃などで前記半導体チップに亀裂が入ったり、前記絶縁体から剥離したりすることを防げ、前記半導体装置の信頼性を向上させることができる。
【００３８】
（４）絶縁基板の所定位置に開口部を形成し、前記絶縁基板の一主面上に導電性薄膜を形成し、前記導電性薄膜上の所定位置に突起状の導体層を形成し、前記導電性薄膜をパターニングして、前記導体層を有する配線を形成する配線基板の製造方法である。
【００３９】
前記（４）の手段によれば、前記導電性薄膜の表面に突起状の導体層を形成した後、前記導電性薄膜をエッチング処理によりパターニングして前記配線を形成することにより、半導体チップをフリップチップ接続する際に、位置ずれや配線の変形を防げる配線基板を得ることができる。また、前記突起状の導体層を形成する際に、前記絶縁基板の開口部内にも導体層を形成することにより、前記絶縁基板の開口部内に形成された導体層を外部接続端子（ランド）とするＬＧＡ型の半導体装置に使用する配線基板を、製造工程を増やすことなく製造することができる。
【００４０】
また、前記配線基板の製造方法では、前記（４）の手段に限らず、例えば、前記絶縁基板の一主面上に前記導電性薄膜を形成した後、前記絶縁基板の所定位置に開口部を形成してもよいし、前記導電性薄膜をパターニングしてから前記突起状の導体層を形成してもよい。また、前記配線基板は、前記絶縁基板の片面、あるいは両面のみに配線が形成された配線基板であってもよいし、前記絶縁基板の内部に、複数の配線が層状に形成された多層配線基板であってもよい。
【００４１】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００４２】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４３】
【発明の実施の形態】
（実施例１）
図１乃至図３は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）は本実施例１の半導体装置の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図２は図１（ａ）の部分拡大図、図３（ａ）は図２のＢ−Ｂ’線での断面図、図３（ｂ）は図２のＣ−Ｃ’線での断面図である。
【００４４】
図１乃至図３において、１は絶縁基板、１０１は開口部（ビアホール）、２は配線、３は半導体チップ、３０１は半導体チップの外部端子、４は突起導体（バンプ）、５は絶縁体（アンダーフィル樹脂）、６は突起状の導体層、７は外部接続端子（ランド）、８は絶縁体（モールド樹脂）、９は配線保護膜（ソルダレジスト）、１０はめっき層である。
【００４５】
本実施例１の半導体装置は、図１（ａ）及び図１（ｂ）に示すように、絶縁基板１の所定位置に開口部（ビアホール）１０１を設け、前記絶縁基板１の一主面上に前記開口部１０１を覆う端子部を有する配線２を設け、前記絶縁基板１の配線形成面上に、外部端子３０１上に突起導体（以下、バンプと称する）４が設けられた半導体チップ３を、前記外部端子３０１が前記配線２と向かい合うように設け、前記配線２と前記半導体チップの外部端子３０１が前記突起導体４により電気的に接続され、前記絶縁基板１と前記半導体チップ３の間が絶縁体５でアンダーフィル封止された半導体装置である。また、このとき、前記配線２と前記バンプ４は、図１（ｂ）に示したように、前記配線２上に設けられた突起状の導体層６を介在して接続されている。
【００４６】
また、本実施例１の半導体装置はＬＧＡ型の半導体装置であり、前記絶縁基板１の所定位置には開口部（ビアホール）１０１が設けられており、前記開口部１０１内には、実装基板や外部装置との接続に用いられる外部接続端子（ランド）７が設けられている。前記外部接続端子７は、例えば、銅などの導電体を埋め込んだものである。
【００４７】
また、前記半導体装置は、必要に応じて、例えば、図１（ｂ）に示すように、熱硬化性のエポキシ系樹脂のような絶縁体８により前記半導体チップ３の全体が封止（モールド）されている場合もある。
【００４８】
また、前記配線２と前記バンプ４の接続部に設けられた前記導体層６は、図２、図３（ａ）及び図３（ｂ）に示すように、前記導体層６の中央、言い換えると前記バンプ４が接続される部分に凹部が設けられている。また、前記配線２の、前記導体層６が設けられた領域を除く部分は、図２及び図３（ａ）に示すように、配線保護膜（ソルダレジスト）９で覆われており、前記導体層６が設けられた領域には、例えば、銀の重量割合が３．５％の錫銀合金（３．５％Ａｇ−Ｓｎ合金）などのめっき層１０が設けられている。また、図３（ａ）に示したように、前記外部接続端子７の表面にも同様のめっき層１０が設けられている。また、前記めっき層１０には、前記錫銀合金の代わりに、錫（Ｓｎ）のめっき層を用いてもよい。
【００４９】
図４乃至図７は、本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）はそれぞれ、各製造工程での平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線での断面図、図５（ｂ）は図５（ａ）のＢ−Ｂ’線での断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ’線での断面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’線での断面図、図６（ｃ）は図６（ａ）のＣ−Ｃ’線での断面図、図７（ｂ）は図７（ａ）のＢ−Ｂ’線での断面図、図７（ｃ）は図７（ａ）のＣ−Ｃ’線での断面図である。
【００５０】
以下、図４乃至図７に沿って、本実施例１の半導体装置に用いる配線基板の製造方法について説明するが、前記配線基板の製造方法において、従来と同様の部分については、その詳細な説明は省略する。
【００５１】
まず、図４（ａ）及び図４（ｂ）に示すように、例えば、ポリイミドテープなどの絶縁基板１の所定位置に開口部（ビアホール）１０１を形成し、前記絶縁基板１の一主面上に、銅箔などの導電性薄膜２’を形成する。
【００５２】
このときの手順は、例えば、金型を用いた打ち抜き加工により前記絶縁基板１の所定位置に前記開口部１０１を形成した後、接着剤（図示しない）を用いて前記絶縁基板１上に前記導電性薄膜２’を接着する方法や、前記絶縁基板１上に前記導電性薄膜２’を形成しておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁基板１の所定位置に前記開口部１０１を形成する方法がある。また、前記開口部１０１はＬＧＡ型の半導体装置の外部接続端子（ランド）を形成するためのものであり、例えば、直径２００μｍから５００μｍ程度の円形に開口する。
【００５３】
次に、図５（ａ）、図５（ｂ）、及び図５（ｃ）に示すように、前記導電性薄膜２’の所定位置、言い換えると、実装する半導体チップの外部端子と接続される領域が開口するようにレジスト膜１１を形成し、例えば、電気めっき法を用いた銅めっきにより、前記絶縁基板１の開口部１０１の内部に外部接続端子（ランド）７を形成するとともに、前記導電性薄膜２’上に、中央に凹部が設けられた突起状の導体層６を形成する。
【００５４】
このとき、前記導体層６として形成する銅めっき層の厚さは、例えば、前記絶縁基板１の厚さの半分程度にするのが好ましく、例えば、前記絶縁基板１の厚さが約４０μｍから５０μｍの場合には、前記導体層６の厚さは約２０μｍ程度に形成する。
【００５５】
また、電気めっき法を用いて前記外部接続端子７と同時に前記導体層６を形成する場合には、前記導電性薄膜２’が形成された面上に遮蔽板を設けるなどして、途中で前記導電層６の成長が止まるようにする。また、前記導電層６の中央に設けられる凹部は、例えば、電気めっき法で用いられるめっき溶液中に含まれる添加剤の量を調節することにより、任意の深さに形成することができる。
【００５６】
次に、前記レジスト膜１１を除去し、例えば、図６（ａ）、図６（ｂ）、及び図６（ｃ）に示すように、前記導電性薄膜２’上に、配線パターンに対応したレジスト膜１２を形成し、前記導電性薄膜２’をエッチング処理して配線２を形成する。このとき、図６（ｂ）及び図６（ｃ）では示していないが、前記絶縁基板１の前記導電性薄膜２’が形成された面と対向する面には、エッチング液により前記外部接続端子７がエッチングされないように、前記レジスト膜１２と同様のレジスト膜を形成しておく。
【００５７】
次に、前記レジスト膜１２を除去し、例えば、図７（ａ）、図７（ｂ）、及び図７（ｃ）に示すように、前記配線２の、前記導電層６が形成された領域の近傍を除く領域に、配線保護膜（ソルダレジスト）９を形成した後、前記配線２の露出した部分、及び前記外部接続端子７の表面（露出面）にめっき層１０を形成することにより、本実施例１の半導体装置に用いる配線基板を得ることができる。
【００５８】
前記めっき層１０は、例えば、電気めっき法を用いて、錫銀合金（Ｓｎ−Ａｇ合金）を３μｍ程度の厚さに形成する。また、前記錫銀合金は、例えば、銀の重量割合を３．５％程度にするのが好ましい。また、前記めっき層１０としては、前記錫銀合金の他に、例えば、無電解めっき法を用いて、厚さ０．５μｍ程度の錫めっき１０を形成してもよい。
【００５９】
前記手順に沿って本実施例２の半導体装置に用いる配線基板を製造した後は、従来と同様の手順に沿って、外部端子３０１上に金バンプなどの突起導体（バンプ）４が設けられた半導体チップ３をフリップチップ実装する。このとき、前記めっき層１０として前記錫銀合金（３．５％Ａｇ−Ｓｎ合金）を用いてはんだ接合をさせると、前記錫銀合金の融点が約１２１℃であるため、錫めっきによる錫金の拡散接合に比べ、低温かつ短時間で接続することができる。
【００６０】
前記半導体チップ３をフリップチップ接続したあとは、前記絶縁基板１と前記半導体チップ３の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体５を流し込んでアンダーフィル封止をした後、必要に応じて前記半導体チップ３の周囲を絶縁体８で封止し、前記絶縁基板１を所定位置で切断して個片化すると、図１２（ａ）及び図１２（ｂ）に示したようなＬＧＡ型の半導体装置を得ることができる。
【００６１】
図８及び図９は、本実施例１の半導体装置における作用効果を説明するための模式図であり、図８（ａ）及び図８（ｂ）は半導体チップをフリップチップ実装する工程における作用効果を説明するための断面図であり、図９（ａ）及び図９（ｂ）は図８（ａ）及び図８（ｂ）とは別の作用効果を説明するための断面図である。
【００６２】
本実施例１の半導体装置に用いる配線基板では、図７（ｂ）及び図７（ｃ）に示したように、前記絶縁基板１上に形成された前記配線２の、半導体チップ３の外部端子３０１と接続される領域に突起状の前記導体層６が形成されている。そのため、前記外部端子３０１上に前記バンプ４として、例えば、ワイヤボンド法を用いたスタッドバンプを形成した半導体チップ３をフリップチップ実装する際に、図８（ａ）に示すように、前記バンプ４の位置がずれて、前記配線２の端部にある場合でも、熱圧着時の荷重により、前記バンプ４が前記導体層６の凹部に沿って前記配線２の中央付近に導かれ、図８（ｂ）に示すように、前記導体層６の凹部底面で接続される。そのため、前記半導体チップ３をフリップチップ実装する際の位置ずれにより前記バンプ４が前記配線２の端部に接続されることがなく、前記バンプ４と前記配線２の接触面積が小さくなり接続信頼性が低下することを防げる。
【００６３】
また、前記半導体チップ３の外部端子３０１上に形成される前記バンプ４は、一般に、ボンディングツールを用いた形成したバンプ（スタッドバンプ）であり、前記スタッドバンプを形成したときの高さのばらつきが大きく、接続不良の原因になりやすいために、従来は、前記突起導体４の先端部を平坦に加工して高さのばらつきを小さくしている。また、前記スタッドバンプ４’の先端部を平坦に加工せずに、高さのばらつきが大きいままフリップチップ実装する場合には、前記半導体チップ３にかける荷重を大きくし、高い突起導体４’の先端部をつぶしながら接続する必要がある。このとき、従来の配線基板では、前記配線２が薄いと、図２５（ｂ）に示したように、前記スタッドバンプ４’の先端がつぶれずに前記配線２に刺さった状態になることがあるが、本実施例１の配線基板では、図９（ａ）に示すように、前記スタッドバンプ４’の先端部を平坦に加工せずに前記半導体チップ３をフリップチップ実装させた場合でも、前記配線２に前記導体層６が設けられており、前記スタッドバンプ４’との接続部分の強度（剛性）が高くなっているため、図９（ｂ）に示すように、前記スタッドバンプ４’の先端部をつぶしながら確実に接続することができる。
【００６４】
以上説明したように、本実施例１によれば、前記配線２の、前記半導体チップの外部端子３０１、言い換えると前記バンプ４が接続される領域に、突起状の導体層６を設けることにより、前記半導体チップ３をフリップチップ接続させる際の荷重で前記配線２が変形することを防げる。
【００６５】
また、前記導体層６の中央に凹部を設けることにより、前記半導体チップ３をフリップチップ接続させる際に、前記半導体チップ３の外部端子３０１上に設けられたバンプ４が前記導体層６の凹部に沿って中央に導かれ、前記配線２の中央部分で接続することができる。そのため、前記バンプ４の位置ずれを少なくすることができ、接続信頼性をよくすることができる。
【００６６】
また、前記半導体チップ３にかける荷重を大きくすることにより、前記配線２が変形しやすくなるが、本実施例１のように前記導体層６を設けて強度を高くすることにより、前記配線２が変形することを防げる。そのため、前記半導体チップ３をフリップチップ実装したときに前記絶縁基板１と前記半導体チップ３の間が狭くなることを防げ、前記絶縁体５の内部にボイドが発生し、前記ボイドの熱膨張による剥離等で信頼性が低下することを防げる。
【００６７】
また、前記バンプ４は、前記導体層６に設けられた凹部で接続されているため、フリップチップ接続をした後は、前記バンプ４が水平面内で動きにくくなり、温度サイクル等の影響を受けにくく、剥離しにくいため、接続信頼性の高い半導体装置を得ることができる。
【００６８】
また、本実施例１の半導体装置では、前記導体層６として、電気めっき法で形成した銅めっき層を用いているが、これに限らず、例えば、ニッケル（Ｎｉ）や錫（Ｓｎ）などの金属やそれらの合金であってもよい。
【００６９】
図１０は、前記実施例１の半導体装置の変形例を示す模式図であり、図１０（ａ）は半導体装置の概略構成を示す平面図、図１０（ｂ）は図１０（ａ）のＤ−Ｄ’線での断面図である。
【００７０】
前記実施例１では、図１（ｂ）に示したように、前記絶縁基板１の開口部１０１の内部に埋め込まれた銅めっき層を外部接続端子７として用いるＬＧＡ型の半導体装置を例に挙げて説明したが、これに限らず、例えば、図１０（ａ）及び図１０（ｂ）に示したように、前記絶縁基板１の開口部１０１上に、Ｐｂ−Ｓｎ系はんだ等のボール端子１３を形成したＢＧＡ（Ball Grid Array）型の半導体装置であってもよいことは言うまでもない。ただし、前記ＢＧＡ型の半導体装置の場合には、図５（ａ）、図５（ｂ）、及び図５（ｃ）に示したような、前記導電性薄膜２’上に前記導体層６を形成する際に、前記レジスト膜１１と同様のレジスト膜（裏止め剤）などで前記開口部１０１をふさいでおき、前記開口部１０１内に銅めっき層（外部接続端子７）が形成されないようにする。
【００７１】
図１１は、前記実施例１の半導体装置に用いられる配線基板の変形例の概略構成を示す模式図であり、図１１（ａ）は配線基板の平面図、図１１（ｂ）は図１１（ａ）のＥ−Ｅ’線での断面図、図１１（ｃ）は図１１（ａ）のＦ−Ｆ’線での断面図である。
【００７２】
前記実施例１の半導体装置で用いる配線基板は、前記配線２の所定位置に、図７（ａ）、図７（ｂ）、及び図７（ｃ）に示したように、中央に凹部を有する導体層６を形成したが、これに限らず、例えば、図１１（ａ）、図１１（ｂ）、及び図１１（ｃ）に示したように、平板状の導体層１４を形成してもよい。この場合、前記導体層１４を形成することにより強度（剛性）が高くなるので、前記半導体チップ３をフリップチップ接続した際の荷重による配線２の変形を防ぐことができる。
【００７３】
また、前記実施例１で説明した前記導体層６及び図１１（ａ）に示した導体層１４は、前記バンプ４との接続面が方形状になっているが、これに限らず、例えば、前記バンプ４との接続面が円形であってもよい。
【００７４】
（実施例２）
図１２乃至図１４は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１２（ａ）は本実施例２の半導体装置の平面図、図１２（ｂ）は図１２（ａ）のＧ−Ｇ’線での断面図、図１３は図１２（ａ）の部分拡大図、図１４（ａ）は図１３のＨ−Ｈ’線での断面図、図１４（ｂ）は図１３のＩ−Ｉ’線での断面図である。
【００７５】
図１２乃至図１４において、１は絶縁基板、１０１は開口部（ビアホール）、２は配線、３は半導体チップ、３０１は半導体チップの外部電極、４は突起導体（バンプ）、５は絶縁体（アンダーフィル樹脂）、７は外部接続端子（ランド）、８は絶縁体（モールド樹脂）、９は保護膜（ソルダレジスト）、１０はめっき層、１５は導体層である。
【００７６】
本実施例２の半導体装置は、図１２（ａ）及び図１２（ｂ）に示すように、絶縁基板１の所定位置に開口部（ビアホール）１０１を設け、前記絶縁基板１の一主面上に前記開口部を覆う端子部を有する配線２を設け、前記絶縁基板１の配線形成面上に、外部端子３０１上に突起導体（以下、バンプと称する）４が設けられた半導体チップ３を、前記外部端子３０１が前記配線２と向かい合うように設け、前記配線２と前記半導体チップ３の外部端子３０１が前記バンプ４により電気的に接続され、前記絶縁基板１と前記半導体チップ３の間が絶縁体５でアンダーフィル封止された半導体装置である。
【００７７】
また、本実施例２の半導体装置はＬＧＡ型の半導体装置であり、前記絶縁基板１の所定位置には開口部（ビアホール）１０１が設けられており、前記開口部１０１内には、実装基板や外部装置との接続に用いられる外部接続端子（ランド）７が設けられている。前記外部接続端子７は、例えば、銅などの導電性部材を埋め込んだものである。
【００７８】
また、本実施例２の半導体装置では、図１３、図１４（ａ）、及び図１４（ｂ）に示すように、前記バンプ４と前記配線２の接続部の外側に、前記配線２の端部に沿った導体層１５が設けられている。また、前記配線２の、前記導体層１５が設けられた領域を除く部分は、図１３及び図１４（ａ）に示すように、配線保護膜（ソルダレジスト）９で覆われており、前記導体層１５が設けられた領域には、例えば、錫と銀の合金（Ｓｎ−Ａｇ合金）あるいは錫（Ｓｎ）などのめっき層１０が設けられている。
【００７９】
図１５乃至図１８は、本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１５（ａ）、図１６（ａ）、図１７（ａ）、図１８（ａ）はそれぞれ、各製造工程での平面図であり、図１５（ｂ）は図１５（ａ）のＨ−Ｈ’線での断面図、図１６（ｂ）は図１６（ａ）のＨ−Ｈ’線での断面図、図１６（ｃ）は図１６（ａ）のＩ−Ｉ’線での断面図、図１７（ｂ）は図１７（ａ）のＨ−Ｈ’線での断面図、図１７（ｃ）は図１７（ａ）のＩ−Ｉ’線での断面図、図１８（ｂ）は図１８（ａ）のＨ−Ｈ’線での断面図、図１８（ｃ）は図１８（ａ）のＩ−Ｉ’線での断面図である。
【００８０】
以下、図１５乃至図１８に沿って、本実施例２の半導体装置に用いる配線基板の製造方法について説明するが、前記実施例１あるいは従来と同様の工程についてはその詳細な説明を省略する。
【００８１】
まず、図１５（ａ）及び図１５（ｂ）に示すように、例えば、ポリイミドテープなどの絶縁基板１の所定位置に開口部（ビアホール）１０１を形成し、前記絶縁基板１の一主面上に、銅箔などの導電性薄膜２’を形成する。
【００８２】
このときの手順は、例えば、金型を用いた打ち抜き加工により前記絶縁基板１の所定位置に前記開口部１０１を形成した後、接着剤（図示しない）を用いて前記絶縁基板１上に前記導電性薄膜２’を接着する方法や、前記絶縁基板１上に前記導電性薄膜２’を形成しておき、炭酸ガスレーザやエキシマレーザ等で前記絶縁基板１の所定位置に前記開口部１０１を形成する方法がある。また、前記開口部１０１はＬＧＡ型の半導体装置の外部接続端子（ランド）を形成するためのものであり、例えば、直径１００μｍから２００μｍ程度の円形に開口する。
【００８３】
次に、図１６（ａ）、図１６（ｂ）、及び図１６（ｃ）に示すように、前記導電性薄膜２’の所定位置、言い換えると、実装する半導体チップの外部電極と平面的に重なる位置の周辺が直線状に開口したレジスト膜１６を形成し、例えば、電気めっき法を用いた銅めっきにより、前記絶縁基板１の開口部１０１の内部に外部接続端子（ランド）７を形成するとともに、前記導電性薄膜２’上に、直線状の導体層１５を形成する。
【００８４】
このとき、前記導体層１５として形成する銅めっき層の厚さは、例えば、前記絶縁基板１の厚さの半分程度に形成するのが好ましく、例えば、前記絶縁基板１の厚さが４０μｍから５０μｍ程度の場合には前記導体層１５の厚さは約２０μｍ程度に形成する。また、電気めっき法を用いて前記外部接続端子７と同時に前記導体層１５を形成する場合には、前記導電性薄膜２’が形成された面上に遮蔽板を設けるなどして、途中で前記導電層１５の成長が止まるようにする。
【００８５】
次に、前記レジスト膜１６を除去し、例えば、図１７（ａ）、図１７（ｂ）、及び図１７（ｃ）に示すように、前記導電性薄膜２’上に、配線パターンに対応したレジスト膜１７を形成し、前記導電性薄膜２’をエッチングして配線２を形成する。このとき、図１７（ｂ）及び図１７（ｃ）では示していないが、前記絶縁基板１の前記導電性薄膜２’が形成された面と対向する面には、エッチング液により前記外部接続端子７がエッチングされないように、前記レジスト膜１７と同様のレジスト膜を形成しておく。
【００８６】
次に、前記レジスト膜１７を除去し、例えば、図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）に示すように、前記配線２の、前記導電層１５が形成された領域の近傍を除く領域に、配線保護膜（ソルダレジスト）９を形成した後、前記配線２の露出部分、及び前記外部接続端子７の表面（露出面）にめっき層１０を形成することにより、本実施例２の半導体装置に用いる配線基板を得ることができる。
【００８７】
前記めっき層１０は、例えば、電気めっき法を用いて、錫銀合金（Ｓｎ−Ａｇ合金）を３μｍ程度の厚さに形成する。また、前記錫銀合金は、例えば、銀の重量割合を３．５％程度にするのが好ましい。また、前記めっき層１０としては、前記錫銀合金の他に、例えば、無電解めっき法を用いて、厚さ０．５μｍ程度の錫めっき１０を形成してもよい。
【００８８】
前記手順に沿って本実施例２の半導体装置に用いる配線基板を製造した後は、従来と同様の手順に沿って、外部端子３０１上に金バンプなどの突起導体（バンプ）４が設けられた半導体チップ３をフリップチップ実装する。このとき、前記めっき層１０として前記錫銀合金（３．５％Ａｇ−Ｓｎ合金）を用いてはんだ接合をさせると、前記錫銀合金の融点が約１２１℃であるため、錫めっきによる錫金の拡散接合に比べ、低温かつ短時間で接続することができる。
【００８９】
前記半導体チップ３をフリップチップ接続したあとは、前記絶縁基板１と前記半導体チップ３の間に、例えば、熱硬化性のエポキシ系樹脂などの絶縁体５を流し込んでアンダーフィル封止をした後、必要に応じて前記半導体チップ３の周囲を絶縁体８で封止し、前記絶縁基板１を所定位置で切断して個片化すると、図１２（ａ）及び図１２（ｂ）に示したようなＬＧＡ型の半導体装置を得ることができる。
【００９０】
図１９は、本実施例２の半導体装置における作用効果を説明するための模式図であり、図１９（ａ）及び図１９（ｂ）は半導体装置を実装する工程における作用効果を説明するための断面図である。
【００９１】
本実施例２の半導体装置に用いる配線基板では、図１８（ｂ）及び図１８（ｃ）に示したように、前記絶縁基板１上に形成された前記配線２の、半導体チップ３の外部端子３０１と接続される領域の外周部に、前記配線２の端部に沿って直線状の前記導体層１５が形成されている。そのため、前記外部端子３０１上に前記バンプ４として、例えば、金などのスタッドバンプを形成した半導体チップ３をフリップチップ実装する際に、図１９（ａ）に示すように、前記バンプ４の位置がずれて、前記配線２の端部にある場合でも、熱圧着時の荷重により、前記バンプ４が前記導体層１５によって前記配線２の外側に逃げ落ちることを防げ、図１９（ｂ）に示すように、前記導体層１５ではさまれた領域に接続される。そのため、前記半導体チップ３をフリップチップ接続させる際に、位置ずれによる前記配線２と前記バンプ４の接続信頼性が低下することを防げる。
【００９２】
以上説明したように、本実施例２によれば、前記配線２の前記突起導体４が接続される領域の外側に、前記配線２の端部に沿った直線状の導体層１５を設けることにより、前記半導体チップ３をフリップチップ接続させる際に、前記半導体チップ３の外部端子３０１上に設けられたバンプ４が前記導体層１５ではさまれた領域に導かれ、前記配線２の中央部分で接続することができる。そのため、前記バンプ４の位置ずれを少なくすることができ、接続信頼性をよくすることができる。
【００９３】
また、前記バンプ４は、前記導電層１５にはさまれた状態で接続されているため、フリップチップ接続をした後は、前記導体層１５が壁の役割をして前記バンプ４が水平面内で動きにくくなり、温度サイクル等の影響を受けにくく、剥離しにくいため、接続信頼性の高い半導体装置を得ることができる。
【００９４】
また、本実施例２の半導体装置では、前記導体層１５として、電気めっき法で形成した銅めっき層を用いているが、これに限らず、例えば、ニッケル（Ｎｉ）や錫（Ｓｎ）などの金属やそれらの合金であってもよい。
【００９５】
図２０は、前記実施例２の半導体装置の変形例の概略構成を示す模式図であり、図２０（ａ）は半導体装置の平面図、図２０（ｂ）は図２０（ａ）のＪ−Ｊ’線での断面図である。
【００９６】
前記実施例２では、図１２（ｂ）に示したように、前記絶縁基板１の開口部１０１の内部に埋め込まれた銅めっき層を外部接続端子７として用いるＬＧＡ型の半導体装置を例に挙げて説明したが、これに限らず、例えば、図２０（ａ）及び図２０（ｂ）に示したように、前記絶縁基板１の開口部１０１上に、Ｐｂ−Ｓｎ系はんだ等のボール端子１３を形成したＢＧＡ（Ball Grid Array）型の半導体装置であってもよいことは言うまでもない。ただし、前記ＢＧＡ型の半導体装置の場合には、図１６（ａ）、図１６（ｂ）、及び図１６（ｃ）に示したような、前記導電性薄膜２’上に前記導体層１５を形成する際に、前記レジスト膜１６と同様のレジスト膜（裏止め剤）などで前記開口部１０１をふさいでおき、前記開口部１０１内に銅めっき層（外部接続端子７）が形成されないようにする。
【００９７】
図２１は、前記実施例２の半導体装置に用いられる配線基板の変形例の概略構成を示す模式図であり、図２１（ａ）は配線基板の平面図、図２１（ｂ）は図２１（ａ）のＫ−Ｋ’線での断面図、図２１（ｃ）は図２１（ａ）のＬ−Ｌ’線での断面図である。
【００９８】
前記実施例２の半導体装置で用いる配線基板は、前記配線２の所定位置に、図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）に示したように、前記配線２の端部に沿った直線状の導体層１５を形成したが、これに限らず、例えば、図２１（ａ）、図２１（ｂ）、及び図２１（ｃ）に示したように、環状の導体層１８を形成してもよい。この場合、前記バンプ４と前記配線２の接続部の周囲全体に前記環状の導体層１８があるため、図２１に示したような、ｘ方向及びｙ方向に対して位置ずれを防ぐ効果があるため、前記実施例２の半導体装置に比べて温度サイクルにおける接続信頼性の高い半導体装置を得ることができる。
【００９９】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【０１００】
例えば、前記実施例１及び前記実施例２では、ＬＧＡ型の半導体装置及びＢＧＡ型の半導体装置を例にあげ、前記各半導体装置において前記半導体チップをフリップチップ実装する際に用いる配線基板（インターポーザ）に設けられた配線の所定位置に突起状の導体層を設けることにより、前記配線の変形を防いだり、前記半導体チップの外部端子上に設けられた突起導体と前記配線との位置ずれ、接続不良等を防いだが、これに限らず、例えば、図１０（ａ）及び図１０（ｂ）、あるいは図２０（ａ）及び図２０（ｂ）に示したような、ＢＧＡ型の半導体装置を実装する実装基板上に設けられた配線の所定位置に、前記実施例１及び２で説明したような突起状の導体層を設けてもよいことは言うまでもない。
【０１０１】
また、例えば、前記実施例１及び２では、前記絶縁基板１の表面のみに前記配線２が設けられた配線基板を例にあげて説明しているが、これに限らず、前記絶縁基板１の前記配線２が設けられた面と対向する面、あるいは前記絶縁基板１の内部にも配線層を有するような多層配線基板を用いた場合でも、その表面の前記半導体チップあるいは前記ＢＧＡ型の半導体装置等を接続する領域に突起状の導体層を設けることにより、接続する際の位置ずれや配線の変形を低減させることができる。
【０１０２】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１０３】
（１）絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記突起導体と前記配線の位置ずれを低減させることができる。
【０１０４】
（２）絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記配線の変形を防ぐことができる。
【０１０５】
（３）絶縁基板上に配線を設けた配線基板において、外部端子上に突起導体（バンプ）を設けた半導体チップをフリップチップ接続させる際に、前記バンプと前記配線の接続不良を低減させることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）は半導体装置の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図である。
【図２】本実施例１の半導体装置の概略構成を示す模式図であり、図１（ａ）の部分拡大図である。
【図３】本実施例１の半導体装置の概略構成を示す模式図であり、図３（ａ）は図２のＢ−Ｂ’線での断面図、図３（ｂ）は図２のＣ−Ｃ’線での断面図である。
【図４】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図４（ａ）は一製造工程の平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ’線での断面図である。
【図５】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図５（ａ）は一製造工程の平面図、図５（ｂ）は図５（ａ）のＢ−Ｂ’線での断面図、図５（ｃ）は図５（ａ）のＣ−Ｃ’線での断面図である。
【図６】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図６（ａ）は一製造工程の平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’線での断面図、図６（ｃ）は図６（ａ）のＣ−Ｃ’線での断面図である。
【図７】本実施例１の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図７（ａ）は一製造工程の平面図、図７（ｂ）は図７（ａ）のＢ−Ｂ’線での断面図、図７（ｃ）は図７（ａ）のＣ−Ｃ’線での断面図である。
【図８】本実施例１の半導体装置の製造方法における作用効果を説明するための模式図であり、図８（ａ）及び図８（ｂ）はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。
【図９】本実施例１の半導体装置の製造方法における別の作用効果を説明するための模式図であり、図９（ａ）及び図９（ｂ）はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。
【図１０】前記実施例１の半導体装置の変形例を示す模式図であり、図１０（ａ）は半導体装置の概略構成を示す平面図、図１０（ｂ）は図１０（ａ）のＤ−Ｄ’線での断面図である。
【図１１】前記実施例１の半導体装置に用いる配線基板の変形例の概略構成を示す模式図であり、図１１（ａ）は配線基板の平面図、図１１（ｂ）は図１１（ａ）のＥ−Ｅ’線での断面図、図１１（ｃ）は図１１（ａ）のＦ−Ｆ’線での断面図である。
【図１２】本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１２（ａ）は半導体装置の平面図、図１２（ｂ）は図１２（ａ）のＧ−Ｇ’線での断面図である。
【図１３】本実施例２の半導体装置の概略構成を示す模式図であり、図１２（ａ）の部分拡大図である。
【図１４】本実施例２の半導体装置の概略構成を示す模式図であり、図１４（ａ）は図１３のＨ−Ｈ’線での断面図、図１４（ｂ）は図１３のＩ−Ｉ’線での断面図である。
【図１５】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１５（ａ）は一製造工程の平面図、図１５（ｂ）は図１５（ａ）のＨ−Ｈ’線での断面図である。
【図１６】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１６（ａ）は一製造工程の平面図、図１６（ｂ）は図１６（ａ）のＨ−Ｈ’線での断面図、図１６（ｃ）は図１６（ａ）のＩ−Ｉ’線での断面図である。
【図１７】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１７（ａ）は一製造工程の平面図、図１７（ｂ）は図１７（ａ）のＨ−Ｈ’線での断面図、図１７（ｃ）は図１７（ａ）のＩ−Ｉ’線での断面図である。
【図１８】本実施例２の半導体装置に用いる配線基板の製造方法を説明するための模式図であり、図１８（ａ）は一製造工程の平面図、図１８（ｂ）は図１８（ａ）のＨ−Ｈ’線での断面図、図１８（ｃ）は図１８（ａ）のＩ−Ｉ’線での断面図である。
【図１９】本実施例２の半導体装置の製造方法における作用効果を説明するための模式図であり、図１９（ａ）及び図１９（ｂ）はそれぞれ、半導体チップをフリップチップ接続する工程での断面図である。
【図２０】前記実施例２の半導体装置の変形例を示す模式図であり、図２０（ａ）は半導体装置の概略構成を示す平面図、図２０（ｂ）は図２０（ａ）のＪ−Ｊ’線での断面図である。
【図２１】前記実施例２の半導体装置に用いる配線基板の変形例の概略構成を示す模式図であり、図２１（ａ）は配線基板の平面図、図２１（ｂ）は図２１（ａ）のＫ−Ｋ’線での断面図、図２１（ｃ）は図２１（ａ）のＬ−Ｌ’線での断面図である。
【図２２】従来の半導体装置の概略構成を示す模式図であり、図２２（ａ）は半導体装置の平面図、図２２（ｂ）は図２２（ａ）のＭ−Ｍ’線での断面図である。
【図２３】従来の半導体装置の概略構成を示す模式図であり、図２３（ａ）は図２２（ｂ）の部分拡大図であり、図２３（ｂ）は図２２（ａ）のＮ−Ｎ’線での断面図である。
【図２４】従来の半導体装置の課題を説明するための模式図である。
【図２５】従来の半導体装置の課題を説明するための模式図である。
【符号の説明】
１ 絶縁基板
１０１ 開口部（ビアホール）
２ 配線
２’ 導電性薄膜
３ 半導体チップ
３０１ 半導体チップの外部端子
４ 突起導体（バンプ）
４’ 平坦加工をしていない突起導体（スタッドバンプ）
５，８ 絶縁体
６，１４，１５，１８ 導体層
７ 外部接続端子（ランド）
９ 配線保護膜（ソルダレジスト）
１０ めっき層
１１，１２，１６，１７ レジスト膜
１３ ボール端子
Claims (5)
- 絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に、前記開口部を覆う端子部を有する平坦な薄膜状の配線を設けた配線基板において、
半導体チップの外部端子が接続される領域の前記配線上にあって、該配線の中央に凹部を構成する突起状の導体層が設けられており、かつ、
前記半導体チップの外部端子が接続される領域の前記導体層及び前記配線全体を覆う、錫及び銀を含む合金からなる凹状のめっき層が設けられていることを特徴とする配線基板。 - 前記請求項１に記載の配線基板において、
前記導体層は、前記半導体チップの外部端子が接続される領域の外周部に設けられており、前記凹部底面が前記配線でなることを特徴とする配線基板。 - 前記請求項１に記載の配線基板において、
前記導体層は、前記半導体チップの外部端子が接続される領域の全面に設けられており、前記導体層の中央部の厚さが外周部の厚さより薄いことを特徴とする配線基板。 - 絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する平坦な薄膜状の配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、
前記配線は、前記突起導体が接続された領域の前記配線上にあって、該配線の中央に底面が前記配線でなる凹部を構成する突起状の導体層が設けられており、かつ、
前記突起導体が接続された領域およびその外周部に、前記導体層及び前記配線全体を覆う錫及び銀を含む合金からなるめっき層が設けられていることを特徴とする半導体装置。 - 絶縁基板の所定位置に開口部を設け、前記絶縁基板の一主面上に前記開口部を覆う端子部を有する平坦な薄膜状の配線を設け、前記絶縁基板の配線形成面上に、外部端子上に突起導体が設けられた半導体チップを、前記外部端子が前記配線と向かい合うように設け、前記配線と前記半導体チップの外部端子が前記突起導体により電気的に接続され、前記絶縁基板と前記半導体チップの間が絶縁体で封止された半導体装置において、
前記配線は、前記突起導体が接続された領域の前記配線上にあって、該配線の中央部での厚さが外周部での厚さより薄い突起状の導体層が設けられ、前記配線と前記突起導体は前記導体層を介在して接続されており、かつ、
前記突起導体が接続された領域およびその外周部に、前記導体層及び前記配線全体を覆う錫及び銀を含む合金からなるめっき層が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169203A JP3878436B2 (ja) | 2001-06-05 | 2001-06-05 | 配線基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169203A JP3878436B2 (ja) | 2001-06-05 | 2001-06-05 | 配線基板および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368155A JP2002368155A (ja) | 2002-12-20 |
| JP3878436B2 true JP3878436B2 (ja) | 2007-02-07 |
Family
ID=19011304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169203A Expired - Fee Related JP3878436B2 (ja) | 2001-06-05 | 2001-06-05 | 配線基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3878436B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005034231A1 (ja) * | 2003-10-06 | 2005-04-14 | Nec Corporation | 電子デバイスおよびその製造方法 |
| JP4540500B2 (ja) * | 2004-08-26 | 2010-09-08 | 京セラ株式会社 | 配線基板 |
| JP4490861B2 (ja) | 2005-04-25 | 2010-06-30 | 日立協和エンジニアリング株式会社 | 基板 |
| JP5183893B2 (ja) * | 2006-08-01 | 2013-04-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
| US7786600B2 (en) * | 2008-06-30 | 2010-08-31 | Hynix Semiconductor Inc. | Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire |
| TW201025462A (en) * | 2008-12-17 | 2010-07-01 | United Test Ct Inc | Semiconductor device and method for fabricating the same |
| JP5235796B2 (ja) * | 2009-06-22 | 2013-07-10 | 日立協和エンジニアリング株式会社 | 電子部品 |
| JP5784998B2 (ja) * | 2011-06-17 | 2015-09-24 | シチズン電子株式会社 | 素子実装用基板 |
| JP5800674B2 (ja) * | 2011-10-25 | 2015-10-28 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JP2018190767A (ja) * | 2017-04-28 | 2018-11-29 | 株式会社オートネットワーク技術研究所 | 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法 |
-
2001
- 2001-06-05 JP JP2001169203A patent/JP3878436B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368155A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP6408986B2 (ja) | Ｂｖａインタポーザ | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| US20020074667A1 (en) | Wiring board, semiconductor device, and process for production of wiring board | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| US11646248B2 (en) | Semiconductor device having a lead flank and method of manufacturing a semiconductor device having a lead flank | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JP3878436B2 (ja) | 配線基板および半導体装置 | |
| US20060012055A1 (en) | Semiconductor package including rivet for bonding of lead posts | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| EP3301712B1 (en) | Semiconductor package assembley | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| US6730539B2 (en) | Method of manufacturing semiconductor device package | |
| US6504239B1 (en) | Semiconductor device having dummy pattern that relieves stress | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH1167823A (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |