[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3875431B2 - Video signal converter - Google Patents

Video signal converter Download PDF

Info

Publication number
JP3875431B2
JP3875431B2 JP14861199A JP14861199A JP3875431B2 JP 3875431 B2 JP3875431 B2 JP 3875431B2 JP 14861199 A JP14861199 A JP 14861199A JP 14861199 A JP14861199 A JP 14861199A JP 3875431 B2 JP3875431 B2 JP 3875431B2
Authority
JP
Japan
Prior art keywords
signal
pixel
level
scanning
actual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14861199A
Other languages
Japanese (ja)
Other versions
JP2000341650A (en
Inventor
広史 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP14861199A priority Critical patent/JP3875431B2/en
Priority to US09/577,076 priority patent/US6377307B1/en
Publication of JP2000341650A publication Critical patent/JP2000341650A/en
Application granted granted Critical
Publication of JP3875431B2 publication Critical patent/JP3875431B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Television Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、映像信号をそれより高解像度の映像信号に変換する映像信号変換装置に関するものである。
【0002】
【従来の技術】
近年、高解像度の画像再生が可能なプラズマディスプレイ表示装置(PDP)や、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)等が注目されている。
【0003】
これら表示装置は、NTSCテレビジョン方式やPALテレビジョン方式等の標準テレビジョン方式に準拠した映像信号に比して、高解像度での表示が可能となっている。このため、標準テレビジョン方式の映像信号に基づいてこれらの表示装置に画像再生等を行う際、映像信号(実走査信号)間に補間信号を内挿する補間処理が行われていた。
【0004】
この従来の補間方法として平均値補間方法が知られている。平均値補間方法では、図7に示すように、階調レベルがX1〜X6となっている画素単位の実走査信号(○印で示す)に基づいて、補間信号(●印で示す)を生成する場合、まず、各実走査信号の1/2の階調レベルとなる上側補間成分(△印で示す)と、各実走査信号の1/2の階調レベルとなる下側補間成分(□印で示す)とを生成し、互いに隣接関係にある上側補間成分と下側補間成分とを加算することにより、階調レベルy12〜y56となる各補間走査信号を生成して、実走査信号間に内挿していた。
【0005】
例えば、実走査信号X2,X3間に内挿される補間走査信号y23は、実走査信号X2から生成される□印の下側補間成分X2/2と、実走査信号X3から生成される△印の上側補間成分X3/2との加算、すなわち、(X2/2)+(X3/2)によって生成するようにしていた。
【0006】
しかしながら、上記従来の平均値補間方法では、映像信号をサンプリングしてディジタル信号に変換する際に失われたピーク値の再現が困難であり、このため、シャープネスが失われて変換画質が低下するという問題があった。また、垂直方向に3ライン程度、水平方向に3ドット程度の幅を有する斜め線の画像に対して補間処理を行い、ピーク及びエッジの再現を行うと、実画素データのレベルと補間画素のレベルに凹凸ができる櫛歯状(ギザギザ状)妨害が発生して、画像劣化を招く問題があった。
【0007】
本発明は、上記従来技術の問題点に鑑みてなされたものであり、例えばディジタルサンプリングで失われた映像信号のピーク値を再現し、良好な変換画像を効果的に実現可能とする映像信号変換装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため本発明の映像信号変換装置は、垂直方向及び水平方向の走査線上に画素単位で配列された実走査信号に基づいて各画素間に間挿される補間画素の補間走査信号を生成して、前記実走査信号からなる映像信号を前記補間画素信号が間挿された高解像度の映像信号に変換する映像信号変換装置であって、前記実走査信号に基づいて、隣接する実走査信号のレベルを平均化する補間を行うための係数を各実走査信号のレベルに乗じて各実走査信号に対応した基準補間成分値を求める基準補間成分値演算手段と、垂直又は水平方向の走査線上で、一つの画素とその走査方向両側に配列された複数の画素の各実走査信号のレベルに基づいて求めたレベル値に、前記一つの画素の走査方向一方側に隣接する画素のレベルが前記一つの画素の走査方向他方側に隣接する画素のレベルより大きい場合は正の符号を付け、前記一つの画素の前記走査方向一方側に隣接する画素のレベルが前記一つの画素の前記走査方向他方側に隣接する画素のレベル以下の場合は負の符号を付けて、前記実走査信号毎に上側補間成分補正値を求め、該上側補間成分補正値にそれとは正負逆の符号を付けて、当該実走査信号毎に下側補間成分補正値を求める補間成分生成手段と、垂直又は水平方向の走査線上に配列される隣接する2つの画素で、前記2つの画素のうち前記走査方向一方側の画素の実走査信号における前記下側補間成分補正値に当該実走査信号における基準補間成分値を加えて第1補間成分信号を生成し、前記2つの画素のうち前記走査方向他方側の画素の実走査信号における前記上側補間成分補正値に当該実走査信号における基準補間成分値を加えて第2補間成分信号を生成し、前記第1補間成分信号に前記第2補間成分信号を加えて前記隣接する2つの画素間の前記補間走査信号を生成する補間走査信号生成手段と、垂直又は水平方向の走査線上で、一つの画素とその走査方向両側に隣接して配列された2つの画素の各実走査信号のレベルに基づいて、前記一つの画素のレベルがその走査方向両側に隣接して配列された2つの画素のレベルに対して山なりに変極する場合には、前記一つの画素のレベルを高めに補正し、前記一つの画素のレベルがその走査方向両側に隣接して配列された2つの画素のレベルに対して谷なりに変極する場合には、前記一つの画素のレベルを低めに補正する補正信号を生成する実走査信号補正手段と、前記実走査信号補正手段によって生成された補正信号の間に前記補間走査信号生成手段によって生成された補間走査信号を間挿して垂直又は水平方向の走査線上の画素データを出力する間挿処理手段と、を備えることを特徴とする。
【0009】
また、前述の特徴に加えて、前記補間成分生成手段は、前記一つの画素から走査方向一方側に配列される2つの画素における隣接する画素間のレベル差の和を出力する第1加算手段と、前記一つの画素から走査方向他方側に配列される2つの画素における隣接する画素間のレベル差の和を出力する第2加算手段と、前記一つの画素の走査方向両側に配列される2つの画素間のレベル差を出力するレベル差出力手段とを備え、前記第1加算手段の出力,前記第2加算手段の出力,前記レベル差出力手段の出力の中で最小の値をレベル調整して前記レベル値を出力することを特徴とする。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図1は本実施形態に係る映像信号変換装置1の構成を示すブロック図である。
【0013】
同図において、この映像信号変換装置1は、複数の遅延回路2〜6と、演算器7〜19、絶対値回路20〜24,33、第1の符号発生回路25、第1の最小値セレクタ回路26、補間成分生成回路27、係数回路28〜30、差分絶対値回路31,32、第2の符号発生回路34、第2の最小値セレクタ回路35、補正成分生成回路36、及び時間軸変換回路37を備えて構成されている。
【0014】
そして、例えばNTSC方式に準拠した飛越し走査(インターレス)の入力映像信号S1を順次走査(ノンインターレース)の映像信号Soutに変換して出力する構成となっている。尚、図示していないが、輝度信号Y、色差信号PB,PRについて夫々順次走査の映像信号Soutを生成するために、図1に示す映像信号変換装置1が複数組並列に設けられている。
【0015】
ここで、遅延回路2〜6は、何れも入力信号を1水平期間(1H期間)遅延して順次に出力するFIFO(first in first out)メモリ等で形成されている。したがって、遅延回路2,3,4,5は、入力映像信号(画素データ)S1より、1H,2H,3H,4H期間遅延した映像信号(以下、実走査信号(画素データ)という)S2,S3,S4,S5を出力する。遅延回路6は、演算器14の出力信号を1H期間遅延させて演算器16へ転送する。
【0016】
演算器7〜11は、夫々、2つの入力信号の差分を演算し、その差分信号を出力する減算器で形成されている。すなわち、演算器7は入力映像信号S1と実走査信号S2との差分、演算器8は実走査信号S2,S3の差分、演算器9は実走査信号S2,S4の差分、演算器10は実走査信号S3,S4の差分、演算器11は実走査信号S4,S5の差分を求めて、夫々の差分信号を出力する。
【0017】
絶対値回路20〜24は、演算器7〜11に対応付けて接続されており、上記の各差分信号の絶対値を求めて夫々の絶対値信号を出力する。そして、絶対値回路22で生成される絶対値信号m2は第1の最小値セレクタ回路26に供給される。
【0018】
演算器12,13は、2つの入力信号を加算してその加算信号を出力する加算器で形成されている。すなわち、演算器12は絶対値回路20,21で生成される上記の絶対値信号を加算し、その加算結果である加算信号m1を第1の最小値セレクタ回路26へ供給する。演算器13は絶対値回路23,24で生成される上記の絶対値信号を加算し、その加算結果である加算信号m3を第1の最小値セレクタ回路26へ供給する。
【0019】
第1の最小値セレクタ回路26は、加算信号m1,m3及び絶対値信号m2の階調レベルを比較し、そのうち最も小さな値の信号を最小値信号Mとして出力する。
【0020】
係数回路28は、最小値信号Mをk1倍することによってレベル調整し、そのレベル調整された調整最小値信号M’(=k1×M)を出力する。尚、係数k1は、0<k1<1の範囲内の値であり、本実施形態では、k1=1/4の定数に設定されている。
【0021】
第1の符号発生回路25は、実走査信号S2,S4の階調レベルを比較し、S2≦S4の関係にあれば、プラス(正)の符号を示す符号信号Fpを出力し、S2>S4の関係にあれば、マイナス(負)の符号を示す符号信号Fpを出力する。
【0022】
すなわち、図2(a)に模式的に示すように、実走査信号S2よりも2H期間前の実走査信号S4の階調レベルの方が大きい場合は、符号信号Fpはプラスとなり、図2(b)に模式的に示すように、実走査信号S2よりも実走査信号S4の階調レベルの方が小さい場合は、符号信号Fpはマイナスとなる。
【0023】
補間成分生成回路27は、調整最小値信号M’と符号信号Fpに基づいて、画素データS3に対する上側補間成分補正値Suと下側補間成分補正値Sdを生成して出力する。
【0024】
すなわち、符号信号Fpがプラス(正)の場合には、正値の上側補間成分補正値Su(=M’)と、負値の下側補間成分補正値Sd(=−M’)が生成される。したがって、符号信号Fpがプラス(正)の場合には、次式(1−a)(1−b)で表されるように、各信号Su,Sdは、
Su=M’=k1×M …(1−a)
Sd=−M’=−k1×M …(1−b)
となる。
【0025】
一方、符号信号Fpがマイナス(負)の場合には、負値の上側補間成分補正値Su(=−M’)と、正値の下側補間成分補正値Sd(=M’)が生成される。この場合には、次式(2−a)(2−b)で表されるように、各補正値Su,Sdは、
Su=−M’=−k1×M …(2−a)
Sd=M’=k1×M …(2−b)
となる。
【0026】
係数回路29は、遅延回路3から画素単位で供給される実走査信号(画素データ)S3をk2倍することによってレベル調整し、そのレベル調整された基準補間成分値Sa(=k2×S3)を出力する。尚、本実施形態では、係数k2は、k2=1/2に設定されており、その結果、基準補間成分値Saの階調レベルは、実走査信号S3の1/2に設定される。
【0027】
演算器14,15は共に加算器で形成されている。そして、演算器14は、基準補間成分値Saと下側補間成分信号Sdを加算し、それによって得れる第1補間成分信号Sda(=Sa+Sd)を出力し、遅延回路6に供給すると共に、遅延回路6は1H期間前の第1補間成分信号Sda、すなわち、実走査信号S4の下側補間成分信号を加算器からなる演算器16に供給する。演算器15は、基準補間成分値Saと上側補間成分補正値Suを加算し、それによって得れる第2補間成分信号Sua(=Sa+Su)、すなわち、実走査信号S3の上側補間成分信号を、演算器16に直接供給する。
【0028】
したがって、第1補間成分信号Sdaと第2補間成分信号Suaは、次式(3−a)(3−b)で表されるように、
Sda=Sa+Sd …(3−a)
Sua=Sa+Su …(3−b)
となる。
【0029】
ここで、符号信号Fpがプラス(正)の場合には、第1補間成分信号Sdaは、図3(a)中の△印で示すように、基準補間成分信号Saよりも、−k1×Mだけ小さな値となり、第2補間成分信号Suaは、□印で示すように、基準補間成分信号Saよりも、k1×Mだけ大きな値となる。
【0030】
また、符号信号Fpがマイナス(負)の場合には、第1補間成分信号Sdaは、図3(b)中の△印で示すように、基準補間成分信号Saよりも、k1×Mだけ大きな値となり、第2補間成分信号Suaは、□印で示すように、基準補間成分信号Saよりも、−k1×Mだけ小さな値となる。
【0031】
このように、第1,第2補間成分信号Sda,Suaは、実走査信号(実画素データ)S3の上側と下側に位置する実走査信号(実画素データ)S2,S4の階調レベルの変化傾向に応じた値に設定される。
【0032】
そして、これら第1,第2補間成分信号Sda,Suaを演算器16が加算することで、現フィールドにおける垂直方向に連なる実走査信号(実画素データ)間に内挿するための補間走査信号(補正画素データ)Cvが生成されて、時間軸変換回路37に供給される。
【0033】
尚、図1に示すように、第1補間成分信号Sdaは、遅延回路6によって1H期間遅延されてから演算器16で第2補間成分信号Suaと加算される。このため、現時点で生成された第2補間成分信号(画素データS3の上側補間成分信号)Suaと、1H期間前に生成された第1補間成分信号(画素データS4の下側補間成分信号)Sdaとが加算されることによって、実走査信号(実画素データ)S3とS4の間に内挿するための補間走査信号(補間画素データ)Cvが生成されるようになっている。
【0034】
次に、差分絶対値回路31,32は共に、2入力信号の差分を求める減算器と、その減算器で生成される差分信号の絶対値を求める絶対値回路で形成されている。差分絶対値回路31は、実走査信号(実画素データ)S3,S4の差分の絶対値|S4−S3|を求めて、その絶対値信号n1を第2の最小値セレクタ回路35へ供給する。差分絶対値回路32は、実走査信号(実画素データ)S4,S5の差分の絶対値|S5−S4|を求めて、その絶対値信号n2を第2の最小値セレクタ回路35へ供給する。
【0035】
演算器17,18は、夫々加算器と減算器で形成され、係数回路30は、予め所定定数の係数k3が設定されている。尚、本実施形態では、係数k3は、k3=1/2の定数に設定されている。
【0036】
そして、演算器17が実走査信号(実画素データ)S3とS5を加算し、その加算信号(S3+S5)を係数回路30がk3倍にして出力し、更に、演算器18が係数回路30の出力から実走査信号(実画素データ)S4を減算することによって、次式(5)で表される調整成分信号Shを生成する。
Sh=S4−k3×(S3+S5) …(5)
絶対値回路33は、調整成分信号Shの絶対値|Sh|を求め、それによって生成される絶対値信号n3を第2の最小値セレクタ回路35へ供給する。
【0037】
符号発生回路34は、調整成分信号Shの極性を調べ、Sh≧0の場合には、プラス(正)の符号を表す符号信号Fcを出力し、Sh<0の場合には、マイナス(負)の符号を表す符号信号Fcを出力して、補正成分生成回路36へ供給する。
【0038】
すなわち、図4(a)に示すように、垂直方向に連なる3本の実走査線上に位置する実走査信号(実画素データ)S3,S4,S5のうち、実走査信号S4の階調レベルが実走査信号S3,S5に対して山なりに変極する場合には、上記式(5)の関係から、調整成分信号Shは、Sh≧0となる。したがって、実走査信号S3,S5に対する実走査信号S4の正のエッジ検出が行われることになり、更に、この場合には、符号信号Fcはプラスとなる。
【0039】
また、図4(b)に示すように、垂直方向に連なる3本の実走査線上に位置する実走査信号S3,S4,S5のうち、実走査信号S4の階調レベルが実走査信号S3,S5に対して谷なりに変極する場合には、上記式(5)の関係から、調整成分信号Shは、Sh<0となる。したがって、実走査信号S3,S5に対する実走査信号S4の負のエッジ検出が行われることになり、更に、この場合には、符号信号Fcはマイナスとなる。
【0040】
第2の最小値セレクタ回路35は、絶対値信号n1〜n3を比較し、そのうち最も小さな値の信号を最小値信号Nとして出力する。
【0041】
補正成分生成回路36は、最小値信号Nと符号信号Fcに基づいて、補正成分信号Scを生成して出力する。すなわち、符号信号Fcがマイナスであれば、補正成分信号Scは、Sc=−Nとなり、符号信号Fcがプラスであれば、補間成分信号Scは、Sc=Nとなる。
【0042】
演算器19は、補正成分信号Scと遅延回路4から供給される実走査信号S4とを加算(混合)し、その加算結果を補正信号Ccとして時間軸変換回路37へ供給する。すなわち、符号信号Fcがマイナスであれば、補正信号Ccは、Cc=−N+S4となり、符号信号Fcがプラスであれば、補正信号Ccは、Cc=N+S4となる。
【0043】
より詳細に述べれば、図4(a)に示したように、実走査信号S4の階調レベルが実走査信号S3,S5に対して山なりに変極する場合には、補正信号Ccは、同図中の点線の○印で示されるように、Cc=N+S4の関係に基づいて実走査信号S4よりも高い階調レベルに補正される。
【0044】
また、図4(b)に示したように、実走査信号S4の階調レベルが実走査信号S3,S5に対して谷なりに変極する場合には、補正信号Ccは、同図中の点線の○印で示されるように、Cc=−N+S4の関係に基づいて実走査信号S4よりも低い階調レベルに補正される
そして、時間軸変換回路37が、上記の補間走査信号Cvと補正信号Ccを交互に間挿することで、飛越し走査の実走査信号から順次走査の映像信号Soutを生成する。したがって、実走査信号S4は補正信号Ccに置き換えられることとなり、その補正信号Ccを元の実走査線上の実走査信号として、補間走査信号Cvと共に間挿処理される。
【0045】
次に、かかる構成を有する映像信号変換装置1の動作を図5及び図6を参照して説明する。尚、図5は、現フィールド内における映像信号(実走査信号)の時間・空間的な画素単位での配列の一例を示す説明図であり、実走査信号を○印で示し、補間走査信号を□印で示している。また、各画素単位の実走査信号は、水平方向と垂直方向にマトリックス配列されているものとして、行番号iと列番号jで夫々の配列位置が示されている。また、垂直方向に互いに隣接する実走査信号間の時間が1H期間であり、水平方向に互いに隣接する実走査信号間が1ドット期間(1D)であることを示している。
【0046】
図5において、実走査信号S3がi行j列の位置に該当するものとすると、他の実走査信号S1,S2,S4,S5もi行に沿って1H期間ずつずれた位置に該当することになる。
【0047】
ここで、実走査信号S3,S4間の位置に間挿すべき補間走査信号Cvは、図2及び図3で説明したように、第1,第2補間成分信号Sda,Suaを加算することによって生成され、時間軸変換回路37における間挿処理によって、その間挿位置に配列される。
【0048】
すなわち、図6に示すように、実走査信号S3を基準として生成される第2補間成分信号(画素データS3の上側補間成分信号)Suaと、1H期間前の実走査信号S4を基準として生成される第1補間成分信号(画素データS4の下側補間成分信号)Sdaとを演算器16が加算することにより補間走査信号Cvが生成され、この補間走査信号Cvが、同図中の●印で示す補間走査信号Cv34となる。また、他の補間走査信号Cv12,Cv23,Cv45,〜も同様にして求められる。
【0049】
更に、演算器19が補正成分生成回路36から出力される補正成分信号Scと実走査信号S4とを加算することによって補正信号Ccを生成し、時間軸変換回路37が、この補正信号Ccを実走査信号S4の位置に置き換えて配列する。すなわち、図6中の○印で示す各実走査信号S1,S2,S3,S4,S5〜は、夫々階調レベルの調整された補正信号Ccとして変換されて、元の実走査線の位置に配列される。
【0050】
そして、かかる処理が飛越し走査の映像信号に対して連続的に行われる結果、飛越し走査の映像信号から順次走査の映像信号が生成される。
【0051】
尚、上述の実施形態では垂直方向において画素データ数(走査線数)を倍にする例を示したが、これに限らず、水平方向において画素データ数を倍にする構成に適用できる。この場合には、図1中の1H遅延回路2,3,4,5,6を、1D期間ずつ遅延する遅延回路とし、残余の演算器7〜16と絶対値回路20〜24、符号発生回路25、最小値セレクタ回路26、係数回路28を図1と同様の接続にした構成とすれば良い。そして、この構成では、図1中の補間走査信号Cvが、同一走査線上において隣接関係にある画素データの間に間挿すべき水平補間画素データChとして生成される。
【0052】
特に、従来技術の平均値補間方法では、図7に示したように、映像信号をサンプリングしてディジタル信号に変換する際に失われたピーク値の再現が困難であったのに対し、本実施形態では、図6中の●印にて示したように、このピーク値の再現性を向上させ、画像の輪郭部でのエッジコントラストを明確に再生することができる。
【0053】
また、垂直方向に3ライン程度、水平方向に3ドット程度の幅を有する斜め線の画像に対して上述のような補間処理を行い、ピーク及びエッジの再現を行うと櫛歯状(ギザギザ状)の妨害が発生して、画像劣化を招来する。しかし、本実施形態によれば、図6の○印で示したように、実画素データ自体にもこの妨害をキャンセルするように補正値を加えているため、実走査信号と補間走査信号との階調レベルの変化が滑らかとなり、高品質の画像等を実現することができる。
【0054】
以上説明したように、垂直方向及び水平方向の走査線上に画素単位で配列された実走査信号に基づいて各画素間に間挿される補間画素の補間走査信号を生成して、前記実走査信号からなる映像信号を前記補間画素信号が間挿された高解像度の映像信号に変換する映像信号変換装置であって、前記実走査信号に基づいて、隣接する実走査信号のレベルを平均化する補間を行うための係数を各実走査信号のレベルに乗じて各実走査信号に対応した基準補間成分値を求める基準補間成分値演算手段と、垂直又は水平方向の走査線上で、一つの画素とその走査方向両側に配列された複数の画素の各実走査信号のレベルに基づいて求めたレベル値に、前記一つの画素の走査方向一方側に隣接する画素のレベルが前記一つの画素の走査方向他方側に隣接する画素のレベルより大きい場合は正の符号を付け、前記一つの画素の前記走査方向一方側に隣接する画素のレベルが前記一つの画素の前記走査方向他方側に隣接する画素のレベル以下の場合は負の符号を付けて、前記実走査信号毎に上側補間成分補正値を求め、該上側補間成分補正値にそれとは正負逆の符号を付けて、当該実走査信号毎に下側補間成分補正値を求める補間成分生成手段と、垂直又は水平方向の走査線上に配列される隣接する2つの画素で、前記2つの画素のうち前記走査方向一方側の画素の実走査信号における前記下側補間成分補正値に当該実走査信号における基準補間成分値を加えて第1補間成分信号を生成し、前記2つの画素のうち前記走査方向他方側の画素の実走査信号における前記上側補間成分補正値に当該実走査信号における基準補間成分値を加えて第2補間成分信号を生成し、前記第1補間成分信号に前記第2補間成分信号を加えて前記隣接する2つの画素間の前記補間走査信号を生成する補間走査信号生成手段と、垂直又は水平方向の走査線上で、一つの画素とその走査方向両側に隣接して配列された2つの画素の各実走査信号のレベルに基づいて、前記一つの画素のレベルがその走査方向両側に隣接して配列された2つの画素のレベルに対して山なりに変極する場合には、前記一つの画素のレベルを高めに補正し、前記一つの画素のレベルがその走査方向両側に隣接して配列された2つの画素のレベルに対して谷なりに変極する場合には、前記一つの画素のレベルを低めに補正する補正信号を生成する実走査信号補正手段と、前記実走査信号補正手段によって生成された補正信号の間に前記補間走査信号生成手段によって生成された補間走査信号を間挿して垂直又は水平方向の走査線上の画素データを出力する間挿処理手段と、を備えることで、補間画素におけるピーク値の再現性を向上させ、画像の輪郭部でのエッジコントラストを明確に再生することができると共に、実走査信号のレベルと補間走査信号のレベルがジグザグ状になる櫛歯状の妨害をキャンセルすることができ、実走査信号との階調レベルの変化を滑らかにして高品質の画像等を実現することができる。
【図面の簡単な説明】
【図1】本実施形態に係る映像信号変換装置の構成を示すブロック図である。
【図2】第1の符号発生回路の機能を説明するための説明図である。
【図3】第1補間成分信号と第2補間成分信号の階調レベルを示す説明図である。
【図4】第2の符号発生回路の機能を説明するための説明図である。
【図5】実走査信号と補間走査信号等の時間・空間的一配列を示す説明図である。
【図6】垂直方向における間挿過程を説明するための説明図である。
【図7】従来の平均値補間法による補間走査信号の生成過程を示す説明図である。
【符号の説明】
1…映像信号変換装置
2〜6…遅延回路
7〜19…演算器
20〜24,33…絶対値回路
25…第1の符号発生回路
26…第1の最小値セレクタ回路
27…補間成分生成回路
28〜30…係数回路
31,32…差分絶対値回路
34…第2の符号発生回路
35…第2の最小値セレクタ回路
36…補正成分生成回路
37…時間軸変換回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal conversion apparatus that converts a video signal into a video signal having a higher resolution.
[0002]
[Prior art]
In recent years, a plasma display display device (PDP), a liquid crystal display device (LCD), an electroluminescence display device (EL), and the like capable of reproducing a high resolution image have attracted attention.
[0003]
These display devices can display at a higher resolution than a video signal conforming to a standard television system such as the NTSC television system or the PAL television system. For this reason, when performing image reproduction or the like on these display devices based on standard television video signals, interpolation processing for interpolating interpolation signals between video signals (actual scanning signals) has been performed.
[0004]
An average value interpolation method is known as this conventional interpolation method. In the average value interpolation method, as shown in FIG.1~ X6When an interpolation signal (indicated by a black circle) is generated on the basis of the actual pixel scanning signal (indicated by a circle), first, an upper side having a gradation level that is ½ of each actual scanning signal. Interpolation components (indicated by Δ) and lower interpolation components (indicated by □) that are half the gradation level of each actual scanning signal are generated, and the upper interpolation component and the lower side that are adjacent to each other are generated. By adding the interpolation component, the gradation level y12~ Y56Each interpolated scanning signal is generated and interpolated between the actual scanning signals.
[0005]
For example, the actual scanning signal X2, XThreeInterpolated scanning signal y interpolated betweentwenty threeIs the actual scanning signal X2Lower interpolation component X generated from □2/ 2 and actual scanning signal XThreeUpper interpolation component X of Δ mark generated fromThree/ 2, ie, (X2/ 2) + (XThree/ 2).
[0006]
  However, in the conventional average value interpolation method, it is difficult to reproduce the peak value lost when the video signal is sampled and converted into a digital signal, and as a result, the sharpness is lost and the conversion image quality is lowered. There was a problem.In addition, when interpolation processing is performed on an image of an oblique line having a width of about 3 lines in the vertical direction and about 3 dots in the horizontal direction, and the peak and edge are reproduced, the level of the actual pixel data and the level of the interpolation pixel There is a problem in that the image is deteriorated due to occurrence of a comb-tooth-like (gray-like) interference that can be uneven.
[0007]
The present invention has been made in view of the above-mentioned problems of the prior art. For example, video signal conversion that reproduces the peak value of a video signal lost by digital sampling and can effectively realize a good converted image. An object is to provide an apparatus.
[0008]
[Means for Solving the Problems]
  In order to achieve the above object, a video signal conversion apparatus according to the present invention comprises:Based on the actual scanning signal arranged in units of pixels on the vertical and horizontal scanning lines, an interpolated pixel interpolated scanning signal is generated, and the video signal composed of the actual scanning signal is interpolated. A video signal conversion device for converting into a high-resolution video signal in which pixel signals are interpolated, and each of coefficients for performing interpolation for averaging the levels of adjacent actual scanning signals based on the actual scanning signal Reference interpolation component value calculation means for obtaining a reference interpolation component value corresponding to each actual scanning signal by multiplying the level of the actual scanning signal, and one pixel and arranged on both sides in the scanning direction on the vertical or horizontal scanning line The level of the pixel adjacent to one side in the scanning direction of the one pixel is equal to the level of the pixel adjacent to the other side in the scanning direction of the one pixel. Greater If the level of a pixel adjacent to one side in the scanning direction of the one pixel is equal to or lower than the level of a pixel adjacent to the other side in the scanning direction of the one pixel, a negative sign is assigned. In addition, an upper interpolation component correction value is obtained for each actual scanning signal, and a positive or negative sign is added to the upper interpolation component correction value to obtain a lower interpolation component correction value for each actual scanning signal. The generation means and two adjacent pixels arranged on the vertical or horizontal scanning line, the actual interpolation signal in the actual scanning signal of the pixel on the one side in the scanning direction out of the two pixels. A reference interpolation component value in the scanning signal is added to generate a first interpolation component signal, and the upper interpolation component correction value in the actual scanning signal of the pixel on the other side in the scanning direction of the two pixels is added to the reference in the actual scanning signal. interpolation An interpolation scanning signal generating means for generating a second interpolation component signal by adding a fractional value and generating the interpolation scanning signal between the two adjacent pixels by adding the second interpolation component signal to the first interpolation component signal Based on the actual scanning signal levels of one pixel and two pixels arranged adjacent to both sides in the scanning direction on the vertical or horizontal scanning line, the level of the one pixel is determined in the scanning direction. In the case where the level of the two pixels arranged adjacent to both sides changes in a mountain-like manner, the level of the one pixel is corrected to be higher, and the level of the one pixel is on both sides in the scanning direction. An actual scanning signal correcting means for generating a correction signal for correcting the level of the one pixel to be lower when the level is changed in a valley with respect to the level of two pixels arranged adjacent to each other; and the actual scanning Generated by signal correction means Interpolating processing means for interpolating the interpolated scanning signal generated by the interpolated scanning signal generating means between correction signals and outputting pixel data on a vertical or horizontal scanning line.It is characterized by that.
[0009]
In addition to the above-described feature, the interpolation component generation unit includes a first addition unit that outputs a sum of level differences between adjacent pixels in two pixels arranged on one side in the scanning direction from the one pixel. A second adding means for outputting a sum of level differences between adjacent pixels in two pixels arranged on the other side in the scanning direction from the one pixel, and two arranged on both sides in the scanning direction of the one pixel. Level difference output means for outputting a level difference between pixels, and adjusting the level of a minimum value among the output of the first addition means, the output of the second addition means, and the output of the level difference output means The level value is output.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a video signal conversion apparatus 1 according to the present embodiment.
[0013]
In the figure, this video signal conversion apparatus 1 includes a plurality of delay circuits 2 to 6, arithmetic units 7 to 19, absolute value circuits 20 to 24, 33, a first code generation circuit 25, a first minimum value selector. Circuit 26, interpolation component generation circuit 27, coefficient circuits 28 to 30, difference absolute value circuits 31 and 32, second code generation circuit 34, second minimum value selector circuit 35, correction component generation circuit 36, and time axis conversion A circuit 37 is provided.
[0014]
Then, for example, an interlaced input video signal S1 conforming to the NTSC system is converted into a sequential scanning (non-interlaced) video signal Sout and output. Although not shown, the luminance signal Y and the color difference signal PB, PR1 are provided in parallel in order to generate sequentially scanned video signals Sout.
[0015]
Here, each of the delay circuits 2 to 6 is formed by a FIFO (first in first out) memory or the like that sequentially outputs an input signal with a delay of one horizontal period (1H period). Therefore, the delay circuits 2, 3, 4 and 5 are video signals (hereinafter referred to as actual scanning signals (pixel data)) S2 and S3 which are delayed by 1H, 2H, 3H and 4H periods from the input video signal (pixel data) S1. , S4, S5 are output. The delay circuit 6 transfers the output signal of the arithmetic unit 14 to the arithmetic unit 16 with a delay of 1H period.
[0016]
The calculators 7 to 11 are each formed of a subtractor that calculates a difference between two input signals and outputs the difference signal. That is, the computing unit 7 is the difference between the input video signal S1 and the actual scanning signal S2, the computing unit 8 is the difference between the actual scanning signals S2 and S3, the computing unit 9 is the difference between the actual scanning signals S2 and S4, and the computing unit 10 is the actual one. The difference between the scanning signals S3 and S4, the calculator 11 calculates the difference between the actual scanning signals S4 and S5, and outputs each difference signal.
[0017]
The absolute value circuits 20 to 24 are connected in association with the calculators 7 to 11, calculate the absolute value of each of the above difference signals, and output the respective absolute value signals. The absolute value signal m2 generated by the absolute value circuit 22 is supplied to the first minimum value selector circuit 26.
[0018]
The arithmetic units 12 and 13 are formed by an adder that adds two input signals and outputs the added signal. That is, the arithmetic unit 12 adds the above absolute value signals generated by the absolute value circuits 20 and 21, and supplies an addition signal m 1 as a result of the addition to the first minimum value selector circuit 26. The arithmetic unit 13 adds the absolute value signals generated by the absolute value circuits 23 and 24, and supplies an addition signal m3 as a result of the addition to the first minimum value selector circuit 26.
[0019]
The first minimum value selector circuit 26 compares the gradation levels of the addition signals m1 and m3 and the absolute value signal m2, and outputs the signal having the smallest value as the minimum value signal M.
[0020]
The coefficient circuit 28 adjusts the level by multiplying the minimum value signal M by k1, and outputs the adjusted minimum value signal M ′ (= k1 × M) whose level is adjusted. The coefficient k1 is a value in the range of 0 <k1 <1, and in this embodiment, the coefficient k1 is set to a constant of k1 = 1/4.
[0021]
The first code generation circuit 25 compares the gray levels of the actual scanning signals S2 and S4, and outputs a code signal Fp indicating a plus (positive) sign if S2 ≦ S4, and S2> S4. If the relationship is, a sign signal Fp indicating a minus (negative) sign is output.
[0022]
That is, as schematically shown in FIG. 2A, when the gradation level of the actual scanning signal S4 2H before the actual scanning signal S2 is larger than that of the actual scanning signal S2, the code signal Fp becomes positive, and FIG. As schematically shown in b), when the gradation level of the actual scanning signal S4 is smaller than the actual scanning signal S2, the sign signal Fp is negative.
[0023]
The interpolation component generation circuit 27 generates and outputs an upper interpolation component correction value Su and a lower interpolation component correction value Sd for the pixel data S3 based on the adjustment minimum value signal M ′ and the sign signal Fp.
[0024]
That is, when the sign signal Fp is positive (positive), a positive upper interpolation component correction value Su (= M ′) and a negative lower interpolation component correction value Sd (= −M ′) are generated. The Therefore, when the sign signal Fp is positive (positive), each signal Su, Sd is expressed by the following equations (1-a) (1-b):
Su = M ′ = k1 × M (1-a)
Sd = −M ′ = − k1 × M (1-b)
It becomes.
[0025]
On the other hand, when the sign signal Fp is negative (negative), a negative upper interpolation component correction value Su (= −M ′) and a positive lower interpolation component correction value Sd (= M ′) are generated. The In this case, as represented by the following equations (2-a) (2-b), the correction values Su and Sd are
Su = −M ′ = − k1 × M (2-a)
Sd = M ′ = k1 × M (2-b)
It becomes.
[0026]
The coefficient circuit 29 adjusts the level by multiplying the actual scanning signal (pixel data) S3 supplied in units of pixels from the delay circuit 3 by k2, and the level-adjusted reference interpolation component value Sa (= k2 × S3). Output. In this embodiment, the coefficient k2 is set to k2 = 1/2, and as a result, the gradation level of the reference interpolation component value Sa is set to 1/2 of the actual scanning signal S3.
[0027]
The computing units 14 and 15 are both formed by adders. The computing unit 14 adds the reference interpolation component value Sa and the lower interpolation component signal Sd, outputs a first interpolation component signal Sda (= Sa + Sd) obtained thereby, and supplies the first interpolation component signal Sda (= Sa + Sd) to the delay circuit 6. The circuit 6 supplies the first interpolation component signal Sda before 1H period, that is, the lower interpolation component signal of the actual scanning signal S4, to the calculator 16 composed of an adder. The calculator 15 adds the reference interpolation component value Sa and the upper interpolation component correction value Su, and calculates the second interpolation component signal Sua (= Sa + Su) obtained thereby, that is, the upper interpolation component signal of the actual scanning signal S3. Supply directly to the vessel 16.
[0028]
Therefore, the first interpolation component signal Sda and the second interpolation component signal Sua are expressed by the following equations (3-a) and (3-b):
Sda = Sa + Sd (3-a)
Sua = Sa + Su (3-b)
It becomes.
[0029]
Here, when the sign signal Fp is positive (positive), the first interpolation component signal Sda is −k1 × M than the reference interpolation component signal Sa, as indicated by Δ in FIG. The second interpolation component signal Sua becomes a value larger by k1 × M than the reference interpolation component signal Sa, as indicated by □.
[0030]
When the sign signal Fp is negative (negative), the first interpolation component signal Sda is larger by k1 × M than the reference interpolation component signal Sa, as indicated by the Δ mark in FIG. The second interpolation component signal Sua becomes a value smaller by −k1 × M than the reference interpolation component signal Sa, as indicated by the □ mark.
[0031]
In this way, the first and second interpolation component signals Sda and Sua have the gradation levels of the actual scanning signals (actual pixel data) S2 and S4 located above and below the actual scanning signal (actual pixel data) S3. It is set to a value according to the change tendency.
[0032]
Then, the arithmetic unit 16 adds the first and second interpolation component signals Sda and Sua to interpolate between the actual scanning signals (actual pixel data) that are continuous in the vertical direction in the current field ( Correction pixel data) Cv is generated and supplied to the time axis conversion circuit 37.
[0033]
As shown in FIG. 1, the first interpolation component signal Sda is delayed by 1H period by the delay circuit 6 and then added to the second interpolation component signal Sua by the calculator 16. For this reason, the second interpolation component signal (upper interpolation component signal of the pixel data S3) Sua generated at the present time and the first interpolation component signal (lower interpolation component signal of the pixel data S4) Sda generated 1H before. Are added to generate an interpolated scanning signal (interpolated pixel data) Cv for interpolation between actual scanning signals (actual pixel data) S3 and S4.
[0034]
Next, the difference absolute value circuits 31 and 32 are both formed of a subtractor for obtaining a difference between two input signals and an absolute value circuit for obtaining an absolute value of a difference signal generated by the subtracter. The difference absolute value circuit 31 calculates the absolute value | S4-S3 | of the difference between the actual scanning signals (actual pixel data) S3 and S4 and supplies the absolute value signal n1 to the second minimum value selector circuit 35. The difference absolute value circuit 32 obtains the absolute value | S5-S4 | of the difference between the actual scanning signals (actual pixel data) S4 and S5 and supplies the absolute value signal n2 to the second minimum value selector circuit 35.
[0035]
The arithmetic units 17 and 18 are each formed by an adder and a subtracter, and the coefficient circuit 30 is set with a predetermined constant coefficient k3 in advance. In the present embodiment, the coefficient k3 is set to a constant k3 = 1/2.
[0036]
  Then, the arithmetic unit 17 adds the actual scanning signals (actual pixel data) S3 and S5, and the addition signal (S3 + S5) is output by the coefficient circuit 30 multiplied by k3, and further, the arithmetic unit 18 outputs the output of the coefficient circuit 30. Is subtracted from the actual scanning signal (actual pixel data) S4 to generate an adjustment component signal Sh represented by the following equation (5).
Sh = S4-k3 × (S3 + S5) ... (5)
  The absolute value circuit 33 obtains the absolute value | Sh | of the adjustment component signal Sh and supplies the absolute value signal n3 generated thereby to the second minimum value selector circuit 35.
[0037]
The sign generation circuit 34 checks the polarity of the adjustment component signal Sh, and outputs a sign signal Fc representing a plus (positive) sign when Sh ≧ 0, and minus (negative) when Sh <0. Is output to the correction component generation circuit 36.
[0038]
That is, as shown in FIG. 4A, among the actual scanning signals (actual pixel data) S3, S4, and S5 positioned on the three actual scanning lines that are continuous in the vertical direction, the gradation level of the actual scanning signal S4 is In the case where the actual scanning signals S3 and S5 change in a mountain-like manner, the adjustment component signal Sh becomes Sh ≧ 0 from the relationship of the above equation (5). Therefore, positive edge detection of the actual scanning signal S4 with respect to the actual scanning signals S3 and S5 is performed, and in this case, the sign signal Fc is positive.
[0039]
Further, as shown in FIG. 4B, among the actual scanning signals S3, S4, and S5 positioned on the three actual scanning lines that are continuous in the vertical direction, the gradation level of the actual scanning signal S4 is the actual scanning signal S3. In the case of changing to a valley with respect to S5, the adjustment component signal Sh is Sh <0 from the relationship of the above equation (5). Accordingly, the negative edge detection of the actual scanning signal S4 with respect to the actual scanning signals S3 and S5 is performed, and in this case, the sign signal Fc is negative.
[0040]
The second minimum value selector circuit 35 compares the absolute value signals n <b> 1 to n <b> 3 and outputs the signal having the smallest value as the minimum value signal N.
[0041]
The correction component generation circuit 36 generates and outputs a correction component signal Sc based on the minimum value signal N and the sign signal Fc. That is, if the sign signal Fc is negative, the correction component signal Sc is Sc = −N, and if the sign signal Fc is positive, the interpolation component signal Sc is Sc = N.
[0042]
The arithmetic unit 19 adds (mixes) the correction component signal Sc and the actual scanning signal S4 supplied from the delay circuit 4, and supplies the addition result to the time axis conversion circuit 37 as a correction signal Cc. That is, if the sign signal Fc is negative, the correction signal Cc is Cc = −N + S4. If the sign signal Fc is positive, the correction signal Cc is Cc = N + S4.
[0043]
More specifically, as shown in FIG. 4A, when the gradation level of the actual scanning signal S4 changes in a mountainous manner relative to the actual scanning signals S3 and S5, the correction signal Cc is As indicated by the dotted circles in the figure, the gradation level is corrected to be higher than that of the actual scanning signal S4 based on the relationship of Cc = N + S4.
[0044]
Further, as shown in FIG. 4B, when the gradation level of the actual scanning signal S4 changes in a valley shape with respect to the actual scanning signals S3 and S5, the correction signal Cc is As indicated by a dotted circle, the gradation level is corrected to be lower than that of the actual scanning signal S4 based on the relationship of Cc = −N + S4.
Then, the time axis conversion circuit 37 alternately interpolates the interpolation scanning signal Cv and the correction signal Cc, thereby generating a video signal Sout for sequential scanning from the actual scanning signal for interlaced scanning. Accordingly, the actual scanning signal S4 is replaced with the correction signal Cc, and the correction signal Cc is interpolated together with the interpolation scanning signal Cv as the actual scanning signal on the original actual scanning line.
[0045]
Next, the operation of the video signal conversion apparatus 1 having such a configuration will be described with reference to FIGS. FIG. 5 is an explanatory diagram showing an example of the arrangement of video signals (actual scanning signals) in the current field in temporal and spatial pixel units, where the actual scanning signal is indicated by a circle and the interpolated scanning signal is indicated. It is indicated by □. Further, the actual scanning signals for each pixel are arranged in a matrix in the horizontal direction and the vertical direction, and the array positions are indicated by row numbers i and column numbers j. In addition, the time between actual scanning signals adjacent to each other in the vertical direction is 1H period, and the interval between actual scanning signals adjacent to each other in the horizontal direction is one dot period (1D).
[0046]
In FIG. 5, if the actual scanning signal S3 corresponds to the position of i rows and j columns, the other actual scanning signals S1, S2, S4 and S5 also correspond to positions shifted by 1H period along the i row. become.
[0047]
Here, the interpolation scanning signal Cv to be inserted at the position between the actual scanning signals S3 and S4 is generated by adding the first and second interpolation component signals Sda and Sua as described in FIGS. Then, by the interpolating process in the time axis conversion circuit 37, they are arranged at the interpolating position.
[0048]
  That is, as shown in FIG. 6, the second interpolation component signal (upper interpolation component signal of the pixel data S3) Sua generated based on the actual scanning signal S3 and the actual scanning signal S4 before 1H period are generated. First interpolation componentsignalAn interpolation scanning signal Cv is generated by the arithmetic unit 16 adding (lower interpolation component signal) Sda (pixel data S4), and this interpolation scanning signal Cv is interpolated with the interpolation scanning signal Cv34 indicated by ● in FIG. Become. Further, other interpolation scanning signals Cv12, Cv23, Cv45,...
[0049]
Further, the arithmetic unit 19 adds the correction component signal Sc output from the correction component generation circuit 36 and the actual scanning signal S4 to generate a correction signal Cc, and the time axis conversion circuit 37 executes the correction signal Cc. It replaces and arranges at the position of the scanning signal S4. That is, each of the actual scanning signals S1, S2, S3, S4, and S5 indicated by the circles in FIG. 6 is converted as a correction signal Cc whose gradation level is adjusted, and is returned to the position of the original actual scanning line. Arranged.
[0050]
As a result of such processing being continuously performed on the interlaced video signal, a progressively scanned video signal is generated from the interlaced video signal.
[0051]
In the above-described embodiment, an example in which the number of pixel data (the number of scanning lines) is doubled in the vertical direction has been described. However, the present invention is not limited thereto, and the present invention can be applied to a configuration in which the number of pixel data is doubled in the horizontal direction. In this case, the 1H delay circuits 2, 3, 4, 5 and 6 in FIG. 1 are set as delay circuits that delay by 1D period, and the remaining arithmetic units 7 to 16, absolute value circuits 20 to 24, and code generation circuit 25, the minimum value selector circuit 26 and the coefficient circuit 28 may be configured in the same connection as in FIG. In this configuration, the interpolated scanning signal Cv in FIG. 1 is generated as horizontal interpolated pixel data Ch to be inserted between adjacent pixel data on the same scanning line.
[0052]
In particular, in the average value interpolation method of the prior art, as shown in FIG. 7, it was difficult to reproduce the peak value lost when the video signal was sampled and converted into a digital signal. In the embodiment, as indicated by the ● marks in FIG. 6, the reproducibility of the peak value can be improved, and the edge contrast at the contour portion of the image can be clearly reproduced.
[0053]
In addition, when the above-described interpolation processing is performed on an oblique line image having a width of about 3 lines in the vertical direction and about 3 dots in the horizontal direction, and peaks and edges are reproduced, a comb-like shape (a jagged shape) is obtained. Will cause image degradation. However, according to the present embodiment, as indicated by the circles in FIG. 6, the correction value is added to the actual pixel data itself so as to cancel this interference. The gradation level changes smoothly, and a high-quality image or the like can be realized.
[0054]
As described above, the interpolated pixel interpolated scanning signal is generated based on the actual scanning signal arranged in units of pixels on the vertical and horizontal scanning lines, and the interpolated scanning signal is generated from the actual scanning signal. A video signal conversion device that converts a video signal to a high-resolution video signal interpolated with the interpolated pixel signal, and interpolates an average of the levels of adjacent actual scanning signals based on the actual scanning signal A reference interpolation component value calculating means for obtaining a reference interpolation component value corresponding to each actual scanning signal by multiplying the level of each actual scanning signal by a coefficient for performing one pixel and its scanning on a vertical or horizontal scanning line The level of a pixel adjacent to one side in the scanning direction of the one pixel is equal to the level value obtained based on the level of each actual scanning signal of the plurality of pixels arranged on both sides in the direction. Adjacent to When the level is larger than the pixel level, a positive sign is attached. When the level of the pixel adjacent to the one side in the scanning direction of the one pixel is equal to or lower than the level of the pixel adjacent to the other side of the one pixel in the scanning direction. A negative sign is added to obtain an upper interpolation component correction value for each actual scanning signal, a sign opposite to that is added to the upper interpolation component correction value, and a lower interpolation component correction value for each actual scanning signal. The lower interpolation component correction in the actual scanning signal of the pixel on the one side in the scanning direction out of the two pixels, with the interpolation component generating means for obtaining the pixel and two adjacent pixels arranged on the vertical or horizontal scanning line A reference interpolation component value in the actual scanning signal is added to the value to generate a first interpolation component signal, and the actual interpolation signal correction value in the actual scanning signal of the other pixel in the scanning direction of the two pixels is added to the actual interpolation signal. scanning Interpolation for generating a second interpolation component signal by adding a reference interpolation component value in the signal, and adding the second interpolation component signal to the first interpolation component signal to generate the interpolated scanning signal between the two adjacent pixels The level of the one pixel based on the level of the actual scanning signal of one pixel and two pixels arranged adjacent to both sides in the scanning direction on the scanning signal generating means and the vertical or horizontal scanning line Is corrected in a mountain-like manner with respect to the level of two pixels arranged adjacent to both sides in the scanning direction, the level of the one pixel is corrected to be higher, and the level of the one pixel is An actual scanning signal correcting means for generating a correction signal for correcting the level of the one pixel to be lower when the level is changed in a valley with respect to the level of two pixels arranged adjacent to both sides in the scanning direction; The actual scanning signal correction hand Interpolating processing means for interpolating the interpolated scanning signal generated by the interpolated scanning signal generating means between the correction signals generated by the stages and outputting pixel data on the scanning lines in the vertical or horizontal direction,Comb-tooth shape that improves the reproducibility of the peak value in the interpolated pixel, clearly reproduces the edge contrast in the contour portion of the image, and makes the actual scanning signal level and the interpolation scanning signal level zigzag. Can be canceled, and a change in gradation level with the actual scanning signal can be smoothed to realize a high-quality image or the like.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a video signal conversion apparatus according to an embodiment.
FIG. 2 is an explanatory diagram for explaining a function of a first code generation circuit;
FIG. 3 is an explanatory diagram showing gradation levels of a first interpolation component signal and a second interpolation component signal.
FIG. 4 is an explanatory diagram for explaining a function of a second code generation circuit;
FIG. 5 is an explanatory diagram showing a temporal and spatial arrangement of an actual scanning signal and an interpolated scanning signal.
FIG. 6 is an explanatory diagram for explaining an interpolating process in the vertical direction;
FIG. 7 is an explanatory diagram showing a process of generating an interpolated scanning signal by a conventional average value interpolation method.
[Explanation of symbols]
1 ... Video signal converter
2-6 Delay circuit
7 to 19 ... Calculator
20 to 24, 33 ... absolute value circuit
25. First code generation circuit
26: First minimum value selector circuit
27. Interpolation component generation circuit
28-30 ... Coefficient circuit
31, 32 ... Difference absolute value circuit
34. Second code generation circuit
35. Second minimum value selector circuit
36. Correction component generation circuit
37. Time axis conversion circuit

Claims (2)

垂直方向及び水平方向の走査線上に画素単位で配列された実走査信号に基づいて各画素間に間挿される補間画素の補間走査信号を生成して、前記実走査信号からなる映像信号を前記補間画素信号が間挿された高解像度の映像信号に変換する映像信号変換装置であって、
前記実走査信号に基づいて、隣接する実走査信号のレベルを平均化する補間を行うための係数を各実走査信号のレベルに乗じて各実走査信号に対応した基準補間成分値を求める基準補間成分値演算手段と、
垂直又は水平方向の走査線上で、一つの画素とその走査方向両側に配列された複数の画素の各実走査信号のレベルに基づいて求めたレベル値に、前記一つの画素の走査方向一方側に隣接する画素のレベルが前記一つの画素の走査方向他方側に隣接する画素のレベルより大きい場合は正の符号を付け、前記一つの画素の前記走査方向一方側に隣接する画素のレベルが前記一つの画素の前記走査方向他方側に隣接する画素のレベル以下の場合は負の符号を付けて、前記実走査信号毎に上側補間成分補正値を求め、該上側補間成分補正値にそれとは正負逆の符号を付けて、当該実走査信号毎に下側補間成分補正値を求める補間成分生成手段と、
垂直又は水平方向の走査線上に配列される隣接する2つの画素で、前記2つの画素のうち前記走査方向一方側の画素の実走査信号における前記下側補間成分補正値に当該実走査信号における基準補間成分値を加えて第1補間成分信号を生成し、前記2つの画素のうち前記走査方向他方側の画素の実走査信号における前記上側補間成分補正値に当該実走査信号における基準補間成分値を加えて第2補間成分信号を生成し、前記第1補間成分信号に前記第2補間成分信号を加えて前記隣接する2つの画素間の前記補間走査信号を生成する補間走査信号生成手段と、
垂直又は水平方向の走査線上で、一つの画素とその走査方向両側に隣接して配列された2つの画素の各実走査信号のレベルに基づいて、前記一つの画素のレベルがその走査方向両側に隣接して配列された2つの画素のレベルに対して山なりに変極する場合には、前記一つの画素のレベルを高めに補正し、前記一つの画素のレベルがその走査方向両側に隣接して配列された2つの画素のレベルに対して谷なりに変極する場合には、前記一つの画素のレベルを低めに補正する補正信号を生成する実走査信号補正手段と、
前記実走査信号補正手段によって生成された補正信号の間に前記補間走査信号生成手段によって生成された補間走査信号を間挿して垂直又は水平方向の走査線上の画素データを出力する間挿処理手段と、
を備えることを特徴とする映像信号変換装置。
Based on the actual scanning signal arranged in units of pixels on the vertical and horizontal scanning lines, an interpolated pixel interpolated scanning signal is generated, and the video signal composed of the actual scanning signal is interpolated. A video signal conversion device for converting into a high-resolution video signal in which pixel signals are interpolated,
Based on the actual scanning signal, a reference interpolation for obtaining a reference interpolation component value corresponding to each actual scanning signal by multiplying the level of each actual scanning signal by a coefficient for performing interpolation for averaging the levels of adjacent actual scanning signals Component value calculation means;
On the scanning line in the vertical or horizontal direction, the level value obtained based on the level of each actual scanning signal of one pixel and a plurality of pixels arranged on both sides in the scanning direction is set to one side in the scanning direction of the one pixel. When the level of an adjacent pixel is larger than the level of a pixel adjacent to the other side in the scanning direction of the one pixel, a positive sign is given, and the level of the pixel adjacent to the one side in the scanning direction of the one pixel is set to the one. When the level is lower than the level of a pixel adjacent to the other side in the scanning direction of one pixel, a negative sign is added to obtain an upper interpolation component correction value for each actual scanning signal, and the upper interpolation component correction value is positive or negative. Interpolation component generating means for obtaining a lower interpolation component correction value for each actual scanning signal,
In two adjacent pixels arranged on a vertical or horizontal scanning line, the lower interpolation component correction value in the actual scanning signal of the pixel on one side in the scanning direction of the two pixels is used as a reference in the actual scanning signal. A first interpolation component signal is generated by adding an interpolation component value, and a reference interpolation component value in the actual scanning signal is added to the upper interpolation component correction value in the actual scanning signal of the other pixel in the scanning direction among the two pixels. In addition, an interpolation scanning signal generation unit that generates a second interpolation component signal, adds the second interpolation component signal to the first interpolation component signal, and generates the interpolation scanning signal between the two adjacent pixels;
On the vertical or horizontal scanning line, based on the actual scanning signal levels of one pixel and two pixels arranged adjacent to both sides in the scanning direction, the level of the one pixel is set on both sides in the scanning direction. In the case where the level of two pixels arranged adjacent to each other changes in a mountain-like manner, the level of the one pixel is corrected to be higher, and the level of the one pixel is adjacent to both sides in the scanning direction. An actual scanning signal correcting means for generating a correction signal for correcting the level of the one pixel to be lower when the level of the two pixels arranged in a valley is changed to a valley.
An interpolating means for interpolating the interpolated scanning signal generated by the interpolated scanning signal generating means between the correction signals generated by the actual scanning signal correcting means and outputting pixel data on a vertical or horizontal scanning line; ,
Video signal converting apparatus comprising: a.
前記補間成分生成手段は、前記一つの画素から走査方向一方側に配列される2つの画素における隣接する画素間のレベル差の和を出力する第1加算手段と、前記一つの画素から走査方向他方側に配列される2つの画素における隣接する画素間のレベル差の和を出力する第2加算手段と、前記一つの画素の走査方向両側に配列される2つの画素間のレベル差を出力するレベル差出力手段とを備え、前記第1加算手段の出力,前記第2加算手段の出力,前記レベル差出力手段の出力の中で最小の値をレベル調整して前記レベル値を出力することを特徴とする請求項1に記載の映像信号変換装置。 The interpolation component generation means includes a first addition means for outputting a sum of level differences between adjacent pixels in two pixels arranged on one side in the scanning direction from the one pixel, and the other in the scanning direction from the one pixel. Second addition means for outputting a sum of level differences between adjacent pixels in two pixels arranged on the side, and a level for outputting a level difference between two pixels arranged on both sides in the scanning direction of the one pixel A difference output means, and outputs the level value by adjusting the level of the minimum value among the output of the first addition means, the output of the second addition means, and the output of the level difference output means. The video signal converter according to claim 1.
JP14861199A 1999-05-27 1999-05-27 Video signal converter Expired - Fee Related JP3875431B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14861199A JP3875431B2 (en) 1999-05-27 1999-05-27 Video signal converter
US09/577,076 US6377307B1 (en) 1999-05-27 2000-05-23 Line interpolation apparatus and video signal conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14861199A JP3875431B2 (en) 1999-05-27 1999-05-27 Video signal converter

Publications (2)

Publication Number Publication Date
JP2000341650A JP2000341650A (en) 2000-12-08
JP3875431B2 true JP3875431B2 (en) 2007-01-31

Family

ID=15456664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14861199A Expired - Fee Related JP3875431B2 (en) 1999-05-27 1999-05-27 Video signal converter

Country Status (1)

Country Link
JP (1) JP3875431B2 (en)

Also Published As

Publication number Publication date
JP2000341650A (en) 2000-12-08

Similar Documents

Publication Publication Date Title
JP3659065B2 (en) Image display device
US7602401B2 (en) Image display apparatus and method, program therefor, and recording medium having recorded thereon the same
JP2001320679A (en) Device and method for concealing interpolation artifact in video interlaced to progressive scan converter
WO2005025232A1 (en) Imager apparatus
EP1104970A1 (en) Method and device for converting number of frames of image signals
KR100597918B1 (en) Video signal processing apparatus
JP3852561B2 (en) Image display device and image display method
JP4518392B2 (en) Method and apparatus for converting color images
US6961479B1 (en) Image processing device, image processing method, image-processing program recorded medium
JP2003244715A (en) Hybrid pixel interpolation apparatus and hybrid pixel interpolation method
JP3251487B2 (en) Image processing device
JP3875431B2 (en) Video signal converter
US6377307B1 (en) Line interpolation apparatus and video signal conversion device
US6219104B1 (en) Picture processing apparatus and processing method
JP4258976B2 (en) Image processing apparatus and processing method
JP3695291B2 (en) Image processing apparatus, image display apparatus, and image processing method
JP3734362B2 (en) Interpolation method
JP3875430B2 (en) Scanning line interpolation device
JP2005312030A (en) Method and device for interpolation of intermediate row image point of half-image
KR100931142B1 (en) Deinterlacing apparatus and method
JP3444170B2 (en) Field image interpolation method and field image interpolation device
US20070019107A1 (en) Robust de-interlacing of video signals
JP3969644B2 (en) Contour compensation method, contour compensation circuit, contour compensation program, and video signal display device
JP2513554B2 (en) Color video signal color false signal suppression circuit
JPH041556B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees