[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3867105B2 - Semiconductor substrate cutting method - Google Patents

Semiconductor substrate cutting method Download PDF

Info

Publication number
JP3867105B2
JP3867105B2 JP2006016285A JP2006016285A JP3867105B2 JP 3867105 B2 JP3867105 B2 JP 3867105B2 JP 2006016285 A JP2006016285 A JP 2006016285A JP 2006016285 A JP2006016285 A JP 2006016285A JP 3867105 B2 JP3867105 B2 JP 3867105B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon wafer
cut
cutting
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006016285A
Other languages
Japanese (ja)
Other versions
JP2006114938A (en
Inventor
文嗣 福世
憲志 福満
直己 内山
隆二 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2006016285A priority Critical patent/JP3867105B2/en
Publication of JP2006114938A publication Critical patent/JP2006114938A/en
Application granted granted Critical
Publication of JP3867105B2 publication Critical patent/JP3867105B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、半導体デバイスの製造工程等において半導体基板を切断するために使用される半導体基板の切断方法に関する。   The present invention relates to a semiconductor substrate cutting method used for cutting a semiconductor substrate in a semiconductor device manufacturing process or the like.

従来におけるこの種の技術として、特許文献1や特許文献2には次のような技術が記載されている。まず、半導体ウェハの裏面にダイボンド樹脂層を介して粘着シートを貼り付け、この粘着シート上に半導体ウェハを保持させた状態でブレードにより半導体ウェハを切断して半導体チップを得る。
特開2002−158276号公報 特開2000−104040号公報
As this type of technology in the past, Patent Literature 1 and Patent Literature 2 describe the following technology. First, an adhesive sheet is attached to the back surface of the semiconductor wafer via a die bond resin layer, and the semiconductor wafer is cut with a blade while the semiconductor wafer is held on the adhesive sheet to obtain a semiconductor chip.
JP 2002-158276 A JP 2000-104040 A

しかしながら、上述したような技術においては、粘着シート上に保持された半導体ウェハをブレードによって切断する際に、粘着シートは切断しないように、精密な切断を行う必要がある。   However, in the technique as described above, when cutting the semiconductor wafer held on the pressure-sensitive adhesive sheet with a blade, it is necessary to perform precise cutting so that the pressure-sensitive adhesive sheet is not cut.

そこで、本発明は、このような事情に鑑みてなされたものであり、半導体基板を半導体チップに精度良く切断することができ、特に、半導体基板の裏面の切断精度を極めて高くすることができる半導体基板の切断方法を提供することを目的とする。   Therefore, the present invention has been made in view of such circumstances, and a semiconductor substrate can be accurately cut into a semiconductor chip, and in particular, a semiconductor capable of extremely increasing the cutting accuracy of the back surface of the semiconductor substrate. An object is to provide a method for cutting a substrate.

上記目的を達成するために、本発明に係る半導体基板の切断方法は、表面に機能素子が形成された半導体基板の切断方法であって、半導体基板の内部に、切断予定ラインに沿ってレーザ光を照射することにより、半導体基板の内部に一旦溶融後再固化した領域である溶融処理領域を形成し、この溶融処理領域でもって切断予定部を形成すること、及び溶融処理領域から半導体基板の裏面に割れを到達させることを含む工程と、次いで半導体基板を切断予定部に沿って半導体チップに切断する工程とを有することを特徴とする。
In order to achieve the above object, a method for cutting a semiconductor substrate according to the present invention is a method for cutting a semiconductor substrate having a functional element formed on a surface thereof, and includes laser light along a planned cutting line inside the semiconductor substrate. Is formed in the semiconductor substrate to form a melt-processed region that is once melted and re-solidified, to form a planned cutting portion in the melt-processed region, and from the melt-processed region to the back surface of the semiconductor substrate. The method includes a step including causing cracks to reach and a step of cutting the semiconductor substrate into a semiconductor chip along a planned cutting portion.

この半導体基板の切断方法においては、半導体基板の内部に、切断予定ラインに沿ってレーザ光を照射することにより、半導体基板の内部に溶融処理領域を形成し、この溶融処理領域でもって切断予定部を形成することができる。また、次工程において半導体基板が半導体チップに切断される前に、予め、溶融処理領域から半導体基板の裏面に割れを到達させておくことにより、半導体基板の裏面での切断精度を極めて高くした半導体基板の切断を行うことができる。   In this semiconductor substrate cutting method, the semiconductor substrate is irradiated with a laser beam along a planned cutting line to form a melt processing region inside the semiconductor substrate, and the cutting target portion is formed in the melting processing region. Can be formed. In addition, before the semiconductor substrate is cut into semiconductor chips in the next process, a semiconductor that has extremely high cutting accuracy on the back surface of the semiconductor substrate by causing cracks to reach the back surface of the semiconductor substrate from the melt processing region in advance. The substrate can be cut.

また、本発明に係る半導体基板の切断方法は、マトリックス状に配置された複数の機能素子が表面に形成された半導体基板の内部に、隣合う機能素子間にレーザ光を照射することにより、半導体基板の内部に機能素子間を通る格子状の一旦溶融後再固化した領域である溶融処理領域を形成し、この溶融処理領域でもって切断予定部を形成すること、及び溶融処理領域から半導体基板の裏面に割れを到達させることを含む工程と、次いで半導体基板を切断予定部に沿って、機能素子をそれぞれ有する半導体チップに切断する工程とを有することを特徴とする。
In addition, the semiconductor substrate cutting method according to the present invention includes a semiconductor substrate in which a plurality of functional elements arranged in a matrix are formed on a surface, and laser light is irradiated between adjacent functional elements to thereby form a semiconductor. A melt processing region, which is a lattice-like once melted and re-solidified region passing between the functional elements, is formed inside the substrate, and a portion to be cut is formed in the melt processing region. The method includes a step including causing a crack to reach the back surface, and then a step of cutting the semiconductor substrate into semiconductor chips each having a functional element along a portion to be cut.

この半導体基板の切断方法においては、マトリックス状に配置された複数の機能素子が表面に形成された半導体基板の内部に、隣合う機能素子間にレーザ光を照射することにより、半導体基板の内部に機能素子間を通る格子状の溶融処理領域を形成し、この溶融処理領域でもって切断予定部を形成することができる。また、次工程において半導体基板が表面に機能素子をそれぞれ有する半導体チップに切断される前に、予め、溶融処理領域から半導体基板の裏面に割れを到達させておくことにより、半導体基板の裏面での切断精度を極めて高くした半導体基板の切断を行うことができる。   In this method of cutting a semiconductor substrate, a laser beam is irradiated between adjacent functional elements inside a semiconductor substrate on which a plurality of functional elements arranged in a matrix are formed. It is possible to form a lattice-shaped melt processing region passing between the functional elements, and to form a planned cutting portion in the melt processing region. In addition, before the semiconductor substrate is cut into semiconductor chips each having functional elements on the front surface in the next step, by causing cracks to reach the back surface of the semiconductor substrate from the melt processing region in advance, A semiconductor substrate with extremely high cutting accuracy can be cut.

本発明に係る半導体基板の切断方法によれば、半導体基板を半導体チップに精度良く切断することができ、特に、半導体基板の裏面の切断精度を極めて高くすることができる。   According to the semiconductor substrate cutting method of the present invention, the semiconductor substrate can be cut into semiconductor chips with high accuracy, and in particular, the cutting accuracy of the back surface of the semiconductor substrate can be made extremely high.

以下、本発明に係る半導体基板の切断方法の好適な実施形態について、図面を参照して詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, a preferred embodiment of a semiconductor substrate cutting method according to the present invention will be described in detail with reference to the drawings.

本実施形態に係る半導体基板の切断方法では、半導体基板の内部に集光点を合わせてレーザ光を照射することにより、半導体基板の内部に多光子吸収による改質領域を形成し、この改質領域でもって切断予定部を形成する。そこで、本実施形態に係る半導体基板の切断方法の説明に先立って、切断予定部を形成するために実施されるレーザ加工方法について多光子吸収を中心に説明する。   In the method for cutting a semiconductor substrate according to the present embodiment, a modified region by multiphoton absorption is formed inside the semiconductor substrate by irradiating a laser beam with a focusing point inside the semiconductor substrate. A planned cutting portion is formed by the region. Therefore, prior to the description of the method for cutting a semiconductor substrate according to the present embodiment, a laser processing method that is performed to form a portion to be cut will be described focusing on multiphoton absorption.

材料の吸収のバンドギャップEGよりも光子のエネルギーhνが小さいと光学的に透明となる。よって、材料に吸収が生じる条件はhν>EGである。しかし、光学的に透明でも、レーザ光の強度を非常に大きくするとnhν>EGの条件(n=2,3,4,・・・)で材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザ光の強度はレーザ光の集光点のピークパワー密度(W/cm2)で決まり、例えばピークパワー密度が1×108(W/cm2)以上の条件で多光子吸収が生じる。ピークパワー密度は、(集光点におけるレーザ光の1パルス当たりのエネルギー)÷(レーザ光のビームスポット断面積×パルス幅)により求められる。また、連続波の場合、レーザ光の強度はレーザ光の集光点の電界強度(W/cm2)で決まる。 If the photon energy hν is smaller than the absorption band gap E G of the material, the material becomes optically transparent. Therefore, a condition under which absorption occurs in the material is hv> E G. However, even when optically transparent, increasing the intensity of the laser beam very Nhnyu> of E G condition (n = 2,3,4, ···) the intensity of laser light becomes very high. This phenomenon is called multiphoton absorption. In the case of a pulse wave, the intensity of the laser beam is determined by the peak power density (W / cm 2 ) at the condensing point of the laser beam. For example, the multiphoton is obtained under the condition that the peak power density is 1 × 10 8 (W / cm 2 ) or more. Absorption occurs. The peak power density is determined by (energy per pulse of laser light at the condensing point) / (laser beam cross-sectional area of laser light × pulse width). In the case of a continuous wave, the intensity of the laser beam is determined by the electric field intensity (W / cm 2 ) at the condensing point of the laser beam.

このような多光子吸収を利用する本実施形態に係るレーザ加工の原理について、図1〜図6を参照して説明する。図1はレーザ加工中の半導体基板1の平面図であり、図2は図1に示す半導体基板1のII−II線に沿った断面図であり、図3はレーザ加工後の半導体基板1の平面図であり、図4は図3に示す半導体基板1のIV−IV線に沿った断面図であり、図5は図3に示す半導体基板1のV−V線に沿った断面図であり、図6は切断された半導体基板1の平面図である。   The principle of laser processing according to this embodiment using such multiphoton absorption will be described with reference to FIGS. FIG. 1 is a plan view of the semiconductor substrate 1 during laser processing, FIG. 2 is a cross-sectional view taken along the line II-II of the semiconductor substrate 1 shown in FIG. 1, and FIG. 3 shows the semiconductor substrate 1 after laser processing. 4 is a cross-sectional view taken along line IV-IV of the semiconductor substrate 1 shown in FIG. 3, and FIG. 5 is a cross-sectional view taken along line V-V of the semiconductor substrate 1 shown in FIG. FIG. 6 is a plan view of the cut semiconductor substrate 1.

図1及び図2に示すように、半導体基板1の表面3には、半導体基板1を切断すべき所望の切断予定ライン5がある。切断予定ライン5は直線状に延びた仮想線である(半導体基板1に実際に線を引いて切断予定ライン5としてもよい)。本実施形態に係るレーザ加工は、多光子吸収が生じる条件で半導体基板1の内部に集光点Pを合わせてレーザ光Lを半導体基板1に照射して改質領域7を形成する。なお、集光点とはレーザ光Lが集光した箇所のことである。   As shown in FIGS. 1 and 2, there is a desired cutting line 5 on the surface 3 of the semiconductor substrate 1 where the semiconductor substrate 1 is to be cut. The planned cutting line 5 is a virtual line extending in a straight line (the actual cutting line 5 may be used as the planned cutting line 5 on the semiconductor substrate 1). In the laser processing according to the present embodiment, the modified region 7 is formed by irradiating the semiconductor substrate 1 with the laser beam L while aligning the condensing point P inside the semiconductor substrate 1 under the condition that multiphoton absorption occurs. In addition, a condensing point is a location where the laser beam L is condensed.

レーザ光Lを切断予定ライン5に沿って(すなわち矢印A方向に沿って)相対的に移動させることにより、集光点Pを切断予定ライン5に沿って移動させる。これにより、図3〜図5に示すように改質領域7が切断予定ライン5に沿って半導体基板1の内部にのみ形成され、この改質領域7でもって切断予定部9が形成される。本実施形態に係るレーザ加工方法は、半導体基板1がレーザ光Lを吸収することにより半導体基板1を発熱させて改質領域7を形成するのではない。半導体基板1にレーザ光Lを透過させ半導体基板1の内部に多光子吸収を発生させて改質領域7を形成している。よって、半導体基板1の表面3ではレーザ光Lがほとんど吸収されないので、半導体基板1の表面3が溶融することはない。   The condensing point P is moved along the planned cutting line 5 by relatively moving the laser light L along the planned cutting line 5 (that is, along the direction of the arrow A). Thereby, as shown in FIGS. 3 to 5, the modified region 7 is formed only inside the semiconductor substrate 1 along the planned cutting line 5, and the planned cutting portion 9 is formed by the modified region 7. In the laser processing method according to the present embodiment, the modified region 7 is not formed by causing the semiconductor substrate 1 to generate heat when the semiconductor substrate 1 absorbs the laser light L. The modified region 7 is formed by transmitting the laser beam L through the semiconductor substrate 1 and generating multiphoton absorption inside the semiconductor substrate 1. Therefore, since the laser beam L is hardly absorbed by the surface 3 of the semiconductor substrate 1, the surface 3 of the semiconductor substrate 1 is not melted.

半導体基板1の切断において、切断する箇所に起点があると半導体基板1はその起点から割れるので、図6に示すように比較的小さな力で半導体基板1を切断することができる。よって、半導体基板1の表面3に不必要な割れを発生させることなく半導体基板1の切断が可能となる。   In the cutting of the semiconductor substrate 1, if there is a starting point at the cutting position, the semiconductor substrate 1 breaks from the starting point, so that the semiconductor substrate 1 can be cut with a relatively small force as shown in FIG. 6. Therefore, the semiconductor substrate 1 can be cut without causing unnecessary cracks in the surface 3 of the semiconductor substrate 1.

なお、切断予定部を起点とした半導体基板の切断には、次の2通りが考えられる。1つは、切断予定部形成後、半導体基板に人為的な力が印加されることにより、切断予定部を起点として半導体基板が割れ、半導体基板が切断される場合である。これは、例えば半導体基板の厚さが大きい場合の切断である。人為的な力が印加されるとは、例えば、半導体基板の切断予定部に沿って半導体基板に曲げ応力やせん断応力を加えたり、半導体基板に温度差を与えることにより熱応力を発生させたりすることである。他の1つは、切断予定部を形成することにより、切断予定部を起点として半導体基板の断面方向(厚さ方向)に向かって自然に割れ、結果的に半導体基板が切断される場合である。これは、例えば半導体基板の厚さが小さい場合には、1列の改質領域により切断予定部が形成されることで可能となり、半導体基板の厚さが大きい場合には、厚さ方向に複数列形成された改質領域により切断予定部が形成されることで可能となる。なお、この自然に割れる場合も、切断する箇所において、切断予定部が形成されていない部位に対応する部分の表面上にまで割れが先走ることがなく、切断予定部を形成した部位に対応する部分のみを割断することができるので、割断を制御よくすることができる。近年、シリコンウェハ等の半導体基板の厚さは薄くなる傾向にあるので、このような制御性のよい割断方法は大変有効である。   The following two methods can be considered for cutting the semiconductor substrate starting from the planned cutting portion. One is a case where after the formation of the planned cutting portion, an artificial force is applied to the semiconductor substrate, whereby the semiconductor substrate is cracked starting from the planned cutting portion, and the semiconductor substrate is cut. This is cutting when the thickness of the semiconductor substrate is large, for example. The artificial force is applied, for example, by applying bending stress or shear stress to the semiconductor substrate along the planned cutting portion of the semiconductor substrate, or generating thermal stress by applying a temperature difference to the semiconductor substrate. That is. The other one is a case where by forming the planned cutting portion, the semiconductor substrate is naturally cracked from the planned cutting portion toward the cross-sectional direction (thickness direction) of the semiconductor substrate, and as a result, the semiconductor substrate is cut. . For example, when the thickness of the semiconductor substrate is small, this is possible by forming the planned cutting portion by one row of the modified region. When the thickness of the semiconductor substrate is large, a plurality of portions are arranged in the thickness direction. This is made possible by forming the planned cutting portion by the modified region formed in a row. In addition, even when this breaks naturally, in the part to be cut, the part corresponding to the part where the part to be cut is formed without cracking on the surface of the part corresponding to the part where the part to be cut is not formed Since it is possible to cleave only, the cleaving can be controlled well. In recent years, since the thickness of a semiconductor substrate such as a silicon wafer tends to be thin, such a cleaving method with good controllability is very effective.

さて、本実施形態において多光子吸収により形成される改質領域としては、次に説明する溶融処理領域がある。   Now, as the modified region formed by multiphoton absorption in the present embodiment, there is a melting processing region described below.

半導体基板の内部に集光点を合わせて、集光点における電界強度が1×108(W/cm2)以上で且つパルス幅が1μs以下の条件でレーザ光を照射する。これにより半導体基板の内部は多光子吸収によって局所的に加熱される。この加熱により半導体基板の内部に溶融処理領域が形成される。溶融処理領域とは一旦溶融後再固化した領域や、まさに溶融状態の領域や、溶融状態から再固化する状態の領域であり、相変化した領域や結晶構造が変化した領域ということもできる。また、溶融処理領域とは単結晶構造、非晶質構造、多結晶構造において、ある構造が別の構造に変化した領域ということもできる。つまり、例えば、単結晶構造から非晶質構造に変化した領域、単結晶構造から多結晶構造に変化した領域、単結晶構造から非晶質構造及び多結晶構造を含む構造に変化した領域を意味する。半導体基板がシリコン単結晶構造の場合、溶融処理領域は例えば非晶質シリコン構造である。電界強度の上限値としては、例えば1×1012(W/cm2)である。パルス幅は例えば1ns〜200nsが好ましい。 A condensing point is set inside the semiconductor substrate, and laser light is irradiated under the condition that the electric field intensity at the condensing point is 1 × 10 8 (W / cm 2 ) or more and the pulse width is 1 μs or less. As a result, the inside of the semiconductor substrate is locally heated by multiphoton absorption. By this heating, a melt processing region is formed inside the semiconductor substrate. The melt treatment region is a region once solidified after melting, a region in a molten state, or a region re-solidified from a molten state, and can also be referred to as a phase-changed region or a region in which the crystal structure has changed. The melt treatment region can also be said to be a region in which one structure is changed to another structure in a single crystal structure, an amorphous structure, or a polycrystalline structure. In other words, for example, a region changed from a single crystal structure to an amorphous structure, a region changed from a single crystal structure to a polycrystalline structure, or a region changed from a single crystal structure to a structure including an amorphous structure and a polycrystalline structure. To do. When the semiconductor substrate has a silicon single crystal structure, the melt processing region has, for example, an amorphous silicon structure. The upper limit value of the electric field strength is, for example, 1 × 10 12 (W / cm 2 ). The pulse width is preferably 1 ns to 200 ns, for example.

本発明者は、シリコンウェハの内部で溶融処理領域が形成されることを実験により確認した。実験条件は次の通りである。
(A)半導体基板:シリコンウェハ(厚さ350μm、外径4インチ)
(B)レーザ
光源:半導体レーザ励起Nd:YAGレーザ
波長:1064nm
レーザ光スポット断面積:3.14×10-8cm2
発振形態:Qスイッチパルス
繰り返し周波数:100kHz
パルス幅:30ns
出力:20μJ/パルス
レーザ光品質:TEM00
偏光特性:直線偏光
(C)集光用レンズ
倍率:50倍
N.A.:0.55
レーザ光波長に対する透過率:60パーセント
(D)半導体基板が載置される載置台の移動速度:100mm/秒
The inventor has confirmed through experiments that a melt-processed region is formed inside a silicon wafer. The experimental conditions are as follows.
(A) Semiconductor substrate: silicon wafer (thickness 350 μm, outer diameter 4 inches)
(B) Laser light source: semiconductor laser excitation Nd: YAG laser wavelength: 1064 nm
Laser beam spot cross-sectional area: 3.14 × 10 −8 cm 2
Oscillation form: Q switch pulse repetition frequency: 100 kHz
Pulse width: 30ns
Output: 20 μJ / pulse laser light Quality: TEM 00
Polarization characteristics: Linearly polarized light (C) Condensing lens magnification: 50 × N. A. : 0.55
Transmittance with respect to laser beam wavelength: 60% (D) Moving speed of mounting table on which semiconductor substrate is mounted: 100 mm / second

図7は、上記条件でのレーザ加工により切断されたシリコンウェハの一部における断面の写真を表した図である。シリコンウェハ11の内部に溶融処理領域13が形成されている。なお、上記条件により形成された溶融処理領域13の厚さ方向の大きさは100μm程度である。   FIG. 7 is a view showing a photograph of a cross section of a part of a silicon wafer cut by laser processing under the above conditions. A melt processing region 13 is formed inside the silicon wafer 11. The size in the thickness direction of the melt processing region 13 formed under the above conditions is about 100 μm.

溶融処理領域13が多光子吸収により形成されたことを説明する。図8は、レーザ光の波長とシリコン基板の内部の透過率との関係を示すグラフである。ただし、シリコン基板の表面側と裏面側それぞれの反射成分を除去し、内部のみの透過率を示している。シリコン基板の厚さtが50μm、100μm、200μm、500μm、1000μmの各々について上記関係を示した。   The fact that the melt processing region 13 is formed by multiphoton absorption will be described. FIG. 8 is a graph showing the relationship between the wavelength of the laser beam and the transmittance inside the silicon substrate. However, the reflection components on the front side and the back side of the silicon substrate are removed to show the transmittance only inside. The above relationship was shown for each of the thickness t of the silicon substrate of 50 μm, 100 μm, 200 μm, 500 μm, and 1000 μm.

例えば、Nd:YAGレーザの波長である1064nmにおいて、シリコン基板の厚さが500μm以下の場合、シリコン基板の内部ではレーザ光が80%以上透過することが分かる。図7に示すシリコンウェハ11の厚さは350μmであるので、多光子吸収による溶融処理領域13はシリコンウェハの中心付近、つまり表面から175μmの部分に形成される。この場合の透過率は、厚さ200μmのシリコンウェハを参考にすると、90%以上なので、レーザ光がシリコンウェハ11の内部で吸収されるのは僅かであり、ほとんどが透過する。このことは、シリコンウェハ11の内部でレーザ光が吸収されて、溶融処理領域13がシリコンウェハ11の内部に形成(つまりレーザ光による通常の加熱で溶融処理領域が形成)されたものではなく、溶融処理領域13が多光子吸収により形成されたことを意味する。多光子吸収による溶融処理領域の形成は、例えば、溶接学会全国大会講演概要第66集(2000年4月)の第72頁〜第73頁の「ピコ秒パルスレーザによるシリコンの加工特性評価」に記載されている。   For example, when the thickness of the silicon substrate is 500 μm or less at the wavelength of the Nd: YAG laser of 1064 nm, it can be seen that the laser light is transmitted by 80% or more inside the silicon substrate. Since the thickness of the silicon wafer 11 shown in FIG. 7 is 350 μm, the melt processing region 13 by multiphoton absorption is formed near the center of the silicon wafer, that is, at a portion of 175 μm from the surface. In this case, the transmittance is 90% or more with reference to a silicon wafer having a thickness of 200 μm. Therefore, the laser beam is hardly absorbed inside the silicon wafer 11 and almost all is transmitted. This is not because the laser beam is absorbed inside the silicon wafer 11 and the melt processing region 13 is formed inside the silicon wafer 11 (that is, the melt processing region is formed by normal heating with laser light) It means that the melt processing region 13 is formed by multiphoton absorption. The formation of the melt-processed region by multiphoton absorption is described in, for example, “Evaluation of processing characteristics of silicon by picosecond pulse laser” on pages 72 to 73 of the 66th Annual Meeting of the Japan Welding Society (April 2000). Are listed.

なお、シリコンウェハは、溶融処理領域でもって形成される切断予定部を起点として断面方向に向かって割れを発生させ、その割れがシリコンウェハの表面と裏面とに到達することにより、結果的に切断される。シリコンウェハの表面と裏面に到達するこの割れは自然に成長する場合もあるし、シリコンウェハに力が印加されることにより成長する場合もある。なお、切断予定部からシリコンウェハの表面と裏面とに割れが自然に成長する場合には、切断予定部を形成する溶融処理領域が溶融している状態から割れが成長する場合と、切断予定部を形成する溶融処理領域が溶融している状態から再固化する際に割れが成長する場合とのいずれもある。ただし、どちらの場合も溶融処理領域はシリコンウェハの内部のみに形成され、切断後の切断面には、図7のように内部にのみ溶融処理領域が形成されている。半導体基板の内部に溶融処理領域でもって切断予定部を形成すると、割断時、切断予定部ラインから外れた不必要な割れが生じにくいので、割断制御が容易となる。   Silicon wafers are cracked in the cross-sectional direction starting from the planned cutting portion formed in the melt processing region, and the cracks reach the front and back surfaces of the silicon wafer, resulting in cutting. Is done. The cracks that reach the front and back surfaces of the silicon wafer may grow naturally or may grow by applying force to the silicon wafer. In addition, when a crack naturally grows from the planned cutting part to the front and back surfaces of the silicon wafer, the crack grows from a state where the melt treatment region forming the planned cutting part is melted, and the planned cutting part. There are both cases where cracks grow when the solidified region is melted from the molten state. However, in both cases, the melt processing region is formed only inside the silicon wafer, and the melt processing region is formed only inside the cut surface after cutting as shown in FIG. When the planned cutting portion is formed in the semiconductor substrate in the melt processing region, unnecessary cracks that are off the planned cutting portion line are less likely to occur at the time of cleaving, so that cleaving control is facilitated.

次に、上述したレーザ加工方法に使用されるレーザ加工装置について、図9を参照して説明する。図9はレーザ加工装置100の概略構成図である。   Next, a laser processing apparatus used in the laser processing method described above will be described with reference to FIG. FIG. 9 is a schematic configuration diagram of the laser processing apparatus 100.

レーザ加工装置100は、レーザ光Lを発生するレーザ光源101と、レーザ光Lの出力やパルス幅等を調節するためにレーザ光源101を制御するレーザ光源制御部102と、レーザ光Lの反射機能を有しかつレーザ光Lの光軸の向きを90°変えるように配置されたダイクロイックミラー103と、ダイクロイックミラー103で反射されたレーザ光Lを集光する集光用レンズ105と、集光用レンズ105で集光されたレーザ光Lが照射される半導体基板1が載置される載置台107と、載置台107をX軸方向に移動させるためのX軸ステージ109と、載置台107をX軸方向に直交するY軸方向に移動させるためのY軸ステージ111と、載置台107をX軸及びY軸方向に直交するZ軸方向に移動させるためのZ軸ステージ113と、これら3つのステージ109,111,113の移動を制御するステージ制御部115とを備える。   The laser processing apparatus 100 includes a laser light source 101 that generates laser light L, a laser light source control unit 102 that controls the laser light source 101 to adjust the output and pulse width of the laser light L, and the reflection function of the laser light L. And a dichroic mirror 103 arranged to change the direction of the optical axis of the laser light L by 90 °, a condensing lens 105 for condensing the laser light L reflected by the dichroic mirror 103, and a condensing lens A mounting table 107 on which the semiconductor substrate 1 irradiated with the laser beam L condensed by the lens 105 is mounted, an X-axis stage 109 for moving the mounting table 107 in the X-axis direction, and the mounting table 107 are set to X A Y-axis stage 111 for moving in the Y-axis direction orthogonal to the axial direction, and a Z-axis stage 1 for moving the mounting table 107 in the Z-axis direction orthogonal to the X-axis and Y-axis directions 3, and a stage controller 115 for controlling the movement of these three stages 109, 111 and 113.

Z軸方向は半導体基板1の表面3と直交する方向なので、半導体基板1に入射するレーザ光Lの焦点深度の方向となる。よって、Z軸ステージ113をZ軸方向に移動させることにより、半導体基板1の内部にレーザ光Lの集光点Pを合わせることができる。また、この集光点PのX(Y)軸方向の移動は、半導体基板1をX(Y)軸ステージ109(111)によりX(Y)軸方向に移動させることにより行う。   Since the Z-axis direction is a direction orthogonal to the surface 3 of the semiconductor substrate 1, it is the direction of the focal depth of the laser light L incident on the semiconductor substrate 1. Therefore, by moving the Z-axis stage 113 in the Z-axis direction, the condensing point P of the laser light L can be adjusted inside the semiconductor substrate 1. Further, the converging point P is moved in the X (Y) axis direction by moving the semiconductor substrate 1 in the X (Y) axis direction by the X (Y) axis stage 109 (111).

レーザ光源101はパルスレーザ光を発生するNd:YAGレーザである。レーザ光源101に用いることができるレーザとして、この他、Nd:YVO4レーザ、Nd:YLFレーザやチタンサファイアレーザがある。溶融処理領域を形成する場合には、Nd:YAGレーザ、Nd:YVO4レーザ、Nd:YLFレーザを用いるのが好適である。本実施形態では、半導体基板1の加工にパルスレーザ光を用いているが、多光子吸収を起こさせることができるなら連続波レーザ光でもよい。 The laser light source 101 is an Nd: YAG laser that generates pulsed laser light. Other lasers that can be used for the laser light source 101 include Nd: YVO 4 laser, Nd: YLF laser, and titanium sapphire laser. When forming the melt processing region, it is preferable to use an Nd: YAG laser, an Nd: YVO 4 laser, or an Nd: YLF laser. In this embodiment, pulsed laser light is used for processing the semiconductor substrate 1, but continuous wave laser light may be used as long as multiphoton absorption can be caused.

レーザ加工装置100はさらに、載置台107に載置された半導体基板1を可視光線により照明するために可視光線を発生する観察用光源117と、ダイクロイックミラー103及び集光用レンズ105と同じ光軸上に配置された可視光用のビームスプリッタ119とを備える。ビームスプリッタ119と集光用レンズ105との間にダイクロイックミラー103が配置されている。ビームスプリッタ119は、可視光線の約半分を反射し残りの半分を透過する機能を有しかつ可視光線の光軸の向きを90°変えるように配置されている。観察用光源117から発生した可視光線はビームスプリッタ119で約半分が反射され、この反射された可視光線がダイクロイックミラー103及び集光用レンズ105を透過し、半導体基板1の切断予定ライン5等を含む表面3を照明する。   The laser processing apparatus 100 further includes an observation light source 117 that generates visible light to illuminate the semiconductor substrate 1 mounted on the mounting table 107 with visible light, and the same optical axis as the dichroic mirror 103 and the condensing lens 105. And a visible light beam splitter 119 disposed above. A dichroic mirror 103 is disposed between the beam splitter 119 and the condensing lens 105. The beam splitter 119 has a function of reflecting about half of visible light and transmitting the other half, and is arranged so as to change the direction of the optical axis of visible light by 90 °. About half of the visible light generated from the observation light source 117 is reflected by the beam splitter 119, and the reflected visible light passes through the dichroic mirror 103 and the condensing lens 105, and passes through the planned cutting line 5 of the semiconductor substrate 1. Illuminate the containing surface 3.

レーザ加工装置100はさらに、ビームスプリッタ119、ダイクロイックミラー103及び集光用レンズ105と同じ光軸上に配置された撮像素子121及び結像レンズ123を備える。撮像素子121としては例えばCCDカメラがある。切断予定ライン5等を含む表面3を照明した可視光線の反射光は、集光用レンズ105、ダイクロイックミラー103、ビームスプリッタ119を透過し、結像レンズ123で結像されて撮像素子121で撮像され、撮像データとなる。   The laser processing apparatus 100 further includes an imaging element 121 and an imaging lens 123 disposed on the same optical axis as the beam splitter 119, the dichroic mirror 103, and the condensing lens 105. An example of the image sensor 121 is a CCD camera. The reflected light of the visible light that illuminates the surface 3 including the planned cutting line 5 passes through the condensing lens 105, the dichroic mirror 103, and the beam splitter 119, is imaged by the imaging lens 123, and is imaged by the imaging device 121. And becomes imaging data.

レーザ加工装置100はさらに、撮像素子121から出力された撮像データが入力される撮像データ処理部125と、レーザ加工装置100全体を制御する全体制御部127と、モニタ129とを備える。撮像データ処理部125は、撮像データを基にして観察用光源117で発生した可視光の焦点を表面3上に合わせるための焦点データを演算する。この焦点データを基にしてステージ制御部115がZ軸ステージ113を移動制御することにより、可視光の焦点が表面3に合うようにする。よって、撮像データ処理部125はオートフォーカスユニットとして機能する。また、撮像データ処理部125は、撮像データを基にして表面3の拡大画像等の画像データを演算する。この画像データは全体制御部127に送られ、全体制御部で各種処理がなされ、モニタ129に送られる。これにより、モニタ129に拡大画像等が表示される。   The laser processing apparatus 100 further includes an imaging data processing unit 125 to which imaging data output from the imaging element 121 is input, an overall control unit 127 that controls the entire laser processing apparatus 100, and a monitor 129. The imaging data processing unit 125 calculates focus data for focusing the visible light generated by the observation light source 117 on the surface 3 based on the imaging data. The stage control unit 115 controls the movement of the Z-axis stage 113 based on the focus data so that the visible light is focused on the surface 3. Therefore, the imaging data processing unit 125 functions as an autofocus unit. The imaging data processing unit 125 calculates image data such as an enlarged image of the surface 3 based on the imaging data. This image data is sent to the overall control unit 127, where various processes are performed by the overall control unit, and sent to the monitor 129. Thereby, an enlarged image or the like is displayed on the monitor 129.

全体制御部127には、ステージ制御部115からのデータ、撮像データ処理部125からの画像データ等が入力し、これらのデータも基にしてレーザ光源制御部102、観察用光源117及びステージ制御部115を制御することにより、レーザ加工装置100全体を制御する。よって、全体制御部127はコンピュータユニットとして機能する。   Data from the stage controller 115, image data from the imaging data processor 125, and the like are input to the overall controller 127. Based on these data, the laser light source controller 102, the observation light source 117, and the stage controller By controlling 115, the entire laser processing apparatus 100 is controlled. Therefore, the overall control unit 127 functions as a computer unit.

以上のように構成されたレーザ加工装置100による切断予定部の形成手順について、図9及び図10を参照して説明する。図10は、レーザ加工装置100による切断予定部の形成手順を説明するためのフローチャートである。   A procedure for forming the planned cutting portion by the laser processing apparatus 100 configured as described above will be described with reference to FIGS. FIG. 10 is a flowchart for explaining the procedure for forming the planned cutting portion by the laser processing apparatus 100.

半導体基板1の光吸収特性を図示しない分光光度計等により測定する。この測定結果に基づいて、半導体基板1に対して透明な波長又は吸収の少ない波長のレーザ光Lを発生するレーザ光源101を選定する(S101)。続いて、半導体基板1の厚さを測定する。厚さの測定結果及び半導体基板1の屈折率を基にして、半導体基板1のZ軸方向の移動量を決定する(S103)。これは、レーザ光Lの集光点Pを半導体基板1の内部に位置させるために、半導体基板1の表面3に位置するレーザ光Lの集光点Pを基準とした半導体基板1のZ軸方向の移動量である。この移動量は全体制御部127に入力される。   The light absorption characteristics of the semiconductor substrate 1 are measured with a spectrophotometer (not shown). Based on the measurement result, a laser light source 101 that generates laser light L having a wavelength transparent to the semiconductor substrate 1 or a wavelength with little absorption is selected (S101). Subsequently, the thickness of the semiconductor substrate 1 is measured. Based on the measurement result of the thickness and the refractive index of the semiconductor substrate 1, the amount of movement of the semiconductor substrate 1 in the Z-axis direction is determined (S103). This is because the Z axis of the semiconductor substrate 1 is based on the condensing point P of the laser beam L located on the surface 3 of the semiconductor substrate 1 in order to position the condensing point P of the laser beam L inside the semiconductor substrate 1. The amount of movement in the direction. This movement amount is input to the overall control unit 127.

半導体基板1をレーザ加工装置100の載置台107に載置する。そして、観察用光源117から可視光を発生させて半導体基板1を照明する(S105)。照明された切断予定ライン5を含む半導体基板1の表面3を撮像素子121により撮像する。切断予定ライン5は、半導体基板1を切断すべき所望の仮想線である。撮像素子121により撮像された撮像データは撮像データ処理部125に送られる。この撮像データに基づいて撮像データ処理部125は観察用光源117の可視光の焦点が表面3に位置するような焦点データを演算する(S107)。   The semiconductor substrate 1 is mounted on the mounting table 107 of the laser processing apparatus 100. Then, visible light is generated from the observation light source 117 to illuminate the semiconductor substrate 1 (S105). The imaging device 121 images the surface 3 of the semiconductor substrate 1 including the illuminated planned cutting line 5. The planned cutting line 5 is a desired virtual line for cutting the semiconductor substrate 1. Imaging data captured by the imaging element 121 is sent to the imaging data processing unit 125. Based on this imaging data, the imaging data processing unit 125 calculates focus data such that the visible light focus of the observation light source 117 is located on the surface 3 (S107).

この焦点データはステージ制御部115に送られる。ステージ制御部115は、この焦点データを基にしてZ軸ステージ113をZ軸方向の移動させる(S109)。これにより、観察用光源117の可視光の焦点が半導体基板1の表面3に位置する。なお、撮像データ処理部125は撮像データに基づいて、切断予定ライン5を含む半導体基板1の表面3の拡大画像データを演算する。この拡大画像データは全体制御部127を介してモニタ129に送られ、これによりモニタ129に切断予定ライン5付近の拡大画像が表示される。   This focus data is sent to the stage controller 115. The stage controller 115 moves the Z-axis stage 113 in the Z-axis direction based on the focus data (S109). Thereby, the focal point of the visible light of the observation light source 117 is positioned on the surface 3 of the semiconductor substrate 1. The imaging data processing unit 125 calculates enlarged image data of the surface 3 of the semiconductor substrate 1 including the planned cutting line 5 based on the imaging data. This enlarged image data is sent to the monitor 129 via the overall control unit 127, whereby an enlarged image near the planned cutting line 5 is displayed on the monitor 129.

全体制御部127には予めステップS103で決定された移動量データが入力されており、この移動量データがステージ制御部115に送られる。ステージ制御部115はこの移動量データに基づいて、レーザ光Lの集光点Pが半導体基板1の内部となる位置に、Z軸ステージ113により半導体基板1をZ軸方向に移動させる(S111)。   The movement amount data determined in advance in step S <b> 103 is input to the overall control unit 127, and this movement amount data is sent to the stage control unit 115. The stage control unit 115 moves the semiconductor substrate 1 in the Z-axis direction by the Z-axis stage 113 to a position where the condensing point P of the laser light L is inside the semiconductor substrate 1 based on the movement amount data (S111). .

続いて、レーザ光源101からレーザ光Lを発生させて、レーザ光Lを半導体基板1の表面3の切断予定ライン5に照射する。レーザ光Lの集光点Pは半導体基板1の内部に位置しているので、溶融処理領域は半導体基板1の内部にのみ形成される。そして、切断予定ライン5に沿うようにX軸ステージ109やY軸ステージ111を移動させて、切断予定ライン5に沿うよう形成された溶融処理領域でもって切断予定ライン5に沿う切断予定部を半導体基板1の内部に形成する(S113)。   Subsequently, the laser light L is generated from the laser light source 101, and the laser light L is applied to the cutting line 5 on the surface 3 of the semiconductor substrate 1. Since the condensing point P of the laser beam L is located inside the semiconductor substrate 1, the melting processing region is formed only inside the semiconductor substrate 1. Then, the X-axis stage 109 and the Y-axis stage 111 are moved along the planned cutting line 5, and the planned cutting portion along the planned cutting line 5 is formed in the melt processing region formed along the planned cutting line 5. It is formed inside the substrate 1 (S113).

以上により、レーザ加工装置100による切断予定部の形成が終了し、半導体基板1の内部に切断予定部が形成される。半導体基板1の内部に切断予定部が形成されると、比較的小さな力で切断予定部を起点として半導体基板1の厚さ方向に割れを発生させることができる。   Thus, the formation of the planned cutting portion by the laser processing apparatus 100 is completed, and the planned cutting portion is formed inside the semiconductor substrate 1. When the planned cutting portion is formed inside the semiconductor substrate 1, it is possible to generate a crack in the thickness direction of the semiconductor substrate 1 starting from the planned cutting portion with a relatively small force.

次に、本実施形態に係る半導体基板の切断方法について説明する。なお、ここでは、半導体基板として半導体ウェハであるシリコンウェハ11を用いた。   Next, a semiconductor substrate cutting method according to the present embodiment will be described. Here, a silicon wafer 11 which is a semiconductor wafer is used as the semiconductor substrate.

まず、図11(a)に示すように、シリコンウェハ11の裏面17を覆うよう、この裏面17に粘着シート20を貼り付ける。この粘着シート20は、厚さ100μm程度の基材21を有し、この基材21上には、層厚数μm程度のUV硬化樹脂層22が設けられている。さらに、このUV硬化樹脂層22上には、ダイボンデイング用接着剤として機能するダイボンド樹脂層23が設けられている。なお、シリコンウェハ11の表面3には、複数の機能素子がマトリックス状に形成されている。ここで、機能素子とは、フォトダイオード等の受光素子やレーザダイオード等の発光素子、或いは回路として形成された回路素子等を意味する。   First, as shown in FIG. 11A, an adhesive sheet 20 is attached to the back surface 17 so as to cover the back surface 17 of the silicon wafer 11. The pressure-sensitive adhesive sheet 20 has a base 21 having a thickness of about 100 μm, and a UV curable resin layer 22 having a thickness of about several μm is provided on the base 21. Further, a die bond resin layer 23 that functions as an adhesive for die bonding is provided on the UV curable resin layer 22. A plurality of functional elements are formed in a matrix on the surface 3 of the silicon wafer 11. Here, the functional element means a light receiving element such as a photodiode, a light emitting element such as a laser diode, or a circuit element formed as a circuit.

続いて、図11(b)に示すように、例えば上述のレーザ加工装置100を用いてシリコンウェハ11の内部に集光点を合わせて表面3側からレーザ光を照射することにより、シリコンウェハ11の内部に改質領域である溶融処理領域13を形成し、この溶融処理領域13でもって切断予定部9を形成する。この切断予定部9の形成において、レーザ光はシリコンウェハ11の表面3にマトリックス状に配置された複数の機能素子の間を走るように照射され、これにより、切断予定部9は隣り合う機能素子間の真下を走るよう格子状に形成される。   Subsequently, as shown in FIG. 11B, the silicon wafer 11 is irradiated with laser light from the surface 3 side with the focusing point inside the silicon wafer 11 using, for example, the laser processing apparatus 100 described above. A melt processing region 13 which is a reforming region is formed inside, and the planned cutting portion 9 is formed by the melt processing region 13. In the formation of the planned cutting portion 9, the laser light is irradiated so as to run between the plurality of functional elements arranged in a matrix on the surface 3 of the silicon wafer 11. It is formed in a lattice shape so as to run directly below.

切断予定部9の形成後、図12(a)に示すように、シート拡張手段30によって、粘着シート20の周囲を外側に向かって引っ張るようにして粘着シート20を拡張させる。この粘着シート20のエキスパンドによって、切断予定部9を起点として厚さ方向に割れが発生し、この割れがシリコンウェハ11の表面3と裏面17とに到達することになる。これにより、シリコンウェハ11が機能素子毎に精度良く切断され、機能素子を1つ有した半導体チップ25が得られる。   After the formation of the scheduled cutting portion 9, as shown in FIG. 12A, the adhesive sheet 20 is expanded by the sheet expanding means 30 so as to pull the periphery of the adhesive sheet 20 outward. Due to the expansion of the adhesive sheet 20, a crack is generated in the thickness direction starting from the planned cutting portion 9, and this crack reaches the front surface 3 and the back surface 17 of the silicon wafer 11. Thereby, the silicon wafer 11 is accurately cut for each functional element, and the semiconductor chip 25 having one functional element is obtained.

また、このとき、隣り合う半導体チップ25,25の対向する切断面25a,25aは、初めは密着した状態にあり、粘着シート20の拡張に伴って離間していくことになるため、シリコンウェハ11の切断と同時に、シリコンウェハ11の裏面17に密着していたダイボンド樹脂層23も切断予定部9に沿って切断される。   At this time, the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 and 25 are in close contact with each other and are separated as the adhesive sheet 20 is expanded. Simultaneously with the cutting, the die bond resin layer 23 that is in close contact with the back surface 17 of the silicon wafer 11 is also cut along the planned cutting portion 9.

なお、シート拡張手段30は、切断予定部9の形成時にシリコンウェハ11が載置されるステージに設けられている場合と、そのステージに設けられていない場合とがある。そのステージに設けられていない場合、そのステージ上に載置されたシリコンウェハ11は、切断予定部9の形成後、シート拡張手段30が設けられた他のステージ上に搬送手段によって搬送される。   Note that the sheet expanding means 30 may be provided on the stage on which the silicon wafer 11 is placed when the scheduled cutting portion 9 is formed, or may not be provided on the stage. When not provided on the stage, the silicon wafer 11 placed on the stage is conveyed by the conveying means onto the other stage provided with the sheet expanding means 30 after the formation of the scheduled cutting portion 9.

粘着シート20のエキスパンド終了後、図12(b)に示すように、粘着シート20に裏面側から紫外線を照射し、UV硬化樹脂層22を硬化させる。これにより、UV硬化樹脂層22とダイボンド樹脂層23との密着力が低下することになる。なお、この紫外線の照射は、粘着シート20のエキスパンド開始前に行ってもよい。   After the expansion of the pressure-sensitive adhesive sheet 20, as shown in FIG. 12B, the UV-curable resin layer 22 is cured by irradiating the pressure-sensitive adhesive sheet 20 with ultraviolet rays from the back surface side. Thereby, the adhesive force between the UV curable resin layer 22 and the die bond resin layer 23 is reduced. In addition, you may perform this ultraviolet irradiation before the expansion start of the adhesive sheet 20. FIG.

続いて、図13(a)に示すように、ピックアップ手段である吸着コレット等を用いて半導体チップ25を順次ピックアップしていく。このとき、ダイボンド樹脂層23は半導体チップ25と同等の外形に切断されており、また、ダイボンド樹脂層23とUV硬化樹脂層22との密着力が低下しているため、半導体チップ25は、その裏面に切断されたダイボンド樹脂層23が密着した状態でピックアップされることになる。そして、図13(b)に示すように、半導体チップ25を、その裏面に密着したダイボンド樹脂層23を介してリードフレーム27のダイパッド上に載置し、加熱によりフィラー接合する。   Subsequently, as shown in FIG. 13A, the semiconductor chips 25 are sequentially picked up using a suction collet or the like as pick-up means. At this time, the die bond resin layer 23 is cut into the same outer shape as the semiconductor chip 25, and the adhesion between the die bond resin layer 23 and the UV curable resin layer 22 is reduced. The die-bond resin layer 23 cut on the back surface is picked up in a close contact state. Then, as shown in FIG. 13B, the semiconductor chip 25 is placed on the die pad of the lead frame 27 through the die bond resin layer 23 in close contact with the back surface thereof, and filler bonding is performed by heating.

以上のように、シリコンウェハ11の切断方法においては、多光子吸収により形成された溶融処理領域13でもって、シリコンウェハ11を切断すべき所望の切断予定ラインに沿うようシリコンウェハ11の内部に切断予定部9を形成している。そのため、シリコンウェハ11に貼り付けられた粘着シート20をエキスパンドすると、切断予定部9に沿ってシリコンウェハ11が精度良く切断され、半導体チップ25が得られる。このとき、隣り合う半導体チップ25,25の対向する切断面25a,25aは、初めは密着した状態にあり、粘着シート20の拡張に伴って離間していくため、シリコンウェハ11の裏面17に密着していたダイボンド樹脂層23も切断予定部9に沿って切断されることになる。したがって、基材21を切断しないようにしてシリコンウェハ11及びダイボンド樹脂層23をブレードにより切断するような場合に比べ、はるかに効率良くシリコンウェハ11及びダイボンド樹脂層23を切断予定部9に沿って切断することが可能になる。   As described above, in the method for cutting the silicon wafer 11, the silicon wafer 11 is cut into the silicon wafer 11 along the desired cutting line to be cut by the melt processing region 13 formed by multiphoton absorption. A planned portion 9 is formed. Therefore, when the adhesive sheet 20 attached to the silicon wafer 11 is expanded, the silicon wafer 11 is accurately cut along the scheduled cutting portion 9, and the semiconductor chip 25 is obtained. At this time, the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 and 25 are in close contact with each other at an initial stage and are separated as the adhesive sheet 20 is expanded, so that they are in close contact with the back surface 17 of the silicon wafer 11. The die bond resin layer 23 that has been cut is also cut along the planned cutting portion 9. Therefore, compared with the case where the silicon wafer 11 and the die bond resin layer 23 are cut by the blade without cutting the base material 21, the silicon wafer 11 and the die bond resin layer 23 are cut along the planned cutting portion 9 much more efficiently. It becomes possible to cut.

しかも、隣り合う半導体チップ25,25の対向する切断面25a,25aが初めは互いに密着しているがために、切断された個々の半導体チップ25と切断された個々のダイボンド樹脂層23とがほぼ同一の外形となり、各半導体チップ25の切断面25aからダイボンド樹脂がはみ出るようなことも防止される。   In addition, since the opposing cut surfaces 25a, 25a of the adjacent semiconductor chips 25, 25 are in close contact with each other, the cut semiconductor chips 25 and the cut die bond resin layers 23 are almost the same. The outer shape is the same, and the die bond resin is prevented from protruding from the cut surface 25 a of each semiconductor chip 25.

以上のシリコンウェハ11の切断方法は、図14(a)に示すように、粘着シート20をエキスパンドする前までは、切断予定部9を起点とした割れがシリコンウェハ11に発生しない場合であったが、図14(b)に示すように、粘着シート20をエキスパンドする前に、切断予定部9を起点とした割れ15を発生させ、この割れ15をシリコンウェハ11の表面3と裏面17とに到達させてもよい。この割れ15を発生させる方法としては、例えばナイフエッジ等の応力印加手段を切断予定部9に沿ってシリコンウェハ11の裏面17に押し当てることで、切断予定部9に沿ってシリコンウェハ11に曲げ応力やせん断応力を生じさせる方法や、シリコンウェハ11に温度差を与えることで切断予定部9に沿ってシリコンウェハ11に熱応力を生じさせる方法などがある。   The above-described cutting method of the silicon wafer 11 was a case in which the cracks starting from the planned cutting portion 9 did not occur in the silicon wafer 11 until the adhesive sheet 20 was expanded as shown in FIG. However, as shown in FIG. 14 (b), before expanding the adhesive sheet 20, a crack 15 starting from the scheduled cutting portion 9 is generated, and this crack 15 is formed on the front surface 3 and the back surface 17 of the silicon wafer 11. May be reached. As a method of generating the crack 15, for example, a stress applying means such as a knife edge is pressed against the back surface 17 of the silicon wafer 11 along the planned cutting portion 9, so that the silicon wafer 11 is bent along the planned cutting portion 9. There are a method for generating stress and shear stress, and a method for generating thermal stress on the silicon wafer 11 along the planned cutting portion 9 by giving a temperature difference to the silicon wafer 11.

このように、切断予定部9の形成後、切断予定部9に沿ってシリコンウェハ11にストレスを生じさせ、切断予定部9に沿ってシリコンウェハ11を切断しておくと、極めて精度良く切断された半導体チップ25を得ることができる。そして、この場合においても、シリコンウェハ11に貼り付けられた粘着シート20を拡張させると、隣り合う半導体チップ25,25の対向する切断面25a,25aが、互いに密着した状態から、粘着シート20の拡張に伴って離間していくため、シリコンウェハ11の裏面17に密着していたダイボンド樹脂層23は切断面25aに沿って切断されることになる。したがって、この切断方法によっても、基材21を切断しないようにしてシリコンウェハ11及びダイボンド樹脂層23をブレードにより切断するような場合に比べれば、はるかに効率良くシリコンウェハ11及びダイボンド樹脂層23を切断予定部9に沿って切断することが可能になる。   As described above, after forming the planned cutting portion 9, if stress is generated on the silicon wafer 11 along the planned cutting portion 9 and the silicon wafer 11 is cut along the planned cutting portion 9, the cutting is performed with extremely high accuracy. A semiconductor chip 25 can be obtained. Even in this case, when the adhesive sheet 20 attached to the silicon wafer 11 is expanded, the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 and 25 are in close contact with each other, so that the adhesive sheet 20 Since they are separated with the expansion, the die bond resin layer 23 that is in close contact with the back surface 17 of the silicon wafer 11 is cut along the cut surface 25a. Therefore, even by this cutting method, the silicon wafer 11 and the die bond resin layer 23 can be formed much more efficiently than when the silicon wafer 11 and the die bond resin layer 23 are cut by the blade without cutting the base material 21. It becomes possible to cut along the planned cutting portion 9.

なお、シリコンウェハ11の厚さが薄くなると、切断予定部9に沿ってストレスを生じさせなくても、図14(b)に示すように、切断予定部9を起点とした割れ15がシリコンウェハ11の表面3と裏面17とに到達する場合がある。   When the thickness of the silicon wafer 11 is reduced, even if no stress is generated along the planned cutting portion 9, as shown in FIG. 11 may reach the front surface 3 and the back surface 17.

また、図15(a)に示すように、シリコンウェハ11の内部における表面3近傍に溶融処理領域13による切断予定部9を形成し、表面3に割れ15を到達させておけば、切断して得られる半導体チップ25の表面(すなわち、機能素子形成面)の切断精度を極めて高くすることができる。一方、図15(b)に示すように、シリコンウェハ11の内部における裏面17近傍に溶融処理領域13による切断予定部9を形成し、裏面17に割れ15を到達させておけば、粘着シート20のエキスパンドによってダイボンド樹脂層23を精度良く切断することができる。   Further, as shown in FIG. 15A, if the planned cutting portion 9 is formed by the melt processing region 13 in the vicinity of the surface 3 inside the silicon wafer 11, and the crack 15 reaches the surface 3, cutting is performed. The cutting accuracy of the surface (that is, the functional element forming surface) of the obtained semiconductor chip 25 can be made extremely high. On the other hand, as shown in FIG. 15B, the adhesive sheet 20 can be obtained by forming the planned cutting portion 9 by the melt treatment region 13 in the vicinity of the back surface 17 inside the silicon wafer 11 and allowing the crack 15 to reach the back surface 17. The die bond resin layer 23 can be cut with high accuracy by the expansion.

次に、粘着シート20として、リンテック株式会社の「LE−5000(商品名)」を用いた場合の実験結果について説明する。図16及び図17は、シリコンウェハ11の内部に溶融処理領域13による切断予定部9を形成した後、粘着シート20をエキスパンドした際の一連の状態を示す模式図であり、図16(a)は粘着シート20のエキスパンド開始直後の状態、図16(b)は粘着シート20のエキスパンド中の状態、図17(a)は粘着シート20のエキスパンド終了後の状態、図17(b)は半導体チップ25のピックアップ時の状態である。   Next, an experimental result in the case of using “LE-5000 (trade name)” of Lintec Corporation as the adhesive sheet 20 will be described. 16 and 17 are schematic views showing a series of states when the adhesive sheet 20 is expanded after the planned cutting portion 9 is formed in the silicon wafer 11 by the melt processing region 13, and FIG. Is the state immediately after the expansion of the adhesive sheet 20, FIG. 16B is the state during expansion of the adhesive sheet 20, FIG. 17A is the state after the expansion of the adhesive sheet 20, and FIG. 17B is the semiconductor chip. This is the state at the time of 25 pickup.

図16(a)に示すように、粘着シート20のエキスパンド開始直後においては、シリコンウェハ11は切断予定部9に沿って切断され、隣り合う半導体チップ25の対向する切断面25a,25aは密着した状態にある。このとき、ダイボンド樹脂層23はまだ切断されていない。そして、図16(b)に示すように、粘着シート20の拡張に伴って、ダイボンド樹脂層23は引き千切られるようにして切断予定部9に沿って切断されていく。   As shown in FIG. 16A, immediately after the expansion of the adhesive sheet 20 is started, the silicon wafer 11 is cut along the planned cutting portion 9, and the opposing cut surfaces 25a and 25a of the adjacent semiconductor chips 25 are in close contact with each other. Is in a state. At this time, the die bond resin layer 23 has not been cut yet. And as shown in FIG.16 (b), with the expansion of the adhesive sheet 20, the die-bonding resin layer 23 is cut | disconnected along the scheduled cutting part 9 so that it may be shredded.

このようにして粘着シート20のエキスパンドが終了すると、図17(a)に示すように、ダイボンド樹脂層23も個々の半導体チップ25毎に切断される。このとき、互いに離間した半導体チップ25,25間の粘着シート20の基材21上には、ダイボンド樹脂層23の一部23bが薄く残っていた。また、半導体チップ25と共に切断されたダイボンド樹脂層23の切断面23aは、半導体チップ25の切断面25aを基準として若干凹状となっていた。これにより、各半導体チップ25の切断面25aからのダイボンド樹脂のはみ出しが確実に防止される。そして、図17(b)に示すように、吸着コレット等を用いて半導体チップ25を切断されたダイボンド樹脂層23と共にピックアップすることができた。   When the expansion of the pressure-sensitive adhesive sheet 20 is thus completed, the die bond resin layer 23 is also cut for each individual semiconductor chip 25 as shown in FIG. At this time, a portion 23b of the die bond resin layer 23 remained thin on the base material 21 of the adhesive sheet 20 between the semiconductor chips 25 and 25 spaced apart from each other. Further, the cut surface 23 a of the die bond resin layer 23 cut together with the semiconductor chip 25 was slightly concave with respect to the cut surface 25 a of the semiconductor chip 25. This reliably prevents the die bond resin from protruding from the cut surface 25a of each semiconductor chip 25. Then, as shown in FIG. 17B, the semiconductor chip 25 could be picked up with the cut die bond resin layer 23 using an adsorption collet or the like.

なお、ダイボンド樹脂層23が非伸縮性の材料からなるような場合などには、図18に示すように、互いに離間した半導体チップ25,25間の粘着シート20の基材21上にはダイボンド樹脂層23が残らない。これにより、半導体チップ25の切断面25aと、その裏面に密着したダイボンド樹脂層23の切断面23aとをほぼ一致させることができる。   When the die bond resin layer 23 is made of a non-stretchable material or the like, as shown in FIG. 18, the die bond resin is formed on the base material 21 of the adhesive sheet 20 between the semiconductor chips 25 and 25 spaced apart from each other. Layer 23 does not remain. Thereby, the cut surface 25a of the semiconductor chip 25 and the cut surface 23a of the die bond resin layer 23 adhered to the back surface thereof can be substantially matched.

また、図19(a)に示すように、基材21及びUV硬化樹脂層22を有してなる粘着シート20を、そのUV硬化樹脂層22を介してシリコンウェハ11の裏面17に貼り付け、溶融処理領域13による切断予定部9を形成した後、図19(b)に示すように、粘着シート20の周囲を外側に向かって拡張させることで、シリコンウェハ11を半導体チップ25に切断してもよい。この場合にも、粘着シート20を残してシリコンウェハ11をブレードにより切断するような場合に比べ、はるかに効率良くシリコンウェハ11を切断予定部9に沿って精度良く切断することが可能になる。   Further, as shown in FIG. 19A, an adhesive sheet 20 having a base material 21 and a UV curable resin layer 22 is attached to the back surface 17 of the silicon wafer 11 via the UV curable resin layer 22, After forming the planned cutting portion 9 by the melt processing region 13, as shown in FIG. 19B, the periphery of the adhesive sheet 20 is expanded outward to cut the silicon wafer 11 into the semiconductor chips 25. Also good. Also in this case, it becomes possible to cut the silicon wafer 11 along the scheduled cutting portion 9 with higher accuracy than in the case where the silicon wafer 11 is cut with a blade while leaving the adhesive sheet 20.

そして、基材21及びUV硬化樹脂層22を有してなる粘着シート20を用いたシリコンウェハ11の切断方法においても、図19を参照して説明したように、粘着シート20をエキスパンドする前までは、切断予定部9を起点とした割れがシリコンウェハ11に発生しない場合だけでなく、図20に示すように、粘着シート20をエキスパンドする(図20(b))前に、切断予定部9を起点とした割れ15をシリコンウェハ11の表面3と裏面17とに到達させてもよい(図20(a))。また、図21に示すように、粘着シート20をエキスパンドする(図21(b))前に、切断予定部9を起点とした割れ15をシリコンウェハ11の表面3に到達させてもよいし(図21(a))、或いは図22に示すように、粘着シート20をエキスパンドする(図22(b))前に、切断予定部9を起点とした割れ15をシリコンウェハ11の裏面17に到達させてもよい(図22(a))。   And also in the cutting method of the silicon wafer 11 using the adhesive sheet 20 having the base material 21 and the UV curable resin layer 22, as described with reference to FIG. 19, until the adhesive sheet 20 is expanded. Is not only the case where cracks starting from the planned cutting part 9 do not occur in the silicon wafer 11, but before expanding the adhesive sheet 20 as shown in FIG. 20 (FIG. 20B), the planned cutting part 9 The crack 15 starting from may be allowed to reach the front surface 3 and the back surface 17 of the silicon wafer 11 (FIG. 20A). Moreover, as shown in FIG. 21, before expanding the adhesive sheet 20 (FIG. 21B), the crack 15 starting from the planned cutting portion 9 may reach the surface 3 of the silicon wafer 11 ( 21 (a)) or FIG. 22, before the adhesive sheet 20 is expanded (FIG. 22 (b)), the crack 15 starting from the planned cutting portion 9 reaches the back surface 17 of the silicon wafer 11. You may make it (FIG.22 (a)).

本実施形態に係るレーザ加工方法によるレーザ加工中の半導体基板の平面図である。It is a top view of a semiconductor substrate under laser processing by a laser processing method concerning this embodiment. 図1に示す半導体基板のII−II線に沿った断面図である。It is sectional drawing along the II-II line of the semiconductor substrate shown in FIG. 本実施形態に係るレーザ加工方法によるレーザ加工後の半導体基板の平面図である。It is a top view of the semiconductor substrate after the laser processing by the laser processing method concerning this embodiment. 図3に示す半導体基板のIV−IV線に沿った断面図である。FIG. 4 is a cross-sectional view of the semiconductor substrate shown in FIG. 3 taken along line IV-IV. 図3に示す半導体基板のV−V線に沿った断面図である。FIG. 5 is a cross-sectional view taken along line VV of the semiconductor substrate shown in FIG. 3. 本実施形態に係るレーザ加工方法により切断された半導体基板の平面図である。It is a top view of the semiconductor substrate cut | disconnected by the laser processing method which concerns on this embodiment. 本実施形態に係るレーザ加工方法により切断されたシリコンウェハの一部における断面の写真を表した図である。It is a figure showing the photograph of the section in the part of silicon wafer cut by the laser processing method concerning this embodiment. 本実施形態に係るレーザ加工方法におけるレーザ光の波長とシリコン基板の内部の透過率との関係を示すグラフである。It is a graph which shows the relationship between the wavelength of the laser beam and the transmittance | permeability inside a silicon substrate in the laser processing method which concerns on this embodiment. 本実施形態に係るレーザ加工装置の概略構成図である。It is a schematic block diagram of the laser processing apparatus which concerns on this embodiment. 本実施形態に係るレーザ加工装置による切断予定部の形成手順を説明するためのフローチャートである。It is a flowchart for demonstrating the formation procedure of the cutting scheduled part by the laser processing apparatus which concerns on this embodiment. 本実施形態に係るシリコンウェハの切断方法を説明するための模式図であり、(a)はシリコンウェハに粘着シートが貼り付けられた状態、(b)はシリコンウェハの内部に溶融処理領域による切断予定部が形成された状態である。It is a schematic diagram for demonstrating the cutting method of the silicon wafer which concerns on this embodiment, (a) is the state by which the adhesive sheet was affixed on the silicon wafer, (b) is the cutting | disconnection by the fusion | melting process area | region inside a silicon wafer This is a state in which a planned portion is formed. 本実施形態に係るシリコンウェハの切断方法を説明するための模式図であり、(a)は粘着シートがエキスパンドされた状態、(b)は粘着シートに紫外線が照射された状態である。It is a schematic diagram for demonstrating the cutting method of the silicon wafer which concerns on this embodiment, (a) is the state by which the adhesive sheet was expanded, (b) is the state by which the adhesive sheet was irradiated with the ultraviolet-ray. 本実施形態に係るシリコンウェハの切断方法を説明するための模式図であり、(a)は切断されたダイボンド樹脂層と共に半導体チップがピックアップされた状態、(b)は半導体チップがダイボンド樹脂層を介してリードフレームに接合された状態である。It is a schematic diagram for demonstrating the cutting method of the silicon wafer which concerns on this embodiment, (a) is the state in which the semiconductor chip was picked up with the cut | disconnected die-bond resin layer, (b) is a semiconductor chip having a die-bond resin layer It is in a state where it is joined to the lead frame. 本実施形態に係るシリコンウェハの切断方法におけるシリコンウェハと切断予定部との関係を示す模式図であり、(a)は切断予定部を起点とした割れが発生していない状態、(b)は切断予定部を起点とした割れがシリコンウェハの表面と裏面とに到達している状態である。It is a schematic diagram which shows the relationship between the silicon wafer in the cutting method of the silicon wafer which concerns on this embodiment, and a cutting plan part, (a) is the state in which the crack which started from the cutting plan part has not generate | occur | produced, (b) This is a state in which cracks starting from the planned cutting portion have reached the front and back surfaces of the silicon wafer. 本実施形態に係るシリコンウェハの切断方法におけるシリコンウェハと切断予定部との関係を示す模式図であり、(a)は切断予定部を起点とした割れがシリコンウェハの表面に到達している状態、(b)は切断予定部を起点とした割れがシリコンウェハの裏面に到達している状態である。It is a schematic diagram which shows the relationship between the silicon wafer and the scheduled cutting part in the silicon wafer cutting method according to the present embodiment, and (a) shows a state where a crack starting from the planned cutting part reaches the surface of the silicon wafer. (B) is a state in which the crack starting from the planned cutting portion reaches the back surface of the silicon wafer. 本実施形態に係るシリコンウェハの切断方法の一実施例を説明するための模式図であり、(a)は粘着シートのエキスパンド開始直後の状態、(b)は粘着シートのエキスパンド中の状態である。It is a schematic diagram for demonstrating one Example of the cutting method of the silicon wafer which concerns on this embodiment, (a) is the state immediately after the expansion start of an adhesive sheet, (b) is the state in the expansion of an adhesive sheet. . 本実施形態に係るシリコンウェハの切断方法の一実施例を説明するための模式図であり、(a)は粘着シートのエキスパンド終了後の状態、(b)は半導体チップのピックアップ時の状態である。It is a schematic diagram for demonstrating one Example of the cutting method of the silicon wafer which concerns on this embodiment, (a) is the state after completion | finish of expansion of an adhesive sheet, (b) is the state at the time of the pick-up of a semiconductor chip. . 本実施形態に係るシリコンウェハの切断方法の他の実施例を説明するための模式図である。It is a schematic diagram for demonstrating the other Example of the cutting method of the silicon wafer which concerns on this embodiment. 本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れが発生しない場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。It is a figure for demonstrating the case where the crack which started from the cutting plan part does not generate | occur | produce in the further another Example of the cutting method of the silicon wafer which concerns on this embodiment, (a) is a cutting plan part by a fusion | melting process area | region. The state after being formed, (b) is a state in which the adhesive sheet is expanded. 本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れがシリコンウェハの表面と裏面とに到達する場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。It is a figure for demonstrating the case where the crack which started from the cutting scheduled part reaches | attains the surface and back surface of a silicon wafer in the further another Example of the cutting method of the silicon wafer which concerns on this embodiment, (a) A state after the planned cutting portion is formed by the melt treatment region, (b) is a state in which the adhesive sheet is expanded. 本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れがシリコンウェハの表面に到達する場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。It is a figure for demonstrating the case where the crack which started the cutting | disconnection plan part in the other Example of the cutting method of the silicon wafer which concerns on this embodiment arrives at the surface of a silicon wafer, (a) is a fusion | melting process area | region. (B) is a state after the adhesive sheet has been expanded. 本実施形態に係るシリコンウェハの切断方法の更に他の実施例において切断予定部を起点とした割れがシリコンウェハの裏面に到達する場合を説明するための図であり、(a)は溶融処理領域による切断予定部が形成された後の状態、(b)は粘着シートがエキスパンドされた状態である。It is a figure for demonstrating the case where the crack which started the cutting | disconnection plan part in the further another Example of the cutting method of the silicon wafer which concerns on this embodiment arrives at the back surface of a silicon wafer, (a) is a fusion | melting process area | region. (B) is a state after the adhesive sheet has been expanded.

符号の説明Explanation of symbols

1…半導体基板、3…表面、5…切断予定ライン、7…改質領域、9…切断予定部、11…シリコンウェハ、13…溶融処理領域、15…割れ、17…裏面、20…粘着シート、21…基材、23…ダイボンド樹脂層、25…半導体チップ、L…レーザ光、P…集光点。


DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 3 ... Surface, 5 ... Planned cutting line, 7 ... Modified area | region, 9 ... Planned cutting part, 11 ... Silicon wafer, 13 ... Melting process area, 15 ... Crack, 17 ... Back surface, 20 ... Adhesive sheet , 21 ... base material, 23 ... die bond resin layer, 25 ... semiconductor chip, L ... laser beam, P ... condensing point.


Claims (2)

表面に機能素子が形成された半導体基板の切断方法であって、前記半導体基板の内部に、切断予定ラインに沿ってレーザ光を照射することにより、前記半導体基板の内部に一旦溶融後再固化した領域である溶融処理領域を形成し、この溶融処理領域でもって切断予定部を形成すること、及び前記溶融処理領域から前記半導体基板の裏面に割れを到達させることを含む工程と、
次いで前記半導体基板を前記切断予定部に沿って半導体チップに切断する工程とを有する半導体基板の切断方法。
A method for cutting a semiconductor substrate having a functional element formed on a surface thereof, wherein the semiconductor substrate is irradiated with laser light along a planned cutting line, and is once solidified after being melted inside the semiconductor substrate . Forming a melt-processed region that is a region, forming a portion to be cut with the melt-processed region, and causing a crack to reach the back surface of the semiconductor substrate from the melt-processed region; and
And then cutting the semiconductor substrate into a semiconductor chip along the planned cutting portion.
マトリックス状に配置された複数の機能素子が表面に形成された半導体基板の内部に、隣合う前記機能素子間にレーザ光を照射することにより、前記半導体基板の内部に前記機能素子間を通る格子状の一旦溶融後再固化した領域である溶融処理領域を形成し、この溶融処理領域でもって切断予定部を形成すること、及び前記溶融処理領域から前記半導体基板の裏面に割れを到達させることを含む工程と、
次いで前記半導体基板を前記切断予定部に沿って、前記機能素子をそれぞれ有する半導体チップに切断する工程とを有する半導体基板の切断方法。
A lattice that passes between the functional elements inside the semiconductor substrate by irradiating laser light between the adjacent functional elements inside the semiconductor substrate on which a plurality of functional elements arranged in a matrix are formed. Forming a melt-processed region that is a region once melted and re-solidified , forming a planned cutting portion in the melt-processed region, and causing a crack to reach the back surface of the semiconductor substrate from the melt-processed region. Including a process;
And then cutting the semiconductor substrate into the semiconductor chips each having the functional element along the planned cutting portion.
JP2006016285A 2002-03-12 2006-01-25 Semiconductor substrate cutting method Expired - Lifetime JP3867105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006016285A JP3867105B2 (en) 2002-03-12 2006-01-25 Semiconductor substrate cutting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002067372 2002-03-12
JP2002067348 2002-03-12
JP2006016285A JP3867105B2 (en) 2002-03-12 2006-01-25 Semiconductor substrate cutting method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002351600A Division JP4358502B2 (en) 2002-03-12 2002-12-03 Semiconductor substrate cutting method

Publications (2)

Publication Number Publication Date
JP2006114938A JP2006114938A (en) 2006-04-27
JP3867105B2 true JP3867105B2 (en) 2007-01-10

Family

ID=36383127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016285A Expired - Lifetime JP3867105B2 (en) 2002-03-12 2006-01-25 Semiconductor substrate cutting method

Country Status (1)

Country Link
JP (1) JP3867105B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11219966B1 (en) 2018-12-29 2022-01-11 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11826846B2 (en) 2018-12-29 2023-11-28 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11901181B2 (en) 2018-12-29 2024-02-13 Wolfspeed, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11911842B2 (en) 2018-12-29 2024-02-27 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11034056B2 (en) 2019-05-17 2021-06-15 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11654596B2 (en) 2019-05-17 2023-05-23 Wolfspeed, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US12070875B2 (en) 2019-05-17 2024-08-27 Wolfspeed, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Also Published As

Publication number Publication date
JP2006114938A (en) 2006-04-27

Similar Documents

Publication Publication Date Title
JP4358502B2 (en) Semiconductor substrate cutting method
JP3935186B2 (en) Semiconductor substrate cutting method
JP4606741B2 (en) Processing object cutting method
JP3762409B2 (en) Substrate dividing method
EP2485251B1 (en) Method of cutting semiconductor substrate
JP3624909B2 (en) Laser processing method
JP3670267B2 (en) Laser processing method
WO2004080643A1 (en) Laser beam machining method
JP2006135355A (en) Cutting method of semiconductor substrate
JP4409840B2 (en) Processing object cutting method
WO2004082006A1 (en) Laser beam machining method
WO2003076118A1 (en) Semiconductor substrate, semiconductor chip, and semiconductor device manufacturing method
JP4167094B2 (en) Laser processing method
JP4509720B2 (en) Laser processing method
JP3990710B2 (en) Laser processing method
JP3867105B2 (en) Semiconductor substrate cutting method
JP3867104B2 (en) Semiconductor substrate cutting method
JP3867100B2 (en) Semiconductor substrate cutting method
WO2004080642A1 (en) Laser beam machining method
JP3822626B2 (en) Semiconductor substrate cutting method
JP3761566B2 (en) Manufacturing method of semiconductor chip
JP2004268103A (en) Laser beam machining method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060222

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061006

R150 Certificate of patent or registration of utility model

Ref document number: 3867105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

EXPY Cancellation because of completion of term