[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3866249B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3866249B2
JP3866249B2 JP2004155933A JP2004155933A JP3866249B2 JP 3866249 B2 JP3866249 B2 JP 3866249B2 JP 2004155933 A JP2004155933 A JP 2004155933A JP 2004155933 A JP2004155933 A JP 2004155933A JP 3866249 B2 JP3866249 B2 JP 3866249B2
Authority
JP
Japan
Prior art keywords
thin film
film transistors
substrate
resin layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004155933A
Other languages
Japanese (ja)
Other versions
JP2004252488A (en
Inventor
舜平 山崎
康行 荒井
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004155933A priority Critical patent/JP3866249B2/en
Publication of JP2004252488A publication Critical patent/JP2004252488A/en
Application granted granted Critical
Publication of JP3866249B2 publication Critical patent/JP3866249B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本明細書で開示する発明は、樹脂基板(工業用プラスチク基板を含む)等の可撓性(フレキシブルな機械的な性質)を有する基板上に形成された薄膜トランジスタの構成およびその作製方法に関する。また、この薄膜トランジスタを用いて構成されたアクティブマトリクス型の液晶表示装置に関する。   The invention disclosed in this specification relates to a structure of a thin film transistor formed over a substrate having flexibility (flexible mechanical properties) such as a resin substrate (including an industrial plastic substrate) and a manufacturing method thereof. The present invention also relates to an active matrix liquid crystal display device formed using the thin film transistor.

ガラス基板や石英基板上に形成された薄膜トランジスタが知られている。このガラス基板上に形成される薄膜トランジスタは、アクティブマトリクス型の液晶表示装置に主に利用されている。アクティブマトリクス型の液晶表示装置は、高速動画や微細な表示を行うことができるので、単純マトリクス型の液晶表示装置に代わるものと期待されている。   A thin film transistor formed on a glass substrate or a quartz substrate is known. The thin film transistor formed on the glass substrate is mainly used in an active matrix liquid crystal display device. An active matrix liquid crystal display device is expected to replace a simple matrix liquid crystal display device because it can perform high-speed moving images and fine display.

アクティブマトリクス型の液晶表示装置というのは、各画素のそれぞれに1つ以上の薄膜トランジスタをスイッチング素子として配置し、画素電極に出入りする電荷をこの薄膜トランジスタで制御するものである。基板としてガラス基板や石英基板が用いられるのは、液晶表示装置を可視光が透過する必要があるからである。   In an active matrix liquid crystal display device, one or more thin film transistors are provided as switching elements in each pixel, and charges entering and exiting the pixel electrodes are controlled by the thin film transistors. The reason why a glass substrate or a quartz substrate is used as the substrate is that it is necessary to transmit visible light through the liquid crystal display device.

一方、液晶表示装置は極めて応用範囲の広い表示手段として期待されている。例えば、カード型の計算機や携帯型のコンピュータ、さらには各種通信機器等の携帯型の電子機器に用いられる表示手段として期待されている。そしてこれら携帯型の電子機器に利用される表示手段においては、取り扱う情報の高度化に従って、より高度な情報の表示が求められている。例えば、数字や記号のみではなく、より微細な画像情報や動画を表示する機能が求められれている。   On the other hand, a liquid crystal display device is expected as a display means having a very wide application range. For example, it is expected as a display means used in a portable electronic device such as a card-type computer, a portable computer, and various communication devices. In the display means used in these portable electronic devices, display of more advanced information is required in accordance with the advancement of information to be handled. For example, there is a demand for a function for displaying not only numbers and symbols but also finer image information and moving images.

液晶表示装置により微細な画像情報や動画を表示する機能を求める場合、アクティブマトリクス型の液晶表示装置を利用する必要がある。しかし、基板としてガラス基板や石英基板を用いた場合、
・液晶表示装置自体の厚さを薄くすることに限界がある。
・重量が大きくなる。
・軽量化しようとして基板の厚さを薄くすると、基板が割れる。
・基板に柔軟性がない。
といった問題を有している。
When a function for displaying fine image information and moving images is required by a liquid crystal display device, it is necessary to use an active matrix liquid crystal display device. However, when a glass substrate or quartz substrate is used as the substrate,
-There is a limit to reducing the thickness of the liquid crystal display device itself.
・ Weight increases.
・ If the thickness of the substrate is reduced to reduce weight, the substrate will break.
・ The board is not flexible.
Have the problem.

特にカード型の電子機器は、その取扱において、多少の応力が働いても破損しない柔軟性が要求されるので、その電子機器に組み込まれる液晶表示装置にも同様な柔軟性(フレキシビリティー)が要求される。   In particular, card-type electronic devices are required to be flexible so that they are not damaged even if a slight amount of stress is applied. Therefore, the same flexibility is also applied to the liquid crystal display device incorporated in the electronic device. Required.

本明細書で開示する発明は、柔軟性を有するアクティブマトリクス型の液晶表示装置を提供することを課題とする。   An object of the invention disclosed in this specification is to provide an active matrix liquid crystal display device having flexibility.

液晶表示装置に柔軟性を与える方法としては、基板として透光性を有するプラスチック基板や樹脂基板を用いる方法がある。しかし、樹脂基板はその耐熱性の問題からその上に薄膜トランジスタを形成することは技術的に困難であるという問題がある。   As a method of giving flexibility to the liquid crystal display device, there is a method of using a light-transmitting plastic substrate or resin substrate as a substrate. However, the resin substrate has a problem that it is technically difficult to form a thin film transistor on the resin substrate because of its heat resistance problem.

そこで、本明細書で開示する発明は、以下に示すような構成を採用することにより、上記の困難性を解決することを特徴とする。
本明細書で開示する発明の一つは、
フィルム状の樹脂基板と、
前記樹脂基板の表面に形成された樹脂層と、
前記樹脂層上に形成された薄膜トランジスタと、
を有することを特徴とする。
Therefore, the invention disclosed in this specification is characterized by solving the above-described difficulty by adopting the following configuration.
One of the inventions disclosed in this specification is:
A film-like resin substrate;
A resin layer formed on the surface of the resin substrate;
A thin film transistor formed on the resin layer;
It is characterized by having.

上記構成の具体的な例を図1に示す。図1に示す構成においては、フィルム状の樹脂基板であるPETフィルム(厚さ100μm)に接して、樹脂層102が形成されており、さらにその上にInverted staggered型の薄膜トランジスタが形成されている。   A specific example of the above configuration is shown in FIG. In the configuration shown in FIG. 1, a resin layer 102 is formed in contact with a PET film (thickness: 100 μm) which is a film-like resin substrate, and an inverted staggered thin film transistor is further formed thereon.

フィルム状の樹脂基板としては、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエチレンサルファイト)、ポリイミドから選ばれたものを用いることができる。ここで必要とされる条件は、可撓性を有すること、それに透光性を有すること、である。またなるべく高い温度に耐えることができることが望ましい。一般的にこれら樹脂基板は、加熱温度を200℃程度以上に上げていくと、表面にオリゴマー(直径1μm程度の重合体)が析出したり、ガスを発生したりし、その上に半導体層を形成することは著しく困難になる。従って、その耐熱温度がなるべく高いものである必要がある。   As the film-like resin substrate, one selected from PET (polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyethylene sulfite), and polyimide can be used. The conditions required here are to have flexibility and to have translucency. It is also desirable to be able to withstand as high a temperature as possible. In general, when the heating temperature of these resin substrates is increased to about 200 ° C. or more, oligomers (polymers having a diameter of about 1 μm) are deposited on the surface, gas is generated, and a semiconductor layer is formed thereon. It is extremely difficult to form. Therefore, the heat resistant temperature needs to be as high as possible.

上記構成において樹脂層は、樹脂基板の表面を平坦化するための機能を有している。この平坦化という意味には、半導体層の形成等の加熱が伴う工程において、樹脂基板の表面にオリゴマーが発生することを防ぐ機能も含まれる。   In the above structure, the resin layer has a function for flattening the surface of the resin substrate. The meaning of the planarization includes a function of preventing oligomers from being generated on the surface of the resin substrate in a process involving heating such as formation of a semiconductor layer.

この樹脂層としては、アクリル酸メチルエステル樹脂、アクリル酸エチルエステル樹脂、アクリル酸ブチルエステル樹脂、アクリル酸2−エチルヘキシルエステル樹脂から選ばれたアクリル樹脂を用いることができる。この樹脂層を形成することで、樹脂基板を用いた場合でも、上述した薄膜トランジスタを作製する場合の不都合を抑制することができる。   As this resin layer, an acrylic resin selected from an acrylic acid methyl ester resin, an acrylic acid ethyl ester resin, an acrylic acid butyl ester resin, and an acrylic acid 2-ethylhexyl ester resin can be used. By forming this resin layer, even when a resin substrate is used, inconvenience in manufacturing the above-described thin film transistor can be suppressed.

他の発明の構成は、
フィルム状の樹脂基板上に樹脂層を形成する工程と、
前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、
前記半導体層を用いて薄膜トランジスタを形成する工程と、
を有することを特徴とする。
Other aspects of the invention are:
Forming a resin layer on a film-like resin substrate;
Forming a semiconductor layer on the resin layer by a plasma CVD method;
Forming a thin film transistor using the semiconductor layer;
It is characterized by having.

他の発明の構成は、
フィルム状の樹脂基板を所定の温度で加熱処理し樹脂基板からの脱ガス化を計る工程と、
フィルム状の樹脂基板上に樹脂層を形成する工程と、前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、
前記半導体層を用いて薄膜トランジスタを形成する工程と、
を有することを特徴とする。
Other aspects of the invention are:
A step of heat-treating a film-like resin substrate at a predetermined temperature to measure degasification from the resin substrate;
Forming a resin layer on a film-like resin substrate; forming a semiconductor layer on the resin layer by a plasma CVD method;
Forming a thin film transistor using the semiconductor layer;
It is characterized by having.

上記構成において、加熱処理を施し樹脂基板からの脱ガス化を計るのは、後の加熱を従うプロセスにおいて、樹脂基板から脱ガス化現象が起こることを防ぐためである。例えば、樹脂基板上に半導体薄膜を形成している最中に樹脂基板からの脱ガス化が起こると、半導体薄膜に大きなピンホールが形成されることになり、その電気特性は大きく損なわれたものとなってしまう。従って、予め後のプロセス中において加えられる加熱温度よりも高い温度で加熱処理を行い、樹脂基板中からの脱ガス化を行っておくことによって、後の工程における樹脂基板からの脱ガス現象を抑制することができる。   In the above configuration, the heat treatment is performed to degas from the resin substrate in order to prevent the degassing phenomenon from occurring in the resin substrate in a process that follows heating. For example, if degassing from the resin substrate occurs while the semiconductor thin film is being formed on the resin substrate, a large pinhole will be formed in the semiconductor thin film, and its electrical characteristics are greatly impaired. End up. Therefore, heat treatment is performed at a temperature higher than the heating temperature applied in the subsequent process in advance, and degassing from the resin substrate is performed, thereby suppressing the degassing phenomenon from the resin substrate in the subsequent process can do.

他の発明の構成は、
フィルム状の樹脂基板を所定の温度で加熱処理する工程と、
フィルム状の樹脂基板上に樹脂層を形成する工程と、
前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、
前記半導体層を用いて薄膜トランジスタを形成する工程と、
を有し、
前記プラズマCVD法での半導体層の形成に際して、前記所定の温度以下の温度で加熱を行うことを特徴とする。
Other aspects of the invention are:
Heat-treating the film-like resin substrate at a predetermined temperature;
Forming a resin layer on a film-like resin substrate;
Forming a semiconductor layer on the resin layer by a plasma CVD method;
Forming a thin film transistor using the semiconductor layer;
Have
When the semiconductor layer is formed by the plasma CVD method, heating is performed at a temperature equal to or lower than the predetermined temperature.

他の発明の構成は、
フィルム状の樹脂基板を所定の温度で加熱処理する工程と、
フィルム状の樹脂基板上に樹脂層を形成する工程と、
前記樹脂層上に半導体層をプラズマCVD法で形成する工程と、
前記半導体層を用いて薄膜トランジスタを形成する工程と、
を有し、
前記所定の温度は、他の工程における加熱温度より高い温度であることを特徴とする。
Other aspects of the invention are:
Heat-treating the film-like resin substrate at a predetermined temperature;
Forming a resin layer on a film-like resin substrate;
Forming a semiconductor layer on the resin layer by a plasma CVD method;
Forming a thin film transistor using the semiconductor layer;
Have
The predetermined temperature is higher than the heating temperature in other steps.

他の発明の構成は、
一対のフィルム状の樹脂基板と、
前記樹脂基板間に保持された液晶材料と、
前記一対の樹脂基板の少なくとも一方の表面上に形成された画素電極と、
前記画素電極に接続された薄膜トランジスタと、
を有し、
前記薄膜トランジスタは樹脂基板上に形成されており、
前記一対のフィルム状の樹脂基板の表面にはその表面を平坦化するための樹脂層が形成されていることを特徴とする。
Other aspects of the invention are:
A pair of film-like resin substrates;
A liquid crystal material held between the resin substrates;
A pixel electrode formed on at least one surface of the pair of resin substrates;
A thin film transistor connected to the pixel electrode;
Have
The thin film transistor is formed on a resin substrate,
A resin layer for flattening the surfaces of the pair of film-like resin substrates is formed.

上記構成の具体的な例を図3に示す。図3に示す構成には、一対の樹脂基板301と302、これら樹脂基板間に保持された液晶材料309、画素電極306、画素電極306に接続された薄膜トランジスタ305、樹脂基板301の表面を平坦化するための樹脂層303が示されている。   A specific example of the above configuration is shown in FIG. 3 includes a pair of resin substrates 301 and 302, a liquid crystal material 309 held between the resin substrates, a pixel electrode 306, a thin film transistor 305 connected to the pixel electrode 306, and a surface of the resin substrate 301 is flattened. A resin layer 303 for this purpose is shown.

本明細書に開示する発明を採用することにより、アクティブマトリクス型の液晶表示装置において、
・装置自体の厚さを薄くすることができる。
・重量を軽くすることができる。
・外力によって基板が割れたりしないものを得ることができる。
・柔軟性を有するものを得ることができる。
このような液晶表示装置は、広い用途に利用することができ、極めて有用なものである。
By employing the invention disclosed in this specification, in an active matrix liquid crystal display device,
-The thickness of the device itself can be reduced.
・ Weight can be reduced.
-It is possible to obtain a substrate that does not break by external force.
-What has flexibility can be obtained.
Such a liquid crystal display device can be used in a wide range of applications and is extremely useful.

〔実施例1〕
本実施例は、Inverted staggered型の薄膜トランジスタを有機樹脂基板であるPET(ポリエチレンテレフタレート)基板上に形成する例を示す。
[Example 1]
In this embodiment, an inverted staggered thin film transistor is formed on a PET (polyethylene terephthalate) substrate which is an organic resin substrate.

まず図1(A)に示すように厚さ100μmのPETフィルム101を用意し、脱ガス化のための加熱処理を加える。この加熱処理は、後のプロセスにおいて加わる最も高い温度以上の温度である必要がある。本実施例で示すプロセスでは、プラズマCVD法による非晶質珪素膜の成膜時における160℃の温度が最高加熱温度であるので、このPETフィルムからの脱ガス化を計るための加熱処理は180℃で行う。   First, as shown in FIG. 1A, a PET film 101 having a thickness of 100 μm is prepared, and heat treatment for degassing is applied. This heat treatment needs to be performed at a temperature equal to or higher than the highest temperature applied in a later process. In the process shown in this embodiment, the temperature of 160 ° C. during the formation of the amorphous silicon film by the plasma CVD method is the maximum heating temperature. Therefore, the heat treatment for measuring degassing from the PET film is performed at 180 ° C. Perform at ℃.

このPETフィルム上にアクリル樹脂の層102を形成する。アクリル樹脂としては例えばアクリル酸メチルエステル樹脂を用いることができる。このアクリル樹脂の層102は、後の熱が加わるプロセスにおいて、PETフィルムの表面にオリゴマーが発生することを防ぐためのものである。また、このアクリル樹脂の層102は、PETフィルム表面の凹凸を平坦にする機能を有している。一般にPETフィルムの表面は普通数百Å〜1μmオーダーの凹凸を有している。このような凹凸は、厚さが数百Åである半導体層に対して電気的に大きな影響を与えるこになる。従って、半導体層が形成される下地を平坦化することは極めて重要なこととなる。   An acrylic resin layer 102 is formed on the PET film. As the acrylic resin, for example, acrylic acid methyl ester resin can be used. This acrylic resin layer 102 is for preventing oligomers from being generated on the surface of the PET film in a process in which heat is applied later. The acrylic resin layer 102 has a function of flattening irregularities on the surface of the PET film. In general, the surface of a PET film usually has irregularities on the order of several hundred to 1 μm. Such unevenness has a large electrical effect on a semiconductor layer having a thickness of several hundreds of millimeters. Accordingly, it is extremely important to flatten the base on which the semiconductor layer is formed.

次にアルミニウムでなるゲイト電極103を形成する。このゲイト電極の形成は、スパッタ法によってアルミニウム膜2000〜5000Å(ここでは3000Å)の厚さに成膜し、さらにフォトリソグラフィー工程による公知のパターニングを行うことにより行われる。またパターンの側面はテーパー状になるようにエッチングを行う。(図1(A))   Next, a gate electrode 103 made of aluminum is formed. The gate electrode is formed by sputtering to form an aluminum film having a thickness of 2000 to 5000 mm (in this case, 3000 mm) and further performing known patterning by a photolithography process. Etching is performed so that the side surface of the pattern is tapered. (Fig. 1 (A))

次にゲイト絶縁膜として機能する酸化珪素膜104をスパッタ法で1000Åの厚さに成膜する。ゲイト絶縁膜としては、酸化珪素膜ではなく窒化珪素膜を用いてもよい。   Next, a silicon oxide film 104 functioning as a gate insulating film is formed to a thickness of 1000 mm by sputtering. As the gate insulating film, a silicon nitride film may be used instead of the silicon oxide film.

次にプラズマCVD法を用いて実質的に真性(I型)の非晶質珪素膜105を500Åの厚さに成膜する。以下に成膜条件を示す。   Next, a substantially intrinsic (I-type) amorphous silicon film 105 is formed to a thickness of 500 mm using a plasma CVD method. The film forming conditions are shown below.

成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm2
反応ガス SiH4
ここでは平行平板型のプラズマCVD装置を用いて成膜を行う。また加熱は、樹脂基板が置かれる基板ステージ内に配置されたヒーターによる基板の加熱温度である。このようにして図1(B)に示す状態を得る。
Deposition temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas SiH 4
Here, film formation is performed using a parallel plate type plasma CVD apparatus. The heating is a heating temperature of the substrate by a heater arranged in the substrate stage on which the resin substrate is placed. In this way, the state shown in FIG.

さらに後の工程において、エッチングストッパーして機能する酸化珪素膜をスパッタ法で成膜し、パターニングを施すことによりエッチングストッパー106を形成する。   Further, in a later process, a silicon oxide film functioning as an etching stopper is formed by sputtering, and patterning is performed to form the etching stopper 106.

次にN型の非晶質珪素膜107を平行平板型のプラズマCVD法で300Åの厚さに成膜する。以下に成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm2
反応ガス B26/SiH4=1/100
Next, an N-type amorphous silicon film 107 is formed to a thickness of 300 mm by a parallel plate type plasma CVD method. The film forming conditions are shown below.
Deposition temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas B 2 H 6 / SiH 4 = 1/100

こうして図1(C)に示す状態を得る。その後、N型の非晶質珪素膜107と実質的に真性(I型)の非晶質珪素膜105とに対してドライエッチングによるパターニングを行う。そしてアルミニウム膜を3000Åの厚さにスパッタ法で成膜する。さらにこのアルミニウム膜とその下のN型の非晶質珪素膜とをエッチングすることにより、ソース電極108とドレイン電極109を形成する。このエッチング工程において、エッチングストッパー106の作用によって、ソース/ドレインの分離が確実に行われる。(図1(D))   In this way, the state shown in FIG. Thereafter, the N-type amorphous silicon film 107 and the substantially intrinsic (I-type) amorphous silicon film 105 are patterned by dry etching. Then, an aluminum film is formed by sputtering to a thickness of 3000 mm. Further, the aluminum film and the underlying N-type amorphous silicon film are etched to form the source electrode 108 and the drain electrode 109. In this etching step, the source / drain is reliably separated by the action of the etching stopper 106. (Figure 1 (D))

そして、酸化珪素膜またはポリイミド等の樹脂材料を用いて層間絶縁層110を6000Åの厚さに形成する。酸化珪素膜を形成する場合には、酸化珪素被膜形成用の塗布液を用いればよい。最後にコンタクトホールの形成を行い、ITOを用いて画素電極111を形成する。以上のようにして、透光性を有する樹脂基板を用いて、アクティブマトリクス型の液晶表示装置の各画素電極に配置される薄膜トランジスタを得ることができる。(図1(E))   Then, an interlayer insulating layer 110 is formed to a thickness of 6000 mm using a resin material such as a silicon oxide film or polyimide. In the case of forming a silicon oxide film, a coating solution for forming a silicon oxide film may be used. Finally, contact holes are formed, and pixel electrodes 111 are formed using ITO. As described above, a thin film transistor disposed in each pixel electrode of an active matrix liquid crystal display device can be obtained using a light-transmitting resin substrate. (Figure 1 (E))

〔実施例2〕
本実施例は、実施例1に示した薄膜トランジスタを利用して、アクティブマトリクス型の液晶表示装置を構成する場合の例を示す。図3に本実施例に示す液晶電気光学装置の断面を示す。
[Example 2]
This embodiment shows an example in which an active matrix liquid crystal display device is formed by using the thin film transistor described in Embodiment 1. FIG. 3 shows a cross section of the liquid crystal electro-optical device shown in this embodiment.

図3において、301と302とが一対の基板を構成する厚さ100μmのPETフィルムである。303で示されるのが平坦化層として機能するアクリル樹脂層である。306が画素電極である。図3には、2画素分の構成が示されている。   In FIG. 3, reference numerals 301 and 302 denote a PET film having a thickness of 100 μm that constitutes a pair of substrates. Reference numeral 303 denotes an acrylic resin layer that functions as a planarizing layer. Reference numeral 306 denotes a pixel electrode. FIG. 3 shows a configuration for two pixels.

304は対向電極である。そして307と308が液晶309を配向させる配向膜である。液晶309は、TN型液晶やSTN型液晶、さらには強誘電性液晶等を用いることができる。一般的にTN液晶が利用される。また液晶層の厚さとしては、数μm〜10μm程度が利用される。   Reference numeral 304 denotes a counter electrode. Reference numerals 307 and 308 denote alignment films for aligning the liquid crystal 309. As the liquid crystal 309, a TN liquid crystal, an STN liquid crystal, a ferroelectric liquid crystal, or the like can be used. In general, TN liquid crystal is used. The thickness of the liquid crystal layer is about several μm to 10 μm.

画素電極306には、薄膜トランジスタ305が接続されており、この画素電極306に出入りする電荷は、薄膜トランジスタ305によって制御される。ここでは、1つの画素電極306における構成を代表的に示すが、他に必要とする数で同様な構成が形成される。   A thin film transistor 305 is connected to the pixel electrode 306, and charges entering and exiting the pixel electrode 306 are controlled by the thin film transistor 305. Here, the configuration of one pixel electrode 306 is representatively shown, but the same configuration is formed in other required numbers.

図3に示すような構成においては、基板301と302とが、可撓性を有しているので、液晶パネル全体をフレキシブルなものとすることができる。   In the configuration shown in FIG. 3, since the substrates 301 and 302 have flexibility, the entire liquid crystal panel can be made flexible.

〔実施例3〕
本実施例は、アクティブマトリクス型の液晶表示装置に利用されるCoplanar型の薄膜トランジスタを作製する場合の例を示す。図2に本実施例に示す薄膜トランジスタの作製工程を示す。まずフィルム状の有機樹脂基板として、厚さ100μmのPETフィルム201を用意する。そして180℃の加熱処理を加えて、PETフィルム中からの脱ガス化を促進させる。そしてその表面にアクリル樹脂からなる層202を形成する。ここでは、アクリル樹脂としてアクリル酸エチルエステル樹脂を用いる。
Example 3
This embodiment shows an example of manufacturing a Coplanar thin film transistor used for an active matrix liquid crystal display device. FIG. 2 shows a manufacturing process of the thin film transistor described in this embodiment. First, a PET film 201 having a thickness of 100 μm is prepared as a film-like organic resin substrate. Then, a heat treatment at 180 ° C. is added to promote degasification from the PET film. Then, a layer 202 made of an acrylic resin is formed on the surface. Here, acrylic acid ethyl ester resin is used as the acrylic resin.

次にチャネル形成領域が形成される実質的に真性(I型)な半導体層203をプラズマ
CVD法で成膜する。以下に成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm2
反応ガス SiH4
ここでは平行平板型のプラズマCVD装置を用いて成膜を行う。
Next, a substantially intrinsic (I-type) semiconductor layer 203 in which a channel formation region is formed is formed by a plasma CVD method. The film forming conditions are shown below.
Deposition temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas SiH 4
Here, film formation is performed using a parallel plate type plasma CVD apparatus.

さらにN型の非晶質珪素膜を平行平板型のプラズマCVD法で300Åの厚さに成膜する。以下に成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 20mW/cm2
反応ガス B26/SiH4=1/100
Further, an N-type amorphous silicon film is formed to a thickness of 300 mm by a parallel plate type plasma CVD method. The film forming conditions are shown below.
Deposition temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 20 mW / cm 2
Reaction gas B 2 H 6 / SiH 4 = 1/100

そしてN型の非晶質珪素膜をパターニングして、ソース領域205とドレイン領域204を形成する。(図2(A))   Then, the source region 205 and the drain region 204 are formed by patterning the N-type amorphous silicon film. (Fig. 2 (A))

そしてゲイト絶縁膜として機能する酸化珪素膜または窒化珪素膜をスパッタ法で成膜し、パターニングを施すことにより、ゲイト絶縁膜206を形成する。さらにアルミニウムによりゲイト電極207を形成する。(図2(B))   Then, a silicon oxide film or a silicon nitride film functioning as a gate insulating film is formed by sputtering and patterned to form the gate insulating film 206. Further, a gate electrode 207 is formed of aluminum. (Fig. 2 (B))

次に層間絶縁膜としてポリイミドの層208を5000Åの厚さに成膜する。さらにコンタクトホールの形成を行い、画素電極となるITO電極209をスパッタ法で形成し、薄膜トランジスタを完成させる。(図2(C))   Next, a polyimide layer 208 having a thickness of 5000 mm is formed as an interlayer insulating film. Further, a contact hole is formed, and an ITO electrode 209 to be a pixel electrode is formed by sputtering to complete a thin film transistor. (Fig. 2 (C))

〔実施例4〕
本実施例では、実施例1または実施例2に示した構成において、半導体層を微結晶半導体膜で構成する場合の例を示す。まず実質的に真性な半導体層を微結晶(マイクロクリスタル)半導体層とする場合の成膜条件を示す。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 150mW/cm2
反応ガス SiH4/H2=1/30
ここでは平行平板型のプラズマCVD装置を用いて成膜を行う。
Example 4
In this embodiment, an example in which the semiconductor layer is formed using a microcrystalline semiconductor film in the structure described in Embodiment 1 or 2 will be described. First, film forming conditions in the case where a substantially intrinsic semiconductor layer is a microcrystalline semiconductor layer are shown.
Deposition temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 150 mW / cm 2
Reaction gas SiH 4 / H 2 = 1/30
Here, film formation is performed using a parallel plate type plasma CVD apparatus.

次にN型の微晶質珪素膜を成膜する場合の成膜条件を示す。この場合も平行平板型のプ
ラズマCVD装置を用いて成膜を行う場合の例である。
成膜温度(基板を加熱する温度) 160℃
反応圧力 0.5Torr
RF(13.56 MHz) 150mW/cm2
反応ガス B26/SiH4=1/100
Next, film forming conditions for forming an N-type microcrystalline silicon film are shown. This is also an example in which film formation is performed using a parallel plate type plasma CVD apparatus.
Deposition temperature (temperature for heating the substrate) 160 ° C
Reaction pressure 0.5 Torr
RF (13.56 MHz) 150 mW / cm 2
Reaction gas B 2 H 6 / SiH 4 = 1/100

一般的に投入パワーを100〜200mW/cm2とすることによって、微結晶珪素膜を得ることができる。またI型の半導体層の場合には、パワーを高くするのに加えて、シランを水素で10〜50倍程度希釈すると効果的である。しかしながら水素希釈を行うと、成膜速度が低下する。 Generally, a microcrystalline silicon film can be obtained by setting the input power to 100 to 200 mW / cm 2 . In the case of an I-type semiconductor layer, in addition to increasing the power, it is effective to dilute silane with hydrogen about 10 to 50 times. However, when hydrogen dilution is performed, the film formation rate decreases.

〔実施例5〕
本実施例は、他の実施例で示すようなプラズマCVD法で形成れた珪素膜に対して、フィルム状の基体(基板)を加熱しない程度のパワーでレーザー光を照射する構成に関する。
Example 5
This embodiment relates to a structure in which laser light is irradiated to a silicon film formed by plasma CVD as shown in other embodiments with a power that does not heat a film-like substrate (substrate).

ガラス基板上に形成された非晶質珪素膜に対してレーザー光(例えばKrFエキシマレーザー光)を照射して、結晶性珪素膜に変成する技術が知られている。また珪素膜に対して、一導電型を付与する不純物イオンを注入した後に、レーザー光を照射することによって、結晶化(イオンの注入により珪素膜は非晶質化する)と不純物イオンの活性化を行う技術が知られている。   A technique is known in which an amorphous silicon film formed on a glass substrate is irradiated with laser light (for example, KrF excimer laser light) to be transformed into a crystalline silicon film. Also, after implanting impurity ions imparting one conductivity type into the silicon film, laser irradiation is performed to crystallize (the silicon film becomes amorphous by ion implantation) and activate the impurity ions. Techniques for performing are known.

本実施例に示す構成は、上記のようなレーザー光の照射プロセスを利用したものであって、図1の非晶質珪素膜105や図2の非晶質珪素膜203や204に対して極弱いレーザー光を照射し、非晶質珪素膜を結晶化させることを特徴とする。また予め成膜される膜が微結晶珪素膜である場合には、その結晶性を向上させることができる。   The structure shown in this embodiment uses the laser light irradiation process as described above, and is extremely different from the amorphous silicon film 105 in FIG. 1 and the amorphous silicon films 203 and 204 in FIG. The amorphous silicon film is crystallized by irradiating weak laser light. In addition, when the film formed in advance is a microcrystalline silicon film, the crystallinity can be improved.

レーザー光としては、KrFエキシマレーザーやXeClエキシマレーザーを用いればよい。またその照射エネルギーは、10〜50mJ/cm2とし、樹脂基板101または201に対して熱的なダメージを与えないようにすることが重要である。 As the laser light, a KrF excimer laser or a XeCl excimer laser may be used. It is important that the irradiation energy is 10 to 50 mJ / cm 2 so as not to cause thermal damage to the resin substrate 101 or 201.

実施例の薄膜トランジスタの作製工程を示す図。4A and 4B illustrate a manufacturing process of a thin film transistor of an example. 実施例の薄膜トランジスタの作製工程を示す図。4A and 4B illustrate a manufacturing process of a thin film transistor of an example. 液晶パネルの断面の概略を示す図。The figure which shows the outline of the cross section of a liquid crystal panel.

符号の説明Explanation of symbols

101、201 PETフィルム基板(ポリエチレンテレフタレート)
301、302
102、202 アクリル樹脂層
303
103、207 ゲイト電極
104、206 ゲイト絶縁膜
105、203 実質的に真性な非晶質珪素膜
106 エッチングストッパー層
107 N型の非晶質珪素膜
108 ソース電極
109 ドレイン電極
110 層間絶縁膜
111、209 画素電極
205 ソース領域
204 ドレイン領域
304 対向電極
305 薄膜トランジスタ
306 画素電極
307、308 配向膜
309 液晶材料
101, 201 PET film substrate (polyethylene terephthalate)
301, 302
102, 202 Acrylic resin layer 303
103, 207 Gate electrode 104, 206 Gate insulating film 105, 203 Substantially intrinsic amorphous silicon film 106 Etching stopper layer 107 N-type amorphous silicon film 108 Source electrode 109 Drain electrode 110 Interlayer insulating film 111, 209 Pixel electrode 205 Source region 204 Drain region 304 Counter electrode 305 Thin film transistor 306 Pixel electrode 307, 308 Alignment film 309 Liquid crystal material

Claims (16)

対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う樹脂材料でなる層と、
前記樹脂材料でなる層上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors formed between the pair of substrates and formed on one substrate;
A layer made of a resin material covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the resin material layer and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う酸化珪素被膜形成用の塗布液を用いて形成された酸化珪素膜と、
前記酸化珪素膜上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors formed between the pair of substrates and formed on one substrate;
A silicon oxide film formed using a coating liquid for forming a silicon oxide film covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the silicon oxide film and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性状の基板と、
前記一対の基板間であって、一方の基板上に形成されており、非晶質珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う樹脂材料でなる層と、
前記樹脂材料でなる層上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors between the pair of substrates and formed on one substrate and having a channel formation region made of amorphous silicon;
A layer made of a resin material covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the resin material layer and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成されており、非晶質珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う酸化珪素被膜形成用の塗布液を用いて形成された酸化珪素膜と、
前記酸化珪素膜上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors between the pair of substrates and formed on one substrate and having a channel formation region made of amorphous silicon;
A silicon oxide film formed using a coating liquid for forming a silicon oxide film covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the silicon oxide film and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成されており、微結晶珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う樹脂材料でなる層と、
前記樹脂材料でなる層上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors between the pair of substrates and formed on one substrate and having a channel formation region made of microcrystalline silicon;
A layer made of a resin material covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the resin material layer and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成されており、微結晶珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う酸化珪素被膜形成用の塗布液を用いて形成された酸化珪素膜と、
前記酸化珪素膜上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors between the pair of substrates and formed on one substrate and having a channel formation region made of microcrystalline silicon;
A silicon oxide film formed using a coating liquid for forming a silicon oxide film covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the silicon oxide film and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成されており、結晶性珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う酸化珪素被膜形成用の塗布液を用いて形成された酸化珪素膜と、
前記酸化珪素膜上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors between the pair of substrates and formed on one substrate and having a channel formation region made of crystalline silicon;
A silicon oxide film formed using a coating liquid for forming a silicon oxide film covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the silicon oxide film and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成されており、レーザー光の照射により結晶性珪素に変性された結晶性珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、前記複数の薄膜トランジスタを覆う樹脂材料でなる層と、
前記樹脂材料でなる層上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors having a channel formation region formed of crystalline silicon which is formed between the pair of substrates and formed on one of the substrates and modified by crystalline silicon by irradiation with laser light; and the plurality of thin film transistors A layer of resin material covering
A plurality of pixel electrodes formed on the resin material layer and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
対向する一対の可撓性の基板と、
前記一対の基板間であって、一方の基板上に形成されており、レーザー光の照射により結晶性珪素に変性された結晶性珪素でなるチャネル形成領域を有する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを覆う酸化珪素被膜形成用の塗布液を用いて形成された酸化珪素膜と、
前記酸化珪素膜上に形成され、前記複数の薄膜トランジスタのいずれか1つに接続された複数の画素電極とを有し、
前記複数の薄膜トランジスタの半導体層は前記複数の薄膜トランジスタごとに分割されており、
前記一方の基板表面に樹脂層が設けられており、且つ、前記樹脂層の上には前記複数の薄膜トランジスタが設けられていることを特徴とする表示装置。
A pair of opposing flexible substrates;
A plurality of thin film transistors having a channel formation region formed of crystalline silicon that is formed between the pair of substrates and formed on one of the substrates and modified into crystalline silicon by laser light irradiation;
A silicon oxide film formed using a coating liquid for forming a silicon oxide film covering the plurality of thin film transistors;
A plurality of pixel electrodes formed on the silicon oxide film and connected to any one of the plurality of thin film transistors;
The semiconductor layer of the plurality of thin film transistors is divided for each of the plurality of thin film transistors,
A display device , wherein a resin layer is provided on the surface of the one substrate , and the plurality of thin film transistors are provided on the resin layer .
請求項8又は請求項9において、前記レーザー光は、KrFエキシマレーザー光またはXeClエキシマレーザー光であることを特徴とする表示装置。 Oite to claim 8 or claim 9, wherein the laser beam is a display device which is a KrF excimer laser light or XeCl excimer laser beam. 請求項乃至請求項10のいずれか1項において、前記樹脂層は、アクリル樹脂層であることを特徴とする表示装置。 In any one of claims 1 to 10, wherein the resin layer is a display device which is characterized in that an acrylic resin layer. 請求項乃至請求項10のいずれか1項において、前記樹脂層は、アクリル酸メチルエステル樹脂層、アクリル酸エチルエステル樹脂層、アクリル酸ブチルエステル樹脂層またはアクリル酸2−エチルヘキシルエステル樹脂層であることを特徴とする表示装置。 In any one of claims 1 to 10, wherein the resin layer is methyl ester resin layer acrylic acid, ethyl ester resin layer acrylic acid, 2-ethylhexyl ester resin layer butyl acrylate resin layer or an acrylic acid A display device characterized by that. 請求項1乃至請求項9のいずれか1項において、前記可撓性を有する基板は可撓性のプラスチック基板であることを特徴とする表示装置。 10. The display device according to claim 1 , wherein the flexible substrate is a flexible plastic substrate. 11. 請求項1乃至請求項9のいずれか1項において、前記可撓性を有する基板は、可撓性のポリエチレンテレフタレート基板、可撓性のポリエチレンナフタレート基板、可撓性のポリエチレンサルファイト基板または可撓性のポリイミド基板であることを特徴とする表示装置。 10. The flexible substrate according to claim 1 , wherein the flexible substrate is a flexible polyethylene terephthalate substrate, a flexible polyethylene naphthalate substrate, a flexible polyethylene sulfite substrate, or an acceptable substrate. A display device comprising a flexible polyimide substrate. 請求項1乃至請求項14のいずれか1項において、前記複数の薄膜トランジスタは逆スガター型の薄膜トランジスタであることを特徴とする表示装置。 In any one of claims 1 to 14, wherein the plurality of thin film transistors display device which is a reverse Sugata thin film transistor. 請求項1乃至請求項14のいずれか1項において、前記複数の薄膜トランジスタはプラナー型の薄膜トランジスタであることを特徴とする表示装置。
In any one of claims 1 to 14, wherein the plurality of thin film transistors display device which is a planar type thin film transistor.
JP2004155933A 2004-05-26 2004-05-26 Display device Expired - Lifetime JP3866249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004155933A JP3866249B2 (en) 2004-05-26 2004-05-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004155933A JP3866249B2 (en) 2004-05-26 2004-05-26 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004139863A Division JP4060287B2 (en) 2004-05-10 2004-05-10 Card type electronic equipment

Publications (2)

Publication Number Publication Date
JP2004252488A JP2004252488A (en) 2004-09-09
JP3866249B2 true JP3866249B2 (en) 2007-01-10

Family

ID=33028699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004155933A Expired - Lifetime JP3866249B2 (en) 2004-05-26 2004-05-26 Display device

Country Status (1)

Country Link
JP (1) JP3866249B2 (en)

Also Published As

Publication number Publication date
JP2004252488A (en) 2004-09-09

Similar Documents

Publication Publication Date Title
JP2900229B2 (en) Semiconductor device, manufacturing method thereof, and electro-optical device
JP4923069B2 (en) Thin film transistor substrate and semiconductor device
JP2011253921A (en) Active matrix substrate and liquid crystal device
JP2009188317A (en) Semiconductor device, electrooptical device, electronic apparatus, method of manufacturing semiconductor device, method of manufacturing electrooptical device and method of manufacturing electronic apparatus
JP5475250B2 (en) Semiconductor device manufacturing method and semiconductor device
CN106952963B (en) A kind of thin film transistor (TFT) and production method, array substrate, display device
JP4060289B2 (en) Portable computer
JP3535132B2 (en) Portable electronic devices
JP3571198B2 (en) Method for manufacturing display device
JP3866249B2 (en) Display device
JP4060290B2 (en) Semiconductor device
JP4060287B2 (en) Card type electronic equipment
JP4153020B2 (en) Semiconductor device and manufacturing method thereof
JP3571197B2 (en) Semiconductor device
JP2008026910A (en) Active matrix type display device
JP4550871B2 (en) Active matrix display device
KR20080048734A (en) Thin film transistor
JP3724710B2 (en) Electrode substrate manufacturing method
JP2009283522A (en) Method of manufacturing tft, and tft
KR20120000261A (en) Indirect thermal crystalization thin film transistor substrate and method for manufacturing the same
JP2006030487A (en) Reflective liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061004

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term