JP3856197B2 - Ｏｐマスクの製作方法 - Google Patents
Ｏｐマスクの製作方法 Download PDFInfo
- Publication number
- JP3856197B2 JP3856197B2 JP2001115632A JP2001115632A JP3856197B2 JP 3856197 B2 JP3856197 B2 JP 3856197B2 JP 2001115632 A JP2001115632 A JP 2001115632A JP 2001115632 A JP2001115632 A JP 2001115632A JP 3856197 B2 JP3856197 B2 JP 3856197B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- simulation
- mask
- shape
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光近接効果に基づくパターンの変形を見込んでマスクパターンの形状を予め補正するＯＰＣマスクの製作方法に関する。
【０００２】
【従来の技術】
近年、半導体の高集積化が進み、ゲート長の微細化に拍車がかかっている。このため、マスクからウェハに対するマスクパターンの転写の際には、露光装置で用いられる光の波長以下の寸法のパターンを解像することが求められている。
光の波長よりも短い線幅のパターンを忠実に解像するために、光近接効果によるウェハ上のパターンの変形を考慮して、予めマスクパターンの形状を補正するＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術が用いられている。
このようなＯＰＣ技術の１つとしてルールベースＯＰＣがある。
ルールベースＯＰＣは次のように行なわれる。すなわち、設計上許可している全てのパターンを表すテストパターンでテスト用のマスクパターンを製作し、このマスクパターンでウェハ上にパターンを転写してエッチングを行ない、テスト用のウェハを製作する。
このテスト用ウェハ上のパターンの形状の測長データ（測定データ）と、前記テスト用のマスクパターンの設計データとに基づいて設計ルール、つまりマスクパターンの設計データに加えるバイアスデータを決定するための設計ルールを生成する。そして、設計ルールに基づいてマスクパターンの補正を行なう。この補正は、マスクパターンのレイアウトＣＡＤの段階で行なわれる。また、このような光近接効果補正が行なわれて製作されたマスクをＯＰＣマスクという。
前記ルールベースＯＰＣでは、設計上許可している全てのパターンを表すテストパターンの測長を行なうための膨大な作業量となり、また、プロセス（製造工程）が変わる毎にこのような作業を繰り返さなくてはならず、時間とコストがかかるという問題がある。
【０００３】
前記ルールベースＯＰＣの問題を解消するためにシミュレーションベースＯＰＣという技術が開発されている。
シミュレーションベースＯＰＣでは、予め用意された少ない数のテストパターンの測長結果に基づいて光近接効果を考慮した転写のプロセスを表現するカーネル（プロセスモデル）を生成し、マスクパターンの形状と、該マスクパターンによりウェハに転写されたパターンの形状との差異を前記カーネルによってシミュレーション計算して求め、このシミュレーション結果に基づいてマスクパターンの補正を行なっている。
このシミュレーションベースＯＰＣでは、ルールベースＯＰＣに比較して大量のテストパターンを測長する必要が無いため、時間とコストを削減する上で有利である。
【０００４】
【発明が解決しようとする課題】
ところが、上述したシミュレーションベースＯＰＣでは、所定の線幅を有するパターンをウェハ上に形成する際に、パターンとそのパターンに隣接するパターンとの間の間隔（スペース）の寸法の増減、換言すればパターン間の間隔の疎密に応じてパターンの線幅が影響を受ける現象であるスペース依存性をシミュレーション結果に忠実に反映することが難しく、実際にウェハ上に形成されたパターンの線幅のばらつきが大きくなってしまうという問題がある。
そこで本発明の目的は、スペース依存性の影響を忠実に反映したシミュレーションを行なうことにより、実際にウェハ上に形成されるパターンの線幅のばらつきを抑制することができるＯＰＣマスクの製作方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は前記目的を達成するため、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、前記テストパターンは、ほぼ前記所定の最小寸法の線幅を有し直線状に延在する帯状の複数個のゲートパターンが線幅方向に同じ間隔をおいて互いに平行をなして並べられることで構成された第１パターングループを複数含み、前記複数の第１パターングループのそれぞれの間では、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする。
そのため、前記シミュレーションを行なうカーネルは、前記第１パターングループを含むテストパターンに基づいて生成される。
また、本発明は、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、前記テストパターンは、前記所定の最小寸法よりも小さな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第２パターングループを複数含み、前記複数の第２パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする。
そのため、前記シミュレーションを行なうカーネルは、前記第２パターングループを含むテストパターンに基づいて生成される。
また、本発明は、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、前記テストパターンは、前記所定の最小寸法よりも大きな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第３パターングループを複数含み、前記複数の第３パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする。
そのため、前記シミュレーションを行なうカーネルは、前記第３パターングループを含むテストパターンに基づいて生成される。
【０００８】
【発明の実施の形態】
次に、本発明のＯＰＣマスクの製作方法の実施の形態について説明する。
図３に示すように、本実施の形態では、ＯＰＣマスクのマスクパターンを得るためにシミュレーションツール１０を用いる。
前記シミュレーションツール１０は、コンピューター上で動作するソフトウェアによって実現されるものであって、マスクパターンの転写のプロセスを表すシミュレーションモデル、すなわちカーネル１２を含んで構成されている。前記カーネル１２は、後述する手順によって生成される。
前記シミュレーションツール１０は、図３に示すように、ウェハ上に形成すべき所望のパターンの設計データ（マスクパターンの補正前の設計データ）が入力されると、前記マスクパターンの形状と、該マスクパターンによりウェハに転写されたパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求める。そして、前記シミュレーション計算の結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正して出力するように構成されている。
【０００９】
次に、図４を参照してＯＰＣマスクの製作手順について具体的に説明する。
まず、マスクのマスクパターンとなる回路設計が行なわれる（Ｓ１０）。この回路設計は、パターンの線幅の最小寸法値で定義されるデザインルールが設定されてから行なわれる。本実施の形態では、前記最小寸法値を１５０ｎｍとする。
前記最小寸法値は、この最小寸法値で定義されるデザインルールで製造されるウェハの製造保証限界値に相当する。
次いで、後述する前記カーネル１２の生成が行なわれる（Ｓ１２）。
前記カーネル１２が生成されると、カーネル１２に前記補正前の設計データが入力されることにより、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算が行なわれる（Ｓ１４）。
次いで、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データが補正される（Ｓ１６）。
次いで、補正後の設計データについてルールチェックが行なわれ、設計データが完成する（Ｓ１８）。なお、前記ルールチェックの結果、カーネルの修正が必要であれば、カーネルの修正を行なってステップＳ１４に移行し同様の処理を行なう。
次に、この補正後の設計データがマスクレイアウト用のＣＡＤに提供され、補正されたマスク、すなわちＯＰＣマスクが製作される（Ｓ１８）。
そして、リソグラフィ工程によって前記ＯＰＣマスクを用いてウェハが製作され、このウェハを切断することによってチップが製作される。
本実施の形態では、前記ステップＳ１４が本発明のシミュレーションステップに、ステップＳ１６が本発明の補正ステップにそれぞれ相当している。
【００１０】
図１は本実施の形態のＯＰＣマスク製作方法におけるカーネルを生成する際の処理手順を示すフローチャートであり、図２はシミュレーションツールにおけるデータの入出力を説明するブロック図である。
また、図１において、ステップＳ２０、Ｓ２２、Ｓ２４、Ｓ２６、Ｓ２８、Ｓ３６は、従来技術に相当する処理であり、ステップＳ３０、Ｓ３２、Ｓ３４、Ｓ３６は、本発明に相当する処理である。
前記カーネル１２の生成は次のようになされる。
まず、テスト用マスクが製作される（Ｓ２０）。このテスト用マスクは、前記シミュレーションツール１０に付属している既存のテストパターン（以下既存テストパターンという）と、後述する新規のテストパターン（以下新規テストパターンという）とから構成されている。
前記既存テストパターンは、直線状に延在する複数個のゲートパターン、互いに十字形をなすように交差する２つのゲートパターンの組み合わせを、それぞれ各ゲートパターンの線幅を所定値ずつ変えたもので構成されている。
前記既存テストパターンには、互いに間隔をおいて平行をなす直線状に延在する帯状のゲートパターンは含まれていない。
前記新規テストパターンは、図５（Ｂ）に示すように、前記所定の最小寸法の線幅Ｌ１（１５０ｎｍ）を有し直線状に延在する帯状の複数個のゲートパターン３０が線幅方向に間隔をおいて互いに平行をなして並べられることで構成された複数の第１パターングループ３００２、３００４、３００６、３００８を含んでいる。
前記各第１パターングループ３００２、３００４、３００６、３００８のそれぞれの前記ゲートパターン３０の間隔をＳＰ１０、ＳＰ１１、ＳＰ１２、ＳＰ１３としたときに、これら間隔は、ＳＰ１０＜ＳＰ１１＜ＳＰ１２＜ＳＰ１３という関係をなし、互いに異なる寸法となるように構成されている。
【００１１】
また、前記新規テストパターンは、図５（Ａ）に示すように、前記所定の最小寸法の線幅Ｌ１（１５０ｎｍ）よりも小さな線幅Ｌ２（１４０ｎｍ）を有し直線状に延在する帯状の複数個のゲートパターン４０が線幅方向に間隔をおいて互いに平行をなして並べられることで構成された複数の第２パターングループ４００２、４００４、４００６、４００８を含んでいる。
前記各第２パターングループ４００２、４００４、４００６、４００８のそれぞれの前記ゲートパターン３０の間隔をＳＰ２０、ＳＰ２１、ＳＰ２２、ＳＰ２３としたときに、これら間隔は、ＳＰ２０＜ＳＰ２１＜ＳＰ２２＜ＳＰ２３という関係をなし、互いに異なる寸法となるように構成されている。
【００１２】
また、前記新規テストパターンは、図５（Ｃ）に示すように、前記所定の最小寸法の線幅Ｌ１（１５０ｎｍ）よりも大きな線幅Ｌ３（例えば１５０ｎｍ）を有し直線状に延在する帯状の複数個のゲートパターン５０が線幅方向に間隔をおいて互いに平行をなして並べられることで構成された複数の第３パターングループ５００２、５００４、５００６、５００８を含んでいる。
前記各第３パターングループ５００２、５００４、５００６、５００８のそれぞれの前記ゲートパターン３０の間隔をＳＰ３０、ＳＰ３１、ＳＰ３２、ＳＰ３３としたときに、これら間隔は、ＳＰ３０＜ＳＰ３１＜ＳＰ３２＜ＳＰ３３という関係をなし、互いに異なる寸法となるように構成されている。
【００１３】
次いで、前記テスト用マスクによって前記既存テストパターンおよび新規テストパターンが転写され、エッチングされたウェハ上のパターンの測長が行なわれテストパターンの実測データが測定される（Ｓ２２）。
この測定は、先に選択された既存テストパターンの設計データに対応する実測データについてのみ行なわれる。前記既存テストパターンに対する測長は、予め設定された箇所について行なわれる。
【００１４】
次に、図２に示すように、前記テスト用マスクに形成された既存テストパターンの設計データが前記シミュレーションツール１０に入力され、前記設計データに基づいてシミュレーション計算がなされ、光近接効果によって形状が変形された既存テストパターンのデータ（以下シミュレーションデータという）が出力される（Ｓ２４）。
このシミュレーション計算は、前記既存テストパターンの設計データの中から特にシミュレーションの精度を上げたい設計データに対して大きな重み付けがなされ、そうでない設計データに対しては小さな重み付けがなされた状態で行なわれる。
【００１５】
次に、図２に示すように、前記シミュレーションツール１０において、前記シミュレーションデータと前記実測データとが比較され、シミュレーション精度の合否が判定される（Ｓ２６）。
具体的には、前記シミュレーションデータの線幅および前記実測データの線幅の差が所定の基準値を超えた箇所が０個ならば合格、１個以上あれば不合格と判断される。
なお、前記シミュレーションデータの線幅および前記実測データの線幅の差とは、「前記シミュレーションデータの線幅と、ウェハ上に形成しようとするゲートパターンの設計データの線幅（目標値）とのずれ量ＥＰＥ（Ｅｄｇｅ Ｐｌａｃｅｍｅｎｔ Ｅｒｒｏｒ）」と、「前記実測データの線幅と、ウェハ上に形成すべきゲートパターンの設計データの線幅（目標値）とのずれ量ＥＰＥ」との差に相当する。
ステップＳ２６が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ２６で不合格（"Ｎ"）ならば、前記既存テストパターンの設計データに対する重み付けの変更、および、既存テストパターンの追加と削除を行い（Ｓ２８）、前記ステップＳ２４、Ｓ２６、Ｓ２８からなる一連の処理を行なう。この一連処理を所定回数、例えば６回繰り返してもシミュレーション精度が不合格ならば、次のステップに移行する。
なお、これら重み付けの変更および既存テストパターンの追加と削除を行なう処理に関しては前記シミュレーションツール１０において既に組み込まれた機能であり、本発明と直接関係しないため、詳細な説明は省略する。
【００１６】
次に、前記新規テストパターンの第１パターングループ３００２、３００４、３００６、３００８の実測データが新たに測長される（Ｓ３０）。この実測データは、各ゲートパターン３０の線幅について測定されたデータである。
そして、第１パターングループ３００２、３００４、３００６、３００８の設計データに基づいてシミュレーション計算がなされ、光近接効果によって形状が変形された前記新規テストパターンのシミュレーションデータが出力される（Ｓ３２）。
次に、図２に示すように、前記シミュレーションツール１０において、前記第１パターングループのシミュレーションデータと前記第１パターングループの実測データとが比較され、シミュレーション精度の合否が判定される（Ｓ３４）。
具体的には、前記シミュレーションデータの線幅および前記実測データの線幅の差が所定の基準値を超えた箇所が０個ならば合格、１個以上あれば不合格と判断される。前記所定の基準値は任意に設定すればよく、本例では５ｎｍに設定した。
ステップＳ３４が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ３４で不合格（"Ｎ"）ならば、ステップＳ３０に移行する。
【００１７】
次に、前記新規テストパターンの第２パターングループ４００２、４００４、４００６、４００８の実測データが新たに測長される（Ｓ３０）。この実測データは、各ゲートパターン４０の線幅について測定されたデータである。
以下、第１パターングループのときと同様にステップＳ３２、Ｓ３４の処理が繰り返される。
ステップＳ３４が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ３４で不合格（"Ｎ"）ならば、次のステップに移行する。
【００１８】
次に、前記新規テストパターンの第３パターングループ５００２、５００４、５００６、５００８の実測データが新たに測長される（Ｓ３０）。この実測データは、各ゲートパターン５０の線幅について測定されたデータである。
以下、第１パターングループのときと同様にステップＳ３２、Ｓ３４の処理が繰り返される。
ステップＳ３４が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
前記第３パターングループに対して、ステップＳ３４が不合格（"Ｎ"）となった場合は処理を停止する。
【００１９】
次に、図１の処理によって行なわれたシミュレーション精度の比較結果について具体的に説明する。
図６、図７は実測データとシミュレーションデータとの比較を示す説明図であり、いずれも横軸は測定箇所、縦軸はゲートパターンの線幅の設計値からのずれ量ＥＰＥを示している。図中、実線はシミュレーションデータ、破線は実測データを示している。
図６（Ａ１）、（Ｂ１）、図７（Ｃ１）、（Ｄ１）は、ゲートパターンの線幅の設計データ（目標値）が１５０ｎｍの場合であり、図６（Ａ２）、（Ｂ２）、図７（Ｃ２）、（Ｄ２）は、ゲートパターンの線幅の設計データ（目標値）が１９０ｎｍの場合である。
図６（Ａ１）、（Ａ２）は、図１のフローチャートのステップＳ２０乃至Ｓ２６を実行した状態であり、既存テストパターンのみによるシミュレーション結果を示している。
図６（Ｂ１）、（Ｂ２）は、既存テストパターンのみによるシミュレーション後に、さらに新規テストパターンの第１パターングループのシミュレーションを行なったときのシミュレーション結果を示している。
図７（Ｃ１）、（Ｃ２）は、既存テストパターンおよび第１パターングループのシミュレーション後に、さらに第２パターングループのシミュレーションをさらに行なったときのシミュレーション結果を示している。
図７（Ｄ１）、（Ｄ２）は、既存テストパターンおよび第１、第２パターングループのシミュレーション後に、さらに第３パターングループのシミュレーションを行なったときのシミュレーション結果を示している。
これらの結果からみて、ゲートパターンの設計データが１５０ｎｍ、１９０ｎｍのいずれの場合にも、新規テストパターンのシミュレーションを行なった方が、シミュレーションデータと実測データとの差が少なくなっていることがわかる。
すなわち、前記第１、第２、第３パターングループのシミュレーションを行なうことによって生成されたカーネル１２によってゲートパターンのスペース依存性の影響を忠実に反映したシュミレーションを行なうことができ、シミュレーション精度が向上することが確認された。
【００２０】
次に、図１のフローチャートに沿って生成されたカーネル１２を用いて実際の製品のマスクを製作するとともに、そのマスクによって転写、エッチングして製作されたウェハを製作し、そのウェハに形成されたゲートパターンの線幅を測長した実測データと、シミュレーションデータとの比較を行なった。
図８は、実際の製品におけるゲートパターンの線幅の実測データと各シミュレーションデータとを比較する説明図である。ゲートパターンの線幅の設計データ（目標値）は１５０ｎｍである。
図中、横軸は、ゲートパターン間の線幅方向の間隔（スペース）をｎｍ単位で示し、縦軸はゲートパターンの線幅ＣＤをｎｍ単位で示している。
図中、塗りつぶしの矩形は実測データを示し、矩形は既存テストパターンのみによるシミュレーションデータを示し、×は既存テストパターンのシミュレーションに加えて第１パターングループのシミュレーションを行なったシミュレーションデータを示し、三角は既存テストパターンと第１テストパターンのシミュレーションに加えて第２パターングループのシミュレーションを行なったシミュレーションデータを示し、丸は既存テストパターンと第１、第２テストパターンのシミュレーションに加えて第３パターングループのシミュレーションを行なったシミュレーションデータを示している。
図８においても、新規テストパターンのシミュレーションを行なった方が、シミュレーションデータと実測データとの差が少なくなっていることがわかる。
すなわち、図６、図７の場合と同様に、前記第１、第２、第３パターングループのシミュレーションを行なうことによって生成されたカーネル１２によってゲートパターンのスペース依存性の影響を忠実に反映したシュミレーションを行なうことができ、シミュレーション精度が向上することが確認された。
【００２１】
次に、図１のフローチャートに沿って生成されたカーネル１２を用いて実際の製品のマスクについて、図８の場合と同様にシミュレーションを行なった場合におけるシミュレーションデータの線幅のばらつきを比較した。
図９（Ａ）乃至（Ｄ）は、実際の製品のマスクにおけるゲートパターンの各シミュレーションデータのばらつきを比較する説明図である。ゲートパターンの線幅の設計データ（目標値）は１５０ｎｍである。
図中、横軸は、ゲートパターン間の線幅方向の間隔（スペース）をμｍ単位で示し、縦軸はゲートパターンの線幅ＣＤをμｍ単位で示している。
図中、丸、三角、菱形は、それぞれゲートパターンの異なる箇所でのシミュレーションデータであることを表している。
図９（Ａ）は既存テストパターンのみによるシミュレーションデータを示し、図９（Ｂ）は既存テストパターンのシミュレーションに加えて第１パターングループのシミュレーションを行なったシミュレーションデータを示し、図９（Ｃ）は既存テストパターンと第１テストパターンのシミュレーションに加えて第２パターングループのシミュレーションを行なったシミュレーションデータを示し、図９（Ｄ）は既存テストパターンと第１、第２テストパターンのシミュレーションに加えて第３パターングループのシミュレーションを行なったシミュレーションデータを示している。
図中σは各シミュレーションデータの標準偏差値を示し、ＲＡＮＧＥは各シミュレーションデータの最大値と最小値の差の値を示している。
図９からわかるように、（Ａ）に示した既存テストパターンのみによるシミュレーションデータに比較して、（Ｂ）、（Ｄ）のシミュレーションデータは、σとＲＡＮＧＥの双方が小さな値となっていること、換言すればばらつきが少なくなっていることがわかる。
（Ｂ）と（Ｄ）を比較してみると、ＲＡＮＧＥでは、（Ｂ）が１ｎｍ、（Ｄ）が２ｎｍと、（Ｂ）の方がばらつきが少ないものの、スペースが１．８μｍのシミュレーションデータについてみると、（Ｄ）では複数のシミュレーションデータがすべて一致している。したがって、（Ｄ）におけるシミュレーションデータの精度は（Ｂ）に比較して上であると評価することができる。
【００２２】
以上説明したように、本実施の形態のＯＰＣマスクの製作方法によれば、前記シミュレーションを行なうカーネルを前記第１、第２、第３パターングループの少なくとも１つを含むテストパターンに基づいて生成したので、ゲートパターンのスペース依存性の影響を忠実に反映したシミュレーションを行なうことができる。したがって、シミュレーション計算の結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正することによって、実際にウェハ上およびチップ上に形成されるパターンの線幅のばらつきを抑制することができる。
【００２３】
なお、本実施の形態では、前記第１乃至第３パターングループの数を４個として説明したが、第１乃至第３パターングループの数は複数であればよく、任意である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、前記第１、第２、第３パターングループのシミュレーションを行なうことによって生成されたカーネルによってゲートパターンのスペース依存性の影響を忠実に反映したシュミレーションを行なうことができ、これにより実際にウェハ上およびチップ上に形成されるパターンの線幅のばらつきを抑制することができる。
【図面の簡単な説明】
【図１】本実施の形態のＯＰＣマスク製作方法におけるカーネルを生成する際の処理手順を示すフローチャートである。
【図２】シミュレーションツールにおけるデータの入出力を説明するブロック図である。
【図３】シミュレーションツールにおける設計データの入出力を説明するブロック図である。
【図４】ＯＰＣマスクの製作手順を示すフローチャートである。
【図５】（Ａ）は第２パターングループの構成を示す説明図、（Ｂ）は第１パターングループの構成を示す説明図、（Ｃ）は第３パターングループの構成を示す説明図である。
【図６】（Ａ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで既存テストパターンのみによるシミュレーション結果を示す説明図、（Ａ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで既存テストパターンのみによるシミュレーション結果を示す説明図、（Ｂ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで第１パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｂ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで第１パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図である。
【図７】（Ｃ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで第２パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｃ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで第２パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｄ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで第３パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｄ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで第Ｄパターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図である。
【図８】実際の製品におけるゲートパターンの線幅の実測データと各シミュレーションデータとを比較する説明図である。
【図９】実際の製品のマスクにおけるゲートパターンの各シミュレーションデータのばらつきを比較する説明図であり、（Ａ）は既存テストパターンのみによるシミュレーションをおこなったシミュレーションデータを示す説明図、（Ｂ）は既存テストパターンのシミュレーションに加えて第１パターングループのシミュレーションを行なったシミュレーションデータを示す説明図、（Ｃ）は既存テストパターンと第１テストパターンのシミュレーションに加えて第２パターングループのシミュレーションを行なったシミュレーションデータを示す説明図、（Ｄ）は既存テストパターンと第１、第２テストパターンのシミュレーションに加えて第３パターングループのシミュレーションを行なったシミュレーションデータを示す説明図である。
【符号の説明】
１０……シュミレーションツール、１２……カーネル、３０、４０、５０……ゲートパターン、３００２、３００４、３００６、３００８……第１パターングループ、４００２、４００４、４００６、４００８……第２パターングループ、５００２、５００４、５００６、５００８……第３パターングループ。
【発明の属する技術分野】
本発明は、光近接効果に基づくパターンの変形を見込んでマスクパターンの形状を予め補正するＯＰＣマスクの製作方法に関する。
【０００２】
【従来の技術】
近年、半導体の高集積化が進み、ゲート長の微細化に拍車がかかっている。このため、マスクからウェハに対するマスクパターンの転写の際には、露光装置で用いられる光の波長以下の寸法のパターンを解像することが求められている。
光の波長よりも短い線幅のパターンを忠実に解像するために、光近接効果によるウェハ上のパターンの変形を考慮して、予めマスクパターンの形状を補正するＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術が用いられている。
このようなＯＰＣ技術の１つとしてルールベースＯＰＣがある。
ルールベースＯＰＣは次のように行なわれる。すなわち、設計上許可している全てのパターンを表すテストパターンでテスト用のマスクパターンを製作し、このマスクパターンでウェハ上にパターンを転写してエッチングを行ない、テスト用のウェハを製作する。
このテスト用ウェハ上のパターンの形状の測長データ（測定データ）と、前記テスト用のマスクパターンの設計データとに基づいて設計ルール、つまりマスクパターンの設計データに加えるバイアスデータを決定するための設計ルールを生成する。そして、設計ルールに基づいてマスクパターンの補正を行なう。この補正は、マスクパターンのレイアウトＣＡＤの段階で行なわれる。また、このような光近接効果補正が行なわれて製作されたマスクをＯＰＣマスクという。
前記ルールベースＯＰＣでは、設計上許可している全てのパターンを表すテストパターンの測長を行なうための膨大な作業量となり、また、プロセス（製造工程）が変わる毎にこのような作業を繰り返さなくてはならず、時間とコストがかかるという問題がある。
【０００３】
前記ルールベースＯＰＣの問題を解消するためにシミュレーションベースＯＰＣという技術が開発されている。
シミュレーションベースＯＰＣでは、予め用意された少ない数のテストパターンの測長結果に基づいて光近接効果を考慮した転写のプロセスを表現するカーネル（プロセスモデル）を生成し、マスクパターンの形状と、該マスクパターンによりウェハに転写されたパターンの形状との差異を前記カーネルによってシミュレーション計算して求め、このシミュレーション結果に基づいてマスクパターンの補正を行なっている。
このシミュレーションベースＯＰＣでは、ルールベースＯＰＣに比較して大量のテストパターンを測長する必要が無いため、時間とコストを削減する上で有利である。
【０００４】
【発明が解決しようとする課題】
ところが、上述したシミュレーションベースＯＰＣでは、所定の線幅を有するパターンをウェハ上に形成する際に、パターンとそのパターンに隣接するパターンとの間の間隔（スペース）の寸法の増減、換言すればパターン間の間隔の疎密に応じてパターンの線幅が影響を受ける現象であるスペース依存性をシミュレーション結果に忠実に反映することが難しく、実際にウェハ上に形成されたパターンの線幅のばらつきが大きくなってしまうという問題がある。
そこで本発明の目的は、スペース依存性の影響を忠実に反映したシミュレーションを行なうことにより、実際にウェハ上に形成されるパターンの線幅のばらつきを抑制することができるＯＰＣマスクの製作方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は前記目的を達成するため、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、前記テストパターンは、ほぼ前記所定の最小寸法の線幅を有し直線状に延在する帯状の複数個のゲートパターンが線幅方向に同じ間隔をおいて互いに平行をなして並べられることで構成された第１パターングループを複数含み、前記複数の第１パターングループのそれぞれの間では、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする。
そのため、前記シミュレーションを行なうカーネルは、前記第１パターングループを含むテストパターンに基づいて生成される。
また、本発明は、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、前記テストパターンは、前記所定の最小寸法よりも小さな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第２パターングループを複数含み、前記複数の第２パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする。
そのため、前記シミュレーションを行なうカーネルは、前記第２パターングループを含むテストパターンに基づいて生成される。
また、本発明は、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、前記テストパターンは、前記所定の最小寸法よりも大きな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第３パターングループを複数含み、前記複数の第３パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする。
そのため、前記シミュレーションを行なうカーネルは、前記第３パターングループを含むテストパターンに基づいて生成される。
【０００８】
【発明の実施の形態】
次に、本発明のＯＰＣマスクの製作方法の実施の形態について説明する。
図３に示すように、本実施の形態では、ＯＰＣマスクのマスクパターンを得るためにシミュレーションツール１０を用いる。
前記シミュレーションツール１０は、コンピューター上で動作するソフトウェアによって実現されるものであって、マスクパターンの転写のプロセスを表すシミュレーションモデル、すなわちカーネル１２を含んで構成されている。前記カーネル１２は、後述する手順によって生成される。
前記シミュレーションツール１０は、図３に示すように、ウェハ上に形成すべき所望のパターンの設計データ（マスクパターンの補正前の設計データ）が入力されると、前記マスクパターンの形状と、該マスクパターンによりウェハに転写されたパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求める。そして、前記シミュレーション計算の結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正して出力するように構成されている。
【０００９】
次に、図４を参照してＯＰＣマスクの製作手順について具体的に説明する。
まず、マスクのマスクパターンとなる回路設計が行なわれる（Ｓ１０）。この回路設計は、パターンの線幅の最小寸法値で定義されるデザインルールが設定されてから行なわれる。本実施の形態では、前記最小寸法値を１５０ｎｍとする。
前記最小寸法値は、この最小寸法値で定義されるデザインルールで製造されるウェハの製造保証限界値に相当する。
次いで、後述する前記カーネル１２の生成が行なわれる（Ｓ１２）。
前記カーネル１２が生成されると、カーネル１２に前記補正前の設計データが入力されることにより、所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算が行なわれる（Ｓ１４）。
次いで、前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データが補正される（Ｓ１６）。
次いで、補正後の設計データについてルールチェックが行なわれ、設計データが完成する（Ｓ１８）。なお、前記ルールチェックの結果、カーネルの修正が必要であれば、カーネルの修正を行なってステップＳ１４に移行し同様の処理を行なう。
次に、この補正後の設計データがマスクレイアウト用のＣＡＤに提供され、補正されたマスク、すなわちＯＰＣマスクが製作される（Ｓ１８）。
そして、リソグラフィ工程によって前記ＯＰＣマスクを用いてウェハが製作され、このウェハを切断することによってチップが製作される。
本実施の形態では、前記ステップＳ１４が本発明のシミュレーションステップに、ステップＳ１６が本発明の補正ステップにそれぞれ相当している。
【００１０】
図１は本実施の形態のＯＰＣマスク製作方法におけるカーネルを生成する際の処理手順を示すフローチャートであり、図２はシミュレーションツールにおけるデータの入出力を説明するブロック図である。
また、図１において、ステップＳ２０、Ｓ２２、Ｓ２４、Ｓ２６、Ｓ２８、Ｓ３６は、従来技術に相当する処理であり、ステップＳ３０、Ｓ３２、Ｓ３４、Ｓ３６は、本発明に相当する処理である。
前記カーネル１２の生成は次のようになされる。
まず、テスト用マスクが製作される（Ｓ２０）。このテスト用マスクは、前記シミュレーションツール１０に付属している既存のテストパターン（以下既存テストパターンという）と、後述する新規のテストパターン（以下新規テストパターンという）とから構成されている。
前記既存テストパターンは、直線状に延在する複数個のゲートパターン、互いに十字形をなすように交差する２つのゲートパターンの組み合わせを、それぞれ各ゲートパターンの線幅を所定値ずつ変えたもので構成されている。
前記既存テストパターンには、互いに間隔をおいて平行をなす直線状に延在する帯状のゲートパターンは含まれていない。
前記新規テストパターンは、図５（Ｂ）に示すように、前記所定の最小寸法の線幅Ｌ１（１５０ｎｍ）を有し直線状に延在する帯状の複数個のゲートパターン３０が線幅方向に間隔をおいて互いに平行をなして並べられることで構成された複数の第１パターングループ３００２、３００４、３００６、３００８を含んでいる。
前記各第１パターングループ３００２、３００４、３００６、３００８のそれぞれの前記ゲートパターン３０の間隔をＳＰ１０、ＳＰ１１、ＳＰ１２、ＳＰ１３としたときに、これら間隔は、ＳＰ１０＜ＳＰ１１＜ＳＰ１２＜ＳＰ１３という関係をなし、互いに異なる寸法となるように構成されている。
【００１１】
また、前記新規テストパターンは、図５（Ａ）に示すように、前記所定の最小寸法の線幅Ｌ１（１５０ｎｍ）よりも小さな線幅Ｌ２（１４０ｎｍ）を有し直線状に延在する帯状の複数個のゲートパターン４０が線幅方向に間隔をおいて互いに平行をなして並べられることで構成された複数の第２パターングループ４００２、４００４、４００６、４００８を含んでいる。
前記各第２パターングループ４００２、４００４、４００６、４００８のそれぞれの前記ゲートパターン３０の間隔をＳＰ２０、ＳＰ２１、ＳＰ２２、ＳＰ２３としたときに、これら間隔は、ＳＰ２０＜ＳＰ２１＜ＳＰ２２＜ＳＰ２３という関係をなし、互いに異なる寸法となるように構成されている。
【００１２】
また、前記新規テストパターンは、図５（Ｃ）に示すように、前記所定の最小寸法の線幅Ｌ１（１５０ｎｍ）よりも大きな線幅Ｌ３（例えば１５０ｎｍ）を有し直線状に延在する帯状の複数個のゲートパターン５０が線幅方向に間隔をおいて互いに平行をなして並べられることで構成された複数の第３パターングループ５００２、５００４、５００６、５００８を含んでいる。
前記各第３パターングループ５００２、５００４、５００６、５００８のそれぞれの前記ゲートパターン３０の間隔をＳＰ３０、ＳＰ３１、ＳＰ３２、ＳＰ３３としたときに、これら間隔は、ＳＰ３０＜ＳＰ３１＜ＳＰ３２＜ＳＰ３３という関係をなし、互いに異なる寸法となるように構成されている。
【００１３】
次いで、前記テスト用マスクによって前記既存テストパターンおよび新規テストパターンが転写され、エッチングされたウェハ上のパターンの測長が行なわれテストパターンの実測データが測定される（Ｓ２２）。
この測定は、先に選択された既存テストパターンの設計データに対応する実測データについてのみ行なわれる。前記既存テストパターンに対する測長は、予め設定された箇所について行なわれる。
【００１４】
次に、図２に示すように、前記テスト用マスクに形成された既存テストパターンの設計データが前記シミュレーションツール１０に入力され、前記設計データに基づいてシミュレーション計算がなされ、光近接効果によって形状が変形された既存テストパターンのデータ（以下シミュレーションデータという）が出力される（Ｓ２４）。
このシミュレーション計算は、前記既存テストパターンの設計データの中から特にシミュレーションの精度を上げたい設計データに対して大きな重み付けがなされ、そうでない設計データに対しては小さな重み付けがなされた状態で行なわれる。
【００１５】
次に、図２に示すように、前記シミュレーションツール１０において、前記シミュレーションデータと前記実測データとが比較され、シミュレーション精度の合否が判定される（Ｓ２６）。
具体的には、前記シミュレーションデータの線幅および前記実測データの線幅の差が所定の基準値を超えた箇所が０個ならば合格、１個以上あれば不合格と判断される。
なお、前記シミュレーションデータの線幅および前記実測データの線幅の差とは、「前記シミュレーションデータの線幅と、ウェハ上に形成しようとするゲートパターンの設計データの線幅（目標値）とのずれ量ＥＰＥ（Ｅｄｇｅ Ｐｌａｃｅｍｅｎｔ Ｅｒｒｏｒ）」と、「前記実測データの線幅と、ウェハ上に形成すべきゲートパターンの設計データの線幅（目標値）とのずれ量ＥＰＥ」との差に相当する。
ステップＳ２６が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ２６で不合格（"Ｎ"）ならば、前記既存テストパターンの設計データに対する重み付けの変更、および、既存テストパターンの追加と削除を行い（Ｓ２８）、前記ステップＳ２４、Ｓ２６、Ｓ２８からなる一連の処理を行なう。この一連処理を所定回数、例えば６回繰り返してもシミュレーション精度が不合格ならば、次のステップに移行する。
なお、これら重み付けの変更および既存テストパターンの追加と削除を行なう処理に関しては前記シミュレーションツール１０において既に組み込まれた機能であり、本発明と直接関係しないため、詳細な説明は省略する。
【００１６】
次に、前記新規テストパターンの第１パターングループ３００２、３００４、３００６、３００８の実測データが新たに測長される（Ｓ３０）。この実測データは、各ゲートパターン３０の線幅について測定されたデータである。
そして、第１パターングループ３００２、３００４、３００６、３００８の設計データに基づいてシミュレーション計算がなされ、光近接効果によって形状が変形された前記新規テストパターンのシミュレーションデータが出力される（Ｓ３２）。
次に、図２に示すように、前記シミュレーションツール１０において、前記第１パターングループのシミュレーションデータと前記第１パターングループの実測データとが比較され、シミュレーション精度の合否が判定される（Ｓ３４）。
具体的には、前記シミュレーションデータの線幅および前記実測データの線幅の差が所定の基準値を超えた箇所が０個ならば合格、１個以上あれば不合格と判断される。前記所定の基準値は任意に設定すればよく、本例では５ｎｍに設定した。
ステップＳ３４が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ３４で不合格（"Ｎ"）ならば、ステップＳ３０に移行する。
【００１７】
次に、前記新規テストパターンの第２パターングループ４００２、４００４、４００６、４００８の実測データが新たに測長される（Ｓ３０）。この実測データは、各ゲートパターン４０の線幅について測定されたデータである。
以下、第１パターングループのときと同様にステップＳ３２、Ｓ３４の処理が繰り返される。
ステップＳ３４が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ３４で不合格（"Ｎ"）ならば、次のステップに移行する。
【００１８】
次に、前記新規テストパターンの第３パターングループ５００２、５００４、５００６、５００８の実測データが新たに測長される（Ｓ３０）。この実測データは、各ゲートパターン５０の線幅について測定されたデータである。
以下、第１パターングループのときと同様にステップＳ３２、Ｓ３４の処理が繰り返される。
ステップＳ３４が合格（"Ｙ"）ならば、前記シミュレーションツール１０は、前記カーネル１２によるシミュレーションの精度が満足できるものであるため、前記カーネル１２を生成して（Ｓ３６）、処理を終了する。
前記第３パターングループに対して、ステップＳ３４が不合格（"Ｎ"）となった場合は処理を停止する。
【００１９】
次に、図１の処理によって行なわれたシミュレーション精度の比較結果について具体的に説明する。
図６、図７は実測データとシミュレーションデータとの比較を示す説明図であり、いずれも横軸は測定箇所、縦軸はゲートパターンの線幅の設計値からのずれ量ＥＰＥを示している。図中、実線はシミュレーションデータ、破線は実測データを示している。
図６（Ａ１）、（Ｂ１）、図７（Ｃ１）、（Ｄ１）は、ゲートパターンの線幅の設計データ（目標値）が１５０ｎｍの場合であり、図６（Ａ２）、（Ｂ２）、図７（Ｃ２）、（Ｄ２）は、ゲートパターンの線幅の設計データ（目標値）が１９０ｎｍの場合である。
図６（Ａ１）、（Ａ２）は、図１のフローチャートのステップＳ２０乃至Ｓ２６を実行した状態であり、既存テストパターンのみによるシミュレーション結果を示している。
図６（Ｂ１）、（Ｂ２）は、既存テストパターンのみによるシミュレーション後に、さらに新規テストパターンの第１パターングループのシミュレーションを行なったときのシミュレーション結果を示している。
図７（Ｃ１）、（Ｃ２）は、既存テストパターンおよび第１パターングループのシミュレーション後に、さらに第２パターングループのシミュレーションをさらに行なったときのシミュレーション結果を示している。
図７（Ｄ１）、（Ｄ２）は、既存テストパターンおよび第１、第２パターングループのシミュレーション後に、さらに第３パターングループのシミュレーションを行なったときのシミュレーション結果を示している。
これらの結果からみて、ゲートパターンの設計データが１５０ｎｍ、１９０ｎｍのいずれの場合にも、新規テストパターンのシミュレーションを行なった方が、シミュレーションデータと実測データとの差が少なくなっていることがわかる。
すなわち、前記第１、第２、第３パターングループのシミュレーションを行なうことによって生成されたカーネル１２によってゲートパターンのスペース依存性の影響を忠実に反映したシュミレーションを行なうことができ、シミュレーション精度が向上することが確認された。
【００２０】
次に、図１のフローチャートに沿って生成されたカーネル１２を用いて実際の製品のマスクを製作するとともに、そのマスクによって転写、エッチングして製作されたウェハを製作し、そのウェハに形成されたゲートパターンの線幅を測長した実測データと、シミュレーションデータとの比較を行なった。
図８は、実際の製品におけるゲートパターンの線幅の実測データと各シミュレーションデータとを比較する説明図である。ゲートパターンの線幅の設計データ（目標値）は１５０ｎｍである。
図中、横軸は、ゲートパターン間の線幅方向の間隔（スペース）をｎｍ単位で示し、縦軸はゲートパターンの線幅ＣＤをｎｍ単位で示している。
図中、塗りつぶしの矩形は実測データを示し、矩形は既存テストパターンのみによるシミュレーションデータを示し、×は既存テストパターンのシミュレーションに加えて第１パターングループのシミュレーションを行なったシミュレーションデータを示し、三角は既存テストパターンと第１テストパターンのシミュレーションに加えて第２パターングループのシミュレーションを行なったシミュレーションデータを示し、丸は既存テストパターンと第１、第２テストパターンのシミュレーションに加えて第３パターングループのシミュレーションを行なったシミュレーションデータを示している。
図８においても、新規テストパターンのシミュレーションを行なった方が、シミュレーションデータと実測データとの差が少なくなっていることがわかる。
すなわち、図６、図７の場合と同様に、前記第１、第２、第３パターングループのシミュレーションを行なうことによって生成されたカーネル１２によってゲートパターンのスペース依存性の影響を忠実に反映したシュミレーションを行なうことができ、シミュレーション精度が向上することが確認された。
【００２１】
次に、図１のフローチャートに沿って生成されたカーネル１２を用いて実際の製品のマスクについて、図８の場合と同様にシミュレーションを行なった場合におけるシミュレーションデータの線幅のばらつきを比較した。
図９（Ａ）乃至（Ｄ）は、実際の製品のマスクにおけるゲートパターンの各シミュレーションデータのばらつきを比較する説明図である。ゲートパターンの線幅の設計データ（目標値）は１５０ｎｍである。
図中、横軸は、ゲートパターン間の線幅方向の間隔（スペース）をμｍ単位で示し、縦軸はゲートパターンの線幅ＣＤをμｍ単位で示している。
図中、丸、三角、菱形は、それぞれゲートパターンの異なる箇所でのシミュレーションデータであることを表している。
図９（Ａ）は既存テストパターンのみによるシミュレーションデータを示し、図９（Ｂ）は既存テストパターンのシミュレーションに加えて第１パターングループのシミュレーションを行なったシミュレーションデータを示し、図９（Ｃ）は既存テストパターンと第１テストパターンのシミュレーションに加えて第２パターングループのシミュレーションを行なったシミュレーションデータを示し、図９（Ｄ）は既存テストパターンと第１、第２テストパターンのシミュレーションに加えて第３パターングループのシミュレーションを行なったシミュレーションデータを示している。
図中σは各シミュレーションデータの標準偏差値を示し、ＲＡＮＧＥは各シミュレーションデータの最大値と最小値の差の値を示している。
図９からわかるように、（Ａ）に示した既存テストパターンのみによるシミュレーションデータに比較して、（Ｂ）、（Ｄ）のシミュレーションデータは、σとＲＡＮＧＥの双方が小さな値となっていること、換言すればばらつきが少なくなっていることがわかる。
（Ｂ）と（Ｄ）を比較してみると、ＲＡＮＧＥでは、（Ｂ）が１ｎｍ、（Ｄ）が２ｎｍと、（Ｂ）の方がばらつきが少ないものの、スペースが１．８μｍのシミュレーションデータについてみると、（Ｄ）では複数のシミュレーションデータがすべて一致している。したがって、（Ｄ）におけるシミュレーションデータの精度は（Ｂ）に比較して上であると評価することができる。
【００２２】
以上説明したように、本実施の形態のＯＰＣマスクの製作方法によれば、前記シミュレーションを行なうカーネルを前記第１、第２、第３パターングループの少なくとも１つを含むテストパターンに基づいて生成したので、ゲートパターンのスペース依存性の影響を忠実に反映したシミュレーションを行なうことができる。したがって、シミュレーション計算の結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正することによって、実際にウェハ上およびチップ上に形成されるパターンの線幅のばらつきを抑制することができる。
【００２３】
なお、本実施の形態では、前記第１乃至第３パターングループの数を４個として説明したが、第１乃至第３パターングループの数は複数であればよく、任意である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、前記第１、第２、第３パターングループのシミュレーションを行なうことによって生成されたカーネルによってゲートパターンのスペース依存性の影響を忠実に反映したシュミレーションを行なうことができ、これにより実際にウェハ上およびチップ上に形成されるパターンの線幅のばらつきを抑制することができる。
【図面の簡単な説明】
【図１】本実施の形態のＯＰＣマスク製作方法におけるカーネルを生成する際の処理手順を示すフローチャートである。
【図２】シミュレーションツールにおけるデータの入出力を説明するブロック図である。
【図３】シミュレーションツールにおける設計データの入出力を説明するブロック図である。
【図４】ＯＰＣマスクの製作手順を示すフローチャートである。
【図５】（Ａ）は第２パターングループの構成を示す説明図、（Ｂ）は第１パターングループの構成を示す説明図、（Ｃ）は第３パターングループの構成を示す説明図である。
【図６】（Ａ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで既存テストパターンのみによるシミュレーション結果を示す説明図、（Ａ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで既存テストパターンのみによるシミュレーション結果を示す説明図、（Ｂ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで第１パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｂ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで第１パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図である。
【図７】（Ｃ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで第２パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｃ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで第２パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｄ１）はゲートパターンの線幅の設計データ（目標値）が１５０ｎｍで第３パターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図、（Ｄ２）はゲートパターンの線幅の設計データ（目標値）が１９０ｎｍで第Ｄパターングループのシミュレーションを行なったときのシミュレーション結果を示す説明図である。
【図８】実際の製品におけるゲートパターンの線幅の実測データと各シミュレーションデータとを比較する説明図である。
【図９】実際の製品のマスクにおけるゲートパターンの各シミュレーションデータのばらつきを比較する説明図であり、（Ａ）は既存テストパターンのみによるシミュレーションをおこなったシミュレーションデータを示す説明図、（Ｂ）は既存テストパターンのシミュレーションに加えて第１パターングループのシミュレーションを行なったシミュレーションデータを示す説明図、（Ｃ）は既存テストパターンと第１テストパターンのシミュレーションに加えて第２パターングループのシミュレーションを行なったシミュレーションデータを示す説明図、（Ｄ）は既存テストパターンと第１、第２テストパターンのシミュレーションに加えて第３パターングループのシミュレーションを行なったシミュレーションデータを示す説明図である。
【符号の説明】
１０……シュミレーションツール、１２……カーネル、３０、４０、５０……ゲートパターン、３００２、３００４、３００６、３００８……第１パターングループ、４００２、４００４、４００６、４００８……第２パターングループ、５００２、５００４、５００６、５００８……第３パターングループ。
Claims (6)
- 所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、
前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、
前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、
前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、
前記テストパターンは、ほぼ前記所定の最小寸法の線幅を有し直線状に延在する帯状の複数個のゲートパターンが線幅方向に同じ間隔をおいて互いに平行をなして並べられることで構成された第１パターングループを複数含み、
前記複数の第１パターングループのそれぞれの間では、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されている、
ことを特徴とするＯＰＣマスクの製作方法。 - 前記テストパターンは、前記所定の最小寸法よりも小さな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第２パターングループを複数含み、前記複数の第２パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする請求項１記載のＯＰＣマスクの製作方法。
- 前記テストパターンは、前記所定の最小寸法よりも大きな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第３パターングループを複数含み、前記複数の第３パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする請求項１または２記載のＯＰＣマスクの製作方法。
- 所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、
前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、
前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、
前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、
前記テストパターンは、前記所定の最小寸法よりも小さな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第２パターングループを複数含み、
前記複数の第２パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されている、
ことを特徴とするＯＰＣマスクの製作方法。 - 前記テストパターンは、前記所定の最小寸法よりも大きな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第３パターングループを複数含み、前記複数の第３パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されていることを特徴とする請求項４記載のＯＰＣマスクの製作方法。
- 所定の最小寸法値で定義されるデザインルールで設計されマスクに形成されるマスクパターンの形状と、該マスクパターンによりウェハに転写されるパターンの形状との差異を光近接効果を考慮したシミュレーション計算によって求めるシミュレーションステップと、
前記シミュレーションステップの結果に基づいて前記ウェハに転写されるパターンの形状が所望の設計データに基づいた形状となるように前記マスクパターンの形状の設計データを補正する補正ステップとを含み、
前記シミュレーションステップは、前記マスクパターンの転写のプロセスを表現するシミュレーションモデル、すなわちカーネルによって実行されるシミュレーションＯＰＣを用いたＯＰＣマスクの製作方法において、
前記カーネルは、テスト用のマスクパターンの形状の設計データと、前記テスト用のマスクパターンが転写されエッチングされることで実際に形成されたテスト用のウェハのパターンの形状の実測データとに基づいて生成され、
前記テストパターンは、前記所定の最小寸法よりも大きな線幅を有し直線状に延在する帯状の複数個のゲートパターンが互いに平行をなし、線幅方向に同じ間隔をおいて並べられることで構成された第３パターングループを複数含み、
前記複数の第３パターングループのそれぞれは、前記ゲートパターンの間隔が互いに異なる寸法となるように構成されている、
ことを特徴とするＯＰＣマスクの製作方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115632A JP3856197B2 (ja) | 2001-04-13 | 2001-04-13 | Ｏｐマスクの製作方法 |
| TW091106503A TW554406B (en) | 2001-04-13 | 2002-04-01 | OPC mask manufacturing method, OPC mask, and chip |
| US10/311,157 US20030177467A1 (en) | 2001-04-13 | 2002-04-05 | Opc mask manufacturing method, opc mask, and chip |
| KR1020027016868A KR20030007951A (ko) | 2001-04-13 | 2002-04-05 | Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩 |
| PCT/JP2002/003449 WO2002084399A1 (fr) | 2001-04-13 | 2002-04-05 | Procede de fabrication de masque opc, masque opc et puce associee |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115632A JP3856197B2 (ja) | 2001-04-13 | 2001-04-13 | Ｏｐマスクの製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002311562A JP2002311562A (ja) | 2002-10-23 |
| JP3856197B2 true JP3856197B2 (ja) | 2006-12-13 |
Family
ID=18966500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115632A Expired - Fee Related JP3856197B2 (ja) | 2001-04-13 | 2001-04-13 | Ｏｐマスクの製作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030177467A1 (ja) |
| JP (1) | JP3856197B2 (ja) |
| KR (1) | KR20030007951A (ja) |
| TW (1) | TW554406B (ja) |
| WO (1) | WO2002084399A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG137657A1 (en) * | 2002-11-12 | 2007-12-28 | Asml Masktools Bv | Method and apparatus for performing model-based layout conversion for use with dipole illumination |
| CN1320404C (zh) * | 2003-10-09 | 2007-06-06 | 中芯国际集成电路制造(上海)有限公司 | 集成电路适用的模块化光学近接校正配置及其方法 |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
| US7550237B2 (en) * | 2005-01-19 | 2009-06-23 | Winbond Electronics Corp. | Systems and methods for determining width/space limits for mask layout |
| US7325225B2 (en) * | 2005-10-05 | 2008-01-29 | Yasushi Tanaka | Method and apparatus for reducing OPC model errors |
| US7627836B2 (en) * | 2005-11-08 | 2009-12-01 | International Business Machines Corporation | OPC trimming for performance |
| KR100702794B1 (ko) * | 2005-12-14 | 2007-04-03 | 동부일렉트로닉스 주식회사 | Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법 |
| KR100662961B1 (ko) | 2005-12-17 | 2006-12-28 | 동부일렉트로닉스 주식회사 | 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법 |
| KR100731071B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 마스크 레이아웃의 보정방법 |
| KR100735535B1 (ko) * | 2006-07-10 | 2007-07-04 | 삼성전자주식회사 | 마스크 제작 방법 |
| KR100807229B1 (ko) * | 2006-07-31 | 2008-02-28 | 삼성전자주식회사 | 마스크의 설계 패턴 보정 방법 |
| KR100811269B1 (ko) * | 2006-09-19 | 2008-03-07 | 주식회사 하이닉스반도체 | 광근접 효과 보정을 위한 패턴 모델링 방법 |
| KR100818999B1 (ko) | 2006-10-09 | 2008-04-02 | 삼성전자주식회사 | 마스크 제작 방법 |
| JP2008139688A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 |
| KR100826655B1 (ko) | 2007-05-21 | 2008-05-06 | 주식회사 하이닉스반도체 | 광 근접 효과 보정 방법 |
| KR100884985B1 (ko) * | 2007-07-19 | 2009-02-23 | 주식회사 동부하이텍 | 광학적 근접보정 모델 조절 시스템 및 데이터 처리 방법 |
| JP4934236B2 (ja) * | 2007-09-29 | 2012-05-16 | Ｈｏｙａ株式会社 | グレートーンマスクブランク、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法 |
| KR100880234B1 (ko) * | 2007-10-02 | 2009-01-28 | 주식회사 동부하이텍 | Ｏｐｃ 마스크 제조방법 |
| KR100906053B1 (ko) * | 2007-10-11 | 2009-07-03 | 주식회사 동부하이텍 | 반도체 소자의 ｃｄ 검사 방법 |
| KR101096979B1 (ko) | 2010-05-07 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 균일도 조절 방법 |
| JP5708103B2 (ja) * | 2011-03-18 | 2015-04-30 | 富士通セミコンダクター株式会社 | 設計支援方法 |
| CN103513506B (zh) * | 2012-06-19 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 光学临近效应修正方法 |
| CN104678695B (zh) * | 2013-11-26 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 测试图形的标记方法和标记装置 |
| EP4235305A1 (en) * | 2017-09-27 | 2023-08-30 | ASML Netherlands B.V. | A method in the manufacturing process of a device, a non-transitory computer-readable medium and a system configured to perform the method |
| WO2021076120A1 (en) * | 2019-10-16 | 2021-04-22 | Applied Materials, Inc. | Lithography system and method of forming patterns |
| CN111427240B (zh) * | 2020-03-25 | 2021-06-04 | 合肥晶合集成电路股份有限公司 | 一种建立光学数据校正模型的方法 |
| CN116931389B (zh) * | 2023-09-18 | 2023-12-08 | 粤芯半导体技术股份有限公司 | 线宽测量方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| KR0172801B1 (ko) * | 1996-06-24 | 1999-03-20 | 김주용 | 공정 마진 테스트용 포토 마스크와 테스트 방법 |
| US6243855B1 (en) * | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
| JPH11218899A (ja) * | 1998-01-29 | 1999-08-10 | Sony Corp | マスクパターンの補正方法およびその装置 |
| JP3482172B2 (ja) * | 1999-03-04 | 2003-12-22 | 松下電器産業株式会社 | Ｌｓｉ用パターンのレイアウト作成方法及びｌｓｉ用パターンの形成方法 |
| JP2001100390A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Microelectronics Corp | 露光用マスクのパターン補正方法 |
| JP3909654B2 (ja) * | 2001-05-10 | 2007-04-25 | ソニー株式会社 | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 |
| TW569295B (en) * | 2001-09-29 | 2004-01-01 | Toshiba Corp | Producing method for mask pattern and manufacturing method for semiconductor device |
| JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
-
2001
- 2001-04-13 JP JP2001115632A patent/JP3856197B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-01 TW TW091106503A patent/TW554406B/zh not_active IP Right Cessation
- 2002-04-05 US US10/311,157 patent/US20030177467A1/en not_active Abandoned
- 2002-04-05 KR KR1020027016868A patent/KR20030007951A/ko not_active Application Discontinuation
- 2002-04-05 WO PCT/JP2002/003449 patent/WO2002084399A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| TW554406B (en) | 2003-09-21 |
| US20030177467A1 (en) | 2003-09-18 |
| KR20030007951A (ko) | 2003-01-23 |
| JP2002311562A (ja) | 2002-10-23 |
| WO2002084399A1 (fr) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856197B2 (ja) | Ｏｐマスクの製作方法 | |
| JP3909654B2 (ja) | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 | |
| JP5052620B2 (ja) | 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム | |
| KR100826655B1 (ko) | 광 근접 효과 보정 방법 | |
| KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
| US7139996B2 (en) | Mask pattern correction apparatus and mask pattern correction method and mask preparation method and method of production of a semiconductor device | |
| US6617083B2 (en) | Method of correcting mask patterns | |
| US7426712B2 (en) | Lithography simulation method and recording medium | |
| US20050089768A1 (en) | Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product | |
| US6964031B2 (en) | Mask pattern generating method and manufacturing method of semiconductor apparatus | |
| JP4460794B2 (ja) | 露光マスクのパターン補正方法、パターン形成方法およびプログラム | |
| CN111443569B (zh) | 一种修正模型的建立方法及装置、掩模优化方法及装置 | |
| US6892365B2 (en) | Method for performing monte-carlo simulations to predict overlay failures in integrated circuit designs | |
| CN113050363A (zh) | 光学邻近修正模型的建立方法以及光学邻近修正方法 | |
| US7716628B2 (en) | System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects | |
| JP5395340B2 (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
| JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
| US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
| JP4592240B2 (ja) | マスクパターン作成方法及び半導体装置の製造方法 | |
| JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
| KR20170059246A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR101143622B1 (ko) | 광 근접 보정 검증 방법 | |
| JPH11174659A (ja) | マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法 | |
| CN115185165B (zh) | 佐辅模型的构建方法、光学修正方法及装置、终端 | |
| KR20230096451A (ko) | 실제 포토 마스크 제작을 통해 얻어진 매개 변수를 활용한 포토 마스크 레이아웃의 opc 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| LAPS | Cancellation because of no payment of annual fees |