JP3735426B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP3735426B2 JP3735426B2 JP33078696A JP33078696A JP3735426B2 JP 3735426 B2 JP3735426 B2 JP 3735426B2 JP 33078696 A JP33078696 A JP 33078696A JP 33078696 A JP33078696 A JP 33078696A JP 3735426 B2 JP3735426 B2 JP 3735426B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- floating gate
- film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000010410 layer Substances 0.000 claims description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 61
- 238000009792 diffusion process Methods 0.000 claims description 60
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 45
- 229920005591 polysilicon Polymers 0.000 description 45
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、いわゆるフラッシュメモリなどの不揮発性半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
図４０は、従来の不揮発性半導体記憶装置のメモリセルの平面パタ−ンを示すものである。また、図４１は、図４０のＸＬＩ−ＸＬＩ線に沿う断面図、図４２は、図４０のＸＬＩＩ−ＸＬＩＩ線に沿う断面図である。
【０００３】
ｐ型の半導体基板１．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜１．２が満たされている（ＳＴＩ構造、ＳＴＩ＝ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）。
【０００４】
絶縁膜１．２に取り囲まれた素子領域には、ｎ型のソ−ス・ドレイン拡散層１．７が形成されている。ソ−ス・ドレイン拡散層１．７の間のチャネル領域上には、ゲ−ト絶縁膜１．４を介してフロ−ティングゲ−ト電極１．３が形成されている。ゲ−ト絶縁膜１．４は、フロ−ティングゲ−ト電極１．３から半導体基板１．１又はソ−ス・ドレイン拡散層１．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【０００５】
フロ−ティングゲ−ト電極１．３の表面には、インタ−ポリ絶縁膜１．５が形成されている。インタ−ポリ絶縁膜１．５は、フロ−ティングゲ−ト電極（例えば、ポリシリコン）１．３の酸化により形成される酸化膜を含んでいる。インタ−ポリ絶縁膜１．５上には、コントロ−ルゲ−ト電極（ワ−ド線）１．６が形成されている。
【０００６】
上記不揮発性半導体記憶装置のメモリセルにおいては、フロ−ティングゲ−ト電極１．３中の電荷（電子）の量に基づいて、情報（“１”又は“０”）を記憶している。例えば、コントロ−ルゲ−ト電極１．６に所定の電位を印加したとき、フロ−ティングゲ−ト電極１．３中に電荷が蓄えられている状態（例えば、“１”）では、メモリセル（トランジスタ）の閾値電圧は高く、メモリセルはオンしないのに対し、フロ−ティングゲ−ト電極１．３中に電荷が蓄えられていない状態（例えば、“０”）では、メモリセル（トランジスタ）の閾値電圧は低く、メモリセルは、オンする。
【０００７】
また、デ−タの書き換え、つまり、フロ−ティングゲ−ト電極１．３に電荷を蓄積したり、フロ−ティングゲ−ト電極１．３から電荷を引き抜いたりするためには、フロ−ティングゲ−ト電極１．３の電位を変えることが必要である。
【０００８】
フロ−ティングゲ−ト電極１．３の電位は、コントロ−ルゲ−ト電極１．６に印加する電位や、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間の静電容量などにより決定される。
【０００９】
コントロ−ルゲ−ト電極１．６の電位に関し、なるべく小さな値で、フロ−ティングゲ−ト電極１．３の電位を上げることできるようにするためには、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間の静電容量は、できるだけ大きく設定するのがよい。
【００１０】
そこで、従来のメモリセルでは、コントロ−ルゲ−ト電極１．６は、フロ−ティングゲ−ト電極１．３の上面に加え、コントロ−ルゲ−ト電極（ワ−ド線）１．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極１．３の２つの側面をも覆うように配置されている。
【００１１】
即ち、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６が対向する領域を増やして、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間の静電容量の増加を図っている。
【００１２】
図４３は、従来の不揮発性半導体記憶装置の製造方法の一工程を示すものである。なお、図４４は、図４３のＸＬＩＶ−ＸＬＩＶ線に沿う断面図、図４５は、図４３のＸＬＶ−ＸＬＶ線に沿う断面図である。
【００１３】
まず、ｐ型の半導体基板１．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜１．２を形成する。素子領域１．９は、この素子分離絶縁膜１．２に取り囲まれることになる。素子領域１．９上には、シリコン酸化膜１．４Ａが形成される。
【００１４】
次に、ＣＶＤ法により、半導体基板１．１上の全面に、ポリシリコン膜１．３Ａを形成する。このポリシリコン膜１．３Ａには、ポリシリコン膜１．３Ａの形成時又は形成後に、ｎ型の不純物が導入される。
【００１５】
この後、素子分離絶縁膜１．２上のポリシリコン膜１．３Ａの所定部分にスリット状の開口１．８を形成する。
【００１６】
次に、熱酸化法により、ポリシリコン膜１．３Ａの上面及び開口１．８内におけるポリシリコン膜１．３Ａの側面に、それぞれシリコン酸化膜１．５Ａを形成する。
【００１７】
この後、ＣＶＤ法により、シリコン酸化膜１．５Ａ上及び開口１．８内の素子分離絶縁膜１．２上に、ポリシリコン膜１．６Ａを形成する。このポリシリコン膜１．６Ａには、ポリシリコン膜１．６Ａの形成時又は形成後に、ｎ型の不純物が導入される。
【００１８】
次に、フォトリソグラフィ技術により、開口１．８を跨ぐようなライン状のレジスト膜２．０を形成する。このレジスト膜２．０をマスクにして、ポリシリコン膜１．６Ａ、シリコン酸化膜１．５Ａ、ポリシリコン膜１．３Ａ、及びシリコン酸化膜１．４Ａを、順次、エッチングすると、フロ−ティングゲ−ト電極及びコントロ−ルゲ−ト電極が形成される。
【００１９】
次に、フロ−ティングゲ−ト電極及びコントロ−ルゲ−ト電極をマスクにして、セルフアラインにより、素子領域中にｎ型の不純物を導入すると、ソ−ス・ドレイン拡散層が形成される。
【００２０】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【００２１】
【発明が解決しようとする課題】
従来の不揮発性半導体記憶装置のメモリセルでは、図４２に示すように、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極１．３の側面は、コントロ−ルゲ−ト電極１．６により覆われていない。
【００２２】
これは、上述の製造方法にも示すように、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６を同時に形成しているためである。
【００２３】
従って、従来では、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間における静電容量を十分に上げることができない欠点がある。
【００２４】
また、従来の製造方法によれば、図４６に示すように、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６を形成した後に、熱酸化法により、ソ−ス・ドレイン拡散層１．７方向におけるフロ−ティングゲ−ト電極１．３の側面とコントロ−ルゲ−ト電極１．６の上面及び側面に、それぞれシリコン酸化膜２．１が形成される。
【００２５】
この時、フロ−ティングゲ−ト電極１．３の上面側のエッジ部分及びコントロ−ルゲ−ト電極１．６の下面側のエッジ部分は、それぞれバ−ズビ−ク状に酸化される。
【００２６】
しかし、これらエッジ部分の酸化は、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間における静電容量の減少やばらつきなどが生じるため、防止したい。
【００２７】
一方、フロ−ティングゲ−ト電極１．３の下面側のエッジ部分は、フロ−ティングゲ−ト電極１．３とソ−ス・ドレイン拡散層１．７の間における耐圧を向上させるため、素子のサイズによっては、積極的に酸化したい場合もある。
【００２８】
本発明は、上記欠点を解決すべくなされたもので、その目的は、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極の間における静電容量の増加と安定性を図れる不揮発性半導体記憶装置及びその製造方法を提供することである。
【００２９】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の製造方法は、第１導電型の半導体基板に素子分離膜を形成する工程と、前記素子分離膜に取り囲まれた素子領域上にゲート絶縁膜を介してフローティングゲート電極を形成する工程と、前記素子領域に前記フローティングゲート電極をマスクにして第２導電型の不純物を注入し、前記不純物を熱拡散させ、ソース・ドレイン拡散層を形成する工程と、前記フローティングゲート電極を完全に覆う層間絶縁膜を形成する工程と、一度のエッチングにより、前記フローティングゲート電極の上面並びに前記フローティングゲート電極のすべての側面の少なくとも上部を露出させるような溝を前記層間絶縁膜に形成する工程と、少なくとも露出させた前記フローティングゲート電極の上面及び側面にインター絶縁膜を形成する工程と、前記溝内に、前記インター絶縁膜を介して前記フローティングゲート電極の上面及び側面を覆うコントロールゲート電極を形成する工程とを備える。
【００３６】
本発明の不揮発性半導体記憶装置は、半導体基板と、前記半導体基板に形成される素子分離膜と、前記素子分離膜に取り囲まれた素子領域に形成されるソ−ス・ドレイン拡散層と、前記ソ−ス・ドレイン拡散層間のチャネル領域上にゲ−ト絶縁膜を介して形成されるフロ−ティングゲ−ト電極と、前記フロ−ティングゲ−ト電極の上面及び前記フロ−ティングゲ−ト電極のすべての側面の上部を覆い、前記フロ−ティングゲ−ト電極の側面の下部を覆わないコントロ−ルゲ−ト電極と、前記フロ−ティングゲ−ト電極と前記コントロ−ルゲ−ト電極の間に形成されるインタ−絶縁膜と、前記コントロールゲート電極で覆われない前記フロ−ティングゲ−ト電極の側面の下部を覆い、異なる複数の膜から構成され、前記ゲート絶縁膜よりも厚く形成される第１絶縁膜と、前記第１絶縁膜上に、その上面が前記フローティングゲート電極の上面と一致するように形成される、前記第１絶縁膜の最上層に対してエッチング選択比を有する第２絶縁膜と、前記第２絶縁膜上に形成される第３絶縁膜とを備え、前記インター絶縁膜は、前記コントロールゲート電極と前記第１絶縁膜の間にも連続して形成される。
【００４２】
本発明の不揮発性半導体記憶装置の製造方法は、第１導電型の半導体基板に素子分離膜を形成する工程と、前記半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にこの第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を形成する工程と、前記素子分離膜に取り囲まれた素子領域上の前記第１及び第２絶縁膜に開口を形成する工程と、前記開口の底面に少なくとも前記第１絶縁膜よりも薄いゲ−ト絶縁膜を形成する工程と、前記開口内のみにフロ−ティングゲ−ト電極を形成する工程と、前記第２絶縁膜上及び前記フロ−ティングゲ−ト電極上に第３絶縁膜を形成する工程と、底面が前記第１絶縁膜の上面に一致し、前記フロ−ティングゲ−ト電極の上面及び前記フロ−ティングゲ−ト電極のすべての側面の上部を露出させるような溝を前記第２及び第３絶縁膜に形成する工程と、少なくとも露出させた前記フロ−ティングゲ−ト電極の上面及び側面の上部にインタ−絶縁膜を形成する工程と、前記溝内に、前記インター絶縁膜を介して前記フローティングゲート電極の上面及び側面の上部を覆うコントロ−ルゲ−ト電極を形成する工程とを備える。
【００４９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の不揮発性半導体記憶装置及びその製造方法について詳細に説明する。
【００５０】
図１は、本発明の第１実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図２は、図１のＩＩ−ＩＩ線に沿う断面図、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
【００５１】
ｐ型の半導体基板３．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜３．２が満たされている（ＳＴＩ構造）。
【００５２】
絶縁膜３．２に取り囲まれた素子領域には、ｎ型のソ−ス・ドレイン拡散層３．７が形成されている。ソ−ス・ドレイン拡散層３．７の間のチャネル領域上には、ゲ−ト絶縁膜３．４を介してフロ−ティングゲ−ト電極３．３が形成されている。ゲ−ト絶縁膜３．４は、フロ−ティングゲ−ト電極３．３から半導体基板３．１又はソ−ス・ドレイン拡散層３．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【００５３】
フロ−ティングゲ−ト電極３．３の表面には、インタ−ポリ絶縁膜３．５が形成されている。インタ−ポリ絶縁膜３．５上には、フロ−ティングゲ−ト電極３．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）３．６が形成されている。
【００５４】
但し、フロ−ティングゲ−ト電極３．３の側面の下部は、コントロ−ルゲ−ト電極３．６により覆われておらず、層間絶縁膜３．８により覆われている。
【００５５】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極３．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極３．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極３．３の２つの側面が、それぞれコントロ−ルゲ−ト電極３．６により覆われている点にある。
【００５６】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極３．３とコントロ−ルゲ−ト電極３．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極３．３とコントロ−ルゲ−ト電極３．６の間の静電容量の増加を図ることができる。
【００５７】
第二に、フロ−ティングゲ−ト電極３．３の側面の下部が、コントロ−ルゲ−ト電極３．６により覆われておらず、層間絶縁膜３．８により覆われている点にある。
【００５８】
即ち、フロ−ティングゲ−ト電極３．３の側面の下部を層間絶縁膜３．８で覆うことにより、コントロ−ルゲ−ト電極３．６とソ−ス・ドレイン拡散層３．７の間には、この厚い層間絶縁膜３．８が存在することになり、コントロ−ルゲ−ト電極３．６とソ−ス・ドレイン拡散層３．７の間における耐圧を向上させることができる。
【００５９】
また、フロ−ティングゲ−ト電極３．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極３．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極３．３とコントロ−ルゲ−ト電極３．６の間の容量のばらつきを防止できる。
【００６０】
さらに、層間絶縁膜３．８が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極３．３の下面側のエッジ部分を、必要に応じて酸化することもできる。
【００６１】
第三に、コントロ−ルゲ−ト電極３．６の上面が平坦である点にある。即ち、コントロ−ルゲ−ト電極３．６の上面を平坦にすることにより、配線層の多層化や歩留りの向上に貢献できる。
【００６２】
次に、図１乃至図３の不揮発性半導体記憶装置の製造方法について説明する。
【００６３】
まず、図４乃至図６に示すように、ｐ型の半導体基板４．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜４．２を形成する。素子領域４．０は、この素子分離絶縁膜４．２に取り囲まれることになる。素子領域４．０上には、シリコン酸化膜４．４が形成される。
【００６４】
また、ＣＶＤ法により、半導体基板４．１上の全面に、ポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。この後、ポリシリコン膜を加工し、フロ−ティングゲ−ト電極４．３を形成する。
【００６５】
また、フロ−ティングゲ−ト電極４．３をマスクにして、イオン注入法により、半導体基板４．１の素子領域４．０にｎ型の不純物を注入し、ソ−ス・ドレイン拡散層４．７を形成する。なお、ソ−ス・ドレイン拡散層４．７は、熱拡散（例えば、ポリシリコン膜から半導体基板へのｎ型の不純物の拡散など）により形成してもよい。
【００６６】
この後、ＣＶＤ法により、半導体基板４．１上に、フロ−ティングゲ−ト電極４．３を完全に覆う層間絶縁膜（例えば、シリコン酸化膜）４．９を形成する。また、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクに層間絶縁膜４．９をエッチングし、ロウ方向に長く、ロウ方向の複数のフロ−ティングゲ−ト電極４．３を跨ぐような溝４．８を形成する。
【００６７】
なお、層間絶縁膜４．９のエッチングに際しては、溝４．８の底部が半導体基板４．１の表面又は素子分離絶縁膜４．２の表面に達しないようにすることが条件である。即ち、溝４．８の底部は、少なくともフロ−ティングゲ−ト電極４．３の下面よりも高い位置に存在していることが必要である。
【００６８】
また、溝４．８の幅は、カラム方向におけるフロ−ティングゲ−ト電極４．３の幅よりも広いことが条件である。
【００６９】
これらの条件を満たすことにり、溝４．８内において、フロ−ティングゲ−ト電極４．３の上面及びフロ−ティングゲ−ト電極４．３の側面の上部がそれぞれ露出することになる。
【００７０】
この後、層間絶縁膜４．９上及びフロ−ティングゲ−ト電極４．３上に、インタ−ポリ絶縁膜４．５を形成する。インタ−ポリ絶縁膜４．５は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を積み重ねたものから構成される。
【００７１】
次に、図７乃至図９に示すように、ＣＶＤ法により、インタ−ポリ絶縁膜４．５上にポリシリコン膜４．６Ａを形成する。このポリシリコン膜４．６Ａには、当該ポリシリコン膜４．６Ａの形成時又は形成後に、ｎ型の不純物が導入される。
【００７２】
次に、図１０乃至図１２に示すように、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、このポリシリコン膜を溝４．８内のみに残存させる。その結果、溝４．８内には、上面が平坦なコントロ−ルゲ−ト電極４．６が形成される。
【００７３】
なお、ＣＭＰ終了後には、コントロ−ルゲ−ト電極４．６の上面の位置は、層間絶縁膜４．９の上面の位置とほぼ一致することになる。
【００７４】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【００７５】
図１３は、本発明の第２実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図１４は、図１３のＸＩＶ−ＸＩＶ線に沿う断面図、図１５は、図１３のＸＶ−ＸＶ線に沿う断面図である。
【００７６】
ｐ型の半導体基板５．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜５．２が満たされている（ＳＴＩ構造）。
【００７７】
絶縁膜５．２に取り囲まれた素子領域５．０には、ｎ型のソ−ス・ドレイン拡散層５．７が形成されている。ソ−ス・ドレイン拡散層５．７上には、ソ−ス・ドレイン拡散層５．７を形成するための不純物を含む絶縁膜５．８、例えば、ＰＳＧ膜、ＡｓＳＧ膜などが形成されている。
【００７８】
但し、この絶縁膜５．８は、熱拡散によりソ−ス・ドレイン拡散層５．７を形成する場合に必要なものであり、例えば、イオン注入法などによりソ−ス・ドレイン拡散層５．７を形成する場合には存在しなくてもよい。
【００７９】
ソ−ス・ドレイン拡散層５．７の間のチャネル領域上には、ゲ−ト絶縁膜５．４を介してフロ−ティングゲ−ト電極５．３が形成されている。ゲ−ト絶縁膜５．４は、フロ−ティングゲ−ト電極５．３から半導体基板５．１又はソ−ス・ドレイン拡散層５．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【００８０】
フロ−ティングゲ−ト電極５．３の表面には、インタ−ポリ絶縁膜５．５が形成されている。インタ−ポリ絶縁膜５．５上には、フロ−ティングゲ−ト電極５．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）５．６が形成されている。
【００８１】
但し、フロ−ティングゲ−ト電極５．３の側面の下部は、コントロ−ルゲ−ト電極５．６により覆われておらず、絶縁膜５．９により覆われている。この絶縁膜５．９は、エッチング（ＲＩＥ）時におけるエッチングストッパとして機能するような膜、例えばシリコン窒化膜が用いられる。
【００８２】
絶縁膜５．９上には、コントロ−ルゲ−ト電極５．６の側面を覆うような絶縁膜（例えば、シリコン酸化膜）６．０，６．１が形成されている。
【００８３】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極５．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極５．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極５．３の２つの側面が、それぞれコントロ−ルゲ−ト電極５．６により覆われている点にある。
【００８４】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極５．３とコントロ−ルゲ−ト電極５．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極５．３とコントロ−ルゲ−ト電極５．６の間の静電容量の増加を図ることができる。
【００８５】
第二に、フロ−ティングゲ−ト電極５．３の側面の下部が、コントロ−ルゲ−ト電極５．６により覆われておらず、絶縁膜５．９により覆われている点にある。この絶縁膜５．９は、エッチング（ＲＩＥ）時におけるエッチングストッパとしての機能を有するものである。
【００８６】
この絶縁膜５．９を設けることにより、さらに以下の効果が得られる。
【００８７】
コントロ−ルゲ−ト電極５．６とソ−ス・ドレイン拡散層５．７の間には、絶縁膜５．９が存在することになるため、コントロ−ルゲ−ト電極５．６とソ−ス・ドレイン拡散層５．７の間における耐圧を向上させることができる。
【００８８】
フロ−ティングゲ−ト電極５．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極５．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極５．３とコントロ−ルゲ−ト電極５．６の間の容量のばらつきを防止できる。
【００８９】
絶縁膜５．９が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極５．３の下面側のエッジ部分を、必要に応じて酸化することもできる。
【００９０】
第三に、コントロ−ルゲ−ト電極５．６の上面が平坦である点にある。即ち、コントロ−ルゲ−ト電極５．６の上面を平坦にすることにより、配線層の多層化や歩留りの向上に貢献できる。
【００９１】
次に、図１３乃至図１５の不揮発性半導体記憶装置の製造方法について説明する。
【００９２】
まず、図１６乃至図１８に示すように、ｐ型の半導体基板７．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜７．２を形成する。素子領域７．０は、この素子分離絶縁膜７．２に取り囲まれることになる。
【００９３】
また、ＣＶＤ法により、半導体基板７．１上の全面に、ｎ型の不純物を含むシリコン酸化膜７．８、例えばＰＳＧ膜や、ＡｓＳＧ膜などを形成する。また、ＣＶＤ法により、シリコン酸化膜７．８上には、シリコン窒化膜７．９及びシリコン酸化膜８．０をそれぞれ形成する。
【００９４】
また、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜８．０、シリコン窒化膜７．９及びシリコン酸化膜７．８を、順次、エッチングし、素子領域７．０上に開口を形成する。
【００９５】
この後、熱酸化法により、開口の底部の半導体基板７．１上に、シリコン酸化膜（トンネル酸化膜）７．４を形成する。また、シリコン酸化膜８．０上に、開口を完全に満たすようなポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【００９６】
ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、開口内のみにポリシリコン膜を残存させ、フロ−ティングゲ−ト電極７．３を形成する。
【００９７】
また、ＣＶＤ法により、フロ−ティングゲ−ト電極７．３上及びシリコン酸化膜８．０上に、シリコン酸化膜８．１を形成する。
【００９８】
なお、ソ−ス・ドレイン拡散層７．７は、シリコン酸化膜７．８を形成した後、製造工程の終了前に行われる熱工程において、シリコン酸化膜７．８から半導体基板７．１中へ不純物を拡散させることにより形成される。この熱工程は、ソ−ス・ドレイン拡散層５．７を形成する目的のための工程であってもよいし、又、別の目的のための工程であってもよい。
【００９９】
次に、図１９乃至図２１に示すように、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜８．０，８．１をエッチングし、ロウ方向に長く、ロウ方向の複数のフロ−ティングゲ−ト電極７．３を跨ぐような溝８．２を形成する。
【０１００】
なお、シリコン酸化膜８．０，８．１のエッチングに際しては、シリコン窒化膜７．９に対してエッチング選択比が大きくなるようなＲＩＥなどのエッチング方法を用いる。これにより、エッチングは、シリコン窒化膜７．９の表面で止まるため、溝８．２の底部を、少なくともフロ−ティングゲ−ト電極７．３の下面よりも高い位置に存在させることが可能となる。
【０１０１】
また、溝８．２の幅は、カラム方向におけるフロ−ティングゲ−ト電極７．３の幅よりも広くなるように設定される。これにより、溝８．２内において、フロ−ティングゲ−ト電極７．３の上面及びフロ−ティングゲ−ト電極７．３の側面の上部がそれぞれ露出することになる。
【０１０２】
この後、シリコン窒化膜７．９上及びフロ−ティングゲ−ト電極７．３上に、インタ−ポリ絶縁膜７．５を形成する。インタ−ポリ絶縁膜７．５は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を積み重ねたものから構成される。
【０１０３】
次に、図２２乃至図２４に示すように、ＣＶＤ法により、インタ−ポリ絶縁膜７．５上にポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【０１０４】
また、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、このポリシリコン膜を溝８．２内のみに残存させる。その結果、溝８．２内には、上面が平坦なコントロ−ルゲ−ト電極７．６が形成される。
【０１０５】
なお、ＣＭＰ終了後には、コントロ−ルゲ−ト電極７．６の表面の位置は、絶縁膜８．１の表面の位置とほぼ一致することになる。
【０１０６】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【０１０７】
図２５は、本発明の第３実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図２６は、図２５のＸＸＶＩ−ＸＸＶＩ線に沿う断面図、図２７は、図２５のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図である。
【０１０８】
ｐ型の半導体基板９．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜９．２が満たされている（ＳＴＩ構造）。
【０１０９】
絶縁膜９．２に取り囲まれた素子領域９．０には、ｎ型のソ−ス・ドレイン拡散層９．７が形成されている。ソ−ス・ドレイン拡散層９．７上には、ソ−ス・ドレイン拡散層９．７を形成するための不純物を含む絶縁膜９．８、例えば、ＰＳＧ膜、ＡｓＳＧ膜などが形成されている。
【０１１０】
但し、この絶縁膜９．８は、熱拡散によりソ−ス・ドレイン拡散層９．７を形成する場合に必要なものであり、例えば、イオン注入法などによりソ−ス・ドレイン拡散層９．７を形成する場合には存在しなくてもよい。
【０１１１】
ソ−ス・ドレイン拡散層９．７の間のチャネル領域上には、ゲ−ト絶縁膜９．４を介してフロ−ティングゲ−ト電極９．３が形成されている。ゲ−ト絶縁膜９．４は、フロ−ティングゲ−ト電極９．３から半導体基板９．１又はソ−ス・ドレイン拡散層９．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【０１１２】
フロ−ティングゲ−ト電極９．３の表面には、インタ−ポリ絶縁膜９．５が形成されている。インタ−ポリ絶縁膜９．５上には、フロ−ティングゲ−ト電極９．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）９．６が形成されている。コントロ−ルゲ−ト電極９．６は、不純物を含んだポリシリコン膜から構成される。
【０１１３】
コントロ−ルゲ−ト電極９．６上には、低抵抗材料（例えば、高融点金属や高融点金属シリサイドなど）１０．２が形成されている。
【０１１４】
フロ−ティングゲ−ト電極９．３の側面の下部は、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９により覆われている。この絶縁膜９．９には、エッチング（ＲＩＥ）時におけるエッチングストッパとして機能するような膜、例えばシリコン窒化膜が用いられる。
【０１１５】
絶縁膜９．９上には、コントロ−ルゲ−ト電極９．６及び低抵抗材料１０．２の側面を覆うような絶縁膜（例えば、シリコン酸化膜）１０．０，１０．１が形成されている。
【０１１６】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極９．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面が、それぞれコントロ−ルゲ−ト電極９．６により覆われている点にある。
【０１１７】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の静電容量の増加を図ることができる。
【０１１８】
第二に、フロ−ティングゲ−ト電極９．３の側面の下部が、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９により覆われている点にある。この絶縁膜９．９は、エッチング（ＲＩＥ）時におけるエッチングストッパとしての機能を有するものである。
【０１１９】
この絶縁膜９．９を設けることにより、さらに以下の効果が得られる。
【０１２０】
コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間には、絶縁膜９．９が存在することになるため、コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間における耐圧を向上させることができる。
【０１２１】
フロ−ティングゲ−ト電極９．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極９．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の容量のばらつきを防止できる。
【０１２２】
絶縁膜９．９が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極９．３の下面側のエッジ部分を、必要に応じて酸化することもできる。
【０１２３】
第三に、コントロ−ルゲ−ト電極９．６上に低抵抗材料１０．２が形成され、かつ、低抵抗材料の上面が平坦である点にある。即ち、低抵抗材料１０．２をコントロ−ルゲ−ト電極９．６上に設けることでワ−ド線の抵抗値を低減できると共に、低抵抗材料１０．２の上面を平坦にすることにより、配線層の多層化や歩留りの向上にも貢献できる。
【０１２４】
次に、図２５乃至図２７の不揮発性半導体記憶装置の製造方法について説明する。
【０１２５】
まず、図２８乃至図３０に示すように、ｐ型の半導体基板１１．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜１１．２を形成する。素子領域１１．０は、この素子分離絶縁膜１１．２に取り囲まれることになる。
【０１２６】
また、ＣＶＤ法により、半導体基板１１．１上の全面に、ｎ型の不純物を含むシリコン酸化膜１１．８、例えばＰＳＧ膜や、ＡｓＳＧ膜などを形成する。また、ＣＶＤ法により、シリコン酸化膜１１．８上には、シリコン窒化膜１１．９及びシリコン酸化膜１２．０をそれぞれ形成する。
【０１２７】
また、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜１２．０、シリコン窒化膜１１．９及びシリコン酸化膜１１．８を、順次、エッチングし、素子領域１１．０上に開口を形成する。
【０１２８】
この後、熱酸化法により、開口の底部の半導体基板１１．１上に、シリコン酸化膜（トンネル酸化膜）１１．４を形成する。また、シリコン酸化膜１２．０上に、開口を完全に満たすようなポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【０１２９】
また、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、開口内のみにポリシリコン膜を残存させ、フロ−ティングゲ−ト電極１１．３を形成する。
【０１３０】
また、ＣＶＤ法により、フロ−ティングゲ−ト電極１１．３上及びシリコン酸化膜１２．０上に、シリコン酸化膜１２．１を形成する。
【０１３１】
なお、ソ−ス・ドレイン拡散層１１．７は、シリコン酸化膜１１．８を形成した後、製造工程の終了前に行われる熱工程において、シリコン酸化膜１１．８から半導体基板１１．１中へ不純物を拡散させることにより形成される。この熱工程は、ソ−ス・ドレイン拡散層１１．７を形成する目的のための工程であってもよいし、又、別の目的のための工程であってもよい。
【０１３２】
次に、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜１２．０，１２．１をエッチングし、ロウ方向に長く、ロウ方向の複数のフロ−ティングゲ−ト電極１１．３を跨ぐような溝１２．２を形成する。
【０１３３】
なお、シリコン酸化膜１２．０，１２．１のエッチングに際しては、シリコン窒化膜１１．９に対してエッチング選択比が大きくなるようなＲＩＥなどのエッチング方法を用いる。これにより、エッチングは、シリコン窒化膜１１．９の表面で止まるため、溝１２．２の底部を、少なくともフロ−ティングゲ−ト電極１１−３の下面よりも高い位置に存在させることが可能となる。
【０１３４】
また、溝１２．２の幅は、カラム方向におけるフロ−ティングゲ−ト電極１１．３の幅よりも広くなるように設定される。これにより、溝１２．２内において、フロ−ティングゲ−ト電極１１．３の上面及びフロ−ティングゲ−ト電極１１．３の側面の上部がそれぞれ露出することになる。
【０１３５】
この後、シリコン窒化膜１１．９上及びフロ−ティングゲ−ト電極１１．３上に、インタ−ポリ絶縁膜１１．５を形成する。インタ−ポリ絶縁膜１１．５は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を積み重ねたものから構成される。
【０１３６】
次に、ＣＶＤ法により、インタ−ポリ絶縁膜１１．５上にポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【０１３７】
また、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、このポリシリコン膜を溝１２．２内のみに残存させる。その結果、溝１２．２内には、上面が平坦なコントロ−ルゲ−ト電極１１．６が形成される。この時、コントロ−ルゲ−ト電極１１．６の上面は、溝１２．２の上面（絶縁膜１２．２の上面）よりも下方に存在するように、研磨の条件を設定しておく。
【０１３８】
次に、図３１乃至図３３に示すように、ＣＶＤ法により、コントロ−ルゲ−ト電極１１．６上及び絶縁膜１２．１上に、低抵抗材料（高融点金属や高融点金属シリサイドなど）１２．３を形成する。
【０１３９】
次に、図３４乃至図３６に示すように、ＣＭＰ（化学的機械的研磨）法により、低抵抗材料１２．３を研磨し、この低抵抗材料１２．３を溝１２．２内のコントロ−ルゲ−ト電極１１．６上のみに残存させる。
【０１４０】
なお、ＣＭＰ終了後には、低抵抗材料１２．３の上面の位置は、絶縁膜１２．１の表面の位置とほぼ一致することになる。
【０１４１】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【０１４２】
図３７は、本発明の第４実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図３８は、図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿う断面図、図３９は、図３７のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。
【０１４３】
ｐ型の半導体基板９．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜９．２が満たされている（ＳＴＩ構造）。
【０１４４】
絶縁膜９．２に取り囲まれた素子領域９．０には、ｎ型のソ−ス・ドレイン拡散層９．７が形成されている。ソ−ス・ドレイン拡散層９．７上には、ソ−ス・ドレイン拡散層９．７を形成するための不純物を含む絶縁膜９．８、例えば、ＰＳＧ膜、ＡｓＳＧ膜などが形成されている。
【０１４５】
但し、この絶縁膜９．８は、熱拡散によりソ−ス・ドレイン拡散層９．７を形成する場合に必要なものであり、例えば、イオン注入法などによりソ−ス・ドレイン拡散層９．７を形成する場合には存在しなくてもよい。
【０１４６】
ソ−ス・ドレイン拡散層９．７の間のチャネル領域上には、ゲ−ト絶縁膜９．４を介してフロ−ティングゲ−ト電極９．３が形成されている。ゲ−ト絶縁膜９．４は、フロ−ティングゲ−ト電極９．３から半導体基板９．１又はソ−ス・ドレイン拡散層９．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【０１４７】
フロ−ティングゲ−ト電極９．３の表面には、インタ−ポリ絶縁膜９．５が形成されている。インタ−ポリ絶縁膜９．５上には、フロ−ティングゲ−ト電極９．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）９．６が形成されている。コントロ−ルゲ−ト電極９．６は、不純物を含んだポリシリコン膜から構成される。
【０１４８】
コントロ−ルゲ−ト電極９．６上には、低抵抗材料（例えば、高融点金属や高融点金属シリサイドなど）１０．２が形成されている。
【０１４９】
フロ−ティングゲ−ト電極９．３の側面の下部は、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９ａ，９．９ｂにより覆われている。絶縁膜９．９ａは、フロ−ティングゲ−ト電極９，３の下面側のエッジ部分を酸化するためのもので、シリコン酸化膜などの酸化膜から構成される。絶縁膜９．９ｂには、エッチング（ＲＩＥ）時におけるエッチングストッパとして機能するような膜、例えばシリコン窒化膜が用いられる。
【０１５０】
絶縁膜９．９ｂ上には、コントロ−ルゲ−ト電極９．６及び低抵抗材料１０．２の側面を覆うような絶縁膜（例えば、シリコン酸化膜）１０．０，１０．１が形成されている。
【０１５１】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極９．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面が、それぞれコントロ−ルゲ−ト電極９．６により覆われている点にある。
【０１５２】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の静電容量の増加を図ることができる。
【０１５３】
第二に、フロ−ティングゲ−ト電極９．３の側面の下部が、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９ａ，９．９ｂにより覆われている点にある。
【０１５４】
この絶縁膜９．９ａ，９．９ｂを設けることにより、以下の効果を得ることができる。
【０１５５】
まず、コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間に絶縁膜９．９ａ，９，９ｂが存在することになるため、コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間における耐圧を向上させることができる。
【０１５６】
フロ−ティングゲ−ト電極９．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極９．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の容量のばらつきを防止できる。
【０１５７】
絶縁膜９．９ａが、シリコン酸化膜などの酸化膜から構成されているため、フロ−ティングゲ−ト電極９．３の下面側のエッジ部分を、必要に応じて酸化することもできる。また、絶縁膜９．９ｂをシリコン窒化膜などのエッチング選択比を有するものから構成することにより、コントロ−ルゲ−ト電極９．６が半導体基板９．１の表面まで達しないような構造を容易に得ることができる。
【０１５８】
第三に、コントロ−ルゲ−ト電極９．６上に低抵抗材料１０．２が形成され、かつ、低抵抗材料の上面が平坦である点にある。即ち、低抵抗材料１０．２をコントロ−ルゲ−ト電極９．６上に設けることでワ−ド線の抵抗値を低減できると共に、低抵抗材料１０．２の上面を平坦にすることにより、配線層の多層化や歩留りの向上にも貢献できる。
【０１５９】
なお、図３７乃至図３９の不揮発性半導体記憶装置は、第３実施の形態の製造方法と同様の方法により形成することができる。但し、第３実施の形態の製造方法において、絶縁膜９．９を、絶縁膜９．９ａ，９．９ｂと置き換える必要がある。
【０１６０】
上述の第１乃至第４実施の形態においては、スタックゲ−ト型ＥＥＰＲＯＭのメモリセルを前提として説明したが、より具体的には、このような構造を有するＮＯＲ型、ＮＡＮＤ型、又はＡＮＤ型のＥＥＰＲＰＭのメモリセルに本発明を適用することができる。
【０１６１】
また、素子分離手段としては、ＳＴＩ技術を適用したが、ＬＯＣＯＳ法による素子分離膜を用いてもよい。
【０１６２】
【発明の効果】
以上、説明したように、本発明の不揮発性半導体記憶装置及びその製造方法によれば、次のような効果を奏する。
【０１６３】
第一に、コントロ−ルゲ−ト電極が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極の側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極の側面が、それぞれコントロ−ルゲ−ト電極により覆われている。
【０１６４】
従って、本発明によれば、コントロ−ルゲ−ト電極が延長する方向におけるフロ−ティングゲ−ト電極の側面のみがコントロ−ルゲ−ト電極により覆われている従来のメモリセルに比べ、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極が対向する領域を増やすことができ、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極の間の静電容量の増加を図ることができる。
【０１６５】
この点について、具体例を説明する。
【０１６６】
例えば、フロ−ティングゲ−ト電極が、０．２５μｍ（幅）×０．２５μｍ（長さ）×０．２μｍ（高さ）の直方体であり、ゲ−ト絶縁膜（トンネル酸化膜）の膜厚が、１０ｎｍ、インタ−ポリ絶縁膜が、１４ｎｍであると仮定する。
【０１６７】
この場合、従来のメモリセルでは、カップリング比は、約０．６５となる。よって、フロ−ティングゲ−ト電極に余剰の電荷がないとき、コントロ−ルゲ−ト電極（ワ−ド線）に約１９Ｖを印加すると、フロ−ティングゲ−ト電極の電位は、約１２．３５Ｖとなり、トンネル酸化膜にファウラ−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）のトンネル電流が流れる。
【０１６８】
これに対し、本発明のメモリセルでは、カップリング比は、約０．７５となる。よって、フロ−ティングゲ−ト電極に余剰の電荷がないとき、コントロ−ルゲ−ト電極（ワ−ド線）に約１６Ｖを印加すると、フロ−ティングゲ−ト電極の電位は、約１２Ｖとなり、トンネル酸化膜にファウラ−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）のトンネル電流が流れる。
【０１６９】
つまり、本発明によれば、従来技術に比べて、コントロ−ルゲ−ト電極の電位が約３Ｖ低い状態で、デ−タの書き込み、即ち、フロ−ティングゲ−ト電極への電子の注入を行うことができる。
【０１７０】
第二に、フロ−ティングゲ−ト電極の側面の下部をコントロ−ルゲ−ト電極で覆わず、絶縁膜で覆うことにより、コントロ−ルゲ−ト電極とソ−ス・ドレイン拡散層の間における耐圧を向上させることができる。
【０１７１】
フロ−ティングゲ−ト電極の上面側のエッジ部分は、コントロ−ルゲ−ト電極により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極の間の容量のばらつきを防止できる。
【０１７２】
絶縁膜が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極の下面側のエッジ部分を、必要に応じて酸化することもできる。
【０１７３】
第三に、コントロ−ルゲ−ト電極の上面を平坦にすることにより、配線層の多層化や歩留りの向上にも貢献できる。この際、コントロ−ルゲ−ト電極上に低抵抗材料を配置すれば、ワ−ド線の抵抗値の低減にも貢献できる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１のＩＩＩ−ＩＩＩ線に沿う断面図。
【図４】本発明の第１実施の形態に関わる製造方法の一工程を示す平面図。
【図５】図４のＶ−Ｖ線に沿う断面図。
【図６】図４のＶＩ−ＶＩ線に沿う断面図。
【図７】本発明の第１実施の形態に関わる製造方法の一工程を示す平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】図７のＩＸ−ＩＸ線に沿う断面図。
【図１０】本発明の第１実施の形態に関わる製造方法の一工程を示す平面図。
【図１１】図１０のＸＩ−ＸＩ線に沿う断面図。
【図１２】図１０のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】本発明の第２実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図１４】図１３のＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】図１３のＸＶ−ＸＶ線に沿う断面図。
【図１６】本発明の第２実施の形態に関わる製造方法の一工程を示す平面図。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図。
【図１８】図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。
【図１９】本発明の第２実施の形態に関わる製造方法の一工程を示す平面図。
【図２０】図１９のＸＸ−ＸＸ線に沿う断面図。
【図２１】図１９のＸＸＩ−ＸＸＩ線に沿う断面図。
【図２２】本発明の第２実施の形態に関わる製造方法の一工程を示す平面図。
【図２３】図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図。
【図２４】図２２のＸＸＩＶ−ＸＸＩＶ線に沿う断面図。
【図２５】本発明の第３実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図２６】図２５のＸＸＶＩ−ＸＸＶＩ線に沿う断面図。
【図２７】図２５のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図。
【図２８】本発明の第３実施の形態に関わる製造方法の一工程を示す平面図。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図。
【図３０】図２８のＸＸＸ−ＸＸＸ線に沿う断面図。
【図３１】本発明の第３実施の形態に関わる製造方法の一工程を示す平面図。
【図３２】図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図。
【図３３】図３１のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図。
【図３４】本発明の第３実施の形態に関わる製造方法の一工程を示す平面図。
【図３５】図３４のＸＸＸＶ−ＸＸＸＶ線に沿う断面図。
【図３６】図３４のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。
【図３７】本発明の第４実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図３８】図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿う断面図。
【図３９】図３７のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図。
【図４０】従来の不揮発性半導体記憶装置の平面図。
【図４１】図４０のＸＬＩ−ＸＬＩ線に沿う断面図。
【図４２】図４０のＸＬＩＩ−ＸＬＩＩ線に沿う断面図。
【図４３】従来の製造方法の一工程を示す平面図。
【図４４】図４３のＸＬＩＶ−ＸＬＩＶ線に沿う断面図。
【図４５】図４３のＸＬＶ−ＸＬＶ線に沿う断面図。
【図４６】従来の不揮発性半導体記憶装置の断面図。
【符号の説明】
１．１，３．１，４．１，５．１，７．１，９．１，１１．１
：半導体基板、
１．１Ａ，１．３Ａ，１．６Ａ，４．６Ａ ：ポリシリコン膜、
１．２，３．２，４．２，５．２，７．２，９．２，１１．２
：素子分離絶縁膜、
１．３，３．３，４．３，５．３，７．３，９．３，１１．３
：フロ−ティングゲ−ト電極、
１．４，３．４，４．４，５．４，７．４，９．４，１１．４
：ゲ−ト絶縁膜、
１．４Ａ，１．５Ａ ：シリコン酸化膜、
１．５，３．５，４．５，７．５，９．５，１１．５
：インタ−ポリ絶縁膜、
１．６，３．６，４．６，５．６，７．６，９．６，１１．６
：コントロ−ルゲ−ト電極、
１．７，３．７，４．７，５．７，７．７，９．７，１１．７
：ソ−ス・ドレイン拡散層、
１．８ ：開口、
１．９，５．０ ：素子領域、
２．０ ：レジスト膜、
３．８，４．９，５．８〜６．１，７．８〜８．１，９．８〜１０．１，１１
．８〜１２．１，９．９ａ，９．９ｂ ：絶縁膜、
４．８，８．２，１２．２ ：溝、
１０．２，１２．３ ：低抵抗膜。
【発明の属する技術分野】
本発明は、いわゆるフラッシュメモリなどの不揮発性半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
図４０は、従来の不揮発性半導体記憶装置のメモリセルの平面パタ−ンを示すものである。また、図４１は、図４０のＸＬＩ−ＸＬＩ線に沿う断面図、図４２は、図４０のＸＬＩＩ−ＸＬＩＩ線に沿う断面図である。
【０００３】
ｐ型の半導体基板１．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜１．２が満たされている（ＳＴＩ構造、ＳＴＩ＝ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）。
【０００４】
絶縁膜１．２に取り囲まれた素子領域には、ｎ型のソ−ス・ドレイン拡散層１．７が形成されている。ソ−ス・ドレイン拡散層１．７の間のチャネル領域上には、ゲ−ト絶縁膜１．４を介してフロ−ティングゲ−ト電極１．３が形成されている。ゲ−ト絶縁膜１．４は、フロ−ティングゲ−ト電極１．３から半導体基板１．１又はソ−ス・ドレイン拡散層１．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【０００５】
フロ−ティングゲ−ト電極１．３の表面には、インタ−ポリ絶縁膜１．５が形成されている。インタ−ポリ絶縁膜１．５は、フロ−ティングゲ−ト電極（例えば、ポリシリコン）１．３の酸化により形成される酸化膜を含んでいる。インタ−ポリ絶縁膜１．５上には、コントロ−ルゲ−ト電極（ワ−ド線）１．６が形成されている。
【０００６】
上記不揮発性半導体記憶装置のメモリセルにおいては、フロ−ティングゲ−ト電極１．３中の電荷（電子）の量に基づいて、情報（“１”又は“０”）を記憶している。例えば、コントロ−ルゲ−ト電極１．６に所定の電位を印加したとき、フロ−ティングゲ−ト電極１．３中に電荷が蓄えられている状態（例えば、“１”）では、メモリセル（トランジスタ）の閾値電圧は高く、メモリセルはオンしないのに対し、フロ−ティングゲ−ト電極１．３中に電荷が蓄えられていない状態（例えば、“０”）では、メモリセル（トランジスタ）の閾値電圧は低く、メモリセルは、オンする。
【０００７】
また、デ−タの書き換え、つまり、フロ−ティングゲ−ト電極１．３に電荷を蓄積したり、フロ−ティングゲ−ト電極１．３から電荷を引き抜いたりするためには、フロ−ティングゲ−ト電極１．３の電位を変えることが必要である。
【０００８】
フロ−ティングゲ−ト電極１．３の電位は、コントロ−ルゲ−ト電極１．６に印加する電位や、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間の静電容量などにより決定される。
【０００９】
コントロ−ルゲ−ト電極１．６の電位に関し、なるべく小さな値で、フロ−ティングゲ−ト電極１．３の電位を上げることできるようにするためには、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間の静電容量は、できるだけ大きく設定するのがよい。
【００１０】
そこで、従来のメモリセルでは、コントロ−ルゲ−ト電極１．６は、フロ−ティングゲ−ト電極１．３の上面に加え、コントロ−ルゲ−ト電極（ワ−ド線）１．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極１．３の２つの側面をも覆うように配置されている。
【００１１】
即ち、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６が対向する領域を増やして、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間の静電容量の増加を図っている。
【００１２】
図４３は、従来の不揮発性半導体記憶装置の製造方法の一工程を示すものである。なお、図４４は、図４３のＸＬＩＶ−ＸＬＩＶ線に沿う断面図、図４５は、図４３のＸＬＶ−ＸＬＶ線に沿う断面図である。
【００１３】
まず、ｐ型の半導体基板１．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜１．２を形成する。素子領域１．９は、この素子分離絶縁膜１．２に取り囲まれることになる。素子領域１．９上には、シリコン酸化膜１．４Ａが形成される。
【００１４】
次に、ＣＶＤ法により、半導体基板１．１上の全面に、ポリシリコン膜１．３Ａを形成する。このポリシリコン膜１．３Ａには、ポリシリコン膜１．３Ａの形成時又は形成後に、ｎ型の不純物が導入される。
【００１５】
この後、素子分離絶縁膜１．２上のポリシリコン膜１．３Ａの所定部分にスリット状の開口１．８を形成する。
【００１６】
次に、熱酸化法により、ポリシリコン膜１．３Ａの上面及び開口１．８内におけるポリシリコン膜１．３Ａの側面に、それぞれシリコン酸化膜１．５Ａを形成する。
【００１７】
この後、ＣＶＤ法により、シリコン酸化膜１．５Ａ上及び開口１．８内の素子分離絶縁膜１．２上に、ポリシリコン膜１．６Ａを形成する。このポリシリコン膜１．６Ａには、ポリシリコン膜１．６Ａの形成時又は形成後に、ｎ型の不純物が導入される。
【００１８】
次に、フォトリソグラフィ技術により、開口１．８を跨ぐようなライン状のレジスト膜２．０を形成する。このレジスト膜２．０をマスクにして、ポリシリコン膜１．６Ａ、シリコン酸化膜１．５Ａ、ポリシリコン膜１．３Ａ、及びシリコン酸化膜１．４Ａを、順次、エッチングすると、フロ−ティングゲ−ト電極及びコントロ−ルゲ−ト電極が形成される。
【００１９】
次に、フロ−ティングゲ−ト電極及びコントロ−ルゲ−ト電極をマスクにして、セルフアラインにより、素子領域中にｎ型の不純物を導入すると、ソ−ス・ドレイン拡散層が形成される。
【００２０】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【００２１】
【発明が解決しようとする課題】
従来の不揮発性半導体記憶装置のメモリセルでは、図４２に示すように、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極１．３の側面は、コントロ−ルゲ−ト電極１．６により覆われていない。
【００２２】
これは、上述の製造方法にも示すように、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６を同時に形成しているためである。
【００２３】
従って、従来では、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間における静電容量を十分に上げることができない欠点がある。
【００２４】
また、従来の製造方法によれば、図４６に示すように、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６を形成した後に、熱酸化法により、ソ−ス・ドレイン拡散層１．７方向におけるフロ−ティングゲ−ト電極１．３の側面とコントロ−ルゲ−ト電極１．６の上面及び側面に、それぞれシリコン酸化膜２．１が形成される。
【００２５】
この時、フロ−ティングゲ−ト電極１．３の上面側のエッジ部分及びコントロ−ルゲ−ト電極１．６の下面側のエッジ部分は、それぞれバ−ズビ−ク状に酸化される。
【００２６】
しかし、これらエッジ部分の酸化は、フロ−ティングゲ−ト電極１．３とコントロ−ルゲ−ト電極１．６の間における静電容量の減少やばらつきなどが生じるため、防止したい。
【００２７】
一方、フロ−ティングゲ−ト電極１．３の下面側のエッジ部分は、フロ−ティングゲ−ト電極１．３とソ−ス・ドレイン拡散層１．７の間における耐圧を向上させるため、素子のサイズによっては、積極的に酸化したい場合もある。
【００２８】
本発明は、上記欠点を解決すべくなされたもので、その目的は、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極の間における静電容量の増加と安定性を図れる不揮発性半導体記憶装置及びその製造方法を提供することである。
【００２９】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の製造方法は、第１導電型の半導体基板に素子分離膜を形成する工程と、前記素子分離膜に取り囲まれた素子領域上にゲート絶縁膜を介してフローティングゲート電極を形成する工程と、前記素子領域に前記フローティングゲート電極をマスクにして第２導電型の不純物を注入し、前記不純物を熱拡散させ、ソース・ドレイン拡散層を形成する工程と、前記フローティングゲート電極を完全に覆う層間絶縁膜を形成する工程と、一度のエッチングにより、前記フローティングゲート電極の上面並びに前記フローティングゲート電極のすべての側面の少なくとも上部を露出させるような溝を前記層間絶縁膜に形成する工程と、少なくとも露出させた前記フローティングゲート電極の上面及び側面にインター絶縁膜を形成する工程と、前記溝内に、前記インター絶縁膜を介して前記フローティングゲート電極の上面及び側面を覆うコントロールゲート電極を形成する工程とを備える。
【００３６】
本発明の不揮発性半導体記憶装置は、半導体基板と、前記半導体基板に形成される素子分離膜と、前記素子分離膜に取り囲まれた素子領域に形成されるソ−ス・ドレイン拡散層と、前記ソ−ス・ドレイン拡散層間のチャネル領域上にゲ−ト絶縁膜を介して形成されるフロ−ティングゲ−ト電極と、前記フロ−ティングゲ−ト電極の上面及び前記フロ−ティングゲ−ト電極のすべての側面の上部を覆い、前記フロ−ティングゲ−ト電極の側面の下部を覆わないコントロ−ルゲ−ト電極と、前記フロ−ティングゲ−ト電極と前記コントロ−ルゲ−ト電極の間に形成されるインタ−絶縁膜と、前記コントロールゲート電極で覆われない前記フロ−ティングゲ−ト電極の側面の下部を覆い、異なる複数の膜から構成され、前記ゲート絶縁膜よりも厚く形成される第１絶縁膜と、前記第１絶縁膜上に、その上面が前記フローティングゲート電極の上面と一致するように形成される、前記第１絶縁膜の最上層に対してエッチング選択比を有する第２絶縁膜と、前記第２絶縁膜上に形成される第３絶縁膜とを備え、前記インター絶縁膜は、前記コントロールゲート電極と前記第１絶縁膜の間にも連続して形成される。
【００４２】
本発明の不揮発性半導体記憶装置の製造方法は、第１導電型の半導体基板に素子分離膜を形成する工程と、前記半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にこの第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を形成する工程と、前記素子分離膜に取り囲まれた素子領域上の前記第１及び第２絶縁膜に開口を形成する工程と、前記開口の底面に少なくとも前記第１絶縁膜よりも薄いゲ−ト絶縁膜を形成する工程と、前記開口内のみにフロ−ティングゲ−ト電極を形成する工程と、前記第２絶縁膜上及び前記フロ−ティングゲ−ト電極上に第３絶縁膜を形成する工程と、底面が前記第１絶縁膜の上面に一致し、前記フロ−ティングゲ−ト電極の上面及び前記フロ−ティングゲ−ト電極のすべての側面の上部を露出させるような溝を前記第２及び第３絶縁膜に形成する工程と、少なくとも露出させた前記フロ−ティングゲ−ト電極の上面及び側面の上部にインタ−絶縁膜を形成する工程と、前記溝内に、前記インター絶縁膜を介して前記フローティングゲート電極の上面及び側面の上部を覆うコントロ−ルゲ−ト電極を形成する工程とを備える。
【００４９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の不揮発性半導体記憶装置及びその製造方法について詳細に説明する。
【００５０】
図１は、本発明の第１実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図２は、図１のＩＩ−ＩＩ線に沿う断面図、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
【００５１】
ｐ型の半導体基板３．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜３．２が満たされている（ＳＴＩ構造）。
【００５２】
絶縁膜３．２に取り囲まれた素子領域には、ｎ型のソ−ス・ドレイン拡散層３．７が形成されている。ソ−ス・ドレイン拡散層３．７の間のチャネル領域上には、ゲ−ト絶縁膜３．４を介してフロ−ティングゲ−ト電極３．３が形成されている。ゲ−ト絶縁膜３．４は、フロ−ティングゲ−ト電極３．３から半導体基板３．１又はソ−ス・ドレイン拡散層３．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【００５３】
フロ−ティングゲ−ト電極３．３の表面には、インタ−ポリ絶縁膜３．５が形成されている。インタ−ポリ絶縁膜３．５上には、フロ−ティングゲ−ト電極３．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）３．６が形成されている。
【００５４】
但し、フロ−ティングゲ−ト電極３．３の側面の下部は、コントロ−ルゲ−ト電極３．６により覆われておらず、層間絶縁膜３．８により覆われている。
【００５５】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極３．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極３．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極３．３の２つの側面が、それぞれコントロ−ルゲ−ト電極３．６により覆われている点にある。
【００５６】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極３．３とコントロ−ルゲ−ト電極３．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極３．３とコントロ−ルゲ−ト電極３．６の間の静電容量の増加を図ることができる。
【００５７】
第二に、フロ−ティングゲ−ト電極３．３の側面の下部が、コントロ−ルゲ−ト電極３．６により覆われておらず、層間絶縁膜３．８により覆われている点にある。
【００５８】
即ち、フロ−ティングゲ−ト電極３．３の側面の下部を層間絶縁膜３．８で覆うことにより、コントロ−ルゲ−ト電極３．６とソ−ス・ドレイン拡散層３．７の間には、この厚い層間絶縁膜３．８が存在することになり、コントロ−ルゲ−ト電極３．６とソ−ス・ドレイン拡散層３．７の間における耐圧を向上させることができる。
【００５９】
また、フロ−ティングゲ−ト電極３．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極３．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極３．３とコントロ−ルゲ−ト電極３．６の間の容量のばらつきを防止できる。
【００６０】
さらに、層間絶縁膜３．８が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極３．３の下面側のエッジ部分を、必要に応じて酸化することもできる。
【００６１】
第三に、コントロ−ルゲ−ト電極３．６の上面が平坦である点にある。即ち、コントロ−ルゲ−ト電極３．６の上面を平坦にすることにより、配線層の多層化や歩留りの向上に貢献できる。
【００６２】
次に、図１乃至図３の不揮発性半導体記憶装置の製造方法について説明する。
【００６３】
まず、図４乃至図６に示すように、ｐ型の半導体基板４．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜４．２を形成する。素子領域４．０は、この素子分離絶縁膜４．２に取り囲まれることになる。素子領域４．０上には、シリコン酸化膜４．４が形成される。
【００６４】
また、ＣＶＤ法により、半導体基板４．１上の全面に、ポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。この後、ポリシリコン膜を加工し、フロ−ティングゲ−ト電極４．３を形成する。
【００６５】
また、フロ−ティングゲ−ト電極４．３をマスクにして、イオン注入法により、半導体基板４．１の素子領域４．０にｎ型の不純物を注入し、ソ−ス・ドレイン拡散層４．７を形成する。なお、ソ−ス・ドレイン拡散層４．７は、熱拡散（例えば、ポリシリコン膜から半導体基板へのｎ型の不純物の拡散など）により形成してもよい。
【００６６】
この後、ＣＶＤ法により、半導体基板４．１上に、フロ−ティングゲ−ト電極４．３を完全に覆う層間絶縁膜（例えば、シリコン酸化膜）４．９を形成する。また、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクに層間絶縁膜４．９をエッチングし、ロウ方向に長く、ロウ方向の複数のフロ−ティングゲ−ト電極４．３を跨ぐような溝４．８を形成する。
【００６７】
なお、層間絶縁膜４．９のエッチングに際しては、溝４．８の底部が半導体基板４．１の表面又は素子分離絶縁膜４．２の表面に達しないようにすることが条件である。即ち、溝４．８の底部は、少なくともフロ−ティングゲ−ト電極４．３の下面よりも高い位置に存在していることが必要である。
【００６８】
また、溝４．８の幅は、カラム方向におけるフロ−ティングゲ−ト電極４．３の幅よりも広いことが条件である。
【００６９】
これらの条件を満たすことにり、溝４．８内において、フロ−ティングゲ−ト電極４．３の上面及びフロ−ティングゲ−ト電極４．３の側面の上部がそれぞれ露出することになる。
【００７０】
この後、層間絶縁膜４．９上及びフロ−ティングゲ−ト電極４．３上に、インタ−ポリ絶縁膜４．５を形成する。インタ−ポリ絶縁膜４．５は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を積み重ねたものから構成される。
【００７１】
次に、図７乃至図９に示すように、ＣＶＤ法により、インタ−ポリ絶縁膜４．５上にポリシリコン膜４．６Ａを形成する。このポリシリコン膜４．６Ａには、当該ポリシリコン膜４．６Ａの形成時又は形成後に、ｎ型の不純物が導入される。
【００７２】
次に、図１０乃至図１２に示すように、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、このポリシリコン膜を溝４．８内のみに残存させる。その結果、溝４．８内には、上面が平坦なコントロ−ルゲ−ト電極４．６が形成される。
【００７３】
なお、ＣＭＰ終了後には、コントロ−ルゲ−ト電極４．６の上面の位置は、層間絶縁膜４．９の上面の位置とほぼ一致することになる。
【００７４】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【００７５】
図１３は、本発明の第２実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図１４は、図１３のＸＩＶ−ＸＩＶ線に沿う断面図、図１５は、図１３のＸＶ−ＸＶ線に沿う断面図である。
【００７６】
ｐ型の半導体基板５．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜５．２が満たされている（ＳＴＩ構造）。
【００７７】
絶縁膜５．２に取り囲まれた素子領域５．０には、ｎ型のソ−ス・ドレイン拡散層５．７が形成されている。ソ−ス・ドレイン拡散層５．７上には、ソ−ス・ドレイン拡散層５．７を形成するための不純物を含む絶縁膜５．８、例えば、ＰＳＧ膜、ＡｓＳＧ膜などが形成されている。
【００７８】
但し、この絶縁膜５．８は、熱拡散によりソ−ス・ドレイン拡散層５．７を形成する場合に必要なものであり、例えば、イオン注入法などによりソ−ス・ドレイン拡散層５．７を形成する場合には存在しなくてもよい。
【００７９】
ソ−ス・ドレイン拡散層５．７の間のチャネル領域上には、ゲ−ト絶縁膜５．４を介してフロ−ティングゲ−ト電極５．３が形成されている。ゲ−ト絶縁膜５．４は、フロ−ティングゲ−ト電極５．３から半導体基板５．１又はソ−ス・ドレイン拡散層５．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【００８０】
フロ−ティングゲ−ト電極５．３の表面には、インタ−ポリ絶縁膜５．５が形成されている。インタ−ポリ絶縁膜５．５上には、フロ−ティングゲ−ト電極５．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）５．６が形成されている。
【００８１】
但し、フロ−ティングゲ−ト電極５．３の側面の下部は、コントロ−ルゲ−ト電極５．６により覆われておらず、絶縁膜５．９により覆われている。この絶縁膜５．９は、エッチング（ＲＩＥ）時におけるエッチングストッパとして機能するような膜、例えばシリコン窒化膜が用いられる。
【００８２】
絶縁膜５．９上には、コントロ−ルゲ−ト電極５．６の側面を覆うような絶縁膜（例えば、シリコン酸化膜）６．０，６．１が形成されている。
【００８３】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極５．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極５．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極５．３の２つの側面が、それぞれコントロ−ルゲ−ト電極５．６により覆われている点にある。
【００８４】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極５．３とコントロ−ルゲ−ト電極５．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極５．３とコントロ−ルゲ−ト電極５．６の間の静電容量の増加を図ることができる。
【００８５】
第二に、フロ−ティングゲ−ト電極５．３の側面の下部が、コントロ−ルゲ−ト電極５．６により覆われておらず、絶縁膜５．９により覆われている点にある。この絶縁膜５．９は、エッチング（ＲＩＥ）時におけるエッチングストッパとしての機能を有するものである。
【００８６】
この絶縁膜５．９を設けることにより、さらに以下の効果が得られる。
【００８７】
コントロ−ルゲ−ト電極５．６とソ−ス・ドレイン拡散層５．７の間には、絶縁膜５．９が存在することになるため、コントロ−ルゲ−ト電極５．６とソ−ス・ドレイン拡散層５．７の間における耐圧を向上させることができる。
【００８８】
フロ−ティングゲ−ト電極５．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極５．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極５．３とコントロ−ルゲ−ト電極５．６の間の容量のばらつきを防止できる。
【００８９】
絶縁膜５．９が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極５．３の下面側のエッジ部分を、必要に応じて酸化することもできる。
【００９０】
第三に、コントロ−ルゲ−ト電極５．６の上面が平坦である点にある。即ち、コントロ−ルゲ−ト電極５．６の上面を平坦にすることにより、配線層の多層化や歩留りの向上に貢献できる。
【００９１】
次に、図１３乃至図１５の不揮発性半導体記憶装置の製造方法について説明する。
【００９２】
まず、図１６乃至図１８に示すように、ｐ型の半導体基板７．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜７．２を形成する。素子領域７．０は、この素子分離絶縁膜７．２に取り囲まれることになる。
【００９３】
また、ＣＶＤ法により、半導体基板７．１上の全面に、ｎ型の不純物を含むシリコン酸化膜７．８、例えばＰＳＧ膜や、ＡｓＳＧ膜などを形成する。また、ＣＶＤ法により、シリコン酸化膜７．８上には、シリコン窒化膜７．９及びシリコン酸化膜８．０をそれぞれ形成する。
【００９４】
また、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜８．０、シリコン窒化膜７．９及びシリコン酸化膜７．８を、順次、エッチングし、素子領域７．０上に開口を形成する。
【００９５】
この後、熱酸化法により、開口の底部の半導体基板７．１上に、シリコン酸化膜（トンネル酸化膜）７．４を形成する。また、シリコン酸化膜８．０上に、開口を完全に満たすようなポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【００９６】
ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、開口内のみにポリシリコン膜を残存させ、フロ−ティングゲ−ト電極７．３を形成する。
【００９７】
また、ＣＶＤ法により、フロ−ティングゲ−ト電極７．３上及びシリコン酸化膜８．０上に、シリコン酸化膜８．１を形成する。
【００９８】
なお、ソ−ス・ドレイン拡散層７．７は、シリコン酸化膜７．８を形成した後、製造工程の終了前に行われる熱工程において、シリコン酸化膜７．８から半導体基板７．１中へ不純物を拡散させることにより形成される。この熱工程は、ソ−ス・ドレイン拡散層５．７を形成する目的のための工程であってもよいし、又、別の目的のための工程であってもよい。
【００９９】
次に、図１９乃至図２１に示すように、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜８．０，８．１をエッチングし、ロウ方向に長く、ロウ方向の複数のフロ−ティングゲ−ト電極７．３を跨ぐような溝８．２を形成する。
【０１００】
なお、シリコン酸化膜８．０，８．１のエッチングに際しては、シリコン窒化膜７．９に対してエッチング選択比が大きくなるようなＲＩＥなどのエッチング方法を用いる。これにより、エッチングは、シリコン窒化膜７．９の表面で止まるため、溝８．２の底部を、少なくともフロ−ティングゲ−ト電極７．３の下面よりも高い位置に存在させることが可能となる。
【０１０１】
また、溝８．２の幅は、カラム方向におけるフロ−ティングゲ−ト電極７．３の幅よりも広くなるように設定される。これにより、溝８．２内において、フロ−ティングゲ−ト電極７．３の上面及びフロ−ティングゲ−ト電極７．３の側面の上部がそれぞれ露出することになる。
【０１０２】
この後、シリコン窒化膜７．９上及びフロ−ティングゲ−ト電極７．３上に、インタ−ポリ絶縁膜７．５を形成する。インタ−ポリ絶縁膜７．５は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を積み重ねたものから構成される。
【０１０３】
次に、図２２乃至図２４に示すように、ＣＶＤ法により、インタ−ポリ絶縁膜７．５上にポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【０１０４】
また、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、このポリシリコン膜を溝８．２内のみに残存させる。その結果、溝８．２内には、上面が平坦なコントロ−ルゲ−ト電極７．６が形成される。
【０１０５】
なお、ＣＭＰ終了後には、コントロ−ルゲ−ト電極７．６の表面の位置は、絶縁膜８．１の表面の位置とほぼ一致することになる。
【０１０６】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【０１０７】
図２５は、本発明の第３実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図２６は、図２５のＸＸＶＩ−ＸＸＶＩ線に沿う断面図、図２７は、図２５のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図である。
【０１０８】
ｐ型の半導体基板９．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜９．２が満たされている（ＳＴＩ構造）。
【０１０９】
絶縁膜９．２に取り囲まれた素子領域９．０には、ｎ型のソ−ス・ドレイン拡散層９．７が形成されている。ソ−ス・ドレイン拡散層９．７上には、ソ−ス・ドレイン拡散層９．７を形成するための不純物を含む絶縁膜９．８、例えば、ＰＳＧ膜、ＡｓＳＧ膜などが形成されている。
【０１１０】
但し、この絶縁膜９．８は、熱拡散によりソ−ス・ドレイン拡散層９．７を形成する場合に必要なものであり、例えば、イオン注入法などによりソ−ス・ドレイン拡散層９．７を形成する場合には存在しなくてもよい。
【０１１１】
ソ−ス・ドレイン拡散層９．７の間のチャネル領域上には、ゲ−ト絶縁膜９．４を介してフロ−ティングゲ−ト電極９．３が形成されている。ゲ−ト絶縁膜９．４は、フロ−ティングゲ−ト電極９．３から半導体基板９．１又はソ−ス・ドレイン拡散層９．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【０１１２】
フロ−ティングゲ−ト電極９．３の表面には、インタ−ポリ絶縁膜９．５が形成されている。インタ−ポリ絶縁膜９．５上には、フロ−ティングゲ−ト電極９．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）９．６が形成されている。コントロ−ルゲ−ト電極９．６は、不純物を含んだポリシリコン膜から構成される。
【０１１３】
コントロ−ルゲ−ト電極９．６上には、低抵抗材料（例えば、高融点金属や高融点金属シリサイドなど）１０．２が形成されている。
【０１１４】
フロ−ティングゲ−ト電極９．３の側面の下部は、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９により覆われている。この絶縁膜９．９には、エッチング（ＲＩＥ）時におけるエッチングストッパとして機能するような膜、例えばシリコン窒化膜が用いられる。
【０１１５】
絶縁膜９．９上には、コントロ−ルゲ−ト電極９．６及び低抵抗材料１０．２の側面を覆うような絶縁膜（例えば、シリコン酸化膜）１０．０，１０．１が形成されている。
【０１１６】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極９．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面が、それぞれコントロ−ルゲ−ト電極９．６により覆われている点にある。
【０１１７】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の静電容量の増加を図ることができる。
【０１１８】
第二に、フロ−ティングゲ−ト電極９．３の側面の下部が、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９により覆われている点にある。この絶縁膜９．９は、エッチング（ＲＩＥ）時におけるエッチングストッパとしての機能を有するものである。
【０１１９】
この絶縁膜９．９を設けることにより、さらに以下の効果が得られる。
【０１２０】
コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間には、絶縁膜９．９が存在することになるため、コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間における耐圧を向上させることができる。
【０１２１】
フロ−ティングゲ−ト電極９．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極９．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の容量のばらつきを防止できる。
【０１２２】
絶縁膜９．９が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極９．３の下面側のエッジ部分を、必要に応じて酸化することもできる。
【０１２３】
第三に、コントロ−ルゲ−ト電極９．６上に低抵抗材料１０．２が形成され、かつ、低抵抗材料の上面が平坦である点にある。即ち、低抵抗材料１０．２をコントロ−ルゲ−ト電極９．６上に設けることでワ−ド線の抵抗値を低減できると共に、低抵抗材料１０．２の上面を平坦にすることにより、配線層の多層化や歩留りの向上にも貢献できる。
【０１２４】
次に、図２５乃至図２７の不揮発性半導体記憶装置の製造方法について説明する。
【０１２５】
まず、図２８乃至図３０に示すように、ｐ型の半導体基板１１．１に溝を形成し、この溝内に絶縁膜を満たすことにより、ＳＴＩ構造の素子分離絶縁膜１１．２を形成する。素子領域１１．０は、この素子分離絶縁膜１１．２に取り囲まれることになる。
【０１２６】
また、ＣＶＤ法により、半導体基板１１．１上の全面に、ｎ型の不純物を含むシリコン酸化膜１１．８、例えばＰＳＧ膜や、ＡｓＳＧ膜などを形成する。また、ＣＶＤ法により、シリコン酸化膜１１．８上には、シリコン窒化膜１１．９及びシリコン酸化膜１２．０をそれぞれ形成する。
【０１２７】
また、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜１２．０、シリコン窒化膜１１．９及びシリコン酸化膜１１．８を、順次、エッチングし、素子領域１１．０上に開口を形成する。
【０１２８】
この後、熱酸化法により、開口の底部の半導体基板１１．１上に、シリコン酸化膜（トンネル酸化膜）１１．４を形成する。また、シリコン酸化膜１２．０上に、開口を完全に満たすようなポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【０１２９】
また、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、開口内のみにポリシリコン膜を残存させ、フロ−ティングゲ−ト電極１１．３を形成する。
【０１３０】
また、ＣＶＤ法により、フロ−ティングゲ−ト電極１１．３上及びシリコン酸化膜１２．０上に、シリコン酸化膜１２．１を形成する。
【０１３１】
なお、ソ−ス・ドレイン拡散層１１．７は、シリコン酸化膜１１．８を形成した後、製造工程の終了前に行われる熱工程において、シリコン酸化膜１１．８から半導体基板１１．１中へ不純物を拡散させることにより形成される。この熱工程は、ソ−ス・ドレイン拡散層１１．７を形成する目的のための工程であってもよいし、又、別の目的のための工程であってもよい。
【０１３２】
次に、フォトリソグラフィ技術によりレジストパタ−ンを形成し、このレジストパタ−ンをマスクにして、シリコン酸化膜１２．０，１２．１をエッチングし、ロウ方向に長く、ロウ方向の複数のフロ−ティングゲ−ト電極１１．３を跨ぐような溝１２．２を形成する。
【０１３３】
なお、シリコン酸化膜１２．０，１２．１のエッチングに際しては、シリコン窒化膜１１．９に対してエッチング選択比が大きくなるようなＲＩＥなどのエッチング方法を用いる。これにより、エッチングは、シリコン窒化膜１１．９の表面で止まるため、溝１２．２の底部を、少なくともフロ−ティングゲ−ト電極１１−３の下面よりも高い位置に存在させることが可能となる。
【０１３４】
また、溝１２．２の幅は、カラム方向におけるフロ−ティングゲ−ト電極１１．３の幅よりも広くなるように設定される。これにより、溝１２．２内において、フロ−ティングゲ−ト電極１１．３の上面及びフロ−ティングゲ−ト電極１１．３の側面の上部がそれぞれ露出することになる。
【０１３５】
この後、シリコン窒化膜１１．９上及びフロ−ティングゲ−ト電極１１．３上に、インタ−ポリ絶縁膜１１．５を形成する。インタ−ポリ絶縁膜１１．５は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（Ｓｉ3 Ｎ4 ）、シリコン酸化膜（ＳｉＯ2 ）を積み重ねたものから構成される。
【０１３６】
次に、ＣＶＤ法により、インタ−ポリ絶縁膜１１．５上にポリシリコン膜を形成する。このポリシリコン膜には、当該ポリシリコン膜の形成時又は形成後に、ｎ型の不純物が導入される。
【０１３７】
また、ＣＭＰ（化学的機械的研磨）法により、ポリシリコン膜を研磨し、このポリシリコン膜を溝１２．２内のみに残存させる。その結果、溝１２．２内には、上面が平坦なコントロ−ルゲ−ト電極１１．６が形成される。この時、コントロ−ルゲ−ト電極１１．６の上面は、溝１２．２の上面（絶縁膜１２．２の上面）よりも下方に存在するように、研磨の条件を設定しておく。
【０１３８】
次に、図３１乃至図３３に示すように、ＣＶＤ法により、コントロ−ルゲ−ト電極１１．６上及び絶縁膜１２．１上に、低抵抗材料（高融点金属や高融点金属シリサイドなど）１２．３を形成する。
【０１３９】
次に、図３４乃至図３６に示すように、ＣＭＰ（化学的機械的研磨）法により、低抵抗材料１２．３を研磨し、この低抵抗材料１２．３を溝１２．２内のコントロ−ルゲ−ト電極１１．６上のみに残存させる。
【０１４０】
なお、ＣＭＰ終了後には、低抵抗材料１２．３の上面の位置は、絶縁膜１２．１の表面の位置とほぼ一致することになる。
【０１４１】
以上の工程により、不揮発性半導体記憶装置のメモリセルが完成する。
【０１４２】
図３７は、本発明の第４実施の形態に関わる不揮発性半導体記憶装置を示すものである。なお、図３８は、図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿う断面図、図３９は、図３７のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。
【０１４３】
ｐ型の半導体基板９．１には、素子分離用の狭い溝が形成され、その溝内には、絶縁膜９．２が満たされている（ＳＴＩ構造）。
【０１４４】
絶縁膜９．２に取り囲まれた素子領域９．０には、ｎ型のソ−ス・ドレイン拡散層９．７が形成されている。ソ−ス・ドレイン拡散層９．７上には、ソ−ス・ドレイン拡散層９．７を形成するための不純物を含む絶縁膜９．８、例えば、ＰＳＧ膜、ＡｓＳＧ膜などが形成されている。
【０１４５】
但し、この絶縁膜９．８は、熱拡散によりソ−ス・ドレイン拡散層９．７を形成する場合に必要なものであり、例えば、イオン注入法などによりソ−ス・ドレイン拡散層９．７を形成する場合には存在しなくてもよい。
【０１４６】
ソ−ス・ドレイン拡散層９．７の間のチャネル領域上には、ゲ−ト絶縁膜９．４を介してフロ−ティングゲ−ト電極９．３が形成されている。ゲ−ト絶縁膜９．４は、フロ−ティングゲ−ト電極９．３から半導体基板９．１又はソ−ス・ドレイン拡散層９．７への電荷（電子）の移動経路としてのトンネル絶縁膜としても機能している。
【０１４７】
フロ−ティングゲ−ト電極９．３の表面には、インタ−ポリ絶縁膜９．５が形成されている。インタ−ポリ絶縁膜９．５上には、フロ−ティングゲ−ト電極９．３の上面及び側面を覆うコントロ−ルゲ−ト電極（ワ−ド線）９．６が形成されている。コントロ−ルゲ−ト電極９．６は、不純物を含んだポリシリコン膜から構成される。
【０１４８】
コントロ−ルゲ−ト電極９．６上には、低抵抗材料（例えば、高融点金属や高融点金属シリサイドなど）１０．２が形成されている。
【０１４９】
フロ−ティングゲ−ト電極９．３の側面の下部は、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９ａ，９．９ｂにより覆われている。絶縁膜９．９ａは、フロ−ティングゲ−ト電極９，３の下面側のエッジ部分を酸化するためのもので、シリコン酸化膜などの酸化膜から構成される。絶縁膜９．９ｂには、エッチング（ＲＩＥ）時におけるエッチングストッパとして機能するような膜、例えばシリコン窒化膜が用いられる。
【０１５０】
絶縁膜９．９ｂ上には、コントロ−ルゲ−ト電極９．６及び低抵抗材料１０．２の側面を覆うような絶縁膜（例えば、シリコン酸化膜）１０．０，１０．１が形成されている。
【０１５１】
上記不揮発性半導体記憶装置のメモリセルの特徴は、第一に、コントロ−ルゲ−ト電極９．６が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極９．３の２つの側面が、それぞれコントロ−ルゲ−ト電極９．６により覆われている点にある。
【０１５２】
即ち、本発明によれば、従来のメモリセルに比べ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６が対向する領域を増やすことができ、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の静電容量の増加を図ることができる。
【０１５３】
第二に、フロ−ティングゲ−ト電極９．３の側面の下部が、コントロ−ルゲ−ト電極９．６により覆われておらず、絶縁膜９．９ａ，９．９ｂにより覆われている点にある。
【０１５４】
この絶縁膜９．９ａ，９．９ｂを設けることにより、以下の効果を得ることができる。
【０１５５】
まず、コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間に絶縁膜９．９ａ，９，９ｂが存在することになるため、コントロ−ルゲ−ト電極９．６とソ−ス・ドレイン拡散層９．７の間における耐圧を向上させることができる。
【０１５６】
フロ−ティングゲ−ト電極９．３の上面側のエッジ部分は、コントロ−ルゲ−ト電極９．６により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極９．３とコントロ−ルゲ−ト電極９．６の間の容量のばらつきを防止できる。
【０１５７】
絶縁膜９．９ａが、シリコン酸化膜などの酸化膜から構成されているため、フロ−ティングゲ−ト電極９．３の下面側のエッジ部分を、必要に応じて酸化することもできる。また、絶縁膜９．９ｂをシリコン窒化膜などのエッチング選択比を有するものから構成することにより、コントロ−ルゲ−ト電極９．６が半導体基板９．１の表面まで達しないような構造を容易に得ることができる。
【０１５８】
第三に、コントロ−ルゲ−ト電極９．６上に低抵抗材料１０．２が形成され、かつ、低抵抗材料の上面が平坦である点にある。即ち、低抵抗材料１０．２をコントロ−ルゲ−ト電極９．６上に設けることでワ−ド線の抵抗値を低減できると共に、低抵抗材料１０．２の上面を平坦にすることにより、配線層の多層化や歩留りの向上にも貢献できる。
【０１５９】
なお、図３７乃至図３９の不揮発性半導体記憶装置は、第３実施の形態の製造方法と同様の方法により形成することができる。但し、第３実施の形態の製造方法において、絶縁膜９．９を、絶縁膜９．９ａ，９．９ｂと置き換える必要がある。
【０１６０】
上述の第１乃至第４実施の形態においては、スタックゲ−ト型ＥＥＰＲＯＭのメモリセルを前提として説明したが、より具体的には、このような構造を有するＮＯＲ型、ＮＡＮＤ型、又はＡＮＤ型のＥＥＰＲＰＭのメモリセルに本発明を適用することができる。
【０１６１】
また、素子分離手段としては、ＳＴＩ技術を適用したが、ＬＯＣＯＳ法による素子分離膜を用いてもよい。
【０１６２】
【発明の効果】
以上、説明したように、本発明の不揮発性半導体記憶装置及びその製造方法によれば、次のような効果を奏する。
【０１６３】
第一に、コントロ−ルゲ−ト電極が延長する方向（ロウ方向）におけるフロ−ティングゲ−ト電極の側面と、ビット線が延長する方向（カラム方向）におけるフロ−ティングゲ−ト電極の側面が、それぞれコントロ−ルゲ−ト電極により覆われている。
【０１６４】
従って、本発明によれば、コントロ−ルゲ−ト電極が延長する方向におけるフロ−ティングゲ−ト電極の側面のみがコントロ−ルゲ−ト電極により覆われている従来のメモリセルに比べ、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極が対向する領域を増やすことができ、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極の間の静電容量の増加を図ることができる。
【０１６５】
この点について、具体例を説明する。
【０１６６】
例えば、フロ−ティングゲ−ト電極が、０．２５μｍ（幅）×０．２５μｍ（長さ）×０．２μｍ（高さ）の直方体であり、ゲ−ト絶縁膜（トンネル酸化膜）の膜厚が、１０ｎｍ、インタ−ポリ絶縁膜が、１４ｎｍであると仮定する。
【０１６７】
この場合、従来のメモリセルでは、カップリング比は、約０．６５となる。よって、フロ−ティングゲ−ト電極に余剰の電荷がないとき、コントロ−ルゲ−ト電極（ワ−ド線）に約１９Ｖを印加すると、フロ−ティングゲ−ト電極の電位は、約１２．３５Ｖとなり、トンネル酸化膜にファウラ−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）のトンネル電流が流れる。
【０１６８】
これに対し、本発明のメモリセルでは、カップリング比は、約０．７５となる。よって、フロ−ティングゲ−ト電極に余剰の電荷がないとき、コントロ−ルゲ−ト電極（ワ−ド線）に約１６Ｖを印加すると、フロ−ティングゲ−ト電極の電位は、約１２Ｖとなり、トンネル酸化膜にファウラ−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）のトンネル電流が流れる。
【０１６９】
つまり、本発明によれば、従来技術に比べて、コントロ−ルゲ−ト電極の電位が約３Ｖ低い状態で、デ−タの書き込み、即ち、フロ−ティングゲ−ト電極への電子の注入を行うことができる。
【０１７０】
第二に、フロ−ティングゲ−ト電極の側面の下部をコントロ−ルゲ−ト電極で覆わず、絶縁膜で覆うことにより、コントロ−ルゲ−ト電極とソ−ス・ドレイン拡散層の間における耐圧を向上させることができる。
【０１７１】
フロ−ティングゲ−ト電極の上面側のエッジ部分は、コントロ−ルゲ−ト電極により覆われているため、酸化されることなく、フロ−ティングゲ−ト電極とコントロ−ルゲ−ト電極の間の容量のばらつきを防止できる。
【０１７２】
絶縁膜が、シリコン酸化膜や酸素を透過するような膜から構成されていれば、フロ−ティングゲ−ト電極の下面側のエッジ部分を、必要に応じて酸化することもできる。
【０１７３】
第三に、コントロ−ルゲ−ト電極の上面を平坦にすることにより、配線層の多層化や歩留りの向上にも貢献できる。この際、コントロ−ルゲ−ト電極上に低抵抗材料を配置すれば、ワ−ド線の抵抗値の低減にも貢献できる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１のＩＩＩ−ＩＩＩ線に沿う断面図。
【図４】本発明の第１実施の形態に関わる製造方法の一工程を示す平面図。
【図５】図４のＶ−Ｖ線に沿う断面図。
【図６】図４のＶＩ−ＶＩ線に沿う断面図。
【図７】本発明の第１実施の形態に関わる製造方法の一工程を示す平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】図７のＩＸ−ＩＸ線に沿う断面図。
【図１０】本発明の第１実施の形態に関わる製造方法の一工程を示す平面図。
【図１１】図１０のＸＩ−ＸＩ線に沿う断面図。
【図１２】図１０のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】本発明の第２実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図１４】図１３のＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】図１３のＸＶ−ＸＶ線に沿う断面図。
【図１６】本発明の第２実施の形態に関わる製造方法の一工程を示す平面図。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図。
【図１８】図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。
【図１９】本発明の第２実施の形態に関わる製造方法の一工程を示す平面図。
【図２０】図１９のＸＸ−ＸＸ線に沿う断面図。
【図２１】図１９のＸＸＩ−ＸＸＩ線に沿う断面図。
【図２２】本発明の第２実施の形態に関わる製造方法の一工程を示す平面図。
【図２３】図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図。
【図２４】図２２のＸＸＩＶ−ＸＸＩＶ線に沿う断面図。
【図２５】本発明の第３実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図２６】図２５のＸＸＶＩ−ＸＸＶＩ線に沿う断面図。
【図２７】図２５のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図。
【図２８】本発明の第３実施の形態に関わる製造方法の一工程を示す平面図。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図。
【図３０】図２８のＸＸＸ−ＸＸＸ線に沿う断面図。
【図３１】本発明の第３実施の形態に関わる製造方法の一工程を示す平面図。
【図３２】図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図。
【図３３】図３１のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図。
【図３４】本発明の第３実施の形態に関わる製造方法の一工程を示す平面図。
【図３５】図３４のＸＸＸＶ−ＸＸＸＶ線に沿う断面図。
【図３６】図３４のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。
【図３７】本発明の第４実施の形態に関わる不揮発性半導体記憶装置の平面図。
【図３８】図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿う断面図。
【図３９】図３７のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図。
【図４０】従来の不揮発性半導体記憶装置の平面図。
【図４１】図４０のＸＬＩ−ＸＬＩ線に沿う断面図。
【図４２】図４０のＸＬＩＩ−ＸＬＩＩ線に沿う断面図。
【図４３】従来の製造方法の一工程を示す平面図。
【図４４】図４３のＸＬＩＶ−ＸＬＩＶ線に沿う断面図。
【図４５】図４３のＸＬＶ−ＸＬＶ線に沿う断面図。
【図４６】従来の不揮発性半導体記憶装置の断面図。
【符号の説明】
１．１，３．１，４．１，５．１，７．１，９．１，１１．１
：半導体基板、
１．１Ａ，１．３Ａ，１．６Ａ，４．６Ａ ：ポリシリコン膜、
１．２，３．２，４．２，５．２，７．２，９．２，１１．２
：素子分離絶縁膜、
１．３，３．３，４．３，５．３，７．３，９．３，１１．３
：フロ−ティングゲ−ト電極、
１．４，３．４，４．４，５．４，７．４，９．４，１１．４
：ゲ−ト絶縁膜、
１．４Ａ，１．５Ａ ：シリコン酸化膜、
１．５，３．５，４．５，７．５，９．５，１１．５
：インタ−ポリ絶縁膜、
１．６，３．６，４．６，５．６，７．６，９．６，１１．６
：コントロ−ルゲ−ト電極、
１．７，３．７，４．７，５．７，７．７，９．７，１１．７
：ソ−ス・ドレイン拡散層、
１．８ ：開口、
１．９，５．０ ：素子領域、
２．０ ：レジスト膜、
３．８，４．９，５．８〜６．１，７．８〜８．１，９．８〜１０．１，１１
．８〜１２．１，９．９ａ，９．９ｂ ：絶縁膜、
４．８，８．２，１２．２ ：溝、
１０．２，１２．３ ：低抵抗膜。
Claims (14)
- 第１導電型の半導体基板に素子分離膜を形成する工程と、前記素子分離膜に取り囲まれた素子領域上にゲート絶縁膜を介してフローティングゲート電極を形成する工程と、前記素子領域に前記フローティングゲート電極をマスクにして第２導電型の不純物を注入し、前記不純物を熱拡散させ、ソース・ドレイン拡散層を形成する工程と、前記フローティングゲート電極を完全に覆う層間絶縁膜を形成する工程と、一度のエッチングにより、前記フローティングゲート電極の上面並びに前記フローティングゲート電極のすべての側面の少なくとも上部を露出させるような溝を前記層間絶縁膜に形成する工程と、少なくとも露出させた前記フローティングゲート電極の上面及び側面にインター絶縁膜を形成する工程と、前記溝内に、前記インター絶縁膜を介して前記フローティングゲート電極の上面及び側面を覆うコントロールゲート電極を形成する工程とを具備することを特徴とする不揮発性半導体記憶装置の製造方法。
- 請求項１記載の不揮発性半導体記憶装置の製造方法において、
前記溝は、その底面の位置が、前記フロ−ティングゲ−ト電極の底面の位置よりも高くなるように形成されることを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項１記載の不揮発性半導体記憶装置の製造方法において、
前記コントロ−ルゲ−ト電極は、前記層間絶縁膜上に前記溝を完全に満たす導電膜を形成した後、ＣＭＰ法により前記導電膜を研磨することにより形成されることを特徴とする不揮発性半導体記憶装置の製造方法。 - 半導体基板と、前記半導体基板に形成される素子分離膜と、前記素子分離膜に取り囲まれた素子領域に形成されるソ−ス・ドレイン拡散層と、前記ソ−ス・ドレイン拡散層間のチャネル領域上にゲ−ト絶縁膜を介して形成されるフロ−ティングゲ−ト電極と、前記フロ−ティングゲ−ト電極の上面及び前記フロ−ティングゲ−ト電極のすべての側面の上部を覆い、前記フロ−ティングゲ−ト電極の側面の下部を覆わないコントロ−ルゲ−ト電極と、前記フロ−ティングゲ−ト電極と前記コントロ−ルゲ−ト電極の間に形成されるインタ−絶縁膜と、前記コントロールゲート電極で覆われない前記フロ−ティングゲ−ト電極の側面の下部を覆い、異なる複数の膜から構成され、前記ゲート絶縁膜よりも厚く形成される第１絶縁膜と、前記第１絶縁膜上に、その上面が前記フローティングゲート電極の上面と一致するように形成される、前記第１絶縁膜の最上層に対してエッチング選択比を有する第２絶縁膜と、前記第２絶縁膜上に形成される第３絶縁膜とを具備し、前記インター絶縁膜は、前記コントロールゲート電極と前記第１絶縁膜の間にも連続して形成されることを特徴とする不揮発性半導体記憶装置。
- 請求項４記載の不揮発性半導体記憶装置において、
前記第１絶縁膜の最下層は、シリコン酸化膜から構成され、前記フローティングゲート電極の下面側のエッジ部が酸化されていることを特徴とする不揮発性半導体記憶装置。 - 請求項４記載の不揮発性半導体記憶装置において、
前記第１絶縁膜の最上層は、シリコン窒化膜から構成され、前記第２絶縁膜は、シリコン酸化膜から構成されることを特徴とする不揮発性半導体記憶装置。 - 請求項４記載の不揮発性半導体記憶装置において、
前記コントロ−ルゲ−ト電極上に形成される低抵抗材料を具備し、前記低抵抗材料の上面と前記第３絶縁膜の上面は、平坦で、かつ、互いに一致していることを特徴とする不揮発性半導体記憶装置。 - 第１導電型の半導体基板に素子分離膜を形成する工程と、前記半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にこの第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を形成する工程と、前記素子分離膜に取り囲まれた素子領域上の前記第１及び第２絶縁膜に開口を形成する工程と、前記開口の底面に少なくとも前記第１絶縁膜よりも薄いゲ−ト絶縁膜を形成する工程と、前記開口内のみにフロ−ティングゲ−ト電極を形成する工程と、前記第２絶縁膜上及び前記フロ−ティングゲ−ト電極上に第３絶縁膜を形成する工程と、底面が前記第１絶縁膜の上面に一致し、前記フロ−ティングゲ−ト電極の上面及び前記フロ−ティングゲ−ト電極のすべての側面の上部を露出させるような溝を前記第２及び第３絶縁膜に形成する工程と、少なくとも露出させた前記フロ−ティングゲ−ト電極の上面及び側面の上部にインタ−絶縁膜を形成する工程と、前記溝内に、前記インター絶縁膜を介して前記フローティングゲート電極の上面及び側面の上部を覆うコントロ−ルゲ−ト電極を形成する工程とを具備することを特徴とする不揮発性半導体記憶装置の製造方法。
- 請求項８記載の不揮発性半導体記憶装置の製造方法において、
前記第１絶縁膜は、シリコン窒化膜であり、前記第２絶縁膜は、シリコン酸化膜であることを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項８記載の不揮発性半導体記憶装置の製造方法において、
前記第１絶縁膜を、少なくとも最下層のシリコン酸化膜を含む複数の膜から構成し、前記フロ−ティングゲ−ト電極の下面側のエッジ部を酸化することを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項８記載の不揮発性半導体記憶装置の製造方法において、
前記第１絶縁膜を形成する前に、第２導電型の不純物を含む第４絶縁膜を形成しておき、前記開口は、前記第４絶縁膜にも設けられ、ソ−ス・ドレイン拡散層は、前記開口を形成した後の熱工程により、前記第４絶縁膜から前記半導体基板へ前記不純物を拡散させることにより形成されることを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項８記載の不揮発性半導体記憶装置の製造方法において、
前記フロ−ティングゲ−ト電極は、前記第２絶縁膜上に前記開口を完全に満たす導電膜を形成した後、ＣＭＰ法により前記導電膜を研磨することにより形成されることを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項８記載の不揮発性半導体記憶装置の製造方法において、
前記コントロ−ルゲ−ト電極は、前記第３絶縁膜上に前記溝を完全に満たす導電膜を形成した後、ＣＭＰ法により前記導電膜を研磨することにより形成されることを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項１３記載の不揮発性半導体記憶装置の製造方法において、
前記コントロ−ルゲ−ト電極は、その上面が前記第３絶縁膜の上面よりも低い位置に存在するように前記溝内に形成され、
前記溝内の前記コントロールゲート電極上の部分を満たすような低抵抗材料を前記溝内のみに形成する工程をさらに備えることを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33078696A JP3735426B2 (ja) | 1996-12-11 | 1996-12-11 | 不揮発性半導体記憶装置及びその製造方法 |
| US08/988,712 US6133601A (en) | 1996-12-11 | 1997-12-10 | Non-volatile semiconductor memory device with inter-layer insulation film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33078696A JP3735426B2 (ja) | 1996-12-11 | 1996-12-11 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173076A JPH10173076A (ja) | 1998-06-26 |
| JP3735426B2 true JP3735426B2 (ja) | 2006-01-18 |
Family
ID=18236539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33078696A Expired - Fee Related JP3735426B2 (ja) | 1996-12-11 | 1996-12-11 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6133601A (ja) |
| JP (1) | JP3735426B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420902B1 (en) | 2000-05-31 | 2002-07-16 | Micron Technology, Inc. | Field programmable logic arrays with transistors with vertical gates |
| US6838726B1 (en) * | 2000-05-31 | 2005-01-04 | Micron Technology, Inc. | Horizontal memory devices with vertical gates |
| US6495419B1 (en) * | 2000-09-27 | 2002-12-17 | Lsi Logic Corporation | Nonvolatile memory in CMOS process flow |
| KR100426487B1 (ko) * | 2001-12-28 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 |
| KR100475086B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 스플릿 게이트 sonos eeprom 및 그 제조방법 |
| TWI331211B (en) * | 2003-09-15 | 2010-10-01 | Zygo Corp | Optical system,method of analyzing a measured object, and system for determining a spatial property of a measured object |
| US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
| KR100593749B1 (ko) * | 2004-10-29 | 2006-06-28 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자 |
| KR100694973B1 (ko) | 2005-04-28 | 2007-03-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100635199B1 (ko) * | 2005-05-12 | 2006-10-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
| JP2007027268A (ja) * | 2005-07-13 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
| US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
| US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
| US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
| US7342272B2 (en) | 2005-08-31 | 2008-03-11 | Micron Technology, Inc. | Flash memory with recessed floating gate |
| TWI275164B (en) * | 2005-09-27 | 2007-03-01 | Powerchip Semiconductor Corp | Non-volatile memory and the fabricating method thereof |
| US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
| JP4945165B2 (ja) * | 2006-04-28 | 2012-06-06 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100773354B1 (ko) | 2006-10-31 | 2007-11-05 | 삼성전자주식회사 | 플래쉬 메모리 소자 및 그 제조방법 |
| JP4901452B2 (ja) * | 2006-12-19 | 2012-03-21 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP4772656B2 (ja) * | 2006-12-21 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体メモリ |
| US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
| US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
| US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
| CA2732105A1 (en) * | 2008-08-08 | 2010-02-11 | Mcneil-Ppc, Inc. | Use of sucralose as a granulating agent |
| US8916920B2 (en) * | 2011-07-19 | 2014-12-23 | Macronix International Co., Ltd. | Memory structure with planar upper surface |
| JP2014222731A (ja) * | 2013-05-14 | 2014-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616576B1 (fr) * | 1987-06-12 | 1992-09-18 | Commissariat Energie Atomique | Cellule de memoire eprom et son procede de fabrication |
| JPH08213572A (ja) * | 1994-11-30 | 1996-08-20 | Nkk Corp | 不揮発性半導体装置およびその製造方法 |
| US5841162A (en) * | 1997-03-24 | 1998-11-24 | Nec Corporation | Non-volatile semiconductor memory with floating gate and control gate and fabrication process therefor |
-
1996
- 1996-12-11 JP JP33078696A patent/JP3735426B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-10 US US08/988,712 patent/US6133601A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6133601A (en) | 2000-10-17 |
| JPH10173076A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3735426B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US6818508B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US6838360B2 (en) | Non-volatile semiconductor memory with single layer gate structure | |
| JP3469362B2 (ja) | 半導体記憶装置 | |
| US6239500B1 (en) | Semiconductor device with common bit contact area | |
| JP4131896B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7808033B2 (en) | Shield plate electrode for semiconductor device | |
| JPH10223867A (ja) | 半導体装置及びその製造方法 | |
| JPH0864699A (ja) | 不揮発性半導体記憶装置 | |
| JPH0479369A (ja) | 不揮発性半導体記憶装置 | |
| US20050167729A1 (en) | Self-aligned split-gate nonvolatile memory structure and a method of making the same | |
| JP3233998B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100665161B1 (ko) | 불휘발성 반도체 메모리 셀 및 그 제조 방법 | |
| JP4390412B2 (ja) | 半導体装置及びその製造方法 | |
| KR100365033B1 (ko) | 반도체 기억장치의 제조방법 및 반도체 기억장치 | |
| JP3867378B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| US20120025293A1 (en) | Semiconductor memory device having a floating gate and a control gate and method of manufacturing the same | |
| JPH0334578A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3914170B2 (ja) | 半導体記憶装置 | |
| JP3837253B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| CN100418227C (zh) | 半导体存储装置及其制造方法 | |
| JPS6352478A (ja) | 半導体集積回路装置 | |
| JPH11176962A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JP2006332098A (ja) | 半導体装置およびその製造方法 | |
| JPH08330455A (ja) | 不揮発性メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031212 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040122 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |