JP3724188B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3724188B2 JP3724188B2 JP12025198A JP12025198A JP3724188B2 JP 3724188 B2 JP3724188 B2 JP 3724188B2 JP 12025198 A JP12025198 A JP 12025198A JP 12025198 A JP12025198 A JP 12025198A JP 3724188 B2 JP3724188 B2 JP 3724188B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- electrode
- capacitor
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 52
- 239000003990 capacitor Substances 0.000 claims description 209
- 230000010354 integration Effects 0.000 claims description 46
- 239000011159 matrix material Substances 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000009795 derivation Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 24
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２４に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のドレインに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１のドレインには直流電圧ＶDDが印加され、ＭＯＳトランジスタＴ２のソースとフォトダイオードＰＤのアノードには直流電圧Ｖssが印加されている。ＭＯＳトランジスタＴ２のゲートには直流電圧ΦRSが印加されている。
【０００４】
フォトダイオードＰＤに光が当たると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルスΦＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線Ｖoutへ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、また光源の変動成分やノイズ成分が含まれたまま出力されてしまい、しかも出力信号は小さいレベルであるので、Ｓ／Ｎが悪く全体として高品質の撮像信号を得ることができないという欠点があった。
【０００６】
本発明はこのような点に鑑みなされたものであって、画素の出力を大きく得ることができる固体撮像装置を提供することを目的とする。また、本発明の他の目的はＳ／Ｎの良好な撮像信号を得ることができる固体撮像装置を提供することにある。更に他の目的はダイナミックレンジの広い固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、光電変換素子と；前記光電変換素子の出力電流を対数変換した電圧に変換する対数変換手段と；第１電極と第２電極と制御電極とを備え、この制御電極に前記対数変換手段の出力電圧が印加されるトランジスタと；一端が前記トランジスタの第２電極から出力電流を受けるキャパシタと；前記キャパシタの出力を増幅する増幅器の一部を構成しており、第１電極と第２電極と前記キャパシタの出力が印加される制御電極とを有する増幅用トランジスタと；増幅された信号を画素列毎に設けられた出力信号線へ導出する導出路と；前記キャパシタへの電流入力路に設けられた第１スイッチと、を備えており、前記増幅用トランジスタの第２電極に通じる出力信号線に接続され画素列毎に設けられ、前記増幅用トランジスタとともに増幅器を構成する負荷抵抗をさらに備え、前記増幅器は、前記キャパシタからの出力を前記キャパシタに蓄積された電荷に比例して電流増幅するものであり、また、前記導出路は、全画素の中から所定の画素行を順次選択し、選択された行の各画素から増幅された信号を対応する出力信号線に導出する第２スイッチを含んでおり、前記第１スイッチを同時にオンすることで全画素の前記キャパシタへの積分が開始され、前記第１スイッチがオンしている時間によって前記キャパシタへの積分時間が制御される。
【０００８】
この構成によると、光電変換出力信号はキャパシタで積分されるので、光電変換出力信号に含まれる光源の変動成分や高周波のノイズはキャパシタで吸収され除去される。そして、これらの変動成分や高周波のノイズの除去された光電変換出力信号は更に増幅器で増幅され充分な大きさとなって出力されるので、感度の良い撮像信号となる。更に、この構成では対数圧縮変換によって固体撮像装置のダイナミックレンジが広くなる。また、各画素ごとに光電変換手段とキャパシタと増幅器と導出手段が設けられているので、より正確に安定した信号読み出しが可能である。
【００１０】
負荷抵抗として請求項２に記載するように、増幅用トランジスタの第２電極に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタを用いてもよい。増幅用トランジスタとしてＭＯＳトランジスタを用いてもよい。ｎチャンネルＭＯＳトランジスタを用いる場合、請求項３に記載するように、増幅用トランジスタの第１電極に印加される直流電圧を抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。
【００１１】
増幅用トランジスタとしてｐチャンネルＭＯＳトランジスタを用いる場合、請求項４に記載するように、増幅用トランジスタの第１電極に印加される直流電圧を抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。また例えば、請求項５に記載の発明のように、前記トランジスタの第２電極と前記第１スイッチとの間に一端が接続される第２キャパシタをさらに備え、前記第２キャパシタは前記第１スイッチがオフしている間に積分を行う。これにより、第１キャパシタの信号を読み出すと同時に第２キャパシタへの積分が可能となり、動画撮像に対応することが可能である。
【００１７】
また、請求項６に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極が直流電圧に接続されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電荷に基づく信号を積分するキャパシタと；前記キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；前記キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートに直流電圧が印加されて常時ＯＮする第４ＭＯＳトランジスタと；第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極が出力信号線に接続されゲート電極が行選択線に接続された読み出し用の第５ＭＯＳトランジスタとから成っている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００１８】
この構成では、常時ＯＮする第４ＭＯＳトランジスタが抵抗と等価になり、キャパシタに所定値の抵抗が接続されていることになる。このためキャパシタの初期値が、その抵抗によって決まることになる。換言すれば、第４ＭＯＳトランジスタのゲート電極に加える直流電圧を可変することによって初期値を調整できることになる。
【００１９】
また、請求項７に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続されるとともに第１電極が直流電圧に接続されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；第１電極が第２ＭＯＳトランジスタの第２電極に接続されゲートにスイッチング電圧が印加される第６ＭＯＳトランジスタと；一端が第６ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと；前記キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；前記キャパシタの前記一端に第１電極が接続され第２電極が直流電圧に接続されているとともにゲートにリセット信号が入力されたときＯＮして前記キャパシタを初期状態にリセットする第４ＭＯＳトランジスタと；第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極が出力信号線に接続されゲート電極が行選択線に接続された読み出し用の第５ＭＯＳトランジスタとから成り、第６ＭＯＳトランジスタをＯＦＦして前記キャパシタの積分を停止した状態で前記キャパシタに蓄積された電荷に基づく信号を第３ＭＯＳトランジスタで増幅して読み出すようにしている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２０】
この構成では、全画素の第６ＭＯＳトランジスタを同時制御することによって全画素の積分時間を同一にできる。
【００２１】
また、請求項８に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第１スイッチを介して第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと；ゲートが前記キャパシタの一端に接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＮ状態にして前記キャパシタへ第２ＭＯＳトランジスタの出力電流を供給して信号の積分を行ない、第１スイッチをＯＦＦした状態で第２スイッチをＯＮして前記キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ導出し、その後、第１スイッチをＯＮ状態にして第２ＭＯＳトランジスタの第１電極に印加される前記クロックのリセット電圧期間に第２ＭＯＳトランジスタと第１スイッチを通して前記キャパシタの初期化を行なうようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２２】
この構成では、キャパシタの初期化（リセット）はキャパシタの電荷が第１スイッチと第２ＭＯＳトランジスタを通して放電することにより行なわれる。
【００２３】
また、請求項９に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第１スイッチを介して第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと；ゲートが前記キャパシタの一端に接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；一端が前記キャパシタの一端に接続され他端が直流電圧に接続されゲートにリセット信号が入力される第４ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＦＦして前記キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ読み出しているときに第２ＭＯＳトランジスタの第１電極のクロックのリセット電圧期間に前記第２ＭＯＳトランジスタの第２電極に関係するｐｎ接合容量をリセットし、前記クロックの他のレベル期間に前記ｐｎ接合容量への信号の積分を開始させ、前記キャパシタの信号の読み出し終了後に第１スイッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キャパシタへ移送するとともに該キャパシタの積分を続行するようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２４】
また、請求項１０に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極に直流電圧が印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと；一端が第１キャパシタの一端に接続された第１スイッチと；第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと；第２キャパシタの前記一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；第２キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートにリセット信号が入力される第４ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＦＦ状態にして第２キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ読み出しているときに第１キャパシタで次の積分を開始し、前記読み出し終了後、第４ＭＯＳトランジスタをＯＮして第２キャパシタをリセットした後、第１スイッチをＯＮして第１キャパシタの電荷を第２キャパシタへ転送するとともに第２キャパシタの積分を続行するようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２５】
また、請求項１１に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと；一端が第１キャパシタの一端に接続された第１スイッチと、第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと；第２キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１キャパシタで積分された電圧を第１スイッチをＯＮして第２キャパシタに転送することで第１キャパシタのリセットを行ない、次いで第１スイッチをＯＦＦして第２キャパシタの電荷に基づく信号を第３ＭＯＳトランジスタで増幅して前記出力信号線へ読み出しているときに第１キャパシタで次の積分を行なうようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２６】
また、請求項１２に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと；一端が第１キャパシタの一端に接続された第１スイッチと；第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと；第２キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；第２キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートにリセット電圧が印加される第４ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＦＦした状態で第２キャパシタの信号を第３ＭＯＳトランジスタで増幅して読み出しているときに第２ＭＯＳトランジスタの第１電極に印加されるクロックのリセット電圧レベル期間に第１キャパシタをリセットし、前記クロックの他のレベル期間に第１キャパシタの積分を開始し、読み出し終了後第４ＭＯＳトランジスタをＯＮして第２キャパシタをリセットし、次に第１スイッチをＯＮして第１キャパシタの電荷を第２キャパシタへ転送するとともに第２キャパシタの積分を継続するようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２８】
また、請求項１３に記載の発明では、請求項６または請求項７に記載の固体撮像装置において、画素マトリクスの列ごとに前記負荷抵抗を成す前記ＭＯＳトランジスタが備えられ、前記負荷抵抗を成す各ＭＯＳトランジスタは、自身が備えられた列に含まれる各画素の第５ＭＯＳトランジスタに接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続されたゲートとを有することを特徴とする。
【００２９】
また、請求項１４に記載の発明では、請求項８〜請求項１２のいずれかに記載の固体撮像装置において、画素マトリクスの列ごとに前記負荷抵抗を成す前記ＭＯＳトランジスタが備えられ、前記負荷抵抗を成す各ＭＯＳトランジスタは、自身が備えられた列に含まれる各画素の第２スイッチに接続された第１電極と、直流電圧に接続された第２電極と、直流電極に接続されたゲートとを有することを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図３以降の各実施形態において示している。
【００３１】
出力信号線６−１、６−２、・・・、６−ｍごとにｎチャンネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶSS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００３２】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を増幅して出力する増幅用の第３ＭＯＳトランジスタＴ３が設けられている。その増幅用のＭＯＳトランジスタＴ３と上記ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のようになる。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶSS’と、第３ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶDD’との関係はＶDD’＞ＶSS’であり、直流電圧ＶSS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴ３のゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧が常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗と等価であり、図２（ａ）の回路はソースフォロア型の増幅回路となっている。この場合、ＭＯＳトランジスタＴ３から増幅出力されるのは電流であると考えてよい。
【００３３】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように各実施形態の画素内にはスイッチ用の第５ＭＯＳトランジスタも設けられている。この第５ＭＯＳトランジスタＴ５も含めて表わすと、図２（ａ）の回路は正確には図２（ｂ）のようになる。即ち、第５ＭＯＳトランジスタがＭＯＳトランジスタＱ１と第３ＭＯＳトランジスタＴ３との間に挿入されている。ここで、第５ＭＯＳトランジスタＴ５は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。なお、図１および図２に示す構成は以下に説明する第１実施形態〜第９実施形態に共通の構成である。いずれにしても、図２のように構成することにより信号のゲインを大きく出力することができる。
【００３４】
従って、画素がダイナミックレンジ拡大のために光電流を対数変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が楽になる。また、増幅回路の負荷抵抗部分を構成するトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００３５】
以下、各実施形態を画素部分の構成を示して説明する。尚、以下の各実施形態では、信号を第３ＭＯＳトランジスタＴ３で増幅して出力信号線へ導出する旨、説明しているが、正確には第３ＭＯＳトランジスタＴ３と上述の負荷抵抗用のＭＯＳトランジスタＱ１との組み合せによって増幅するものであることは理解されるべきである。なお、本明細書において、「直流電圧へ接続」という場合、グランド電圧への接続、すなわち「接地」をも含むものとする。以下、各実施形態を画素部分の構成を示して説明する。
【００３６】
〈第１実施形態〉
図３において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１のＭＯＳトランジスタＴ１のドレインとゲート、及び第２のＭＯＳトランジスタＴ２のゲートに接続されている。第２のＭＯＳトランジスタＴ２のソースは第３のＭＯＳトランジスタＴ３のゲート、及び第４のＭＯＳトランジスタＴ４のドレインに接続され、第３のＭＯＳトランジスタＴ３のソースは第５のＭＯＳトランジスタＴ５のドレインに接続されている。第５のＭＯＳトランジスタＴ５のソースは出力信号線Ｖout（このＶoutは図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。
【００３７】
また、ｐｎフォトダイオードＰＤのカソードと第２のＭＯＳトランジスタＴ２のドレイン、及び第３のＭＯＳトランジスタＴ３のドレインには直流電圧ＶDDが印加されるようになっている。一方、第１のＭＯＳトランジスタＴ１のソースには直流電圧Ｖssが、第２のＭＯＳトランジスタＴ２のソースにはキャパシタＣを介して同じく直流電圧Ｖssが印加されており、第４のＭＯＳトランジスタＴ４のソースには直流電圧ＶRSが印加されている。第１、第２のＭＯＳトランジスタＴ１、Ｔ２はいずれもサブスレッショルド領域で動作するようにバイアスされている。
【００３８】
今、フォトダイオードＰＤに光が当たると光電流が発生し、第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、キャパシタＣには光電流の積分値を対数変換した値と同等の電荷が蓄積される。ここで第５ＭＯＳトランジスタＴ５のゲートにパルスΦＶを与えて、該ＭＯＳトランジスタＴ５をＯＮにするとキャパシタＣへ蓄積された電荷に比例した電流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦにして第４ＭＯＳトランジスタＴ４をＯＮすることでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させることができる。
【００３９】
〈第２実施形態〉
図４に示すように第２実施形態では、第２ＭＯＳトランジスタＴ２のドレインにクロックΦＤを与えることによってキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧をリセット（初期化）するようにし、それによって第４ＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第１実施形態（図３）と同一である。尚、クロックΦＤのハイレベル期間では、キャパシタＣに積分が行なわれ、ローレベル期間では、キャパシタＣの電荷がＭＯＳトランジスタＴ２を通して放電され、キャパシタＣの電圧及び第３ＭＯＳトランジスタＴ３のゲートは略クロックΦＤのローレベル電圧になる（リセット）。この第２実施形態では、第４ＭＯＳトランジスタＴ４を省略できる分、構成がシンプルになる。
【００４０】
〈第３実施形態〉
図５に示すように、第３実施形態は、第１実施形態（図３）に対し第２ＭＯＳトランジスタＴ２とキャパシタＣとの間にｎチャンネル型の第６ＭＯＳトランジスタＴ６をスイッチとして挿入した点が特徴となっている。この第６ＭＯＳトランジスタＴ６のドレインは第２ＭＯＳトランジスタＴ２のソースに接続され、ソースはキャパシタＣに接続され、ゲートには積分時間制御電圧（スイッチング電圧）ФINTが印加されるようになっている。積分時間制御電圧ФINTをハイレベルにして第６ＭＯＳトランジスタＴ６をＯＮした状態でキャパシタＣの積分動作が行なわれる。そして、キャパシタＣの信号を読み出す際には、積分時間制御電圧ФINTをローレベルにして該第６ＭＯＳトランジスタＴ６をＯＦＦにした状態で、第５ＭＯＳトランジスタＴ５をＯＮし、第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通して出力信号線Ｖoutへ読み出す。
【００４１】
信号読み出し後は、第５ＭＯＳトランジスタＴ５をＯＦＦにし、且つ第６ＭＯＳトランジスタＴ６をＯＦＦにした状態で第４ＭＯＳトランジスタＴ４をＯＮさせることによってキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧のリセット（初期化）を行なう。しかる後、第６ＭＯＳトランジスタＴ６をＯＮしてキャパシタＣによる積分を行なう。この第３実施形態では、二次元に配置された全ての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけパルスを与えると全ての画素が同時刻、同時間だけ積分された電荷を各画素のキャパシタＣに蓄積することができる。
【００４２】
〈第４実施形態〉
図６に示すように、第４実施形態は第１実施形態（図３）に対して、第４ＭＯＳトランジスタＴ４を省略するとともに、第２ＭＯＳトランジスタＴ２のドレインにクロックΦＤを与えるようにし、且つその第２ＭＯＳトランジスタのソースとキャパシタＣ間に第６ＭＯＳトランジスタＴ６をスイッチとして挿入した点が相違しており、その他の構成は同一である。第６ＭＯＳトランジスタＴ６はドレインが第２ＭＯＳトランジスタＴ２のソースに接続され、ソースがキャパシタに接続され、ゲートには積分時間制御電圧ФINTが印加されるようになっている。
【００４３】
フォトダイオードＰＤに光が当たると光電流が発生し、ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、キャパシタＣには光電流の積分値を対数変換した値と同等の電荷が蓄積されるが、ここで２次元に配置されたすべての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけＯＮさせるパルスを与えるとすべての画素が同時刻、同時間だけ積分された電荷を各画素のキャパシタＣにそれぞれ蓄積することができる。
【００４４】
次に第５ＭＯＳトランジスタＴ５のゲートにパルスФＶを与え、第５ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積された電荷（この電荷はキャパシタＣの電荷量に依存している）に比例した電流が第３、第４ＭＯＳトランジスタＴ３，Ｔ４を通り、信号出力線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号を読み出すことができる。信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦにし、第６ＭＯＳトランジスタＴ６をＯＮにして第２ＭＯＳトランジスタＴ２のドレインにキャパシタＣの初期化のためのクロックФＤを与えることでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させることができる。
【００４５】
〈第５実施形態〉
図７に示すように、第５実施形態は第３実施形態（図５）に対し、第２ＭＯＳトランジスタＴ２のドレインにクロックФＤを与えるようにしている点が主に相違している。尚、Ｃｓは第２ＭＯＳトランジスタＴ２のソース（第６ＭＯＳトランジスタＴ６のドレイン）に関係するｐｎ接合容量である。
【００４６】
なお、前記接合容量Ｃｓは図２３に示すように、ｎ型半導体基板１００に形成したＰウェル層１０１と第２ＭＯＳトランジスタＴ２のソース領域１０２との間に形成される。ただし、このソース領域１０２は第６ＭＯＳトランジスタＴ６のドレイン領域１０５と兼用になっている。図２３において、１０３は第２ＭＯＳトランジスタＴ２のドレイン領域であり、また１０６は第６ＭＯＳトランジスタＴ６のソース領域である。１０４、１０７はそれぞれ第２、第６ＭＯＳトランジスタＴ２、Ｔ６のゲート電極である。
【００４７】
フォトダイオードＰＤに光が当って光電流が発生すると第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、キャパシタＣには光電流の積分値を対数変換した値と同等の電荷が蓄積されるが、ここで２次元に配置されたすべての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけパルスを与えるとすべての画素が同時刻、同時間だけ積分された電荷を各画素のキャパシタＣにそれぞれ蓄積することができる。
【００４８】
次に第５ＭＯＳトランジスタＴ５のゲートにパルスФＶを与えて、該第５ＭＯＳトランジスタＴ５をＯＮにすると、第３ＭＯＳトランジスタＴ３のゲートへ蓄積された電荷に比例した電流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号を読み出すことができる。また、各画素の積分終了時（第６ＭＯＳトランジスタＴ６がＯＦＦになった後）に第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベルを与え、この第２のＭＯＳトランジスタのソース（第３のＭＯＳトランジスタのドレイン）の初期化、即ち接合容量Ｃｓの初期化（リセット）を行った後、クロックΦＤがハイレベルになったときから接合容量Ｃｓへの積分を開始し、信号読み出し期間に次のフレームの信号を接合容量Ｃｓに蓄積しておく。
【００４９】
そして、全画素の信号（現フレームの信号）を読み出した後、第４ＭＯＳトランジスタＴ４をＯＮにしてキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させる。次に、第４ＭＯＳトランジスタＴ４をＯＦＦにして第６ＭＯＳトランジスタＴ６をＯＮさせ接合容量Ｃｓに蓄積された電荷をキャパシタＣに移し、キャパシタＣの積分を継続させる。これにより同時刻、同時間の積分機能を持ち、且つ動画にも対応できる。特に、積分時間の一部（接合容量Ｃｓへの積分）を読み出しと並行して行なうことにより撮像時間を短縮でき、ＴＶレートでの動画撮像が可能となる。
【００５０】
〈第６実施形態〉
図８に示すように、第６実施形態は第１実施形態（図３）に比し、第４ＭＯＳトランジスタＴ４のゲートにリセット電圧として所定の直流電圧ＲＳＴ（ＤＣ）を常時印加するようにした点が相違しており、その他の構成は第１実施形態と同一である。本実施形態では、常時ＯＮする第４ＭＯＳトランジスタＴ４が抵抗と等価になり、キャパシタに所定値の抵抗が接続されていることになる。このためキャパシタの初期値が、その抵抗によって決まることになる。換言すれば、第４ＭＯＳトランジスタＴ４のゲート電極に加える直流電圧を可変することによって初期値を調整できる。
【００５１】
〈第７実施形態〉
図９に示すように、第７実施形態は第１実施形態（図３）に対し、キャパシタとして２つのキャパシタＣ１、Ｃ２が設けられている点と、それらの間にｎチャンネルＭＯＳトランジスタより成る第６ＭＯＳトランジスタＴ６をスイッチとして接続している点が相違し、その他の構成は第１実施形態と同様である。図９において、第２ＭＯＳトランジスタＴ２のソースと直流電圧Ｖssとの間に第１キャパシタＣ１が接続されその第１キャパシタＣ１の一端と第２ＭＯＳトランジスタＴ２のソースに第６ＭＯＳトランジスタＴ６のドレインが接続されている。そして、この第６ＭＯＳトランジスタＴ６のソースと直流電圧Ｖssとの間に第２のキャパシタＣ２が接続されている。また、この第２キャパシタＣ２と第６ＭＯＳトランジスタＴ６のソースに増幅用の第３ＭＯＳトランジスタＴ３のゲートが接続されている。
【００５２】
フォトダイオードＰＤに光が当って光電流が発生すると第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、第１キャパシタＣ１には光電流の積分値を対数変換した値と同等の電荷が蓄積される。そして、第６ＭＯＳトランジスタＴ６をＯＮすると、第１キャパシタＣ１で積分された電荷が第２キャパシタＣ２へ移送される。このとき、第２キャパシタＣ２の容量を第１キャパシタＣ１の容量に比し充分大きく選んでおけば、第１キャパシタＣ１の電荷は殆ど第２キャパシタＣ２へ移送される。従って、第１キャパシタＣ１について見れば、リセットされたと等価である。電荷を第２キャパシタＣ２へ転送後、積分を続行する。
【００５３】
次に、第６ＭＯＳトランジスタＴ６をＯＦＦにし、第５ＭＯＳトランジスタＴ５のゲートにパルスФＶを与えて、第５ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積（この電荷は第２キャパシタＣ２の電荷量に依存している）された電荷に比例した電流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した出力電流を読み出すことができる。信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦにして第４ＭＯＳトランジスタＴ４をＯＮすることで第２キャパシタＣ２及びＭＯＳトランジスタＴ３のゲート電圧を初期化させることができる。この実施形態では、全ての画素の第６ＭＯＳトランジスタＴ６の制御を同一に行なうことにより、全画素の積分タイミング（従って積分時間）を同一にできる。
【００５４】
〈第８実施形態〉
図１０に示すように、第８実施形態では、第７実施形態（図９）に対し、第２ＭＯＳトランジスタＴ２のドレインに直流電圧がクロックФＤを印加することによって第４ＭＯＳトランジスタＴ４を削除している点が第７実施形態と相違しているだけで、その他の接続構成は同一である。この実施形態では、第１キャパシタＣ１の積分、その積分電荷の第２キャパシタＣ２への転送、及び第２キャパシタＣ２の内容の読み出しについては第７実施形態と同じである。
【００５５】
信号の読み出しが終わってキャパシタＣ２のリセットを行なうとき、第６ＭＯＳトランジスタＴ６をＯＮした状態で第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベル電圧を与えることによって第１キャパシタＣ１の電荷が第２ＭＯＳトランジスタＴ２を通して放電されるとともに、第２キャパシタＣ２の電荷が第６ＭＯＳトランジスタＴ６及び第２ＭＯＳトランジスタＴ２を通して放電され、第１、第２キャパシタＣ１、Ｃ２が同様に前記クロックФＤのローレベル電圧に設定（初期化）される。
【００５６】
〈第９実施形態〉
図１１に示すように、第９実施形態では、第７実施形態（図９）に対し、第２ＭＯＳトランジスタＴ２のドレインに直流電圧でなく、クロックФＤを印加するようにしている点が相違しているだけで、他の部分は第７実施形態と同一である。この実施形態では、第１、第２キャパシタＣ１、Ｃ２のリセット（初期化）を互いに独立に行なう。即ち、第１キャパシタＣ１のリセットは第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベル電圧を印加することによって行ない、第２キャパシタＣ２のリセットは第４ＭＯＳトランジスタＴ４をＯＮして行なう。
【００５７】
フォトダイオードＰＤに光が当って光電流が発生すると第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、第１キャパシタＣ１には光電流の積分値を対数変換した値と同等の電荷が蓄積される。従って、全ての第２ＭＯＳトランジスタＴ２のドレインに同時刻、同時間だけクロックΦＤのローレベルを与えてキャパシタＣ１への積分を開始し、その後全ての第６ＭＯＳトランジスタＴ６をＯＮすると第１キャパシタＣ１で積分された電荷が第２キャパシタＣ２へ移送される。ここで２次元に配置されたすべての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけパルスを与えるとすべての画素が同時刻、同時間だけ積分された電荷を各画素の第２キャパシタＣ２にそれぞれ蓄積することができる。
【００５８】
次に第５ＭＯＳトランジスタＴ５のゲートにパルスΦＶを与え、該ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積された電荷（この電荷は第２キャパシタＣ２の電荷量に依存している）に比例した信号が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号を読み出すことができる。また、各画素の積分終了時（第６ＭＯＳトランジスタＴ６がＯＦＦになった後）に第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベル電圧を与え、第１キャパシタＣ１の初期化を行った後、信号読み出し期間に次のフレームの信号を第１キャパシタＣ１に蓄積しておく。
【００５９】
そして、全画素の信号を読み出した後、第４ＭＯＳトランジスタＴ４をＯＮにして第２キャパシタＣ２及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させる。次に、第６ＭＯＳトランジスタＴ６をＯＮさせ第１キャパシタＣ１に蓄積された電荷を第２キャパシタＣ２に移し、積分を継続させる。これにより全画素が同時刻、同時間の積分機能を持ち、且つ動画にも対応できる。
【００６０】
以上説明した第１〜第９実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を全てｎチャンネル型のＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てｐチャンネル型のＭＯＳトランジスタで構成してもよい。図１４〜図２２には、上記第１〜第９実施形態をｐチャンネルＭＯＳトランジスタで構成した例である第１０実施形態〜第１８実施形態を示している。そのため図１２〜図２２では接続の極性や印加電圧の極性が逆になっている。例えば、図１４（第１０実施形態）において、フォトダイオードＰＤはアノードが直流電圧ＶDDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインとゲートに接続され、また第２ＭＯＳトランジスタのゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは直流電圧Ｖssに接続されている。
【００６１】
この場合、直流電圧ＶssとＶDDは、Ｖss＞ＶDD となっており、図３（第１実施形態）と逆である。また、キャパシタＣの出力電圧は初期値が高い電圧で、積分によって降下する。また、第４ＭＯＳトランジスタＴ４や第５ＭＯＳトランジスタＴ５をＯＮさせるときには、低い電圧をゲートに印加する。以上の通り、ｎチャンネル型のＭＯＳトランジスタを使った場合に比し、ｐチャンネル型ＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１４〜図２２については図面で示すのみで、その構成や動作についての説明は省略する。
【００６２】
尚、これらの第１０〜第１８実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１２に示し、その電圧増幅回路部分を抜き出して図１３に示している。図１２については、図１と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。図１２に示すように、列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してｐチャンネルＭＯＳトランジスタＱ１とｐチャンネルＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶSS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、トランジスタＱ１は画素内のｐチャンネル型の第３ＭＯＳトランジスタＴ３と共に図１３（ａ）に示すような増幅回路を構成している。
【００６３】
この場合、ＭＯＳトランジスタＱ１は第３ＭＯＳトランジスタＴ３の負荷抵抗となっている。従って、このトランジスタＱ１のソースに接続される直流電圧ＶSS’と、第３ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶDD’との関係は、ＶDD’＜ＶSS’であり、直流電圧ＶDD’は例えばグランド電圧（接地）である。トランジスタＱ１のドレインはトランジスタＴ３に接続され、ゲートには直流電圧が印加されている。ｐチャンネルＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。画素内の第５ＭＯＳトランジスタＴ５を考慮すると、図１３（ａ）の回路は図１３（ｂ）のように表わされる。
【００６４】
【発明の効果】
以上説明したように本発明によれば、キャパシタで積分するようにしているので、光源の変動成分やノイズ成分を除去できるとともに、増幅により所望の信号が大きく得られるので、Ｓ／Ｎが向上した高品質の撮像信号を得ることができるとともに、後続回路での信号処理が楽になる。また、光電流を対数変換することによりダイナミックレンジが広くなる。また、各画素ごとに光電変換手段とキャパシタと増幅器と導出手段が設けられているので、より正確に安定した信号読み出しが可能である。更に、能動素子をＭＯＳトランジスタで構成することにより周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等と共にワンチップ上に形成することができ、例えばワンチップカメラの実現に有用となる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図
【図２】図１の一部の回路図
【図３】本発明の第１実施形態の１画素の構成を示す回路図
【図４】本発明の第２実施形態の１画素の構成を示す回路図
【図５】本発明の第３実施形態の１画素の構成を示す回路図
【図６】本発明の第４実施形態の１画素の構成を示す回路図
【図７】本発明の第５実施形態の１画素の構成を示す回路図
【図８】本発明の第６実施形態の１画素の構成を示す回路図
【図９】本発明の第７実施形態の１画素の構成を示す回路図
【図１０】本発明の第８実施形態の１画素の構成を示す回路図
【図１１】本発明の第９実施形態の１画素の構成を示す回路図
【図１２】画素内の能動素子をｐチャンネルＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図
【図１３】図１２の一部の回路図
【図１４】本発明の第１０実施形態の１画素の構成を示す回路図
【図１５】本発明の第１１実施形態の１画素の構成を示す回路図
【図１６】本発明の第１２実施形態の１画素の構成を示す回路図
【図１７】本発明の第１３実施形態の１画素の構成を示す回路図
【図１８】本発明の第１４実施形態の１画素の構成を示す回路図
【図１９】本発明の第１５実施形態の１画素の構成を示す回路図
【図２０】本発明の第１６実施形態の１画素の構成を示す回路図
【図２１】本発明の第１７実施形態の１画素の構成を示す回路図
【図２２】本発明の第１８実施形態の１画素の構成を示す回路図
【図２３】上記第５実施形態における接合容量の構造を示す図
【図２４】従来例の１画素の構成を示す回路図
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
ＰＤ フォトダイオード
Ｔ１〜Ｔ６ 第１〜第６ＭＯＳトランジスタ
Ｃ キャパシタ
Ｃ１、Ｃ２ 第１、第２キャパシタ
Ｃｓ 接合容量
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２４に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のドレインに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１のドレインには直流電圧ＶDDが印加され、ＭＯＳトランジスタＴ２のソースとフォトダイオードＰＤのアノードには直流電圧Ｖssが印加されている。ＭＯＳトランジスタＴ２のゲートには直流電圧ΦRSが印加されている。
【０００４】
フォトダイオードＰＤに光が当たると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルスΦＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線Ｖoutへ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、また光源の変動成分やノイズ成分が含まれたまま出力されてしまい、しかも出力信号は小さいレベルであるので、Ｓ／Ｎが悪く全体として高品質の撮像信号を得ることができないという欠点があった。
【０００６】
本発明はこのような点に鑑みなされたものであって、画素の出力を大きく得ることができる固体撮像装置を提供することを目的とする。また、本発明の他の目的はＳ／Ｎの良好な撮像信号を得ることができる固体撮像装置を提供することにある。更に他の目的はダイナミックレンジの広い固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、光電変換素子と；前記光電変換素子の出力電流を対数変換した電圧に変換する対数変換手段と；第１電極と第２電極と制御電極とを備え、この制御電極に前記対数変換手段の出力電圧が印加されるトランジスタと；一端が前記トランジスタの第２電極から出力電流を受けるキャパシタと；前記キャパシタの出力を増幅する増幅器の一部を構成しており、第１電極と第２電極と前記キャパシタの出力が印加される制御電極とを有する増幅用トランジスタと；増幅された信号を画素列毎に設けられた出力信号線へ導出する導出路と；前記キャパシタへの電流入力路に設けられた第１スイッチと、を備えており、前記増幅用トランジスタの第２電極に通じる出力信号線に接続され画素列毎に設けられ、前記増幅用トランジスタとともに増幅器を構成する負荷抵抗をさらに備え、前記増幅器は、前記キャパシタからの出力を前記キャパシタに蓄積された電荷に比例して電流増幅するものであり、また、前記導出路は、全画素の中から所定の画素行を順次選択し、選択された行の各画素から増幅された信号を対応する出力信号線に導出する第２スイッチを含んでおり、前記第１スイッチを同時にオンすることで全画素の前記キャパシタへの積分が開始され、前記第１スイッチがオンしている時間によって前記キャパシタへの積分時間が制御される。
【０００８】
この構成によると、光電変換出力信号はキャパシタで積分されるので、光電変換出力信号に含まれる光源の変動成分や高周波のノイズはキャパシタで吸収され除去される。そして、これらの変動成分や高周波のノイズの除去された光電変換出力信号は更に増幅器で増幅され充分な大きさとなって出力されるので、感度の良い撮像信号となる。更に、この構成では対数圧縮変換によって固体撮像装置のダイナミックレンジが広くなる。また、各画素ごとに光電変換手段とキャパシタと増幅器と導出手段が設けられているので、より正確に安定した信号読み出しが可能である。
【００１０】
負荷抵抗として請求項２に記載するように、増幅用トランジスタの第２電極に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタを用いてもよい。増幅用トランジスタとしてＭＯＳトランジスタを用いてもよい。ｎチャンネルＭＯＳトランジスタを用いる場合、請求項３に記載するように、増幅用トランジスタの第１電極に印加される直流電圧を抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。
【００１１】
増幅用トランジスタとしてｐチャンネルＭＯＳトランジスタを用いる場合、請求項４に記載するように、増幅用トランジスタの第１電極に印加される直流電圧を抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。また例えば、請求項５に記載の発明のように、前記トランジスタの第２電極と前記第１スイッチとの間に一端が接続される第２キャパシタをさらに備え、前記第２キャパシタは前記第１スイッチがオフしている間に積分を行う。これにより、第１キャパシタの信号を読み出すと同時に第２キャパシタへの積分が可能となり、動画撮像に対応することが可能である。
【００１７】
また、請求項６に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極が直流電圧に接続されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電荷に基づく信号を積分するキャパシタと；前記キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；前記キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートに直流電圧が印加されて常時ＯＮする第４ＭＯＳトランジスタと；第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極が出力信号線に接続されゲート電極が行選択線に接続された読み出し用の第５ＭＯＳトランジスタとから成っている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００１８】
この構成では、常時ＯＮする第４ＭＯＳトランジスタが抵抗と等価になり、キャパシタに所定値の抵抗が接続されていることになる。このためキャパシタの初期値が、その抵抗によって決まることになる。換言すれば、第４ＭＯＳトランジスタのゲート電極に加える直流電圧を可変することによって初期値を調整できることになる。
【００１９】
また、請求項７に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続されるとともに第１電極が直流電圧に接続されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；第１電極が第２ＭＯＳトランジスタの第２電極に接続されゲートにスイッチング電圧が印加される第６ＭＯＳトランジスタと；一端が第６ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと；前記キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；前記キャパシタの前記一端に第１電極が接続され第２電極が直流電圧に接続されているとともにゲートにリセット信号が入力されたときＯＮして前記キャパシタを初期状態にリセットする第４ＭＯＳトランジスタと；第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極が出力信号線に接続されゲート電極が行選択線に接続された読み出し用の第５ＭＯＳトランジスタとから成り、第６ＭＯＳトランジスタをＯＦＦして前記キャパシタの積分を停止した状態で前記キャパシタに蓄積された電荷に基づく信号を第３ＭＯＳトランジスタで増幅して読み出すようにしている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２０】
この構成では、全画素の第６ＭＯＳトランジスタを同時制御することによって全画素の積分時間を同一にできる。
【００２１】
また、請求項８に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第１スイッチを介して第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと；ゲートが前記キャパシタの一端に接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＮ状態にして前記キャパシタへ第２ＭＯＳトランジスタの出力電流を供給して信号の積分を行ない、第１スイッチをＯＦＦした状態で第２スイッチをＯＮして前記キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ導出し、その後、第１スイッチをＯＮ状態にして第２ＭＯＳトランジスタの第１電極に印加される前記クロックのリセット電圧期間に第２ＭＯＳトランジスタと第１スイッチを通して前記キャパシタの初期化を行なうようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２２】
この構成では、キャパシタの初期化（リセット）はキャパシタの電荷が第１スイッチと第２ＭＯＳトランジスタを通して放電することにより行なわれる。
【００２３】
また、請求項９に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第１スイッチを介して第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと；ゲートが前記キャパシタの一端に接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；一端が前記キャパシタの一端に接続され他端が直流電圧に接続されゲートにリセット信号が入力される第４ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＦＦして前記キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ読み出しているときに第２ＭＯＳトランジスタの第１電極のクロックのリセット電圧期間に前記第２ＭＯＳトランジスタの第２電極に関係するｐｎ接合容量をリセットし、前記クロックの他のレベル期間に前記ｐｎ接合容量への信号の積分を開始させ、前記キャパシタの信号の読み出し終了後に第１スイッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キャパシタへ移送するとともに該キャパシタの積分を続行するようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２４】
また、請求項１０に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極に直流電圧が印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと；一端が第１キャパシタの一端に接続された第１スイッチと；第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと；第２キャパシタの前記一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；第２キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートにリセット信号が入力される第４ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＦＦ状態にして第２キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ読み出しているときに第１キャパシタで次の積分を開始し、前記読み出し終了後、第４ＭＯＳトランジスタをＯＮして第２キャパシタをリセットした後、第１スイッチをＯＮして第１キャパシタの電荷を第２キャパシタへ転送するとともに第２キャパシタの積分を続行するようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２５】
また、請求項１１に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと；一端が第１キャパシタの一端に接続された第１スイッチと、第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと；第２キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１キャパシタで積分された電圧を第１スイッチをＯＮして第２キャパシタに転送することで第１キャパシタのリセットを行ない、次いで第１スイッチをＯＦＦして第２キャパシタの電荷に基づく信号を第３ＭＯＳトランジスタで増幅して前記出力信号線へ読み出しているときに第１キャパシタで次の積分を行なうようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２６】
また、請求項１２に記載の発明では、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと；前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと；一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと；一端が第１キャパシタの一端に接続された第１スイッチと；第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと；第２キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと；第２キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートにリセット電圧が印加される第４ＭＯＳトランジスタと；一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、第１スイッチをＯＦＦした状態で第２キャパシタの信号を第３ＭＯＳトランジスタで増幅して読み出しているときに第２ＭＯＳトランジスタの第１電極に印加されるクロックのリセット電圧レベル期間に第１キャパシタをリセットし、前記クロックの他のレベル期間に第１キャパシタの積分を開始し、読み出し終了後第４ＭＯＳトランジスタをＯＮして第２キャパシタをリセットし、次に第１スイッチをＯＮして第１キャパシタの電荷を第２キャパシタへ転送するとともに第２キャパシタの積分を継続するようになっている。そして、前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている。
【００２８】
また、請求項１３に記載の発明では、請求項６または請求項７に記載の固体撮像装置において、画素マトリクスの列ごとに前記負荷抵抗を成す前記ＭＯＳトランジスタが備えられ、前記負荷抵抗を成す各ＭＯＳトランジスタは、自身が備えられた列に含まれる各画素の第５ＭＯＳトランジスタに接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続されたゲートとを有することを特徴とする。
【００２９】
また、請求項１４に記載の発明では、請求項８〜請求項１２のいずれかに記載の固体撮像装置において、画素マトリクスの列ごとに前記負荷抵抗を成す前記ＭＯＳトランジスタが備えられ、前記負荷抵抗を成す各ＭＯＳトランジスタは、自身が備えられた列に含まれる各画素の第２スイッチに接続された第１電極と、直流電圧に接続された第２電極と、直流電極に接続されたゲートとを有することを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図３以降の各実施形態において示している。
【００３１】
出力信号線６−１、６−２、・・・、６−ｍごとにｎチャンネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶSS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００３２】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を増幅して出力する増幅用の第３ＭＯＳトランジスタＴ３が設けられている。その増幅用のＭＯＳトランジスタＴ３と上記ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のようになる。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶSS’と、第３ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶDD’との関係はＶDD’＞ＶSS’であり、直流電圧ＶSS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴ３のゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧が常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗と等価であり、図２（ａ）の回路はソースフォロア型の増幅回路となっている。この場合、ＭＯＳトランジスタＴ３から増幅出力されるのは電流であると考えてよい。
【００３３】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように各実施形態の画素内にはスイッチ用の第５ＭＯＳトランジスタも設けられている。この第５ＭＯＳトランジスタＴ５も含めて表わすと、図２（ａ）の回路は正確には図２（ｂ）のようになる。即ち、第５ＭＯＳトランジスタがＭＯＳトランジスタＱ１と第３ＭＯＳトランジスタＴ３との間に挿入されている。ここで、第５ＭＯＳトランジスタＴ５は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。なお、図１および図２に示す構成は以下に説明する第１実施形態〜第９実施形態に共通の構成である。いずれにしても、図２のように構成することにより信号のゲインを大きく出力することができる。
【００３４】
従って、画素がダイナミックレンジ拡大のために光電流を対数変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が楽になる。また、増幅回路の負荷抵抗部分を構成するトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００３５】
以下、各実施形態を画素部分の構成を示して説明する。尚、以下の各実施形態では、信号を第３ＭＯＳトランジスタＴ３で増幅して出力信号線へ導出する旨、説明しているが、正確には第３ＭＯＳトランジスタＴ３と上述の負荷抵抗用のＭＯＳトランジスタＱ１との組み合せによって増幅するものであることは理解されるべきである。なお、本明細書において、「直流電圧へ接続」という場合、グランド電圧への接続、すなわち「接地」をも含むものとする。以下、各実施形態を画素部分の構成を示して説明する。
【００３６】
〈第１実施形態〉
図３において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１のＭＯＳトランジスタＴ１のドレインとゲート、及び第２のＭＯＳトランジスタＴ２のゲートに接続されている。第２のＭＯＳトランジスタＴ２のソースは第３のＭＯＳトランジスタＴ３のゲート、及び第４のＭＯＳトランジスタＴ４のドレインに接続され、第３のＭＯＳトランジスタＴ３のソースは第５のＭＯＳトランジスタＴ５のドレインに接続されている。第５のＭＯＳトランジスタＴ５のソースは出力信号線Ｖout（このＶoutは図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。
【００３７】
また、ｐｎフォトダイオードＰＤのカソードと第２のＭＯＳトランジスタＴ２のドレイン、及び第３のＭＯＳトランジスタＴ３のドレインには直流電圧ＶDDが印加されるようになっている。一方、第１のＭＯＳトランジスタＴ１のソースには直流電圧Ｖssが、第２のＭＯＳトランジスタＴ２のソースにはキャパシタＣを介して同じく直流電圧Ｖssが印加されており、第４のＭＯＳトランジスタＴ４のソースには直流電圧ＶRSが印加されている。第１、第２のＭＯＳトランジスタＴ１、Ｔ２はいずれもサブスレッショルド領域で動作するようにバイアスされている。
【００３８】
今、フォトダイオードＰＤに光が当たると光電流が発生し、第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、キャパシタＣには光電流の積分値を対数変換した値と同等の電荷が蓄積される。ここで第５ＭＯＳトランジスタＴ５のゲートにパルスΦＶを与えて、該ＭＯＳトランジスタＴ５をＯＮにするとキャパシタＣへ蓄積された電荷に比例した電流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦにして第４ＭＯＳトランジスタＴ４をＯＮすることでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させることができる。
【００３９】
〈第２実施形態〉
図４に示すように第２実施形態では、第２ＭＯＳトランジスタＴ２のドレインにクロックΦＤを与えることによってキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧をリセット（初期化）するようにし、それによって第４ＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第１実施形態（図３）と同一である。尚、クロックΦＤのハイレベル期間では、キャパシタＣに積分が行なわれ、ローレベル期間では、キャパシタＣの電荷がＭＯＳトランジスタＴ２を通して放電され、キャパシタＣの電圧及び第３ＭＯＳトランジスタＴ３のゲートは略クロックΦＤのローレベル電圧になる（リセット）。この第２実施形態では、第４ＭＯＳトランジスタＴ４を省略できる分、構成がシンプルになる。
【００４０】
〈第３実施形態〉
図５に示すように、第３実施形態は、第１実施形態（図３）に対し第２ＭＯＳトランジスタＴ２とキャパシタＣとの間にｎチャンネル型の第６ＭＯＳトランジスタＴ６をスイッチとして挿入した点が特徴となっている。この第６ＭＯＳトランジスタＴ６のドレインは第２ＭＯＳトランジスタＴ２のソースに接続され、ソースはキャパシタＣに接続され、ゲートには積分時間制御電圧（スイッチング電圧）ФINTが印加されるようになっている。積分時間制御電圧ФINTをハイレベルにして第６ＭＯＳトランジスタＴ６をＯＮした状態でキャパシタＣの積分動作が行なわれる。そして、キャパシタＣの信号を読み出す際には、積分時間制御電圧ФINTをローレベルにして該第６ＭＯＳトランジスタＴ６をＯＦＦにした状態で、第５ＭＯＳトランジスタＴ５をＯＮし、第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通して出力信号線Ｖoutへ読み出す。
【００４１】
信号読み出し後は、第５ＭＯＳトランジスタＴ５をＯＦＦにし、且つ第６ＭＯＳトランジスタＴ６をＯＦＦにした状態で第４ＭＯＳトランジスタＴ４をＯＮさせることによってキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧のリセット（初期化）を行なう。しかる後、第６ＭＯＳトランジスタＴ６をＯＮしてキャパシタＣによる積分を行なう。この第３実施形態では、二次元に配置された全ての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけパルスを与えると全ての画素が同時刻、同時間だけ積分された電荷を各画素のキャパシタＣに蓄積することができる。
【００４２】
〈第４実施形態〉
図６に示すように、第４実施形態は第１実施形態（図３）に対して、第４ＭＯＳトランジスタＴ４を省略するとともに、第２ＭＯＳトランジスタＴ２のドレインにクロックΦＤを与えるようにし、且つその第２ＭＯＳトランジスタのソースとキャパシタＣ間に第６ＭＯＳトランジスタＴ６をスイッチとして挿入した点が相違しており、その他の構成は同一である。第６ＭＯＳトランジスタＴ６はドレインが第２ＭＯＳトランジスタＴ２のソースに接続され、ソースがキャパシタに接続され、ゲートには積分時間制御電圧ФINTが印加されるようになっている。
【００４３】
フォトダイオードＰＤに光が当たると光電流が発生し、ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、キャパシタＣには光電流の積分値を対数変換した値と同等の電荷が蓄積されるが、ここで２次元に配置されたすべての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけＯＮさせるパルスを与えるとすべての画素が同時刻、同時間だけ積分された電荷を各画素のキャパシタＣにそれぞれ蓄積することができる。
【００４４】
次に第５ＭＯＳトランジスタＴ５のゲートにパルスФＶを与え、第５ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積された電荷（この電荷はキャパシタＣの電荷量に依存している）に比例した電流が第３、第４ＭＯＳトランジスタＴ３，Ｔ４を通り、信号出力線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号を読み出すことができる。信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦにし、第６ＭＯＳトランジスタＴ６をＯＮにして第２ＭＯＳトランジスタＴ２のドレインにキャパシタＣの初期化のためのクロックФＤを与えることでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させることができる。
【００４５】
〈第５実施形態〉
図７に示すように、第５実施形態は第３実施形態（図５）に対し、第２ＭＯＳトランジスタＴ２のドレインにクロックФＤを与えるようにしている点が主に相違している。尚、Ｃｓは第２ＭＯＳトランジスタＴ２のソース（第６ＭＯＳトランジスタＴ６のドレイン）に関係するｐｎ接合容量である。
【００４６】
なお、前記接合容量Ｃｓは図２３に示すように、ｎ型半導体基板１００に形成したＰウェル層１０１と第２ＭＯＳトランジスタＴ２のソース領域１０２との間に形成される。ただし、このソース領域１０２は第６ＭＯＳトランジスタＴ６のドレイン領域１０５と兼用になっている。図２３において、１０３は第２ＭＯＳトランジスタＴ２のドレイン領域であり、また１０６は第６ＭＯＳトランジスタＴ６のソース領域である。１０４、１０７はそれぞれ第２、第６ＭＯＳトランジスタＴ２、Ｔ６のゲート電極である。
【００４７】
フォトダイオードＰＤに光が当って光電流が発生すると第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、キャパシタＣには光電流の積分値を対数変換した値と同等の電荷が蓄積されるが、ここで２次元に配置されたすべての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけパルスを与えるとすべての画素が同時刻、同時間だけ積分された電荷を各画素のキャパシタＣにそれぞれ蓄積することができる。
【００４８】
次に第５ＭＯＳトランジスタＴ５のゲートにパルスФＶを与えて、該第５ＭＯＳトランジスタＴ５をＯＮにすると、第３ＭＯＳトランジスタＴ３のゲートへ蓄積された電荷に比例した電流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号を読み出すことができる。また、各画素の積分終了時（第６ＭＯＳトランジスタＴ６がＯＦＦになった後）に第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベルを与え、この第２のＭＯＳトランジスタのソース（第３のＭＯＳトランジスタのドレイン）の初期化、即ち接合容量Ｃｓの初期化（リセット）を行った後、クロックΦＤがハイレベルになったときから接合容量Ｃｓへの積分を開始し、信号読み出し期間に次のフレームの信号を接合容量Ｃｓに蓄積しておく。
【００４９】
そして、全画素の信号（現フレームの信号）を読み出した後、第４ＭＯＳトランジスタＴ４をＯＮにしてキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させる。次に、第４ＭＯＳトランジスタＴ４をＯＦＦにして第６ＭＯＳトランジスタＴ６をＯＮさせ接合容量Ｃｓに蓄積された電荷をキャパシタＣに移し、キャパシタＣの積分を継続させる。これにより同時刻、同時間の積分機能を持ち、且つ動画にも対応できる。特に、積分時間の一部（接合容量Ｃｓへの積分）を読み出しと並行して行なうことにより撮像時間を短縮でき、ＴＶレートでの動画撮像が可能となる。
【００５０】
〈第６実施形態〉
図８に示すように、第６実施形態は第１実施形態（図３）に比し、第４ＭＯＳトランジスタＴ４のゲートにリセット電圧として所定の直流電圧ＲＳＴ（ＤＣ）を常時印加するようにした点が相違しており、その他の構成は第１実施形態と同一である。本実施形態では、常時ＯＮする第４ＭＯＳトランジスタＴ４が抵抗と等価になり、キャパシタに所定値の抵抗が接続されていることになる。このためキャパシタの初期値が、その抵抗によって決まることになる。換言すれば、第４ＭＯＳトランジスタＴ４のゲート電極に加える直流電圧を可変することによって初期値を調整できる。
【００５１】
〈第７実施形態〉
図９に示すように、第７実施形態は第１実施形態（図３）に対し、キャパシタとして２つのキャパシタＣ１、Ｃ２が設けられている点と、それらの間にｎチャンネルＭＯＳトランジスタより成る第６ＭＯＳトランジスタＴ６をスイッチとして接続している点が相違し、その他の構成は第１実施形態と同様である。図９において、第２ＭＯＳトランジスタＴ２のソースと直流電圧Ｖssとの間に第１キャパシタＣ１が接続されその第１キャパシタＣ１の一端と第２ＭＯＳトランジスタＴ２のソースに第６ＭＯＳトランジスタＴ６のドレインが接続されている。そして、この第６ＭＯＳトランジスタＴ６のソースと直流電圧Ｖssとの間に第２のキャパシタＣ２が接続されている。また、この第２キャパシタＣ２と第６ＭＯＳトランジスタＴ６のソースに増幅用の第３ＭＯＳトランジスタＴ３のゲートが接続されている。
【００５２】
フォトダイオードＰＤに光が当って光電流が発生すると第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、第１キャパシタＣ１には光電流の積分値を対数変換した値と同等の電荷が蓄積される。そして、第６ＭＯＳトランジスタＴ６をＯＮすると、第１キャパシタＣ１で積分された電荷が第２キャパシタＣ２へ移送される。このとき、第２キャパシタＣ２の容量を第１キャパシタＣ１の容量に比し充分大きく選んでおけば、第１キャパシタＣ１の電荷は殆ど第２キャパシタＣ２へ移送される。従って、第１キャパシタＣ１について見れば、リセットされたと等価である。電荷を第２キャパシタＣ２へ転送後、積分を続行する。
【００５３】
次に、第６ＭＯＳトランジスタＴ６をＯＦＦにし、第５ＭＯＳトランジスタＴ５のゲートにパルスФＶを与えて、第５ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積（この電荷は第２キャパシタＣ２の電荷量に依存している）された電荷に比例した電流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した出力電流を読み出すことができる。信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦにして第４ＭＯＳトランジスタＴ４をＯＮすることで第２キャパシタＣ２及びＭＯＳトランジスタＴ３のゲート電圧を初期化させることができる。この実施形態では、全ての画素の第６ＭＯＳトランジスタＴ６の制御を同一に行なうことにより、全画素の積分タイミング（従って積分時間）を同一にできる。
【００５４】
〈第８実施形態〉
図１０に示すように、第８実施形態では、第７実施形態（図９）に対し、第２ＭＯＳトランジスタＴ２のドレインに直流電圧がクロックФＤを印加することによって第４ＭＯＳトランジスタＴ４を削除している点が第７実施形態と相違しているだけで、その他の接続構成は同一である。この実施形態では、第１キャパシタＣ１の積分、その積分電荷の第２キャパシタＣ２への転送、及び第２キャパシタＣ２の内容の読み出しについては第７実施形態と同じである。
【００５５】
信号の読み出しが終わってキャパシタＣ２のリセットを行なうとき、第６ＭＯＳトランジスタＴ６をＯＮした状態で第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベル電圧を与えることによって第１キャパシタＣ１の電荷が第２ＭＯＳトランジスタＴ２を通して放電されるとともに、第２キャパシタＣ２の電荷が第６ＭＯＳトランジスタＴ６及び第２ＭＯＳトランジスタＴ２を通して放電され、第１、第２キャパシタＣ１、Ｃ２が同様に前記クロックФＤのローレベル電圧に設定（初期化）される。
【００５６】
〈第９実施形態〉
図１１に示すように、第９実施形態では、第７実施形態（図９）に対し、第２ＭＯＳトランジスタＴ２のドレインに直流電圧でなく、クロックФＤを印加するようにしている点が相違しているだけで、他の部分は第７実施形態と同一である。この実施形態では、第１、第２キャパシタＣ１、Ｃ２のリセット（初期化）を互いに独立に行なう。即ち、第１キャパシタＣ１のリセットは第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベル電圧を印加することによって行ない、第２キャパシタＣ２のリセットは第４ＭＯＳトランジスタＴ４をＯＮして行なう。
【００５７】
フォトダイオードＰＤに光が当って光電流が発生すると第１ＭＯＳトランジスタＴ１のゲートには、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を対数変換した値の電圧が発生する。この電圧により、第１キャパシタＣ１には光電流の積分値を対数変換した値と同等の電荷が蓄積される。従って、全ての第２ＭＯＳトランジスタＴ２のドレインに同時刻、同時間だけクロックΦＤのローレベルを与えてキャパシタＣ１への積分を開始し、その後全ての第６ＭＯＳトランジスタＴ６をＯＮすると第１キャパシタＣ１で積分された電荷が第２キャパシタＣ２へ移送される。ここで２次元に配置されたすべての画素の第６ＭＯＳトランジスタＴ６のゲートに同時刻、同時間だけパルスを与えるとすべての画素が同時刻、同時間だけ積分された電荷を各画素の第２キャパシタＣ２にそれぞれ蓄積することができる。
【００５８】
次に第５ＭＯＳトランジスタＴ５のゲートにパルスΦＶを与え、該ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積された電荷（この電荷は第２キャパシタＣ２の電荷量に依存している）に比例した信号が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。このようにして入射光量の対数値に比例した信号を読み出すことができる。また、各画素の積分終了時（第６ＭＯＳトランジスタＴ６がＯＦＦになった後）に第２ＭＯＳトランジスタＴ２のドレインにクロックФＤのローレベル電圧を与え、第１キャパシタＣ１の初期化を行った後、信号読み出し期間に次のフレームの信号を第１キャパシタＣ１に蓄積しておく。
【００５９】
そして、全画素の信号を読み出した後、第４ＭＯＳトランジスタＴ４をＯＮにして第２キャパシタＣ２及び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化させる。次に、第６ＭＯＳトランジスタＴ６をＯＮさせ第１キャパシタＣ１に蓄積された電荷を第２キャパシタＣ２に移し、積分を継続させる。これにより全画素が同時刻、同時間の積分機能を持ち、且つ動画にも対応できる。
【００６０】
以上説明した第１〜第９実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を全てｎチャンネル型のＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てｐチャンネル型のＭＯＳトランジスタで構成してもよい。図１４〜図２２には、上記第１〜第９実施形態をｐチャンネルＭＯＳトランジスタで構成した例である第１０実施形態〜第１８実施形態を示している。そのため図１２〜図２２では接続の極性や印加電圧の極性が逆になっている。例えば、図１４（第１０実施形態）において、フォトダイオードＰＤはアノードが直流電圧ＶDDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインとゲートに接続され、また第２ＭＯＳトランジスタのゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは直流電圧Ｖssに接続されている。
【００６１】
この場合、直流電圧ＶssとＶDDは、Ｖss＞ＶDD となっており、図３（第１実施形態）と逆である。また、キャパシタＣの出力電圧は初期値が高い電圧で、積分によって降下する。また、第４ＭＯＳトランジスタＴ４や第５ＭＯＳトランジスタＴ５をＯＮさせるときには、低い電圧をゲートに印加する。以上の通り、ｎチャンネル型のＭＯＳトランジスタを使った場合に比し、ｐチャンネル型ＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１４〜図２２については図面で示すのみで、その構成や動作についての説明は省略する。
【００６２】
尚、これらの第１０〜第１８実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１２に示し、その電圧増幅回路部分を抜き出して図１３に示している。図１２については、図１と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。図１２に示すように、列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してｐチャンネルＭＯＳトランジスタＱ１とｐチャンネルＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶSS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、トランジスタＱ１は画素内のｐチャンネル型の第３ＭＯＳトランジスタＴ３と共に図１３（ａ）に示すような増幅回路を構成している。
【００６３】
この場合、ＭＯＳトランジスタＱ１は第３ＭＯＳトランジスタＴ３の負荷抵抗となっている。従って、このトランジスタＱ１のソースに接続される直流電圧ＶSS’と、第３ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶDD’との関係は、ＶDD’＜ＶSS’であり、直流電圧ＶDD’は例えばグランド電圧（接地）である。トランジスタＱ１のドレインはトランジスタＴ３に接続され、ゲートには直流電圧が印加されている。ｐチャンネルＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。画素内の第５ＭＯＳトランジスタＴ５を考慮すると、図１３（ａ）の回路は図１３（ｂ）のように表わされる。
【００６４】
【発明の効果】
以上説明したように本発明によれば、キャパシタで積分するようにしているので、光源の変動成分やノイズ成分を除去できるとともに、増幅により所望の信号が大きく得られるので、Ｓ／Ｎが向上した高品質の撮像信号を得ることができるとともに、後続回路での信号処理が楽になる。また、光電流を対数変換することによりダイナミックレンジが広くなる。また、各画素ごとに光電変換手段とキャパシタと増幅器と導出手段が設けられているので、より正確に安定した信号読み出しが可能である。更に、能動素子をＭＯＳトランジスタで構成することにより周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等と共にワンチップ上に形成することができ、例えばワンチップカメラの実現に有用となる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図
【図２】図１の一部の回路図
【図３】本発明の第１実施形態の１画素の構成を示す回路図
【図４】本発明の第２実施形態の１画素の構成を示す回路図
【図５】本発明の第３実施形態の１画素の構成を示す回路図
【図６】本発明の第４実施形態の１画素の構成を示す回路図
【図７】本発明の第５実施形態の１画素の構成を示す回路図
【図８】本発明の第６実施形態の１画素の構成を示す回路図
【図９】本発明の第７実施形態の１画素の構成を示す回路図
【図１０】本発明の第８実施形態の１画素の構成を示す回路図
【図１１】本発明の第９実施形態の１画素の構成を示す回路図
【図１２】画素内の能動素子をｐチャンネルＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図
【図１３】図１２の一部の回路図
【図１４】本発明の第１０実施形態の１画素の構成を示す回路図
【図１５】本発明の第１１実施形態の１画素の構成を示す回路図
【図１６】本発明の第１２実施形態の１画素の構成を示す回路図
【図１７】本発明の第１３実施形態の１画素の構成を示す回路図
【図１８】本発明の第１４実施形態の１画素の構成を示す回路図
【図１９】本発明の第１５実施形態の１画素の構成を示す回路図
【図２０】本発明の第１６実施形態の１画素の構成を示す回路図
【図２１】本発明の第１７実施形態の１画素の構成を示す回路図
【図２２】本発明の第１８実施形態の１画素の構成を示す回路図
【図２３】上記第５実施形態における接合容量の構造を示す図
【図２４】従来例の１画素の構成を示す回路図
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
ＰＤ フォトダイオード
Ｔ１〜Ｔ６ 第１〜第６ＭＯＳトランジスタ
Ｃ キャパシタ
Ｃ１、Ｃ２ 第１、第２キャパシタ
Ｃｓ 接合容量
Claims (14)
- 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
光電変換素子と、
前記光電変換素子の出力電流を対数変換した電圧に変換する対数変換手段と、
第１電極と第２電極と制御電極とを備え、この制御電極に前記対数変換手段の出力電圧が印加されるトランジスタと、
一端が前記トランジスタの第２電極から出力電流を受けるキャパシタと、
前記キャパシタの出力を増幅する増幅器の一部を構成しており、第１電極と第２電極と前記キャパシタの出力が印加される制御電極とを有する増幅用トランジスタと、
増幅された信号を画素列毎に設けられた出力信号線へ導出する導出路と、
前記キャパシタへの電流入力路に設けられた第１スイッチと、を備えており、
前記増幅用トランジスタの第２電極に通じる出力信号線に接続され画素列毎に設けられ、前記増幅用トランジスタとともに増幅器を構成する負荷抵抗をさらに備え、
前記増幅器は、前記キャパシタからの出力を前記キャパシタに蓄積された電荷に比例して電流増幅するものであり、また、前記導出路は、全画素の中から所定の画素行を順次選択し、選択された行の各画素から増幅された信号を対応する出力信号線に導出する第２スイッチを含んでおり、
前記第１スイッチを同時にオンすることで全画素の前記キャパシタへの積分が開始され、前記第１スイッチがオンしている時間によって前記キャパシタへの積分時間が制御される
ことを特徴とする固体撮像装置。 - 前記負荷抵抗は、前記増幅用トランジスタの第２電極に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタである
ことを特徴とする請求項１に記載の固体撮像装置。 - 前記増幅用トランジスタがｎチャンネルＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位である
ことを特徴とする請求項２に記載の固体撮像装置。 - 前記増幅用トランジスタがｐチャンネルＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位である
ことを特徴とする請求項２に記載の固体撮像装置。 - 前記トランジスタの第２電極と前記第１スイッチとの間に一端が接続される第２キャパシタをさらに備え、前記第２キャパシタは前記第１スイッチがオフしている間に積分を行う
ことを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極が直流電圧に接続されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電荷に基づく信号を積分するキャパシタと、
前記キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
前記キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートに直流電圧が印加されて常時ＯＮする第４ＭＯＳトランジスタと、
第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極が出力信号線に接続されゲート電極が行選択線に接続された読み出し用の第５ＭＯＳトランジスタと、から成り、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続されるとともに第１電極が直流電圧に接続されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
第１電極が第２ＭＯＳトランジスタの第２電極に接続されゲートにスイッチング電圧が印加される第６ ＭＯＳトランジスタと、
一端が第６ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと、
前記キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
前記キャパシタの前記一端に第１電極が接続され第２電極が直流電圧に接続されているとともにゲートにリセット信号が入力されたときＯＮして前記キャパシタを初期状態にリセットする第４ＭＯＳトランジスタと、
第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極が出力信号線に接続されゲート電極が行選択線に接続された読み出し用の第５ＭＯＳトランジスタと、から成り、
第６ＭＯＳトランジスタをＯＦＦして前記キャパシタの積分を停止した状態で前記キャパシタに蓄積された電荷に基づく信号を第３ＭＯＳトランジスタで増幅して読み出すようにしており、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
一端が第１スイッチを介して第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと、
ゲートが前記キャパシタの一端に接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチと、から成り、
第１スイッチをＯＮ状態にして前記キャパシタへ第２ＭＯＳトランジスタの出力電流を供給して信号の積分を行ない、第１スイッチをＯＦＦした状態で第２スイッチをＯＮして前記キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ導出し、その後、第１スイッチをＯＮ状態にして第２ＭＯＳトランジスタの第１電極に印加される前記クロックのリセット電圧期間に第２ＭＯＳトランジスタと第１スイッチを通して前記キャパシタの初期化を行なうようにしており、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
一端が第１スイッチを介して第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分するキャパシタと、
ゲートが前記キャパシタの一端に接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
一端が前記キャパシタの一端に接続され他端が直流電圧に接続されゲートにリセット信号が入力される第４ＭＯＳトランジスタと、
一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチと、から成り、
第１スイッチをＯＦＦして前記キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ読み出しているときに第２ＭＯＳトランジスタの第１電極のクロックのリセット電圧期間に前記第２ＭＯＳトランジスタの第２電極に関係するｐｎ接合容量をリセットし、前記クロックの他のレベル期間に前記ｐｎ接合容量への信号の積分を開始させ、前記キャパシタの信号の読み出し終了後に第１スイッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キャパシタへ移送するとともに該キャパシタの積分を続行するようにしており、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極に直流電圧が印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと、
一端が第１キャパシタの一端に接続された第１スイッチと、第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと、
第２キャパシタの前記一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
第２キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートにリセット信号が入力される第４ＭＯＳトランジスタと、
一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチとから成り、
第１スイッチをＯＦＦ状態にして第２キャパシタの信号を第３ＭＯＳトランジスタで増幅して出力信号線へ読み出しているときに第１キャパシタで次の積分を開始し、前記読み出し終了後、第４ＭＯＳトランジスタをＯＮして第２キャパシタをリセットした後、第１スイッチをＯＮして第１キャパシタの電荷を第２キャパシタへ転送するとともに第２キャパシタの積分を続行するようにしており、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと、
一端が第１キャパシタの一端に接続された第１スイッチと、第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと、
第２キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチと、から成り、
第１キャパシタで積分された電圧を第１スイッチをＯＮして第２キャパシタに転送することで第１キャパシタのリセットを行ない、次いで第１スイッチをＯＦＦして第２キャパシタの電荷に基づく信号を第３ＭＯＳトランジスタで増幅して前記出力信号線へ読み出しているときに第１キャパシタで次の積分を行なうようにしており、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、
フォトダイオードと、
前記フォトダイオードの一方の電極に第１電極とゲート電極が接続されサブスレッショルド領域で動作する第１ＭＯＳトランジスタと、
ゲートが第１ＭＯＳトランジスタのゲートに接続され第１電極にクロックが印加されサブスレッショルド領域で動作する第２ＭＯＳトランジスタと、
一端が第２ＭＯＳトランジスタの第２電極に接続され他端が直流電圧に接続され前記フォトダイオードで発生した光電流に基づく信号を積分する第１キャパシタと、
一端が第１キャパシタの一端に接続された第１スイッチと、
第１スイッチの他端に一端が接続され他端が直流電圧に接続された第２キャパシタと、
第２キャパシタの一端にゲートが接続され第１電極が直流電圧に接続される第３ＭＯＳトランジスタと、
第２キャパシタの一端に第１電極が接続され第２電極が直流電圧に接続されゲートにリセット電圧が印加される第４ＭＯＳトランジスタと、
一端が第３ＭＯＳトランジスタの第２電極に接続され他端が出力信号線に接続された第２スイッチと、から成り、
第１スイッチをＯＦＦした状態で第２キャパシタの信号を第３ＭＯＳトランジスタで増幅して読み出しているときに第２ＭＯＳトランジスタの第１電極に印加されるクロックのリセット電圧レベル期間に第１キャパシタをリセットし、前記クロックの他のレベル期間に第１キャパシタの積分を開始し、読み出し終了後第４ＭＯＳトランジスタをＯＮして第２キャパシタをリセットし、次に第１スイッチをＯＮして第１キャパシタの電荷を第２キャパシタへ転送するとともに第２キャパシタの積分を継続するようにしており、
前記画素に対し前記出力信号線を介して接続され前記第３ＭＯＳトランジスタのソース側で前記第３ＭＯＳトランジスタの負荷抵抗を成し、前記第３ＭＯＳトランジスタとともに増幅器を構成するＭＯＳトランジスタを更に備えている
ことを特徴とする固体撮像装置。 - 画素マトリクスの列ごとに前記負荷抵抗を成す前記ＭＯＳトランジスタが備えられ、前記負荷抵抗を成す各ＭＯＳトランジスタは、自身が備えられた列に含まれる各画素の第５ＭＯＳトランジスタに接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続されたゲートとを有する
ことを特徴とする請求項６または請求項７に記載の固体撮像装置。 - 画素マトリクスの列ごとに前記負荷抵抗を成す前記ＭＯＳトランジスタが備えられ、前記負荷抵抗を成す各ＭＯＳトランジスタは、自身が備えられた列に含まれる各画素の第２スイッチに接続された第１電極と、直流電圧に接続された第２電極と、直流電極に接続されたゲートとを有する
ことを特徴とする請求項８〜請求項１２のいずれかに記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025198A JP3724188B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
| US09/283,644 US6836291B1 (en) | 1998-04-30 | 1999-04-01 | Image pickup device with integral amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025198A JP3724188B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11313257A JPH11313257A (ja) | 1999-11-09 |
| JP3724188B2 true JP3724188B2 (ja) | 2005-12-07 |
Family
ID=14781580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025198A Expired - Fee Related JP3724188B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724188B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975355B1 (en) * | 2000-02-22 | 2005-12-13 | Pixim, Inc. | Multiple sampling via a time-indexed method to achieve wide dynamic ranges |
| JP3493405B2 (ja) * | 2000-08-31 | 2004-02-03 | ミノルタ株式会社 | 固体撮像装置 |
| WO2003005707A1 (en) | 2001-07-03 | 2003-01-16 | Sony Corporation | Solid-state imaging device and its driving method |
| JP3882702B2 (ja) | 2002-07-12 | 2007-02-21 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| JP4013700B2 (ja) * | 2002-08-26 | 2007-11-28 | コニカミノルタホールディングス株式会社 | 撮像装置 |
| US7205593B2 (en) | 2002-09-13 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | MOS image pick-up device and camera incorporating the same |
| JP3948433B2 (ja) * | 2003-05-21 | 2007-07-25 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| US7545412B2 (en) | 2003-09-09 | 2009-06-09 | Konica Minolta Holdings, Inc. | Image-sensing apparatus with a solid-state image sensor switchable between linear and logarithmic conversion |
| JP4371797B2 (ja) | 2003-12-12 | 2009-11-25 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| JP4581792B2 (ja) | 2004-07-05 | 2010-11-17 | コニカミノルタホールディングス株式会社 | 固体撮像装置及びこれを備えたカメラ |
| JP4485371B2 (ja) | 2005-01-06 | 2010-06-23 | パナソニック株式会社 | 固体撮像装置 |
| JP4743839B2 (ja) | 2005-02-15 | 2011-08-10 | キヤノン株式会社 | 撮像装置 |
| CN101142812A (zh) * | 2005-03-15 | 2008-03-12 | 欧姆龙株式会社 | 图像处理装置和方法、程序、及记录介质 |
| US7399951B2 (en) | 2005-03-29 | 2008-07-15 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device |
| JP2006287343A (ja) | 2005-03-31 | 2006-10-19 | Konica Minolta Holdings Inc | 固体撮像装置 |
| KR100957948B1 (ko) | 2008-02-19 | 2010-05-13 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
| EP2290403A1 (en) * | 2009-08-28 | 2011-03-02 | Paul Scherrer Institut | X-ray detector with integrating readout chip for single photon resolution |
-
1998
- 1998-04-30 JP JP12025198A patent/JP3724188B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11313257A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493405B2 (ja) | 固体撮像装置 | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| US6493030B1 (en) | Low-noise active pixel sensor for imaging arrays with global reset | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| USRE43314E1 (en) | Compact active pixel with low-noise image formation | |
| EP0988749A1 (en) | Compact low-noise active pixel sensor with progressive row reset | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JPH09233392A (ja) | 光電変換装置 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| US7619671B2 (en) | Method, apparatus and system for charge injection suppression in active pixel sensors | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| JP3740840B2 (ja) | 固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JPH11298798A (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JP2006287343A (ja) | 固体撮像装置 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 | |
| JP2001268442A (ja) | 固体撮像装置 | |
| JPH08251488A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |