JP3720697B2 - バンプ付電子部品の実装構造 - Google Patents
バンプ付電子部品の実装構造 Download PDFInfo
- Publication number
- JP3720697B2 JP3720697B2 JP2000332428A JP2000332428A JP3720697B2 JP 3720697 B2 JP3720697 B2 JP 3720697B2 JP 2000332428 A JP2000332428 A JP 2000332428A JP 2000332428 A JP2000332428 A JP 2000332428A JP 3720697 B2 JP3720697 B2 JP 3720697B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- electronic component
- circuit board
- ceramic circuit
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バンプ付電子部品をセラミック基板に実装するバンプ付電子部品の実装構造に関するものである。
【０００２】
【従来の技術】
従来、バンプ付きの電子部品は、例えばＩＣチップ、ＳＡＷフィルタなどが例示でき、ＩＣチップやＳＡＷフィルタ素子本体の実装表面に形成された各種電極にボンディングワイヤのファーストボンディングを利用してバンプを形成していた。
【０００３】
このようなバンプ付きの電子部品は、セラミック回路基板の表面に成形した表面配線導体の一部である電極パッドに当接させて、熱を供給しながら超音波を印加して両者を接合していた。
【０００４】
図２において、符号３はセラミック回路基板であり、符号４は電極パッドであり、符号２ａは電子部品本体、符号２ｂはバンプであり、両者を合わせて単に電子部品２という。
【０００５】
実際のバンプ２ｂと電極パッド４との強度は、１バンプあたり、１００ｇｆ弱であり、その強度を補うために電子部品２とセラミック回路基板３との間隙には、アンダーフィルと言われル系樹脂部材４０が充?・配置されていた。
このアンダーフィルの樹脂部材４０は、エポキシ樹脂層などから成り、電子部品２ａの下面の隙間を含むバンプ２ｂと電極パッド４との接合部を完全に包み込んで補強するものである。これにより、接合強度の補強とともに水分などの異物の侵入を防止しようとしていた（特開平４−９１４４３号、特開平９−２７０４４３号）。
【０００６】
【発明が解決しようとする課題】
しかしながら、アンダーフィルの樹脂部材４０として一般的に使用されている酸無水系エポキシ樹脂層であり、セラミック回路基板３との密着強度が弱く、この樹脂部材４０とセラミック回路基板３との界面部分に、微小な剥離が生じてしまう。この結果、セラミック回路基板３上の電極パッド４が露出してしまい、例えばこの材料のＡｇ系の材料を用いた場合、高温多湿の雰囲気下で電界が印加されると、マイグレーションにより、隣接しあう電極パッド４間が短絡するという欠点があった。例えば、電極パッド４間の間隔が５０μｍで印加電圧が５Ｖ、８５℃、湿度８５％の条件下では、５００時間程度で短絡が発生してしまう。
【０００７】
セラミックとの密着性を考慮して、エポキシ樹脂成分に、フェノール系樹脂を添加したものも知られているが、フェノール系樹脂は、一般的にガラス転移温度（Ｔｇ）が１００℃以下と低く、また、ガラス転移温度前の熱膨張係数（α１）が３０×１０-6／℃から、ガラス転移温度後の熱膨張係数（α２）が１０５×１０-6／℃と急変してしまう。このようなフェノール系樹脂を含有させて樹脂成分では全体の熱膨張係数を制御することが困難である。仮に、樹脂部材４０にフェノール系樹脂を用いると、−４０℃及び１２５℃の温度サイクル試験において、ガラス転移温度前後の熱膨張係数α１とα２との間で挙動するため、その結果、バンプ２ｂと電極パッド４との接合を引き離すように働き、両者のオープン不良が発生していた。
【０００８】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、温度サイクル試験等におけるオープン不良の発生を防止し、電極パッド間のマイグレーション不良を有効に防止できるバンプ付電子部品の実装構造を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、表面にＡｇ系材料から成る電極パッドが形成されたセラミック回路基板上に、実装面にバンプが形成された電子部品を、前記電極パッドに前記バンプを直接接続させることにより実装するとともに、前記セラミック回路基板と電子部品の実装面との間に樹脂部材を介在させたバンプ付電子部品の実装構造において、
前記樹脂部材は複数の樹脂層を積層して成り、前記セラミック回路基板側の樹脂層を、前記電極パッドを被覆し且つ厚みが前記電子部品の実装面と前記セラミック回路基板との間隙の５０％未満であるフェノール系樹脂層により形成し、前記電子部品側の樹脂層を、前記フェノール樹脂を被覆する酸無水物系エポキシ樹脂層で形成したことを特徴とするバンプ付電子部品の実装構造である。
【００１０】
【作用】
本発明によれば、電子部品の実装面とセラミック回路基板との間隙には、少なくともバンプと電極パッドとの接合部を被覆するようにセラミック回路基板側にフェノール系樹脂層が配置され、さらに、電子部品側にエポキシ樹脂層が配置されて積層構造となっている。このフェノール系樹脂層は、少なくとも電極パッドを被覆するように形成されており、電子部品の実装面とセラミック回路基板との間隙の５０％未満の厚みで形成されている。フェノール系樹脂層は、セラミック回路基板との濡れ性が良好で、基板との密着性が良好であり、フェノール系樹脂層とセラミック回路基板との界面から浸入する水分等を有効に防止できる。これより、電極パッドのマイグレーションなどによる短絡、腐食を有効に防止できる。
【００１１】
また、フェノール系樹脂層と電子部品の実装面との隙間に、ガラス転移温度（Ｔｇ）が１６０℃と高い酸無水物系のエポキシ樹脂層が配置されている。この酸無水物系のエポキシ樹脂層は、上述の−４０℃及び１２５℃の温度サイクル試験において、オープン不良を発生することはない。これは熱的な挙動の少ないエポキシ樹脂層によって、フェノール系樹脂層の熱的挙動を抑え込むことになる。
【００１２】
なお、フェノール系樹脂層と酸無水物系エポキシ樹脂層は、相溶性が良好であるため、これらの樹脂層の境界で密着不良が起こることはない。
【００１３】
少なくとも、フェノール系樹脂層によるセラミック回路基板との密着性、耐湿性が良好な特性を享受し、従来の課題であったフェノール系樹脂層の熱膨張係数による応力は、フェノール系樹脂層と電子部品の実装面との隙間で、フェノール系樹脂層の体積を減少しているため、熱膨張量を小さく抑えている。そして、熱挙動が安定な酸無水物系エポキシ樹脂層で、フェノール系樹脂層被覆するように配置されているため、回路基板と電子部品とのオープン不良を有効に抑えている。
【００１４】
【発明の実施の形態】
以下、本発明のバンプ付電子部品の実装構造を図面に基づいて説明する。
【００１５】
図１は本発明の実装構造を示す断面図である。
【００１６】
図１において、符号３はセラミック回路基板である。回路基板３の表面は、銀などの導体から成る電極パッド４が被着形成されている。また、電子部品２ａは、ＩＣチップやＳＡＷフィルタなどの電子部品本体であり、この電子部品２ａの実装面には電極が形成されており、この電極上にＡｕボンディングワイヤなどを利用して、ファーストボンディングを用いてバンプ２ｂが形成される。これにより、バンプ２ｂが付着した電子部品２ａが形成される。尚、バンプ付きの電子部品を単に、電子部品２という。
【００１７】
このような電子部品２は、セラミック回路基板３の電極パッド４にバンプ２ｂが当接するように位置決め、載置し、超音波熱圧着により接合される。即ち、電子部品２はフェースボンディングにより接合される。
【００１８】
また、セラミック回路基板３の表面と、電子部品本体２ａの実装面との間隙、即ち、電極、バンプ２ｂの高さ及び電極パッド４の厚み相当分の間隙には、セラミック回路基板３側から、フェノール系樹脂層５、酸無水物系のエポキシ樹脂層組成物６が積層して配置されている。即ち、この間隙には樹脂部材が積層状態で配置されている。
【００１９】
バンプ２ｂの材料としては、Ａｕワイヤーにより形成されるが、その他にＰｄ、Ｐｔ、Ｃｕ、Ｎｉ、半田等、あるいはこれらの合金のバンプ突起部を形成するように、薄膜・厚膜技法で形成しても構わない。また、その表面に金メッキ処理などを行なっても構わない。
【００２０】
セラミック回路基板３は、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3単結晶、表面酸化シリコンのＳＯＳ基板、ガラス、石英等の耐熱性を有する絶縁基板及びその表面に電極パッド４を含む表面配線導体が形成されている。この電極パッド４を含む表面配線導体は、Ａｇを主成分としＰｔ等の添加した導電性ペーストの印刷焼き付けにより形成される。また、セラミック回路基板３上の電極パッド４以外に図示していないがオーバーコートガラスを形成しても良い。
【００２１】
フェノール系樹脂層６は、フェノール系エポキシ樹脂組成物からなり、例えば、ビスフェノールＡ系エポキシ樹脂、ビスフェノールＦ系エポキシ樹脂、ノボラック系エポキシ樹脂、脂環式エポキシ樹脂、ビフェニル構造またはナフタレン構造を持つエポキシ樹脂等が挙げられる。これらは１種のみを用いても良いし、２種以上を併用しても良い。ただし、硬化物のガラス転移温度（Ｔｇ）、耐湿性等の物性を考慮して、ビフェニル構造を持つエポキシ樹脂層および／またはナフタレン構造を持つエポキシ樹脂層を用いることが好ましい。
【００２２】
エポキシ樹脂層５は、酸無水物系エポキシ樹脂層組成物が例示でき、例えば、無水マレイン酸、無水コハク酸、無水フタル酸、無水テトラヒドロフタル酸、無水ヘキサヒドロフタル酸、メチルテトラヒドロ無水フタル酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物、ビフェニルテトラカルボン酸二無水物、ビフェニルエーテルテトラカルボン酸二無水物等のエポキシ樹脂が用いられる。
【００２３】
このような積層構造の樹脂部材のうち、セラミック回路基板３の少なくとも電極パッド４を被覆するフェノール系樹脂層は、セラミック回路基板３と濡れ性がよく、しかもセラミック回路基板３との密着性が良好である。
【００２４】
また、このような積層構造の樹脂部材のうち、電子部品２側に配置され、且つ、フェノール系樹脂層６を覆うエポキシ樹脂層５は、ガラス転移点温度が比較的高く、熱サイクル試験において−４０〜１２５℃においては熱膨張係数が比較的安定しており、特にセラミック回路基板３側のフェノール系樹脂層６の熱膨張による挙動を抑え込むこときができる。これは、フェノール系樹脂層６の体積が少ない程、フェノール系樹脂層６による熱膨張の応力を有効に抑え込める。本発明では、セラミック回路基板３と電子部品本体２ａの実装面との間隔１００%に対して、フェノール系樹脂層６の膜厚を５０％未満とすることが重要となる。例えば、セラミック回路基板３と電子部品２ａの実装面との間隔が４０μｍであるならば、フェノール系樹脂層６の厚みは、２０μｍ未満とする。
次に、本発明のバンプ付き電子部品の実装構造の実装方法を説明する。
【００２５】
電子部品２のバンプ２ｂの形成方法は、まず、Ａｕなどの金属ワイヤをクランパで挟んで、セラミックスやルビーで作られたキャピラリーに通し、通したＡｕワイヤの先端に溶融ボールを形成する。次に、予熱されている電子部品本体２ａの電極（図示せず）上に溶融ボールを押圧し、超音波振動を加え、温度、圧力、超音波振動の作用によって、溶融ボールを電極に接合する。クランパでＡｕワイヤを挟んで上昇させ、Ａｕワイヤを引きちぎって２段突起形状バンプ２ｂを形成する。
【００２６】
セラミック回路基板３の表面側上に、電極パッド４となるＡｇなどの導電性ペーストを所定パターンで印刷し、焼き付けにより形成する。尚、未焼成状態のセラミック回路基板上に電極パッド４となる導体膜を印刷し、セラミック回路基板と一体的に焼成しても構わない。
【００２７】
次に、セラミック回路基板３上に、フェノール系樹脂層６となる塗膜を上述したフェノール系樹脂成分からなる樹脂ペーストをスクリーン印刷により形成する。このとき、この塗膜は、電極パッド４を覆うようにする。
【００２８】
フェノール系樹脂層６の厚さは１０μｍ程度とし、例えば２段突起形状のバンプ２ｂの先端突起の高さよりも、塗膜の厚みが薄くなるように形成する。この後、セラミック回路基板３を１００℃まで加熱する。
【００２９】
次に、バンプが形成された電子部品２を、フェノール系樹脂層６で覆われた電極パッド４とバンプ２ｂの先端とが当接するようにボンダーマシンで位置合わせを行い、電子部品２とセラミック回路基板３とを超音波熱圧着で接合する。
【００３０】
即ち、第１ステップで、低荷重で弱い超音波を与え、バンプ２ｂの先端が電極パッド４にまで到達するようにし、第２のステップで、１回目より強い荷重で、１回目よりも強い超音波を用いて、バンプ２ｂの高さを所定の高さまでつぶし、バンプ２ｂと電極パッド４との完全な接合を行う。
【００３１】
超音波熱圧着の条件は、超音波出力が０．１５Ｗ／バンプ、印加荷重が４０ｇｆ／バンプとし、電子部品本体２ａの実装面とセラミック回路基板３との隙間が４０μｍ〜４５μｍになるまで、超音波及び荷重を印加する。
【００３２】
このときの位置合わせの方法として、電子部品２とセラミック回路基板３とにそれぞれ位置合わせ用のマークを設け、対応するマーク同士を一致させることにより位置合わせしても良い。
【００３３】
次に、所定の硬化条件よりも緩やかな条件（１００℃×２時間）でフェノール系樹脂層６を硬化させ、半硬化状態に保った後、所定の硬化条件（１５０℃×２時間）で本硬化する。
【００３４】
次に、電子部品２とセラミック回路基板３との間の隙間に、酸無水物系のエポキシ樹脂層５を充?する。この後、酸無水物系のエポキシ樹脂層５を所定の硬化条件（１５０℃×１時間）で硬化して、電子部品２及びセラミック回路基板３との接合が完成する。
【００３５】
ここで、フェノール系樹脂層６と酸無水物系のエポキシ樹脂層５間の密着性を向上するために、フェノール系エポキシ樹脂層６を半硬化状態にし、この後酸無水物系のエポキシ樹脂層５を充填し、両樹脂層５，６を同時に本硬化する方法を用いても良い。
【００３６】
本発明によれば、電子部品本体２ａのバンプ２ｂが、セラミック回路基板３との密着性が良好であるフェノール系樹脂層６で覆われている。そして、フェノール系樹脂層６とセラミック回路基板３の密着性が良好であるため、全体として積層構造の樹脂部材とセラミック回路基板３との界面に水分等などが侵入することがない。
【００３７】
また、フェノール系樹脂層６と電子部品２ａとの間隙には、ガラス転移温度（Ｔｇ）が１６０℃と比較的高い、酸無水物系のエポキシ樹脂層５が充填されている。このため、−４０℃及び１２５℃の温度サイクル試験において、フェノール系樹脂層６の熱膨張による挙動を、エポキシ樹脂層６で有効に抑え込め、電子部品本体２ａのバンプ２ｂと電極パッド４との間を引き離す力により発生するオープン不良を未然に防止することができる。
【００３８】
なお、フェノール系樹脂層６と酸無水物系のエポキシ樹脂層５は、相溶性が良好であるため、これらの樹脂層の境界で密着不良が起こることはなく、また、フェノール系樹脂層６と電子部品２との非常に狭い間隔であっても、樹脂の毛細管現象により確実、簡単にエポキシ樹脂５を充?することができる。
【００３９】
本発明者は、本発明の実装構造１（図１）と従来の実装構造５０（図２）を、−４０℃及び１２５℃の温度サイクル試験を行った。
【００４０】
その結果、従来の実装構造５０では、１００サイクルでバンプ２ｂとセラミック回路基板３の電極パッド４との間の剥離が見られたが、本発明の実装構造１では、５００サイクル経過後もバンプ２ｂとセラミック回路基板３の電極パッド４との間の剥離は見られなかった。
【００４１】
さらに、上記の実装構造１及び５０について、高温高湿バイアス試験（８５℃／８５％ＲＨ、ＤＣ１５Ｖ、電極パッド間距離５０μｍ）を実施したところ、従来の実装構造５０では、５００時間でＡｇマイグレーション不良が生じたが、本発明の実装構造１では、３０００時間経過でもマイグレーションが起こらなかった。
【００４２】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００４３】
例えば、本実施例では、バンプ付電子部品も用いて説明したが、バンプ付半導体素子、バンプ付集積回路素子等についても適用できる。
【００４４】
また、フェノール系樹脂層６は、図１では３つのバンプ２ｂと接合する３つの電極パッド４を全て覆うように形成しているが、各々のバンプ２ｂと電極パッド４とが接合する部位のみに個別に形成しても良い。
【００４５】
また、上記実施の形態では、フェノール系樹脂層６は、フェノール系のエポキシ系樹脂で説明しているが、アクリル系樹脂、シリコーン系樹脂、ブタジエン系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ユリア系樹脂等を用いても同様の効果が得られる。
【００４６】
また、エポキシ樹脂層５は、耐熱性、難燃性の付与、低線膨張率化等の為に、シリカ、炭酸カルシウム、タルク、水酸化アルミニウム、アルミナ、マイカ等を、又、接着力改善の為にエポキシシランカップリング剤や、ゴム成分等をエポキシ樹脂層組成物の硬化物物性を落とさない程度に加えても良い。
【００４７】
【発明の効果】
本発明によれば、電子部品のバンプとセラミック回路基板の電極パッドとの接合部分が、セラミック回路基板との密着性が良好であるフェノール系樹脂層で覆われているため、フェノール系樹脂層とセラミック回路基板との密着性が良好であり、その界面から浸入する水分等を防止できる。
【００４８】
また、フェノール系樹脂層と前記電子部品の間の隙間には、ガラス転移温度（Ｔｇ）が１６０℃と高い酸無水物系のエポキシ樹脂層が充填されている。このため、、−４０℃及び１２５℃の温度サイクル試験において、オープン不良が発生することはない。
【００４９】
なお、フェノール系樹脂層と酸無水物系のエポキシ樹脂層は、相溶性が良好であるため、これらの両樹脂層の樹脂層の境界で密着不良が起こることはない。
【図面の簡単な説明】
【図１】本発明のバンプ付電子部品の実装構造の断面図である。
【図２】従来のバンプ付電子部品の実装構造の断面図である。
【符号の説明】
１，５０ 実装構造
２ 電子部品
２ａ 電子部品本体
２ｂ バンプ
３ セラミック回路基板
４ 電極パッド
５ 酸無水物系のエポキシ樹脂層
６ フェノール系樹脂層
【発明の属する技術分野】
本発明は、バンプ付電子部品をセラミック基板に実装するバンプ付電子部品の実装構造に関するものである。
【０００２】
【従来の技術】
従来、バンプ付きの電子部品は、例えばＩＣチップ、ＳＡＷフィルタなどが例示でき、ＩＣチップやＳＡＷフィルタ素子本体の実装表面に形成された各種電極にボンディングワイヤのファーストボンディングを利用してバンプを形成していた。
【０００３】
このようなバンプ付きの電子部品は、セラミック回路基板の表面に成形した表面配線導体の一部である電極パッドに当接させて、熱を供給しながら超音波を印加して両者を接合していた。
【０００４】
図２において、符号３はセラミック回路基板であり、符号４は電極パッドであり、符号２ａは電子部品本体、符号２ｂはバンプであり、両者を合わせて単に電子部品２という。
【０００５】
実際のバンプ２ｂと電極パッド４との強度は、１バンプあたり、１００ｇｆ弱であり、その強度を補うために電子部品２とセラミック回路基板３との間隙には、アンダーフィルと言われル系樹脂部材４０が充?・配置されていた。
このアンダーフィルの樹脂部材４０は、エポキシ樹脂層などから成り、電子部品２ａの下面の隙間を含むバンプ２ｂと電極パッド４との接合部を完全に包み込んで補強するものである。これにより、接合強度の補強とともに水分などの異物の侵入を防止しようとしていた（特開平４−９１４４３号、特開平９−２７０４４３号）。
【０００６】
【発明が解決しようとする課題】
しかしながら、アンダーフィルの樹脂部材４０として一般的に使用されている酸無水系エポキシ樹脂層であり、セラミック回路基板３との密着強度が弱く、この樹脂部材４０とセラミック回路基板３との界面部分に、微小な剥離が生じてしまう。この結果、セラミック回路基板３上の電極パッド４が露出してしまい、例えばこの材料のＡｇ系の材料を用いた場合、高温多湿の雰囲気下で電界が印加されると、マイグレーションにより、隣接しあう電極パッド４間が短絡するという欠点があった。例えば、電極パッド４間の間隔が５０μｍで印加電圧が５Ｖ、８５℃、湿度８５％の条件下では、５００時間程度で短絡が発生してしまう。
【０００７】
セラミックとの密着性を考慮して、エポキシ樹脂成分に、フェノール系樹脂を添加したものも知られているが、フェノール系樹脂は、一般的にガラス転移温度（Ｔｇ）が１００℃以下と低く、また、ガラス転移温度前の熱膨張係数（α１）が３０×１０-6／℃から、ガラス転移温度後の熱膨張係数（α２）が１０５×１０-6／℃と急変してしまう。このようなフェノール系樹脂を含有させて樹脂成分では全体の熱膨張係数を制御することが困難である。仮に、樹脂部材４０にフェノール系樹脂を用いると、−４０℃及び１２５℃の温度サイクル試験において、ガラス転移温度前後の熱膨張係数α１とα２との間で挙動するため、その結果、バンプ２ｂと電極パッド４との接合を引き離すように働き、両者のオープン不良が発生していた。
【０００８】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、温度サイクル試験等におけるオープン不良の発生を防止し、電極パッド間のマイグレーション不良を有効に防止できるバンプ付電子部品の実装構造を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、表面にＡｇ系材料から成る電極パッドが形成されたセラミック回路基板上に、実装面にバンプが形成された電子部品を、前記電極パッドに前記バンプを直接接続させることにより実装するとともに、前記セラミック回路基板と電子部品の実装面との間に樹脂部材を介在させたバンプ付電子部品の実装構造において、
前記樹脂部材は複数の樹脂層を積層して成り、前記セラミック回路基板側の樹脂層を、前記電極パッドを被覆し且つ厚みが前記電子部品の実装面と前記セラミック回路基板との間隙の５０％未満であるフェノール系樹脂層により形成し、前記電子部品側の樹脂層を、前記フェノール樹脂を被覆する酸無水物系エポキシ樹脂層で形成したことを特徴とするバンプ付電子部品の実装構造である。
【００１０】
【作用】
本発明によれば、電子部品の実装面とセラミック回路基板との間隙には、少なくともバンプと電極パッドとの接合部を被覆するようにセラミック回路基板側にフェノール系樹脂層が配置され、さらに、電子部品側にエポキシ樹脂層が配置されて積層構造となっている。このフェノール系樹脂層は、少なくとも電極パッドを被覆するように形成されており、電子部品の実装面とセラミック回路基板との間隙の５０％未満の厚みで形成されている。フェノール系樹脂層は、セラミック回路基板との濡れ性が良好で、基板との密着性が良好であり、フェノール系樹脂層とセラミック回路基板との界面から浸入する水分等を有効に防止できる。これより、電極パッドのマイグレーションなどによる短絡、腐食を有効に防止できる。
【００１１】
また、フェノール系樹脂層と電子部品の実装面との隙間に、ガラス転移温度（Ｔｇ）が１６０℃と高い酸無水物系のエポキシ樹脂層が配置されている。この酸無水物系のエポキシ樹脂層は、上述の−４０℃及び１２５℃の温度サイクル試験において、オープン不良を発生することはない。これは熱的な挙動の少ないエポキシ樹脂層によって、フェノール系樹脂層の熱的挙動を抑え込むことになる。
【００１２】
なお、フェノール系樹脂層と酸無水物系エポキシ樹脂層は、相溶性が良好であるため、これらの樹脂層の境界で密着不良が起こることはない。
【００１３】
少なくとも、フェノール系樹脂層によるセラミック回路基板との密着性、耐湿性が良好な特性を享受し、従来の課題であったフェノール系樹脂層の熱膨張係数による応力は、フェノール系樹脂層と電子部品の実装面との隙間で、フェノール系樹脂層の体積を減少しているため、熱膨張量を小さく抑えている。そして、熱挙動が安定な酸無水物系エポキシ樹脂層で、フェノール系樹脂層被覆するように配置されているため、回路基板と電子部品とのオープン不良を有効に抑えている。
【００１４】
【発明の実施の形態】
以下、本発明のバンプ付電子部品の実装構造を図面に基づいて説明する。
【００１５】
図１は本発明の実装構造を示す断面図である。
【００１６】
図１において、符号３はセラミック回路基板である。回路基板３の表面は、銀などの導体から成る電極パッド４が被着形成されている。また、電子部品２ａは、ＩＣチップやＳＡＷフィルタなどの電子部品本体であり、この電子部品２ａの実装面には電極が形成されており、この電極上にＡｕボンディングワイヤなどを利用して、ファーストボンディングを用いてバンプ２ｂが形成される。これにより、バンプ２ｂが付着した電子部品２ａが形成される。尚、バンプ付きの電子部品を単に、電子部品２という。
【００１７】
このような電子部品２は、セラミック回路基板３の電極パッド４にバンプ２ｂが当接するように位置決め、載置し、超音波熱圧着により接合される。即ち、電子部品２はフェースボンディングにより接合される。
【００１８】
また、セラミック回路基板３の表面と、電子部品本体２ａの実装面との間隙、即ち、電極、バンプ２ｂの高さ及び電極パッド４の厚み相当分の間隙には、セラミック回路基板３側から、フェノール系樹脂層５、酸無水物系のエポキシ樹脂層組成物６が積層して配置されている。即ち、この間隙には樹脂部材が積層状態で配置されている。
【００１９】
バンプ２ｂの材料としては、Ａｕワイヤーにより形成されるが、その他にＰｄ、Ｐｔ、Ｃｕ、Ｎｉ、半田等、あるいはこれらの合金のバンプ突起部を形成するように、薄膜・厚膜技法で形成しても構わない。また、その表面に金メッキ処理などを行なっても構わない。
【００２０】
セラミック回路基板３は、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3単結晶、表面酸化シリコンのＳＯＳ基板、ガラス、石英等の耐熱性を有する絶縁基板及びその表面に電極パッド４を含む表面配線導体が形成されている。この電極パッド４を含む表面配線導体は、Ａｇを主成分としＰｔ等の添加した導電性ペーストの印刷焼き付けにより形成される。また、セラミック回路基板３上の電極パッド４以外に図示していないがオーバーコートガラスを形成しても良い。
【００２１】
フェノール系樹脂層６は、フェノール系エポキシ樹脂組成物からなり、例えば、ビスフェノールＡ系エポキシ樹脂、ビスフェノールＦ系エポキシ樹脂、ノボラック系エポキシ樹脂、脂環式エポキシ樹脂、ビフェニル構造またはナフタレン構造を持つエポキシ樹脂等が挙げられる。これらは１種のみを用いても良いし、２種以上を併用しても良い。ただし、硬化物のガラス転移温度（Ｔｇ）、耐湿性等の物性を考慮して、ビフェニル構造を持つエポキシ樹脂層および／またはナフタレン構造を持つエポキシ樹脂層を用いることが好ましい。
【００２２】
エポキシ樹脂層５は、酸無水物系エポキシ樹脂層組成物が例示でき、例えば、無水マレイン酸、無水コハク酸、無水フタル酸、無水テトラヒドロフタル酸、無水ヘキサヒドロフタル酸、メチルテトラヒドロ無水フタル酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物、ビフェニルテトラカルボン酸二無水物、ビフェニルエーテルテトラカルボン酸二無水物等のエポキシ樹脂が用いられる。
【００２３】
このような積層構造の樹脂部材のうち、セラミック回路基板３の少なくとも電極パッド４を被覆するフェノール系樹脂層は、セラミック回路基板３と濡れ性がよく、しかもセラミック回路基板３との密着性が良好である。
【００２４】
また、このような積層構造の樹脂部材のうち、電子部品２側に配置され、且つ、フェノール系樹脂層６を覆うエポキシ樹脂層５は、ガラス転移点温度が比較的高く、熱サイクル試験において−４０〜１２５℃においては熱膨張係数が比較的安定しており、特にセラミック回路基板３側のフェノール系樹脂層６の熱膨張による挙動を抑え込むこときができる。これは、フェノール系樹脂層６の体積が少ない程、フェノール系樹脂層６による熱膨張の応力を有効に抑え込める。本発明では、セラミック回路基板３と電子部品本体２ａの実装面との間隔１００%に対して、フェノール系樹脂層６の膜厚を５０％未満とすることが重要となる。例えば、セラミック回路基板３と電子部品２ａの実装面との間隔が４０μｍであるならば、フェノール系樹脂層６の厚みは、２０μｍ未満とする。
次に、本発明のバンプ付き電子部品の実装構造の実装方法を説明する。
【００２５】
電子部品２のバンプ２ｂの形成方法は、まず、Ａｕなどの金属ワイヤをクランパで挟んで、セラミックスやルビーで作られたキャピラリーに通し、通したＡｕワイヤの先端に溶融ボールを形成する。次に、予熱されている電子部品本体２ａの電極（図示せず）上に溶融ボールを押圧し、超音波振動を加え、温度、圧力、超音波振動の作用によって、溶融ボールを電極に接合する。クランパでＡｕワイヤを挟んで上昇させ、Ａｕワイヤを引きちぎって２段突起形状バンプ２ｂを形成する。
【００２６】
セラミック回路基板３の表面側上に、電極パッド４となるＡｇなどの導電性ペーストを所定パターンで印刷し、焼き付けにより形成する。尚、未焼成状態のセラミック回路基板上に電極パッド４となる導体膜を印刷し、セラミック回路基板と一体的に焼成しても構わない。
【００２７】
次に、セラミック回路基板３上に、フェノール系樹脂層６となる塗膜を上述したフェノール系樹脂成分からなる樹脂ペーストをスクリーン印刷により形成する。このとき、この塗膜は、電極パッド４を覆うようにする。
【００２８】
フェノール系樹脂層６の厚さは１０μｍ程度とし、例えば２段突起形状のバンプ２ｂの先端突起の高さよりも、塗膜の厚みが薄くなるように形成する。この後、セラミック回路基板３を１００℃まで加熱する。
【００２９】
次に、バンプが形成された電子部品２を、フェノール系樹脂層６で覆われた電極パッド４とバンプ２ｂの先端とが当接するようにボンダーマシンで位置合わせを行い、電子部品２とセラミック回路基板３とを超音波熱圧着で接合する。
【００３０】
即ち、第１ステップで、低荷重で弱い超音波を与え、バンプ２ｂの先端が電極パッド４にまで到達するようにし、第２のステップで、１回目より強い荷重で、１回目よりも強い超音波を用いて、バンプ２ｂの高さを所定の高さまでつぶし、バンプ２ｂと電極パッド４との完全な接合を行う。
【００３１】
超音波熱圧着の条件は、超音波出力が０．１５Ｗ／バンプ、印加荷重が４０ｇｆ／バンプとし、電子部品本体２ａの実装面とセラミック回路基板３との隙間が４０μｍ〜４５μｍになるまで、超音波及び荷重を印加する。
【００３２】
このときの位置合わせの方法として、電子部品２とセラミック回路基板３とにそれぞれ位置合わせ用のマークを設け、対応するマーク同士を一致させることにより位置合わせしても良い。
【００３３】
次に、所定の硬化条件よりも緩やかな条件（１００℃×２時間）でフェノール系樹脂層６を硬化させ、半硬化状態に保った後、所定の硬化条件（１５０℃×２時間）で本硬化する。
【００３４】
次に、電子部品２とセラミック回路基板３との間の隙間に、酸無水物系のエポキシ樹脂層５を充?する。この後、酸無水物系のエポキシ樹脂層５を所定の硬化条件（１５０℃×１時間）で硬化して、電子部品２及びセラミック回路基板３との接合が完成する。
【００３５】
ここで、フェノール系樹脂層６と酸無水物系のエポキシ樹脂層５間の密着性を向上するために、フェノール系エポキシ樹脂層６を半硬化状態にし、この後酸無水物系のエポキシ樹脂層５を充填し、両樹脂層５，６を同時に本硬化する方法を用いても良い。
【００３６】
本発明によれば、電子部品本体２ａのバンプ２ｂが、セラミック回路基板３との密着性が良好であるフェノール系樹脂層６で覆われている。そして、フェノール系樹脂層６とセラミック回路基板３の密着性が良好であるため、全体として積層構造の樹脂部材とセラミック回路基板３との界面に水分等などが侵入することがない。
【００３７】
また、フェノール系樹脂層６と電子部品２ａとの間隙には、ガラス転移温度（Ｔｇ）が１６０℃と比較的高い、酸無水物系のエポキシ樹脂層５が充填されている。このため、−４０℃及び１２５℃の温度サイクル試験において、フェノール系樹脂層６の熱膨張による挙動を、エポキシ樹脂層６で有効に抑え込め、電子部品本体２ａのバンプ２ｂと電極パッド４との間を引き離す力により発生するオープン不良を未然に防止することができる。
【００３８】
なお、フェノール系樹脂層６と酸無水物系のエポキシ樹脂層５は、相溶性が良好であるため、これらの樹脂層の境界で密着不良が起こることはなく、また、フェノール系樹脂層６と電子部品２との非常に狭い間隔であっても、樹脂の毛細管現象により確実、簡単にエポキシ樹脂５を充?することができる。
【００３９】
本発明者は、本発明の実装構造１（図１）と従来の実装構造５０（図２）を、−４０℃及び１２５℃の温度サイクル試験を行った。
【００４０】
その結果、従来の実装構造５０では、１００サイクルでバンプ２ｂとセラミック回路基板３の電極パッド４との間の剥離が見られたが、本発明の実装構造１では、５００サイクル経過後もバンプ２ｂとセラミック回路基板３の電極パッド４との間の剥離は見られなかった。
【００４１】
さらに、上記の実装構造１及び５０について、高温高湿バイアス試験（８５℃／８５％ＲＨ、ＤＣ１５Ｖ、電極パッド間距離５０μｍ）を実施したところ、従来の実装構造５０では、５００時間でＡｇマイグレーション不良が生じたが、本発明の実装構造１では、３０００時間経過でもマイグレーションが起こらなかった。
【００４２】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００４３】
例えば、本実施例では、バンプ付電子部品も用いて説明したが、バンプ付半導体素子、バンプ付集積回路素子等についても適用できる。
【００４４】
また、フェノール系樹脂層６は、図１では３つのバンプ２ｂと接合する３つの電極パッド４を全て覆うように形成しているが、各々のバンプ２ｂと電極パッド４とが接合する部位のみに個別に形成しても良い。
【００４５】
また、上記実施の形態では、フェノール系樹脂層６は、フェノール系のエポキシ系樹脂で説明しているが、アクリル系樹脂、シリコーン系樹脂、ブタジエン系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ユリア系樹脂等を用いても同様の効果が得られる。
【００４６】
また、エポキシ樹脂層５は、耐熱性、難燃性の付与、低線膨張率化等の為に、シリカ、炭酸カルシウム、タルク、水酸化アルミニウム、アルミナ、マイカ等を、又、接着力改善の為にエポキシシランカップリング剤や、ゴム成分等をエポキシ樹脂層組成物の硬化物物性を落とさない程度に加えても良い。
【００４７】
【発明の効果】
本発明によれば、電子部品のバンプとセラミック回路基板の電極パッドとの接合部分が、セラミック回路基板との密着性が良好であるフェノール系樹脂層で覆われているため、フェノール系樹脂層とセラミック回路基板との密着性が良好であり、その界面から浸入する水分等を防止できる。
【００４８】
また、フェノール系樹脂層と前記電子部品の間の隙間には、ガラス転移温度（Ｔｇ）が１６０℃と高い酸無水物系のエポキシ樹脂層が充填されている。このため、、−４０℃及び１２５℃の温度サイクル試験において、オープン不良が発生することはない。
【００４９】
なお、フェノール系樹脂層と酸無水物系のエポキシ樹脂層は、相溶性が良好であるため、これらの両樹脂層の樹脂層の境界で密着不良が起こることはない。
【図面の簡単な説明】
【図１】本発明のバンプ付電子部品の実装構造の断面図である。
【図２】従来のバンプ付電子部品の実装構造の断面図である。
【符号の説明】
１，５０ 実装構造
２ 電子部品
２ａ 電子部品本体
２ｂ バンプ
３ セラミック回路基板
４ 電極パッド
５ 酸無水物系のエポキシ樹脂層
６ フェノール系樹脂層
Claims (1)
- 表面にＡｇ系材料から成る電極パッドが形成されたセラミック回路基板上に、実装面にバンプが形成された電子部品を、前記電極パッドに前記バンプを直接接続させることにより実装するとともに、前記セラミック回路基板と電子部品の実装面との間に樹脂部材を介在させたバンプ付電子部品の実装構造において、
前記樹脂部材は複数の樹脂層を積層して成り、前記セラミック回路基板側の樹脂層を、前記電極パッドを被覆し且つ厚みが前記電子部品の実装面と前記セラミック回路基板との間隙の５０％未満であるフェノール系樹脂層により形成し、前記電子部品側の樹脂層を、前記フェノール樹脂を被覆する酸無水物系エポキシ樹脂層で形成したことを特徴とするバンプ付電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332428A JP3720697B2 (ja) | 2000-10-31 | 2000-10-31 | バンプ付電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332428A JP3720697B2 (ja) | 2000-10-31 | 2000-10-31 | バンプ付電子部品の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141643A JP2002141643A (ja) | 2002-05-17 |
| JP3720697B2 true JP3720697B2 (ja) | 2005-11-30 |
Family
ID=18808637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332428A Expired - Fee Related JP3720697B2 (ja) | 2000-10-31 | 2000-10-31 | バンプ付電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3720697B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4281656B2 (ja) | 2004-09-22 | 2009-06-17 | セイコーエプソン株式会社 | 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器 |
| JP2012004329A (ja) | 2010-06-17 | 2012-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2015111649A (ja) * | 2013-10-30 | 2015-06-18 | 京セラ株式会社 | 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3454977B2 (ja) * | 1995-07-17 | 2003-10-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH1192550A (ja) * | 1997-09-18 | 1999-04-06 | Sumitomo Durez Kk | 液状エポキシ樹脂組成物 |
| JPH11135551A (ja) * | 1997-10-31 | 1999-05-21 | Sony Corp | 半導体装置及び半導体素子の実装方法 |
| JP4097378B2 (ja) * | 1999-01-29 | 2008-06-11 | 松下電器産業株式会社 | 電子部品の実装方法及びその装置 |
-
2000
- 2000-10-31 JP JP2000332428A patent/JP3720697B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141643A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| JP3891838B2 (ja) | 半導体装置およびその製造方法 | |
| US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| KR100644977B1 (ko) | 회로 장치의 제조 방법 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3720697B2 (ja) | バンプ付電子部品の実装構造 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP3570999B2 (ja) | バンプ付電子部品の実装構造 | |
| JP3225800B2 (ja) | 半導体装置 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JP2001118968A (ja) | 半導体装置 | |
| KR100968008B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02172245A (ja) | 半導体装置 | |
| JPH10294394A (ja) | 半導体パッケージ及びその製法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP4234518B2 (ja) | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ | |
| JPH0992654A (ja) | 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP3598058B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |