JP3795366B2 - 記憶素子及びその製造方法 - Google Patents
記憶素子及びその製造方法 Download PDFInfo
- Publication number
- JP3795366B2 JP3795366B2 JP2001307792A JP2001307792A JP3795366B2 JP 3795366 B2 JP3795366 B2 JP 3795366B2 JP 2001307792 A JP2001307792 A JP 2001307792A JP 2001307792 A JP2001307792 A JP 2001307792A JP 3795366 B2 JP3795366 B2 JP 3795366B2
- Authority
- JP
- Japan
- Prior art keywords
- deep trench
- capacitor
- insulating layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000003990 capacitor Substances 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体記憶素子（Memory Cell）に係り、特に、深トレンチキャパシタ（deep trench capacitor）及び縦型トランジスタ（vertical transistor）を有するDRAM（動的随時アクセスメモリ）素子に関する。ここでの縦型トランジスタは、十分なチャンネル長さを提供し漏電流を減少するために、そのチャンネル領域がゲートの側壁及び上部に沿って形成されるものとする。
【０００２】
【従来の技術】
集積回路ウェハーにおける高集積度の半導体素子製作の場合、記憶素子のサイズ及び消費電力の縮小や、動作速度の向上等を考慮する必要がある。従来、平面トランジスタ設計において、記憶素子のサイズを縮小するために、トランジスタのゲートの長さを短くして記憶素子の横方向における面積を縮小することが行われるが、これはゲートの耐漏電流性を犠牲にすることである。
【０００３】
ゲートの耐漏電流性が劣化すると、ビット線における電圧を降下しなければならないため、キャパシタに蓄積する電荷が減少される。したがって、ゲートの横方向における長さを短縮する場合、キャパシタの容量を減少しないように工夫し、例えば、キャパシタの面積を増加したりキャパシタの誘電層の有効厚みを短縮したりすることが要求される。このような問題を解決するために、高密度記憶装置（例えば、DRAM）の製造技術としてスタックトキャパシタ製造技術と深トレンチキャパシタ製造技術が考案される。
【０００４】
前記深トレンチキャパシタ製造技術によると、基板内に深トレンチを形成し且つ該深トレンチ内に容量蓄積領域を形成するため、記憶素子の面積が増加されない。
【０００５】
また、漏電流を低く抑えることができるほどの適宜のゲートの長さを得るために、縦型トランジスタ構造が考案される。該構造は、深トレンチキャパシタの上方にて形成するため、ビット線における電圧が降下されないばかりか、記憶素子の横方向における面積も増加されない。
【０００６】
米国特許6,034,389号では、深トレンチキャパシタを有するセルフアラインコンタクト式拡散ソース縦型トランジスタが掲載されている。図１は従来の深トレンチキャパシタ型DRAM素子を示す断面図である。ｐ型シリコン基板１０には複数の深トレンチ１１と隣り合う深トレンチ１１同士を隔離しその間で形成する柱形領域１２がある。深トレンチ１１下方の領域には、柱形領域１２の側壁に形成するn+拡散領域１３と、深トレンチ１１底部に当たる基板１０に形成するｐ+電界隔離領域１４がある。n+拡散領域１３は縦型トランジスタのソース領域及び後続に製造される深トレンチキャパシタの蓄積電極として用いられる。一方、ｐ+電界隔離領域１４は柱形領域１２両側のn+拡散領域１３同士を確実に隔離するためのものである。また、深トレンチ１１の内壁に深トレンチキャパシタの誘電材としてONO薄膜１５が形成される。更に、深トレンチキャパシタのキャパシタ部材としてn+多結晶シリコン層１６が深トレンチ１１下方の領域に充填される。
【０００７】
一方、深トレンチ１１上方の領域において、遮蔽酸化層１７がn+多結晶シリコン層１６を被覆するように該層上に形成される。この遮蔽酸化層１７は後続に形成するコントロールゲートを隔離するためのものである。また、ゲート酸化層１８が深トレンチ１１上方の領域における内壁に形成される。また、互いに分離する二つのn+多結晶シリコン層１９が深トレンチ１１上方の領域に形成される。二つのn+多結晶シリコン層１９は隣り合うワード線同士となり、それぞれ縦型トランジスタのコントロールゲートとされる。更に、n+拡散領域２０が縦型トランジスタのドレイン領域として各柱形領域１２の上端に形成される。なお、ビット線とする金属層２２がワード線と垂直するように縦型トランジスタの上方に形成される。
【０００８】
前述したように、記憶素子毎にn+多結晶層１９とn+拡散領域１３及びn+拡散領域２０から縦型トランジスタが形成され、この縦型トランジスタ下方のn+拡散領域１３とONO薄膜１５及びn+多結晶シリコン層１６から深トレンチキャパシタが形成される。このようなオープンビット線構造において、全ての記憶素子は深トレンチキャパシタのキャパシタ部材を共用し、電荷は各柱形領域１２内のn+拡散領域１３に蓄積される。なお、n+拡散領域１３とn+拡散領域２０との間でチャンネル領域２４が柱形領域１２の上部の側壁に形成される。該チャンネル領域２４は長条状の縦型チャンネルとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、チャンネル領域２４の長さを増大しようとする場合、深トレンチキャパシタ、コントロールゲートの設計がネックになる。したがって、OFF状態での漏電流を有効に防止するためにチャンネル２４の長さを増大する場合、深トレンチ１１の深さの増加や、深トレンチ１１内の深トレンチキャパシタおよび縦型トランジスタのサイズの調節をする必要がある。しかし、深トレンチ１１は、サイズの小さい記憶素子にて形成されるものであるため、その深さを更に増加すると、製造上に克服できない問題がある。なお、深トレンチキャパシタのサイズを縮小することによりチャンネル２４の長さを増大する場合、非常に難しい電気的性能の分析を行うことが避けられない。
【００１０】
前記のような問題点を解決するために、本発明の目的は、その縦型トランジスタが深トレンチキャパシタの上方に形成されそのソースとドレインの間にあるチャンネル領域がゲートの側壁及び上部に形成されることにより、十分なチャンネル長さを提供し漏電流を減少することができるDRAM素子を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための本発明の記憶素子基板と、深トレンチキャパシタと、第１絶縁層とコントロールゲートと、ゲート絶縁層と、ウェル・シリコン層とを有し、前記基板がアレイ状に配列する複数の深トレンチを有し、前記深トレンチキャパシタの各々は、それぞれの前記深トレンチに形成され、前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有し、前記第１絶縁層は、前記基板表面及び前記深トレンチキャパシタを被覆し、また、前記第１絶縁層が前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有し、前記キャパシタ部材上部の露出領域に第一のドーピング領域が形成され、前記コントロールゲートは、前記第１絶縁層を介して、前記深トレンチキャパシタ上方の所定の領域に形成され、前記第一のドーピング領域が前記コントロールゲートの一方側に位置し、前記ゲート絶縁層は前記コントロールゲートの側壁及び上部を被覆し、前記ウェル・シリコン層は前記第１絶縁層と前記ゲート絶縁層及び前記キャパシタ部材の露出する表面を被覆し、かつ前記第一のコンタクトホールを充填し、前記ウェル・シリコン層は、前記第１絶縁層表面に形成され、且つ前記コントロールゲートの他方の側に位置する第二のドーピング領域を有する。
【００１３】
前記目的を達成するための本発明の記憶素子の製造方法は、アレイ状に配列する複数の深トレンチを有する基板を提供する段階と、それぞれの前記深トレンチに各々の前記深トレンチキャパシタを形成する段階と、前記基板表面及び前記深トレンチキャパシタ表面に、前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有する第１絶縁層を形成する段階と、前記キャパシタ部材の露出する領域に第一のドーピング領域を形成する段階と、前記第１絶縁層表面に、前記深トレンチキャパシタ上方に、前記第一のドーピング領域の一方の側にコントロールゲートを形成する段階と、前記コントロールゲートの側壁及び上部を被覆するゲート絶縁層を形成する段階と、前記第１絶縁層と前記ゲート絶縁層を被覆すると共に、前記第一のコンタクトホールを充填するウェル・シリコン層を形成する段階と、前記ウェル・シリコン層表面に、前記コントロールゲートの他の側におけるウェル・シリコン層表面を露出させる第二のコンタクトホールを有する誘電層形成する段階と、前記ウェル・シリコン層の露出する表面に第二のドーピング領域を形成する段階とを含み、前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有する。
【００１４】
更に、本発明の他の記憶素子の製造方法は、アレイ状に配列する複数の深トレンチを有する基板を提供する段階と、それぞれの前記深トレンチに各々の前記深トレンチキャパシタを形成する段階と、前記基板表面及び前記深トレンチキャパシタ表面に、前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有する第１絶縁層を形成する段階と、前記キャパシタ部材の露出される領域に第一のドーピング領域と第二のドー ピング領域を形成する段階と、前記第１絶縁層表面に、前記深トレンチキャパシタ上方に、前記第一のドーピング領域と前記第二のドーピング領域の間にコントロールゲートを形成する段階と、前記コントロールゲートの側壁及び上部を被覆するようにゲート絶縁層を形成する段階と、前記第１絶縁層と前記ゲート絶縁層を被覆すると共に前記第一のコンタクトホールを充填するウェル・シリコン層を形成する段階とを含み、前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有する。
【００１５】
【発明の実施の形態】
前記の目的を達成して従来の欠点を除去するための課題を実行する本発明の実施例の構成とその作用を添付図面に基づき詳細に説明する。
【００１６】
本発明のDRAM素子は、直交し合うワード線（word line）パターンとビット線（bit line）パターンにより定義される複数のアレイ状に配列する記憶素子であり、折り返しビット線（folded bit line）構造またはオープンビット線（open bit line）構造に適するものである。各記憶素子はそれぞれ縦型トランジスタおよび深トレンチキャパシタを備える。
【００１７】
縦型トランジスタのチャンネル領域がコントロールゲートの側壁及び上部に沿って形成される。このため、記憶素子の横方向における面積を増加しないままチャンネルの長さを適当な値にし、漏電流を低く抑えることができる。
【００１８】
また、深トレンチキャパシタはトランジスタの下方にて形成されるため、記憶素子の面積を多く取ることがない。
【００１９】
第一の実施例について
図２A乃至図１５Bは本発明第一の実施例に係る深トレンチキャパシタ型DRAM素子の製造プロセスを示す図である。そのうち、図２A、２B、４，６，８，１０，１４は平面図、図３A、３B、３C、５，７，９，１１，１３A、１３B，１５A,１５Bは断面図である。
【００２０】
本発明の第一の実施例に係る深トレンチキャパシタ型DRAM素子は折り返しビット線構造に適するものである。ここで、各活性領域（AA）はそれぞれ二つの活性ゲートと一つのビット線を備える。
【００２１】
図２Aにおいて、本発明に係る深トレンチ３２は、その横方向におけるサイズが従来の深トレンチDTのそれより大きくなり、アレイ状に配列される。これにより、深トレンチ３２の品質が向上し、後続に形成する深トレンチキャパシタの容量が増加される。
【００２２】
このような深トレンチ３２を形成する方法としては、図３Aに示すように、写真蝕刻でｐ型シリコン基板３０にアレイ状に配列する複数の深トレンチ３２を形成するのが挙げられる。シリコン基板の深トレンチ３２以外の部分からアレイ状に配列する複数の柱形領域３４が形成される。
【００２３】
次に、図３Bに参照して、シリコン基板３０表面及び深トレンチ３２内壁に沿ってソースが外部へ拡散するための材料としてのASG層（図示してない）及び酸化層（図示してない）を順次に堆積した後、短時間アニ―ルを施しASG層内の砒素イオンを深トレンチ３２周囲の柱形領域３４に拡散させ、n＋拡散領域３６を形成する。そして、前記ASG層及び酸化層を除去する。この後、順次に深トレンチ３２の内壁に沿って窒化シリコン層を堆積、酸化層を成長する。該窒化シリコン層及び酸化層をNO誘電層３８とする。
【００２４】
次に、図３Cにおいて、各深トレンチ３２を充填するように、化学気相成長法（CVD法）で非ドーピング多結晶シリコン層４０を堆積する。そして、多結晶シリコン層４０とNO誘電層３８及びシリコン基板３０を同じ高さにするようにエッチバックを施す。この後、シリコン基板３０の平坦な表面に全面的に第一の絶縁層４２を形成する。
【００２５】
前記の各段階により、各深トレンチ３２内に深トレンチキャパシタが形成される。そのうち、n＋拡散領域３６を蓄積キャパシタ、NO誘電層３８を誘電材、多結晶シリコン層４０をキャパシタ部材とする。第一の絶縁層４０は酸化シリコンからなり、後続の段階にて深トレンチキャパシタ上方に形成するコントロールゲートを隔離するためのものである。
【００２６】
図４はワード線の平面図、図５は図４の５−５線に沿う断面図である。まず、第一の絶縁層４２表面にn＋多結晶シリコン層を堆積し、そして写真蝕刻でこのn＋多結晶シリコン層から複数のワード線４３のパターンを形成する。ここで、各深トレンチ３２上方にそれぞれ二つの縦方向のワード線４３がある。
【００２７】
図６は活性領域を示す平面図、図７は図６の７−７線に沿う断面図である。先ず、酸化シリコンからなる第二の絶縁層４６をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻でこの第二の絶縁層４６を部分的に除去し活性領域AAパターンを定義形成する。ここで、コントロールゲート４４はワード線４３（その活性領域AAから露出する部分）から形成される。
【００２８】
図８はゲート絶縁層を示す平面図、図９は図８の９−９線に沿う断面図である。酸化シリコンからなる第三の絶縁層４８をシリコン基板３０表面に全面的に形成する。この後、第三の絶縁層４８のコントロールゲート４４上部及びその側壁に当たる部分のみを残留するように、写真蝕刻でこの第三の絶縁層４８を部分的に除去する。ここで、その残留される部分はゲート絶縁層４８とする。
【００２９】
図１０はソース拡散領域を示す平面図、図１１は図１０の１１−１１線に沿う断面図である。写真蝕刻で第一の絶縁層４２の露出されている領域から複数の第一のコンタクトホール４９を形成し、多結晶シリコン層４０を部分的に露出させる。ここで、各活性領域AAにそれぞれ二つの第一のコンタクトホール４９があり、且つ、該二つの第一のコンタクトホール４９はそれぞれ二つのコントロールゲート４４の両側に位置する。この後、多結晶シリコン層４０の第一のコンタクトホール４９底部より露出されている部分にイオン注入を施し、n＋ドーピング領域５０をソース領域として形成する。
【００３０】
図１２はウェル多結晶シリコン層（well polysilicon layer）を示す平面図、図１３Aと１３Bは図１２の１３−１３線に沿う断面図である。先ず、図１３Aにおいて、第一のコンタクトホール４９を充填し且つソース領域５０と電気的に接続するように、ウェル多結晶シリコン層５２をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻で、ウェル多結晶シリコン層５２の第二の絶縁層４６を被覆する部分のみを除去する。これにより、ウェル多結晶シリコン層５２のパターンが定義形成される。次に、図１３Bにおいて、シリコン基板３０表面にてパッド酸化層５５を全面的に形成し。そして、窒化シリコン層５６及び酸化シリコンからなる第四の絶縁層５８を順次に形成する。この後、平坦化技術、例えば、化学的機械的研磨（CMP）により該第四の絶縁層５８表面を平坦化処理する。
【００３１】
図１４はビット線を示す平面図、図１５Aと１５Bは図１４の１５−１５線に沿う断面図である。先ず、図１５Aにおいて、第四の絶縁層５８と窒化シリコン層５６及びパッド酸化層５５のそれぞれの一部分、即ち、隣り合うコントロールゲート４４同士の間における部分を写真蝕刻で除去することにより、第二のコンタクトホール６１を形成してウェル多結晶シリコン層５２を部分的に露出させる。この後、イオン注入を施し、ウェル多結晶シリコン層５２の第二のコンタクトホール６１底部より露出されている部分からn＋ドーピング領域５３をドレイン領域として形成する。隣り合う二つのコントロールゲート４４は該ドレイン領域５３を共用する。このようにして、ソース領域５０とドレイン領域５３の間のチャンネル領域はコントロールゲート４４の側壁及びその上部に形成されている「コ」状のチャンネル領域となる。このため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【００３２】
最後、図１５Bにおいて、第二のコンタクトホール６１を充填するように、第四の絶縁層５８表面に伝導層６０を堆積する。ここで、第二のコンタクトホール６１を充填する一部の伝導層はコンタクトプラグ６０ｂとなる。そして、各活性領域AAにおいてそれぞれ一つの横方向のビット線６０aを形成するように、写真蝕刻で第四の絶縁層５８表面にある電動層６０からビット線６０aのパターンを定義形成する。
【００３３】
なお、本発明は、ウェル多結晶シリコン層５２のパターンを形成する際、各活性領域AAに位置するウェル多結晶シリコン層５２を連結しバイアス電圧によりウェル多結晶シリコン層５２の電圧を調節するように構成しても良い。
【００３４】
本発明の第一の実施例では、深トレンチ３２の横方向におけるサイズを従来のそれより大きくしてアレイ状に配列することにより、深トレンチ３２の品質が向上し、深トレンチキャパシタの容量が増加される。また、深トレンチキャパシタはトランジスタの下方にて形成され、記憶素子の面積を多く取らないため、記憶素子のサイズを一層縮小することができる。更に、チャンネル領域がコントロールゲート４４の側壁及びその上部に沿って形成されるため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【００３５】
第二の実施例について
図１６A乃至図２４は本発明の第二の実施例に係る深トレンチキャパシタ型DRAM素子の製造プロセスを示す図である。
【００３６】
本実施例のDRAM素子はオープンビット線構造に適するものである。ここで、各記憶素子のワード線方向における長さとビット線方向における長さは同様で、深トレンチ３２の面積は記憶素子の面積とほぼ同じであるため、各記憶素子の縦型トランジスタと深トレンチキャパシタは各深トレンチ３２のスペース内に形成される。
【００３７】
先ず、図１６A及び図１６Bにおいて、第一の実施例に係る深トレンチキャパシタの製造方法により、シリコン基板３０は複数のアレイ状に配列する深トレンチ３２が形成され、シリコン基板３０内の各深トレンチ３２の周囲にn＋拡散領域３６が形成され、深トレンチ３２の内壁に沿ってNO誘電層３８が形成され、非ドーピング多結晶シリコン層４０が各深トレンチ３２を充填するように形成され、シリコン基板３０表面を全面的に被覆する第一の絶縁層４２が形成される。
【００３８】
次に、図１７A及び図１７Bにおいて、第一の絶縁層４２表面にn＋多結晶シリコン層を形成した後、写真蝕刻でこのn＋結晶シリコン層から複数のワード線４３のパターンを定義形成する。ここで、各深トレンチ３２上方にそれぞれ一つの縦方向のワード４３がある。
【００３９】
次に、図１８A及び図１８Bにおいて、第二の絶縁層４６をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻でこの第二の絶縁層４６を部分的に除去し活性領域パターンを定義形成する。ここで、コントロールゲート４４は該活性領域のワード線４３から形成される。
【００４０】
次に、図１９A及び図１９Bにおいて、シリコン基板３０表面に第三の絶縁層４８を全面的に堆積する。この後、第三の絶縁層４８のコントロールゲート４４上部及びその側壁に当たる部分のみを残留するように、写真蝕刻でこの第三の絶縁層４８を部分的に除去する。ここで、その残留される部分はゲート絶縁層４８とする。
【００４１】
次に、図２０A及び図２０Bにおいて、写真蝕刻で第一の絶縁層４２の露出されている領域から複数の第一のコンタクトホール４９を形成し、多結晶シリコン層４０表面を部分的に露出させる。ここで、各深トレンチ３２上方にそれぞれ一つの第一のコンタクトホール４９があり、且つ、これらの第一のコンタクトホール４９はそれぞれ対応するコントロールゲート４４の一方の側に位置する。この後、イオン注入を施し、多結晶シリコン層４０の第一のコンタクトホール４９底部より露出されている部分からn＋ドーピング領域５０をソース領域として形成する。
【００４２】
次に、図２１A及び図２１Bにおいて、第一のコンタクトホール４９を充填し且つソース領域５０と電気的に接続するように、ウェル多結晶シリコン層５２をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻でウェル多結晶シリコン層５２の第二の絶縁層４６を被覆する部分のみを除去する。これにより、ウェル多結晶シリコン層５２のパターンが定義形成される。
【００４３】
次に、第一の実施例による方法に基づいてビット線を形成する（図２２A乃至図２４参照）。
【００４４】
先ず、図２２A及び２２Bにおいて、シリコン基板３０表面にてパッド酸化層５５と窒化シリコン層５６及び第四の絶縁層５８を順次に形成する。この後、第四の絶縁層５８表面を平坦化処理する。
【００４５】
そして、図２３において、第四の絶縁層と窒化シリコン層５６及びパッド酸化層５５のそれぞれの一部分、即ち、隣り合うコントロールゲート４４同士の間における部分を写真蝕刻で除去することにより、第二のコンタクトホール６１を形成してウェル多結晶シリコン層５２を部分的に露出させる。この後、ウェル多結晶シリコン層５２の第二のコンタクトホール６１底部より露出されている部分にイオン注入を施し、n＋ドーピング領域５３をドレイン領域として形成する。これにより、ソース領域５０とドレイン領域５３の間のチャンネル領域はコントロールゲート４４の側壁及びその上部に沿って形成されている「コ」状のチャンネル領域となる。このため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【００４６】
最後、図２４において、第二のコンタクトホール６１を充填するように、第四の絶縁層５８表面に伝導層６０を堆積する。ここで、第二のコンタクトホール６１を充填する一部の伝導層はコンタクトプラグ６０ｂとなる。そして、各DRAM記憶素子においてそれぞれ一つの横方向のビット線６０aが形成されるように、写真蝕刻でこの第四の絶縁層５８表面にある電動層６０からビット線６０aのパターンを形成する。
【００４７】
本発明は前記実施例の如く提示されているが、これは本発明を限定するものではなく、当業者は本発明の要旨と範囲内において変形と修正をすることができる。
【００４８】
【発明の効果】
前記の通り、深トレンチの横方向におけるサイズを従来のそれより大きくしてアレイ状に配列することにより、深トレンチの品質が向上し、深トレンチキャパシタの容量が増加される。
【００４９】
また、深トレンチキャパシタはトランジスタの下方にて形成され、記憶素子の面積を多く取らないため、記憶素子のサイズを一層縮小することができる。
【００５０】
更に、チャンネル領域がコントロールゲートの側壁及びその上部に沿って形成されるため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【図面の簡単な説明】
【図１】 従来の深トレンチキャパシタ型DRAM素子を示す断面図である。
【図２A】 本発明の第一の実施例の深トレンチキャパシタ型DRAM素子の構造を示す平面図である。
【図２B】 図２Aの局部の詳細を示す図である。
【図３A】 図２Bの３―３線に沿う断面図であって、本発明の第一の実施例の深トレンチキャパシタ型DRAM素子の製造方法による一部の段階を示す断面図である。
【図３B】 図３Aに示す段階に続く段階を示す断面図である。
【図３C】 図３Bに示す段階に続く段階を示す断面図である。
【図４】 図３Cに示す段階に続く段階を示す平面図である。
【図５】 図４の５―５線に沿う断面図である。
【図６】 図５に示す段階に続く段階を示す平面図である。
【図７】 図６の７―７線に沿う断面図である。
【図８】 図７に示す段階に続く段階を示す平面図である。
【図９】 図８の９―９線に沿う断面図である。
【図１０】 図９に示す段階に続く段階を示す平面図である。
【図１１】 図１０の１１―１１線に沿う断面図であり。
【図１２】 図１１に示す段階に続く段階を示す平面図である。
【図１３A】 図１２の１３―１３線に沿う断面図である。
【図１３B】 図１３Aに示す段階に続く段階を示す断面図である。
【図１４】 図１３Bに示す段階に続く段階を示す平面図である。
【図１５A】 図１４の１５―１５線に沿う断面図である。
【図１５B】 図１５Aに示す段階に続く段階を示断面図である。
【図１６A】 図１５Bに示す段階に続く段階を示す平面図である。
【図１６B】 図１６AのX―X線に沿う断面図である。
【図１７A】 図１６Bに示す段階に続く段階を示す平面図である。
【図１７B】 図１７AのX―X線に沿う断面図である。
【図１８A】 図１７Bに示す段階に続く段階を示す平面図である。
【図１８B】 図１８AのX―X線に沿う断面図である。
【図１９A】 図１８Bに示す段階に続く段階を示す平面図である。
【図１９B】 図１９AのX―X線に沿う断面図である。
【図２０A】 図１９Bに示す段階に続く段階を示す平面図である。
【図２０B】 図２０AのX―X線に沿う断面図である。
【図２１A】 図２０Bに示す段階に続く段階を示す平面図である。
【図２１B】 図２１AのX―X線に沿う断面図である。
【図２２A】 図２１Bに示す段階に続く段階を示す平面図である。
【図２２B】 図２２AのX―X線に沿う断面図である。
【図２３】 図２２Bに示す段階に続く段階を示す断面図である。
【図２４】 図２３に示す段階に続く段階を示す断面図である。
【符号の説明】
１０、３０ シリコン基板
１１、３２ 深トレンチ
１２、３４ 柱形領域
１３、２０、３６ ｎ＋拡散領域
１４ ｐ＋電界隔離領域
１５ ＯＮＯ薄膜
１６、１９ ｎ＋多結晶シリコン層
１７ 遮蔽酸化層
１８ ゲート酸化層
２２ ビット線金属層
３８ ＮＯ誘電層
４０ 多結晶シリコン層
４２ 第一の絶縁層
４３ ワード線
４４ コントロールゲート
４６ 第二の絶縁層
４８ 第三の絶縁層
４９ 第一のコンタクトホール
５０、５３ ｎ＋ドーピング領域
５２ ウェル多結晶シリコン層
５５ パッド酸化層
５６ 窒化シリコン層
５８ 第四の絶縁層
６０ 伝導層
６１ 第二のコンタクトホール
６０ａ ビット線
６０ｂ コンタクトプラグ
ＡＡ 活性領域
ＤＴ 従来の深トレンチ
【発明の属する技術分野】
本発明は半導体記憶素子（Memory Cell）に係り、特に、深トレンチキャパシタ（deep trench capacitor）及び縦型トランジスタ（vertical transistor）を有するDRAM（動的随時アクセスメモリ）素子に関する。ここでの縦型トランジスタは、十分なチャンネル長さを提供し漏電流を減少するために、そのチャンネル領域がゲートの側壁及び上部に沿って形成されるものとする。
【０００２】
【従来の技術】
集積回路ウェハーにおける高集積度の半導体素子製作の場合、記憶素子のサイズ及び消費電力の縮小や、動作速度の向上等を考慮する必要がある。従来、平面トランジスタ設計において、記憶素子のサイズを縮小するために、トランジスタのゲートの長さを短くして記憶素子の横方向における面積を縮小することが行われるが、これはゲートの耐漏電流性を犠牲にすることである。
【０００３】
ゲートの耐漏電流性が劣化すると、ビット線における電圧を降下しなければならないため、キャパシタに蓄積する電荷が減少される。したがって、ゲートの横方向における長さを短縮する場合、キャパシタの容量を減少しないように工夫し、例えば、キャパシタの面積を増加したりキャパシタの誘電層の有効厚みを短縮したりすることが要求される。このような問題を解決するために、高密度記憶装置（例えば、DRAM）の製造技術としてスタックトキャパシタ製造技術と深トレンチキャパシタ製造技術が考案される。
【０００４】
前記深トレンチキャパシタ製造技術によると、基板内に深トレンチを形成し且つ該深トレンチ内に容量蓄積領域を形成するため、記憶素子の面積が増加されない。
【０００５】
また、漏電流を低く抑えることができるほどの適宜のゲートの長さを得るために、縦型トランジスタ構造が考案される。該構造は、深トレンチキャパシタの上方にて形成するため、ビット線における電圧が降下されないばかりか、記憶素子の横方向における面積も増加されない。
【０００６】
米国特許6,034,389号では、深トレンチキャパシタを有するセルフアラインコンタクト式拡散ソース縦型トランジスタが掲載されている。図１は従来の深トレンチキャパシタ型DRAM素子を示す断面図である。ｐ型シリコン基板１０には複数の深トレンチ１１と隣り合う深トレンチ１１同士を隔離しその間で形成する柱形領域１２がある。深トレンチ１１下方の領域には、柱形領域１２の側壁に形成するn+拡散領域１３と、深トレンチ１１底部に当たる基板１０に形成するｐ+電界隔離領域１４がある。n+拡散領域１３は縦型トランジスタのソース領域及び後続に製造される深トレンチキャパシタの蓄積電極として用いられる。一方、ｐ+電界隔離領域１４は柱形領域１２両側のn+拡散領域１３同士を確実に隔離するためのものである。また、深トレンチ１１の内壁に深トレンチキャパシタの誘電材としてONO薄膜１５が形成される。更に、深トレンチキャパシタのキャパシタ部材としてn+多結晶シリコン層１６が深トレンチ１１下方の領域に充填される。
【０００７】
一方、深トレンチ１１上方の領域において、遮蔽酸化層１７がn+多結晶シリコン層１６を被覆するように該層上に形成される。この遮蔽酸化層１７は後続に形成するコントロールゲートを隔離するためのものである。また、ゲート酸化層１８が深トレンチ１１上方の領域における内壁に形成される。また、互いに分離する二つのn+多結晶シリコン層１９が深トレンチ１１上方の領域に形成される。二つのn+多結晶シリコン層１９は隣り合うワード線同士となり、それぞれ縦型トランジスタのコントロールゲートとされる。更に、n+拡散領域２０が縦型トランジスタのドレイン領域として各柱形領域１２の上端に形成される。なお、ビット線とする金属層２２がワード線と垂直するように縦型トランジスタの上方に形成される。
【０００８】
前述したように、記憶素子毎にn+多結晶層１９とn+拡散領域１３及びn+拡散領域２０から縦型トランジスタが形成され、この縦型トランジスタ下方のn+拡散領域１３とONO薄膜１５及びn+多結晶シリコン層１６から深トレンチキャパシタが形成される。このようなオープンビット線構造において、全ての記憶素子は深トレンチキャパシタのキャパシタ部材を共用し、電荷は各柱形領域１２内のn+拡散領域１３に蓄積される。なお、n+拡散領域１３とn+拡散領域２０との間でチャンネル領域２４が柱形領域１２の上部の側壁に形成される。該チャンネル領域２４は長条状の縦型チャンネルとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、チャンネル領域２４の長さを増大しようとする場合、深トレンチキャパシタ、コントロールゲートの設計がネックになる。したがって、OFF状態での漏電流を有効に防止するためにチャンネル２４の長さを増大する場合、深トレンチ１１の深さの増加や、深トレンチ１１内の深トレンチキャパシタおよび縦型トランジスタのサイズの調節をする必要がある。しかし、深トレンチ１１は、サイズの小さい記憶素子にて形成されるものであるため、その深さを更に増加すると、製造上に克服できない問題がある。なお、深トレンチキャパシタのサイズを縮小することによりチャンネル２４の長さを増大する場合、非常に難しい電気的性能の分析を行うことが避けられない。
【００１０】
前記のような問題点を解決するために、本発明の目的は、その縦型トランジスタが深トレンチキャパシタの上方に形成されそのソースとドレインの間にあるチャンネル領域がゲートの側壁及び上部に形成されることにより、十分なチャンネル長さを提供し漏電流を減少することができるDRAM素子を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための本発明の記憶素子基板と、深トレンチキャパシタと、第１絶縁層とコントロールゲートと、ゲート絶縁層と、ウェル・シリコン層とを有し、前記基板がアレイ状に配列する複数の深トレンチを有し、前記深トレンチキャパシタの各々は、それぞれの前記深トレンチに形成され、前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有し、前記第１絶縁層は、前記基板表面及び前記深トレンチキャパシタを被覆し、また、前記第１絶縁層が前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有し、前記キャパシタ部材上部の露出領域に第一のドーピング領域が形成され、前記コントロールゲートは、前記第１絶縁層を介して、前記深トレンチキャパシタ上方の所定の領域に形成され、前記第一のドーピング領域が前記コントロールゲートの一方側に位置し、前記ゲート絶縁層は前記コントロールゲートの側壁及び上部を被覆し、前記ウェル・シリコン層は前記第１絶縁層と前記ゲート絶縁層及び前記キャパシタ部材の露出する表面を被覆し、かつ前記第一のコンタクトホールを充填し、前記ウェル・シリコン層は、前記第１絶縁層表面に形成され、且つ前記コントロールゲートの他方の側に位置する第二のドーピング領域を有する。
【００１３】
前記目的を達成するための本発明の記憶素子の製造方法は、アレイ状に配列する複数の深トレンチを有する基板を提供する段階と、それぞれの前記深トレンチに各々の前記深トレンチキャパシタを形成する段階と、前記基板表面及び前記深トレンチキャパシタ表面に、前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有する第１絶縁層を形成する段階と、前記キャパシタ部材の露出する領域に第一のドーピング領域を形成する段階と、前記第１絶縁層表面に、前記深トレンチキャパシタ上方に、前記第一のドーピング領域の一方の側にコントロールゲートを形成する段階と、前記コントロールゲートの側壁及び上部を被覆するゲート絶縁層を形成する段階と、前記第１絶縁層と前記ゲート絶縁層を被覆すると共に、前記第一のコンタクトホールを充填するウェル・シリコン層を形成する段階と、前記ウェル・シリコン層表面に、前記コントロールゲートの他の側におけるウェル・シリコン層表面を露出させる第二のコンタクトホールを有する誘電層形成する段階と、前記ウェル・シリコン層の露出する表面に第二のドーピング領域を形成する段階とを含み、前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有する。
【００１４】
更に、本発明の他の記憶素子の製造方法は、アレイ状に配列する複数の深トレンチを有する基板を提供する段階と、それぞれの前記深トレンチに各々の前記深トレンチキャパシタを形成する段階と、前記基板表面及び前記深トレンチキャパシタ表面に、前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有する第１絶縁層を形成する段階と、前記キャパシタ部材の露出される領域に第一のドーピング領域と第二のドー ピング領域を形成する段階と、前記第１絶縁層表面に、前記深トレンチキャパシタ上方に、前記第一のドーピング領域と前記第二のドーピング領域の間にコントロールゲートを形成する段階と、前記コントロールゲートの側壁及び上部を被覆するようにゲート絶縁層を形成する段階と、前記第１絶縁層と前記ゲート絶縁層を被覆すると共に前記第一のコンタクトホールを充填するウェル・シリコン層を形成する段階とを含み、前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有する。
【００１５】
【発明の実施の形態】
前記の目的を達成して従来の欠点を除去するための課題を実行する本発明の実施例の構成とその作用を添付図面に基づき詳細に説明する。
【００１６】
本発明のDRAM素子は、直交し合うワード線（word line）パターンとビット線（bit line）パターンにより定義される複数のアレイ状に配列する記憶素子であり、折り返しビット線（folded bit line）構造またはオープンビット線（open bit line）構造に適するものである。各記憶素子はそれぞれ縦型トランジスタおよび深トレンチキャパシタを備える。
【００１７】
縦型トランジスタのチャンネル領域がコントロールゲートの側壁及び上部に沿って形成される。このため、記憶素子の横方向における面積を増加しないままチャンネルの長さを適当な値にし、漏電流を低く抑えることができる。
【００１８】
また、深トレンチキャパシタはトランジスタの下方にて形成されるため、記憶素子の面積を多く取ることがない。
【００１９】
第一の実施例について
図２A乃至図１５Bは本発明第一の実施例に係る深トレンチキャパシタ型DRAM素子の製造プロセスを示す図である。そのうち、図２A、２B、４，６，８，１０，１４は平面図、図３A、３B、３C、５，７，９，１１，１３A、１３B，１５A,１５Bは断面図である。
【００２０】
本発明の第一の実施例に係る深トレンチキャパシタ型DRAM素子は折り返しビット線構造に適するものである。ここで、各活性領域（AA）はそれぞれ二つの活性ゲートと一つのビット線を備える。
【００２１】
図２Aにおいて、本発明に係る深トレンチ３２は、その横方向におけるサイズが従来の深トレンチDTのそれより大きくなり、アレイ状に配列される。これにより、深トレンチ３２の品質が向上し、後続に形成する深トレンチキャパシタの容量が増加される。
【００２２】
このような深トレンチ３２を形成する方法としては、図３Aに示すように、写真蝕刻でｐ型シリコン基板３０にアレイ状に配列する複数の深トレンチ３２を形成するのが挙げられる。シリコン基板の深トレンチ３２以外の部分からアレイ状に配列する複数の柱形領域３４が形成される。
【００２３】
次に、図３Bに参照して、シリコン基板３０表面及び深トレンチ３２内壁に沿ってソースが外部へ拡散するための材料としてのASG層（図示してない）及び酸化層（図示してない）を順次に堆積した後、短時間アニ―ルを施しASG層内の砒素イオンを深トレンチ３２周囲の柱形領域３４に拡散させ、n＋拡散領域３６を形成する。そして、前記ASG層及び酸化層を除去する。この後、順次に深トレンチ３２の内壁に沿って窒化シリコン層を堆積、酸化層を成長する。該窒化シリコン層及び酸化層をNO誘電層３８とする。
【００２４】
次に、図３Cにおいて、各深トレンチ３２を充填するように、化学気相成長法（CVD法）で非ドーピング多結晶シリコン層４０を堆積する。そして、多結晶シリコン層４０とNO誘電層３８及びシリコン基板３０を同じ高さにするようにエッチバックを施す。この後、シリコン基板３０の平坦な表面に全面的に第一の絶縁層４２を形成する。
【００２５】
前記の各段階により、各深トレンチ３２内に深トレンチキャパシタが形成される。そのうち、n＋拡散領域３６を蓄積キャパシタ、NO誘電層３８を誘電材、多結晶シリコン層４０をキャパシタ部材とする。第一の絶縁層４０は酸化シリコンからなり、後続の段階にて深トレンチキャパシタ上方に形成するコントロールゲートを隔離するためのものである。
【００２６】
図４はワード線の平面図、図５は図４の５−５線に沿う断面図である。まず、第一の絶縁層４２表面にn＋多結晶シリコン層を堆積し、そして写真蝕刻でこのn＋多結晶シリコン層から複数のワード線４３のパターンを形成する。ここで、各深トレンチ３２上方にそれぞれ二つの縦方向のワード線４３がある。
【００２７】
図６は活性領域を示す平面図、図７は図６の７−７線に沿う断面図である。先ず、酸化シリコンからなる第二の絶縁層４６をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻でこの第二の絶縁層４６を部分的に除去し活性領域AAパターンを定義形成する。ここで、コントロールゲート４４はワード線４３（その活性領域AAから露出する部分）から形成される。
【００２８】
図８はゲート絶縁層を示す平面図、図９は図８の９−９線に沿う断面図である。酸化シリコンからなる第三の絶縁層４８をシリコン基板３０表面に全面的に形成する。この後、第三の絶縁層４８のコントロールゲート４４上部及びその側壁に当たる部分のみを残留するように、写真蝕刻でこの第三の絶縁層４８を部分的に除去する。ここで、その残留される部分はゲート絶縁層４８とする。
【００２９】
図１０はソース拡散領域を示す平面図、図１１は図１０の１１−１１線に沿う断面図である。写真蝕刻で第一の絶縁層４２の露出されている領域から複数の第一のコンタクトホール４９を形成し、多結晶シリコン層４０を部分的に露出させる。ここで、各活性領域AAにそれぞれ二つの第一のコンタクトホール４９があり、且つ、該二つの第一のコンタクトホール４９はそれぞれ二つのコントロールゲート４４の両側に位置する。この後、多結晶シリコン層４０の第一のコンタクトホール４９底部より露出されている部分にイオン注入を施し、n＋ドーピング領域５０をソース領域として形成する。
【００３０】
図１２はウェル多結晶シリコン層（well polysilicon layer）を示す平面図、図１３Aと１３Bは図１２の１３−１３線に沿う断面図である。先ず、図１３Aにおいて、第一のコンタクトホール４９を充填し且つソース領域５０と電気的に接続するように、ウェル多結晶シリコン層５２をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻で、ウェル多結晶シリコン層５２の第二の絶縁層４６を被覆する部分のみを除去する。これにより、ウェル多結晶シリコン層５２のパターンが定義形成される。次に、図１３Bにおいて、シリコン基板３０表面にてパッド酸化層５５を全面的に形成し。そして、窒化シリコン層５６及び酸化シリコンからなる第四の絶縁層５８を順次に形成する。この後、平坦化技術、例えば、化学的機械的研磨（CMP）により該第四の絶縁層５８表面を平坦化処理する。
【００３１】
図１４はビット線を示す平面図、図１５Aと１５Bは図１４の１５−１５線に沿う断面図である。先ず、図１５Aにおいて、第四の絶縁層５８と窒化シリコン層５６及びパッド酸化層５５のそれぞれの一部分、即ち、隣り合うコントロールゲート４４同士の間における部分を写真蝕刻で除去することにより、第二のコンタクトホール６１を形成してウェル多結晶シリコン層５２を部分的に露出させる。この後、イオン注入を施し、ウェル多結晶シリコン層５２の第二のコンタクトホール６１底部より露出されている部分からn＋ドーピング領域５３をドレイン領域として形成する。隣り合う二つのコントロールゲート４４は該ドレイン領域５３を共用する。このようにして、ソース領域５０とドレイン領域５３の間のチャンネル領域はコントロールゲート４４の側壁及びその上部に形成されている「コ」状のチャンネル領域となる。このため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【００３２】
最後、図１５Bにおいて、第二のコンタクトホール６１を充填するように、第四の絶縁層５８表面に伝導層６０を堆積する。ここで、第二のコンタクトホール６１を充填する一部の伝導層はコンタクトプラグ６０ｂとなる。そして、各活性領域AAにおいてそれぞれ一つの横方向のビット線６０aを形成するように、写真蝕刻で第四の絶縁層５８表面にある電動層６０からビット線６０aのパターンを定義形成する。
【００３３】
なお、本発明は、ウェル多結晶シリコン層５２のパターンを形成する際、各活性領域AAに位置するウェル多結晶シリコン層５２を連結しバイアス電圧によりウェル多結晶シリコン層５２の電圧を調節するように構成しても良い。
【００３４】
本発明の第一の実施例では、深トレンチ３２の横方向におけるサイズを従来のそれより大きくしてアレイ状に配列することにより、深トレンチ３２の品質が向上し、深トレンチキャパシタの容量が増加される。また、深トレンチキャパシタはトランジスタの下方にて形成され、記憶素子の面積を多く取らないため、記憶素子のサイズを一層縮小することができる。更に、チャンネル領域がコントロールゲート４４の側壁及びその上部に沿って形成されるため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【００３５】
第二の実施例について
図１６A乃至図２４は本発明の第二の実施例に係る深トレンチキャパシタ型DRAM素子の製造プロセスを示す図である。
【００３６】
本実施例のDRAM素子はオープンビット線構造に適するものである。ここで、各記憶素子のワード線方向における長さとビット線方向における長さは同様で、深トレンチ３２の面積は記憶素子の面積とほぼ同じであるため、各記憶素子の縦型トランジスタと深トレンチキャパシタは各深トレンチ３２のスペース内に形成される。
【００３７】
先ず、図１６A及び図１６Bにおいて、第一の実施例に係る深トレンチキャパシタの製造方法により、シリコン基板３０は複数のアレイ状に配列する深トレンチ３２が形成され、シリコン基板３０内の各深トレンチ３２の周囲にn＋拡散領域３６が形成され、深トレンチ３２の内壁に沿ってNO誘電層３８が形成され、非ドーピング多結晶シリコン層４０が各深トレンチ３２を充填するように形成され、シリコン基板３０表面を全面的に被覆する第一の絶縁層４２が形成される。
【００３８】
次に、図１７A及び図１７Bにおいて、第一の絶縁層４２表面にn＋多結晶シリコン層を形成した後、写真蝕刻でこのn＋結晶シリコン層から複数のワード線４３のパターンを定義形成する。ここで、各深トレンチ３２上方にそれぞれ一つの縦方向のワード４３がある。
【００３９】
次に、図１８A及び図１８Bにおいて、第二の絶縁層４６をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻でこの第二の絶縁層４６を部分的に除去し活性領域パターンを定義形成する。ここで、コントロールゲート４４は該活性領域のワード線４３から形成される。
【００４０】
次に、図１９A及び図１９Bにおいて、シリコン基板３０表面に第三の絶縁層４８を全面的に堆積する。この後、第三の絶縁層４８のコントロールゲート４４上部及びその側壁に当たる部分のみを残留するように、写真蝕刻でこの第三の絶縁層４８を部分的に除去する。ここで、その残留される部分はゲート絶縁層４８とする。
【００４１】
次に、図２０A及び図２０Bにおいて、写真蝕刻で第一の絶縁層４２の露出されている領域から複数の第一のコンタクトホール４９を形成し、多結晶シリコン層４０表面を部分的に露出させる。ここで、各深トレンチ３２上方にそれぞれ一つの第一のコンタクトホール４９があり、且つ、これらの第一のコンタクトホール４９はそれぞれ対応するコントロールゲート４４の一方の側に位置する。この後、イオン注入を施し、多結晶シリコン層４０の第一のコンタクトホール４９底部より露出されている部分からn＋ドーピング領域５０をソース領域として形成する。
【００４２】
次に、図２１A及び図２１Bにおいて、第一のコンタクトホール４９を充填し且つソース領域５０と電気的に接続するように、ウェル多結晶シリコン層５２をシリコン基板３０表面に全面的に形成する。この後、写真蝕刻でウェル多結晶シリコン層５２の第二の絶縁層４６を被覆する部分のみを除去する。これにより、ウェル多結晶シリコン層５２のパターンが定義形成される。
【００４３】
次に、第一の実施例による方法に基づいてビット線を形成する（図２２A乃至図２４参照）。
【００４４】
先ず、図２２A及び２２Bにおいて、シリコン基板３０表面にてパッド酸化層５５と窒化シリコン層５６及び第四の絶縁層５８を順次に形成する。この後、第四の絶縁層５８表面を平坦化処理する。
【００４５】
そして、図２３において、第四の絶縁層と窒化シリコン層５６及びパッド酸化層５５のそれぞれの一部分、即ち、隣り合うコントロールゲート４４同士の間における部分を写真蝕刻で除去することにより、第二のコンタクトホール６１を形成してウェル多結晶シリコン層５２を部分的に露出させる。この後、ウェル多結晶シリコン層５２の第二のコンタクトホール６１底部より露出されている部分にイオン注入を施し、n＋ドーピング領域５３をドレイン領域として形成する。これにより、ソース領域５０とドレイン領域５３の間のチャンネル領域はコントロールゲート４４の側壁及びその上部に沿って形成されている「コ」状のチャンネル領域となる。このため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【００４６】
最後、図２４において、第二のコンタクトホール６１を充填するように、第四の絶縁層５８表面に伝導層６０を堆積する。ここで、第二のコンタクトホール６１を充填する一部の伝導層はコンタクトプラグ６０ｂとなる。そして、各DRAM記憶素子においてそれぞれ一つの横方向のビット線６０aが形成されるように、写真蝕刻でこの第四の絶縁層５８表面にある電動層６０からビット線６０aのパターンを形成する。
【００４７】
本発明は前記実施例の如く提示されているが、これは本発明を限定するものではなく、当業者は本発明の要旨と範囲内において変形と修正をすることができる。
【００４８】
【発明の効果】
前記の通り、深トレンチの横方向におけるサイズを従来のそれより大きくしてアレイ状に配列することにより、深トレンチの品質が向上し、深トレンチキャパシタの容量が増加される。
【００４９】
また、深トレンチキャパシタはトランジスタの下方にて形成され、記憶素子の面積を多く取らないため、記憶素子のサイズを一層縮小することができる。
【００５０】
更に、チャンネル領域がコントロールゲートの側壁及びその上部に沿って形成されるため、記憶素子の横方向または縦方向における面積の増加がないまま、漏電流を低く抑えることができるほどの適宜のチャンネルの長さを得ることができる。
【図面の簡単な説明】
【図１】 従来の深トレンチキャパシタ型DRAM素子を示す断面図である。
【図２A】 本発明の第一の実施例の深トレンチキャパシタ型DRAM素子の構造を示す平面図である。
【図２B】 図２Aの局部の詳細を示す図である。
【図３A】 図２Bの３―３線に沿う断面図であって、本発明の第一の実施例の深トレンチキャパシタ型DRAM素子の製造方法による一部の段階を示す断面図である。
【図３B】 図３Aに示す段階に続く段階を示す断面図である。
【図３C】 図３Bに示す段階に続く段階を示す断面図である。
【図４】 図３Cに示す段階に続く段階を示す平面図である。
【図５】 図４の５―５線に沿う断面図である。
【図６】 図５に示す段階に続く段階を示す平面図である。
【図７】 図６の７―７線に沿う断面図である。
【図８】 図７に示す段階に続く段階を示す平面図である。
【図９】 図８の９―９線に沿う断面図である。
【図１０】 図９に示す段階に続く段階を示す平面図である。
【図１１】 図１０の１１―１１線に沿う断面図であり。
【図１２】 図１１に示す段階に続く段階を示す平面図である。
【図１３A】 図１２の１３―１３線に沿う断面図である。
【図１３B】 図１３Aに示す段階に続く段階を示す断面図である。
【図１４】 図１３Bに示す段階に続く段階を示す平面図である。
【図１５A】 図１４の１５―１５線に沿う断面図である。
【図１５B】 図１５Aに示す段階に続く段階を示断面図である。
【図１６A】 図１５Bに示す段階に続く段階を示す平面図である。
【図１６B】 図１６AのX―X線に沿う断面図である。
【図１７A】 図１６Bに示す段階に続く段階を示す平面図である。
【図１７B】 図１７AのX―X線に沿う断面図である。
【図１８A】 図１７Bに示す段階に続く段階を示す平面図である。
【図１８B】 図１８AのX―X線に沿う断面図である。
【図１９A】 図１８Bに示す段階に続く段階を示す平面図である。
【図１９B】 図１９AのX―X線に沿う断面図である。
【図２０A】 図１９Bに示す段階に続く段階を示す平面図である。
【図２０B】 図２０AのX―X線に沿う断面図である。
【図２１A】 図２０Bに示す段階に続く段階を示す平面図である。
【図２１B】 図２１AのX―X線に沿う断面図である。
【図２２A】 図２１Bに示す段階に続く段階を示す平面図である。
【図２２B】 図２２AのX―X線に沿う断面図である。
【図２３】 図２２Bに示す段階に続く段階を示す断面図である。
【図２４】 図２３に示す段階に続く段階を示す断面図である。
【符号の説明】
１０、３０ シリコン基板
１１、３２ 深トレンチ
１２、３４ 柱形領域
１３、２０、３６ ｎ＋拡散領域
１４ ｐ＋電界隔離領域
１５ ＯＮＯ薄膜
１６、１９ ｎ＋多結晶シリコン層
１７ 遮蔽酸化層
１８ ゲート酸化層
２２ ビット線金属層
３８ ＮＯ誘電層
４０ 多結晶シリコン層
４２ 第一の絶縁層
４３ ワード線
４４ コントロールゲート
４６ 第二の絶縁層
４８ 第三の絶縁層
４９ 第一のコンタクトホール
５０、５３ ｎ＋ドーピング領域
５２ ウェル多結晶シリコン層
５５ パッド酸化層
５６ 窒化シリコン層
５８ 第四の絶縁層
６０ 伝導層
６１ 第二のコンタクトホール
６０ａ ビット線
６０ｂ コンタクトプラグ
ＡＡ 活性領域
ＤＴ 従来の深トレンチ
Claims (11)
- 基板と、
深トレンチキャパシタと、
第１絶縁層とコントロールゲートと、
ゲート絶縁層と、
ウェル・シリコン層と
を有し、
前記基板がアレイ状に配列する複数の深トレンチを有し、
前記深トレンチキャパシタの各々は、それぞれの前記深トレンチに形成され、
前記各々の深トレンチキャパシタは、前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有し、
前記第１絶縁層は、前記基板表面及び前記深トレンチキャパシタを被覆し、また、前記第１絶縁層が前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有し、前記キャパシタ部材上部の露出領域に第一のドーピング領域が形成され、
前記コントロールゲートは、前記第１絶縁層を介して、前記深トレンチキャパシタ上方の所定の領域に形成され、前記第一のドーピング領域が前記コントロールゲートの一方側に位置し、
前記ゲート絶縁層は前記コントロールゲートの側壁及び上部を被覆し、
前記ウェル・シリコン層は前記第１絶縁層と前記ゲート絶縁層及び前記キャパシタ部材の露出する表面を被覆し、かつ前記第一のコンタクトホールを充填し、
前記ウェル・シリコン層は、前記コントロールゲートの他方の側に位置する第二のドーピング領域を有する
記憶素子。 - 前記記憶素子は折り返しビット線構造であることを特徴とする請求項１に記載の記憶素子。
- 前記第二のドーピング領域は隣り合うコントロールゲートの共用ドレイン領域として隣り合う深トレンチキャパシタの上方に形成されることを特徴とする請求項２に記載の記憶素子。
- 前記記憶素子はオープンビット線構造であることを特徴とする請求項１に記載の記憶素子。
- 前記第一のドーピング領域及び第二のドーピング領域は前記コントロールゲートのソース及びドレインとすることを特徴とする請求項１に記載の記憶素子。
- 前記第一のドーピング領域と前記第二のドーピング領域との間で、前記ウェル・シリコン層内に、前記コントロールゲートの側壁及び上部に沿って、チャンネル領域が形成されることを特徴とする請求項１に記載の記憶素子。
- アレイ状に配列する複数の深トレンチを有する基板を提供する段階と、
それぞれの前記深トレンチに各々の前記深トレンチキャパシタを形成する段階と、
前記基板表面及び前記深トレンチキャパシタ表面に、前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有する第１絶縁層を形成する段階と、
前記キャパシタ部材の露出する領域に第一のドーピング領域を形成する段階と、
前記第１絶縁層表面に、前記深トレンチキャパシタ上方に、前記第一のドーピング領域の一方の側にコントロールゲートを形成する段階と、
前記コントロールゲートの側壁及び上部を被覆するゲート絶縁層を形成する段階と、
前記第１絶縁層と前記ゲート絶縁層を被覆すると共に、前記第一のコンタクトホールを充填するウェル・シリコン層を形成する段階と、
前記ウェル・シリコン層表面に、前記コントロールゲートの他の側におけるウェル・シリコン層表面を露出させる第二のコンタクトホールを有する誘電層形成する段階と、
前記ウェル・シリコン層の露出する表面に第二のドーピング領域を形成する段階とを含み、
前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有する
記憶素子の製造方法。 - 更に、前記第二のコンタクトホールを充填するように前記誘電層表面に伝導層を形成する段階と、前記誘電層表面の伝導層からビット線パターンを形成する段階とを有することを特徴とする請求項７に記載の記憶素子の製造方法。
- アレイ状に配列する複数の深トレンチを有する基板を提供する段階と、
それぞれの前記深トレンチに各々の前記深トレンチキャパシタを形成する段階と、
前記基板表面及び前記深トレンチキャパシタ表面に、前記キャパシタ部材上部の所定の領域を露出させる第一のコンタクトホールを有する第１絶縁層を形成する段階と、
前記キャパシタ部材の露出される領域に第一のドーピング領域と第二のドーピング領域を形成する段階と、
前記第１絶縁層表面に、前記深トレンチキャパシタ上方に、前記第一のドーピング領域と前記第二のドーピング領域の間にコントロールゲートを形成する段階と、
前記コントロールゲートの側壁及び上部を被覆するようにゲート絶縁層を形成する段階と、
前記第１絶縁層と前記ゲート絶縁層を被覆すると共に前記第一のコンタクトホールを充填するウェル・シリコン層を形成する段階と
を含み
前記各深トレンチキャパシタは、それぞれ前記深トレンチ周囲における前記基板に形成される蓄積電極と、前記深トレンチの内壁に形成されるキャパシタ誘電体材料と、前記深トレンチを充填するキャパシタ部材とを有する
記憶素子の製造方法。 - 更に、前記ウェル・シリコン層表面に誘電層を形成する段階と、前記誘電層表面に伝導層を形成する段階と、前記伝導層にビット線パターンを形成する段階とを有することを特徴とする請求項９に記載の記憶素子の製造方法。
- 前記誘電層は、ライナー酸化層、窒化シリコン層、及び酸化シリコン層からなる誘電体スタック構造を有することを特徴とする
請求項７または９に記載の記憶素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307792A JP3795366B2 (ja) | 2001-10-03 | 2001-10-03 | 記憶素子及びその製造方法 |
| DE10150503A DE10150503B4 (de) | 2001-10-03 | 2001-10-12 | Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle |
| US09/983,681 US6479852B1 (en) | 2001-10-03 | 2001-10-25 | Memory cell having a deep trench capacitor and a vertical channel |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307792A JP3795366B2 (ja) | 2001-10-03 | 2001-10-03 | 記憶素子及びその製造方法 |
| DE10150503A DE10150503B4 (de) | 2001-10-03 | 2001-10-12 | Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle |
| US09/983,681 US6479852B1 (en) | 2001-10-03 | 2001-10-25 | Memory cell having a deep trench capacitor and a vertical channel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124344A JP2003124344A (ja) | 2003-04-25 |
| JP3795366B2 true JP3795366B2 (ja) | 2006-07-12 |
Family
ID=27617033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307792A Expired - Fee Related JP3795366B2 (ja) | 2001-10-03 | 2001-10-03 | 記憶素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6479852B1 (ja) |
| JP (1) | JP3795366B2 (ja) |
| DE (1) | DE10150503B4 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474850B1 (ko) * | 2002-11-15 | 2005-03-11 | 삼성전자주식회사 | 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법 |
| DE10320239B4 (de) * | 2003-05-07 | 2006-06-01 | Infineon Technologies Ag | DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle |
| CN1329994C (zh) * | 2004-03-23 | 2007-08-01 | 联华电子股份有限公司 | 深沟渠式电容以及单晶体管静态随机存取内存单元的结构 |
| US7190616B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | In-service reconfigurable DRAM and flash memory device |
| TWI355043B (en) * | 2007-07-24 | 2011-12-21 | Nanya Technology Corp | Semiconductor memory device and fabrication method |
| US8242549B2 (en) * | 2009-02-17 | 2012-08-14 | International Business Machines Corporation | Dynamic random access memory cell including an asymmetric transistor and a columnar capacitor |
| KR101169167B1 (ko) * | 2010-10-25 | 2012-07-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| US9059322B2 (en) * | 2012-09-24 | 2015-06-16 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) deep trench capacitor |
| JP6466211B2 (ja) * | 2015-03-11 | 2019-02-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10269955B2 (en) * | 2017-01-17 | 2019-04-23 | Cree, Inc. | Vertical FET structure |
| FR3076660B1 (fr) * | 2018-01-09 | 2020-02-07 | Stmicroelectronics (Rousset) Sas | Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant |
| US11621222B2 (en) | 2018-01-09 | 2023-04-04 | Stmicroelectronics (Rousset) Sas | Integrated filler capacitor cell device and corresponding manufacturing method |
| CN110265398B (zh) * | 2019-06-28 | 2023-04-18 | 芯盟科技有限公司 | 存储器及其形成方法 |
| CN110265396B (zh) * | 2019-06-28 | 2023-07-14 | 芯盟科技有限公司 | 存储器结构及其形成方法 |
| CN113745232B (zh) * | 2021-09-02 | 2022-12-02 | 上海积塔半导体有限公司 | H形电容结构的垂直型存储器及其制备方法 |
| CN117750285B (zh) * | 2024-02-07 | 2024-05-07 | 山东博华电子科技发展有限公司 | 微型压电换能器的制备方法及微型压电换能器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539073B2 (ja) * | 1974-12-25 | 1980-10-08 | ||
| US4649625A (en) * | 1985-10-21 | 1987-03-17 | International Business Machines Corporation | Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor |
| US4912535A (en) * | 1987-08-08 | 1990-03-27 | Mitsubishi Denki Kabushiki Kaisha | Trench type semiconductor memory device having side wall contact |
| US5181089A (en) * | 1989-08-15 | 1993-01-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and a method for producing the same |
| US5252845A (en) * | 1990-04-02 | 1993-10-12 | Electronics And Telecommunications Research Institute | Trench DRAM cell with vertical transistor |
| US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
| US5214603A (en) * | 1991-08-05 | 1993-05-25 | International Business Machines Corporation | Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors |
| US6034389A (en) | 1997-01-22 | 2000-03-07 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array |
| DE19943760C1 (de) * | 1999-09-13 | 2001-02-01 | Infineon Technologies Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| DE10008814B4 (de) * | 2000-02-25 | 2006-06-29 | Mosel Vitelic Inc. | Aufbau eines Drams mit vertikalem Transistor und dessen Herstellung |
-
2001
- 2001-10-03 JP JP2001307792A patent/JP3795366B2/ja not_active Expired - Fee Related
- 2001-10-12 DE DE10150503A patent/DE10150503B4/de not_active Expired - Fee Related
- 2001-10-25 US US09/983,681 patent/US6479852B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6479852B1 (en) | 2002-11-12 |
| DE10150503A1 (de) | 2003-04-30 |
| JP2003124344A (ja) | 2003-04-25 |
| DE10150503B4 (de) | 2009-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285812B2 (en) | Vertical transistors | |
| US7199419B2 (en) | Memory structure for reduced floating body effect | |
| JP5520185B2 (ja) | 半導体装置及びその製作方法 | |
| KR100445308B1 (ko) | 트렌치 커패시터 및 선택 트랜지스터를 구비한 메모리 및그 제조 방법 | |
| EP0386947A2 (en) | Dynamic random access memory cell | |
| JP3795366B2 (ja) | 記憶素子及びその製造方法 | |
| US20150243666A1 (en) | Semiconductor device | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| US20230363146A1 (en) | Semiconductor memory device | |
| US11569240B2 (en) | Semiconductor structure and manufacturing method thereof | |
| KR19990006509A (ko) | 산화 응력이 감소된 소자와 그 제조 방법 | |
| US9343320B2 (en) | Pattern factor dependency alleviation for eDRAM and logic devices with disposable fill to ease deep trench integration with fins | |
| JP2023553124A (ja) | 半導体構造及びその製造方法 | |
| US11910595B2 (en) | Semiconductor memory device | |
| US7119390B2 (en) | Dynamic random access memory and fabrication thereof | |
| CN113437070B (zh) | 半导体装置及其形成方法 | |
| US5753549A (en) | Method for fabricating capacitor of semiconductor device | |
| US7993985B2 (en) | Method for forming a semiconductor device with a single-sided buried strap | |
| US7091546B2 (en) | Semiconductor memory with trench capacitor and method of fabricating the same | |
| CN218998733U (zh) | 半导体存储装置 | |
| US11888038B2 (en) | Integrated circuit devices and methods of manufacturing the same | |
| US20240130111A1 (en) | Ground-connected supports with insularing spacers for semiconductormemory capactitors and method of fabricating the same | |
| US20240357797A1 (en) | Semiconductor device and method of fabricating the same | |
| KR20040009383A (ko) | 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법 | |
| CN114388446A (zh) | 半导体装置的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |