JP3771854B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3771854B2 JP3771854B2 JP2002050555A JP2002050555A JP3771854B2 JP 3771854 B2 JP3771854 B2 JP 3771854B2 JP 2002050555 A JP2002050555 A JP 2002050555A JP 2002050555 A JP2002050555 A JP 2002050555A JP 3771854 B2 JP3771854 B2 JP 3771854B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- nickel
- layer
- boron
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子や容量素子・抵抗器等の電子部品が半田を介して搭載される配線基板であって、その表面の配線層に無電解法によってめっき層を被着させて成る配線基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子や容量素子・抵抗器等の電子部品が搭載される配線基板は、一般に、酸化アルミニウム質焼結体から成る絶縁基体と、この絶縁基体の上面から下面にかけて形成されたタングステン・モリブデン等の高融点金属材料から成る複数個の配線層とから構成されており、絶縁基体の上面に半導体素子や容量素子・抵抗器等の電子部品を搭載するとともにこのような電子部品の各電極を配線層に半田を介して電気的に接続するようになっている。
【0003】
このような配線基板は、配線層の絶縁基体下面に導出されている部位を外部電気回路基板の配線導体に半田等を介し接続することによって外部電気回路基板上に実装され、同時に配線基板に搭載されている電子部品の各電極が所定の外部電気回路に電気的に接続されることとなる。
【0004】
また、上述の配線基板は配線層の少なくとも電子部品が半田を介して接続される領域にニッケル−リン合金またはニッケル−ホウ素合金から成るニッケルめっき層と金めっき層が順次被着されており、このニッケルめっき層によってタングステン等の高融点金属材料から成る配線層に対する半田の接合を良好とし、金めっき層によってニッケルめっき層表面にニッケルの酸化物が形成されて半田接合性等が劣化するのを防止している。
【0005】
なお、このようなニッケルめっき層の表面に無電解法により金めっき層を被着させる場合には、ニッケルが金の析出被着に対して触媒不活性で、自己触媒法による金めっき層の被着が不可能であることから、通常は置換めっき法、つまり、ニッケルを酸化溶出させるとともに、金を還元析出させる方法が用いられている。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来の配線基板において、配線層上の電子部品が半田を介して接続される領域にニッケル−リン合金から成るニッケルめっき層を被着させた場合、ニッケル−リン合金のリン成分が不活性であることおよびタングステンやモリブデン等の高融点金属材料から成る配線層の表面が粗面であること等から配線層の表面全面にニッケル−リン合金から成るニッケルめっき層を均一に被着させることができず、多数のピンホール(小穴)やボイド(小空隙)を有したものとなり、その結果、ピンホールやボイド内にめっき液が残留し易く、ピンホールやボイド内にめっき液が残留しているとこれが電子部品を配線層に半田を介して接続させる際の熱によって金めっき層上にしみ出し、斑点状のしみを形成して外観不良を生じるという問題点があった。
【0007】
また、配線層上にニッケル−ホウ素合金から成るニッケルめっき層を被着させた場合、ニッケル−ホウ素合金が酸化し易く、耐蝕性に劣ることから、置換めっき法により金めっき層を被着させる際に金の還元析出に必要な量以上のニッケルが酸化して酸化層を形成してしまい、金めっき層をニッケルめっき層の表面に強固に被着させることができなくなってしまうという問題点もあった。
【0008】
一方、最近では配線層上に電子部品を接合する際に用いられる半田の種類として、一般的な錫と鉛の合金の他に、錫を主成分とする合金、例えば一般に鉛フリー半田と称される錫−銀系等の合金が使用されるようになってきている。これらの鉛フリー半田は、一般的な錫−鉛系の半田に比べて融点が高いことから、電子部品を配線層に半田を介して接続させる際に必要な温度も錫−鉛系の半田に比べて高い温度を必要とする。
【0009】
このような高い温度を必要とする鉛フリー半田を用いる場合においては、上記のような従来の配線基板では、多量のニッケル原子が容易に金めっき層の表面に移動拡散して酸化ニッケル層を形成するため、半田の濡れ性やシェアー試験等により評価される接合強度を劣化させてしまうという問題点もあった。
【0010】
本発明は上記問題点を解決するために案出されたものであり、その目的は、斑点状のしみの発生による外観不良や金めっき層とニッケルめっき層との間に剥離や膨れが発生するのを有効に防止し、配線層に電子部品を半田を介して強固に取着することができる配線基板を提供することにある。
【0011】
【課題を解決するための手段】
本発明の配線基板は、電子部品の電極が半田を介して接続される配線層を有する配線基板であって、前記配線層のうち少なくとも電子部品の電極が半田を介して接続される領域の表面に、ニッケル−ホウ素めっき層、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層、金めっき層を順次被着させたことを特徴とするものである。
【0012】
また本発明の配線基板は、上記構成において、前記合金めっき層の厚さが0.05μm乃至2μmであることを特徴とするものである。
【0013】
さらに本発明の配線基板は、上記構成において、前記ニッケル−ホウ素めっき層のホウ素含有量が0.05重量%乃至3重量%であることを特徴とするものである。
【0014】
またさらに本発明の配線基板は、上記構成において、前記合金めっき層のリン含有量が2重量%以下であることを特徴とするものである。
【0015】
本発明の配線基板によれば、配線層のうち少なくとも電子部品の電極が半田を介して接続される領域の表面に、ニッケル−ホウ素めっき層、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層、金めっき層を順次被着させ、配線層の表面に直接、触媒活性の強いホウ素を含有するニッケル−ホウ素めっき層を被着させたことから、配線層にニッケル−ホウ素めっき層をピンホールやボイド等を生じることなく表面を極めて平滑として均一厚みに、かつ強固に被着させることができる。また、ニッケル−ホウ素めっき層上に、ニッケル−ホウ素めっき層および金めっき層のいずれとも密着性が良好である白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層を被着させたことから、ニッケル−ホウ素めっき層上に金めっき層を強固に被着させることができる。さらに、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層上に、耐蝕性に優れ、かつ半田との濡れ性に優れる金めっき層を被着させたことから、ニッケル−ホウ素めっき層および白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層が酸化腐蝕するのを有効に防止することができるとともに半田を強固に接合させることができる。その結果、配線基板の配線層に斑点状のしみや膨れが発生するのを有効に防止することができるとともに、配線層に電子部品の電極を半田を介して極めて強固に接続することができる。
【0016】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【0017】
図1は、本発明の配線基板を半導体素子を収容する半導体素子収納用パッケージに適用した場合の実施の形態の一例を示す断面図であり、1は絶縁基体、2は配線層である。この絶縁基体1と配線層2とで半導体素子3を搭載するための配線基板4が形成される。
【0018】
絶縁基体1は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・ガラスセラミックス焼結体等の電気絶縁材料から成り、その上面に半導体素子3を搭載する搭載部を有し、この搭載部の表面に露出した配線層2に半導体素子3の電極が半田ボール5を介して接続される。
【0019】
絶縁基体1は、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに、このセラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成形技術を採用しシート状となすことによってセラミックグリーンシート(セラミック生シート)を得た後に、このセラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後に積層されたセラミックグリーンシートを還元雰囲気中にて約1600℃の温度で焼成することによって製作される。
【0020】
また絶縁基体1は、その上面の搭載部から下面にかけて多数の配線層2が被着形成されており、配線層2の搭載部に露出した部位には半導体素子3の各電極が半田ボール5を介して電気的に接続され、また絶縁基体1の下面に導出された部位には外部電気回路基板の配線導体が半田等を介して電気的に接続される。
【0021】
配線層2は、搭載される半導体素子3の各電極を外部電気回路に接続する機能を有し、例えば、タングステン・モリブデン・マンガン等の高融点金属粉末から成り、タングステン等の高融点金属粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを、絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体1の搭載部から下面にかけて被着される。
【0022】
配線層2には、図2に要部拡大断面図で示すように、少なくとも半導体素子3の電極が半田ボール5を介して接続される領域に、ニッケル−ホウ素めっき層6、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7および金めっき層8が順次被着されている。
【0023】
ニッケル−ホウ素めっき層6は、配線層2に白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7および金めっき層8を密着性良く被着させる下地金属層として機能する。
【0024】
ニッケル−ホウ素めっき層6は、硫酸ニッケル等のニッケル化合物とホウ素系還元剤、例えば水素化ホウ素ナトリウムやジメチルアミンボラン等を含む無電解ニッケルめっき浴を用いた無電解めっき法により、配線層2の表面に所定厚みに被着される。この場合、ニッケル−ホウ素めっき層6はその内部に触媒活性の強いホウ素を含有することから、配線層2の表面が粗面であるとしてもニッケル−ホウ素めっき層6にピンホールやボイド等が形成されることはなく、同時に表面を極めて平滑として均一厚みに、かつ強固に被着させることができる。
【0025】
なお、ニッケル−ホウ素めっき層6は、ホウ素の含有量が0.05重量%未満の少ないものとなるとニッケル−ホウ素めっき層6の耐蝕性が劣化して酸化し易くなる傾向にあり、また3重量%を超えると電気抵抗が上昇し、配線基板としての特性が劣化してしまう傾向にある。従って、ニッケル−ホウ素めっき層6は、そのホウ素の含有量を0.05重量%乃至3重量%の範囲としておくことが好ましい。
【0026】
またニッケル−ホウ素めっき層6は、その厚さが1μm未満と薄いものになるとニッケル−ホウ素めっき層6を粗面な配線層2に表面を極めて平滑として均一厚みに被着させるのが困難となってしまう傾向にあり、また8μmを超えると内部応力が大きくなって配線層2にニッケル−ホウ素めっき層6を強固に被着させることが困難となってしまう傾向にある。従って、ニッケル−ホウ素めっき層6は、その厚さを1μm乃至8μmの範囲としておくことが好ましい。
【0027】
さらに、ニッケル−ホウ素めっき層6上には、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7が所定厚みに被着されており、この白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7は、ニッケル−ホウ素めっき層6に金めっき層8を強固に被着接合させる機能を有する。
【0028】
白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7は、ジニトロジアンミン白金・テトラニトロ白金酸塩・ロジウム塩・ルテニウム塩等の白金・ロジウム・ルテニウムの少なくとも1種を含む化合物とリン系還元剤、例えば次亜リン酸ナトリウムや亜リン酸等とを含む無電解めっき浴を用いた無電解めっき法により、ニッケル−ホウ素めっき層6上に被着される。この場合、下地のニッケル−ホウ素めっき層6は表面が極めて平滑であること、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7はめっき液中の白金・ロジウム・ルテニウムの少なくとも1種が還元剤で還元析出される自己触媒反応によりニッケル−ホウ素めっき層6上に被着され、ニッケル−ホウ素めっき層7を酸化させることがないことから、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7をニッケル−ホウ素めっき層6表面にピンホールやボイド等を形成することなく均一厚みに、かつ強固に被着させることができる。
【0029】
なお、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7は、リンの含有率が2重量%を超えると、金との密着の悪いリン成分が増大して後述する金めっき層8の密着性が劣化する傾向にある。従って、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7は、リンの含有量を2重量%以下の範囲としておくことが好ましい。
【0030】
また白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7は、その厚みが0.05μm未満と薄いものとなった場合は、ニッケル−ホウ素めっき層6を完全に被覆することができず、金めっき層8の被着強度が弱くなってしまう傾向にあり、また2μmを超えると内部応力が大きくなってニッケル−ホウ素めっき層6への被着強度が低いものとなってしまう傾向がある。従って、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7は、その厚さを0.05μm乃至2μmの範囲としておくことが好ましい。
【0031】
さらに、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7の表面には金めっき層8が所定厚みに被着されており、金めっき層8は、ニッケル−ホウ素めっき層6および白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7が酸化腐蝕するのを有効に防止することができるとともに、半田を配線層2に強固に接合させる機能を有する。
【0032】
金めっき層8は、例えば、従来周知のシアン化金カリウム等の金化合物とエチレンジアミン四酢酸(ナトリウム塩)等の錯化剤とを含有する置換型の無電解金めっき液を用いる無電解めっき法により、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7の表面に形成される。
【0033】
なお、この場合、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7が耐蝕性に優れることから、金を還元させるに必要な量以上に白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7が酸化してしまうことはなく、金めっき層8を白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7上に強固に被着形成させることができる。
【0034】
金めっき層8は、その厚みが0.05μm未満の薄いものとなると、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層7やニッケル−ホウ素めっき層6の酸化を防ぐことが困難となり、また0.3μmを超えて厚くなると、半導体素子3の電極を配線層2に接続する半田ボール5との間で金−錫等の脆い金属間化合物が形成され、接続部の長期信頼性を低いものとしてしまうおそれがある。従って、金めっき層8は、その厚さを0.05μm乃至0.3μmの範囲としておくことが好ましい。
【0035】
一方、半導体素子3が搭載された絶縁基体1は、その上面に蓋体9が樹脂・ガラス・ロウ材等から成る封止材を介して接合され、この蓋体9と絶縁基体1とによって半導体素子3を気密に封止するようになっている。
【0036】
蓋体9は、酸化アルミニウム質焼結体やムライト質焼結体・窒化アルミニウム質焼結体等のセラミックス材料、あるいは鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末を従来周知のプレス成形法を採用することによって椀状に成形するとともに、これを約1600℃の温度で焼成することによって形成される。
【0037】
かくして本発明の配線基板4によれば、絶縁基体1上面の搭載部の表面に露出した配線層2に半導体素子3の電極を半田ボール5を介して電気的・機械的に接続した後に、絶縁基体1の上面に金属やセラミックスから成る蓋体9をガラスや樹脂・ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体9とから成る容器内部に半導体素子3を気密に収容することによって製品としての半導体装置が完成する。
【0038】
なお、本発明の配線基板は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態の例では本発明の配線基板を半導体素子を収容する半導体素子収納用パッケージに適用したが、混成集積回路基板等の他の用途に適用してもよい。
【0039】
【発明の効果】
本発明の配線基板によれば、配線層のうち少なくとも電子部品の電極が半田を介して接続される領域の表面に、ニッケル−ホウ素めっき層、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層、金めっき層を順次被着させ、配線層の表面に直接、触媒活性の強いホウ素を含有するニッケル−ホウ素めっき層を被着させたことから、配線層にニッケル−ホウ素めっき層をピンホールやボイド等を生じることなく表面を極めて平滑として均一厚みに、かつ強固に被着させることができる。また、ニッケル−ホウ素めっき層上に、ニッケル−ホウ素めっき層および金めっき層のいずれとも密着性が良好である白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層を被着させたことから、ニッケル−ホウ素めっき層上に金めっき層を強固に被着させることができる。さらに、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層上に、耐蝕性に優れ、かつ半田との濡れ性に優れる金めっき層を被着させたことから、ニッケル−ホウ素めっき層および白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層が酸化腐蝕するのを有効に防止することができるとともに半田を強固に接合させることができる。その結果、配線基板の配線層に斑点状のしみや膨れが発生するのを有効に防止することができるとともに、配線層に電子部品の電極を半田を介して極めて強固に接続することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断面図である。
【図2】図1に示す配線基板の要部拡大断面図である。
【符号の説明】
1・・・・絶縁基体
2・・・・配線層
3・・・・半導体素子
4・・・・配線基板
5・・・・半田ボール
6・・・・ニッケル−ホウ素めっき層
7・・・・白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層
8・・・・金めっき層
Claims (4)
- 電子部品の電極が半田を介して接続される配線層を有する配線基板であって、前記配線層のうち少なくとも電子部品の電極が半田を介して接続される領域の表面に、ニッケル−ホウ素めっき層、白金・ロジウム・ルテニウムの少なくとも1種とリンとの合金めっき層、金めっき層を順次被着させたことを特徴とする配線基板。
- 前記合金めっき層の厚さが0.05μm乃至2μmであることを特徴とする請求項1記載の配線基板。
- 前記ニッケル−ホウ素めっき層のホウ素含有量が0.05重量%乃至3重量%であることを特徴とする請求項1記載の配線基板。
- 前記合金めっき層のリン含有量が2重量%以下であることを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050555A JP3771854B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050555A JP3771854B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249602A JP2003249602A (ja) | 2003-09-05 |
JP3771854B2 true JP3771854B2 (ja) | 2006-04-26 |
Family
ID=28662753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050555A Expired - Fee Related JP3771854B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3771854B2 (ja) |
-
2002
- 2002-02-26 JP JP2002050555A patent/JP3771854B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249602A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3561240B2 (ja) | 配線基板の製造方法 | |
JP2002111188A (ja) | 配線基板 | |
JP2002076189A (ja) | 配線基板 | |
JP2002057444A (ja) | 配線基板 | |
JP3771854B2 (ja) | 配線基板 | |
JP3898482B2 (ja) | 配線基板 | |
JP4683768B2 (ja) | 配線基板 | |
JP3740407B2 (ja) | 配線基板 | |
JP3495773B2 (ja) | 回路基板 | |
JP2003249744A (ja) | 配線基板 | |
JP2001102733A (ja) | 電子部品の実装方法 | |
JP2003008190A (ja) | 配線基板 | |
JP3512617B2 (ja) | 電子部品 | |
JP2001085807A (ja) | 配線基板 | |
JP2002076595A (ja) | 配線基板 | |
JP2003008189A (ja) | 配線基板 | |
JP3854177B2 (ja) | 半導体素子搭載用配線基板およびその製造方法 | |
JP2003105549A (ja) | 配線基板およびその製造方法 | |
JP2003100952A (ja) | 配線基板 | |
JP3561231B2 (ja) | 配線基板の製造方法 | |
JP2002110838A (ja) | 配線基板 | |
JP2003037355A (ja) | 配線基板 | |
JP4109391B2 (ja) | 配線基板 | |
JP2003155593A (ja) | 配線基板 | |
JP2001308498A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |