JP3751766B2

JP3751766B2 - Operational amplifier

Info

Publication number: JP3751766B2
Application number: JP14977199A
Authority: JP
Inventors: 浩之江口; 満永田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-05-28
Filing date: 1999-05-28
Publication date: 2006-03-01
Anticipated expiration: 2019-05-28
Also published as: JP2000341060A

Description

【０００１】
【発明の属する技術分野】
この発明は演算増幅器に係わり、特に高負荷を駆動可能とする演算増幅器に関する。
【０００２】
【従来の技術】
従来、ポータブルオーディオ機器に使用するヘッドフォンドライバは、バイポーラプロセスによる専用ＩＣである。ヘッドフォンドライバには、低電圧まで負荷（１６〜３２Ω程度）を駆動できる能力が要求される。
【０００３】
近年、ヘッドフォンドライバをＣＭＯＳ回路化して、Ｄ／Ａ変換ＬＳＩに内蔵する動きが出てきている。ヘッドフォンドライバを、Ｄ／Ａ変換ＬＳＩに１チップ化すれば基板の実装面積を削減でき、小型軽量化、低価格化に寄与できる。
【０００４】
現在、ポータブルオーディオ機器のＤ／Ａ変換方式は、１ビットΣΔ変調方式が主流であり、Ｄ／Ａ変換ＬＳＩの出力部には、演算増幅器を用いたフィルタが内蔵されているものがほとんどである。演算増幅器の出力部は、低電圧動作の観点から、ＭＯＳトランジスタにより構成されたカレントミラー対が使われる。
【０００５】
図１３は、カレントミラー対を使用した演算増幅器の出力部の回路図である。
【０００６】
図１３に示すように、出力部２０４は、Ｎチャネル型ＭＯＳトランジスタ（以下ＮＭＯＳ）Ｑ14、Ｐチャネル型ＭＯＳトランジスタ（以下ＰＭＯＳ）Ｑ15、Ｑ16、ＮＭＯＳＱ17を有している。
【０００７】
ＮＭＯＳＱ14のソースは回路内接地電位ＶSSに接続され、そのドレインはＰＭＯＳＱ15のドレインに接続されている（ノードＮ７）。ＮＭＯＳＱ14のゲートには第１の制御入力IN1が供給される。ＰＭＯＳＱ15のソースは電源電位ＶDDに接続され、そのゲートにはノードＮ７の電位が供給される。ノードＮ７の電位は、さらにＰＭＯＳＱ16のゲートに供給される。ＰＭＯＳＱ16のソースは電源電位ＶDDに接続され、そのドレインはＮＭＯＳＱ17のドレインに接続されている（ノードＮ８）。ＮＭＯＳＱ17のソースは回路内接地電位ＶSSに接続され、そのゲートには第２の制御入力IN2が供給される。また、ＮＭＯＳＱ17のゲートは、抵抗Ｒ１、およびキャパシタＣ１を介して、ノードＮ８に接続されている。
【０００８】
ＰＭＯＳＱ16、およびＮＭＯＳＱ17は出力段を構成しており、これらのドレインの相互接続ノードＮ８は出力端子である。ＰＭＯＳＱ16、およびＮＭＯＳＱ17はそれぞれ制御入力IN1、IN2に応じて駆動され、出力端子（ノードＮ８）の電位をスイングさせる。
【０００９】
このような演算増幅器の出力部２０４に、もし十分な負荷駆動能力を持たせることができれば、ヘッドフォンドライバ等の外部負荷を駆動する回路を省略でき、チップサイズ的に大変有利となる。
【００１０】
【発明が解決しようとする課題】
演算増幅器の出力部２０４に、十分な負荷駆動能力を持たせるためには、出力段を構成しているＰＭＯＳＱ16、およびＮＭＯＳＱ17のサイズを大きくすればよい。詳しくはＰＭＯＳＱ16のチャネル幅Ｗ16とチャネル長Ｌ16との比“Ｗ16／Ｌ16”、およびＮＭＯＳＱ17のチャネル幅Ｗ17とチャネル長Ｌ17との比“Ｗ17／Ｌ17”をそれぞれ大きくする。
【００１１】
しかし、チャネル長Ｌには製造上、下限がある。このため、“Ｗ／Ｌ”を大きくするためには、図１４に示すようにチャネル幅Ｗ16、Ｗ17をそれぞれ大きくしなければならない。このような事情は、チップサイズの増大の抑制に不利である。
【００１２】
この発明は上記の事情に鑑みて為されたもので、その主要な目的は、チップサイズの増大を抑制しつつ、負荷駆動能力を向上させることが可能な出力部を持つ演算増幅器を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る演算増幅器は、ＭＯＳトランジスタにより構成されたカレントミラー対と、ＭＯＳトランジスタにより構成された他のカレントミラー対とを出力部に持つ演算増幅器であって、前記カレントミラー対の出力段、および入力段のＭＯＳトランジスタのうち、入力段のＭＯＳトランジスタのソースと電源との間にのみ、実質的に抵抗が挿入され、前記他のカレントミラー対の出力段は前記カレントミラー対の出力段に接続され、この他のカレントミラー対は、出力段、および入力段双方のＭＯＳトランジスタのソースと電源との間に実質的に抵抗が挿入されていないことを特徴としている。
【００１４】
上記構成を有する演算増幅器であると、カレントミラー対の入力段のＭＯＳトランジスタのソースと電源との間に抵抗を挿入したので、カレントミラー対の出力段のＭＯＳトランジスタのゲート電位を、抵抗が無い場合に比べて、より低くできる。このため、カレントミラー対の出力段を構成するＭＯＳトランジスタのサイズを大きくしなくても、多くの出力電流を流すことができ、その負荷駆動能力を向上させることができる。よって、チップサイズの増大を抑制しつつ、負荷駆動能力を向上させることが可能な出力部を持つ演算増幅器を得ることができる。
【００１５】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。なお、全図面において、共通する部分には共通する参照符号を付す。
【００１６】
［第１の実施形態］
図１は、この発明の第１の実施形態に係る演算増幅器の一回路例を示す回路図である。
【００１７】
図１に示すように、第１の実施形態に係る演算増幅器１０は、第１段１０１〜第７段１０７を含む。第１段１０１の電流Ｉ１は、電流源ＩＳＣにより決定される定電流である。第２段１０２〜第７段１０７それぞれの電流Ｉ２、Ｉ３、Ｉ４、Ｉ５、Ｉ６、Ｉ７は、定電流Ｉ１を元にして決まる。また、実施の形態の説明に際し、第１段１０１〜第７段１０７の各段を、便宜上、それぞれの機能に応じ、電流源部２０１、差動増幅部２０２、バイアス電位生成および増幅部２０３、出力部２０４の４つにブロック化する。
【００１８】
第１段１０１は電流源部２０１を構成し、ＰＭＯＳＱ１および電流源ＩＳＣを含む。ＰＭＯＳＱ１のソースは電源電位ＶDDに接続され、そのゲートはそのドレインに接続されている（ノードＮ１）。電流源ＩＳＣはノードＮ１と回路内接地電位ＶSSとの間に接続されている。電流源ＩＳＣが動作し、定電流Ｉ１が流れている間、演算増幅器１０は動作する。
【００１９】
第２段１０２は差動増幅部２０２を構成し、ＰＭＯＳＱ２〜Ｑ４、ＮＭＯＳＱ５、Ｑ６を含む。ＰＭＯＳＱ２のソースは電源電位ＶDDに接続され、そのゲートはノードＮ１に接続されている。ＰＭＯＳＱ３、Ｑ４のソースはそれぞれ、ＰＭＯＳＱ２のドレインに接続されている。また、ＰＭＯＳＱ３のゲートには負入力ＩＮ-が入力され、ＰＭＯＳＱ４のゲートには正入力ＩＮ+が入力される。負入力ＩＮ-および正入力ＩＮ+はそれぞれ、演算増幅器１０に入力される入力信号である。ＰＭＯＳＱ３のドレインはＮＭＯＳＱ５のドレインに接続され（ノードＮ２）、ＰＭＯＳＱ４のドレインはＮＭＯＳＱ６のドレインに接続されている（ノードＮ３）。ＮＭＯＳＱ５およびＱ６のゲートはそれぞれ、ノードＮ２に接続され、これらのソースはそれぞれ、回路内接地電位ＶSSに接続されている。
【００２０】
第３段１０３、第４段１０４、および第５段１０５はそれぞれバイアス電位生成および増幅部２０３を構成する。第３段１０３はＰＭＯＳＱ７、ＮＭＯＳＱ８を含む。ＰＭＯＳＱ７のソースは電源電位ＶDDに、そのゲートはノードＮ１に、そのドレインはＮＭＯＳＱ８のドレインにそれぞれ接続されている。ＮＭＯＳＱ８のソースは回路内接地電位ＶSSに接続されている。第４段１０４はＰＭＯＳＱ10、ＮＭＯＳＱ９、Ｑ11を含む。ＰＭＯＳＱ10のソースは電源電位ＶDDに、そのゲートはノードＮ１に、そのドレインはＮＭＯＳＱ11のドレインに接続されている（ノードＮ５）。ＮＭＯＳＱ11のゲートは、ノードＮ５に接続され、そのソースはＮＭＯＳＱ９のドレインに接続されている（ノードＮ４）。ＮＭＯＳＱ９のソースは回路内接地電位ＶSSに、そのゲートはノードＮ４にそれぞれ接続されている。また、ノードＮ４は、ＮＭＯＳＱ８のゲートに接続されている。第５段１０５はＮＭＯＳＱ12、Ｑ13を含む。ＮＭＯＳＱ12のドレインは電源電位ＶDDに、そのゲートはノードＮ５に、そのソースはＮＭＯＳＱ13のドレインにそれぞれ接続されている（ノードＮ６）。ＮＭＯＳＱ13のソースは回路内接地電位ＶSSに、そのゲートはノードＮ３にそれぞれ接続されている。
【００２１】
第６段１０６、および第７段１０７はそれぞれ出力部２０４を構成する。出力部２０４は、カレントミラー対１２０を有する。
【００２２】
第６段１０６はＮＭＯＳＱ14、ＰＭＯＳＱ15を含む。ＮＭＯＳＱ14のソースは回路内接地電位ＶSSに接続され、そのドレインはＰＭＯＳＱ15のドレインに接続されている（ノードＮ７）。ＮＭＯＳＱ14のゲートはノードＮ６に接続されている。ノードＮ６の電位は、第１の制御入力IN1である。ＰＭＯＳＱ15のソースは抵抗Ｒを介して電源電位ＶDDに接続され、そのゲートはノードＮ７に接続されている。
【００２３】
第７段１０７はＰＭＯＳＱ16、ＮＭＯＳＱ17を含む。ＰＭＯＳＱ16は、ＰＭＯＳＱ15とともに、カレントミラー対１２０を構成する。ＰＭＯＳＱ16のゲートはノードＮ７に接続されている。ＰＭＯＳＱ16のソースは電源電位ＶDDに直接接続され、そのドレインはＮＭＯＳＱ17のドレインに接続されている（ノードＮ８）。ＮＭＯＳＱ17のソースは回路内接地電位ＶSSに接続され、そのゲートはノードＮ３に接続されている。ノードＮ３の電位は、第２の制御入力IN2である。ＮＭＯＳＱ17のゲートは、抵抗Ｒ１、およびキャパシタＣ１を介して、ノードＮ８に接続されている。
【００２４】
ＰＭＯＳＱ16のドレインとＮＭＯＳＱ17のドレインとの相互接続ノードＮ８は出力端子である。ＰＭＯＳＱ16、およびＮＭＯＳＱ17はそれぞれ、制御入力IN1、IN2に応じて駆動され、出力端子（ノードＮ８）の電位をスイングさせる。出力端子（ノードＮ８）から得られる出力ＯＵＴの波形は、たとえば正弦波状である。演算増幅器１０の出力部２０４は、出力端子（ノードＮ８）を介して、外部負荷に電荷を供給したり、外部負荷から電荷を引き抜いたりして、外部負荷を駆動する。
【００２５】
このような演算増幅器１０において、入力段のＰＭＯＳＱ15のソースを、抵抗Ｒを介して電源電位ＶDDに接続し、出力段のＰＭＯＳＱ16のソースを電源電位ＶDDに直接接続している。この構成により、電流Ｉ６が増加した場合、抵抗Ｒによる電圧降下により、ノードＮ７の電位は、抵抗Ｒが無い場合に比べ、さらに低くなる。このため、ＰＭＯＳＱ16のゲート電位は、抵抗Ｒが無い場合に比べて、さらに低くすることができる。この結果、ＰＭＯＳＱ16は、より多くの電流Ｉ７を流せるようになり、その負荷駆動能力が向上する。
【００２６】
これにより、図２（Ａ）に示すように、ＰＭＯＳＱ16のチャネル幅Ｗ16とＰＭＯＳＱ16のチャネル長Ｌ16との比（以下“Ｗ16／Ｌ16”比と略す）を、抵抗Ｒが無い場合より小さくしても、ＰＭＯＳＱ16の負荷駆動能力は、抵抗Ｒが無い場合とほぼ同程度の負荷駆動能力とすることが可能になる。
【００２７】
また、図２（Ｂ）に示すように、“Ｗ16／Ｌ16”比を、抵抗Ｒが無い場合と同程度にしたときには、ＰＭＯＳＱ16の負荷駆動能力は、抵抗Ｒが無い場合よりも向上する。
【００２８】
よって、第１の実施形態によれば、チップサイズの増大を抑制しつつ、負荷駆動能力を向上させることが可能な出力部２０４を持つ演算増幅器１０を得ることができる。
【００２９】
図３は、第１の実施形態に係る演算増幅器１０を用いたＤ／Ａ変換ＬＳＩの一構成例、およびそのＤ／Ａ変換ＬＳＩを用いたシステムの一構成例を示すブロック図である。図３は、特にポータブルオーディオ機器に用いられるシステムを示している。
【００３０】
図３に示すように、Ｄ／Ａ変換ＬＳＩ３００は、Ｄ／Ａ変換器３０１およびアナログフィルタ３０２を１チップに集積したもので、図１に示した演算増幅器１０はアナログフィルタ３０２に含まれている。Ｄ／Ａ変換器３０１は、デジタルオーディオデータを、アナログオーディオデータに変換するものであり、たとえば１ビットΣΔ変調を用いた１ビットＤ／Ａ変換器である。デジタルオーディオデータはＣＤやＤＶＤなど、オーディオ情報等を記録した記録媒体３０３から取り出されたデジタルデータである。また、Ｄ／Ａ変換器３０１の出力は、アナログフィルタ３０２に入力される。アナログフィルタ３０２は、Ｄ／Ａ変換されたアナログオーディオデータをフィルタリングおよび演算増幅してアナログ出力として出力する。また、アナログフィルタ３０２の出力（アナログ出力）は上記デジタルデータに応じてヘッドフォンなどの外部負荷３０４を駆動する出力であり、図１に示した出力部２０４の出力端子（ノードＮ８）から得られる出力に相当する。出力部２０４の出力端子（ノードＮ８）に外部負荷３０４を接続した時の等価回路を図４に示す。
【００３１】
この発明に係る演算増幅器１０によれば、その出力部２０４の負荷駆動能力を向上できるので、たとえば図３に示すように、アナログフィルタ３０２（演算増幅器）の出力によって、ヘッドフォン等の外部負荷を駆動できる。
【００３２】
さらにこの発明に係る演算増幅器１０によれば、アナログフィルタ３０２の出力によって、ヘッドフォン等の外部負荷３０４を駆動できるので、Ｄ／Ａ変換ＬＳＩ３００に、ヘッドフォンドライバ等の外部負荷を駆動するための回路を、別途設ける必要がない。このような構成は、Ｄ／Ａ変換ＬＳＩ３００のチップサイズの縮小に有利である。
【００３３】
［第２の実施形態］
図５は、この発明の第２の実施形態に係る演算増幅器の一回路例を示す回路図である。
【００３４】
図５に示すように、第２の実施形態に係る演算増幅器２０が、第１の実施形態に係る演算増幅器１０と異なるところは出力部２０４-2であり、出力部２０４-2は、複数、この実施形態では２つのカレントミラー対１２０-2、１２１を有することである。
【００３５】
第８段１０８はＮＭＯＳＱ24、ＰＭＯＳＱ22を含む。ＮＭＯＳＱ24のソースは回路内接地電位ＶSSに接続され、そのドレインはＰＭＯＳＱ22のドレインに接続されている（ノードＮ９）。ＮＭＯＳＱ24のゲートはノードＮ６に接続されている。ノードＮ６の電位は、第１の制御入力IN1である。ＰＭＯＳＱ22のソースは、電源電位ＶDDに直接に接続され、そのゲートはノードＮ９に接続されている。
【００３６】
第９段１０９はＰＭＯＳＱ23を含む。ＰＭＯＳＱ23は、ＰＭＯＳＱ22とともに、カレントミラー対１２１を構成する。ＰＭＯＳＱ23のゲートはノードＮ９に接続されている。ＰＭＯＳＱ16のソースは、電源電位ＶDDに直接に接続され、そのドレインはノードＮ８に接続されている。
【００３７】
カレントミラー対１２０-2は、第１の実施形態の出力部２０４が有するカレントミラー対１２０と同様のものであり、ＰＭＯＳＱ15のソースは抵抗Ｒを介して電源電位ＶDDに接続されている。
【００３８】
図６は、カレントミラー対の入力電流と出力電流との関係を示す図である。
【００３９】
図６に示すように、カレントミラー対１２１は、入力段のＰＭＯＳＱ22のソースを直接電源電位ＶDDに接続しているために、入力電流Ｉ８が増加すると、出力電流Ｉ９は、線(i)に示すように直線的に増加する。
【００４０】
また、図６に示すように、カレントミラー対１２０-2は、入力段のＰＭＯＳＱ15のソースを抵抗Ｒを介して電源電位ＶDDに接続している。このため、入力電流Ｉ６が増加すると、出力電流Ｉ７’は、線(ii)に示すように、出力電流Ｉ９よりも急峻に増加する。
【００４１】
第２の実施形態に係る演算増幅器２０は、これらのカレントミラー対１２１、１２０-2をそれぞれ有するために、その出力部２０４-2が流す電流Ｉ７は、線(iii)に示すように、ＰＭＯＳＱ16が流す電流Ｉ７’と、ＰＭＯＳＱ23が流す電流Ｉ９との和になる。この結果、電流Ｉ７はさらに増え、出力部２０４の負荷駆動能力は、より向上する。
【００４２】
また、第２の実施形態によれば、さらに下記の効果を得ることができる。
【００４３】
図６中の線(ii)に示すように、カレントミラー対１２０-2は、抵抗Ｒがあるために、電流Ｉ７'を、より急峻に増加させることができる反面、入力電流Ｉ６が小さい領域“ｒ”では、抵抗Ｒが無い場合に比べて、出力電流Ｉ７’を急激に小さくしてしまう傾向がある。このため、カレントミラー対１２０-2のみで、出力部２０４-2を構成した場合、図７に示すように、出力ＯＵＴに、波形が不連続となる、いわゆる“ゼロクロス歪み”などの不具合を生じる可能性がある。
【００４４】
この点、第２の実施形態では、抵抗Ｒを持たないカレントミラー対１２１と、抵抗Ｒを持つカレントミラー対１２０-2とで、出力部２０４-2を構成する。これにより、入力電流Ｉ６が小さい領域“ｒ”において、出力電流Ｉ７に、抵抗Ｒを持たないカレントミラー対１２１の出力電流Ｉ９を重ね合わせることができる。この結果、出力電流Ｉ７’を急激に小さくしてしまう傾向は改善され、出力ＯＵＴに、“ゼロクロス歪み”などの不具合を生じる可能性を低減することができる。
【００４５】
また、第２の実施形態ではカレントミラー対を２つとしたが、３つ以上設けても良い。このような場合には、抵抗Ｒを持つカレントミラー対と、抵抗Ｒを持たないカレントミラー対とを適宜組み合わせることで、出力部の負荷駆動能力を調節することができる。
【００４６】
たとえばカレントミラー対を３つ設けた場合、その２つを抵抗Ｒを持つカレントミラー対とし、残りの１つを抵抗Ｒを持たないカレントミラー対とする。この場合、出力部の負荷駆動能力は向上する。
【００４７】
また、抵抗Ｒを持つカレントミラー対を１つとし、残りの２つを抵抗Ｒを持たないカレントミラー対とする。この場合、出力部の負荷駆動能力は上記の場合に比べて低下するが、静止時に出力部に流れるアイドル電流が減り、低消費電力化できる利点が得られる。静止時とは、外部負荷への電流の出入りがない状態、つまり出力ＯＵＴが中点電位で一定の時のことである。出力ＯＵＴが一定電位でも、たとえば図５に示すＰＭＯＳＱ16、Ｑ23、ＮＭＯＳＱ17それぞれには電流が流れている。
【００４８】
アイドル電流の低減と負荷駆動能力の向上とは、通常互いに相反の関係にあり、負荷駆動能力を向上させようとすればアイドル電流は増加し、アイドル電流を減少させようとすれば駆動能力は低下する。このため、負荷駆動能力の調節は重要である。従来、負荷駆動能力の調節は、ＭＯＳトランジスタのサイズ、特に“Ｗ／Ｌ”比を調節することで行われる。このため、負荷駆動能力の調節が必要となった場合、回路設計や、チップのレイアウトをやり直す必要があった。
【００４９】
この点、第２の実施形態では、カレントミラー対を２つ以上有しており、これらカレントミラー対のうち、いくつのカレントミラー対に抵抗Ｒを設けるかで、負荷駆動能力の調節を行える。このような調節は、“Ｗ／Ｌ”比を調節する場合に比べて簡単であり、たとえば製品の開発期間を短縮できる等の利点を得ることができる。
【００５０】
［第３の実施形態］
図８は、この発明の第３の実施形態に係る演算増幅器の一回路例を示す回路図である。
【００５１】
図８に示すように、第３の実施形態に係る演算増幅器３０が、第２の実施形態に係る演算増幅器２０と異なるところは、電流源部２０１、差動増幅部２０２、バイアス電位生成および増幅部２０３に昇圧電源電位ＶＤＤ１を用い、出力部２０４-2に非昇圧電源電位ＶＤＤ２を用いたことである。
【００５２】
近年のポータブルオーディオ機器の仕様として、機器の電源である電池の電圧を昇圧して安定化させた昇圧電源電位を作ってＤ／Ａ変換ＬＳＩを含む各ＬＳＩに供給し、ヘッドフォンドライバには、電池から電源電位を直接に供給する仕様がある。
【００５３】
このような仕様に、この発明を対応させる場合には、図８に示すように、演算増幅器３０の出力部２０４-2のみを別電源とし、電流源部２０１、差動増幅部２０２、バイアス電位生成および増幅部２０３に、昇圧電源電位ＶＤＤ１を供給し、出力部２０４-2に電池から電源電位ＶＤＤ２を直接に供給するようにすれば良い。
【００５４】
また、この発明は、ヘッドフォンドライバに、電池から電源電位を直接に供給する仕様において、特に有効である。以下、これにつき説明する。
【００５５】
図９は電池の電圧と時間との関係を示す関係図、図１０は出力ＯＵＴの波形を示す波形図である。
【００５６】
図９に示すように、電池が消耗するにつれて、その電圧は徐々に低下する。電圧の低下に伴って、出力部が負荷に十分な電流を供給できなくなってくると、図１０の破線に示すように、出力ＯＵＴの高レベル側波形に大きな歪みが生ずる。この歪みが許容範囲におさまっている間が、動作可能時間Ｔoprと定義される。もし、ヘッドフォンドライバの駆動能力を、図９に示すように、さらに低い電圧Ｖ１まで確保できれば、動作可能時間Ｔoprを延ばすことができる。
【００５７】
図１１は、比較例に係る演算増幅器を示す図である。
【００５８】
図１１に示す回路では、ＮＭＯＳＱ17のゲートに供給される制御入力IN2の高レベル側ピーク電位は、電池３０５の電圧が下がっても変わらない。バイアス電位生成および増幅部２０３には、電池３０５の高電位を昇圧部３０６で昇圧した電源電位が供給されているためである。即ち、ＮＭＯＳＱ17の負荷駆動能力は、電池３０５の電圧が下がっても、そのゲート〜ソース間電圧Ｖgsが変わらないために低下しない。
【００５９】
これに対し、ＰＭＯＳＱ16のソースには、電池３０５の高電位が直接供給される。このため、電池３０５の電圧が下がると、そのゲート〜ソース間電圧Ｖgsが小さくなってしまい、ＰＭＯＳＱ16の負荷駆動能力は低下する。
【００６０】
電池３０５の電圧が下がっても、上下対称な出力ＯＵＴを長い時間得られるようにすれば、動作可能時間Ｔoprを長くすることができる。
【００６１】
このためには、図１１に示すように、ＰＭＯＳＱ16のサイズ、特にＷ16を、さらに大きくし、ＰＭＯＳＱ16の負荷駆動能力をより向上させれば良い。
【００６２】
しかし、このような構成では、上述したようにチップサイズの増大の抑制に不利である。
【００６３】
そこで、図１２に示すように、ヘッドフォンドライバに、電池から電源電位を直接に供給する仕様において、この発明に係る演算増幅器を用いる。
【００６４】
このようにすれば、ＰＭＯＳＱ16のサイズ、特にＷ16を、図１１に示した構成ほど大きくしなくても、ＰＭＯＳＱ16には、ほぼ同等の負荷駆動能力が得られる。よって、ヘッドフォンドライバに、電池から電源電位を直接に供給する仕様において、チップサイズの増大を抑制しつつ、負荷駆動能力を向上でき、かつ動作可能時間を長くできる、という効果を得ることができる。
【００６５】
なお、第３の実施形態は、第２の実施形態と併用されるばかりでなく、第１の実施形態と併用できることはもちろんである。
【００６６】
以上、この発明を第１〜第３の実施形態により説明したが、この発明は第１〜第３の実施形態に限られるものではなく、その趣旨を逸脱しない範囲で種々変形することができる。
【００６７】
また、第１〜第３の実施形態は、ポータブルオーディオ機器への使用を想定して説明したが、この発明は、特にポータブルオーディオ機器に限られるものではなく、入力アナログデータに応じたアナログ出力を演算増幅により得て、このアナログ出力により負荷を駆動するようなシステムであれば、この発明に係る演算増幅器は当然に適用できる。また、入力されるアナログデータは、Ｄ／Ａ変換したものであっても、Ｄ／Ａ変換しないもの（元々がアナログデータ）であっても、どちらでも構わない。
【００６８】
また、第１〜第３の実施形態のカレントミラー対は、ＰＭＯＳにより構成されたが、ＮＭＯＳにより構成されても良い。ただし、特にトランジスタサイズの増加を抑制できる効果は、ＰＭＯＳのほうがより良く得られる。たとえばシリコンを半導体とした一般的なＬＳＩでは、ＰＭＯＳの電流駆動能力が、ＮＭＯＳの電流駆動能力よりも劣る傾向がある。このため、ＰＭＯＳのサイズが、ＮＭＯＳのサイズよりも大きくされている。よって、この発明は、ＰＭＯＳにより構成されたカレントミラー対に、より好ましく適用できる。
【００６９】
なお、ＭＯＳトランジスタのサイズはゲート幅Ｗ、ゲート長Ｌにより定義したが、それぞれチャネル幅、チャネル長と読み替えられても良い。
【００７０】
【発明の効果】
以上説明したように、この発明によれば、チップサイズの増大を抑制しつつ、負荷駆動能力を向上させることが可能な出力部を持つ演算増幅器を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施形態に係る演算増幅器の一回路例を示す回路図。
【図２】図２（Ａ）、（Ｂ）はそれぞれ第１の実施形態の効果を説明するための図。
【図３】図３は第１の実施形態に係る演算増幅器を用いたＬＳＩの一構成例、およびそのＬＳＩを用いたシステムの一構成例を示すブロック図。
【図４】図４は第１の実施形態に係る演算増幅器の出力端子に外部負荷を接続した時の等価回路図。
【図５】図５はこの発明の第２の実施形態に係る演算増幅器の一回路例を示す回路図。
【図６】図６はカレントミラー対の入力電流と出力電流との関係を示す図。
【図７】図７は演算増幅器の出力波形を示す波形図。
【図８】図８はこの発明の第３の実施形態に係る演算増幅器の一回路例を示す回路図。
【図９】図９は電池の電圧と時間との関係を示す関係図。
【図１０】図１０は演算増幅器の出力波形を示す波形図である。
【図１１】図１１は比較例に係る演算増幅器を示す図。
【図１２】図１２は第３の実施形態の効果を説明するための図。
【図１３】図１３はカレントミラー対を使用した演算増幅器の出力部の回路図。
【図１４】図１４は解決しようとする課題を説明するための図。
【符号の説明】
１０…第１の実施形態に係る演算増幅器、
２０…第２の実施形態に係る演算増幅器、
３０…第３の実施形態に係る演算増幅器、
１０１〜１０９…段、
１２０、１２１、１２０-2…カレントミラー対、
２０１…電流源部、
２０２…差動増幅部、
２０３…バイアス電位生成および増幅部、
２０４、２０４-2…出力部、
３００…Ｄ／Ａ変換ＬＳＩ、
３０１…Ｄ／Ａ変換器、
３０２…アナログフィルタ、
３０４…外部負荷（ヘッドフォン）、
３０５…電池、
３０６…昇圧部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an operational amplifier, and more particularly to an operational amplifier that can drive a high load.
[0002]
[Prior art]
Conventionally, a headphone driver used for a portable audio device is a dedicated IC based on a bipolar process. Headphone drivers are required to be capable of driving a load (about 16 to 32Ω) to a low voltage.
[0003]
In recent years, there has been a movement to convert a headphone driver into a CMOS circuit and incorporate it in a D / A conversion LSI. If the headphone driver is integrated into a D / A conversion LSI on a single chip, the mounting area of the substrate can be reduced, contributing to a reduction in size and weight and cost.
[0004]
At present, the D / A conversion method for portable audio devices is mainly a 1-bit ΣΔ modulation method, and most of the output units of the D / A conversion LSI include a filter using an operational amplifier. . The output section of the operational amplifier uses a current mirror pair composed of MOS transistors from the viewpoint of low voltage operation.
[0005]
FIG. 13 is a circuit diagram of an output unit of an operational amplifier using a current mirror pair.
[0006]
As shown in FIG. 13, the output unit 204 includes N-channel MOS transistors (hereinafter referred to as NMOS) Q14, P-channel MOS transistors (hereinafter referred to as PMOS) Q15 and Q16, and NMOS Q17.
[0007]
The source of the NMOS Q14 is connected to the in-circuit ground potential VSS, and the drain thereof is connected to the drain of the PMOS Q15 (node N7). The first control input IN1 is supplied to the gate of the NMOS Q14. The source of the PMOS Q15 is connected to the power supply potential VDD, and the potential of the node N7 is supplied to the gate thereof. The potential of the node N7 is further supplied to the gate of the PMOS Q16. The source of the PMOS Q16 is connected to the power supply potential VDD, and the drain thereof is connected to the drain of the NMOS Q17 (node N8). The source of the NMOS Q17 is connected to the in-circuit ground potential VSS, and the second control input IN2 is supplied to the gate thereof. The gate of the NMOS Q17 is connected to the node N8 via the resistor R1 and the capacitor C1.
[0008]
The PMOS Q16 and the NMOS Q17 constitute an output stage, and an interconnection node N8 of these drains is an output terminal. The PMOS Q16 and the NMOS Q17 are driven according to the control inputs IN1 and IN2, respectively, and swing the potential of the output terminal (node N8).
[0009]
If the output section 204 of such an operational amplifier can be provided with sufficient load driving capability, a circuit for driving an external load such as a headphone driver can be omitted, which is very advantageous in terms of chip size.
[0010]
[Problems to be solved by the invention]
In order to provide the output section 204 of the operational amplifier with sufficient load driving capability, the sizes of the PMOS Q16 and NMOS Q17 constituting the output stage may be increased. Specifically, the ratio “W16 / L16” between the channel width W16 and the channel length L16 of the PMOS Q16 and the ratio “W17 / L17” between the channel width W17 and the channel length L17 of the NMOS Q17 are increased.
[0011]
However, the channel length L has a lower limit in manufacturing. Therefore, in order to increase “W / L”, the channel widths W16 and W17 must be increased as shown in FIG. Such a situation is disadvantageous for suppressing an increase in chip size.
[0012]
The present invention has been made in view of the above circumstances, and a main object thereof is to provide an operational amplifier having an output unit capable of improving load driving capability while suppressing an increase in chip size. It is in.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, an operational amplifier according to the present invention includes a current mirror pair composed of MOS transistors. And other current mirror pairs composed of MOS transistors An operational amplifier in an output unit, which is substantially a resistor only between a source of a MOS transistor in the input stage and a power source among the MOS transistors in the output stage and the input stage of the current mirror pair. But Insert The output stage of the other current mirror pair is connected to the output stage of the current mirror pair, and the other current mirror pair is substantially connected between the source and power source of the MOS transistors of both the output stage and the input stage. No resistance is inserted It is characterized by that.
[0014]
In the operational amplifier having the above configuration, since the resistor is inserted between the source of the MOS transistor in the input stage of the current mirror pair and the power supply, the gate potential of the MOS transistor in the output stage of the current mirror pair has no resistance. Compared to the case, it can be lower. For this reason, even if the size of the MOS transistor constituting the output stage of the current mirror pair is not increased, a large amount of output current can be passed, and the load driving capability can be improved. Therefore, it is possible to obtain an operational amplifier having an output unit capable of improving the load driving capability while suppressing an increase in chip size.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In all the drawings, common parts are denoted by common reference numerals.
[0016]
[First Embodiment]
FIG. 1 is a circuit diagram showing a circuit example of an operational amplifier according to the first embodiment of the present invention.
[0017]
As shown in FIG. 1, the operational amplifier 10 according to the first embodiment includes a first stage 101 to a seventh stage 107. The current I1 of the first stage 101 is a constant current determined by the current source ISC. The currents I2, I3, I4, I5, I6, and I7 of the second stage 102 to the seventh stage 107 are determined based on the constant current I1. In the description of the embodiment, each of the first stage 101 to the seventh stage 107 is divided into a current source unit 201, a differential amplifying unit 202, a bias potential generating and amplifying unit 203 according to their functions for convenience. The output unit 204 is divided into four blocks.
[0018]
The first stage 101 constitutes a current source unit 201 and includes a PMOS Q1 and a current source ISC. The source of the PMOS Q1 is connected to the power supply potential VDD, and its gate is connected to its drain (node N1). The current source ISC is connected between the node N1 and the in-circuit ground potential VSS. The operational amplifier 10 operates while the current source ISC operates and the constant current I1 flows.
[0019]
The second stage 102 forms a differential amplifier 202 and includes PMOSs Q2 to Q4 and NMOSs Q5 and Q6. The source of the PMOS Q2 is connected to the power supply potential VDD, and the gate thereof is connected to the node N1. The sources of PMOS Q3 and Q4 are each connected to the drain of PMOS Q2. A negative input IN− is input to the gate of the PMOS Q3, and a positive input IN + is input to the gate of the PMOS Q4. The negative input IN− and the positive input IN + are input signals input to the operational amplifier 10 respectively. The drain of the PMOS Q3 is connected to the drain of the NMOS Q5 (node N2), and the drain of the PMOS Q4 is connected to the drain of the NMOS Q6 (node N3). The gates of the NMOSs Q5 and Q6 are each connected to the node N2, and their sources are respectively connected to the in-circuit ground potential VSS.
[0020]
The third stage 103, the fourth stage 104, and the fifth stage 105 constitute a bias potential generation and amplification unit 203, respectively. The third stage 103 includes a PMOS Q7 and an NMOS Q8. The source of the PMOS Q7 is connected to the power supply potential VDD, the gate thereof is connected to the node N1, and the drain thereof is connected to the drain of the NMOS Q8. The source of the NMOS Q8 is connected to the in-circuit ground potential VSS. The fourth stage 104 includes PMOS Q10 and NMOS Q9, Q11. The source of the PMOS Q10 is connected to the power supply potential VDD, the gate thereof is connected to the node N1, and the drain thereof is connected to the drain of the NMOS Q11 (node N5). The gate of the NMOS Q11 is connected to the node N5, and the source thereof is connected to the drain of the NMOS Q9 (node N4). The source of the NMOS Q9 is connected to the in-circuit ground potential VSS, and its gate is connected to the node N4. The node N4 is connected to the gate of the NMOS Q8. The fifth stage 105 includes NMOS Q12 and Q13. The drain of the NMOS Q12 is connected to the power supply potential VDD, the gate thereof is connected to the node N5, and the source thereof is connected to the drain of the NMOS Q13 (node N6). The source of the NMOS Q13 is connected to the in-circuit ground potential VSS, and its gate is connected to the node N3.
[0021]
The sixth stage 106 and the seventh stage 107 constitute the output unit 204. The output unit 204 includes a current mirror pair 120.
[0022]
The sixth stage 106 includes an NMOS Q14 and a PMOS Q15. The source of the NMOS Q14 is connected to the in-circuit ground potential VSS, and the drain thereof is connected to the drain of the PMOS Q15 (node N7). The gate of the NMOS Q14 is connected to the node N6. The potential of the node N6 is the first control input IN1. The source of the PMOS Q15 is connected to the power supply potential VDD via the resistor R, and the gate thereof is connected to the node N7.
[0023]
The seventh stage 107 includes a PMOS Q16 and an NMOS Q17. The PMOS Q16 and the PMOS Q15 constitute a current mirror pair 120. The gate of the PMOS Q16 is connected to the node N7. The source of the PMOS Q16 is directly connected to the power supply potential VDD, and the drain thereof is connected to the drain of the NMOS Q17 (node N8). The source of the NMOS Q17 is connected to the in-circuit ground potential VSS, and its gate is connected to the node N3. The potential of the node N3 is the second control input IN2. The gate of the NMOS Q17 is connected to the node N8 via the resistor R1 and the capacitor C1.
[0024]
An interconnection node N8 between the drain of the PMOS Q16 and the drain of the NMOS Q17 is an output terminal. The PMOS Q16 and the NMOS Q17 are driven according to the control inputs IN1 and IN2, respectively, and swing the potential of the output terminal (node N8). The waveform of the output OUT obtained from the output terminal (node N8) is, for example, sinusoidal. The output unit 204 of the operational amplifier 10 drives the external load by supplying a charge to the external load or drawing a charge from the external load via the output terminal (node N8).
[0025]
In such an operational amplifier 10, the source of the PMOS Q15 in the input stage is connected to the power supply potential VDD via the resistor R, and the source of the PMOS Q16 in the output stage is directly connected to the power supply potential VDD. With this configuration, when the current I6 increases, the potential at the node N7 becomes lower than that without the resistor R due to a voltage drop due to the resistor R. For this reason, the gate potential of the PMOS Q16 can be further lowered as compared with the case where the resistor R is not provided. As a result, the PMOS Q16 can pass more current I7, and its load driving capability is improved.
[0026]
As a result, as shown in FIG. 2A, the ratio between the channel width W16 of the PMOS Q16 and the channel length L16 of the PMOS Q16 (hereinafter abbreviated as “W16 / L16” ratio) is made smaller than that without the resistor R. However, the load driving capability of the PMOS Q16 can be made to be almost the same as that without the resistor R.
[0027]
Further, as shown in FIG. 2B, when the “W16 / L16” ratio is set to the same level as that without the resistor R, the load driving capability of the PMOS Q16 is improved as compared with the case without the resistor R.
[0028]
Therefore, according to the first embodiment, it is possible to obtain the operational amplifier 10 having the output unit 204 capable of improving the load driving capability while suppressing an increase in chip size.
[0029]
FIG. 3 is a block diagram illustrating a configuration example of a D / A conversion LSI using the operational amplifier 10 according to the first embodiment and a configuration example of a system using the D / A conversion LSI. FIG. 3 shows a system particularly used for portable audio equipment.
[0030]
As shown in FIG. 3, the D / A conversion LSI 300 includes a D / A converter 301 and an analog filter 302 integrated on one chip, and the operational amplifier 10 shown in FIG. 1 is included in the analog filter 302. . The D / A converter 301 converts digital audio data into analog audio data. For example, the D / A converter 301 is a 1-bit D / A converter using 1-bit ΣΔ modulation. Digital audio data is digital data extracted from a recording medium 303 on which audio information or the like is recorded, such as a CD or a DVD. The output of the D / A converter 301 is input to the analog filter 302. The analog filter 302 performs filtering and operational amplification on the D / A converted analog audio data, and outputs the result as an analog output. The output (analog output) of the analog filter 302 is an output for driving an external load 304 such as a headphone in accordance with the digital data, and is an output obtained from the output terminal (node N8) of the output unit 204 shown in FIG. It corresponds to. An equivalent circuit when the external load 304 is connected to the output terminal (node N8) of the output unit 204 is shown in FIG.
[0031]
According to the operational amplifier 10 according to the present invention, the load driving capability of the output unit 204 can be improved, so that an external load such as headphones is driven by the output of the analog filter 302 (operational amplifier) as shown in FIG. it can.
[0032]
Furthermore, according to the operational amplifier 10 according to the present invention, an external load 304 such as a headphone can be driven by the output of the analog filter 302. Therefore, a circuit for driving an external load such as a headphone driver is provided in the D / A conversion LSI 300. It is not necessary to provide it separately. Such a configuration is advantageous for reducing the chip size of the D / A conversion LSI 300.
[0033]
[Second Embodiment]
FIG. 5 is a circuit diagram showing a circuit example of an operational amplifier according to the second embodiment of the present invention.
[0034]
As shown in FIG. 5, the operational amplifier 20 according to the second embodiment is different from the operational amplifier 10 according to the first embodiment in the output unit 204-2, and the output unit 204-2 includes a plurality of units. In this embodiment, two current mirror pairs 120-2 and 121 are provided.
[0035]
The eighth stage 108 includes an NMOS Q24 and a PMOS Q22. The source of the NMOS Q24 is connected to the in-circuit ground potential VSS, and the drain thereof is connected to the drain of the PMOS Q22 (node N9). The gate of the NMOS Q24 is connected to the node N6. The potential of the node N6 is the first control input IN1. The source of the PMOS Q22 is directly connected to the power supply potential VDD, and the gate thereof is connected to the node N9.
[0036]
The ninth stage 109 includes a PMOS Q23. The PMOS Q23 and the PMOS Q22 constitute a current mirror pair 121. The gate of the PMOS Q23 is connected to the node N9. The source of the PMOS Q16 is directly connected to the power supply potential VDD, and the drain thereof is connected to the node N8.
[0037]
The current mirror pair 120-2 is the same as the current mirror pair 120 included in the output unit 204 of the first embodiment, and the source of the PMOS Q15 is connected to the power supply potential VDD via the resistor R.
[0038]
FIG. 6 is a diagram illustrating the relationship between the input current and the output current of the current mirror pair.
[0039]
As shown in FIG. 6, since the current mirror pair 121 directly connects the source of the PMOS Q22 in the input stage to the power supply potential VDD, when the input current I8 increases, the output current I9 becomes the line (i). It increases linearly as shown.
[0040]
As shown in FIG. 6, in the current mirror pair 120-2, the source of the PMOS Q15 in the input stage is connected to the power supply potential VDD via the resistor R. For this reason, when the input current I6 increases, the output current I7 ′ increases more steeply than the output current I9, as shown by the line (ii).
[0041]
Since the operational amplifier 20 according to the second embodiment has the current mirror pairs 121 and 120-2, the current I7 flowing through the output unit 204-2 is a PMOS as shown by the line (iii). This is the sum of the current I7 'flowing through Q16 and the current I9 flowing through PMOS Q23. As a result, the current I7 further increases, and the load driving capability of the output unit 204 is further improved.
[0042]
Further, according to the second embodiment, the following effects can be further obtained.
[0043]
As indicated by the line (ii) in FIG. 6, the current mirror pair 120-2 can increase the current I7 ′ more steeply because of the resistance R, but the region where the input current I6 is small “ At r ″, there is a tendency that the output current I7 ′ is drastically reduced as compared with the case without the resistance R. For this reason, when the output unit 204-2 is configured with only the current mirror pair 120-2, as shown in FIG. 7, a defect such as so-called “zero cross distortion” in which the waveform becomes discontinuous occurs in the output OUT. there is a possibility.
[0044]
In this regard, in the second embodiment, the output mirror 204-2 is configured by the current mirror pair 121 having no resistance R and the current mirror pair 120-2 having resistance R. Thereby, in the region “r” where the input current I6 is small, the output current I7 of the current mirror pair 121 having no resistance R can be superimposed on the output current I7. As a result, the tendency to suddenly reduce the output current I7 ′ is improved, and the possibility of causing problems such as “zero cross distortion” in the output OUT can be reduced.
[0045]
In the second embodiment, two current mirror pairs are provided, but three or more current mirror pairs may be provided. In such a case, the load drive capability of the output unit can be adjusted by appropriately combining a current mirror pair having a resistance R and a current mirror pair having no resistance R.
[0046]
For example, when three current mirror pairs are provided, two of them are current mirror pairs having a resistance R, and the other one is a current mirror pair having no resistance R. In this case, the load driving capability of the output unit is improved.
[0047]
One current mirror pair having a resistance R is used, and the other two are current mirror pairs having no resistance R. In this case, the load drive capability of the output unit is lower than that in the above case, but the idle current flowing through the output unit when stationary is reduced, and the advantage of low power consumption can be obtained. The stationary state means a state in which no current flows in or out of the external load, that is, when the output OUT is constant at the midpoint potential. Even when the output OUT is at a constant potential, for example, current flows in each of the PMOSs Q16, Q23, and NMOS Q17 shown in FIG.
[0048]
The reduction of idle current and the improvement of load drive capacity are usually in a mutually contradictory relationship. If the load drive capacity is improved, the idle current increases, and if the idle current is reduced, the drive capacity decreases. To do. For this reason, adjustment of the load driving capability is important. Conventionally, the load drive capability is adjusted by adjusting the size of the MOS transistor, particularly the “W / L” ratio. For this reason, when it is necessary to adjust the load drive capability, it is necessary to redo circuit design and chip layout.
[0049]
In this regard, in the second embodiment, two or more current mirror pairs are provided, and the load drive capability can be adjusted depending on how many current mirror pairs of the current mirror pairs are provided with the resistance R. Such adjustment is simpler than the case of adjusting the “W / L” ratio, and can provide advantages such as shortening the product development period.
[0050]
[Third Embodiment]
FIG. 8 is a circuit diagram showing one circuit example of an operational amplifier according to the third embodiment of the present invention.
[0051]
As shown in FIG. 8, the operational amplifier 30 according to the third embodiment is different from the operational amplifier 20 according to the second embodiment in that a current source unit 201, a differential amplification unit 202, bias potential generation and amplification are performed. This is because the boosted power supply potential VDD1 is used for the unit 203 and the non-boosted power supply potential VDD2 is used for the output unit 204-2.
[0052]
As a specification of portable audio equipment in recent years, a boosted power supply potential obtained by boosting and stabilizing the voltage of a battery as a power supply of the equipment is generated and supplied to each LSI including a D / A conversion LSI. There is a specification to supply the power supply potential directly.
[0053]
When the present invention is adapted to such specifications, as shown in FIG. 8, only the output unit 204-2 of the operational amplifier 30 is used as a separate power source, and the current source unit 201, the differential amplifier unit 202, the bias potential, and the like. The boosting power supply potential VDD1 may be supplied to the generation and amplification unit 203, and the power supply potential VDD2 may be directly supplied from the battery to the output unit 204-2.
[0054]
The present invention is particularly effective in a specification in which the power supply potential is directly supplied from the battery to the headphone driver. This will be described below.
[0055]
FIG. 9 is a relational diagram showing the relationship between battery voltage and time, and FIG. 10 is a waveform diagram showing the waveform of output OUT.
[0056]
As shown in FIG. 9, the voltage gradually decreases as the battery is depleted. When the output unit cannot supply a sufficient current to the load as the voltage decreases, a large distortion occurs in the high-level waveform of the output OUT as shown by the broken line in FIG. The time during which this distortion is within the allowable range is defined as the operable time Topr. If the driving capability of the headphone driver can be secured to a lower voltage V1, as shown in FIG. 9, the operable time Topr can be extended.
[0057]
FIG. 11 is a diagram illustrating an operational amplifier according to a comparative example.
[0058]
In the circuit shown in FIG. 11, the high-level side peak potential of the control input IN2 supplied to the gate of the NMOS Q17 does not change even when the voltage of the battery 305 decreases. This is because the power source potential obtained by boosting the high potential of the battery 305 by the boosting unit 306 is supplied to the bias potential generating and amplifying unit 203. In other words, the load driving capability of the NMOS Q17 does not decrease even when the voltage of the battery 305 decreases because the gate-source voltage Vgs does not change.
[0059]
On the other hand, the high potential of the battery 305 is directly supplied to the source of the PMOS Q16. For this reason, when the voltage of the battery 305 decreases, the gate-source voltage Vgs decreases, and the load driving capability of the PMOS Q16 decreases.
[0060]
Even if the voltage of the battery 305 decreases, the operable time Topr can be lengthened if the vertically symmetrical output OUT can be obtained for a long time.
[0061]
For this purpose, as shown in FIG. 11, the size of the PMOS Q16, in particular W16, may be further increased to further improve the load driving capability of the PMOS Q16.
[0062]
However, such a configuration is disadvantageous in suppressing the increase in chip size as described above.
[0063]
Therefore, as shown in FIG. 12, the operational amplifier according to the present invention is used in the specification in which the power supply potential is directly supplied from the battery to the headphone driver.
[0064]
In this way, even if the size of the PMOS Q16, in particular W16, is not made as large as that of the configuration shown in FIG. Therefore, in the specification in which the power supply potential is directly supplied from the battery to the headphone driver, it is possible to obtain the effects that the load driving capability can be improved and the operable time can be lengthened while suppressing an increase in the chip size.
[0065]
Note that the third embodiment can be used not only in combination with the second embodiment but also in combination with the first embodiment.
[0066]
As mentioned above, although this invention was demonstrated by 1st-3rd embodiment, this invention is not restricted to 1st-3rd embodiment, In the range which does not deviate from the meaning, it can change variously.
[0067]
Although the first to third embodiments have been described on the assumption that they are used for portable audio devices, the present invention is not limited to portable audio devices, and an analog output corresponding to input analog data is provided. The operational amplifier according to the present invention can naturally be applied to any system that is obtained by operational amplification and that drives a load by the analog output. Further, the input analog data may be D / A converted or may not be D / A converted (originally analog data).
[0068]
In addition, the current mirror pair of the first to third embodiments is configured by PMOS, but may be configured by NMOS. However, the effect of suppressing the increase in the transistor size can be obtained better with the PMOS. For example, in a general LSI using silicon as a semiconductor, the current drive capability of PMOS tends to be inferior to the current drive capability of NMOS. For this reason, the size of the PMOS is larger than the size of the NMOS. Therefore, the present invention can be more preferably applied to a current mirror pair composed of PMOS.
[0069]
Although the size of the MOS transistor is defined by the gate width W and the gate length L, it may be read as a channel width and a channel length, respectively.
[0070]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an operational amplifier having an output unit capable of improving load driving capability while suppressing an increase in chip size.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a circuit example of an operational amplifier according to a first embodiment of the present invention.
FIGS. 2A and 2B are diagrams for explaining the effects of the first embodiment, respectively.
FIG. 3 is a block diagram showing a configuration example of an LSI using the operational amplifier according to the first embodiment and a configuration example of a system using the LSI.
FIG. 4 is an equivalent circuit diagram when an external load is connected to the output terminal of the operational amplifier according to the first embodiment.
FIG. 5 is a circuit diagram showing a circuit example of an operational amplifier according to a second embodiment of the present invention.
FIG. 6 is a diagram showing a relationship between an input current and an output current of a current mirror pair.
FIG. 7 is a waveform diagram showing an output waveform of an operational amplifier.
FIG. 8 is a circuit diagram showing a circuit example of an operational amplifier according to a third embodiment of the present invention.
FIG. 9 is a relationship diagram showing the relationship between battery voltage and time.
FIG. 10 is a waveform diagram showing an output waveform of an operational amplifier.
FIG. 11 is a diagram illustrating an operational amplifier according to a comparative example.
FIG. 12 is a diagram for explaining the effect of the third embodiment;
FIG. 13 is a circuit diagram of an output unit of an operational amplifier using a current mirror pair.
FIG. 14 is a diagram for explaining a problem to be solved;
[Explanation of symbols]
10: an operational amplifier according to the first embodiment,
20 ... the operational amplifier according to the second embodiment,
30: an operational amplifier according to the third embodiment,
101-109 ... stage,
120, 121, 120-2 ... current mirror pair,
201 ... current source part,
202... Differential amplification unit,
203... Bias potential generation and amplification unit,
204, 204-2 ... output section,
300 ... D / A conversion LSI,
301 ... D / A converter,
302: Analog filter,
304: External load (headphones),
305 ... Battery,
306 ... Boosting unit.

Claims

An operational amplifier having an output unit with a current mirror pair configured with a MOS transistor and another current mirror pair configured with a MOS transistor ,
Of the MOS transistors of the output stage of the current mirror pair and the input stage, a resistor is substantially inserted only between the source of the MOS transistor of the input stage and the power supply ,
The output stage of the other current mirror pair is connected to the output stage of the current mirror pair, and the other current mirror pair is substantially connected between the source and power supply of the MOS transistors of both the output stage and the input stage. An operational amplifier characterized in that no resistor is inserted .

The operational amplifier according to claim 1 , wherein a power source of the output unit is separated from a power source upstream of the output unit.