JP3745745B2 - Signal analyzer - Google Patents
Signal analyzer Download PDFInfo
- Publication number
- JP3745745B2 JP3745745B2 JP2003122374A JP2003122374A JP3745745B2 JP 3745745 B2 JP3745745 B2 JP 3745745B2 JP 2003122374 A JP2003122374 A JP 2003122374A JP 2003122374 A JP2003122374 A JP 2003122374A JP 3745745 B2 JP3745745 B2 JP 3745745B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- signal
- slot
- modulation
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、位相変調された信号が組込まれた複数のスロットが、時分割多重化された被測定信号における各スロットの信号を解析する信号解析装置に関する。
【0002】
【従来の技術】
PHS(Personal Handy phone System)において、図6(a)に示す基地局1と各移動局2との間で送受信される信号3には、図6(b)に示すように多数のフレーム4が含まれる。さらに、各フレーム4内には、図7に示すように、基地局1から例えば4台の移動局2へ個別に送信する各信号が組込まれた4つのスロット5と、4台の移動局2から基地局1へ送信する各信号が組込まれた4つのスロット6がTDMA(Time Division Multiple Access 時分割多元アクセス)方式で組込まれている。
【0003】
現在実用化されているPHSにおいては、1フレーム4の時間幅が5msで、1つのスロット5、6の時間幅が625μsである。基地局1から4台の移動局2に対して5ms間隔で各種の情報が625μsのスロット5に組込まれたバースト信号として図7に示すタイミングで送信される。各移動局2は基地局1から625μsのスロット5に組込まれたバースト信号を受信した時刻から2.5ms後に自局の送信情報を625μsのスロット6に組込んだバースト信号として、フレーム4に組込んで基地局1に送信する。
【0004】
なお、基地局1から4台の移動局2に対して送信する各信号の周波数と4台の移動局2から基地局1へ送信する各信号の周波数は等しい。
【0005】
さらに、現在実用化されているPHSにおいては、基地局1と4台の移動局2との間で送受信される情報は、π/4シフトQPSKの変調方式で位相変調された状態で、信号3における625μsの各スロット5に組込まれている。
【0006】
基地局1と各移動局2との間で送受信される各種の情報は複数種類のチャネルに分割されて、各チャネルが625μsの各スロット5、6に組込まれて送受信される。チャネルの種類は大きく分けて基地局1と各移動局2とで交換される制御情報を組込んだ制御チャネルと、音声や文字や画像等の本来送受信すべき情報を組込んだ情報チャネル(TCH)とで構成されている。
【0007】
図8は、基地局1から各移動局2へ送信される各情報チャネル(TCH)のスロット5の構成を示す図である。位相変調方式を採用した場合におけるシンボル速度が例えば192kspsにおいては、π/4シフトQPSKの変調方式を採用した場合、2ビットで1シンボルに相当するので、位相変調した場合の情報(データ)の伝送速度は192ksps×2=386kbpsとなる。この場合、625μsの各スロット5の符号長は386kbps×625μs=240bitとなり、各スロット5のシンボル長は240/2=120シンボルとなる。
【0008】
先頭に、2シンボルのランプビットRが設けられ、次に、1シンボルのステータスシンボルSS、3シンボルのプリアンブルPR、8シンボルの同期ワードUW、2シンボルのチャネル情報CI、8シンボルの低速ACCHを指定する情報が続く。そして、80シンボルの送信すべき情報(データ)I、8シンボルの誤り検査用ビットCRCが設定される。なお、スロット5相互間に8シンボルのガードビットが設けられている。
【0009】
図9はこの基地局1から各移動局2へ送信される情報の位相変調方式に採用されたπ/4シフトQPSKにおけるIQ座標上で示した変調信号の信号空間図である。
【0010】
π/4シフトQPSKはQPSKと同様に1シンボル時刻毎に2ビットずつ情報を伝送する4値伝送方式である。しかし、このπ/4シフトQPSKは1シンボル時刻毎にπ/4(45°)位相回転する搬送波軸を用いている。したがって、図9に示すように、シンボルデータI、QをIQ座標上で合成した各信号点7は、偶数番目と奇数番目の各シンボルにおいて図中の白丸と黒丸とを交互にとる。このように変調方式としてπ/4シフトQPSKを採用することにより、信号点7の遷移において原点を通過しないので非線形伝送路に強い特徴を有する。
【0011】
このような変調方式としてπ/4シフトQPSKが採用された基地局1と各移動局2との間で送受信される信号3における各スロット5、6に含まれる信号が変調に対する各種規格にあった信号であるかを検査する信号解析装置が実用化されている。
【0012】
【発明が解決しようとする課題】
しかしながら、上述した信号解析装置においてもまだ解消すべき次のような課題があった。
【0013】
近年、PHSにおいても、基地局1と各移動局2との間で画像や動画像等の大量の情報(データ)を短時間で高速に送受信する必要性が高まっている。搬送波の周波数を変更せずに情報(データ)の伝送速度(bps)を上昇させる手法として、位相変調方式を多値変調方式に変調することが考えられる。具体的には、例えば、π/4シフトQPSKを16QAMに変更すればよい。
【0014】
図11は16QAMの位相変調方式におけるIQ座標上で示した変調信号の信号空間図である。この16QAMは1シンボル時刻毎に4ビットずつ情報を伝送する16値伝送方式である。したがって、図11に示すように、シンボルデータI、GをIQ座標上で合成した各信号点8は16箇所に現れる。
【0015】
この場合、位相変調方式を採用した場合におけるシンボル速度が192kspsにおいては、16QAMの変調方式を採用した場合、4ビットで1シンボルに相当するので、位相変調した場合の情報(データ)の伝送速度は192ksps×4=768kbpsとなる。この場合、625μsの各スロット5の符号長は768kbps×625μs=480bitとなり、各スロット5のシンボル長は480/4=120シンボルとなる。
【0016】
このように、位相変調方式として、16QAMを採用することにより従来の倍の速度で情報(データ)を送信可能である。
【0017】
しかしながら、1つのスロット5、6内で、高速で情報(データ)を送信する必要のある部分は、図8の情報チャネル(TCH)における80シンボルの送信すべき情報(データ)I及びこの情報(データ)Iに関連する部分のみである。他のランプビットR、ステータスシンボルSS、同期ワードUW等の制御情報は高速で送信する必要はない。なお、各移動局2から基地局1へ送信する情報(データ)はさほど高速性は要求されない。
【0018】
そこで、図10に示すように、625μs、120シンボルの情報チャネル(TCH)のうち、基地局1と各移動局2との間で送受信される信号3の5msの各フレーム4に組込まれる625μsの各スロット9における、2シンボルのランプビットR、合計13シンボルのステータスシンボルSSとプリアンブルPR、8シンボルの同期ワードUWとの合計23シンボル分を前半領域10とする。また、1シンボルのチャネル情報CI、8シンボルの低速ACCHを指定する情報、80シンボルの送信すべき情報(データ)I、4シンボルの誤り検査用ビットCRCとの合計89シンボル分を後半領域11とする。なお、後半領域11の後に8シンボルのガードビットが設けられている。
【0019】
そして、前半領域10を従来のπ/4シフトQPSKで位相変調し、後半領域11を新規の16QAMで位相変調することが考えられる。
【0020】
したがって、この前半領域10と後半領域11とで位相変調方式が異なる各スロット9が時分割多重化された基地局1から各移動局2へ送信される信号3において、各スロット9に含まれる各領域10、11に含まれる各信号が変調に関する各種規格にあった信号であるかを検査する必要が生じる。
【0021】
本発明はこのような事情に鑑みてなされたものであり、たとえ1スロット内に異なる位相変調方式が採用された信号が含まれていたとしても、各信号を分離して評価できる信号解析装置を提供することを目的とする。
【0022】
【課題を解決するための手段】
本発明は、時間軸方向に互いに異なる第1、第2の位相変調方式で変調された信号が組込まれた複数のスロットが時分割多重化された被測定信号における各スロットの信号を解析する信号解析装置である。
【0023】
そして、この信号解析装置は、被測定信号をシンボルデータI、Qに変換して出力する入力処理部と、入力処理部から出力されたシンボルデータI、Qの値から被測定信号における各スロットの範囲を検出するスロット検出部と、検出された各スロットの範囲を第1の位相変調方式が採用された第1の解析領域と第2の位相変調方式が採用された第2の解析領域とに区分する解析領域区分部と、第1の解析領域に含まれるシンボルデータI、Qに基づいて前記各スロットにおける第1の解析領域内における第1の位相変調方式で変調された信号の少なくとも変調解析を行う第1の信号解析部と、第2の解析領域に含まれるシンボルデータI、Qに基づいて各スロットにおける第2の解析領域内における第2の位相変調方式で変調された信号の少なくとも変調解析を行う第2の信号解析部と、第1の信号解析部で得られた第1の解析領域の変調解析結果と第2の信号解析部で得られた第2の解析領域の変調解析結果とを合成する解析結果合成部と、解析結果合成部で合成された変調解析結果を記憶する解析結果メモリと、同一IQ座標上で第1の解析領域の変調解析結果と第2の解析領域の変調解析結果とが区別可能なように合成された変調解析結果を表示器に表示出力する表示出力部とを備えている。
【0024】
このように構成された信号解析装置においては、入力された被測定信号は入力処理部でシンボルデータI、Qに変換される。次に、スロット検出部にて、シンボルデータI、Qの値に基づいて被測定信号における各スロットの範囲を検出する。具体的には、シンボルデータI、Qの値の立上り位置を検出する。各スロットの範囲が、第1の位相変調方式が採用された第1の解析領域と第2の位相変調方式が採用された第2の解析領域とに区分される。この第1の解析領域と第2の解析領域とのスロット内の位置(ビット位置、シンボル位置)は予め与えられている。
【0025】
そして、第1、第2の信号解析部にて、第1、第2の解析領域に含まれる各シンボルデータI、Qに基づいて各スロットにおける第1、第2の解析領域の第1、第2の位相変調方式で変調された各信号が変調解析される。第1、第2の変調解析結果は合成され、合成された変調解析結果は表示器に第1、第2の変調解析結果が区別可能なように表示出力される。
【0026】
また、別の発明は上述した発明の信号解析装置において、第1の位相変調方式はπ/4シフトQPSKであり、第2の位相変調方式は16QAMである。
【0028】
【発明の実施の形態】
以下、本発明の一実施形態を図面を用いて説明する。
図1は本発明の一実施形態に係る信号解析装置の概略構成を示すブロック図である。この実施形態に係る信号解析装置が測定対象とするPHSシステム及び被測定信号のスロット構成図は、図6、図10に示すPHSシステム及びスロット構成図と同じであるので詳細説明を省略する。
【0029】
この実施形態に係る信号解析装置は、基地局1から出力された図10に示したスロット9が組込まれた被測定信号aが入力され、入力された被測定信号aからシンボルデータI、Qを出力する入力処理部12と、この入力処理部12から出力されたシンボルデータI、Qを用いて被測定信号aにおける各スロット9の前半領域10及び後半領域11の各信号の解析を実行するデータ処理部13と、データ処理部13で得られた被測定信号aにおける前半領域10及び後半領域11の各信号の解析結果を表示する表示器14とで構成されている。
【0030】
図10に示したように、基地局1と各移動局2との間で送受信される信号3である被測定信号aにおける5msの各フレーム4に組込まれる625μsの各スロット9における、23シンボル分の前半領域10はπ/4シフトQPSKで位相変調され、89シンボル分の後半領域11は16QAMで位相変調されている。
【0031】
高周波の被測定信号aは入力端子15を介して入力処理部12内に入力され、減衰器16で信号レベルが調整されたのち、周波数変換部17で局部発振器(LOOSC)7からの周波数信号に基づいて例えば16MHzの中間周波数に周波数変換された後、バンドパスフィルタ19で不要周波数成分が除去され、A/D変換器20で例えば64MHzのサンプリング周波数でA/D変換される。
【0032】
A/D変換されたデジタルの被測定信号aは一対のDBM(Double Balance Mixer)21、22へ入力される。一方のDBM21には発振器23からサイン波データが入力され、他方のDBM22には発振器23から90°移相器24を介したコサイン波データが入力される。したがって、デジタルの被測定信号aはI(同相成分)データとQ(直交成分)データとに直交復調され、同時にベースバンド変換される。
【0033】
IデータとQデータとはローパスフィルタ25、26で不要周波数成分が除去され、周波数変換部27、28で198kHzのIデータとQデータ、すなわちシンボル伝送速度が198kspsのシンボルデータI、Qに変換される。シンボル伝送速度が198kspsのシンボルデータI、Qは、例えばNフレーム分、I、Qデータメモリ29へ書込まれる。このI、Qデータメモリ29に書込まれたシンボルデータI、Qは順次読出されて次のデータ処理部13へ入力される。
【0034】
例えば、DSP(Digital Signal Processor)で構成されたデータ処理部12へ入入力されたシンボルデータI、Qはスロット検出部30へ入力される。スロット検出部30は、スロット9相互間に設けられた無信号の8シンボルのガードビットに続く、ランプビットRを検出することによって、順次入力されるシンボルデータI、Qにおける各スロット9の開始位置と終了位置とからなる範囲を検出して、順次入力されるシンボルデータI、Qをスロット9単位毎でスロット波形メモリ31へ格納する。
【0035】
したがって、スロット波形メモリ31内には、スロット9相互間の無信号である8シンボルのガードビットを含めてそれぞれ120シンボル長のスロット9のそれぞれ120個のシンボルデータI、Qが記憶されている。
【0036】
解析領域区分部32は、スロット波形メモリ31に記憶されている120シンボル長のスロット9におけるπ/4シフトQPSKの位相変調方式が採用された第1の解析領域としての前半領域10と、16QAMの位相変調方式が採用された第2の解析領域としての後半領域11とに区分する。具体的には、スロット9の先頭から23シンボル目までの23シンボルを前半領域10とし、24シンボル目から112シンボル目までの89シンボルを後半領域11とする。解析領域区分部32は区分した前半領域10を前半領域メモリ33へ書込むと共に、区分した後半領域11を後半領域メモリ34へ書込む。
【0037】
第1の信号解析部35は、前半領域メモリ33に書込まれた23シンボル分のシンボルデータI、Qに基づいてスロット9における前半領域10内におけるπ/4シフトQPSKの位相変調方式で変調された信号を解析する。
【0038】
また、第2の信号解析部36は、後半領域メモリ34に書込まれた89シンボル分のシンボルデータI、Qに基づいてスロット9における後半領域11内における16AMの位相変調方式で変調された信号を解析する。
【0039】
第1、第2の信号解析部35、36は、各シンボルデータI、Qを用いてそれぞれの位相変調方式に対応した変調解析(コンスタレーション)、変調誤差、振幅誤差、位相誤差、原点オフセット、変調精度等の信号解析を実施する。これらの各信号解析方法を16QAMの位相変調方式を例にして図2を参照して説明する。
【0040】
変調解析(コンスタレーション)は、図2(a)に示すように、89組のシンボルデータI、QをIQ座標上で合成した16個の各信号点8を求める。変調誤差(EVM エラー・ベクトル・マグニチュード)は、図2(b)に示すように、IQ座標上における理論的な信号点41と実測された信号点8との間のエラー・ベクトルの大きさを絶対値で示したものである。
【0041】
振幅誤差(ME)は、図2(b)に示すように、IQ座標上における原点と理論的な信号点41までの理論ベクトルの絶対値と、原点と実測された信号点8までの実測ベクトルの絶対値との差で示される。位相誤差(deg)は、図2(b)に示すように、IQ座標上における原点と理論的な信号点41までの理論ベクトルと、原点と実測された信号点8までの実測ベクトルとの角度φで示される。
【0042】
原点オフセットは、図2(d)に示すように、IQ座標上における測定された16個の信号点8から求められる測定原点が理論的な原点に対してどの程度ずれているかを示すものである。変調精度は、図2(c)に示すように、IQ座標上で合成した各信号点8のバラツキの程度を統計的に求めたものである。
【0043】
なお、π/4シフトQPSKの位相変調方式で変調された信号に対する信号解析も16QAMの位相変調方式で変調された信号に対する信号解析とほぼ同じである。
【0044】
第1、第2の信号解析部35、36で得られた前半領域10と後半領域11における上述した各解析結果は解析結果メモリ38へ個別に書込まれるとともに、解析結果合成部37へ送出される。解析結果合成部37は、前半領域10と後半領域11における上述した各解析結果を合成又は平均化して、スロット9単位の解析結果を作成して解析結果メモリ38へ書込む。その結果、解析結果メモリ38内には、前半領域10の解析結果と、後半領域11の解析結果と、これらを合成したスロット9単位の解析結果とが記憶されている。
【0045】
表示出力部39は、例えば操作パネル等の操作部40を用いた操作者の指示に基づいて、解析結果メモリ38に記憶された各解析結果を読出して、表示器14に表示出力する。
【0046】
図3は各解析結果が表示出力された表示器14の表示画面42の一例を示す図である。この例においては、表示画面42の上段に、前半領域10のπ/4シフトQPSKの変調解析(コンスタレーション)43と、後半領域11の16QAMの変調解析(コンスタレーション)44とが表示されている。
【0047】
表示画面42の下段に、前半領域10のπ/4シフトQPSKの変調誤差、振幅誤差、位相誤差、原点オフセット等の解析結果と、後半領域11の16QAMの解析結果と、前半領域10と後半領域11とを合成したスロット9全領域の解析結果との解析結果一覧表45が表示されている。
【0048】
図4は各解析結果が表示出力された表示器14の表示画面42の他の例を示す図である。この例においては、表示画面42の上段に、前半領域10のπ/4シフトQPSKの変調解析(コンスタレーション)43と後半領域11の16QAMの変調解析(コンスタレーション)44とを合成したスロット9全領域の変調解析(コンスタレーション)46が表示されている。
【0049】
この場合、全領域の変調解析(コンスタレーション)46において、π/4シフトQPSKの信号点7と16QAMの信号点8とを観察者が区別可能なように、π/4シフトQPSKの信号点7を白丸で表示し、16QAMの信号点8を黒丸で表示している。
表示画面42の下段に、図3と同様に、解析結果一覧表45が表示されている。
【0050】
図5は各解析結果が表示出力された表示器14の表示画面42のさらに別の例を示す図である。この例においては、表示画面42の上段に、前半領域10のπ/4シフトQPSKの変調解析(コンスタレーション)43と、後半領域11の16QAMの変調解析(コンスタレーション)44とが表示されている。表示画面42の下段に、図3と同様に、解析結果一覧表45が表示されている。
【0051】
この場合、16QAMの変調解析(コンスタレーション)44内に、IQ座標上における前述した理論的な信号点41が中心に位置する16の領域を示すテンプレート47が表示されている。このように、表示画面42中にテンプレート47を信号点8と共に表示することにより、測定された信号点8の理論的な信号点41からの誤差(変調精度)を視覚的に確認できる。また、測定された信号点8がばらつく場合において、ばらつきの程度を視覚的に確認できる。
【0052】
このように構成された信号解析装置においては、入力された図10に示すπ/4シフトQPSKの変調方式が採用された前半領域10と16QAMの変調方式が採用された後半領域11とが組込まれた複数のスロット9が時分割多重化された被測定信号aは入力処理部12でシンボル伝送速度が192kspsであるシンボルデータI、Qに変換される。
【0053】
データ処理部13のスロット検出部30にて、シンボルデータI、Qの値に基づいて被測定信号aにおける120シンボルの各スロット9の範囲が検出される。そして、スロット9の範囲が、π/4シフトQPSKの位相変調方式が採用された23シンボルの前半領域10と16QAMの位相変調方式が採用された後半領域11とに区分される。
【0054】
そして、第1、第2の信号解析部35、36にて、前半領域10、後半領域11に含まれる各シンボルデータI、Qに基づいてスロット9における前半領域10、後半領域11のπ/4シフトQPSK、16QAMで変調された各信号が解析される。
【0055】
変調解析(コンスタレーション)、変調誤差、振幅誤差、位相誤差、原点オフセット、変調精度等の変調方式毎の各信号解析は、例えば、操作パネル等の操作部40を用いた操作者の指示に基づいて、図3、図4、図5に示すように表示器14に変調方式毎に区別して表示出力される。
【0056】
このように、たとえ1つのスロット9内に異なる位相変調方式が採用された信号が含まれていたとしても、各信号を分離して評価できる。
【0057】
なお、本発明は上述した実施形態に限定されるものではない。実施形態における信号解析装置の解析対象の被測定信号aの各スロット9の前半領域10、後半領域11で採用される各位相変調方式の組合せはπ/4シフトQPSKと16QAMとに設定したが、他の位相変調方式の組合せであってもよい。例えば、QPSKと16QAMとの組合せや、QPSKと12QAMとの組合せであってもよい。
【0058】
さらに、PHS以外の他の通信シスレムで採用されている位相変調された信号にも適用できることは言うまでもない。
【0059】
【発明の効果】
以上説明したように、本発明の信号解析装置においては、たとえスロット内に異なる位相変調方式が採用された信号が含まれていたとしても、各信号を分離して評価できる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係わる信号解析装置の概略構成を示すブロック図
【図2】 同実施形態の信号解析装置における信号解析方法を示す図
【図3】 同実施形態の信号解析装置における表示器に表示された信号解析結果を示す図
【図4】 同じく同実施形態の信号解析装置における表示器に表示された信号解析結果を示す図
【図5】 同じく同実施形態の信号解析装置における表示器に表示された信号解析結果を示す図
【図6】 PHSの基本構成を示す模式図
【図7】 基地局と移動局との間で送受信される信号における各フレームの構成を示す図
【図8】 基地局と移動局との間で送受信される信号における各フレーム内のスロット構成を示す図
【図9】 π/4シフトQPSKにおけるIQ座標上の信号点を示す図
【図10】 基地局と移動局との間で送受信される信号における各フレーム内のスロット構成を示す図
【図11】 16QAMにおけるIQ座標上の信号点を示す図
【符号の説明】
1…基地局、2…移動局、3…信号、4…フレーム、7,8,41…信号点、9…スロット、10…前半領域、11…後半領域、12…入力処理部、13…データ処理部、14…表示器、17,27,28…周波数変換部、29…I、Qデータメモリ、30…スロット検出部、32…解析領域区分部、35…第1の信号解析部、36…第2の信号解析部、37…解析結果合成部、38…解析結果メモリ、39…表示出力部、40…操作部、43,44,46…変調解析(コンスタレーション)、45…解析結果一覧表[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal analysis apparatus for analyzing a signal of each slot in a signal under measurement in which a plurality of slots into which phase-modulated signals are incorporated are time-division multiplexed.
[0002]
[Prior art]
In PHS (Personal Handy phone System), a
[0003]
In the PHS currently in practical use, the time width of one
[0004]
The frequency of each signal transmitted from the
[0005]
Further, in the PHS currently in practical use, information transmitted and received between the
[0006]
Various information transmitted / received between the
[0007]
FIG. 8 is a diagram showing a configuration of
[0008]
First, 2 symbols of ramp bits R are provided, then 1 symbol of status symbols SS, 3 symbols of preamble PR, 8 symbols of synchronization word UW, 2 symbols of channel information CI, and 8 symbols of low-speed ACCH are designated. The information to follow continues. Then, information (data) I to be transmitted of 80 symbols and an error check bit CRC of 8 symbols are set. Note that eight symbol guard bits are provided between the
[0009]
FIG. 9 is a signal space diagram of the modulation signal shown on the IQ coordinate in π / 4 shift QPSK adopted in the phase modulation method of information transmitted from the
[0010]
The π / 4 shift QPSK is a quaternary transmission method in which information is transmitted by 2 bits at every symbol time as in QPSK. However, this π / 4 shift QPSK uses a carrier axis that rotates by π / 4 (45 °) phase every symbol time. Therefore, as shown in FIG. 9, each
[0011]
The signals included in the
[0012]
[Problems to be solved by the invention]
However, the signal analysis apparatus described above still has the following problems to be solved.
[0013]
In recent years, also in PHS, there is an increasing need to transmit and receive a large amount of information (data) such as images and moving images between the
[0014]
FIG. 11 is a signal space diagram of the modulation signal shown on the IQ coordinate in the 16QAM phase modulation system. This 16QAM is a 16-value transmission system in which information is transmitted by 4 bits every symbol time. Therefore, as shown in FIG. 11, the
[0015]
In this case, when the symbol rate when the phase modulation method is adopted is 192 ksps, when the 16QAM modulation method is adopted, it corresponds to one symbol with 4 bits. Therefore, the transmission rate of information (data) in the case of phase modulation is 192 ksps × 4 = 768 kbps. In this case, the code length of each
[0016]
As described above, by adopting 16QAM as the phase modulation method, information (data) can be transmitted at a speed twice the conventional speed.
[0017]
However, the portion that needs to transmit information (data) at high speed in one
[0018]
Therefore, as shown in FIG. 10, among 625 μs and 120 symbol information channels (TCH), 625 μs of
[0019]
Then, it is conceivable that the first half region 10 is phase-modulated with the conventional π / 4 shift QPSK and the
[0020]
Therefore, in the
[0021]
The present invention has been made in view of such circumstances, and a signal analysis apparatus capable of separating and evaluating each signal even if a signal using a different phase modulation method is included in one slot. The purpose is to provide.
[0022]
[Means for Solving the Problems]
The present invention provides a signal for analyzing a signal in each slot in a signal under measurement in which a plurality of slots into which signals modulated by first and second phase modulation schemes different from each other in the time axis direction are incorporated are time-division multiplexed. It is an analysis device.
[0023]
The signal analyzing apparatus converts the signal under measurement into symbol data I and Q and outputs the converted signal, and the symbol data I and Q output from the input processing unit are used to calculate each slot in the signal under measurement. A slot detection unit for detecting a range; and a range of each detected slot in a first analysis region in which the first phase modulation method is employed and a second analysis region in which the second phase modulation method is employed. At least modulation analysis of a signal modulated by the first phase modulation method in the first analysis region in each slot based on the analysis region partitioning section to be classified and the symbol data I and Q included in the first analysis region a first signal analyzing unit for performing symbol data I contained in the second analysis region, the second phase modulation system signal modulated by the second analysis region of each slot based on Q A second signal analyzing unit for performing modulation analysis even without, the second analysis region obtained by modulation analysis result and the second signal analyzer of the first analysis region obtained by the first signal analysis unit An analysis result combining unit that combines the modulation analysis results, an analysis result memory that stores the modulation analysis results combined by the analysis result combining unit, a modulation analysis result in the first analysis region, and a second analysis result on the same IQ coordinate A display output unit configured to display and output the modulation analysis result synthesized so as to be distinguishable from the modulation analysis result in the analysis region on the display;
[0024]
In the signal analyzing apparatus configured as described above, the input signal under measurement is converted into symbol data I and Q by the input processing unit. Next, the slot detector detects the range of each slot in the signal under measurement based on the values of the symbol data I and Q. Specifically, the rising positions of the values of the symbol data I and Q are detected. The range of each slot is divided into a first analysis region in which the first phase modulation method is adopted and a second analysis region in which the second phase modulation method is adopted. The positions (bit positions, symbol positions) in the slots of the first analysis area and the second analysis area are given in advance.
[0025]
Then, in the first and second signal analysis units, the first and second analysis regions in the first and second analysis regions in each slot based on the symbol data I and Q included in the first and second analysis regions, respectively. Each signal modulated by the
[0026]
Another invention is the signal analyzing apparatus according to the invention described above, wherein the first phase modulation method is π / 4 shift QPSK and the second phase modulation method is 16QAM.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of a signal analyzing apparatus according to an embodiment of the present invention. The PHS system to be measured by the signal analyzing apparatus according to this embodiment and the slot configuration diagram of the signal under measurement are the same as the PHS system and slot configuration diagrams shown in FIGS.
[0029]
The signal analyzing apparatus according to this embodiment receives a signal under measurement a into which the slot 9 shown in FIG. 10 output from the
[0030]
As shown in FIG. 10, 23 symbols in each slot 9 of 625 μs incorporated in each
[0031]
A high-frequency signal to be measured a is input into the input processing unit 12 via the
[0032]
The A / D converted digital measured signal a is input to a pair of DBMs (Double Balance Mixers) 21 and 22. One
[0033]
Unnecessary frequency components are removed from the I data and Q data by the low-
[0034]
For example, the symbol data I and Q input to the data processing unit 12 configured with a DSP (Digital Signal Processor) are input to the
[0035]
Accordingly, in the
[0036]
The analysis
[0037]
The
[0038]
The second
[0039]
The first and
[0040]
In the modulation analysis (constellation), as shown in FIG. 2A, 16
[0041]
As shown in FIG. 2B, the amplitude error (ME) includes the absolute value of the theoretical vector up to the origin and the
[0042]
As shown in FIG. 2D, the origin offset indicates how much the measurement origin obtained from the 16
[0043]
The signal analysis for the signal modulated by the π / 4 shift QPSK phase modulation method is almost the same as the signal analysis for the signal modulated by the 16QAM phase modulation method.
[0044]
The above-described analysis results in the first half region 10 and the
[0045]
The
[0046]
FIG. 3 is a diagram illustrating an example of the
[0047]
In the lower part of the
[0048]
FIG. 4 is a diagram illustrating another example of the
[0049]
In this case, in the modulation analysis (constellation) 46 of the entire region, the
An
[0050]
FIG. 5 is a diagram showing still another example of the
[0051]
In this case, a
[0052]
In the signal analyzing apparatus configured as described above, the input first half region 10 employing the π / 4 shift QPSK modulation method shown in FIG. 10 and the latter
[0053]
The
[0054]
Then, in the first and second
[0055]
Each signal analysis for each modulation method, such as modulation analysis (constellation), modulation error, amplitude error, phase error, origin offset, and modulation accuracy, is based on an instruction from the operator using the
[0056]
In this way, even if a signal using a different phase modulation method is included in one slot 9, each signal can be separated and evaluated.
[0057]
In addition, this invention is not limited to embodiment mentioned above. The combination of the phase modulation schemes employed in the first half region 10 and the
[0058]
Furthermore, it goes without saying that the present invention can also be applied to a phase-modulated signal employed in other communication systems other than PHS.
[0059]
【The invention's effect】
As described above, in the signal analyzing apparatus of the present invention, each signal can be separated and evaluated even if a signal using a different phase modulation method is included in the slot.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a signal analysis apparatus according to an embodiment of the present invention. FIG. 2 is a diagram showing a signal analysis method in the signal analysis apparatus of the embodiment. FIG. 4 is a diagram showing a signal analysis result displayed on a display in the apparatus. FIG. 4 is a diagram showing a signal analysis result displayed on a display in the signal analysis apparatus of the same embodiment. FIG. 5 is a signal analysis of the same embodiment. FIG. 6 is a schematic diagram showing a basic configuration of PHS. FIG. 7 shows a configuration of each frame in a signal transmitted and received between the base station and the mobile station. FIG. 8 is a diagram showing a slot configuration in each frame in a signal transmitted and received between a base station and a mobile station. FIG. 9 is a diagram showing signal points on IQ coordinates in π / 4 shift QPSK. ] With base station [EXPLANATION OF SYMBOLS] shows signal point on the IQ coordinates in FIG. 11 is a 16QAM showing a slot configuration within each frame in signals transmitted and received between the Dokyoku
DESCRIPTION OF
Claims (2)
前記被測定信号をシンボルデータI、Qに変換して出力する入力処理部(12)と、
前記入力処理部から出力されたシンボルデータI、Qの値から前記被測定信号における各スロットの範囲を検出するスロット検出部(30)と、
前記検出された各スロットの範囲を前記第1の位相変調方式が採用された第1の解析領域(10)と前記第2の位相変調方式が採用された第2の解析領域(11)とに区分する解析領域区分部(32)と、
前記第1の解析領域に含まれるシンボルデータI、Qに基づいて前記各スロットにおける第1の解析領域内における前記第1の位相変調方式で変調された信号の少なくとも変調解析を行う第1の信号解析部(35)と、
前記第2の解析領域に含まれるシンボルデータI、Qに基づいて前記各スロットにおける第2の解析領域内における前記第2の位相変調方式で変調された信号の少なくとも変調解析を行う第2の信号解析部(36)と、
前記第1の信号解析部で得られた第1の解析領域の変調解析結果と前記第2の信号解析部で得られた第2の解析領域の変調解析結果とを合成する解析結果合成部(37)と、
前記解析結果合成部で合成された変調解析結果を記憶する解析結果メモリ(38)と、
同一IQ座標上で第1の解析領域の変調解析結果と第2の解析領域の変調解析結果とが区別可能なように前記合成された変調解析結果を表示器(14)に表示出力する表示出力部(39)と
を備えた信号解析装置。Analyzes the signal of each slot in the signal under measurement (a) in which a plurality of slots (9) in which signals modulated by the first and second phase modulation methods different from each other in the time axis direction are incorporated are time-division multiplexed. A signal analyzing device for
An input processing unit (12) for converting the signal under measurement into symbol data I and Q and outputting them;
A slot detector (30) for detecting a range of each slot in the signal under measurement from the values of the symbol data I and Q output from the input processor;
The range of each detected slot is divided into a first analysis region (10) in which the first phase modulation method is adopted and a second analysis region (11) in which the second phase modulation method is adopted. An analysis area dividing section (32) to be divided;
A first signal that performs at least modulation analysis of a signal modulated by the first phase modulation method in the first analysis region in each slot based on the symbol data I and Q included in the first analysis region An analysis unit (35);
A second signal for performing at least modulation analysis of the signal modulated by the second phase modulation method in the second analysis region in each slot based on the symbol data I and Q included in the second analysis region. An analysis unit (36);
An analysis result synthesizing unit that synthesizes the modulation analysis result of the first analysis region obtained by the first signal analysis unit and the modulation analysis result of the second analysis region obtained by the second signal analysis unit ( 37)
An analysis result memory (38) for storing the modulation analysis result synthesized by the analysis result synthesis unit;
Display output for displaying the synthesized modulation analysis result on the display (14) so that the modulation analysis result of the first analysis region and the modulation analysis result of the second analysis region can be distinguished on the same IQ coordinate. And a signal analysis device comprising a unit (39).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122374A JP3745745B2 (en) | 2003-04-25 | 2003-04-25 | Signal analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122374A JP3745745B2 (en) | 2003-04-25 | 2003-04-25 | Signal analyzer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004328503A JP2004328503A (en) | 2004-11-18 |
JP3745745B2 true JP3745745B2 (en) | 2006-02-15 |
Family
ID=33500622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003122374A Expired - Fee Related JP3745745B2 (en) | 2003-04-25 | 2003-04-25 | Signal analyzer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3745745B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4554451B2 (en) * | 2005-06-29 | 2010-09-29 | 京セラ株式会社 | COMMUNICATION DEVICE, COMMUNICATION SYSTEM, MODULATION METHOD, AND PROGRAM |
JP4889330B2 (en) * | 2006-03-20 | 2012-03-07 | 株式会社アドバンテスト | Signal analysis apparatus, method, program, and recording medium |
JP2007288670A (en) * | 2006-04-19 | 2007-11-01 | Nec Corp | Digital multivalued quadrature amplitude modulation method and apparatus and digital multivalued quadrature amplitude demodulation apparatus |
JP5379714B2 (en) * | 2010-02-17 | 2013-12-25 | アンリツ株式会社 | Base station evaluation apparatus and measurement condition setting method thereof |
JP5379721B2 (en) * | 2010-02-26 | 2013-12-25 | アンリツ株式会社 | Base station evaluation apparatus and reception frequency control method thereof |
JP5216036B2 (en) * | 2010-02-26 | 2013-06-19 | アンリツ株式会社 | Base station evaluation apparatus and signal extraction method thereof |
-
2003
- 2003-04-25 JP JP2003122374A patent/JP3745745B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004328503A (en) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2831324B2 (en) | Radio test equipment | |
US8768340B2 (en) | Mobile communication terminal testing apparatus and method of testing mobile communication terminal | |
US20110141934A1 (en) | Mobile communication terminal test apparatus and test result display method | |
US9001939B2 (en) | Transmitter, receiver, communication system, and communication method | |
EP0845885B1 (en) | Modulated signal generation apparatus for a digital communication system incorporating fading simulator | |
JP3745745B2 (en) | Signal analyzer | |
JP3916617B2 (en) | Modulation signal analyzer | |
JP3845406B2 (en) | Signal analyzer | |
US7933321B2 (en) | Measuring system with a reference signal between a signal generator and a signal analyzer | |
EP1259013B1 (en) | Device and method for displaying code domain power | |
JPH1141302A (en) | Multi-modulation frame transmitter/receiver | |
EP0854594A1 (en) | Instrument for measuring leakage power leaking to adjacent channel | |
US20090129503A1 (en) | Communication Device, Communication System, and Modulation Method | |
JP4268608B2 (en) | Modulation signal analyzer | |
JP4009672B2 (en) | Measuring method of digital modulation signal transmission circuit | |
US20080175336A1 (en) | Communication system, transmitter, communication method, and transmitter detection method | |
JPH0856242A (en) | Bit error rate measurement device for digital modulation signal | |
JP4074613B2 (en) | CDMA signal analyzer | |
JP5216036B2 (en) | Base station evaluation apparatus and signal extraction method thereof | |
JP3278311B2 (en) | Data transceiver | |
JP5319588B2 (en) | Base station evaluation apparatus and synchronization processing method thereof | |
JP4935432B2 (en) | Wireless communication system identification device and wireless communication system identification method | |
JP2007053494A (en) | Modulation signal analysis apparatus | |
JP3751945B2 (en) | Signal analyzer | |
JP3946211B2 (en) | SCH analyzer for W-CDMA signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |