JP3742302B2 - 放電灯点灯回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の放電灯について点灯制御を行う放電灯点灯回路において、熱的ストレスに起因する放電灯の劣化や短寿命化を防止するための技術に関する。
【０００２】
【従来の技術】
放電灯（メタルハライドランプ等）の点灯回路については、直流電源回路、直流−交流変換回路、起動回路（所謂スタータ回路）を備えた構成が知られている。例えば、直流電源回路にＤＣ−ＤＣコンバータの構成を用い、直流−交流（ＤＣ−ＡＣ）変換回路にはフルブリッジ型回路（４つの半導体スイッチング素子をそれぞれ２組にしてオン／オフ制御を行うように構成された回路）及びそのドライバ回路を使用した構成では、ＤＣ−ＤＣコンバータの出力する正極性（又は負極性）電圧がフルブリッジ型回路において矩形波状電圧に変換された後、放電灯に供給される。
【０００３】
ところで、放電灯の点灯性を良好にするには、当該放電灯の点灯（あるいはブレークダウン）直後において、放電灯への供給電圧の極性を一時的に固定することにより直流的な期間（以下、「点灯後極性固定期間」という。）を設けることが好ましい。
【０００４】
図２０は、放電灯に供給される矩形波出力の電流波形を概略的に示したものである。
【０００５】
図中に矢印「ＳＴ」で示す時点が、起動パルスによる放電灯の点灯時点を示しており、その直後から所定幅をもった期間「Ｔdcf」が上記点灯後極性固定期間の前半期間を示し、期間「Ｔdcr」が上記点灯後極性固定期間の後半期間（Ｔdcfでの極性とは反対極性である。）を示している。
【０００６】
しかしながら、点灯後極性固定期間の長さに対して何らかの制限を設けないと、例えば、起動回路によって発生される高電圧の起動パルスを放電灯に印加しても直ぐには点灯状態に移行しない状況下では、供給電圧の極性を固定している期間が長くなる。これによって、下記の事項が問題となる。
【０００７】
・直流−交流変換回路を構成する半導体スイッチング素子の駆動回路にブートストラップ方式の構成を採用している場合には、電源からコンデンサに蓄積される電荷量を確保する必要性からコンデンサの容量を大きな値に設定しておかなければならない。
【０００８】
・複数の放電灯に係る点灯制御を共通の回路で行うことができるように構成された点灯回路において、ある放電灯については既に点灯しており、他の放電灯を点灯させたい場合に、当該他の放電灯について点灯状態に移行しない症状が起きると、既に点灯している放電灯にとってはその供給電圧の極性が固定されたままの状態が長時間に亘って継続することになるので、放電灯の電極に対して熱的ストレスが加わることに起因する悪影響（短寿命化や劣化等）が惹き起こされる虞がある。
【０００９】
また、放電灯が点灯する前においても、放電灯への供給電圧の極性を一時的に固定することにより直流的な期間（以下、「点灯前極性固定期間」という。）を設けることが好ましく、図２０では、これを期間「Ｔdcb」で示している（この間の極性は上記期間「Ｔdcf」での極性と同じである。）。そして、点灯前極性固定期間についてもその長さを制限しないと、上記と同様の事項が問題となる。
【００１０】
そこで、点灯前極性固定期間や点灯後極性固定期間の長さが一定時間以上を超えないように時間的な制限を課すことによって、制限時間に応じたブートストラップのコンデンサ容量を設定できるとともに、放電灯に対する熱的ストレスの影響を低減することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記した方法では、熱的ストレスへの対策が不充分であり、以下に示すような不都合が生じ得る。
【００１２】
放電灯に対して許容される極性固定期間については、当該放電灯の寿命を考慮して各極性それぞれに電流と時間との積（所謂、電流時間積）から決まる上限が課せられる。つまり、極性を固定したままで放電灯に流す電流が大きいほど、当該電流を流す期間である極性固定期間の長さを短くしなければならない。
【００１３】
今仮に２つの放電灯について点灯制御を行う回路を想定した場合に、先に点灯した放電灯の電流波形は、後に点灯させようとする放電灯が点灯する際には、図２０に示したようになる。電流時間積の許容範囲を２０〜３０Ａ・ｍＳ（Ａ：アンペア、ｍＳ：ミリ秒）とした場合に、起動回路内のコンデンサが満充電するまでの時間等を考慮して、点灯前極性固定期間Ｔdcbに対する期間長の制限幅を１６ｍＳに設定したすると、先に点灯している放電灯の電流値が仮に２．５Ａである場合には、電流時間積が１６・２．５＝４０Ａ・ｍＳとなって上記の許容範囲を超えてしまうことになる。
【００１４】
その原因は、極性固定期間に対する時間制限を一律に規定したことにあり、よって、放電灯に流れる電流値との積が予め規定した値になるまでの時間によって極性固定期間（極性を固定したまま直流点灯を行う期間）の長さを決めてやれば良い。つまり、放電灯の電流値が大きい場合には当該期間の長さが短くなり、逆に電流値が小さい場合には当該期間の長さが長くなるので、放電灯の状態に応じて極性固定期間の長さを動的に制限できる。例えば、２つの放電灯を点灯させる場合には、各放電灯に流れる電流のうち、大きい方の電流値を採用して当該値で規定の電流時間積を割った値として得られる時間によって極性固定期間の長さを制限すれば、双方の放電灯ともに規定の電流時間積を超えることはなくなる。
【００１５】
しかしながら、例えば、図２０に示したように、点灯前極性固定期間Ｔdcbに引き続いて点灯後極性固定期間の前半期間Ｔdcfが到来し、両期間中は同一極性とされるため（これは矢印ＳＴで示す後の放電灯の点灯時点で極性が変化すると点灯状態が不安定化するため。）、期間Ｔdcbが延長されたのと同様の結果をもたらし、放電灯の劣化や短寿命化に悪影響を及ぼすことになる。放電灯の点灯性能を確保しつつ、劣化等の影響を極力低減するためには、点灯前後における極性固定期間中の電流時間積を、許容範囲内に抑える必要がある。
【００１６】
そこで、本発明は、複数の放電灯に係る点灯制御において、放電灯にかかる熱的ストレスの影響を低減することにより、短寿命化及び劣化を防止することを課題とする。
【００１７】
【課題を解決するための手段】
本発明は上記した課題を解決するために、正極性及び負極性の直流電圧を出力する直流電源回路と、該直流電源回路の出力電圧を、複数のスイッチング素子によって交流電圧に変換した後に複数の放電灯にそれぞれ供給するための直流−交流変換回路とを備えた放電灯点灯回路において、下記の（イ）乃至（ニ）に示す構成を有するものである。
（イ）直流電源回路の２つの出力端子からそれぞれ出力される正極性及び負極性の電圧が直流−交流変換回路に送出されること。
（ロ）直流電源回路の出力電圧を切り換えるために上記直流−交流変換回路内に設けられた２対のスイッチング素子がフルブリッジ型の回路構成をしており、各スイッチング素子がそれらの駆動回路によって対をなして交番動作されることで生成される交流電圧が各放電灯に供給されるようにしたこと。
（ハ）複数の放電灯のうち、ある放電灯を点灯させる場合には、当該放電灯の点灯前又は点灯後に直流−交流変換回路から放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される極性固定期間を設け、該極性固定期間に上記スイッチング素子の状態が一時的に固定され、当該放電灯の点灯後又は点灯後であって上記極性固定期間の経過後に当該スイッチング素子の交番動作が行われること。
（ニ）極性固定期間中に、予め規定されている上限時間を越えると放電灯に供給される電圧の極性を強制的に反転させる極性反転手段を設けるとともに、極性固定期間中の放電灯に流れる電流が予め決められた制限電流値を超えないようにするための制限回路を設け、極性固定期間における放電灯の電流値と上限時間との積を、放電灯に許容される電流時間積以下に設定したこと。
【００１８】
従って、本発明によれば、放電灯の点灯前又は点灯直後において当該放電灯に供給される電圧の極性を一方の極性に固定するための極性固定期間中に、放電灯に流れる電流値を制限することによって、放電灯への熱的ストレスによる劣化等を防止することができる。
【００１９】
【発明の実施の形態】
本発明に係る点灯回路の構成について説明する前に、１つの放電灯に関する回路の基本構成について図１により説明する。
【００２０】
放電灯点灯回路１は、電源２、直流電源回路３、直流−交流変換回路４、起動回路５を備えている。
【００２１】
直流電源回路３は、電源２からの直流入力電圧（これを「Ｖin」と記す。）を受けて所望の直流電圧を出力するものであり、制御回路７からの制御信号に応じてその出力電圧が可変制御される。この直流電源回路３には、スイッチングレギュレータの構成を有するＤＣ−ＤＣコンバータ（チョッパー式、フライバック式等。）が用いられるが、正極性の電圧出力（正電圧出力）を得るための第１の回路部（ＤＣ−ＤＣコンバータ３Ａ）と負極性の電圧出力（負電圧出力）を得るための第２の回路部（ＤＣ−ＤＣコンバータ３Ｂ）とが互いに並列の関係をもって配置されている。
【００２２】
図２及び図３は直流電源回路の構成例を示したものである。
【００２３】
図２に示す例では、トランスＴの１次巻線Ｔｐの一端が直流入力端子「ｔａ」に接続されることで電圧Ｖinが入力されるようになっており、１次巻線Ｔｐの他端は半導体スイッチング素子ＳＷ（図には単にスイッチの記号で示すが、ＦＥＴ（電界効果トランジスタ）等が用いられる。）及び電流検出用抵抗Ｒｓを介して接地されている（この抵抗Ｒｓについては任意であり、特に設けなくても良い）。尚、半導体スイッチング素子ＳＷの制御端子（ＦＥＴの場合にはゲート）には制御回路７からの信号「Ｓｃ」が供給されてそのスイッチング制御が行われる。
【００２４】
トランスＴの２次巻線Ｔｓについては、その一端がダイオードＤ１のアノードに接続され、該ダイオードＤ１のカソードがコンデンサＣ１の一端に接続されるとともに端子「ｔｏ１」に接続され、当該端子から出力電圧（これを「Ｖdcp」と記す。）が得られる。そして、コンデンサＣ１の他端は２次巻線Ｔｓの中間タップに接続されるとともに、抵抗Ｒｉを介して接地されている。
【００２５】
２次巻線Ｔｓの他端はダイオードＤ２のカソードに接続されており、該ダイオードＤ２のアノードがコンデンサＣ２と端子「ｔｏ２」に接続され、当該端子を介して出力電圧（これを「Ｖdcn」と記す。）が得られる。
【００２６】
抵抗Ｒｉは、放電灯６に流れる電流に関する検出信号を得るための電流検出用素子であり、当該抵抗に流れる電流を電圧変換することで電流検出を行うものである。尚、抵抗Ｒｉと、コンデンサＣ１やＣ２との接続点には検出端子「ｔｏｉ」が接続されており、ここから検出信号「Ｖｉ」が得られる。
【００２７】
以上のように直流電源回路３は、正極性及び負極性の電圧Ｖdcp、Ｖdcnを２つの出力端子「ｔｏ１」、「ｔｏ２」から各別に出力する構成となっている。
【００２８】
尚、トランスＴの巻線に付した「・」印は巻き始めを示しており、例えば、２次巻線ＴｓについてはダイオードＤ２との接続端及び中間タップにおける巻き始端にそれぞれ「・」印が付されている。
【００２９】
また、図３に示す直流電源回路３′では、２つのトランスＴ１（１次巻線Ｔ１ｐ、２次巻線Ｔ１ｓ）、Ｔ２（１次巻線Ｔ２ｐ、２次巻線Ｔ２ｓ）を有する構成とされる。
【００３０】
各トランスの１次巻線Ｔ１ｐ、Ｔ２ｐの一方の端子が直流入力端子ｔａに接続され、他方の端子がスイッチング素子ＳＷ１、ＳＷ２（これらには半導体スイッチング素子が用いられるが、図には単にスイッチの記号で示す。）をそれぞれ介して接地されており、これらのスイッチング素子ＳＷ１、ＳＷ２を、制御回路７からの制御信号Ｓｃ１、Ｓｃ２によって各別にオン／オフ制御することで、各２次出力を独立に可変制御することができる。
【００３１】
尚、１次巻線Ｔ１ｐ、Ｔ２ｐに対して並列に設けられたコンデンサＣ０は、その一端が直流入力端子ｔａに接続されるとともに他端が接地されている。
【００３２】
ＤＣ−ＤＣコンバータ３′Ａは、トランスＴ１及びスイッチング素子ＳＷ１、そして２次巻線Ｔ１ｓに接続された整流用ダイオードＤ１や平滑用コンデンサＣ１、電流検出用抵抗Ｒｉ１を含む構成とされる。つまり、２次巻線Ｔ１ｓの一端がダイオードＤ１のアノードに接続され、該ダイオードのカソードが出力端子ｔｏ１に接続されるとともにコンデンサＣ１の一端に接続されている。そして、該コンデンサＣ１の他端が２次巻線Ｔ１ｓの巻き始端側端子に接続されるとともに、電流検出用抵抗Ｒｉ１を介して接地されている。
【００３３】
よって、この回路部では、制御信号Ｓｃ１に基づくスイッチング素子ＳＷ１のオン／オフ制御によってトランスＴ１の１次巻線Ｔ１ｐに流れる電流が制御され、２次巻線Ｔ１ｓからダイオードＤ１、コンデンサＣ１を経て出力端子ｔｏ１に正極性電圧Ｖdcpが得られる。尚、端子「ｔｏｉ１」は、コンデンサＣ１と電流検出用抵抗Ｒｉ１との接続点に接続された電流検出端子であり、当該端子から検出信号「Ｖｉ１」が得られる。
【００３４】
他方、ＤＣ−ＤＣコンバータ３′Ｂは、トランスＴ２及びスイッチング素子ＳＷ２、そして２次巻線Ｔ２ｓに接続された整流用ダイオードＤ２や平滑用コンデンサＣ２、電流検出用抵抗Ｒｉ２を含む構成とされる。つまり、２次巻線Ｔ２ｓの一端（巻き始端側の端子）がダイオードＤ２のカソードに接続され、該ダイオードのアノードが出力端子ｔｏ２に接続されるとともにコンデンサＣ２の一端に接続されている。そして、該コンデンサＣ２の他端が２次巻線Ｔ２ｓの終端側端子に接続されるとともに、電流検出用抵抗Ｒｉ２を介して接地されている。
【００３５】
よって、この回路部では、制御信号Ｓｃ２に基づくスイッチング素子ＳＷ２のオン／オフ制御によってトランスＴ２の１次巻線Ｔ２ｐに流れる電流が制御され、２次巻線Ｔ２ｓからダイオードＤ２、コンデンサＣ２を経て出力端子ｔｏ２に電圧Ｖdcnが得られる。尚、端子「ｔｏｉ２」は、コンデンサＣ２と電流検出用抵抗Ｒｉ２との接続点に接続された電流検出端子であり、当該端子から検出信号「Ｖｉ２」が得られる。
【００３６】
直流電源回路３の後段に配置された直流−交流変換回路４（図１参照。）は、該直流電源回路３の出力電圧を交流電圧に変換した後でこれを放電灯６に供給するために設けられており、直流電源回路３の２つの出力端子からそれぞれ各別に出力される正極性及び負極性の電圧が送出されてくる。そして、ＤＣ−ＤＣコンバータ３Ａの出力電圧Ｖdcpと、ＤＣ−ＤＣコンバータ３Ｂの出力電圧Ｖdcnとを切り換えるために、直流−交流変換回路４内に設けられた１対の半導体スイッチング素子ｓｗ１、ｓｗ２（これらの素子には電界効果トランジスタ等が用いられるが、図には単にスイッチの記号で示す。）がそれらの駆動回路ＤＲＶによって交番動作され、これによって生成される交流電圧が放電灯６に供給される。
【００３７】
つまり、直流電源回路３の出力段において直列に接続された２つのスイッチング素子ｓｗ１、ｓｗ２については、その一方の素子ｓｗ１がＤＣ−ＤＣコンバータ３Ａの出力端子に接続されるとともに、素子ｓｗ２を介してＤＣ−ＤＣコンバータ３Ｂの出力端子に接続されている。そして、これらのスイッチング素子をそれぞれ相反的にスイッチング制御する駆動回路ＤＲＶについては、例えば、ハーフブリッジドライバとして既知のＩＣ（集積回路）が使用される。つまり、駆動回路ＤＲＶからの各スイッチング素子の制御端子にそれぞれ供給される信号により、素子ｓｗ１がオン状態のとき、素子ｓｗ２がオフ状態となり、逆に素子ｓｗ１がオフ状態のとき、素子ｓｗ２がオン状態となるようにハーフブリッジの交番動作が行われて直流電圧が交流電圧に変換される。
【００３８】
尚、素子ｓｗ１、ｓｗ２として電界効果トランジスタを使用した場合における駆動回路としてブートストラップ式の構成例を図４に示す。
【００３９】
本図においてドライブ用ＩＣ内部のスイッチング素子を等価的にスイッチの記号で示すように、２つの素子Ｑ１、Ｑ２による直列回路及び２つの素子Ｑ３、Ｑ４による直列回路を備えている。
【００４０】
これらの素子Ｑ１乃至Ｑ４への電源については、電源端子Ｖｃから供給されるようになっており、素子Ｑ１及びＱ２には当該電源端子ＶｃからダイオードＤ３を介して電源供給が行われ、また、素子Ｑ３及びＱ４には電源端子Ｖｃからそのまま電源供給が行われる。つまり、ダイオードＤ３のカソードがコンデンサＣ３を介してＮチャンネルＦＥＴｓｗ１とｓｗ２との接続点に接続されるとともに、当該カソードが素子Ｑ１に接続されている。そして、素子Ｑ１とＱ２との接続点がＦＥＴｓｗ１のゲートに接続され、素子Ｑ２のうち素子Ｑ１との接続点とは反対側の端子がＦＥＴｓｗ１とｓｗ２との接続点に接続されている。
【００４１】
他方、素子Ｑ３及びＱ４については、素子Ｑ３の一端が電源端子Ｖｃに接続され、両素子の接続点がＦＥＴｓｗ２のゲートに接続されており、素子Ｑ４のうち素子Ｑ３との接続点とは反対側の端子がＦＥＴｓｗ２（のソース）に接続されている。
【００４２】
尚、これらの素子Ｑ１乃至Ｑ４に関して、制御回路７からＤＲＶ用のＩＣに供給される制御信号によって各素子がそれぞれ制御されることは勿論である。
【００４３】
本回路において、例えば、２つのＦＥＴのうち図の上方に位置したＦＥＴｓｗ１をオン状態にするにあたっては、一旦、電源端子ＶｃからダイオードＤ３を介してコンデンサＣ３を充電して電荷を蓄えておき、その電荷を用いて当該ＦＥＴをオンさせる必要がある（素子Ｑ１をオン状態にし、素子Ｑ２をオフ状態にする。尚、このとき下方のＦＥＴをオフ状態とするためには、素子Ｑ３をオフ状態にし、素子Ｑ４をオン状態にすれば良い。）。
【００４４】
起動回路５（図１参照。）は、放電灯６に起動用高電圧信号（起動パルス）を発生させて放電灯６に起動をかけるために設けられており、当該起動信号は直流−交流変換回路４の出力する交流電圧「Ｖout」に重畳されて放電灯６に印加される。つまり、起動回路５内には誘導性負荷成分（トリガートランスの２次巻線等のインダクタンス成分）が含まれており、放電灯６の一方の電極端子が誘導性負荷を介して２つのスイッチング素子ｓｗ１、ｓｗ２同士の接続点Ａに接続され、他方の電極端子がグランド（ＧＮＤ）に接地されるか又は電流検出用抵抗「ｒｉ」（図２や図３に示した電流検出用抵抗を設けない場合）を介して接地される。
【００４５】
放電灯６に係る電圧又は電流を検出するための検出回路としては、電流検出用抵抗「Ｒｉ」又は「ｒｉ」を用いて放電灯に流れる電流値を検出する電流検出回路８（図１参照。）の他に、放電灯の管電圧又はその相当電圧を検出するための電圧検出回路が挙げられる。尚、例えば、後者の例としては、直流電源回路３を構成する各ＤＣ−ＤＣコンバータ３Ａ、３Ｂの直後に電圧検出手段（例えば、分圧抵抗等を使って出力電圧を検出する回路）をそれぞれ設け、当該手段によって検出される出力電圧（Ｖdcp、Ｖdcn）の検出信号を放電灯６にかかる電圧の検出信号の代替信号として用いることができる。
【００４６】
図５は、電流検出回路８の構成例を示すものであり、電流検出用抵抗Ｒｉによる電圧降下に対して非反転増幅回路及び反転増幅回路を互いに並列に設け、両者の出力電圧を選択的に出力する構成とされる。
【００４７】
同図において、演算増幅器ＯＰ１は非反転増幅回路を構成しており、その非反転入力端子が抵抗Ｒ１ａを介して上記検出端子「ｔｏｉ」（電流検出用抵抗Ｒｉと平滑用コンデンサＣ１、Ｃ２との接続点）に接続されている。尚、ダイオードＤ１ａはそのカソードが演算増幅器ＯＰ１の非反転入力端子に接続され、そのアノードが接地されている（当該ダイオードＤ１ａや後述するダイオードＤ２ａは演算増幅器への入力電圧が負値に反転したときに当該演算増幅器を保護する目的で付設される。）。
【００４８】
演算増幅器ＯＰ１の出力端子はダイオードＤ１ｂのアノードに接続され、該ダイオードＤ１ｂのカソードが電流検出出力端子「ｔDET」に接続されるとともに抵抗Ｒ２ｃを介して接地されている。そして、演算増幅器ＯＰ１の反転入力端子は抵抗Ｒ１ｂを介して接地されるとともに抵抗Ｒ１ｃを介してダイオードＤ１ｂのカソードに接続されている。尚、抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃの抵抗値は同じ値に設定されている。
【００４９】
演算増幅器ＯＰ２は反転増幅回路を構成しており、その反転入力端子が抵抗Ｒ２ａを介して検出端子「ｔｏｉ」に接続されている。尚、ダイオードＤ２ａはそのカソードが演算増幅器ＯＰ２の反転入力端子に接続され、そのアノードが接地されている。
【００５０】
演算増幅器ＯＰ２の出力端子はダイオードＤ２ｂのアノードに接続され、該ダイオードＤ２ｂのカソードが電流検出出力端子「ｔDET」に接続されるとともに抵抗Ｒ２ｃを介して接地されている。尚、演算増幅器ＯＰ２の反転入力端子は抵抗Ｒ２ｂ（その抵抗値は抵抗Ｒ２ａの抵抗値の２倍に設定されている。）を介してダイオードＤ２ｂのカソードに接続されており、また、演算増幅器ＯＰ２の非反転入力端子は接地されている。
【００５１】
しかして、本回路では電流検出用抵抗Ｒｉにおける電圧降下分が、演算増幅器ＯＰ１による非反転増幅回路によって２倍の電圧に増幅され、他方、演算増幅器ＯＰ２による反転増幅回路によって「−２」倍の電圧に増幅される。そして、各演算増幅器の出力端子に設けられたダイオードＤ１ｂ、Ｄ２ｂによって両者のうち高い方の電圧が選択されて、これが電流検出出力端子「ｔDET」から取り出される。即ち、放電灯６への供給電圧について、その極性が負極性の時には、演算増幅器ＯＰ１による非反転増幅回路の出力電圧が電流検出出力端子「ｔDET」に得られ、また、放電灯６への供給電圧の極性が正極性の時には、演算増幅器ＯＰ２による反転増幅回路の出力電圧が電流検出出力端子「ｔDET」に得られることになる。尚、こうして得られる検出電圧は放電灯６が点灯したか否かを判断するための信号や、放電灯６の点灯状態を判別して供給電力を規定するための信号等に用いられる。
【００５２】
制御回路７（図１参照。）は電流検出回路８からの検出信号を含む放電灯６の状態検出信号に応じて当該放電灯の電圧若しくは電流又は供給電力を制御するために設けられており、直流電源回路３に対して制御信号（Ｓｃ）を送出することでこれらの出力電圧を制御したり、あるいは上記駆動回路ＤＲＶに制御信号（ＳＤ）を送出してブリッジの極性切換についての制御を行う。尚、放電灯６の点灯前には当該放電灯への供給電圧をあるレベルまで高めておくことで、放電灯６の点灯を確実にするための出力制御を行うことも制御回路７の役目である。
【００５３】
また、放電灯６の点灯前には、制御回路７から駆動回路ＤＲＶに送出される制御信号により上記スイッチング素子ｓｗ１、ｓｗ２のオン／オフ状態が規定され、放電灯６の点灯前に直流−交流変換回路４から放電灯６に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される。そして、上記した点灯前極性固定期間の長さが予め規定されている上限時間を越えたか否かを判断した上で当該電圧の極性を強制的に反転させるための極性反転手段（具体的な回路例については後述する。）が制御回路７内に設けられている。つまり、点灯前極性固定期間に対する制限時間を予め決定しておけば、当該時間を超えて放電灯への電圧極性が長時間に亘って継続することに起因する前記の不都合が解消される。
【００５４】
上記した図１の回路を、２つの放電灯に係る点灯制御が可能な回路に拡張するためには、例えば、正極性及び負極性の直流出力を得るための直流電源回路として図３に示した構成を用いるとともに、図６に示す点灯回路１Ａのように、４つの半導体スイッチング素子を使用したフルブリッジ型回路構成の直流−交流変換回路４Ａを採用した場合において、２つの放電灯のうち、その一方の放電灯が既に点灯しており、他方の放電灯をこれから点灯させようとするに際して、上記したように、点灯済みの放電灯にかかる熱的ストレスが問題となる。
【００５５】
図６において、４つのスイッチング素子のうち、互いに直列接続とされることにより第１の組をなすスイッチング素子ｓｗ１、ｓｗ２については、その一方ｓｗ１の一端がＤＣ−ＤＣコンバータ３′Ａの出力端子に接続され、当該スイッチング素子ｓｗ１の他端がスイッチング素子ｓｗ２を介してＤＣ−ＤＣコンバータ３′Ｂの出力端子に接続されている。そして両スイッチング素子同士の接続点αに対して第１の放電灯６＿１が起動回路５＿１（内の誘導性負荷成分）を介して接続されている。
【００５６】
また、互いに直列接続されることで第２の組をなすスイッチング素子ｓｗ３、ｓｗ４については、その一方ｓｗ３の一端がＤＣ−ＤＣコンバータ３′Ａの出力端子に接続され、当該スイッチング素子ｓｗ３の他端がスイッチング素子ｓｗ４を介してＤＣ−ＤＣコンバータ３′Ｂの出力端子に接続されている。そして、両スイッチング素子同士の接続点βに対して第２の放電灯６＿２が起動回路５＿２（内の誘導性負荷成分）を介して接続されている。
【００５７】
各放電灯６＿１、６＿２におけるそれぞれの電極端子のうち、上記接続点αやβに接続されない方の端子についてはいずれも接地されている。尚、上記した電流検出用抵抗Ｒｉ１、Ｒｉ２を用いない場合には、これに代わる検出用抵抗をそれぞれ介して各放電灯の一端を接地した構成を採れば良い。
【００５８】
駆動回路ＤＲＶ１、ＤＲＶ２についてはともにハーフブリッジドライバ用ＩＣが使用され、制御回路７Ａからの信号をそれぞれ受けてブリッジの極性を規定する。
【００５９】
複数のスイッチング素子ｓｗ１乃至ｓｗ４を有する直流−交流変換回路４Ａにおいて、一方の駆動回路ＤＲＶ１がスイッチング素子ｓｗ１、ｓｗ２のオン／オフ制御を担当し、他方の駆動回路ＤＲＶ２がスイッチング素子ｓｗ３、ｓｗ４のオン／オフ制御を担当している。即ち、ある時刻において、駆動回路ＤＲＶ１によりスイッチング素子ｓｗ１がオン状態、スイッチング素子ｓｗ２がオフ状態となるように各素子の状態が規定されたとすると、このとき、駆動回路ＤＲＶ２によりスイッチング素子ｓｗ３がオフ状態、スイッチング素子ｓｗ４がオン状態となるように各素子の状態が規定される。また、別の時刻において、駆動回路ＤＲＶ１によりスイッチング素子ｓｗ１がオフ状態、スイッチング素子ｓｗ２がオン状態となるように各素子の状態が規定されたとすると、このとき、駆動回路ＤＲＶ２によりスイッチング素子ｓｗ３がオン状態、スイッチング素子ｓｗ４がオフ状態となるように各素子の状態が規定される。このようにしてスイッチング素子ｓｗ１とｓｗ４とが同じ状態、スイッチング素子ｓｗ２とｓｗ３とが同じ状態となって、これらが相反的に交番動作する。
【００６０】
従って、２組のスイッチング素子のオン／オフ動作によって、例えば、第１の放電灯６＿１に正極性の電圧が供給される間、第２の放電灯６＿２には負極性の電圧が供給される（逆に、第１の放電灯６＿１に負極性の電圧が供給される間、第２の放電灯６＿２には正極性の電圧が供給される。）。
【００６１】
尚、制御回路７Ａからの制御信号（これらを「ＳＤ１」、「ＳＤ２」と記すが、その詳細については後述する。）は、アイソレータ９＿１、９＿２をそれぞれ経た上で各駆動回路ＤＲＶ１、ＤＲＶ２に送られる。つまり、図６に示す例では、各駆動回路における低電位側電圧（グランド電位）が負極性出力用ＤＣ−ＤＣコンバータ３′Ｂからの出力電圧とされているので、この電圧に対してＨ（ハイ）レベルやＬ（ロー）レベルを規定するとともに、上記制御信号（２値状態信号）を受けて各スイッチング素子ｓｗ１乃至ｓｗ４のオン／オフ制御を行うのにアイソレーションが必要となる。勿論、アイソレート機能を具備したブリッジドライバ用ＩＣを各駆動回路に使用するのであれば、上記制御信号をそれぞれの駆動回路に直接的に入力してやれば良い。
【００６２】
上記した点灯回路１Ａにおいて、２つの放電灯のうち、その一方の放電灯に供給される電圧の極性が正極性であるときに、他方の放電灯に供給される電圧の極性が負極性となるように素子ｓｗ１乃至ｓｗ４のスイッチング制御が行われる。従って、一方の放電灯が既に点灯している場合に、他方の放電灯が点灯したとすると、当該放電灯に対する点灯前極性固定期間中の制御が、既に点灯済みの放電灯に対しても同様に行われてしまうことになる。よって、点灯済みの放電灯にとってみれば、安定した状態で点灯しているにもかかわらず、この状態から長い期間に亘って電圧極性が固定されることになると、電極への負担（熱的ストレス）が増加してしまう。
【００６３】
そこで、上記のような不都合を解消するためには、点灯前極性固定期間の長さがその許容上限値を越えて継続しないように制限することが好ましく、例えば、図７に示す回路構成例が挙げられる。
【００６４】
図７は制御回路７Ａのうち駆動回路（ＤＲＶ１、ＤＲＶ２）への制御信号を生成部分についてその要部の構成例１０を示したものであり、本図において使用される各信号の意味は下記の通りである。
【００６５】
・信号「ＬＴ１」＝放電灯６＿１に対する点灯指示信号
・信号「ＬＴ２」＝放電灯６＿２に対する点灯指示信号
・信号「ＳＬ１」＝放電灯６＿１の点消灯状態に係る判別信号
・信号「ＳＬ２」＝放電灯６＿２の点消灯状態に係る判別信号
・信号「ＳＫ１」＝基準クロック信号（例えば、周波数１ｋＨｚの矩形波信号）
・信号「ＳＫ２」＝基準クロック信号（例えば、周波数５００Ｈｚの矩形波信号）
・信号「ＳＫ３」＝基準クロック信号（例えば、周波数２ｋＨｚの矩形波信号）
・信号「ＳＲ」 ＝強制反転指示信号（該信号がＨレベルのときに放電灯への電圧極性が一時的に反転される。）。
【００６６】
上記の信号ＬＴ１、ＬＴ２については、そのレベルがＨレベルのときに放電灯の点灯が指示され、Ｌレベルのときに放電灯の消灯が指示されるものとし、また、信号ＳＬ１、ＳＬ２については、そのレベルがＨレベルのときに放電灯の点灯状態が判別され、Ｌレベルのときに放電灯の消灯状態が判別されるものとする。尚、点消灯状態の判別回路としては、例えば、図５に示す回路の後段にコンパレータを設けて検出電流値を所定の基準値と比較することで放電灯の点消灯を判断する回路や、放電灯の発光量を検出してこれを基準値と比較して点消灯の如何を判断する回路等、各種形態が挙げられる。
【００６７】
信号「ＳＫ１」は、図示しないクロック信号生成回路により発生された後、Ｄフリップフロップ１１のクロック信号入力端子（ＣＫ）に送出される。尚、Ｄフリップフロップ１１は、ローアクティブ入力のプリセット端子（「ＰＲ」の上にバー記号「￣」を付して示す。）及びリセット端子（「Ｒ」の上にバー記号「￣」を付して示す。）を備えており、そのＤ入力端子がＱバー出力端子（「Ｑ」の上にバー記号「￣」を付して示す。）に接続されている。そして、Ｑ出力信号及びＱバー出力信号が駆動回路ＤＲＶ１、ＤＲＶ２への制御信号ＳＤ１、ＳＤ２となる。
【００６８】
点灯指示信号ＬＴ１は、２入力ＡＮＤ（論理積）ゲート１２の一方の入力端子に供給され、当該ゲートの他方の入力端子には、放電灯６＿１に係る判別信号ＳＬ１がＮＯＴ（論理否定）ゲート１３を介して供給される。
【００６９】
ＡＮＤゲート１２の出力信号は、ＮＯＴゲート１４を介して２入力ＯＲ（論理和）ゲート１５の一方の入力端子に送出される。尚、ＯＲゲート１５の他方の入力端子には、後述するカウンタ（２４）の出力信号がＮＯＴゲート（２６）を介して供給されるようになっている。
【００７０】
そして、ＯＲゲート１５の出力信号はＤフリップフロップ１１のプリセット端子に供給される。
【００７１】
放電灯６＿２に係る点灯指示信号ＬＴ２は、２入力ＡＮＤゲート１６の一方の入力端子に供給され、当該ゲートの他方の入力端子には、放電灯６＿２に係る判別信号ＳＬ２がＮＯＴゲート１７を介して供給される。
【００７２】
ＡＮＤゲート１６の出力信号はＮＯＴゲート１８を介して２入力ＯＲゲート１９の一方の入力端子に送出される。尚、ＯＲゲート１９の他方の入力端子には、上記ＡＮＤゲート１２の出力信号が供給されるようになっている。
【００７３】
ＯＲゲート１９の出力信号は、後段に位置する２入力ＯＲゲート２０の一方の入力端子に供給され、当該ゲート２０の他方の入力端子には、後述するカウンタ（２４）の出力信号がＮＯＴゲート（２６）を介して供給されるようになっている。
【００７４】
そして、ＯＲゲート２０の出力信号はＤフリップフロップ１１のリセット端子に供給される。
【００７５】
上記ＯＲゲート１５、２０の各出力信号は、２入力ＡＮＤゲート２１にそれぞれ送出され、当該ゲートの出力信号は、カウンタ（バイナリ・カウンタ）２２のリセット端子（ＲＳＴ）に供給される。
【００７６】
カウンタ２２のクロック信号入力端子（図にはローアクティブ入力の端子として、「ＣＫ」の上にバー記号「￣」を付して示す。）には、図示しないクロック信号発生回路からの信号ＳＫ２が供給されるようになっており、当該カウンタの出力端子「Ｑ４」（段位を示す整数指標を「ｉ」とするとき、「Ｑｉ」はｉ段目の出力端子を示す。）から得られる分周信号が後段の２入力ＯＲゲート２３の一方の入力端子に送出される。
【００７７】
この２入力ＯＲゲート２３の他方の入力端子には、フルブリッジ型回路の構成素子（スイッチング素子ｓｗ１乃至ｓｗ４）に対する強制反転指示信号ＳＲが供給されるようになっており、当該ゲートの出力信号が後段のカウンタ（バイナリ・カウンタ）２４のリセット端子（ＲＳＴ）に供給される。尚、強制反転信号ＳＲの生成回路に係る構成例については後で詳述する。
【００７８】
カウンタ２４のクロック信号入力端子（図にはローアクティブ入力の端子として、「ＣＫ」の上にバー記号「￣」を付して示す。）には、図示しないクロック信号発生回路からの信号ＳＫ３が２入力ＯＲゲート２５を介して供給されるようになっており、当該ゲート２５の他方の入力端子にはカウンタ２４の出力端子Ｑ４からの信号が供給される。また、当該出力端子Ｑ４から出力される信号はＮＯＴゲート２６を介して上記したＯＲゲート１５や２０の入力端子にそれぞれ供給される。
【００７９】
図８、図９は本回路の動作説明に必要な信号を示すタイミングチャート図であり、以下では、２つの放電灯のうちの一方６＿１が既に点灯しているものとし、他方の放電灯６＿２をこれから点灯させようとする状況を想定して説明する。尚、これらの図において、各信号の意味は以下の通りである。
【００８０】
・「Ｓ１１ＰＲ」＝Ｄフリップフロップ１１のプリセット端子への入力信号
・「Ｓ１１Ｒ」 ＝Ｄフリップフロップ１１のリセット端子への入力信号
・「Ｓ２１」 ＝ＡＮＤゲート２１の出力信号
・「Ｓ２３」 ＝ＯＲゲート２３の出力信号
・「Ｓ２６」 ＝ＮＯＴゲート２６の出力信号
・「Ｓ１１」 ＝Ｄフリップフロップ１１の出力信号（「Ｑ」がＱ出力信号を示し、「Ｑ」の上にバー記号「￣」を付して示す信号がＱバー出力信号である。）。
【００８１】
尚、信号「ＬＴ２」、「ＳＬ２」については既述の通りであり、図中に示す「Ｈ」はハイレベル、「Ｌ」はローレベルをそれぞれ示す。
【００８２】
図８は放電灯６＿２の点灯前の時点及び放電灯が問題なく点灯した後の時点を含む期間について回路動作を説明するための図である。
【００８３】
点灯前には、放電灯６＿２への点灯指示が出されているので信号ＬＴ２はＨレベルとされ、また、放電灯６＿２は消灯しているので信号ＳＬ２がＬレベルである。よって、ＡＮＤゲート１６の出力信号はＨレベルであって、これがＮＯＴゲート１８を経ることで反転（論理否定）されてＯＲゲート１９に送られる。尚、放電灯６＿１については上記した通り点灯中であるため、信号ＬＴ１、ＳＬ１ともにＨレベル信号とされ、よってＡＮＤゲート１２の出力がＬレベルとなり、これがＮＯＴゲート１４を経て反転されてからＯＲゲート１５を介してＤフリップフロップ１１のプリセット端子に供給される。また、ＯＲゲート１９の出力信号がＬレベルであり、カウンタ２４からＮＯＴゲート２６、ＯＲゲート２０を介してＤフリップフロップ１１のリセット端子に供給される信号Ｓ２６がＨレベルである期間中（図の「Ｔｈ」を参照。）は当該フリップフロップ１１がリセットされないので、そのＱ出力端子及びＱバー出力端子に交番出力（信号ＳＫ１に関する２分の１分周信号）が得られるが、当該期間が経過すると信号Ｓ２６がＬレベルとなってＤフリップフロップ１１がリセット状態になる。
【００８４】
そして、放電灯６＿２が点灯するまでの間（点灯時点を図８に矢印「Ｕ」で示す。）、信号Ｓ２１については信号Ｓ１１ＰＲとＳ１１Ｒとの論理積演算によりＬレベルである。
【００８５】
カウンタ２２による計時動作は、信号Ｓ２１がＨレベルからＬレベルに変化した時点から開始されるが、そのＱ４出力がＬレベルである期間中（本例では１６ミリ秒の間）は信号Ｓ２３がＬレベルであるため後段のカウンタ２４はリセットされない（但し、信号ＳＲについてはＬレベルであるものとする。）。
【００８６】
カウンタ２４については信号Ｓ２３がＬレベルとなり、Ｑ４出力がＬレベルである間、信号ＳＫ３に基づく計時動作を行うが、所定時間（本例では４ミリ秒）が経過するとＱ４出力がＨレベルとなるので信号ＳＫ３を受け付けなくなる。
【００８７】
こうして、信号Ｓ２６がＯＲゲート２０を経てＤフリップフロップ１１のリセット端子にＬレベル信号として供給されて当該フリップフロップがリセットされたままの状態が点灯時点まで続く。
【００８８】
放電灯６＿２が点灯すると、信号ＳＬ２がＨレベルになるのでＡＮＤゲート１６の出力信号がＬレベルに変化し、その論理否定信号（Ｈレベル信号）がＯＲゲート１９、２０を介してＤフリップフロップ１１のリセット端子に供給されるので、当該フリップフロップのリセットが解除される。
【００８９】
そして、点灯時点から信号Ｓ２１がＨレベルに変化し、これがカウンタ２２のリセット端子に供給されることで当該カウンタにリセットがかかる。尚、カウンタ２４については信号Ｓ２３がＬレベルであるのでカウントアップしたままの状態とされて、Ｑ４出力の論理否定信号Ｓ２６はＬレベルである。
【００９０】
Ｄフリップフロップ１１のリセット解除により、信号ＳＫ１に対する分周信号がＱ出力端子及びＱバー出力端子から得られるようになって、これらが信号ＳＤ１、ＳＤ２として駆動回路ＤＲＶ１、ＤＲＶ２にそれぞれ送出される。
【００９１】
図９は放電灯６＿２の点灯前の時点から所定の時間が経過しても放電灯が点灯しない状況について回路動作を説明するための図である。
【００９２】
この場合には、信号Ｓ１１ＲやＳ２１、Ｓ２６がＨレベルからＬレベルに変化した時点から規定時間が経過するまでの期間（図には「Ｔｆ」で示す。）が過ぎてもいっこうに放電灯６＿２が点灯しないので、Ｈレベルであり続ける信号ＬＴ２に対して、信号ＳＬ２はＬレベルのままとなる。
【００９３】
従って、カウンタ２２のＱ４出力がＨレベルとなり、後段のカウンタ２４にリセットがかかって信号Ｓ２６がＨレベルとなった時点で信号Ｓ１１Ｒ、Ｓ２１がＬレベルからＨレベルに変化するので、これによってカウンタ２４にもリセットがかかる結果、信号Ｓ２３としてはパルス幅の狭いＨレベル信号が得られる。
【００９４】
信号Ｓ２３がＨレベルからＬレベルに変化した時点からカウンタ２４のリセットが解除され、そのＱ４出力がＨレベルになるまでの間、信号Ｓ１１Ｒ、Ｓ２１、Ｓ２６がＨレベルとなるので、Ｄフリップフロップ１１のＱ出力端子及びＱバー出力端子から得られる交番出力が駆動回路ＤＲＶ１、ＤＲＶ２にそれぞれ送出される。
【００９５】
その後に、信号Ｓ１１Ｒ、Ｓ２１、Ｓ２６がＬレベルとなったときには、再びＤフリップフロップ１１がリセット状態になる。
【００９６】
尚、上記の例では説明を簡単化するために、放電灯が点灯した直後から規定周波数の電圧を放電灯に供給する構成を示したが、規定周波数の電圧をいきなり供給するのではなく、前記した点灯後極性固定期間を設けることができる（その詳細については後述する。）。
【００９７】
また、放電灯が点灯状態から消灯状態に移行したことを検出し、そのときに、放電灯への供給電圧の極性を反転させることが好ましい。その理由は、例えば、放電灯の点灯直後に極性固定期間（点灯後極性固定期間）を設けた場合において、当該期間の前半期に放電灯が消灯したとすると、点灯前の極性が固定された状態のままになるため、場合によっては永遠に極性反転が行われない状況に陥ってしまう虞が生じるからである。
【００９８】
このような不都合は回避するためには、例えば、図１０及び図１２に示す回路例から得られる出力信号を上記強制反転指示信号ＳＲとして利用すれば良い。
【００９９】
尚、回路構成の説明の前に信号について説明する。
【０１００】
図１１は放電灯の点消灯状態の判別信号（これを「ＳＬ」と記す。）及び当該信号に基づいて生成される信号（これを「ＳＦ」と記す。）を示すものである。
【０１０１】
両信号については、Ｈレベルが放電灯の点灯状態を示し、Ｌレベルが放電灯の消灯状態を示している点で共通性がある。しかし、信号ＳＬでは、ＬレベルからＨレベルへの変化時点が「ｔ１」とされ、信号ＳＦでは当該時点「ｔ１」よりもやや遅れた時点「ｔ２」でＬレベルからＨレベルに変化しており、また、両者にはＨレベル期間の長さにも相違がある。つまり、信号ＳＦの方が信号ＳＬよりも図に「Ｔｄ」で示す期間（「ｔ３」に示す信号ＳＬの立ち下がり時点から「ｔ４」の時点に亘る期間）だけ信号幅が長くなっている。これは、放電灯の点灯状態から消灯状態への移行に対する検出感度を故意に落とすためであり（例えば、放電灯に流れる電流が瞬間的に低下しただけで放電灯の消灯状態が判断されてしまうと、一過性の判別信号が頻繁に発生することによる誤動作や過敏な応答制御等が問題となるので、このような事態を避ける必要がある。）、信号ＳＦは信号ＳＬに比べて反応が鈍感になっている。
【０１０２】
図１０は信号ＳＦの生成回路例２７を示すものであり、ローアクティブ入力とされるプリセット端子及びリセット端子を備えたＤフリップフロップを３つ縦列接続して各フリップフロップのＱ出力信号について論理和信号を得る構成とされる。
【０１０３】
即ち、信号ＳＬが初段のＤフリップフロップ２８のＤ入力端子に供給されるとともに、当該信号がＮＯＴゲート２９を介してプリセット端子（「ＰＲ」の上にバー記号「￣」を付して示す。）に供給されるようになっており、クロック信号入力端子（ＣＫ）には図示しない信号発生回路からのクロック信号（これを「ＳＫ」と記す。）が入力される。
【０１０４】
そして、Ｄフリップフロップ２８のＱ出力信号が次段のＤフリップフロップ３０のＤ入力端子に送出されるとともに３入力ＯＲゲート３１に送出される。
【０１０５】
Ｄフリップフロップ３０のクロック信号入力端子（ＣＫ）にはクロック信号ＳＫが供給され、そのＱ出力信号が最終段に位置するＤフリップフロップ３２のＤ入力端子に送出されるとともに、３入力ＯＲゲート３１に送出される。
【０１０６】
Ｄフリップフロップ３２についても、そのクロック信号入力端子（ＣＫ）にクロック信号ＳＫが供給され、そのＱ出力信号が３入力ＯＲゲート３１に送出される。
【０１０７】
この回路２７では、信号ＳＬの反転信号によって初段のＤフリップフロップ２８がプリセットされるので、この間にＨレベルとなるＱ出力が得られ、これが次段以降のＤフリップフロップ３０、３２により信号ＳＫの立ち上がり時点に同期して順次に遅れた信号となり、各ＤフリップフロップのＱ出力信号の論理和信号として信号ＳＦが得られる結果、図１１に示したように信号ＳＬに対して遅延の期間Ｔｄが付加される。
【０１０８】
図１２は強制反転指示信号ＳＲの生成回路部について構成例３３を示したものである。
【０１０９】
信号ＳＦはＮＯＴゲート３４を介してＤフリップフロップ３５のＤ入力端子に供給されるとともに、２入力ＡＮＤゲート３６の一方の入力端子に供給される。そして、Ｄフリップフロップ３５のクロック信号入力端子（ＣＫ）には、図示しない信号発生回路からのクロック信号（これを「Ｓｃｋ」と記す。）が入力されるようになっており、Ｄフリップフロップ３５のＱバー出力信号がＡＮＤゲート３６の残りの入力端子に供給される。
【０１１０】
そして、ＡＮＤゲート３６の出力信号が上記信号ＳＲとなって、これが図７のＯＲゲート２３に送られる。つまり、当該信号がＨレベルの期間において、カウンタ２４がリセットされるので信号Ｓ２６がＨレベルとなり、所定時間（４ミリ秒）の間５００Ｈｚの周波数をもってＤフリップフロップ１１の反転動作が行われることが分かる。
【０１１１】
尚、本回路の動作については、信号ＳＦの反転信号がＤフリップフロップ３５のＤ入力信号とされるので、当該信号の立ち下がり時点以後における最初のクロック信号Ｓｃｋの立ち上がり時点に同期してＱバー出力信号がＨレベルに変化するとともに、信号ＳＦの反転信号が立ち上がった時点以後における最初のクロック信号Ｓｃｋの立ち上がり時点に同期してＱバー出力信号がＬレベルに変化する。従って、Ｑバー出力信号と、信号ＳＦの反転信号との論理積信号である信号ＳＲは信号ＳＦの立ち下がり時点に同期してＨレベルとなった後に、Ｑバー出力信号の立ち下がり時点に同期してＬレベルに変化するパルス信号である。
【０１１２】
この他、放電灯がブレークダウンした後に安定した点灯状態へと移行しなかった場合に、上記した信号ＳＬ及びＳＦの双方の信号を利用して強制反転指示信号ＳＲを生成するための回路として、図１３に示すような構成例３７が挙げられる。
【０１１３】
本例と図１２の構成との相違点は下記に示す通りである。
【０１１４】
・ＮＯＴゲート３８への入力信号が信号ＳＦではなく、放電灯に係る点消灯状態の判別信号ＳＬとされており、当該ゲートの出力信号がＤフリップフロップ３９のＤ入力端子に供給されること。
【０１１５】
・Ｄフリップフロップ３９のＱバー出力信号及び上記ＮＯＴゲート３８の出力信号が入力されるＡＮＤゲート４０の後段に、さらに別の２入力ＡＮＤゲート４１が配置されており、当該ゲートの入力端子の一方にはＡＮＤゲート４０の出力信号が供給され、他の入力端子には信号ＳＦがＮＯＴゲート４２を介して供給され、ＡＮＤゲート４１の出力信号が強制反転指示信号ＳＲとなること。
【０１１６】
尚、本回路は、信号ＳＦが応答できないような短時間の点灯時において信号ＳＲが発生されるように動作する。即ち、上記したように信号ＳＦは放電灯の点消灯状態の検出感度において信号ＳＬよりも反応が鈍感であるため、例えば、放電灯のブレークダウン時等において、信号ＳＬが短い幅でＨレベルのパルス信号となっても信号ＳＦについては依然Ｌレベル信号のままといった状況が生じる。この場合には、幅狭のＨレベル信号ＳＬが反転されてＤフリップフロップ３９のＤ入力端子に供給されるとともにクロック信号ＳｃｋがＤフリップフロップ３９のクロック信号入力端子に供給されるため、クロック信号Ｓｃｋの前縁に同期してＤフリップフロップ３９のＱバー出力端子には幅狭のＨレベル信号が得られ、これと信号ＳＬの反転（論理否定）信号との論理積演算結果及び信号ＳＦの論理否定信号（Ｈレベル信号）との論理積演算出力がパルス信号となって、図７のＯＲゲート２３に送られる。よって、当該信号がＨレベルの期間において、カウンタ２４がリセットされるので信号Ｓ２６がＨレベルとなり、所定時間（４ミリ秒）の間５００Ｈｚの周波数をもってＤフリップフロップ１１の反転動作が行われる。
【０１１７】
しかして、図７に示す回路構成において、放電灯への供給電圧極性を直接的に決めているのはＤフリップフロップ１１の各出力であるが、放電灯６＿１に関する各論理ゲート１２乃至１５を経てＤフリップフロップ１１のプリセット端子にＬレベル信号が供給された時にはそのＱ出力信号が強制的にＨレベルとなり、また、放電灯６＿２に関する各論理ゲート１６乃至２０を経てＤフリップフロップ１１のリセット端子にＬレベル信号が供給された時にはそのＱ出力信号が強制的にＬレベルとなるので、これらの回路素子によって極性規定手段が構成されていることが分かる。
【０１１８】
そして、Ｄフリップフロップ１１が信号ＳＫ１に応じて反転動作するのは、プリセット端子及びリセット端子にＨレベル信号が供給されている場合である。即ち、計時手段であるカウンタ２２のＱ４出力信号がＨレベルとなったときの瞬間的なパルス信号又は図１２や図１３に示した回路（３３、３７）からのパルス信号ＳＲがＯＲゲート２３を介してカウンタ２４に送出されることで当該カウンタがリセットされるので、そのＱ４出力信号の論理否定信号がＨレベルとなってこれがＯＲゲート１５、１６を介してＤフリップフロップ１１のプリセット端子及びリセット端子に供給される結果、カウンタ２４の設定時間で決まる期間中、Ｄフリップフロップ１１はその反転動作が許可される。つまり、これらの回路素子（２１乃至２６）によって極性反転手段が構成されていることが分かる。
【０１１９】
このようにして、点灯前極性固定期間の長さが規定時間を超えないように制限されるので、例えば、図４に示すようなブートストラップ方式の回路において、スイッチング素子のオン状態を維持する時間についても時間制限がかかり、よってコンデンサの容量を大きくする必要がなくなる。
【０１２０】
また、２つの放電灯に係る点灯回路において、一方の放電灯が既に点灯している場合に、他方の放電灯を点灯させるときには、点灯前極性固定期間の長さについて時間制限がかかるので、当該放電灯の電極に過大な熱的ストレスが加わらないようにすることができる。
【０１２１】
次に、放電灯の点灯後極性固定期間に対する時間的制限について説明する。
【０１２２】
図１４は放電灯に供給される矩形波状電圧を概略的に示したものであり、矢印Ｕで示す時点で放電灯が点灯したものとして、点灯後極性固定期間「Ｔdc」（そのうち、「Ｔdcf」が前半期、「Ｔdcr」が後半期をそれぞれ示す。）に示す直流点灯の後に規定の点灯周波数へと移行する様子を示している。
【０１２３】
本制御では、期間「Ｔdc」の長さが電流値の大小によって変化することになる。
【０１２４】
尚、電流値（Ｉ）と時間（ｔ）に対してその電流時間積（＝I・ｔ）の値（設定値）については、これが大きいほど放電灯の点灯性能が良くなるが、その反面、放電灯の点灯直後に放電状態が不安定になる虞が生じるので、積値の設定には注意を要する。また、Ｔdcの期間長が長すぎる場合に、放電灯の電極に熱的なストレスがかかり、短寿命化等をもたらす虞があることにも配慮すべきである。
【０１２５】
例えば、「I・ｔ＝３０（Ａ・ｍＳ）」に設定したと仮定した場合に、放電灯に流れる電流値が２Ａであるとすると、Ｔdcの期間長が１５ｍＳとなるし、また、電源電圧の低下等によって点灯回路の電力供給能力が下がってしまい、放電灯に流れる電流値が１．２Ａになってしまった時には、Ｔdcの期間長が２５ｍＳにまで長くなる。このように放電灯の状態を電流値に基づいて判断し、直流−交流変換回路の出力電圧に係る極性切換のタイミングを制御する（つまり、電流値が小さいときほど、極性切換の時点を遅くする。）ことで、放電灯の立ち消えの頻度を低減することができる。
【０１２６】
ところで、放電灯に流れる電流値が小さいときには、下記に示す不都合が生じるために、その解決策が必要となる。
【０１２７】
例えば、放電灯が消灯した時点から未だ間もないときには、当該放電灯が暖まっており、この状態で放電灯を点灯させる場合を想定する。
【０１２８】
このとき放電灯に流れる電流値が仮に０．３Ａであるとすると、上記した電流時間積の設定値によれば、直流点灯の期間長が１００ｍＳとなり、かなり長い。これが放電灯の寿命に対して顕著に影響してしまうということはないが、例えば、図４に示すようなブートストラップ式の回路構成を採用した場合にはコスト面で不利である。
【０１２９】
即ち、この方式では、コンデンサＣ３の蓄積電荷が無くなったり、電荷量が不足した場合に、上段のＦＥＴについてそのオン状態を維持することができなくなる。このような事態の発生原因にはＦＥＴのゲートのリークやブリッジ駆動回路内部でのリーク等が挙げられ、これをゼロアンペアにすることは困難である。よって、ＦＥＴのオン状態を維持する時間が長ければ長い程、コンデンサＣ３の静電容量を大きく設定する必要が生じるので、これがコスト上昇の原因となってしまうことになる。
【０１３０】
そこで、上記のような不都合を解消するためには、点灯後極性固定期間の長さを単に電流時間積により決定するだけでなく、当該期間の長さがその上限値を越えて継続しないように時間制限を課すことが好ましく、例えば、図１５に示す回路例が挙げられる。
【０１３１】
図では、制御回路において駆動回路（ＤＲＶ１、ＤＲＶ２）への制御信号の生成部分についてその要部の構成例１００を示している（図には一方の放電灯に関する部分だけを示す。）。
【０１３２】
２つのコンパレータ１０１、１０２は、放電灯に流れる電流を示す電流検出信号（図にはこれを電流値として表現するために電流源の記号で示し、その電流値を「ＩL」と記す。）によって充電されるコンデンサＣＴの端子電圧を、所定の基準電圧とそれぞれ比較するために設けられている。
【０１３３】
一方のコンパレータ１０１については、その正入力端子がコンデンサＣＴの一端に接続され、その負入力端子には所定の基準電圧（図にはこれを定電圧源の記号で示し、その電圧値を「ＶREF」と記す。）が供給される。また、他方のコンパレータ１０２については、その正入力端子がコンデンサＣＴの一端に接続され、その負入力端子が抵抗１０３を介して電圧源ＶREFに接続されるとともに、抵抗１０４を介して接地されている。尚、抵抗１０３、１０４についてそれらの抵抗値は等しい。
【０１３４】
コンパレータ１０２の出力段にはＤフリップフロップ１０５が設けられており、そのＤ入力端子にはコンパレータ１０２の出力信号が供給される。尚、当該フリップフロップのクロック信号入力端子（ＣＫ）には、図示しない信号発生回路からのクロック信号（これを「ＳＫ２」と記す。）が供給される。
【０１３５】
そして、２入力ＡＮＤ（論理積）ゲート１０６において、その一方の入力端子には、Ｄフリップフロップ１０５のＱバー出力端子（図にはＱの上にバー記号「￣」を付して示す。）からの信号が供給され、他方の入力端子にはコンパレータ１０２の出力信号が供給される。
【０１３６】
コンパレータ１０１の出力信号は、２入力ＡＮＤゲート１０７の一方の入力端子に送出され、当該ＡＮＤゲートの他方の入力端子には、図示しない信号発生回路からのクロック信号（これを「ＳＫ１」と記す。）が供給される。当該ＡＮＤゲート１０７及び上記ＡＮＤゲート１０６の各出力信号は、２入力ＯＲ（論理和）ゲート１０８に送られ、当該ＯＲゲートの出力信号はＤフリップフロップ１０９のクロック信号入力端子（ＣＫ）に供給される。
【０１３７】
Ｄフリップフロップ１０９は、その出力信号が上記駆動回路ＤＲＶ１、ＤＲＶ２への制御信号となるものであり、そのＤ入力端子がＱバー出力端子に接続されて当該端子から得られる信号が制御信号ＳＤ２となる。また、そのＱ出力端子から得られる信号が制御信号ＳＤ１となる。尚、Ｄフリップフロップ１０９はＬアクティブ入力のリセット端子（図にはＲの上にバー記号「￣」を付して示す。）を有しており、当該端子には図示しない点灯状態判別回路（例えば、図５に示す回路の後段にコンパレータを設けて検出電流値を所定の基準値と比較することで放電灯が点灯したか否かを判別する回路等。）からの状態判別信号（これを「ＳＬ」と記し、本信号のレベルがＨレベルのときに放電灯の点灯を意味し、Ｌレベルのときに放電灯の消灯を意味するものとする。）が供給される。
【０１３８】
Ｄフリップフロップ１０５の下方に示すカウンタ（バイナリ・カウンタ）１１０については、そのリセット端子（ＲＳＴ）に上記ＡＮＤゲート１０６の出力信号が２入力ＯＲゲート１１１を介して供給される。尚、ＯＲゲート１１１の他方の入力として、上記状態判別信号ＳＬがＮＯＴ（論理否定）ゲート１１２を介して供給される。また、カウンタ１１０のクロック信号入力端子（ＣＫ）には、上記クロック信号ＳＫ１が２入力ＯＲゲート１１３を介して供給されるようになっており、カウンタ１１０の出力端子（Ｑ３、Ｑ４。尚、段位を示す整数指標を「ｉ」とするとき、「Ｑｉ」はｉ段目の出力端子を示す。）から得られるそれぞれの信号は、２入力ＡＮＤゲート１１４に送出される。
【０１３９】
２入力ＡＮＤゲート１１４の出力信号は、上記ＯＲゲート１１３に送出されるとともに、アナログスイッチ素子１１５（図には、バイポーラ素子やユニポーラ素子等の如何を問わずに使用できるように、半導体素子を略記号で示す。）の制御端子（ＦＥＴの場合にはゲート）に送出される。
【０１４０】
アナログスイッチ素子１１５の非制御端子については、その一方の端子に所定電圧ＶREFが供給され、他方の端子が抵抗１１６を介してコンデンサＣＴの一端及びコンパレータ１０１、１０２の正入力端子に接続されている。
【０１４１】
尚、上記したクロック信号ＳＫ１の周波数については、例えば、５００Ｈｚ程度とされ、また、クロック信号ＳＫ２の周波数については、放電灯の点灯周波数に比べて充分に高い周波数（数十キロＨｚ）に設定すれば良い。
【０１４２】
図１６及び図１７は上記した回路における主要な信号波形を示すものであり、各信号の意味は以下の通りである。
【０１４３】
・「ＶREF／２」＝基準電圧ＶREFの示すレベルに対してその半分のレベル
・「Ｖ＿ＣＴ」＝コンデンサＣＴの端子電位
・「ＣＭＰ１０２」＝コンパレータ１０２の出力信号
・「ＣＭＰ１０１」＝コンパレータ１０１の出力信号
・「Ｓ＿１０６」＝ＡＮＤゲート１０６の出力信号
・「Ｓ＿１１４」＝ＡＮＤゲート１１４の出力信号
・「Ｓ＿１０８」＝ＯＲゲート１０８の出力信号。
【０１４４】
尚、信号「ＳＬ」については既述の通りであり、図中に示す「Ｈ」はハイレベル、「Ｌ」はローレベルをそれぞれ示す。
【０１４５】
上記の回路１０では、コンデンサＣＴが充電されてその端子電圧がＶREFに達するまでの期間が、点灯後極性固定期間に相当しており、放電灯に係る電流検出値が大きいほどコンデンサＣＴの充電時間が短くなるので、これに伴って上記ＴdcfやＴdcrの期間長が短くなる。
【０１４６】
図１６は直流点灯の期間に対して時間制限がかからない場合（つまり、放電灯の電流検出値から決まる極性固定期間の長さがその上限値未満の場合）について回路の動作状況を示したものである。
【０１４７】
点灯させたい放電灯が消灯している場合には、状態判別信号ＳＬがＬレベルになっているため、Ｄフリップフロップ１０９がリセットされてそのＱ出力信号がＬレベルとなっている。そして、状態判別信号ＳＬがＮＯＴゲート１１２を介してＨレベル信号に反転されてカウンタ１１０のリセット端子ＲＳＴに供給されて該カウンタがリセット状態となっているので、カウンタ１１０の後段に位置するＡＮＤゲート１１４の出力信号はＬレベルである（よって、アナログスイッチ素子１１５がオフ状態である。）。
【０１４８】
その後に、放電灯が点灯すると、状態判別信号ＳＬのレベルがＨレベルに変化し、Ｄフリップフロップ１０９に対するリセットが解除されてクロック入力待ちの状態となり、同時にコンデンサＣＴの端子電圧が上昇し始める。それから当該端子電圧がＶREF／２に達するとコンパレータ１０２の出力信号がＨレベルとなってＡＮＤゲート１０６の出力にＨレベルのパルスが出て、これによりカウンタ１１０がリセットされると同時に、Ｄフリップフロップ１０９の出力信号が反転する。つまり、放電灯が点灯した時点からＤフリップフロップ１０９の出力反転までの期間が前記した前半期Ｔdcfに相当する。
【０１４９】
コンデンサＣＴの端子電圧がさら上昇した後、最終的にＶREFに達すると、この時点でコンパレータ１０１の出力信号がＨレベルになる。よって、この信号とクロック信号ＳＫ１との論理積信号がＯＲゲート１０８を介してＤフリップフロップ１０９のクロック信号入力端子に供給されるので、当該フリップフロップによる２分の１の分周出力（周波数＝２５０Ｈｚ）が信号ＳＤ１、ＳＤ２として得られることになる。この間の期間、つまり、「Ｖ＿ＣＴ＝ＶREF／２」の時点から「Ｖ＿ＣＴ＝ＶREF」の時点までの期間が前記した後半期Ｔdcrに相当する。
【０１５０】
カウンタ１１０については、ＮＯＴゲート１１２からの信号がＬレベル（つまり、信号ＳＬがＨレベル）であって、かつ、ＡＮＤゲート１０６の出力信号がＬレベルのときからリセットが解除され、信号ＳＫ１を受けてカウントアップ動作を始める。その後、Ｑ３出力信号及びＱ４出力信号で決まる基準時間（本例では２４ミリ秒）が経過した時点でＡＮＤゲート１１４の出力信号がＨレべルとなってこれがＯＲゲート１１３に送出されるので、カウントアップを停止した状態になる。
【０１５１】
図１７は直流点灯の期間に対して時間制限がかかった場合（放電灯の電流検出値から決まる極性固定期間の長さがその上限値以上の場合）について回路の動作状況を示したものである。
【０１５２】
この場合には、放電灯が点灯した後に、コンデンサＣＴの端子電圧についてその上昇の度合が小さい（∵検出電流値が小さいから。）ので、当該端子電圧がＶREF／２に達するまでに時間がかかることになる。そして、上記の基準時間を経過してしまうと、ＡＮＤゲート１１４の出力信号がＨレベルとなるため、アナログスイッチ素子１１５がオン状態となる。これによりコンデンサＣＴが抵抗１１６を介してＶREFの電圧源に接続されるので端子電圧Ｖ＿ＣＴが一気に上昇し、これがＶREF／２に達するとコンパレータ１０２の出力信号がＨレベルとなる。よって、上記と同様にカウンタ１１０のリセット及びＤフリップフロップ１０９の反転動作が行われる。
【０１５３】
そして、ＡＮＤゲート１１４の出力信号がＬレベルとなってから、端子電圧Ｖ＿ＣＴがまたしても徐々にしか上昇せずに上記基準時間が経過してしまったときには、ＡＮＤゲート１１４の出力信号がＨレベルとなるので、アナログスイッチ素子１１５がオン状態となる。これによってＶ＿ＣＴが一気に上昇してＶREFに達した時点でコンパレータ１０１の出力信号がＨレベルとなるので、上記したようにＤフリップフロップ１０９による分周出力が信号ＳＤ１、ＳＤ２として得られることになる。
【０１５４】
しかして、上記した回路では、期間Ｔdcf、Ｔdcrの長さを所定の基準時間以内に制限するために、カウンタ１１０が基準時間の計時手段として設けられており、基準時間の経過時にはアナログスイッチ素子１１５を介してコンデンサＣＴを強制的に充電することによって時間制限手段（１１０、１１５、１１６を含む。）を構成しているので、放電灯に係る電流検出値が小さい場合でも、直流点灯の期間（Ｔdcf、Ｔdcr）が必要以上に長く継続することがないように時間制限の作用が働く。
【０１５５】
よって、図４に示すようなブートストラップ方式の回路において、スイッチング素子のオン状態を維持する時間についても時間制限がかかるので、コンデンサの容量を大きくする必要がない。
【０１５６】
また、２つの放電灯に係る点灯回路において、一方の放電灯が既に点灯している場合に、他方の放電灯が点灯したときには、点灯後極性固定期間について時間制限がかかるので、電極への熱的ストレスを抑えることができる。
【０１５７】
尚、上記した基準時間（制限時間）の設定値については、放電灯の寿命や点灯性能に対する影響を考慮して決定すべきである（つまり、基準時間が必要以上に長い設定では既に点灯している放電灯の寿命を縮める虞が生じるとともにブートストラップコンデンサの容量増加を余儀なくされることになり、反対に基準時間が短かすぎると点灯性能の悪化を招く虞があるので、両事項を勘案して基準時間を決めれば良い。）。また、上記の例では期間Ｔdcf、Ｔdcrに対する基準時間値をともに等しい値に設定することで回路構成を簡単化を図るようにしたが、各期間について異なる基準時間値をそれぞれ設定しても良いことは勿論である。
【０１５８】
以上では、点灯前極性固定期間や点灯後極性固定期間に対する時間制限の方法について説明したが、これらのみでは、前記したように放電灯の劣化や短寿命化についての防止対策としては万全ではないため、それらの極性固定期間において放電灯に流れる電流が予め決められた制限電流値を超えないように規制することが望ましい。つまり、放電灯を良好に点灯させる場合には、その点灯前若しくは点灯後又は点灯前及び点灯後において、直流−交流変換回路から放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される極性固定期間を設けることが有効であるが、それに加えて、点灯前極性固定期間又は点灯後極性固定期間において放電灯に流れる電流の最大値を制限することによって、放電灯の劣化等を極力防ぐことができる。さらに好ましくは、これらの極性固定期間中における放電灯の電流値と、当該期間に対する時間制限の上限時間との積を、放電灯に許容される電流時間積以下の値に設定すれば、最適な供給電流及び時間をもって放電灯を点灯させることができるので、例えば、複数の放電灯を点灯させる場合において、点灯済みの放電灯に対して過大な電流が供給されることがなくなる。
【０１５９】
図１８はＰＷＭ（パルス幅変調）制御方式の制御回路について説明するためのものであり、ＰＷＭ制御を用いた直流−直流変換回路の出力制御については良く知られているので（勿論、他の制御方式への適用も可能である。）、その要部だけを示す。尚、本図には１つの放電灯についての回路例を示すが、放電灯の数が複数の場合にも容易に拡張できることは、以下の説明から明らかである。
【０１６０】
エラーアンプ２００の正側入力端子には所定の基準電圧「Ｅｒｅｆ」（図には定電圧源の記号で示す。）が供給され、負側入力端子には、下記に示す回路が接続されている(括弧内の数字は符号を示す。）。
【０１６１】
・放電灯にかかる電圧検出回路（２０１）
・放電灯に流れる電流検出回路（２０２）
・最大投入電力規定回路（２０３）
・定常電力調整回路（２０４）
・最大電流制限回路（２０５）。
【０１６２】
これらのうち、電圧検出回路２０１や電流検出回路２０２は、放電灯についての電圧検出や電流検出を行うものである。
【０１６３】
放電灯の点灯制御について、当該放電灯が安定するまでの過渡域と、安定した定常点灯が行われる定常域とに分けた場合に、最大投入電力規定回路２０３は、放電灯を冷えた状態から点灯する場合（所謂コールドスタート）等において過渡域での供給電力値の最大値（あるいは上限許容値）を規定するための回路である。また、定常電力調整回路２０４は定常域での定電力制御における供給電力値を微調整するのに必要な回路である。
【０１６４】
最大電流制限回路２０５は、放電灯に流れる電流検出回路２０２からの検出信号を受けて、点灯前極性固定期間又は点灯後極性固定期間、あるいは両期間に亘って放電灯に流れる電流がその最大値として予め規定されている電流値を超えないように制限するために設けられている。
【０１６５】
尚、本構成では、エラーアンプ２００の出力電圧が大きい程、放電灯への供給電力が増大するようになっており（エラーアンプはその負側入力電圧が基準電圧Ｅｒｅｆに等しくなるように直流電源回路の出力電圧を調整する。）、エラーアンプ２００の出力電圧は、図示しないＰＷＭ制御部（ＰＷＭ制御用の汎用ＩＣ等を用いて構成される回路部であり、入力電圧と鋸歯状波とのレベル比較結果に応じてデューディーサイクルの変化するパルス信号を生成する。）や駆動回路等を経て直流電源回路（直流−直流変換回路）内のスイッチング素子（半導体素子）への制御信号に変換される。尚、ＰＦＭ（パルス周波数変調）制御等に適用する場合には、エラーアンプ２００の出力を当該制御に要する回路部に送出すれば良い。
【０１６６】
また、図中にＡ１乃至Ａ５で示す矢印は、各部がエラーアンプ２００への入力電流に対する寄与分をそれぞれ表しており、矢印の向きが各部による制御電流の向きの基準となる。例えば、電圧検出回路２０１（矢印Ａ１を参照。）や最大投入電力規定回路２０３（矢印Ａ３を参照。）についてはそれらの制御電流の向きがエラーアンプ２００から遠ざかる向き（電流シンクの方向）とされているので、この向きに流れる電流値が大きくなる程、放電灯への供給電力が大きくなる。これとは逆に、電流検出回路２０２（矢印Ａ２を参照。）や最大電流制限回路２０５（矢印Ａ５を参照。）についてはその制御電流の向きがエラーアンプ２００に近づく向き（電流ソースの方向）とされているので、この向きに流れる電流値が大きくなる程、放電灯への供給電力が小さくなる。尚、定常電力調整回路２０４による制御電流については両矢印Ａ４で示すとおり、どちらの向きでも電力調整ができ、エラーアンプ２００から遠ざかる向きに調整した場合には定常域での供給電力が増える（逆にエラーアンプに近づく向きに調整した場合には定常域での供給電力が減る。）。
【０１６７】
過渡域では、電圧検出回路２０１や電流検出回路２０２、最大投入電力規定回路２０３による制御電流の寄与によって放電灯への供給電力が当該放電灯の点灯状態に応じて規定される。例えば、放電灯にかかる電圧が低い場合には放電灯に大きな電力が投入されるし（但し、電圧検出回路２０１から最大投入電力規定回路２０３に向かう矢印から分かるように、その最大電力値は検出電圧を参照して決定される。）、また、放電灯に流れる電流が大きくなれば、放電灯への供給電力を減少させようとする。
【０１６８】
放電灯の定常域における定電力制御については、管電圧を「Ｖ」、管電流を「Ｉ」とし、定格電力値を「Ｗ」とするとき、「Ｖ・Ｉ＝Ｗ」の関係式、あるいはこれに対して直線近似から得られる関係式「Ｖ＋Ｉ＝Ｗ」等が成立するように制御が行われることは周知の通りである（さらに近似を良くするためには、多数の折れ線を用いて定電力曲線に対する近似を行うように電圧検出回路や電流検出回路の構成を複雑にすれば良いが、部品点数の増加に伴うデメリットを考慮する必要が出て来る。）。
【０１６９】
そして、定常域では最大投入電力規定回路２０３による制御電流がないと考えて良いので、電圧検出回路２０１や電流検出回路２０２、定常電力調整回路２０４による制御電流が合計でゼロアンペアとなるように制御される（即ち、この状態ではエラーアンプ２００における入力電圧と基準電圧との均衡が保たれているが、これが崩れた場合に、例えば、入力電圧が低くなれば、アンプの出力電圧が増加して供給電力が増加し、逆に入力電圧が高くなればアンプの出力電圧が下がって供給電力が減少することになる。）。
【０１７０】
尚、上記のように、放電灯を起動させる際の点灯前極性固定期間又は点灯後極性固定期間における放電灯の電流制限に関与するのが、最大電流制限回路２０５であり、当該期間中に放電灯に流れる電流の検出値が、予め決められた閾値を超えた場合に、矢印Ａ５に示す向きに電流が流れ、その結果として放電灯に流れる電流値が制限される。
【０１７１】
図１９は極性固定期間において制限電流を厳しくするための最大電流制限回路２０５の構成例を示したものである。
【０１７２】
演算増幅器２０６において、その非反転入力端子には放電灯の電流検出回路からの検出信号（前記のｔDET等）が直流電圧として供給され、演算増幅器２０６の反転入力端子については、直列の抵抗２０７、２０８を介して接地されるとともに、抵抗２０９を介して演算増幅器２０６の出力端子に接続されている。
【０１７３】
抵抗２０８に対して並列に設けられたスイッチ素子２１０（図には、簡略記号で示すが、電界効果トランジスタによるアナログスイッチ等を使用する。）については、点灯前極性固定期間又は点灯後極性固定期間であるか否かを示す判定信号（これを、「Ｓｐ」と記す。）によってオン／オフ制御がなされ、点灯前極性固定期間又は点灯後極性固定期間であるという判定が得られた場合にスイッチ素子２１０がオン状態となって抵抗２０７と２０８との接続点を接地電位とする。尚、点灯前極性固定期間であることを検知するためには、図８に示した信号Ｓ２１を利用すれば良く、当該信号がＬレベルとなった期間中が点灯前極性固定期間である（判定信号としては、Ｓ２１の論理否定信号を使えば良い。）。また、点灯後極性固定期間であることを検知するためには、図１５に示した２つのコンパレータ１０１、１０２のどちらかの出力信号がＬレベルであって、かつ点灯信号ＳＬがＨレベルである期間中が点灯後極性固定期間である（判定信号としては、ＣＭＰ１０１の論理否定信号とＣＭＰ１０２の論理否定信号との論理和をとったものと、信号ＳＬとの論理積をとった信号、あるいは同じことであるが、ＣＭＰ１０１とＣＭＰ１０２との論理積をとった信号の論理否定信号と、信号ＳＬとの論理積信号を使えば良い。）。
【０１７４】
演算増幅器２０６の出力信号は、後段のバッファ２１１を構成する演算増幅器２１２の非反転入力端子に送られる。尚、当該演算増幅器２１２の出力端子には順方向のダイオード２１３が接続されており、当該ダイオードのカソードが抵抗２１４を介して上記エラーアンプ２００の負入力端子に接続されるとともに、演算増幅器２１２の反転入力端子に接続されている。
【０１７５】
本回路では、点灯前極性固定期間又は点灯後極性固定期間が検知された場合にスイッチ素子２１０がオン状態となって、演算増幅器２０６の増幅率が大きくなるため、スイッチ素子２１０がオフ状態の場合に比して、より少ない電流によって上記矢印Ａ５の電流が流れ始め、その結果、放電灯に流れる電流が制限されて電流値が小さくなる。
【０１７６】
尚、点灯前極性固定期間及び点灯後極性固定期間について電流時間積が規定値以下となるように電流制限を行うには、これらの極性固定期間の判定信号の論理和をとった信号をスイッチ素子２１０に供給すれば良く、また、点灯前極性固定期間と点灯後極性固定期間の前半期間（図１４の「Ｔdcf」参照。）での電流時間積が規定値以下となるように電流制限を行う（つまり、同一極性に亘る期間中の電流時間積が規定値を超えないようにする。）等、各種の実施形態が可能であることは勿論である。
【０１７７】
【発明の効果】
以上に記載したところから明らかなように、請求項１に係る発明によれば、放電灯の点灯前や点灯直後に当該放電灯への供給電圧極性を一方の極性に固定することで放電灯の良好な点灯性を保証するとともに、極性固定期間中には、放電灯に流れる電流値を制限することによって、放電灯への熱的ストレスによる劣化等を防止することができる。よって、例えば、既に点灯している先の放電灯に対して、後に点灯させる放電灯が点灯する際の当該放電灯に対する出力極性の一時固定制御によって先の放電灯にかかる熱的ストレスの影響を少なくすることができ、劣化や短寿命化を防止することができる。
【０１７８】
放電灯への供給電圧極性を一時的に固定する期間長に対して制限を設けることにより、一方の放電灯が点灯している状態で他方の放電灯を点灯させる際には、前者についての極性固定状態が必要以上の長時間に亘って継続されることがないので、放電灯の電極に対して過度の熱的ストレスを与える虞がなくなる。そして、極性固定期間中における放電灯の電流時間積が、放電灯に許容される電流時間積を超えることがないように設定することで、熱的ストレスに起因する弊害について充分な対策を講じることができる。
【図面の簡単な説明】
【図１】本発明に係る放電灯点灯回路の基本構成を示す回路ブロック図である。
【図２】直流電源回路の構成例を示す回路図である。
【図３】直流電源回路の構成例について別例を示す回路図である。
【図４】ブートストラップ式駆動回路の構成について説明するための図である。
【図５】電流検出回路の構成例を示す回路図である。
【図６】２つの放電灯を点灯させる場合の回路構成例を示す図である。
【図７】制御回路の要部について構成例を示す回路図である。
【図８】図９とともに図７に示す回路の動作について説明するためのタイミングチャート図であり、本図は放電灯が正常に点灯した場合の状況を示す。
【図９】所定時間が経過しても放電灯が点灯しない場合の回路動作を説明するための図である。
【図１０】放電灯の点消灯状態に係る判別信号ＳＬに基づいて故意に検出感度を下げた信号ＳＦを得るための回路例を示す図である、
【図１１】図１０の信号ＳＬ、ＳＦを示すタイミングチャート図である。
【図１２】強制反転指示信号の生成回路について一例を示す回路図である。
【図１３】強制反転指示信号の生成回路について別例を示す回路図である。
【図１４】点灯後極性固定期間について説明するための図である。
【図１５】点灯後極性固定期間の長さを制限するための制御について回路構成例を示す回路図である。
【図１６】点灯後極性固定期間に対して時間制限がかからない状況について図１５に示す回路の動作を説明するための図である。
【図１７】点灯後極性固定期間に対して時間制限がかかった状況について図１５に示す回路の動作を説明するための図である。
【図１８】放電灯の点灯制御に関する制御回路についてその要部の構成を示す図である。
【図１９】最大電流制限回路の構成例を示す回路図である。
【図２０】放電灯に供給される矩形波出力の電流波形を概略的に示す図である。
【符号の説明】
１、１Ａ…放電灯点灯回路、３、３′…直流電源回路、４、４Ａ…直流−交流変換回路、６、６＿１、６＿２…放電灯、２１乃至２６…極性反転手段、２０５…制限回路、ｓｗ１、ｓｗ２、ｓｗ３、ｓｗ４…スイッチング素子、ＤＲＶ、ＤＲＶ1、ＤＲＶ2…駆動回路

Claims (1)

1. 正極性及び負極性の直流電圧を出力する直流電源回路と、該直流電源回路の出力電圧を、複数のスイッチング素子によって交流電圧に変換した後に複数の放電灯にそれぞれ供給するための直流−交流変換回路とを備えた放電灯点灯回路において、
   （イ）上記直流電源回路の２つの出力端子からそれぞれ出力される正極性及び負極性の電圧が上記直流−交流変換回路に送出されること、
   （ロ）上記直流電源回路の出力電圧を切り換えるために上記直流−交流変換回路内に設けられた２対のスイッチング素子がフルブリッジ型の回路構成をしており、各スイッチング素子がそれらの駆動回路によって対をなして交番動作されることで生成される交流電圧が各放電灯に供給されるようにしたこと、
   （ハ）複数の放電灯のうち、ある放電灯を点灯させる場合には、当該放電灯の点灯前又は点灯後に直流−交流変換回路から放電灯に供給される電圧の極性が正極性又は負極性のいずれか一方に規定される極性固定期間を設け、該極性固定期間に上記スイッチング素子の状態が一時的に固定され、当該放電灯の点灯後又は点灯後であって上記極性固定期間の経過後に当該スイッチング素子の交番動作が行われること、
   （ニ）上記極性固定期間中に、予め規定されている上限時間を越えると放電灯に供給される電圧の極性を強制的に反転させる極性反転手段を設けるとともに、上記極性固定期間中の放電灯に流れる電流が予め決められた制限電流値を超えないようにするための制限回路を設け、上記極性固定期間における放電灯の電流値と、上記上限時間との積を、放電灯に許容される電流時間積以下に設定したこと、
   を特徴とする放電灯点灯回路。

Images