JP3629345B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP3629345B2 JP3629345B2 JP33208796A JP33208796A JP3629345B2 JP 3629345 B2 JP3629345 B2 JP 3629345B2 JP 33208796 A JP33208796 A JP 33208796A JP 33208796 A JP33208796 A JP 33208796A JP 3629345 B2 JP3629345 B2 JP 3629345B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- underfill resin
- printed circuit
- circuit board
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板等の実装基板にＬＳＩ等のチップをバンプを介して実装する際に、実装基板とチップの間に充填材としてアンダーフィルレジンを用いたフリップチップ実装方法に関する。
【０００２】
【従来の技術】
図３はフリップチップ実装方法の説明図、
図において、１はプリント基板、２はプリント配線、３はバンプ接続部、４はパッド、５はチップ、７はバンプ、８は基板バンプである。
【０００３】
従来、アンダーフィルレジンを用いたフリップチップ実装は、図３のフリップチップ実装方法に示すように、プリント基板１等の実装基板上にＩＣやＬＳＩのチップ５上に形成されているアルミ等のパッド４上に金線ボンディングで作製した金のバンプ７と、プリント基板１上の銅等のプリント配線２上に形成したはんだ等の基板バンプ８とを密着して、両者を２００〜２５０℃程度に加熱しながら接続して実装後、一旦、プリント基板１とチップ５を常温に冷ましてから、再度加熱してアンダーフィルレジン６をプリント基板１とチップ５との間にシリンジ等により注入するというアンダーフィリング作業を行なっていた。
【０００４】
【発明が解決しようとする課題】
しかし、大集積なＬＳＩのチップ５になると、チップの一片が１５ｍｍ以上にもなり、チップ５の周縁に配置されたバンプの大きさは小さくなって９０μｍ程度であり、図３（ａ）に示すように、シリコンのチップ５及びプリント基板１は熱膨張係数がシリコンのチップ４ｐｐｍ／℃、プリント基板３０〜４０ｐｐｍ／℃と大きく異なるため、チップ５のサイズが１５ｍｍ角といった具合に大きくなると、図４に示す従来のフリップチップ実装温度プロファイルでは、チップ実装後やアンダーフィルレジン注入後の常温までの自然冷却により、プリント基板１が収縮して、チップ５とプリント基板１の接続部が２００℃の温度差で１２０μｍもずれるので、図５（ａ）に示すバンプ接続部３が、図５（ｂ）に示すように、直径９０μｍのバンプではプリント基板等の材質や板厚により、断線してしまうことがある。
【０００５】
【課題を解決するための手段】
図２は本発明のフリップチップ実装の温度プロファイルである。
本発明の課題を解決する手段として、図２に一例を示すように、プリント基板等の実装基板へＬＳＩ等のチップをバンプにより加熱接続するフリップチップ実装から、アンダーフィリング作業に入るまでの時間、アンダーフィルレジンをプリント基板とチップの間に注入するアンダーフィル作業の間、アンダーフィル作業が終わってアンダーフィルレジンを加熱硬化するまでの時間において、常に実装基板をアンダーフィル作業温度以上の温度に保つように管理する。
【０００６】
このことにより、フリップチップ実装から、アンダーフィルレジンの硬化まで、常に温度の変化が小さく、チップ、及びプリント基板等の実装基板の温度も変化する差が少ないので、熱膨張変化も小さく、バンプに加わるストレスを軽減することが出来る。
【０００７】
従って、アンダーフィルレジンが完全に硬化して、チップとプリント基板等の実装基板との間を完全に固着する迄、バンプ接続部のずれが起こらず、断線は起こらない。
【０００８】
【発明の実施の形態】
図１は本発明の一実施例の説明図であり、フリップチップ実装模式断面図、図２は本発明のフリップチップ実装の温度プロファイルである。
【０００９】
図において、１はプリント基板、２はプリント配線、３はバンプ接続部、４はパッド、５はチップ、６はアンダーフィルレジンである。
図１により本発明の実施例として、ＬＳＩのチップ５のプリント基板１へのフリップチップ実装方法について説明する。
【００１０】
チップ５は１５ｍｍ角の大規模集積回路チップを用い、このチップの表面の周縁には図３（ａ）に示されたように、内部の回路素子に導通するアルミのパッド４が多数形成されている。パッドの大きさ及びパッド間の間隔は、いずれも１００μｍである。この上に金のバンプ７が金線のボールボンディングで形成され、ボンディング後、金銭を切断するので形状が図３（ｃ）に示すようなたまねぎ状のバンプ７となっている。
【００１１】
一方、プリント基板１上には複数個のチップ５が搭載されているが、その１個に注目すると、搭載するチップ５のバンプ７に対応する位置のプリント配線２上にははんだ製の１００μｍ径のはんだ等の基板バンプ８が形成されている。
【００１２】
ＬＳＩのチップ５のプリント基板１への接続は、図３（ｄ）に示すようにチップ５を裏返し、チップ５上のバンプ７を下側にして基板バンプ８と位置合わせした後、チップ５を２３０℃に加熱しながら押圧して、図３（ｅ）或いは図１（ａ）に示すように接着する。この時、チップ５とプリント基板１の間の隙間、すなわちバンプ接続部３の高さは高々１００μｍ前後となる。
【００１３】
バンプ接続部３形成後、アンダーフィルレジン６注入の９０℃の温度に至る間に、従来では２５℃前後の常温まで一旦放置して自然冷却していたが、本発明では、この後、ひき続きプリント基板１ならびにチップ５全体を１２０℃に絶えず保温するように設定する。
【００１４】
そして、アンダーフィルレジン６を小型のシリンジ（注射器）で、毛細管現象を利用して、９０℃の温度でチップ５とプリント基板１の間の１００μｍの隙間に注入すると、図１（ｂ）に示すように、粘度の低いアンダーフィルレジン６は表面張力によりチップ５の下側部分にバンプ接続部３を埋めて広がる。
【００１５】
アンダーフィルレジン６の注入後、従来は一旦常温まで冷却していたのを、前と同様にチップ５ならびにプリント基板１をアンダーフィルレジン６の注入温度の９０℃より高く、１２０℃に保温しておき、その後アンダーフィルレジン６の硬化温度１５０℃で１〜２時間加熱し、アンダーフィルレジン６を完全に固化する。
【００１６】
この結果、プリント基板１上の基板バンプ８とチップ５上のバンプ７はチップ５とプリント基板１の熱膨張の差があっても、ずれることなくアンダーフィルレジン６で固化され、その後で常温になっても、バンプ接続部３がずれて断線することがなくなる。
【００１７】
【発明の効果】
以上説明したように、ＬＳＩ等のチップとプリント基板等の実装基板はフリップチップボンディングからアンダーフィルレジンの硬化まで、温度差を最小限に抑えて、結果としてフリップチップ実装部の熱ストレスを最小限に軽減できるため、チップと実装基板との互いのずれを生ずることなくバンプを介してチップと実装基板とを完全に接続することが出来る。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装模式断面図
【図２】本発明のフリップチップ実装温度プロファイル
【図３】フリップチップ実装方法
【図４】従来例のフリップチップ実装温度プロファイル
【図５】従来例のフリップチップ実装接続部断線図
【符号の説明】
１ プリント基板
２ プリント配線
３ バンプ接続部
４ パッド
５ チップ
６ アンダーフィルレジン
７ バンプ
８ 基板バンプ
【発明の属する技術分野】
本発明は、プリント基板等の実装基板にＬＳＩ等のチップをバンプを介して実装する際に、実装基板とチップの間に充填材としてアンダーフィルレジンを用いたフリップチップ実装方法に関する。
【０００２】
【従来の技術】
図３はフリップチップ実装方法の説明図、
図において、１はプリント基板、２はプリント配線、３はバンプ接続部、４はパッド、５はチップ、７はバンプ、８は基板バンプである。
【０００３】
従来、アンダーフィルレジンを用いたフリップチップ実装は、図３のフリップチップ実装方法に示すように、プリント基板１等の実装基板上にＩＣやＬＳＩのチップ５上に形成されているアルミ等のパッド４上に金線ボンディングで作製した金のバンプ７と、プリント基板１上の銅等のプリント配線２上に形成したはんだ等の基板バンプ８とを密着して、両者を２００〜２５０℃程度に加熱しながら接続して実装後、一旦、プリント基板１とチップ５を常温に冷ましてから、再度加熱してアンダーフィルレジン６をプリント基板１とチップ５との間にシリンジ等により注入するというアンダーフィリング作業を行なっていた。
【０００４】
【発明が解決しようとする課題】
しかし、大集積なＬＳＩのチップ５になると、チップの一片が１５ｍｍ以上にもなり、チップ５の周縁に配置されたバンプの大きさは小さくなって９０μｍ程度であり、図３（ａ）に示すように、シリコンのチップ５及びプリント基板１は熱膨張係数がシリコンのチップ４ｐｐｍ／℃、プリント基板３０〜４０ｐｐｍ／℃と大きく異なるため、チップ５のサイズが１５ｍｍ角といった具合に大きくなると、図４に示す従来のフリップチップ実装温度プロファイルでは、チップ実装後やアンダーフィルレジン注入後の常温までの自然冷却により、プリント基板１が収縮して、チップ５とプリント基板１の接続部が２００℃の温度差で１２０μｍもずれるので、図５（ａ）に示すバンプ接続部３が、図５（ｂ）に示すように、直径９０μｍのバンプではプリント基板等の材質や板厚により、断線してしまうことがある。
【０００５】
【課題を解決するための手段】
図２は本発明のフリップチップ実装の温度プロファイルである。
本発明の課題を解決する手段として、図２に一例を示すように、プリント基板等の実装基板へＬＳＩ等のチップをバンプにより加熱接続するフリップチップ実装から、アンダーフィリング作業に入るまでの時間、アンダーフィルレジンをプリント基板とチップの間に注入するアンダーフィル作業の間、アンダーフィル作業が終わってアンダーフィルレジンを加熱硬化するまでの時間において、常に実装基板をアンダーフィル作業温度以上の温度に保つように管理する。
【０００６】
このことにより、フリップチップ実装から、アンダーフィルレジンの硬化まで、常に温度の変化が小さく、チップ、及びプリント基板等の実装基板の温度も変化する差が少ないので、熱膨張変化も小さく、バンプに加わるストレスを軽減することが出来る。
【０００７】
従って、アンダーフィルレジンが完全に硬化して、チップとプリント基板等の実装基板との間を完全に固着する迄、バンプ接続部のずれが起こらず、断線は起こらない。
【０００８】
【発明の実施の形態】
図１は本発明の一実施例の説明図であり、フリップチップ実装模式断面図、図２は本発明のフリップチップ実装の温度プロファイルである。
【０００９】
図において、１はプリント基板、２はプリント配線、３はバンプ接続部、４はパッド、５はチップ、６はアンダーフィルレジンである。
図１により本発明の実施例として、ＬＳＩのチップ５のプリント基板１へのフリップチップ実装方法について説明する。
【００１０】
チップ５は１５ｍｍ角の大規模集積回路チップを用い、このチップの表面の周縁には図３（ａ）に示されたように、内部の回路素子に導通するアルミのパッド４が多数形成されている。パッドの大きさ及びパッド間の間隔は、いずれも１００μｍである。この上に金のバンプ７が金線のボールボンディングで形成され、ボンディング後、金銭を切断するので形状が図３（ｃ）に示すようなたまねぎ状のバンプ７となっている。
【００１１】
一方、プリント基板１上には複数個のチップ５が搭載されているが、その１個に注目すると、搭載するチップ５のバンプ７に対応する位置のプリント配線２上にははんだ製の１００μｍ径のはんだ等の基板バンプ８が形成されている。
【００１２】
ＬＳＩのチップ５のプリント基板１への接続は、図３（ｄ）に示すようにチップ５を裏返し、チップ５上のバンプ７を下側にして基板バンプ８と位置合わせした後、チップ５を２３０℃に加熱しながら押圧して、図３（ｅ）或いは図１（ａ）に示すように接着する。この時、チップ５とプリント基板１の間の隙間、すなわちバンプ接続部３の高さは高々１００μｍ前後となる。
【００１３】
バンプ接続部３形成後、アンダーフィルレジン６注入の９０℃の温度に至る間に、従来では２５℃前後の常温まで一旦放置して自然冷却していたが、本発明では、この後、ひき続きプリント基板１ならびにチップ５全体を１２０℃に絶えず保温するように設定する。
【００１４】
そして、アンダーフィルレジン６を小型のシリンジ（注射器）で、毛細管現象を利用して、９０℃の温度でチップ５とプリント基板１の間の１００μｍの隙間に注入すると、図１（ｂ）に示すように、粘度の低いアンダーフィルレジン６は表面張力によりチップ５の下側部分にバンプ接続部３を埋めて広がる。
【００１５】
アンダーフィルレジン６の注入後、従来は一旦常温まで冷却していたのを、前と同様にチップ５ならびにプリント基板１をアンダーフィルレジン６の注入温度の９０℃より高く、１２０℃に保温しておき、その後アンダーフィルレジン６の硬化温度１５０℃で１〜２時間加熱し、アンダーフィルレジン６を完全に固化する。
【００１６】
この結果、プリント基板１上の基板バンプ８とチップ５上のバンプ７はチップ５とプリント基板１の熱膨張の差があっても、ずれることなくアンダーフィルレジン６で固化され、その後で常温になっても、バンプ接続部３がずれて断線することがなくなる。
【００１７】
【発明の効果】
以上説明したように、ＬＳＩ等のチップとプリント基板等の実装基板はフリップチップボンディングからアンダーフィルレジンの硬化まで、温度差を最小限に抑えて、結果としてフリップチップ実装部の熱ストレスを最小限に軽減できるため、チップと実装基板との互いのずれを生ずることなくバンプを介してチップと実装基板とを完全に接続することが出来る。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装模式断面図
【図２】本発明のフリップチップ実装温度プロファイル
【図３】フリップチップ実装方法
【図４】従来例のフリップチップ実装温度プロファイル
【図５】従来例のフリップチップ実装接続部断線図
【符号の説明】
１ プリント基板
２ プリント配線
３ バンプ接続部
４ パッド
５ チップ
６ アンダーフィルレジン
７ バンプ
８ 基板バンプ
Claims (1)
- チップ上のバンプを介して実装基板上に該チップを位置合わせして加熱接続し、該チップと該実装基板との間にアンダーフィルレジンを加熱注入し、加熱して該アンダーフィルレジンを硬化させるフリップチップ実装方法において、
前記実装基板とチップを加熱接続する工程から、前記アンダーフィルレジン注入工程、及び前記アンダーフィルレジンを硬化させる工程までの間、各工程間をも含めて、常に、該チップならびに該実装基板をアンダーフィルレジンの注入温度を越える温度に保つことを特徴とするフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33208796A JP3629345B2 (ja) | 1996-12-12 | 1996-12-12 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33208796A JP3629345B2 (ja) | 1996-12-12 | 1996-12-12 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173005A JPH10173005A (ja) | 1998-06-26 |
| JP3629345B2 true JP3629345B2 (ja) | 2005-03-16 |
Family
ID=18251008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33208796A Expired - Lifetime JP3629345B2 (ja) | 1996-12-12 | 1996-12-12 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629345B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534062B2 (ja) | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4946262B2 (ja) * | 2006-08-18 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体素子の実装方法及び半導体装置の製造方法 |
| EP2455965A1 (en) | 2009-07-17 | 2012-05-23 | Sumitomo Bakelite Company Limited | Method for manufacturing electronic component and electronic component |
| US10242957B2 (en) * | 2015-02-27 | 2019-03-26 | Qualcomm Incorporated | Compartment shielding in flip-chip (FC) module |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338473B2 (ja) * | 1992-05-26 | 2002-10-28 | シャープ株式会社 | 光学装置の製造方法 |
| JP3648277B2 (ja) * | 1995-01-12 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
-
1996
- 1996-12-12 JP JP33208796A patent/JP3629345B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10173005A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813797B2 (ja) | 半導体装置の製造方法 | |
| US6560122B2 (en) | Chip package with molded underfill | |
| CN103715150B (zh) | 芯片帽及戴有芯片帽的倒装芯片封装 | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
| US20080099910A1 (en) | Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip | |
| JPH08340064A (ja) | 再加工可能な電子デバイス及び形成方法 | |
| WO2000070678A1 (en) | Chip package with molded underfill | |
| JP2001291801A (ja) | 直接取付けチップスケール・パッケージ | |
| JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003007960A (ja) | 電子装置及びその製造方法 | |
| JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
| JP2004530307A (ja) | チップのリードフレーム | |
| JPH01278755A (ja) | リードフレームおよびこれを用いた樹脂封止型半導体装置 | |
| JP3629345B2 (ja) | フリップチップ実装方法 | |
| US6806119B2 (en) | Method of balanced coefficient of thermal expansion for flip chip ball grid array | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| JP3666576B2 (ja) | 多層モジュールおよびその製造方法 | |
| US20040084688A1 (en) | Flip chip molded/exposed die process and package structure | |
| JP2751427B2 (ja) | 半導体装置の製造方法 | |
| JP2000260817A (ja) | 半導体装置およびその製造方法 | |
| JPH104121A (ja) | 半導体装置の製造方法 | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |