[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3628108B2 - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP3628108B2
JP3628108B2 JP14703896A JP14703896A JP3628108B2 JP 3628108 B2 JP3628108 B2 JP 3628108B2 JP 14703896 A JP14703896 A JP 14703896A JP 14703896 A JP14703896 A JP 14703896A JP 3628108 B2 JP3628108 B2 JP 3628108B2
Authority
JP
Japan
Prior art keywords
solar cell
conductivity type
semiconductor layer
crystalline semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14703896A
Other languages
Japanese (ja)
Other versions
JPH09331077A (en
Inventor
健二 梶山
Original Assignee
株式会社イオン工学研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社イオン工学研究所 filed Critical 株式会社イオン工学研究所
Priority to JP14703896A priority Critical patent/JP3628108B2/en
Publication of JPH09331077A publication Critical patent/JPH09331077A/en
Application granted granted Critical
Publication of JP3628108B2 publication Critical patent/JP3628108B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、結晶系太陽電池およびその製造方法に関する。
【0002】
【従来の技術】
従来の結晶系シリコン太陽電池は、例えば次のようにして製造される。引き上げ法や鋳造法により作製された多結晶または単結晶のシリコンインゴット(塊状結晶)を薄いウエハ状に切断する。そして、このウエハの表面に拡散法またはイオン注入法によりpn接合を形成し、さらに真空蒸着法、印刷焼成法やメッキ法により電極を形成する。
【0003】
【発明が解決しようとする課題】
上記の従来の結晶系シリコン太陽電池の製造方法においては、多結晶または単結晶のシリコンインゴットからウエハを切り出す際に、切り代が発生する。例えば、15cm径または15cm角のシリコンインゴットから数百μmの厚さのウエハを切り出す場合には、ウエハと同程度の厚さ、すなわち数百μmの厚さの切り代が発生する。そのため、実際に使用するシリコンウエハと同程度の厚さのシリコンの無駄が生じる。
【0004】
また、結晶系シリコン太陽電池において光電変換に寄与する厚さは100μm以下であるが、シリコンインゴットを100μm以下の厚さのウエハに切断することは困難である。そのため、実際の結晶系シリコン太陽電池では必要以上の厚さのシリコンを用いていることになり、無駄が生じている。
【0005】
本発明の目的は、結晶半導体の無駄を生じることなく結晶系太陽電池を安価に製造することができる方法を提供することである
【0006】
本発明に係る太陽電池の製造方法は、第1導電型の結晶半導体の所定の深さに所定の元素を層状にイオン注入する第1の工程と、第1の工程で所定の元素が注入された結晶半導体を帯状基板上に接着する第2の工程と、熱処理により結晶半導体から所定の元素を析出させて結晶半導体中に層状に分布する空孔を形成する第3の工程と、熱処理により結晶半導体を層状に分布した空孔の領域で切断して帯状基板上に第1導電型の半導体層を形成する第4の工程と、第1導電型の半導体層中または第1導電型の半導体層上に第2導電型の半導体層を形成する第5の工程とを備え、第2、第3、第4および第5の工程を帯状基板を移送しつつそれぞれ独立の反応室で連続的に行い、第4の工程で第1導電型の半導体層から切断された結晶半導体を第1の工程で再利用するものである。
【0007】
本発明に係る太陽電池の製造方法においては、結晶半導体の所定の深さに層状に注入された所定の元素を結晶半導体から析出させることにより結晶半導体中に層状に分布した空孔を形成し、その層状に分布した空孔の領域で結晶半導体を切断することにより基板上に第1導電型の半導体層を形成することができる。この第1導電型の半導体層の厚さは上記所定の元素の注入深さに相当するので、注入深さを調整することにより基板上に任意の厚さの第1導電型の半導体層を形成することができる。
【0008】
したがって、第1導電型の半導体層を光電変換に必要な薄い厚さに容易に形成することが可能となる。また、層状に分布した空孔の領域で切断された結晶半導体の残りの部分を別の太陽電池の製造に再利用することができる。そのため、結晶半導体の無駄が生じず、太陽電池の製造コストが低減される。
【0009】
特に、第4の工程で第1導電型の半導体層から切断された結晶半導体を第1の工程で再利用できることが大きな利点である。これにより、結晶半導体の無駄が生じず、太陽電池 の製造コストが低減される。
【0010】
また、第2、第3、第4および第5の工程を帯状基板を移送しつつそれぞれ独立の反応室で連続的に行うので、帯状基板上に複数の太陽電池を連続的に作製することが可能となる。
【0011】
結晶半導体は、単結晶半導体であってもよく、多結晶半導体であってもよい。また、所定の元素は水素または希ガスであることが好ましい。これにより、第3の工程で熱処理により結晶半導体から上記所定の元素を容易に析出させて結晶半導体中に層状に分布した空孔を容易に形成することができる。
【0012】
また、上記所定の深さは100μm以下であることが好ましい。特に、結晶半導体がシリコンである場合には、上記所定の深さが20μm以上100μm以下であることが好ましい。また、結晶半導体がガリウム砒素である場合には、上記所定の深さが2μm以上10μm以下であることが好ましい。これにより、基板上に光電変換に十分に寄与しかつ無駄の生じない薄い厚さの第1導電型の半導体層を形成することができる。
【0013】
【発明の実施の形態】
図1は本発明の一実施例における太陽電池の製造方法を示す模式的工程図である。
【0014】
図1において、ロール101に厚さ0.2mmおよび幅900mm程度の帯状のステンレス基板1が巻かれている。このステンレス基板1を、矢印Aで示すように、2本のロール101,102間で移送しながら工程(a)〜(h)を別々の反応室で行う。各々の反応室の間はエアカーテンまたは差動排気で遮断することによりプロセスガスの相互混入が防がれている。
【0015】
予め工程(i)で、例えば15cm角のp型の鋳造多結晶シリコンインゴット2にH(水素)をイオン注入する。これにより、多結晶シリコンインゴット2中に原子状水素4の注入領域が形成される。多結晶シリコンインゴット2の比抵抗は10-1Ω・cm〜数Ω・cmである。イオン注入の条件としては、水素イオン(H+ )の加速エネルギーを2MeVとし、ドーズ量を1×1017cm-2とする。この場合、注入深さDは約50μmであり、注入領域の厚さtは約0.7μmである。
【0016】
一方、工程(a)では、スパッタリング装置10を用いてステンレス基板1の表面をAr(アルゴン)によるイオンスパッタクリーニングで清浄にする。あるいは、有機溶剤または/および酸溶液により清浄にしてもよい。次に、工程(b)において、原子状水素4が注入された多結晶シリコンインゴット2をSn(スズ)等の低融点金属からなる導電性接着剤3を用いてステンレス基板1の表面に200℃で接着する。あるいは、有機溶剤に金属粒子を分散させた導電性接着剤で接着してもよい。
【0017】
次に、工程(c)において、300℃で熱処理を行う。これにより、原子状水素4が水素分子ガスとして多結晶シリコンインゴット2の内部に析出され、多結晶シリコンインゴット2の約50μmの深さに層状に分布する多数の空孔4aが形成される。次いで、工程(d)において、500℃で熱処理を行うことにより、熱衝撃で多結晶シリコンインゴット2を空孔4aの領域で切断する。それにより、ステンレス基板1上に厚さ約50μmのp型シリコン層2aが形成される。p型シリコン層2aの表面は0.01〜0.1μm程度の粗さを有する。
【0018】
次に、工程(e)において、n型ドーパンドとしてP(燐)をイオン注入によりp型シリコン層2aに0.06μm程度の深さまでドーピングする。イオン注入の条件としては、燐イオン(P+ )の加速エネルギーを50keVとし、ドーズ量を1×1016cm-2とする。
【0019】
さらに、工程(f)において、Xe(キセノン)ランプ11を用いて短時間熱処理(フッシュアニール)を行う。それにより、p型シリコン層2aにドープされたPが活性化され、p型シリコン層2aの表面に約0.06μmの厚さを有するn型シリコン層5が形成される。
【0020】
次に、工程(g)において、n型シリコン層5の表面にスクリーン印刷により電極6を形成する。最後に、工程(h)において、n型シリコン層5上にCVD法(化学的気相成長法)等により窒化シリコン膜等からなる反射防止膜7を形成する。このようにして、ステンレス基板1上に太陽電池セル8が形成される。
【0021】
一方、工程(d)で切断された多結晶シリコンインゴット2は、表面が研磨された後、工程(i)で再利用される。
このようにして、ステンレス基板1上にドライプロセスにより複数の太陽電池セル8が連続的に製造される。この太陽電池セル8においては、ステンレス基板1が裏面電極となり、電極6が表面電極となる。
【0022】
上記のようにして製造された太陽電池セル8では、p型シリコン層2aが約50μmと薄く、しかも、工程(d)で切断された多結晶シリコンインゴット2の残部が工程(i)で何度も再利用されるので、多結晶シリコンインゴット2の無駄が生じない。そのため、太陽電池セル8の製造コストが低減される。
【0023】
また、工程(d)で形成されたp型シリコン層2aの表面は、0.01〜0.1μm程度の粗さを有するので、太陽電池セル8内に入射した太陽光がp型シリコン層2aの表面で多重反射され、太陽電池セル8内の全体に再度進入し、利用される。そのため、実効的な入射光の反射率が波長に依らず減少し変換効率が向上する。例えば、〈100〉面の単結晶インゴットを用いると、水素ガスが選択的に(111)面に析出するので、切断面が(111)面の凹凸のあるテクスチャ構造となり、実効反射率を1/2に減少できる。
【0024】
工程(a)の前に、図2に示すように、工程(a')により、ステンレス基板1上にCVD法等により、酸化シリコン膜等からなる絶縁層1'を形成しておくと、複数の太陽電池セル8を互いに絶縁することができ、それらの複数の太陽電池セル8を直列接続することが可能になる。それにより、出力電圧を高くすることができる。
【0025】
図3(a)は図1の太陽電池を用いたハイブリット型太陽電池モジュールの模式的断面図であり、図3(b)は図2(a)のX−X線断面図である。
図3に示すように、ステンレス基板1の上面には図1に示した方法で複数の太陽電池セル8が形成されている。ステンレス基板1の下面には複数の金属パイプ31が配設されている。金属パイプ31の内部には水が循環する。
【0026】
図3のハイブリット型太陽電池モジュールでは、太陽光のエネルギーが太陽電池セル8により電気エネルギーに変換されるとともに、太陽光のエネルギーが金属パイプ31内で熱エネルギーに変換されて温水が供給される。
【0027】
このハイブリット型太陽電池モジュールでは、図1の太陽電池を用いることにより製造コストの低下と温水利用による付加価値の向上が図れる。
太陽電池の変換効率は温度が上昇すると低下する。図3のハイブリッド型太陽電池モジュールでは、金属パイプ31内に循環する水が太陽電池セル8を冷却するための冷却水としても働くので、エネルギーの有効利用が図られる。
【0028】
なお、上記実施例では、工程(c)で空孔4aを形成するために、工程(a)でHをイオン注入しているが、Hの代わりにHe(ヘリウム)等の希ガスを用いることもできる。Heをイオン注入する場合には、加速エネルギーを10MeV程度とする。
【0029】
多結晶シリコンインゴット2の代わりに単結晶シリコンインゴットを用いてもよい。また、シリコンインゴットの代わりに板状シリコンを用いてもよい。さらに、シリコンインゴットの代わりに光吸収係数が大きいガリウム砒素(GaAs)のインゴットを用いてもよい。この場合、光吸収係数がシリコンに比べ大きいので、半導体層をシリコンよりも薄い2μm以上10μm以下にできるので、半導体の使用料をさらに低減し、水素イオン注入エネルギーをシリコンの場合の数分の1に低下できる。
【0030】
また、ステンレス基板1の代わりにガラス基板を用いてもよい。ガラス基板側から太陽光を入射する場合、ガラス基板とシリコン層との間に透明電極を形成する。
【0031】
さらに、上記実施例では、p型の多結晶シリコンインゴットを用いているが、n型の多結晶または単結晶のシリコンインゴットを用いてn型シリコン層を形成し、n型シリコン層上にp型シリコン層を形成してもよい。
【図面の簡単な説明】
【図1】本発明の一実施例における太陽電池の製造方法を示す模式的工程図である。
【図2】図1の最初の工程の前に追加可能な工程を示す図である。
【図3】図1の太陽電池を用いたハイブリット型太陽電池モジュールの模式的断面図である。
【符号の説明】
1 ステンレス基板
1’ 絶縁膜
2 多結晶シリコンインゴット
2a p型シリコン層
3 導電性接着剤
4 原子状水素
4a 空孔
5 n型シリコン層
6 電極
7 反射防止膜
8 太陽電池セル
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a crystalline solar cell and a method for manufacturing the same.
[0002]
[Prior art]
A conventional crystalline silicon solar cell is manufactured as follows, for example. A polycrystalline or single crystal silicon ingot (bulk crystal) produced by a pulling method or a casting method is cut into a thin wafer. Then, a pn junction is formed on the surface of the wafer by a diffusion method or an ion implantation method, and an electrode is further formed by a vacuum deposition method, a printing firing method, or a plating method.
[0003]
[Problems to be solved by the invention]
In the above conventional method for manufacturing a crystalline silicon solar cell, a cutting margin is generated when a wafer is cut out from a polycrystalline or single crystal silicon ingot. For example, when a wafer having a thickness of several hundreds μm is cut out from a silicon ingot having a diameter of 15 cm or a square of 15 cm, a cutting margin of the same thickness as the wafer, that is, a thickness of several hundreds of μm is generated. For this reason, waste of silicon having the same thickness as that of the silicon wafer actually used occurs.
[0004]
Moreover, although the thickness which contributes to photoelectric conversion in a crystalline silicon solar cell is 100 μm or less, it is difficult to cut the silicon ingot into a wafer having a thickness of 100 μm or less. For this reason, an actual crystalline silicon solar cell uses silicon having a thickness greater than necessary, resulting in waste.
[0005]
An object of the present invention is to provide a method capable of manufacturing a crystalline solar cell at a low cost without causing waste of a crystalline semiconductor .
[0006]
The method for manufacturing a solar cell according to the present invention includes a first step of ion-implanting a predetermined element into a predetermined depth of a first conductivity type crystalline semiconductor, and a predetermined element being implanted in the first step. A second step of bonding the crystalline semiconductor on the band-shaped substrate, a third step of depositing a predetermined element from the crystalline semiconductor by heat treatment to form vacancies distributed in layers in the crystalline semiconductor, and a crystal of the crystal by heat treatment A fourth step of forming a first conductivity type semiconductor layer on the band-shaped substrate by cutting the semiconductor in a layer-distributed void region; and in the first conductivity type semiconductor layer or the first conductivity type semiconductor layer And a fifth step of forming a second conductivity type semiconductor layer thereon, and the second, third, fourth and fifth steps are successively performed in independent reaction chambers while transferring the belt-like substrate. The crystal semiconductor cut from the first conductivity type semiconductor layer in the fourth step is It is intended to be reused in the process.
[0007]
In the method for manufacturing a solar cell according to the present invention, vacancy distributed in a layered manner is formed in the crystalline semiconductor by precipitating from the crystalline semiconductor a predetermined element injected in a layered manner to a predetermined depth of the crystalline semiconductor, A semiconductor layer of the first conductivity type can be formed on the substrate by cutting the crystalline semiconductor at the region of the holes distributed in the layer shape. Since the thickness of the first conductivity type semiconductor layer corresponds to the implantation depth of the predetermined element, the first conductivity type semiconductor layer having an arbitrary thickness is formed on the substrate by adjusting the implantation depth. can do.
[0008]
Therefore, the first conductivity type semiconductor layer can be easily formed to a thin thickness necessary for photoelectric conversion. Further, the remaining portion of the crystalline semiconductor cut in the region of the holes distributed in layers can be reused for manufacturing another solar cell. Therefore, the crystal semiconductor is not wasted, and the manufacturing cost of the solar cell is reduced.
[0009]
In particular, it is a great advantage that the crystalline semiconductor cut from the first conductivity type semiconductor layer in the fourth step can be reused in the first step. Thereby, the crystal semiconductor is not wasted, and the manufacturing cost of the solar cell is reduced.
[0010]
In addition, since the second, third, fourth, and fifth steps are continuously performed in independent reaction chambers while transferring the strip substrate, a plurality of solar cells can be continuously formed on the strip substrate. It becomes possible.
[0011]
The crystalline semiconductor may be a single crystal semiconductor or a polycrystalline semiconductor. The predetermined element is preferably hydrogen or a rare gas. Thus, the predetermined element can be easily precipitated from the crystalline semiconductor by heat treatment in the third step, and vacancies distributed in layers in the crystalline semiconductor can be easily formed.
[0012]
The predetermined depth is preferably 100 μm or less. In particular, when the crystalline semiconductor is silicon, the predetermined depth is preferably 20 μm or more and 100 μm or less. When the crystalline semiconductor is gallium arsenide, the predetermined depth is preferably 2 μm or more and 10 μm or less. As a result, it is possible to form the first conductivity type semiconductor layer with a thin thickness that contributes sufficiently to photoelectric conversion and does not cause waste on the substrate.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic process diagram showing a method for manufacturing a solar cell in one embodiment of the present invention.
[0014]
In FIG. 1, a belt-shaped stainless steel substrate 1 having a thickness of about 0.2 mm and a width of about 900 mm is wound around a roll 101. As shown by the arrow A, the stainless steel substrate 1 is transferred between the two rolls 101 and 102, and the steps (a) to (h) are performed in separate reaction chambers. Inter-mixing of process gases is prevented by blocking each reaction chamber with an air curtain or differential exhaust.
[0015]
In step (i), for example, H (hydrogen) is ion-implanted into a p-type cast polycrystalline silicon ingot 2 of 15 cm square, for example. Thereby, an implantation region of atomic hydrogen 4 is formed in the polycrystalline silicon ingot 2. The specific resistance of the polycrystalline silicon ingot 2 is 10 −1 Ω · cm to several Ω · cm. As ion implantation conditions, the acceleration energy of hydrogen ions (H + ) is 2 MeV, and the dose is 1 × 10 17 cm −2 . In this case, the implantation depth D is about 50 μm, and the thickness t of the implantation region is about 0.7 μm.
[0016]
On the other hand, in the step (a), the surface of the stainless steel substrate 1 is cleaned by ion sputtering cleaning with Ar (argon) using the sputtering apparatus 10. Or you may clean with an organic solvent or / and an acid solution. Next, in the step (b), the polycrystalline silicon ingot 2 into which the atomic hydrogen 4 has been implanted is applied to the surface of the stainless steel substrate 1 at 200 ° C. using the conductive adhesive 3 made of a low melting point metal such as Sn (tin). Glue with. Or you may adhere | attach with the electroconductive adhesive which disperse | distributed the metal particle to the organic solvent.
[0017]
Next, heat treatment is performed at 300 ° C. in step (c). As a result, the atomic hydrogen 4 is precipitated as a hydrogen molecular gas inside the polycrystalline silicon ingot 2, and a large number of holes 4 a distributed in layers at a depth of about 50 μm of the polycrystalline silicon ingot 2 are formed. Next, in step (d), heat treatment is performed at 500 ° C., and the polycrystalline silicon ingot 2 is cut in the region of the holes 4 a by thermal shock. Thereby, a p-type silicon layer 2 a having a thickness of about 50 μm is formed on the stainless steel substrate 1. The surface of the p-type silicon layer 2a has a roughness of about 0.01 to 0.1 μm.
[0018]
Next, in step (e), P (phosphorus) as n-type dopant is doped into the p-type silicon layer 2a by ion implantation to a depth of about 0.06 μm. As ion implantation conditions, the acceleration energy of phosphorus ions (P + ) is 50 keV, and the dose is 1 × 10 16 cm −2 .
[0019]
Further, in the step (f), a short-time heat treatment (Fush annealing) is performed using the Xe (xenon) lamp 11. Thereby, P doped in the p-type silicon layer 2a is activated, and an n-type silicon layer 5 having a thickness of about 0.06 μm is formed on the surface of the p-type silicon layer 2a.
[0020]
Next, in step (g), an electrode 6 is formed on the surface of the n-type silicon layer 5 by screen printing. Finally, in step (h), an antireflection film 7 made of a silicon nitride film or the like is formed on the n-type silicon layer 5 by a CVD method (chemical vapor deposition method) or the like. In this way, solar cells 8 are formed on the stainless steel substrate 1.
[0021]
On the other hand, the polycrystalline silicon ingot 2 cut in step (d) is reused in step (i) after the surface is polished.
In this way, a plurality of solar cells 8 are continuously manufactured on the stainless steel substrate 1 by a dry process. In this solar cell 8, the stainless steel substrate 1 serves as a back electrode, and the electrode 6 serves as a front electrode.
[0022]
In the solar cell 8 manufactured as described above, the p-type silicon layer 2a is as thin as about 50 μm, and the remaining portion of the polycrystalline silicon ingot 2 cut in the step (d) is repeatedly processed in the step (i). Is also reused, so that the polycrystalline silicon ingot 2 is not wasted. Therefore, the manufacturing cost of the photovoltaic cell 8 is reduced.
[0023]
Moreover, since the surface of the p-type silicon layer 2a formed in the step (d) has a roughness of about 0.01 to 0.1 [mu] m, sunlight incident on the solar cells 8 is p-type silicon layer 2a. Are reflected multiple times on the surface of the solar cell 8 and reenter the entire solar cell 8 to be used. Therefore, the effective incident light reflectance is reduced regardless of the wavelength, and the conversion efficiency is improved. For example, when a <100> plane single crystal ingot is used, hydrogen gas is selectively deposited on the (111) plane, so that the cut surface has a textured structure with irregularities on the (111) plane, and the effective reflectance is reduced to 1 /. Can be reduced to two.
[0024]
Before the step (a), as shown in FIG. 2, an insulating layer 1 ′ made of a silicon oxide film or the like is formed on the stainless steel substrate 1 by a CVD method or the like by the step (a ′). The solar cells 8 can be insulated from each other, and the plurality of solar cells 8 can be connected in series. Thereby, the output voltage can be increased.
[0025]
FIG. 3A is a schematic cross-sectional view of a hybrid solar cell module using the solar cell of FIG. 1, and FIG. 3B is a cross-sectional view taken along the line XX of FIG.
As shown in FIG. 3, a plurality of solar cells 8 are formed on the upper surface of the stainless steel substrate 1 by the method shown in FIG. A plurality of metal pipes 31 are disposed on the lower surface of the stainless steel substrate 1. Water circulates inside the metal pipe 31.
[0026]
In the hybrid solar cell module of FIG. 3, the solar energy is converted into electric energy by the solar cells 8, and the solar energy is converted into thermal energy in the metal pipe 31 and hot water is supplied.
[0027]
In this hybrid solar cell module, by using the solar cell of FIG. 1, the manufacturing cost can be reduced and the added value can be improved by using hot water.
The conversion efficiency of solar cells decreases with increasing temperature. In the hybrid solar cell module of FIG. 3, the water circulating in the metal pipe 31 also works as cooling water for cooling the solar cells 8, so that energy can be effectively used.
[0028]
In the above embodiment, H is ion-implanted in the step (a) in order to form the holes 4a in the step (c), but a rare gas such as He (helium) is used instead of H. You can also. When He ions are implanted, the acceleration energy is set to about 10 MeV.
[0029]
A single crystal silicon ingot may be used instead of the polycrystalline silicon ingot 2. Further, plate-like silicon may be used instead of the silicon ingot. Further, a gallium arsenide (GaAs) ingot having a large light absorption coefficient may be used instead of the silicon ingot. In this case, since the light absorption coefficient is larger than that of silicon, the semiconductor layer can be made 2 μm or more and 10 μm or less thinner than silicon, so that the usage fee of the semiconductor is further reduced, and the hydrogen ion implantation energy is a fraction of that of silicon. Can be reduced.
[0030]
Further, a glass substrate may be used instead of the stainless steel substrate 1. When sunlight is incident from the glass substrate side, a transparent electrode is formed between the glass substrate and the silicon layer.
[0031]
Further, in the above embodiment, a p-type polycrystalline silicon ingot is used. However, an n-type silicon layer is formed using an n-type polycrystalline or single-crystal silicon ingot, and a p-type is formed on the n-type silicon layer. A silicon layer may be formed.
[Brief description of the drawings]
FIG. 1 is a schematic process diagram showing a method for manufacturing a solar cell in an embodiment of the present invention.
FIG. 2 is a diagram showing a process that can be added before the first process in FIG. 1;
3 is a schematic cross-sectional view of a hybrid solar cell module using the solar cell of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Stainless steel substrate 1 'Insulating film 2 Polycrystalline silicon ingot 2a P-type silicon layer 3 Conductive adhesive 4 Atomic hydrogen 4a Hole 5 N-type silicon layer 6 Electrode 7 Antireflection film 8 Solar cell

Claims (3)

第1導電型の結晶半導体の所定の深さに所定の元素を層状にイオン注入する第1の工程と、
前記第1の工程で前記所定の元素が注入された前記結晶半導体を帯状基板上に接着する第2の工程と、
熱処理により前記結晶半導体から前記所定の元素を析出させて前記結晶半導体中に層状に分布する空孔を形成する第3の工程と、
熱処理により前記結晶半導体を前記層状に分布した空孔の領域で切断して前記帯状基板上に第1導電型の半導体層を形成する第4の工程と、
前記第1導電型の半導体層中または前記第1導電型の半導体層上に第2導電型の半導体層を形成する第5の工程とを備え、
前記第2、第3、第4および第5の工程を前記帯状基板を移送しつつそれぞれ独立の反応室で連続的に行い、
前記第4の工程で前記第1導電型の半導体層から切断された結晶半導体を前記第1の工程で再利用することを特徴とする太陽電池の製造方法。
A first step of ion-implanting a predetermined element into a predetermined depth to a predetermined depth of a crystalline semiconductor of the first conductivity type;
A second step of bonding the crystalline semiconductor into which the predetermined element has been implanted in the first step onto a strip substrate;
A third step of depositing the predetermined element from the crystalline semiconductor by heat treatment to form vacancies distributed in layers in the crystalline semiconductor;
A fourth step of forming a first conductivity type semiconductor layer on the band-shaped substrate by cutting the crystalline semiconductor in the layered hole regions by heat treatment;
And a fifth step of forming a second conductivity type semiconductor layer in the first conductivity type semiconductor layer or on the first conductivity type semiconductor layer,
The second, third, fourth and fifth steps are continuously performed in independent reaction chambers while transferring the strip substrate,
A method for manufacturing a solar cell, wherein the crystal semiconductor cut from the semiconductor layer of the first conductivity type in the fourth step is reused in the first step .
前記所定の元素は水素または希ガスからなることを特徴とする請求項記載の太陽電池の製造方法。Method of manufacturing a solar cell according to claim 1, wherein said predetermined element is characterized in that it consists of hydrogen or a noble gas. 前記所定の深さは100μm以下であることを特徴とする請求項1または2記載の太陽電池の製造方法。According to claim 1 or 2 for producing a solar cell, wherein said predetermined depth is 100μm or less.
JP14703896A 1996-06-10 1996-06-10 Manufacturing method of solar cell Expired - Fee Related JP3628108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14703896A JP3628108B2 (en) 1996-06-10 1996-06-10 Manufacturing method of solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14703896A JP3628108B2 (en) 1996-06-10 1996-06-10 Manufacturing method of solar cell

Publications (2)

Publication Number Publication Date
JPH09331077A JPH09331077A (en) 1997-12-22
JP3628108B2 true JP3628108B2 (en) 2005-03-09

Family

ID=15421122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14703896A Expired - Fee Related JP3628108B2 (en) 1996-06-10 1996-06-10 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP3628108B2 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2777116A1 (en) * 1998-04-03 1999-10-01 Picogiga Sa SEMICONDUCTOR STRUCTURE OF PHOTOVOLTAIC COMPONENT
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
FR2802340B1 (en) * 1999-12-13 2003-09-05 Commissariat Energie Atomique STRUCTURE COMPRISING PHOTOVOLTAIC CELLS AND METHOD FOR PRODUCING THE SAME
JP4450126B2 (en) 2000-01-21 2010-04-14 日新電機株式会社 Method for forming silicon crystal thin film
DE10045419B4 (en) * 2000-09-14 2007-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for producing a thermoelectric component, thermoelectric component and apparatus for carrying out the method
DE10107405A1 (en) * 2001-02-14 2002-09-12 Rainer Schork Semiconductor film which can be directly processed on conveyor belt production line comprises semiconductor tape formed by ion implantation
CN101248519B (en) * 2005-02-28 2011-08-24 硅源公司 Substrate stiffness method and resulting devices for layer transfer processes
JP4684126B2 (en) * 2006-02-22 2011-05-18 シャープ株式会社 Method for manufacturing photoelectric conversion element
JP2008112843A (en) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd Process for manufacturing singly crystal silicon solar cell and single crystal silicon solar cell
JP2008112847A (en) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd Process for manufacturing single crystal silicon solar cell and single crystal silicon solar cell
JP2008112840A (en) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd Single crystal silicon solar cell and process for manufacturing same
JP2008112848A (en) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd Process for manufacturing single crystal silicon solar cell and single crystal silicon solar cell
JP5090716B2 (en) * 2006-11-24 2012-12-05 信越化学工業株式会社 Method for producing single crystal silicon solar cell
JP5166745B2 (en) 2007-03-07 2013-03-21 信越化学工業株式会社 Method for producing single crystal silicon solar cell
JP5048380B2 (en) * 2007-04-09 2012-10-17 信越化学工業株式会社 Method for producing single crystal silicon solar cell
JP5493343B2 (en) 2008-12-04 2014-05-14 信越半導体株式会社 Manufacturing method of bonded wafer
JP2010283339A (en) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and method of manufacturing the same
US20120233831A1 (en) * 2010-06-17 2012-09-20 Fuji Electric Co., Ltd Photoelectric conversion element manufacturing apparatus
CN103380482B (en) * 2011-02-10 2016-05-25 信越聚合物株式会社 Single crystallization base plate manufacture method and inner upgrading layer form single crystals parts
JP6004339B2 (en) * 2011-02-10 2016-10-05 信越ポリマー株式会社 Internal stress layer forming single crystal member and single crystal substrate manufacturing method
JP5875121B2 (en) * 2011-02-10 2016-03-02 信越ポリマー株式会社 Method for producing single crystal substrate and method for producing internal modified layer-forming single crystal member
KR20130103624A (en) * 2011-02-10 2013-09-23 신에츠 폴리머 가부시키가이샤 Monocrystalline substrate production method and monocrystalline member with modified layer formed therein
US8772067B2 (en) 2011-04-15 2014-07-08 Panasonic Corporation Silicon substrate having textured surface, solar cell having same, and method for producing same
EP3108044A4 (en) * 2014-02-18 2017-09-06 Rayton Solar Inc. Float zone silicon wafer manufacturing system
JP6202696B2 (en) * 2016-08-30 2017-09-27 国立大学法人埼玉大学 Single crystal substrate manufacturing method

Also Published As

Publication number Publication date
JPH09331077A (en) 1997-12-22

Similar Documents

Publication Publication Date Title
JP3628108B2 (en) Manufacturing method of solar cell
US5700333A (en) Thin-film photoelectric conversion device and a method of manufacturing the same
JP3056200B1 (en) Method of manufacturing thin film photoelectric conversion device
US5641362A (en) Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell
US5510271A (en) Processes for producing low cost, high efficiency silicon solar cells
EP1981092B1 (en) Method for manufacturing single-crystal silicon solar cell
AU2002257979B2 (en) Process for manufacturing a solar cell
EP1935034B1 (en) Method of manufacturing n-type multicrystalline silicon solar cells
US4468853A (en) Method of manufacturing a solar cell
US20090056800A1 (en) Surface Passivation of Silicon Based Wafers
AU2002257979A1 (en) Process for manufacturing a solar cell
US20060213550A1 (en) Thin-film photoelectric conversion device and a method of manufacturing the same
JP2010521824A (en) Solar cell
JPH10335683A (en) Tandem-type solar cell and manufacture thereof
JP2008112848A (en) Process for manufacturing single crystal silicon solar cell and single crystal silicon solar cell
TW200818529A (en) Thin-film diode structure using a sacrificial doped dielectric layer
EP0656664A1 (en) Polycrystalline silicon photoelectric transducer and process for its production
JPH05110125A (en) Photovoltaic element
JP2002222973A (en) Photoelectric converter and its manufacturing method
JP4468494B2 (en) Solar cell and method for manufacturing solar cell
JP2003152205A (en) Photoelectric conversion element and its manufacturing method
Libal et al. N-type multicrystalline silicon solar cells with BBr/sub 3/-diffused front junction
JP2002261305A (en) Thin-film polycrystalline silicon solar cell and manufacturing method therefor
JP4618694B2 (en) Method for manufacturing tandem thin film solar cell
JP2002093701A (en) Manufacturing method of polycrystalline silicon thin film

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees