JP3623624B2 - Hysteresis comparator - Google Patents
Hysteresis comparator Download PDFInfo
- Publication number
- JP3623624B2 JP3623624B2 JP00579097A JP579097A JP3623624B2 JP 3623624 B2 JP3623624 B2 JP 3623624B2 JP 00579097 A JP00579097 A JP 00579097A JP 579097 A JP579097 A JP 579097A JP 3623624 B2 JP3623624 B2 JP 3623624B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- hysteresis
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、アナログ信号をディジタル信号に変換するためのヒステリシスコンパレータに関する。
【0002】
【従来の技術】
ノイズが乗ったアナログ信号のレベルをコンパレータを用いて基準となる電圧と比較することによって大小判定し、判定結果に応じてディジタル信号に変換する場合、ノイズによる誤判定を防ぐ目的で、コンパレータにヒステリシスを設定するのが一般的である。
【0003】
図7は、従来のこの種のヒステリシスコンパレータの構成図である。このヒステリシスコンパレータ71は、コンパレータ72の出力から抵抗を介して正帰還をかけることでヒステリシス特性を実現している。ここでは、ヒステリシス幅としきい値電圧は基準電圧Vcとコンパレータ72の出力電圧、及び正相の入力抵抗と帰還抵抗の比で決定される。
【0004】
ヒステリシスコンパレータは、ノイズによる誤判定の防止を目的としているが、ノイズ自体は回路の実装状態や信号線の回り込み、また環境条件の変化などの影響を受けやすいものであるため、設計時にノイズ量を特定することは難しい。そのため、特に半導体集積回路内にヒステリシスコンパレータを作り込む場合、ヒステリシス幅は半導体集積回路の外で調整を行なえるような回路構成にすることがある。従来の回路の場合は、入力抵抗と帰還抵抗の比を変えることによってヒステリシス幅を変更することができるため、いずれか一つの抵抗を半導体集積回路の外に配置して抵抗値を変えることにより調整することが一般的に行なわれていた。
【0005】
しかしながら、従来の回路ではヒステリシス幅を変えるとしきい値電圧も変ってしまうため、しきい値電圧を変更する目的で基準電圧入力端子を半導体集積回路の外部端子として設け、基準電圧を外部で調整しなければならなかった。
この問題を解決するため、ヒステリシスコンパレータに増幅器等を付設してヒステリシス幅及びしきい値電圧の調整を容易にするための技術がいくつか提案されている。
【0006】
例えば、実開平2−28133号公報には、第1及び第2のコンパレータと、それらの各出力電圧を入力する排他的否定論理和回路と、その出力を入力とするフリップフロップ回路とを備えるヒステリシスコンパレータが開示されている。このヒステリシスコンパレータでは、第1のコンパレータの第1入力端子に入力電圧を、第2入力端子にヒステリシスの上限電圧となる設定電圧を入力し、一方、第2のコンパレータの第1入力端子に入力電圧を、第2入力端子にヒステリシスの下限電圧となる設定電圧を入力するよう構成している。そして、排他的否定論理和回路の出力電圧の立ち上がりもしくは立ち下がりをトリガとして上記いずれかのコンパレータの出力をフリップフロップに取り込み、これを出力とする。この従来の技術では、上記2つの設定電圧を変えることにより、ヒステリシスの上限及び下限を容易に変更することができる。
【0007】
しかし、上記公報に開示された技術では、ノイズの影響を排除するという観点からは問題がある。入力電圧が時間的に穏やかに遷移する場合を例にとって説明すると、上述の構成からなるヒステリシスコンパレータにおいて、2つのコンパレータ自身にはヒステリシス特性がないため、外部より設定したヒステリシスの上限、下限の各電圧を入力電圧が横切る付近で、コンパレータはノイズの影響でハイ、ローを繰返してチャタリングを発生させる可能性がある。発生したチャタリングはコンパレータの出力の排他的否定論理和をとっても、遅延回路を通しても無くならず、そのまま出力に表われる。
【0008】
一方、入力電圧が時間的に急峻に遷移する場合、すなわちパルス状の入力の場合を例にとると、前述のようなチャタリングの問題は発生しない。しかし、パルスのハイの区間とローの区間にはノイズが乗っているため、ノイズがコンパレータのしきい値電圧を超えるような場合、誤作動を引き起こす可能性がある。通常のヒステリシスコンパレータでは、入力がハイのとき比較電圧を下げ、ローのときには比較電圧を上げることでノイズマージンを拡大している。従ってヒステリシス幅を広げればノイズマージンも拡大するのに対して、上記公報記載のヒステリシスコンパレータでは、ヒステリシス幅の拡大に伴ってノイズマージンが拡大されることはない。従って上記の誤作動の可能性を排除することができない。
【0009】
特開昭64−30320号公報には、コンパレータの反転入力を入力端子とし、出力を増幅器に入力し、該増幅器の出力と入力端子の間に2つのインピーダンス素子を直列に接続し、その中点をコンパレータの非反転入力に接続する回路構成のヒステリシスコンパレータが開示されている。この回路においてヒステリシス幅はコンパレータの帰還抵抗と入力抵抗の比を変えることで調整可能である。一方、しきい値電圧(ヒステリシス電圧の中心電圧)は、入力抵抗に外部より供給される電圧を変えることで調整が可能となっている。しかしながら、ヒステリシス幅を変えるために帰還抵抗あるいは入力抵抗のいずれかを変えると、しきい値電圧も変化してしまうので、それぞれを独立して調整することはできない。
【0010】
また、この構成の回路を半導体集積回路に作り込んで調整を行なう場合は、帰還抵抗か入力抵抗のいずれか一方を、あるいはその双方を半導体集積回路の外に配置するか、あらかじめ数種類の抵抗を半導体集積回路内に作り込み、最適な抵抗値を有する抵抗を選択する等の手段をとる必要がある。半導体集積回路の外で調整を行なうように構成すれば、端子と外付け部品の増大につながる一方、半導体集積回路内で調整を行なうように構成すれば、調整用回路を付加しなければならないために回路規模が大きくならざるを得ないという問題がある。
【0011】
【発明が解決しようとする課題】
従来の一般的ヒステリシスコンパレータにおいては、コンパレータの出力を用いて比較電圧を作り出していた。もし、コンパレータの出力とは無関係に比較電圧を作り出してコンパレータに供給することができれば、ヒステリシス幅の設定としきい値電圧の設定が、それぞれ独立して行なえるようになる。しかし、そのためにチャタリングが発生したりノイズマージンが失われたのでは、ヒステリシスコンパレータ本来の機能が損なわれることとなる。
【0012】
そこで本発明の課題は、ノイズによる誤動作を防ぐというヒステリシスコンパレータ本来の機能を損なうことなく、ヒステリシス幅としきい値電圧の設定を、それぞれ独立して行なうことができるヒステリシスコンパレータを提供することにある。
【0013】
本発明は、入力電圧を入力し、しきい値電圧を出力する増幅器と、一方の入力端子に供給される前記入力電圧と他方の入力端子に供給される前記しきい値電圧とを比較して、その比較結果を出力するコンパレータとを有するヒステリシスコンパレータであって、前記増幅器は、前記入力電圧が供給される反転入力端子と非反転入力端子と第1の任意の電圧を入力することが出来るヒステリシス幅設定端子とを有する電流分割型利得可変回路と、前記電流分割型利得可変回路の出力電圧をシフトするレベルシフト回路と、帰還回路とを備え、前記帰還回路は、第2の任意の電圧を入力することが出来るしきい値電圧設定端子を有し、前記レベルシフト回路の出力電圧を前記レベルシフト回路と前記しきい値電圧設定端子間に入れた抵抗で分割した出力電圧を前記非反転入力端子に入力すると共に前記しきい値電圧として出力することを特徴とする。
【0014】
また前記前記電流分割型利得可変回路は前記第1の任意の電圧と基準電圧との差電圧により利得を変化させる機能を有することを特徴とする。
【0015】
更に、前記電流分割型利得可変回路は前記基準電圧を発生するバイアス回路を有することを特徴とする。
【0016】
【発明の実施形態】
以下、本発明の実施形態について図面を参照して説明する。
図1は、実施形態におけるヒステリシスコンパレータ1の構成の概要を表わす図である。ヒステリシスコンパレータ1は、コンパレータ2と増幅器3とからなる。ヒステリシスコンパレータ1の入力端子11(Vin)は、増幅器3内の利得可変増幅器4の反転入力端子(Vin−)とコンパレータ2の反転入力端子(−)に、それぞれ接続されている。増幅器3は、さらにヒステリシス幅設定端子31と、しきい値電圧設定端子32の2つの入力端子を備える。
【0017】
図2は、ヒステリシスコンパレータ1のより詳細な構成を説明する回路図である。図2において、増幅器3は、利得可変増幅器4と、利得可変増幅器4の出力電圧をシフトするレベルシフト回路5と、レベルシフト回路5の出力電圧を抵抗によって分割し、利得可変増幅器4の非反転入力端子(Vin+)に正帰還をかける帰還回路6とからなる。利得可変増幅器4にはバイアス回路41が設けられていて、このバイアス回路41により基準電圧Vcが、ヒステリシス幅設定端子31より電圧Vaが与えられている。また、帰還回路6にはしきい値電圧設定端子32より電圧Vbが与えられている。
【0018】
以上の構成からなるヒステリシスコンパレータ1では、ヒステリシス幅としきい値電圧を独立して設定できる。その理由を、図3及び図4をも用いて以下に説明する。実施形態における利得変換増幅器4では、増幅器に出力のDC電位の変動制御を行なう差動対を付加して、電流分割型利得可変回路を構成している。このような構成の利得可変増幅器は、出力振幅の中心電位は変らずに最大出力振幅が利得と共に変化することが知られている。
【0019】
図3は、帰還回路6による正帰還ループを切り離し、Va−Vc間電圧を変化させた場合の利得可変増幅器4の入力[(Vin+)−(vin−)]からレベルシフト回路5の出力Voまでの利得を表わす利得可変特性を表わす図である。レベルシフト回路5は利得可変増幅器4の出力を電圧シフトするだけであるので、図3に示される特性は利得可変増幅器4自体の特性であるといえる。利得可変増幅器4はヒステリシス設定電圧Vaと基準電圧Vcとの差電圧により利得を変化させることができる回路となっている。Va−Vcが小さくなる方向、すなわちV1からV4へ向う方向ほど利得は上がり、逆にVa−Vcが小さくなる方向、すなわちV4からV1へ向う方向ほど利得が下がる特性となっている。利得の最大値は利得可変増幅器4の最大出力電圧範囲で決まり、最小値は入力があっても出力に何も出ない状態、すなわち無限小の値をとることとなる。
【0020】
図4は、帰還回路6による正帰還ループを切り離し、利得可変増幅器4の非反転入力に固定電圧Vin+を与え、反転入力の電圧Vin−を変化させた場合のレベルシフト回路5の出力Voの状態を表わした直流伝達特性を表わす図である。図4におけるV1からV4は、図3におけるVa−Vc間差電圧に対応している。利得無限小条件のV1のとき、反転入力の電圧Vin−にかかわらず出力Voは一定であり、Va−Vc間差電圧がV1からV4へ増加するほどVoを中心に出力電圧の振幅変化ΔVoが大きくなるという直流伝達特性となっている。
【0021】
本実施形態では図3、図4に示した利得可変増幅器4の特性を利用することにより、ヒステリシス幅としきい値電圧の調整を独立して、それぞれ容易に行なうことがきるヒステリシスコンパレータを実現している。
説明を簡略化するために、以下には帰還回路6の2つの抵抗は、数1式に示すように等しい抵抗値Rをとるものとする。
【0022】
【数1】
(Vo−Vt)/R=(Vt−Vb)/R
【0023】
この場合しきい値電圧Vtは、出力電圧Voとしきい値電圧設定電圧Vbより数2式で与えられる。
【0024】
【数2】
Vt=1/2(Vo+Vb)
【0025】
同様にヒステリシス幅2ΔVtは、出力電圧の振幅変化分ΔVoより、下式数3から数4が導き出される。
【数3】
[Vo+ΔVo−(Vt+ΔVt)]/R=(Vt+ΔVt−Vb)/R
【数4】
2ΔVt=Vo+ΔVo−2Vt+Vb
【0026】
数4式に数1式を代入すると、下式数5が得られる。
【0027】
【数5】
2ΔVt=ΔVo
【0028】
数2式より、しきい値電圧Vtは、図4に示すようにレベルシフト回路5の出力振幅の中心電圧が利得にかかわらずVoで一定であるため、しきい値電圧設定端子32の電圧Vbでのみ設定することができることがわかる。また、数5式より、ヒステリシス幅2ΔVtはΔVoと等しく、利得可変増幅器4の出力振幅の半分がヒステリシス幅となっていることがわかる。利得可変増幅器4の出力振幅は図3、図4で示したように利得を変えることにより変化するため、ヒステリシス幅はヒステリシス幅設定端子31の電圧Vaのみで設定することができる。
【0029】
図5は、ヒステリシス幅調整の例としてVbを固定し、Vaを変化させた場合のヒステリシス特性の変化を表す図である。図5ではしきい値電圧は変らずにVaを変化させることによってヒステリシス幅が変化していくようすがわかる。同様に、しきい値電圧調整の例としてVaを固定し、Vbを変化させた場合のしきい値電圧の変化を図6に示す。図6ではヒステリシス幅は変らずにしきい値電圧が変化していく様子がわかる。
【0030】
【発明の効果】
以上説明したように本発明のヒステリシスコンパレータは、抵抗を取替える等の面倒な作業を要せずして、しきい値電圧とヒステリシス幅を独立して設定できる。設定のための作業は、それぞれの設定用電圧を変えるだけで簡単に行なうことができる。
【0031】
また、本発明のヒステリシスコンパレータは、半導体集積回路に作り込んだ場合でもヒステリシス特性の調整を同様に行なうことができ、従来のように外付け部品や調整のための回路を、別途追加する必要がないため、半導体集積回路にも適したヒステリシスコンパレータであるといえる。
【図面の簡単な説明】
【図1】実施形態におけるヒステリシスコンパレータ1の構成の概要を表わす図。
【図2】ヒステリシスコンパレータ1の詳細な構成を説明する回路図。
【図3】図2におけるVa−Vc間電圧のみを変化させた場合の利得可変増幅器4の入力からレベルシフト回路5の出力までの利得可変特性を表わす図。
【図4】図2における利得可変増幅器4の非反転入力に固定電圧を与え、反転入力の電圧のみを変化させた場合のレベルシフト回路5の出力の直流伝達特性を表わす図。
【図5】図2におけるVbを固定し、Vaを変化させた場合のヒステリシス特性の変化を表す図。
【図6】図2におけるVbを変化させた場合のしきい値電圧の変化を表す図。
【図7】従来のヒステリシスコンパレータの構成を表す図。
【符号の説明】
1 ヒステリシスコンパレータ
2 コンパレータ
3 増幅器
4 利得可変増幅器
5 レベルシフト回路
6 帰還回路
11 入力端子
12 出力端子
31 ヒステリシス幅設定端子
32 しきい値電圧設定端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a hysteresis comparator for converting an analog signal into a digital signal.
[0002]
[Prior art]
When comparing the level of an analog signal with noise to a reference voltage using a comparator and converting it to a digital signal according to the determination result, the comparator has hysteresis to prevent erroneous determination due to noise. Is generally set.
[0003]
FIG. 7 is a block diagram of this type of conventional hysteresis comparator. The
[0004]
Hysteresis comparators are intended to prevent false judgments due to noise, but noise itself is susceptible to circuit mounting conditions, signal line wrapping, and changes in environmental conditions. It is difficult to identify. Therefore, in particular, when a hysteresis comparator is built in a semiconductor integrated circuit, the hysteresis width may have a circuit configuration that can be adjusted outside the semiconductor integrated circuit. In the case of the conventional circuit, the hysteresis width can be changed by changing the ratio of the input resistance and the feedback resistance. Therefore, any one of the resistors is placed outside the semiconductor integrated circuit and adjusted by changing the resistance value. It was generally done.
[0005]
However, since the threshold voltage also changes when the hysteresis width is changed in the conventional circuit, a reference voltage input terminal is provided as an external terminal of the semiconductor integrated circuit for the purpose of changing the threshold voltage, and the reference voltage is adjusted externally. I had to.
In order to solve this problem, several techniques for facilitating adjustment of the hysteresis width and the threshold voltage by attaching an amplifier or the like to the hysteresis comparator have been proposed.
[0006]
For example, Japanese Utility Model Laid-Open No. 2-28133 discloses a hysteresis provided with first and second comparators, an exclusive NOR circuit for inputting each output voltage thereof, and a flip-flop circuit having the output as an input. A comparator is disclosed. In this hysteresis comparator, an input voltage is input to the first input terminal of the first comparator, a setting voltage that is an upper limit voltage of hysteresis is input to the second input terminal, and an input voltage is input to the first input terminal of the second comparator. Is configured to input a set voltage as a lower limit voltage of hysteresis to the second input terminal. Then, using the rise or fall of the output voltage of the exclusive NOR circuit as a trigger, the output of one of the above comparators is taken into a flip-flop and used as an output. In this conventional technique, the upper limit and the lower limit of the hysteresis can be easily changed by changing the two set voltages.
[0007]
However, the technique disclosed in the above publication has a problem from the viewpoint of eliminating the influence of noise. The case where the input voltage transitions gently over time will be described as an example. In the hysteresis comparator having the above-described configuration, the two comparators themselves do not have hysteresis characteristics. In the vicinity where the input voltage crosses, the comparator may cause chattering by repeating high and low due to noise. The generated chattering does not disappear even if the exclusive NOR of the output of the comparator is taken or through the delay circuit, and appears in the output as it is.
[0008]
On the other hand, when the input voltage changes sharply in time, that is, in the case of a pulse-like input, the chattering problem as described above does not occur. However, since noise is present in the high and low periods of the pulse, malfunction may occur if the noise exceeds the threshold voltage of the comparator. In a normal hysteresis comparator, the noise margin is expanded by lowering the comparison voltage when the input is high and increasing the comparison voltage when the input is low. Therefore, if the hysteresis width is widened, the noise margin is also widened. On the other hand, in the hysteresis comparator described in the above publication, the noise margin is not widened as the hysteresis width is widened. Therefore, the possibility of the above malfunction cannot be excluded.
[0009]
Japanese Patent Laid-Open No. 64-30320 discloses that an inverting input of a comparator is an input terminal, an output is input to an amplifier, and two impedance elements are connected in series between the output of the amplifier and the input terminal. A hysteresis comparator having a circuit configuration in which is connected to the non-inverting input of the comparator is disclosed. In this circuit, the hysteresis width can be adjusted by changing the ratio of the feedback resistance and the input resistance of the comparator. On the other hand, the threshold voltage (center voltage of hysteresis voltage) can be adjusted by changing the voltage supplied from the outside to the input resistance. However, if either the feedback resistance or the input resistance is changed in order to change the hysteresis width, the threshold voltage also changes, so that each cannot be adjusted independently.
[0010]
In addition, when adjusting the circuit having this configuration in a semiconductor integrated circuit, either one of the feedback resistor and the input resistor, or both of them are arranged outside the semiconductor integrated circuit, or several types of resistors are set in advance. It is necessary to take measures such as selecting a resistor having an optimum resistance value built in a semiconductor integrated circuit. If the adjustment is made outside the semiconductor integrated circuit, the number of terminals and external parts will increase. On the other hand, if the adjustment is made inside the semiconductor integrated circuit, an adjustment circuit must be added. However, there is a problem that the circuit scale must be large.
[0011]
[Problems to be solved by the invention]
In a conventional general hysteresis comparator, a comparison voltage is generated using the output of the comparator. If a comparison voltage can be generated and supplied to the comparator regardless of the output of the comparator, the hysteresis width and threshold voltage can be set independently. However, if chattering occurs or the noise margin is lost, the original function of the hysteresis comparator is impaired.
[0012]
Accordingly, an object of the present invention is to provide a hysteresis comparator capable of independently setting the hysteresis width and the threshold voltage without impairing the original function of the hysteresis comparator for preventing malfunction due to noise.
[0013]
The present invention compares the input voltage supplied to one input terminal with the threshold voltage supplied to the other input terminal by comparing the amplifier that inputs the input voltage and outputs the threshold voltage. A hysteresis comparator having a comparator for outputting the comparison result, wherein the amplifier is capable of inputting a first arbitrary voltage and an inverting input terminal to which the input voltage is supplied and a non-inverting input terminal. A current dividing type gain variable circuit having a width setting terminal; a level shift circuit that shifts an output voltage of the current dividing type gain variable circuit; and a feedback circuit, wherein the feedback circuit supplies a second arbitrary voltage. It has a threshold voltage setting terminal that can be input, and the output voltage of the level shift circuit is divided by a resistor inserted between the level shift circuit and the threshold voltage setting terminal. And outputs the output voltage as the threshold voltage and inputs to the non-inverting input terminal.
[0014]
Further, the current dividing type gain variable circuit has a function of changing a gain by a voltage difference between the first arbitrary voltage and a reference voltage.
[0015]
Further, the current division type variable gain circuit has a bias circuit for generating the reference voltage.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram illustrating an outline of a configuration of a
[0017]
FIG. 2 is a circuit diagram illustrating a more detailed configuration of the
[0018]
In the
[0019]
FIG. 3 shows from the input [(Vin +) − (vin−)] of the variable gain amplifier 4 to the output Vo of the
[0020]
FIG. 4 shows a state of the output Vo of the
[0021]
In this embodiment, by utilizing the characteristics of the variable gain amplifier 4 shown in FIGS. 3 and 4, a hysteresis comparator that can easily adjust the hysteresis width and the threshold voltage independently can be realized. Yes.
In order to simplify the description, it is assumed below that the two resistances of the feedback circuit 6 have the same resistance value R as shown in Equation (1).
[0022]
[Expression 1]
(Vo−Vt) / R = (Vt−Vb) / R
[0023]
In this case, the threshold voltage Vt is given by
[0024]
[Expression 2]
Vt = 1/2 (Vo + Vb)
[0025]
Similarly, the hysteresis width 2ΔVt is derived from
[Equation 3]
[Vo + ΔVo− (Vt + ΔVt)] / R = (Vt + ΔVt−Vb) / R
[Expression 4]
2ΔVt = Vo + ΔVo−2Vt + Vb
[0026]
Substituting
[0027]
[Equation 5]
2ΔVt = ΔVo
[0028]
As shown in FIG. 4, since the center voltage of the output amplitude of the
[0029]
FIG. 5 is a diagram illustrating changes in hysteresis characteristics when Vb is fixed and Va is changed as an example of the hysteresis width adjustment. FIG. 5 shows that the hysteresis width is changed by changing Va without changing the threshold voltage. Similarly, FIG. 6 shows changes in threshold voltage when Va is fixed and Vb is changed as an example of threshold voltage adjustment. FIG. 6 shows that the threshold voltage changes without changing the hysteresis width.
[0030]
【The invention's effect】
As described above, the hysteresis comparator of the present invention can set the threshold voltage and the hysteresis width independently without requiring a troublesome operation such as changing the resistance. The setting operation can be easily performed by changing each setting voltage.
[0031]
In addition, the hysteresis comparator of the present invention can adjust the hysteresis characteristics in the same way even when built in a semiconductor integrated circuit, and it is necessary to add an external component and a circuit for adjustment as in the past. Therefore, it can be said that the hysteresis comparator is suitable for a semiconductor integrated circuit.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an outline of a configuration of a
2 is a circuit diagram illustrating a detailed configuration of a
3 is a graph showing variable gain characteristics from the input of variable gain amplifier 4 to the output of
4 is a diagram illustrating a DC transfer characteristic of an output of the
FIG. 5 is a diagram illustrating a change in hysteresis characteristics when Vb in FIG. 2 is fixed and Va is changed.
6 is a diagram showing a change in threshold voltage when Vb in FIG. 2 is changed. FIG.
FIG. 7 is a diagram illustrating a configuration of a conventional hysteresis comparator.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記増幅器は、前記入力電圧が供給される反転入力端子と非反転入力端子と第1の任意の電圧を入力することが出来るヒステリシス幅設定端子とを有する電流分割型利得可変回路と、前記電流分割型利得可変回路の出力電圧をシフトするレベルシフト回路と、帰還回路とを備え、
前記帰還回路は、第2の任意の電圧を入力することが出来るしきい値電圧設定端子を有し、前記レベルシフト回路の出力電圧を前記レベルシフト回路と前記しきい値電圧設定端子間に入れた抵抗で分割した出力電圧を前記非反転入力端子に入力すると共に前記しきい値電圧として出力することを特徴とするヒステリシスコンパレータ。 Comparison between the amplifier for inputting an input voltage and outputting a threshold voltage and the input voltage supplied to one input terminal and the threshold voltage supplied to the other input terminal A comparator that outputs a comparator,
The amplifier includes a current dividing type gain variable circuit having an inverting input terminal to which the input voltage is supplied, a non-inverting input terminal, and a hysteresis width setting terminal capable of inputting a first arbitrary voltage, and the current dividing A level shift circuit that shifts the output voltage of the variable gain circuit, and a feedback circuit,
The feedback circuit has a threshold voltage setting terminal to which a second arbitrary voltage can be input, and the output voltage of the level shift circuit is inserted between the level shift circuit and the threshold voltage setting terminal. A hysteresis comparator, wherein an output voltage divided by a resistor is input to the non-inverting input terminal and output as the threshold voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00579097A JP3623624B2 (en) | 1997-01-16 | 1997-01-16 | Hysteresis comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00579097A JP3623624B2 (en) | 1997-01-16 | 1997-01-16 | Hysteresis comparator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209823A JPH10209823A (en) | 1998-08-07 |
JP3623624B2 true JP3623624B2 (en) | 2005-02-23 |
Family
ID=11620895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00579097A Expired - Fee Related JP3623624B2 (en) | 1997-01-16 | 1997-01-16 | Hysteresis comparator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3623624B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100723474B1 (en) * | 2001-12-31 | 2007-05-30 | 삼성전자주식회사 | Current mode comparator having hysteresis voltage |
KR100849036B1 (en) | 2006-11-27 | 2008-07-29 | 주식회사 디앤에스 테크놀로지 | The comparator which has a variable hysteresis |
JP2010228232A (en) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | Head drive device and fluid ejecting apparatus |
DE112020002135T5 (en) | 2019-12-03 | 2022-01-13 | Fuji Electric Co., Ltd. | COMPARATOR CIRCUIT AND SEMICONDUCTOR DEVICE |
CN113484589B (en) * | 2021-06-30 | 2024-09-17 | 杭州加速科技有限公司 | Power failure detection circuit with hysteresis function and control system |
-
1997
- 1997-01-16 JP JP00579097A patent/JP3623624B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10209823A (en) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3741899B2 (en) | Duty cycle correction circuit and method for correcting data duty cycle, and memory integrated circuit having duty cycle correction circuit | |
US5315164A (en) | Adaptive clock duty cycle controller | |
US5043730A (en) | Digital-analog conversion circuit with application of voltage biasing for distortion stabilization | |
JPH03201818A (en) | Comparing circuit | |
JPH07122995A (en) | Initialization circuit automatically establishing output to zero or desired reference potential | |
US20020063937A1 (en) | Optical receiving apparatus | |
JP3623624B2 (en) | Hysteresis comparator | |
JP2000009409A (en) | Circuit for detecting variation of inductance | |
KR100196089B1 (en) | Circuit for sensing output distortion, in particular of final stage of audio device | |
JP4321959B2 (en) | Signal compensation circuit and demodulation circuit | |
JP5098548B2 (en) | amplifier | |
WO2005078927A1 (en) | Bit rate determination circuit based on low bit rate signal | |
JPH1117478A (en) | Power amplifier | |
JP3079522B2 (en) | Logic circuit | |
US6880099B1 (en) | Method and apparatus not requiring a clock signal for sampling an input signal | |
EP1052831B1 (en) | A receiving section of a telephone with suppression of interference upon switching on/off | |
US6297756B1 (en) | Analog-to-digital conversion device | |
KR0183939B1 (en) | Zero cross sensing circuit | |
JPH06260920A (en) | Logic circuit | |
JPS6232718A (en) | Binarization method for analog signal | |
JP3278795B2 (en) | Binarization circuit | |
JPH1054853A (en) | Comparator | |
SU1617629A1 (en) | Amplification device | |
JP2965409B2 (en) | Control voltage generation circuit | |
JPH0447835A (en) | Noise tolerance correcting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |