JP3602052B2 - 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 - Google Patents
放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP3602052B2 JP3602052B2 JP2000375520A JP2000375520A JP3602052B2 JP 3602052 B2 JP3602052 B2 JP 3602052B2 JP 2000375520 A JP2000375520 A JP 2000375520A JP 2000375520 A JP2000375520 A JP 2000375520A JP 3602052 B2 JP3602052 B2 JP 3602052B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat sink
- substrate
- semiconductor package
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する利用分野】
本発明は、半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板及びその製造方法並びに放熱板を備えた半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、システムＬＳＩ、ＭＣＭなどの半導体装置には、種々の半導体パッケージが高集積化、高密度実装化して基板実装されている。半導体パッケージには、例えばＢＧＡ（Ｂａｌｌ・Ｇｒｉｄ・Ａｒｒａｙ）タイプのように表面実装するものや、ＣＳＰ（Ｃｈｉｐ・Ｓｉｚｅ・Ｐａｃｋａｇｅ）タイプのようにベアチップ実装するものなどがある。これらの半導体パッケージのうち、高出力性能を有するＬＳＩやＭＰＵなどには、熱放散性の高い金属板（例えば銅、銅合金）よりなる放熱板（ヒートシンク）を接着などにより取り付けられることが多い。
【０００３】
このように放熱板を取り付けた半導体パッケージを基板実装する場合、当該実装位置や向きを視認できるマーク（例えば１番ピンマーク）が必要となる。外面に放熱板（ヒートシンク）が設けられた半導体パッケージの場合には、該放熱板上の所定部位にマークを付与することを要する。この放熱板にマークを付与するための方法としては、従来プリント印刷、ザグリ加工などが行われていた。
【０００４】
以下に半導体パッケージの具体例について図４及び図５を参照して説明する。尚、ここでは、キャビティ孔が形成されたプリント配線板（樹脂基板）５２に、放熱板５３を貼り合わせてキャビティ凹部が形成されたタイプの半導体パッケージ５１を用いて説明する。キャビティ凹部の底部には半導体素子（ＩＣチップ）５４が搭載されており、当該半導体素子５４のパッド部とプリント配線板５２のパッド部とがワイヤボンディングにより電気的に接続されている。キャビティ凹部は封止樹脂５５により封止されており、プリント配線板５２の端子部にははんだボール５６が接合されてなる。
【０００５】
図４は、放熱板５３の所定部位（例えば１番ピン位置）に印刷マーク５７が形成されている。印刷マーク５７は、インクの耐熱性が低いことから、最終工程で１つずつ印刷される。
図５は放熱板５３の所定部位（例えば１番ピン位置）にザグリ加工を施してへこみマーク５８が形成されている。へこみマーク５８の識別には５〜１０μｍ程度のへこみが必要となる。
【０００６】
【発明が解決しようとする課題】
図４に示す放熱板５３に印刷マーク５７を印刷する場合には、半導体パッケージ製造工程の最終工程において１つずつ印刷されるため作業効率が低い上に、印刷設備を設ける必要があるため製造コストも高くなる。また、パッケージ製造工程において印刷マーク５７が付与されていないため、パッケージの向きが特定できないため不良品を発生させやすく、歩留まりが低下する。
図５に示す放熱板５３にへこみマーク５８を形成する場合には、識別可能な大きさのへこみを形成するため、ＮＣドリルやエンドミルなどで放熱板５３に加工を施すとしても、放熱板５３がプリント配線板（樹脂基板）５２に実装状態では部分的な加圧加工は困難であり、マトリクス状に形成された放熱板５３の状態でザグリ加工を施す場合にも、パッケージサイズが小さい場合には、識別できる大きさのへこみを形成し難いという課題があった。
また印刷マーク５７の厚さやへこみマーク５８を形成する際のザグリ加工により、放熱板５３の高さがばらつき易いため、半導体パッケージを基板実装する際に取扱い難く、実装位置精度や姿勢精度にばらつきが生ずるおそれがあった。
【０００７】
本発明の目的は、上記従来技術の課題を解決し、耐熱性を有するマークを簡易かつ効率的に製造でき、高さのばらつきも生じ難い放熱板及びその製造方法を提供し、該放熱板を備えることにより、生産性を高め、実装精度の高めた半導体パッケージ及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
すなわち、半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板においては、銅又は銅合金よりなる金属板の所定部位に、半導体パッケージを基板実装する際の指標となるマークが黒色酸化処理法により形成されていることを特徴とする。
具体的には、金属板の所定部位に、金属酸化膜によるマークが形成されており、該マークを除く部位は金属めっき皮膜で覆われていることを特徴とする。
【０００９】
また、半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板の製造方法においては、銅又は銅合金よりなる金属板の一方の面に、所定部位にマスクを形成する工程と、金属板のマスクで覆われた部位以外の露出面を金属めっき皮膜で覆う工程と、金属板よりマスクを剥離した後酸化処理液に浸漬させて、露出面上に金属酸化膜によるマークを形成する工程とを含むことを特徴とする。
【００１０】
また、半導体パッケージにおいては、放熱板をキャビティ孔が形成された基板の一方の面に貼り合わせてキャビティ凹部が形成されることを特徴とする。
また、他の半導体パッケージにおいては、放熱板が、基板上にフリップチップ接続された半導体素子及び該半導体素子の周囲に設けられた補強材に貼り合わされていることを特徴とする。
【００１１】
また、半導体パッケージの製造方法としては、前述した製造方法により製造された放熱板を、キャビティ孔が形成された基板の一方の面に貼り合わせてキャビティ凹部を形成する工程と、キャビティ凹部に前記半導体素子を搭載して該半導体素子と前記基板とを電気的に接続する工程と、半導体素子を収容するキャビティ凹部を樹脂封止する工程と、基板の他方の面に端子を形成する工程とを含むことを特徴とする。
また、他の半導体パッケージの製造方法としては、基板の一方の面に半導体素子をフリップチップ接続する工程と、フリップチップ接続された半導体素子をアンダーフィルモールドする工程と、半導体素子の周囲の基板上に補強材を設ける工程と、前述した製造方法により製造された放熱板を、半導体素子及び補強材に貼り合わせる工程と、基板の他方の面に端子を形成する工程とを含むことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面に基づいて詳細に説明する。
図１（ａ）（ｂ）及び 図２（ａ）（ｂ）は半導体パッケージの上視図及び断面説明図、図３は放熱板の製造工程を示す説明図である。
先ず、半導体パッケージの一例について、図１及び図２を参照して説明する。図１（ａ）（ｂ）に示す半導体パッケージ１は、放熱板２をキャビティ孔が形成されたプリント配線板（樹脂基板）３の一方の面に貼り合わせてキャビティ凹部４が形成されている。このキャビティ凹部４の底部には半導体素子（ＩＣチップ）５が搭載されている。半導体素子５のパッド部とプリント配線板３のパッド部とは、ワイヤボンディングにより電気的に接続されている。キャビティ凹部４は、封止樹脂６により封止された後、基板端子部にはんだボール７が接合されてなる。
【００１３】
図２（ａ）（ｂ）に示す半導体パッケージ１は、プリント配線板（樹脂基板）３のランド部が形成された一方の面に半導体素子（ＩＣチップ）５がフリップチップ接続されている。この半導体素子５はアンダーフィルモールドされて、半導体素子−プリント配線板間の隙間が封止されている。また、半導体素子５の周囲には補強材（スティッフナー）８が設けられている。放熱板２は半導体素子５及び補強材８に貼り合わされている。また、プリント配線板３の他方の面にはランド部が形成されており、はんだボール７が接合されている。
【００１４】
図１（ａ）及び図２（ａ）において、放熱板２は半導体素子５より生じた熱を外部へ放散させるもので、銅又は銅合金よりなる金属板の所定部位（例えば１番ピン位置）に、半導体パッケージ１を基板実装する際の指標となるマーク９が黒色酸化処理法により形成されている。具体的には、金属板の所定部位（例えば１番ピン位置）に、厚さ２〜３μｍ程度の金属酸化膜（黒色酸化銅膜、ブラックオキサイド）によるマーク９が形成されており、該マーク９を除く部位は金属めっき皮膜（例えばニッケルめっき皮膜）で覆われている。このマーク９は、金属酸化膜により形成されているため、耐熱性がありしかも極めて薄いため取扱い性に影響を与えることがなく、色も鮮明で放熱板２の他の部位と識別し易い。
【００１５】
ここで、放熱板２の製造工程について図３を参照して説明する。
厚さ０．２５ｍｍ程度の銅又は銅合金よりなる金属板１０には、パッケージサイズに応じた放熱板となるエリアがマトリクス状に形成されている。この金属板１０の一方の面には、各エリア内の所定部位（１番ピンに相当する位置）にマスクを形成する。具体的には、各エリア内の所定部位（１番ピンに相当する位置）を、φ２．０ｍｍ程度の耐薬品性のあるマスク１１により覆う。マスク１１としては、例えばインクを塗布したりフィルムを貼着したりする。
【００１６】
次に、金属板１０めっき槽に浸漬させて、マスク１１で覆われた部位以外の露出面に金属めっき皮膜（ニッケルめっき皮膜）１２で覆う。
次に、金属板１０よりマスク１１を剥離した後、酸化処理液（黒化処理液）に浸漬させて、金属板１０の露出面上に金属酸化膜によるマーク９を形成する。
この後、金属板１０を切断線１３に沿ってダイシングして放熱板２が個片に分離される。尚、ダイシングは、マーク９が形成された金属板１０を半導体パッケージにマウントしてから行っても良い。
このように、金属酸化膜によるマーク９が簡易な方法で一括して形成できるので、生産性が良く、しかも低コストで量産できる。
【００１７】
次に、図１（ａ）（ｂ）の半導体パッケージ１の製造方法について説明する。前述した製造方法により製造された放熱板２を、プリント配線板３の一方の面に貼り合わせてキャビティ凹部４を形成する。
次にキャビティ凹部４の底部に半導体素子５を搭載し、該半導体素子５とプリント配線板３とをワイヤボンディングにより電気的に接続する。
次に、半導体素子５を収容するキャビティ凹部４を封止樹脂６により封止する最後に、プリント配線板３の他方の面に形成されたパッド部にはんだボール７を搭載してリフローすることにより接合し、半導体パッケージ１が形成される。
【００１８】
次に、図２（ａ）（ｂ）の半導体パッケージ１の製造方法について説明する。プリント配線板３の一方の面に形成されたパッド部に、金属バンプによるチップ接続端子が形成された半導体素子５をフリップチップ接続する。チップ接続端子は、はんだボール、はんだバンプなど様々なものが用いられる。
次に、フリップチップ接続された半導体素子５をアンダーフィルモールドする。即ち、半導体素子−プリント配線板間の隙間に封止樹脂６が充填されて封止される。この封止樹脂６は、ポッティング或いはトランスファ成形などにより樹脂封止される。
【００１９】
次に、半導体素子５の周囲のプリント配線板３上に補強材８を接着などにより設ける。そして、前述した製造方法により製造された放熱板２を、半導体素子５及び補強材８に貼り合わせる。
最後に、プリント配線板３の他方の面に形成されたパッド部にはんだボール７を搭載してリフローすることにより接合し、半導体パッケージ１が形成される。
【００２０】
上記構成によれば、放熱板２には、所定部位（例えば１番ピン位置）にマーク９が金属酸化膜により形成されているため、耐熱性がありしかも極めて薄く形成でき、しかも鮮明に形成できる。また、マーク９は簡易な方法で一括して形成できるので、生産性が良く、しかも低コストで量産できる。
また、上記放熱板２を備えた半導体パッケージ１においては、マーク９に耐熱性があるため、パッケージ製造工程でマーク９が形成された放熱板２を用いて半導体パッケージ１を製造できるので、使い勝手が良くしかも半導体パッケージ１の向きを視認しながら製造したり基板実装することができる。また、マーク９は極めて薄く形成できるので、半導体パッケージ１を基板実装する際の取扱性が良く、実装位置精度や高さ精度も向上させることができる。
【００２１】
以上、本発明の好適な実施例を挙げて説明したが、本発明は上記各実施例に限定されるものでなく、放熱板２の材料、マーク９を形成する際のマスク１１の材料や形成方法、金属めっき皮膜１２の材料などは他の方法、材料であっても良い等、発明の精神を逸脱しない範囲内で多くの改変を施し得ることはもちろんである。
【００２２】
【発明の効果】
本発明の放熱板及びその製造方法によれば、放熱板には、所定部位（例えば１番ピン位置）にマークが金属酸化膜により形成されているため、耐熱性がありしかも極めて薄く形成でき、しかも鮮明に形成できる。また、マークは簡易な方法で一括して形成できるので、生産性が良く、しかも低コストで量産できる。
また、放熱板を用いた半導体パッケージ及びその製造方法によれば、マークに耐熱性があるため、パッケージ製造工程でマークが形成された放熱板を用いて半導体パッケージを製造できるので、使い勝手が良くしかも半導体パッケージ１の向きを視認しながら製造したり基板実装することができる。また、マークは極めて薄く形成できるので、半導体パッケージを基板実装する際の取扱性が良く、実装位置精度や高さ精度も向上させることができる。
【図面の簡単な説明】
【図１】半導体パッケージの上視図及び断面説明図である。
【図２】半導体パッケージの上視図及び断面説明図である。
【図３】放熱板の製造工程を示す説明図である。
【図４】従来の半導体パッケージの上視図及び断面説明図である。
【図５】従来の半導体パッケージの上視図及び断面説明図である。
【符号の説明】
１ 半導体パッケージ
２ 放熱板
３ プリント配線板
４ キャビティ凹部
５ 半導体素子
６ 封止樹脂
７ はんだボール
８ 補強材
９ マーク
１０ 金属板
１１ マスク
１２ 金属めっき皮膜
１３ 切断線
【発明の属する利用分野】
本発明は、半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板及びその製造方法並びに放熱板を備えた半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、システムＬＳＩ、ＭＣＭなどの半導体装置には、種々の半導体パッケージが高集積化、高密度実装化して基板実装されている。半導体パッケージには、例えばＢＧＡ（Ｂａｌｌ・Ｇｒｉｄ・Ａｒｒａｙ）タイプのように表面実装するものや、ＣＳＰ（Ｃｈｉｐ・Ｓｉｚｅ・Ｐａｃｋａｇｅ）タイプのようにベアチップ実装するものなどがある。これらの半導体パッケージのうち、高出力性能を有するＬＳＩやＭＰＵなどには、熱放散性の高い金属板（例えば銅、銅合金）よりなる放熱板（ヒートシンク）を接着などにより取り付けられることが多い。
【０００３】
このように放熱板を取り付けた半導体パッケージを基板実装する場合、当該実装位置や向きを視認できるマーク（例えば１番ピンマーク）が必要となる。外面に放熱板（ヒートシンク）が設けられた半導体パッケージの場合には、該放熱板上の所定部位にマークを付与することを要する。この放熱板にマークを付与するための方法としては、従来プリント印刷、ザグリ加工などが行われていた。
【０００４】
以下に半導体パッケージの具体例について図４及び図５を参照して説明する。尚、ここでは、キャビティ孔が形成されたプリント配線板（樹脂基板）５２に、放熱板５３を貼り合わせてキャビティ凹部が形成されたタイプの半導体パッケージ５１を用いて説明する。キャビティ凹部の底部には半導体素子（ＩＣチップ）５４が搭載されており、当該半導体素子５４のパッド部とプリント配線板５２のパッド部とがワイヤボンディングにより電気的に接続されている。キャビティ凹部は封止樹脂５５により封止されており、プリント配線板５２の端子部にははんだボール５６が接合されてなる。
【０００５】
図４は、放熱板５３の所定部位（例えば１番ピン位置）に印刷マーク５７が形成されている。印刷マーク５７は、インクの耐熱性が低いことから、最終工程で１つずつ印刷される。
図５は放熱板５３の所定部位（例えば１番ピン位置）にザグリ加工を施してへこみマーク５８が形成されている。へこみマーク５８の識別には５〜１０μｍ程度のへこみが必要となる。
【０００６】
【発明が解決しようとする課題】
図４に示す放熱板５３に印刷マーク５７を印刷する場合には、半導体パッケージ製造工程の最終工程において１つずつ印刷されるため作業効率が低い上に、印刷設備を設ける必要があるため製造コストも高くなる。また、パッケージ製造工程において印刷マーク５７が付与されていないため、パッケージの向きが特定できないため不良品を発生させやすく、歩留まりが低下する。
図５に示す放熱板５３にへこみマーク５８を形成する場合には、識別可能な大きさのへこみを形成するため、ＮＣドリルやエンドミルなどで放熱板５３に加工を施すとしても、放熱板５３がプリント配線板（樹脂基板）５２に実装状態では部分的な加圧加工は困難であり、マトリクス状に形成された放熱板５３の状態でザグリ加工を施す場合にも、パッケージサイズが小さい場合には、識別できる大きさのへこみを形成し難いという課題があった。
また印刷マーク５７の厚さやへこみマーク５８を形成する際のザグリ加工により、放熱板５３の高さがばらつき易いため、半導体パッケージを基板実装する際に取扱い難く、実装位置精度や姿勢精度にばらつきが生ずるおそれがあった。
【０００７】
本発明の目的は、上記従来技術の課題を解決し、耐熱性を有するマークを簡易かつ効率的に製造でき、高さのばらつきも生じ難い放熱板及びその製造方法を提供し、該放熱板を備えることにより、生産性を高め、実装精度の高めた半導体パッケージ及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
すなわち、半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板においては、銅又は銅合金よりなる金属板の所定部位に、半導体パッケージを基板実装する際の指標となるマークが黒色酸化処理法により形成されていることを特徴とする。
具体的には、金属板の所定部位に、金属酸化膜によるマークが形成されており、該マークを除く部位は金属めっき皮膜で覆われていることを特徴とする。
【０００９】
また、半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板の製造方法においては、銅又は銅合金よりなる金属板の一方の面に、所定部位にマスクを形成する工程と、金属板のマスクで覆われた部位以外の露出面を金属めっき皮膜で覆う工程と、金属板よりマスクを剥離した後酸化処理液に浸漬させて、露出面上に金属酸化膜によるマークを形成する工程とを含むことを特徴とする。
【００１０】
また、半導体パッケージにおいては、放熱板をキャビティ孔が形成された基板の一方の面に貼り合わせてキャビティ凹部が形成されることを特徴とする。
また、他の半導体パッケージにおいては、放熱板が、基板上にフリップチップ接続された半導体素子及び該半導体素子の周囲に設けられた補強材に貼り合わされていることを特徴とする。
【００１１】
また、半導体パッケージの製造方法としては、前述した製造方法により製造された放熱板を、キャビティ孔が形成された基板の一方の面に貼り合わせてキャビティ凹部を形成する工程と、キャビティ凹部に前記半導体素子を搭載して該半導体素子と前記基板とを電気的に接続する工程と、半導体素子を収容するキャビティ凹部を樹脂封止する工程と、基板の他方の面に端子を形成する工程とを含むことを特徴とする。
また、他の半導体パッケージの製造方法としては、基板の一方の面に半導体素子をフリップチップ接続する工程と、フリップチップ接続された半導体素子をアンダーフィルモールドする工程と、半導体素子の周囲の基板上に補強材を設ける工程と、前述した製造方法により製造された放熱板を、半導体素子及び補強材に貼り合わせる工程と、基板の他方の面に端子を形成する工程とを含むことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面に基づいて詳細に説明する。
図１（ａ）（ｂ）及び 図２（ａ）（ｂ）は半導体パッケージの上視図及び断面説明図、図３は放熱板の製造工程を示す説明図である。
先ず、半導体パッケージの一例について、図１及び図２を参照して説明する。図１（ａ）（ｂ）に示す半導体パッケージ１は、放熱板２をキャビティ孔が形成されたプリント配線板（樹脂基板）３の一方の面に貼り合わせてキャビティ凹部４が形成されている。このキャビティ凹部４の底部には半導体素子（ＩＣチップ）５が搭載されている。半導体素子５のパッド部とプリント配線板３のパッド部とは、ワイヤボンディングにより電気的に接続されている。キャビティ凹部４は、封止樹脂６により封止された後、基板端子部にはんだボール７が接合されてなる。
【００１３】
図２（ａ）（ｂ）に示す半導体パッケージ１は、プリント配線板（樹脂基板）３のランド部が形成された一方の面に半導体素子（ＩＣチップ）５がフリップチップ接続されている。この半導体素子５はアンダーフィルモールドされて、半導体素子−プリント配線板間の隙間が封止されている。また、半導体素子５の周囲には補強材（スティッフナー）８が設けられている。放熱板２は半導体素子５及び補強材８に貼り合わされている。また、プリント配線板３の他方の面にはランド部が形成されており、はんだボール７が接合されている。
【００１４】
図１（ａ）及び図２（ａ）において、放熱板２は半導体素子５より生じた熱を外部へ放散させるもので、銅又は銅合金よりなる金属板の所定部位（例えば１番ピン位置）に、半導体パッケージ１を基板実装する際の指標となるマーク９が黒色酸化処理法により形成されている。具体的には、金属板の所定部位（例えば１番ピン位置）に、厚さ２〜３μｍ程度の金属酸化膜（黒色酸化銅膜、ブラックオキサイド）によるマーク９が形成されており、該マーク９を除く部位は金属めっき皮膜（例えばニッケルめっき皮膜）で覆われている。このマーク９は、金属酸化膜により形成されているため、耐熱性がありしかも極めて薄いため取扱い性に影響を与えることがなく、色も鮮明で放熱板２の他の部位と識別し易い。
【００１５】
ここで、放熱板２の製造工程について図３を参照して説明する。
厚さ０．２５ｍｍ程度の銅又は銅合金よりなる金属板１０には、パッケージサイズに応じた放熱板となるエリアがマトリクス状に形成されている。この金属板１０の一方の面には、各エリア内の所定部位（１番ピンに相当する位置）にマスクを形成する。具体的には、各エリア内の所定部位（１番ピンに相当する位置）を、φ２．０ｍｍ程度の耐薬品性のあるマスク１１により覆う。マスク１１としては、例えばインクを塗布したりフィルムを貼着したりする。
【００１６】
次に、金属板１０めっき槽に浸漬させて、マスク１１で覆われた部位以外の露出面に金属めっき皮膜（ニッケルめっき皮膜）１２で覆う。
次に、金属板１０よりマスク１１を剥離した後、酸化処理液（黒化処理液）に浸漬させて、金属板１０の露出面上に金属酸化膜によるマーク９を形成する。
この後、金属板１０を切断線１３に沿ってダイシングして放熱板２が個片に分離される。尚、ダイシングは、マーク９が形成された金属板１０を半導体パッケージにマウントしてから行っても良い。
このように、金属酸化膜によるマーク９が簡易な方法で一括して形成できるので、生産性が良く、しかも低コストで量産できる。
【００１７】
次に、図１（ａ）（ｂ）の半導体パッケージ１の製造方法について説明する。前述した製造方法により製造された放熱板２を、プリント配線板３の一方の面に貼り合わせてキャビティ凹部４を形成する。
次にキャビティ凹部４の底部に半導体素子５を搭載し、該半導体素子５とプリント配線板３とをワイヤボンディングにより電気的に接続する。
次に、半導体素子５を収容するキャビティ凹部４を封止樹脂６により封止する最後に、プリント配線板３の他方の面に形成されたパッド部にはんだボール７を搭載してリフローすることにより接合し、半導体パッケージ１が形成される。
【００１８】
次に、図２（ａ）（ｂ）の半導体パッケージ１の製造方法について説明する。プリント配線板３の一方の面に形成されたパッド部に、金属バンプによるチップ接続端子が形成された半導体素子５をフリップチップ接続する。チップ接続端子は、はんだボール、はんだバンプなど様々なものが用いられる。
次に、フリップチップ接続された半導体素子５をアンダーフィルモールドする。即ち、半導体素子−プリント配線板間の隙間に封止樹脂６が充填されて封止される。この封止樹脂６は、ポッティング或いはトランスファ成形などにより樹脂封止される。
【００１９】
次に、半導体素子５の周囲のプリント配線板３上に補強材８を接着などにより設ける。そして、前述した製造方法により製造された放熱板２を、半導体素子５及び補強材８に貼り合わせる。
最後に、プリント配線板３の他方の面に形成されたパッド部にはんだボール７を搭載してリフローすることにより接合し、半導体パッケージ１が形成される。
【００２０】
上記構成によれば、放熱板２には、所定部位（例えば１番ピン位置）にマーク９が金属酸化膜により形成されているため、耐熱性がありしかも極めて薄く形成でき、しかも鮮明に形成できる。また、マーク９は簡易な方法で一括して形成できるので、生産性が良く、しかも低コストで量産できる。
また、上記放熱板２を備えた半導体パッケージ１においては、マーク９に耐熱性があるため、パッケージ製造工程でマーク９が形成された放熱板２を用いて半導体パッケージ１を製造できるので、使い勝手が良くしかも半導体パッケージ１の向きを視認しながら製造したり基板実装することができる。また、マーク９は極めて薄く形成できるので、半導体パッケージ１を基板実装する際の取扱性が良く、実装位置精度や高さ精度も向上させることができる。
【００２１】
以上、本発明の好適な実施例を挙げて説明したが、本発明は上記各実施例に限定されるものでなく、放熱板２の材料、マーク９を形成する際のマスク１１の材料や形成方法、金属めっき皮膜１２の材料などは他の方法、材料であっても良い等、発明の精神を逸脱しない範囲内で多くの改変を施し得ることはもちろんである。
【００２２】
【発明の効果】
本発明の放熱板及びその製造方法によれば、放熱板には、所定部位（例えば１番ピン位置）にマークが金属酸化膜により形成されているため、耐熱性がありしかも極めて薄く形成でき、しかも鮮明に形成できる。また、マークは簡易な方法で一括して形成できるので、生産性が良く、しかも低コストで量産できる。
また、放熱板を用いた半導体パッケージ及びその製造方法によれば、マークに耐熱性があるため、パッケージ製造工程でマークが形成された放熱板を用いて半導体パッケージを製造できるので、使い勝手が良くしかも半導体パッケージ１の向きを視認しながら製造したり基板実装することができる。また、マークは極めて薄く形成できるので、半導体パッケージを基板実装する際の取扱性が良く、実装位置精度や高さ精度も向上させることができる。
【図面の簡単な説明】
【図１】半導体パッケージの上視図及び断面説明図である。
【図２】半導体パッケージの上視図及び断面説明図である。
【図３】放熱板の製造工程を示す説明図である。
【図４】従来の半導体パッケージの上視図及び断面説明図である。
【図５】従来の半導体パッケージの上視図及び断面説明図である。
【符号の説明】
１ 半導体パッケージ
２ 放熱板
３ プリント配線板
４ キャビティ凹部
５ 半導体素子
６ 封止樹脂
７ はんだボール
８ 補強材
９ マーク
１０ 金属板
１１ マスク
１２ 金属めっき皮膜
１３ 切断線
Claims (7)
- 半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板において、
銅又は銅合金よりなる金属板の所定部位に、前記半導体パッケージを基板実装する際の指標となるマークが黒色酸化処理法により形成されていることを特徴とする放熱板。 - 前記金属板の所定部位には、金属酸化膜によるマークが形成されており、該マークを除く部位は金属めっき皮膜で覆われていることを特徴とする請求項１記載の放熱板。
- 請求項１又は２記載の放熱板を、キャビティ孔が形成された基板の一方の面に貼り合わせてキャビティ凹部が形成されることを特徴とする半導体パッケージ。
- 請求項１又は２記載の放熱板が、基板上にフリップチップ接続された半導体素子及び該半導体素子の周囲に設けられた補強材に貼り合わされていることを特徴とする半導体パッケージ。
- 半導体パッケージの半導体素子に近接して設けられ、当該半導体素子より生じた熱を外部へ放散させる放熱板の製造方法において、
銅又は銅合金よりなる金属板の一方の面に、所定部位にマスクを形成する工程と、
前記金属板のマスクで覆われた部位以外の露出面を金属めっき皮膜で覆う工程と、
前記金属板より前記マスクを剥離した後酸化処理液に浸漬させて、露出面上に金属酸化膜によるマークを形成する工程とを含むことを特徴とする放熱板の製造方法。 - 前記請求項５記載の製造方法により製造された放熱板を、キャビティ孔が形成された基板の一方の面に貼り合わせてキャビティ凹部を形成する工程と、
前記キャビティ凹部に前記半導体素子を搭載して該半導体素子と前記基板とを電気的に接続する工程と、
前記半導体素子を収容するキャビティ凹部を樹脂封止する工程と、
前記基板の他方の面に端子を形成する工程とを含むことを特徴とする半導体パッケージの製造方法。 - 基板の一方の面に半導体素子をフリップチップ接続する工程と、
前記フリップチップ接続された半導体素子をアンダーフィルモールドする工程と、
前記半導体素子の周囲の基板上に補強材を設ける工程と、
前記請求項５記載の製造方法により製造された放熱板を、前記半導体素子及び補強材に貼り合わせる工程と、
前記基板の他方の面に端子を形成する工程とを含むことを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375520A JP3602052B2 (ja) | 2000-12-11 | 2000-12-11 | 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375520A JP3602052B2 (ja) | 2000-12-11 | 2000-12-11 | 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176075A JP2002176075A (ja) | 2002-06-21 |
| JP3602052B2 true JP3602052B2 (ja) | 2004-12-15 |
Family
ID=18844524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000375520A Expired - Fee Related JP3602052B2 (ja) | 2000-12-11 | 2000-12-11 | 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3602052B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4743955B2 (ja) * | 2000-12-20 | 2011-08-10 | イビデン株式会社 | ヒートシンクおよびヒートシンク集合体 |
| JP4584757B2 (ja) * | 2005-04-07 | 2010-11-24 | 株式会社日立国際電気 | Ｐａモジュールの放熱板 |
-
2000
- 2000-12-11 JP JP2000375520A patent/JP3602052B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176075A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6790710B2 (en) | Method of manufacturing an integrated circuit package | |
| US7629199B2 (en) | Method for fabricating semiconductor package with build-up layers formed on chip | |
| US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
| TWI355034B (en) | Wafer level package structure and fabrication meth | |
| US7015072B2 (en) | Method of manufacturing an enhanced thermal dissipation integrated circuit package | |
| KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| US6667190B2 (en) | Method for high layout density integrated circuit package substrate | |
| US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
| US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
| TWI453838B (zh) | 具有散熱器之無引線封裝 | |
| US6852607B2 (en) | Wafer level package having a side package | |
| KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
| US20060079027A1 (en) | Semiconductor device and its manufacturing method | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JP3982082B2 (ja) | 半導体装置の製造方法 | |
| US8728929B2 (en) | Pre-soldered leadless package | |
| US6075281A (en) | Modified lead finger for wire bonding | |
| US20100210071A1 (en) | Method of manufacturing semiconductor devices | |
| US6455941B1 (en) | Chip scale package | |
| JP3602052B2 (ja) | 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法 | |
| US6160311A (en) | Enhanced heat dissipating chip scale package method and devices | |
| US20070281393A1 (en) | Method of forming a trace embedded package | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |