JP3684978B2 - SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE - Google Patents
SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP3684978B2 JP3684978B2 JP2000026601A JP2000026601A JP3684978B2 JP 3684978 B2 JP3684978 B2 JP 3684978B2 JP 2000026601 A JP2000026601 A JP 2000026601A JP 2000026601 A JP2000026601 A JP 2000026601A JP 3684978 B2 JP3684978 B2 JP 3684978B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- film
- hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法ならびに電子機器に係り、特に半導体チップを複数個積層して用いるのに好適なものに関する。
【0002】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ(MCP)、またはマルチチップモジュール(MCM)と呼ばれている。このような装置の具体的な例としては、実開昭62−158840号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平11−135711号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【0003】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭62−158840号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平11−135711号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭62−158840号の発明よりも複雑な製造工程を要することになる。
【0004】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザを介することなく積層可能であるとともに、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体装置およびその製造方法ならびに電子機器を提供することを目的としている。
【0005】
【課題を解決するための手段】
そこで、本発明は、上記の目的を達成するために、半導体チップを複数個積層してなる半導体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する工程と、前記貫通孔の内周に絶縁膜を形成する工程と、前記絶縁膜上に第1の金属の膜を形成する工程と、前記第1の金属の膜上に第2の金属の膜を形成する工程と、前記第1の金属と前記第2の金属との共晶合金を、前記貫通孔を残して形成する工程とを有することを特徴とするもとした。
【0006】
このように構成した本発明においては、積層された半導体チップに形成された貫通孔の内周面に導電手段を設けることが簡単にできる。また、その導電手段を用いれば、インターポーザのような補助的手段を用いることなく積層された半導体チップの電気的導通を確保することができる。
【0007】
なお、貫通孔を形成したのちに、貫通孔の内周面に絶縁膜を形成する工程を行い、その後、金属の膜を形成してもよい。絶縁膜を形成する場合、積層した半導体チップを酸化雰囲気中において加熱し、シリコン基板を熱酸化して形成することができる。この場合、半導体チップの電極パッドは、熱酸化されない材料を用いるとよい。また、絶縁膜は、CVDなどによって貫通孔の内面にシリコン酸化膜やシリコン窒化膜などを堆積することによって形成することができる。
【0008】
絶縁膜の上に金属の膜を形成し、この金属膜と半導体チップの電極パッドとを電気的に接続する場合、絶縁膜を熱酸化により形成すると、金属膜と電極パッドとの電気的接続のために絶縁膜を除去する工程を必要とせず、工程の簡素化が図れる。一方、貫通孔の内周面にCVDなどによって絶縁膜を形成し、絶縁膜上に金属の膜を設けてこの金属膜と半導体チップの電極パッドとを電気的に接続する場合、電極パッドを覆っている絶縁膜の少なくとも一部を除去したのちに金属の膜を形成する。この場合、絶縁膜を除去する工程が必要となるが、電極パッドが酸化されるおそれがないため、電極パッドを銅などの酸化されやすい金属で形成でき、材料の選択肢を広くすることができる。
【0009】
なお、上記貫通孔は、積層された半導体チップの電極パッドの少なくとも一部分を穿設するように形成されることが好ましい。
【0010】
また、上記の半導体装置の製造方法において、前記第1の金属の膜と前記第2の金属の膜とをメッキにより形成することを特徴とするものとした。
【0011】
このように構成した本発明においては、隣接する半導体チップの電極との間隔、配置等に応じて適宜別の電極を形成することができるので、半導体チップ間の電気的接続がより確実に確保できる。
【0012】
また、上記の半導体装置の製造方法において、前記第1の金属の膜と前記第2の金属の膜とを前記貫通孔の開口部の近傍にも形成することを特徴とするものとした。
【0013】
このように構成した本発明においては、貫通孔の開口部の近傍に形成された第1の金属の膜と第2の金属の膜とが基板等の外部装置との電気的導通に供されることにより、当該外部装置との電気的導通をより確実に確保できるようになる。
【0014】
また、上記の半導体装置の製造方法において、レーザ光を少なくとも前記内周面に照射して前記第1の金属の膜と前記第2の金属の膜とを加熱し、前記第1の金属と前記第2の金属との共晶合金を形成ことを特徴とするものとした。
【0015】
このように構成した本発明においては、レーザ光で加熱されることにより、貫通孔の内周面等に形成された第1の金属の膜と第2の金属の膜にこれらの金属の共晶合金を形成することが容易にできる。
【0016】
また、上記の半導体装置の製造方法において、前記複数個積層された前記半導体チップを積層方向に加圧しつつ加熱し、前記第1の金属と前記第2の金属との共晶合金を形成ことを特徴とするものとした。
【0017】
このように構成した本発明においては、加圧しながら加熱することにより、貫通孔の内周面等に形成された第1の金属の膜と第2の金属の膜とに、これらの金属による共晶合金の形成を促進できるとともに、各半導体チップ同士をより強固に接合することができる。
【0018】
また、上記の半導体装置の製造方法において、前記複数個積層された前記半導体チップに超音波を照射しつつ前記第1の金属と前記第2の金属との共晶合金を形成することを特徴とするものとした。
【0019】
このように構成した本発明においては、超音波により共晶合金の形成が促進される。
【0020】
さらに、半導体装置において、上記のいずれかに記載の半導体装置の製造方法により製造されてなることを特徴とするものとした。
【0021】
このように構成した本発明においては、積層された半導体チップ同士の電気的導通を確保するのに、インターポーザのような補助的手段が不要になり半導体装置の小型化が可能になる。
【0022】
くわえて、電子機器において、上記の半導体装置を備えてなることを特徴とするものとした。
【0023】
このように構成した本発明においては、従来よりも小型化された半導体装置を利用できるので、電子機器自体の小型化を図ることが容易にできる。
【0024】
【発明の実施の形態】
以下に、本発明に係る半導体装置およびその製造方法ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【0025】
図1は、 本発明の実施の形態に係る半導体装置の概略を示す断面図である。また、図2は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(1)である。また、図3は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(2)である。また、図4は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(3)である。また、図5は、本発明の実施の形態に係る半導体装置の製造工程を説明する断面図である。また、図6は、本発明の実施の形態に係る半導体装置の変形例の概略を示す断面図である。
【0026】
本発明の実施の形態に係る半導体装置ついて図1に基づいて説明する。この実施の形態に係る半導体装置100は、半導体チップ10a、10b、10c、10dを、それぞれの電極パッド14a、14b、14c、14dを設けた能動素子形成面(以下、能動面とする)を同方向に揃えた状態で積層している。電極パッド14a、14b、14c、14dは、それぞれ半導体チップ10a、10b、10c、10dに形成された図示しない回路に接続されている。また、積層された半導体チップ10a、10b、10c、10dは、これらの半導体チップの間に介在する接着剤20a、20b、20cによって接着されている。
【0027】
また、半導体チップ10a、10b、10c、10dには、これらを積層方向に貫通する貫通孔12が設けられている。貫通孔12の内周面には、導電膜16が形成されている。導電膜16は、銀(Ag)とスズ(Sn)ならびにこれらの共晶合金によって形成されている。なお、共晶合金の形成方法については後述する。また、貫通孔12の内周面にシリコン酸化膜などの絶縁膜を形成し、その絶縁膜の上に導電膜16を形成してもよい。
【0028】
さらに、導電膜16の端部18a、18bは、貫通孔12から外部に露出している。くわえて、端部18aの一部は、電極パッド14dに接続されている。また、導電膜16は、貫通孔12の内部において電極パッド14a、14b、14cと接続されている。したがって、端部18a、18bと電極パッド14a、14b、14c、14dは、電気的に導通している。
【0029】
以上説明した本発明の実施の形態によれば、外部装置の端子等を導電膜16の端部18a、18bのいずれかに接続すれば、導電膜16を介して半導体チップ10a、10b、10c、10dの電極パッド14a、14b、14c、14dと接続されることになる。よって、積層される半導体チップの大きさに関係なく、積層された半導体チップと外部装置とを電気的に接続することができる。また、インターポーザのような補助的手段を必要としない。
【0030】
なお、積層される半導体チップの個数は4個に限られるものではなく、他の個数にしても良い。また、積層される半導体チップの大きさは、それぞれ異なるものであっても良い。また、貫通孔12は、積層される各半導体チップの回路等を損なわなければ、複数個、例えばすべて電極パッドに対応して設けても良い。さらに、半導体チップ10a、10b、10c、10dの間に放熱板を設けても良い。
【0031】
また、導電膜16は、銀とスズとで形成するほかに、金(Au)、銅(Cu)、亜鉛(Zn)、ビスマス(Bi)、インジウム(In)、ニッケル(Ni)などとスズで形成するものとして良い。また、電極パッド14a、14b、14cと導電膜16との電気的導通を確実に確保するために、電極パッド14a、14b、14c上にスズやスズ系合金などの導電材を設け、電極パッド14a、14b、14cに併せて導電膜16とこの導電材とが接続されるようにしても良い。また、貫通孔12に、導電性ペーストなどの有機導電材料や、ズズ系合金などの無機導電材料を充填しても良い。このようにすれば、外部装置の端子等と導電膜16との電気的導通を確実に確保するすることができる。
【0032】
さらに、電極パッド14a、14b、14c、14dは、アルミニウム(Al)、アルミニウム−シリコン(Al−Si)、銅(Cu)、アルミニウム−シリコン−銅(Al−Si−Cu)など一般的に半導体チップの電極や配線として用いられているものであれば、どのような材質のものであっても良い。さらに、電極パッド14a、14b、14c、14d上に、導電膜16との接続が安定的に行えるように、一般的にアンダーバンプメタルとして知られているような金属層(例えば、Ti−W、Pt−Au、Ni、Cu−Auなど)を形成するようにすることが好ましい。
【0033】
くわえて、半導体チップ10a、10b、10c、10dの能動面上には、当該能動面を保護するための絶縁膜を設けることが好ましい。具体的には、絶縁膜としてシリコン酸化膜(SiO2)やシリコン窒化膜(SiN)を設けることが好適である。なお、この絶縁膜は、半導体ウェハ製造工程中で形成される後述するようなものを半導体ウェハ製造段階で形成すれば良い。また、半導体ウェハを各半導体チップに分割した後に設けても良い。さらに、半導体チップ10a、10b、10c、10dの側面や裏面に後加工、例えばポッティング、蒸着、トランスファーモールドなどの方法により絶縁膜を形成しても良い。
【0034】
次に、本発明の実施の形態に係る半導体装置の製造方法について説明する。
【0035】
まず、図2(A)に示すように、半導体チップの工程を終えた半導体ウェハ40を積層状態で接着し、電極パッド14a、14b、14c、14dの少なくとも一部を貫通する部位にレーザ光を照射して貫通孔12を形成する。なお、レーザ光の照射は、能動素子を穿孔するなどの損傷を与えないように注意深く行わなければならない。
【0036】
なお、貫通孔12は、ウェット法やドライ法でエッチングして設けるものとしても良い。ドライ法でエッチングする場合、レーザ光を用いる方法よりも穿孔に時間を要するが、貫通孔12の内周面の荒れが小さい。具体的な、エッチング方法としては、ウェットエッチングはKOH等のアルカリ溶液、ドライエッチングはCF4等のエッチングガスを用いた方法、プラズマを用いた方法など、シリコン加工で用いられるものを用いるようにすれば良い。
【0037】
なお、貫通孔12を形成したのち、貫通孔の内周面に絶縁膜を形成する工程を行い、その後、金属の膜を形成してもよい。絶縁膜を形成する場合、積層した半導体チップを酸化雰囲気中において加熱し、シリコン基板を熱酸化して形成することができる。この場合、半導体チップの電極パッドは、熱酸化されない材料を用いるとよい。また、絶縁膜は、CVDなどによって貫通孔の内面にシリコン酸化膜やシリコン窒化膜などを堆積することによって形成することができる。
【0038】
次に、図2(B)に示すように、積層された半導体チップ10a、10b、10c、10dの両面にフォトレジストを塗布してフォトレジスト膜30を設け、後工程で導電膜を設ける部分を除去する。
【0039】
次に、図2(C)に示すように、積層された半導体チップ10a、10b、10c、10dの両面に銀メッキを施して、銀の薄膜16aを設ける。
【0040】
続けて、図3(A)に示すように、スズメッキを施して、銀の薄膜16a上にスズの薄膜16bを設ける。
【0041】
次に、図3(B)に示すように、フォトレジスト膜30を除去する。なお、接続孔18に導電材を設ける方法は、メッキ法に限られるものではなく、例えば導電ペーストやハンダを充填して、突起形成するなど他の方法によって形成しても良い。
【0042】
次に、図4に示すように、貫通孔12の内部にレーザ光32を照射して加熱し、銀の薄膜16aとスズの薄膜16bとを溶融させて、銀とスズとの共晶合金を形成する。なお、この共晶合金が確実に形成されるように、銀の薄膜16aとスズの薄膜16bとが221℃以上になるように加熱することが好ましい。なお、共晶合金の形成は、すずと前述した銀以外の金属とを用いても可能であるが、半導体チップに過剰な熱ストレスが加わることを防止するために、比較的低温で加熱した場合でも、共晶合金の形成が可能な金属を用いることが好ましい。
【0043】
また、レーザ光を照射して加熱する代わりに、図5に示すように、加熱加圧ツールで積層された半導体チップ10a、10b、10c、10dを挟み込んで加圧しつつ加熱しても良い。このように、加圧しながら加熱すると、貫通孔12の内周面等に形成された銀の薄膜16a、錫の薄膜16bに、これらの金属による共晶合金の形成を促進できるとともに、各半導体チップ同士をより強固に接合することができる。
【0044】
なお、貫通孔12の内周面に絶縁膜を形成し、その上に導電膜16を設け、この導電膜16と半導体チップの電極パッドとを電気的に接続する場合、絶縁膜を熱酸化により形成すると、導電膜16と電極パッド14との電気的接続のために絶縁膜を除去する工程を必要とせず、工程の簡素化が図れる。一方、貫通孔12の内周面にCVDなどによって絶縁膜を形成し、絶縁膜上に導電膜16設けてこの導電膜16と半導体チップの電極パッドとを電気的に接続する場合、電極パッドを覆っている絶縁膜の少なくとも一部を除去したのちに金属の膜(導電膜16)を形成する。この場合、絶縁膜を除去する工程が必要となるが、電極パッドが酸化されるおそれがないため、電極パッドを銅などの酸化されやすい金属で形成でき、材料の選択肢を広くすることができる。
【0045】
なお、上述の実施の形態においては、積層された半導体チップを電気的に接続するために貫通孔および導電膜を形成するものとしたが、半導体チップを電気的に接続せず、積層された半導体チップの上面と下面との間に電気的導通路を確保する場合には、以下のような構成にすることが好ましい。
【0046】
すなわち、図6に示すように、半導体チップ10a、10b、10c、10dの電極パッドを貫通しない部位に貫通孔36を設ける。そして、貫通孔36の内周面に絶縁膜22を形成し、絶縁膜22上に導電膜16を形成する。なお、導電膜16の構成は上述のものと同じである。
【0047】
以上のような構成にすれば、半導体チップ10a、10b、10c、10dと導電膜16は、絶縁膜22によって絶縁されるので、導電膜16の端部18aと18bとの間のみにおいて、電気的導通を確保することができる。
【0048】
なお、絶縁膜22は、例えば、積層した半導体チップ10a、10b、10c、10dを酸化雰囲気中で加熱し、貫通孔36の内周面に露出したシリコン基板を酸化して形成することができる。この場合、半導体チップの電極パッドは、熱酸化されない材料を用いるとよい。また、絶縁膜22は、CVDなどによってシリコン酸化膜やシリコン窒化膜などを堆積することによって形成することができる。
【0049】
以上述べたように、図1の半導体装置100は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この半導体装置100を電子機器に用いれば電気機器自体の小型化が図れる。
【0050】
【発明の効果】
以上に説明したように、本発明によれば、半導体チップを複数個積層してなる半導体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する工程と、前記貫通孔の内周面に絶縁膜を形成する工程と、前記絶縁膜上に第1の金属の膜を形成する工程と、前記第1の金属の膜上に第2の金属の膜を形成する工程と、前記第1の金属と前記第2の金属との共晶合金を形成する工程と、を少なくとも有する構成としているため、半導体チップを積層して設けるだけで、半導体チップ同士の電気的接続を行うことができるので、半導体チップ同士を電気的に接続するための工程が不要となる。また、インターポーザ等の補助的手段を介することなく積層できるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置の概略を示す断面図である。
【図2】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(1)である。
【図3】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(2)である。
【図4】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(3)である。
【図5】本発明の実施の形態に係る半導体装置の製造工程を説明する断面図(4)である。
【図6】本発明の実施の形態に係る半導体装置の変形例の概略を示す断面図である。
【符号の説明】
10a………半導体チップ
10b………半導体チップ
10c………半導体チップ
10d………半導体チップ
12………貫通孔
14a………電極パッド
14b………電極パッド
14c………電極パッド
14………電極パッド
16………導電膜
16a………銀の薄膜
16b………スズの薄膜
18a………端部
18b………端部
20a………接着剤
20b………接着剤
20c………接着剤
22………絶縁膜
30………フォトレジスト膜
32………レーザ光
34………加熱加圧ツール
36………貫通孔
40………積層した半導体ウェハ
100………半導体装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a method for manufacturing the same, and an electronic apparatus, and more particularly to a device suitable for stacking and using a plurality of semiconductor chips.
[0002]
[Prior art]
In the field of semiconductor devices, in recent years, for the purpose of reducing the size and weight of semiconductor devices, many semiconductor chips are provided in a single package, in particular, each semiconductor chip is provided in a stacked state. Such a semiconductor device is called a multichip package (MCP) or a multichip module (MCM). A specific example of such an apparatus is the invention of Japanese Utility Model Laid-Open No. 62-158840. That is, a plurality of chips are stacked in a single ceramic package, and the electrodes of each chip are connected by wires. As another example, as in the invention of JP-A-11-135711, a semiconductor chip is mounted on a wiring board called an interposer, the interposers are connected to each other, and stacked to form a single semiconductor device. Is.
[0003]
[Problems to be solved by the invention]
However, when the semiconductor chips to be stacked are substantially the same size, in the invention of Japanese Utility Model Publication No. 62-158840, the semiconductor chip other than the semiconductor chip located at the uppermost part is a semiconductor chip whose electrode is located at the upper level. Since it is in a hidden state, bonding becomes difficult. In the invention of Japanese Patent Application Laid-Open No. 11-135711, it is easy to stack semiconductor chips of substantially the same size to form a single semiconductor device. However, each semiconductor chip is mounted on an interposer, and further, the interposer In order to secure the electrical connection between them, a more complicated manufacturing process is required than the invention of Japanese Utility Model Laid-Open No. 62-158840.
[0004]
Accordingly, the present invention has been made to solve the above-described disadvantages of the prior art, and is a semiconductor that can be stacked without using an interposer and can electrically connect stacked semiconductor chips regardless of their sizes. An object of the present invention is to provide an apparatus, a manufacturing method thereof, and an electronic apparatus.
[0005]
[Means for Solving the Problems]
Accordingly, in order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are stacked, a step of forming a through hole in the plurality of stacked semiconductor chips, and the through Forming an insulating film on the inner periphery of the hole; forming a first metal film on the insulating film; forming a second metal film on the first metal film; And a step of forming a eutectic alloy of the first metal and the second metal leaving the through hole.
[0006]
In the present invention configured as described above, the conductive means can be easily provided on the inner peripheral surface of the through hole formed in the stacked semiconductor chips. Further, if the conductive means is used, it is possible to ensure electrical continuity of the stacked semiconductor chips without using auxiliary means such as an interposer.
[0007]
In addition, after forming a through-hole, the process of forming an insulating film in the internal peripheral surface of a through-hole may be performed, and a metal film | membrane may be formed after that. In the case of forming an insulating film, the stacked semiconductor chips can be heated in an oxidizing atmosphere to thermally oxidize the silicon substrate. In this case, a material that is not thermally oxidized may be used for the electrode pad of the semiconductor chip. The insulating film can be formed by depositing a silicon oxide film, a silicon nitride film, or the like on the inner surface of the through hole by CVD or the like.
[0008]
When a metal film is formed on the insulating film and this metal film is electrically connected to the electrode pad of the semiconductor chip, if the insulating film is formed by thermal oxidation, the electrical connection between the metal film and the electrode pad is reduced. Therefore, the process of removing the insulating film is not required, and the process can be simplified. On the other hand, when an insulating film is formed on the inner peripheral surface of the through hole by CVD or the like and a metal film is provided on the insulating film to electrically connect the metal film and the electrode pad of the semiconductor chip, the electrode pad is covered. A metal film is formed after removing at least a part of the insulating film. In this case, a step of removing the insulating film is required. However, since there is no possibility that the electrode pad is oxidized, the electrode pad can be formed of a metal that is easily oxidized, such as copper, and the choice of materials can be widened.
[0009]
The through hole is preferably formed so as to drill at least a part of the electrode pads of the stacked semiconductor chips.
[0010]
In the method of manufacturing a semiconductor device, the first metal film and the second metal film are formed by plating.
[0011]
In the present invention configured as described above, another electrode can be appropriately formed according to the interval, arrangement, etc. between the electrodes of the adjacent semiconductor chips, so that the electrical connection between the semiconductor chips can be more reliably ensured. .
[0012]
In the method of manufacturing a semiconductor device, the first metal film and the second metal film are also formed in the vicinity of the opening of the through hole.
[0013]
In the present invention configured as described above, the first metal film and the second metal film formed in the vicinity of the opening of the through hole are provided for electrical connection with an external device such as a substrate. As a result, electrical continuity with the external device can be ensured more reliably.
[0014]
In the semiconductor device manufacturing method, the first metal film and the second metal film are heated by irradiating at least the inner peripheral surface with laser light, and the first metal and the second metal film are heated. A eutectic alloy with the second metal is formed.
[0015]
In the present invention configured as described above, the eutectic of these metals is formed on the first metal film and the second metal film formed on the inner peripheral surface of the through-hole or the like by being heated with the laser beam. An alloy can be easily formed.
[0016]
Further, in the method of manufacturing a semiconductor device, the plurality of stacked semiconductor chips are heated while being pressed in the stacking direction to form a eutectic alloy of the first metal and the second metal. It was supposed to be a feature.
[0017]
In the present invention configured as described above, by heating while applying pressure, the first metal film and the second metal film formed on the inner peripheral surface or the like of the through-hole are shared by these metals. The formation of a crystal alloy can be promoted, and the semiconductor chips can be bonded more firmly.
[0018]
In the method of manufacturing a semiconductor device, the eutectic alloy of the first metal and the second metal is formed while irradiating the plurality of stacked semiconductor chips with ultrasonic waves. To do.
[0019]
In the present invention configured as described above, formation of a eutectic alloy is promoted by ultrasonic waves.
[0020]
Further, the semiconductor device is manufactured by any one of the above-described semiconductor device manufacturing methods.
[0021]
In the present invention configured as described above, auxiliary means such as an interposer is not required to ensure electrical conduction between the stacked semiconductor chips, and the semiconductor device can be miniaturized.
[0022]
In addition, an electronic apparatus includes the semiconductor device described above.
[0023]
In the present invention configured as described above, a semiconductor device smaller than the conventional one can be used, so that the electronic device itself can be easily reduced in size.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a semiconductor device, a manufacturing method thereof, and an electronic apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
[0025]
FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view (1) illustrating the manufacturing process of the semiconductor device according to the embodiment of the present invention. FIG. 3 is a cross-sectional view (2) illustrating the manufacturing process of the semiconductor device according to the embodiment of the present invention. FIG. 4 is a cross-sectional view (3) illustrating the manufacturing process of the semiconductor device according to the embodiment of the present invention. FIG. 5 is a cross-sectional view for explaining the manufacturing process of the semiconductor device according to the embodiment of the present invention. FIG. 6 is a cross-sectional view schematically showing a modification of the semiconductor device according to the embodiment of the present invention.
[0026]
A semiconductor device according to an embodiment of the present invention will be described with reference to FIG. In the
[0027]
Further, the
[0028]
Further, the
[0029]
According to the embodiment of the present invention described above, if a terminal or the like of an external device is connected to one of the
[0030]
Note that the number of stacked semiconductor chips is not limited to four, and may be any other number. Moreover, the size of the stacked semiconductor chips may be different. Further, a plurality of, for example, all of the through
[0031]
The
[0032]
Furthermore, the
[0033]
In addition, an insulating film for protecting the active surface is preferably provided on the active surface of the
[0034]
Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described.
[0035]
First, as shown in FIG. 2A, the
[0036]
The through
[0037]
In addition, after forming the through-
[0038]
Next, as shown in FIG. 2B, a
[0039]
Next, as shown in FIG. 2C, silver plating is applied to both surfaces of the stacked
[0040]
Subsequently, as shown in FIG. 3A, tin plating is performed to provide a tin
[0041]
Next, as shown in FIG. 3B, the
[0042]
Next, as shown in FIG. 4, the inside of the through-
[0043]
Moreover, instead of irradiating and heating with laser light, as shown in FIG. 5, the
[0044]
When an insulating film is formed on the inner peripheral surface of the through
[0045]
In the above-described embodiment, the through hole and the conductive film are formed to electrically connect the stacked semiconductor chips. However, the stacked semiconductor chips are not electrically connected. In order to secure an electrical conduction path between the upper surface and the lower surface of the chip, the following configuration is preferable.
[0046]
That is, as shown in FIG. 6, a through
[0047]
With the configuration as described above, the
[0048]
The insulating
[0049]
As described above, since the mounting area of the
[0050]
【The invention's effect】
As described above, according to the present invention, in a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are stacked, a step of forming a through hole in the plurality of stacked semiconductor chips, Forming an insulating film on an inner peripheral surface; forming a first metal film on the insulating film; forming a second metal film on the first metal film; And a step of forming a eutectic alloy of the first metal and the second metal, so that the semiconductor chips can be electrically connected to each other only by stacking the semiconductor chips. Therefore, a process for electrically connecting the semiconductor chips is not necessary. In addition, since the layers can be stacked without using an auxiliary means such as an interposer, it contributes to downsizing of the semiconductor device and significantly contributes to cost reduction of the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view (1) illustrating a manufacturing step of the semiconductor device according to the embodiment of the present invention.
FIG. 3 is a cross-sectional view (2) illustrating the manufacturing process of the semiconductor device according to the embodiment of the present invention;
FIG. 4 is a cross-sectional view (3) illustrating the manufacturing process of the semiconductor device according to the embodiment of the present invention.
FIG. 5 is a cross-sectional view (4) illustrating a manufacturing step of the semiconductor device according to the embodiment of the present invention.
FIG. 6 is a cross-sectional view schematically showing a modified example of the semiconductor device according to the embodiment of the present invention.
[Explanation of symbols]
10a ...
Claims (8)
複数個積層された前記半導体チップに貫通孔を形成する工程と、
前記貫通孔の内周に絶縁膜を形成する工程と、
前記絶縁膜上に第1の金属の膜を形成する工程と、
前記第1の金属の膜上に第2の金属の膜を形成する工程と、
前記第1の金属と前記第2の金属との共晶合金を、前記貫通孔を残して形成する工程とを有することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device in which a plurality of semiconductor chips are stacked,
A step of forming a through hole in the semiconductor chip laminated a plurality of;
Forming an insulating film on the inner periphery of the through hole;
Forming a first metal film on the insulating film;
Forming a second metal film on the first metal film;
And a step of forming a eutectic alloy of the first metal and the second metal leaving the through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000026601A JP3684978B2 (en) | 2000-02-03 | 2000-02-03 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000026601A JP3684978B2 (en) | 2000-02-03 | 2000-02-03 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217386A JP2001217386A (en) | 2001-08-10 |
JP3684978B2 true JP3684978B2 (en) | 2005-08-17 |
Family
ID=18552317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000026601A Expired - Lifetime JP3684978B2 (en) | 2000-02-03 | 2000-02-03 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684978B2 (en) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4819320B2 (en) * | 2003-05-28 | 2011-11-24 | 株式会社オクテック | Manufacturing method of semiconductor device |
US6867073B1 (en) * | 2003-10-21 | 2005-03-15 | Ziptronix, Inc. | Single mask via method and device |
JP4824327B2 (en) * | 2005-03-16 | 2011-11-30 | Okiセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7791199B2 (en) | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
US7952195B2 (en) | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
EP2135280A2 (en) | 2007-03-05 | 2009-12-23 | Tessera, Inc. | Chips having rear contacts connected by through vias to front contacts |
CN101809739B (en) | 2007-07-27 | 2014-08-20 | 泰塞拉公司 | Reconstituted wafer stack packaging with after-applied pad extensions |
CN101802990B (en) | 2007-07-31 | 2013-03-13 | 数字光学欧洲有限公司 | Semiconductor packaging process using through silicon vias |
EP2186131A2 (en) | 2007-08-03 | 2010-05-19 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
WO2009154761A1 (en) | 2008-06-16 | 2009-12-23 | Tessera Research Llc | Stacking of wafer-level chip scale packages having edge contacts |
TWI446498B (en) | 2009-03-13 | 2014-07-21 | Tessera Inc | Stacked microelectronic assemblies having vias extending through bond pads |
JP5172751B2 (en) * | 2009-03-19 | 2013-03-27 | 株式会社東芝 | Manufacturing method of three-dimensional stacked semiconductor integrated circuit |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8685793B2 (en) | 2010-09-16 | 2014-04-01 | Tessera, Inc. | Chip assembly having via interconnects joined by plating |
US8686565B2 (en) | 2010-09-16 | 2014-04-01 | Tessera, Inc. | Stacked chip assembly having vertical vias |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
KR101059490B1 (en) | 2010-11-15 | 2011-08-25 | 테세라 리써치 엘엘씨 | Conductive pads defined by embedded traces |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
WO2012120659A1 (en) * | 2011-03-09 | 2012-09-13 | 国立大学法人東京大学 | Method for manufacturing semiconductor device |
-
2000
- 2000-02-03 JP JP2000026601A patent/JP3684978B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001217386A (en) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684978B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP3186941B2 (en) | Semiconductor chips and multi-chip semiconductor modules | |
CN107919345B (en) | Chip stack packaging structure and stack packaging method | |
JP3687435B2 (en) | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device | |
JP3726579B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3975194B2 (en) | Package manufacturing method | |
US20080258277A1 (en) | Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same | |
JP2013004881A (en) | Interposer, manufacturing method of interposer, and semiconductor device | |
KR20080062225A (en) | Smart power module | |
JP4828261B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005064479A (en) | Circuit module | |
WO2005101476A1 (en) | Semiconductor element and semiconductor element manufacturing method | |
JP2007157844A (en) | Semiconductor device, and method of manufacturing same | |
US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
CN116798993A (en) | Package structure and method for forming the same | |
WO2006070808A1 (en) | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device | |
JP2004063804A (en) | Semiconductor device, stacked type semiconductor device and manufacturing method thereof | |
JPH04368167A (en) | Electronic device | |
KR20130112353A (en) | Semiconductor package and method for fabricating the same | |
JP2007142026A (en) | Interposer and method of manufacturing same, and semiconductor device | |
JP2001250912A (en) | Semiconductor device and its manufacturing method and electronic equipment | |
KR101053746B1 (en) | Semiconductor system and manufacturing method thereof | |
JP2017076741A (en) | Semiconductor device and manufacturing method of the same | |
JP2004221351A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic apparatus | |
JP2006032871A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3684978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |