JP3680544B2 - High voltage power IC output stage circuit - Google Patents
High voltage power IC output stage circuit Download PDFInfo
- Publication number
- JP3680544B2 JP3680544B2 JP06676198A JP6676198A JP3680544B2 JP 3680544 B2 JP3680544 B2 JP 3680544B2 JP 06676198 A JP06676198 A JP 06676198A JP 6676198 A JP6676198 A JP 6676198A JP 3680544 B2 JP3680544 B2 JP 3680544B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mosfet
- circuit
- voltage
- channel
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、インバータ負荷やプラズマディスプレーパネル(負荷は放電管である)などを駆動する回路で、レベルシフト回路およびトーテムポール回路等で構成される高耐圧パワーICの出力段回路に関する。
【0002】
【従来の技術】
近年、接合分離や誘電体分離などの分離技術の進歩により、ダイオードや絶縁ゲート型バイポーラトランジスタ(以下、IGBTと略す)、MOSFETなどの高耐圧デバイスとその駆動・制御・保護回路を一つのシリコン基板上に集積した高耐圧パワーICの開発が盛んになっている。特に、貼り合わせ基板(以下、SOIと略す)とトレンチ技術を組み合わせた誘電体分離技術の進歩は、複数の高耐圧バイポーラデバイスおよびユニポーラデバイスの集積化を可能とし、パワーICの適用分野を大幅に拡げた。例えば、IGBTなどの高耐圧の絶縁ゲート型バイポーラデバイスを適用したトーテムポール回路や、そのトーテムポール回路を何段にも組み合わせた集積回路がワンチップ上に形成されている。
【0003】
図34は従来のトーテムポール回路を含む高耐圧ICの出力段回路である。この回路は2つの高耐圧nチャネルMOSFETであるN1、N2で構成されたトーテムポール回路2aと高電位側の高耐圧nチャネルMOSFETであるN1のゲートを駆動する従来のレベルシフト回路1cから構成されている。このトーテムポール回路2aはモータを駆動するインバータICやディスプレイ駆動用ICなどに広範に適当されている。このレベルシフト回路1cは、高耐圧nチャネルMOSFETであるN7と高抵抗体R2、R3、R6と低耐圧pチャネルMOSFETであるP3の他に低電圧の別電源VL が必要である。
【0004】
図35は従来のプッシュプル回路を含む高耐圧ICの出力段回路である。前記のトーテムポール回路2aとの違いは、高電位側(上アーム側のこと)が高耐圧nチャネル型ではなく高耐圧pチャネル型のデバイスで構成されている点であり、図35ではこの高耐圧pチャネルデバイスが高耐圧pチャネルMOSFETであるP4で構成されている点である。このようにpチャネル型デバイスとnチャネル型デバイスを用いることでゲート駆動電源の基準電位を出力端子の電位に合わせることができて、レベルシフト回路1aを含めて上アーム側のゲート駆動回路を簡素化することができる。
【0005】
【発明が解決しようとする課題】
しかし、図34では、このレベルシフト回路に別電源VL を必要とするところに問題がある。例えば3相インバータICのように出力段回路が少なければ、この別電源の配置はさほど問題にならないが、ディスプレイ駆動ICなどのように、図示していないが、このレベルシフト回路の代わりにチャージポンプ回路を用いることも考えられ、数十個の出力段回路を必要とする場合は大きな問題となる。またトーテムポール回路では、上アームのデバイスと下アーム側(低電位側のこと)のデバイスが同一型のnチャネルデバイスを使用するため、上下アームが同時にオン状態となる所謂アーム短絡が起こりやすく、このアーム短絡を防止する方策をとらねばならないという問題が生ずる。またトーテムポール回路を構成するデバイスには負荷の状態によって逆電流が流れるため、その逆電流を流す方策が必要になる。特に、IGBTを使用した場合にこの問題が発生する。
【0006】
一方、図35では、主電流を流すプッシュプル回路を構成する高耐圧pチャネルMOSFETはpチャネルデバイス故にnチャネルデバイスと比べて通電能力が劣る。そのため、下アームの高耐圧nチャネルMOSFETと同じ大きさの電流を通電するためには、通電面積を増加させねばならない。この面積の増加分はゲート駆動回路が簡略化した効果を上回り、結果としてトーテムポール回路と比べてチップサイズが大きくなり、チップコストが増大するという問題がある。
【0007】
この発明の目的は、前記の課題を解決して、別電源を不要とし、アーム短絡を起きにくく、逆電流を通電できて、且つ、チップサイズを小さくできる高耐圧パワーICの出力段回路を提供することにある。
【0008】
【課題を解決するための手段】
前記の目的を達成するために、高電位側の高耐圧nチャネルMOSFETのソース部と低電位側の高耐圧nチャネルMOSFETのドレイン部とが接続され、該接続点が出力端子となるトーテムポール回路で、レベルシフト回路により、高電位側の高耐圧nチャネルMOSFETが駆動される高耐圧パワーICの出力段回路において、レベルシフト回路の出力部と高耐圧pチャネルMOSFETのゲート部とが接続され、高電位側の高耐圧nチャネルMOSFETのゲート部と高耐圧pチャネルMOSFETのドレイン部との間に第1抵抗体が接続され、高耐圧pチャネルMOSFETのソース部が電源の高電位側に接続され、高電位側の高耐圧nチャネルMOSFETのゲート部と第2抵抗体の一端およびダイオードのカソード部とが接続され、高電位側の高耐圧nチャネルMOSFETのソース部と第2抵抗体の他端およびダイオードのアノード部とが接続され、低電位側のnチャネルMOSFETのドレイン部が第1ドレイン部および第2ドレイン部の2個の独立したマルチドレイン部で形成され、主電流を流す第1ドレイン部が高電位側の高耐圧nチャネルMOSFETのソース部と接続され、主電流の一部を流す第2ドレイン部が高電位側のnチャネルMOSFETのゲート部と接続される構成とする。
【0009】
また、高電位側の高耐圧nチャネルMOSFETのソース部と低電位側の高耐圧nチャネルMOSFETのドレイン部とが接続され、該接続点が出力端子となるトーテムポール回路で、レベルシフト回路により、高電位側の高耐圧nチャネルMOSFETが駆動される高耐圧パワーICの出力段回路において、レベルシフト回路の出力部と高耐圧pチャネルMOSFETのゲート部とが接続され、高電位側の高耐圧nチャネルMOSFETのゲート部と高耐圧pチャネルMOSFETのドレイン部とが直接接続され、高耐圧pチャネルMOSFETのソース部が電源の高電位側に接続され、高電位側の高耐圧nチャネルMOSFETのゲート部と第2抵抗体の一端およびダイオードのカソード部とが接続され、高電位側の高耐圧nチャネルMOSFETのソース部と第2抵抗体の他端およびダイオードのアノード部とが接続され、低電位側のnチャネルMOSFETのドレイン部が第1ドレイン部および第2ドレイン部の2個の独立したマルチドレイン部で形成され、主電流を流す第1ドレイン部が高電位側の高耐圧nチャネルMOSFETのソース部と接続され、主電流の一部を流す第2ドレイン部が高電位側のnチャネルMOSFETのゲート部と接続される構成とする。
【0010】
また、高耐圧pチャネルMOSFETが高耐圧pnpトランジスタに置換される構成としてもよい。
また、高電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換される構成としてもよい。
【0011】
また、低電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換され、nチャネルIGBTのコレクタが2つの独立した第1コレクタ部と第2コレクタ部のマルチコレクタ部で構成され、主電流を流す第1コレクタ部が高電位側の高耐圧nチャネルMOSFETのソース部と接続され、主電流の一部を流す第2コレクタ部が高電位側のnチャネルMOSFETのゲート部と接続される構成としてもよい。
【0012】
また、高電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換され、且つ低電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換され、nチャネルIGBTのコレクタが2つの独立した第1コレクタ部と第2コレクタ部のマルチコレクタ部で構成され、主電流を流す第1コレクタ部が高電位側の高耐圧nチャネルIGBTのエミッタ部と接続され、主電流の一部を流す第2コレクタ部が高電位側のnチャネルIGBTのゲート部と接続される構成としてもよい。
【0013】
また、低電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換され、
低電位側のnチャネルIGBTが、
第1導電形基板の表面層に形成された第2導電形のベース領域と、ベース領域の表面層に形成された第1導電形のソース領域および第2導電形コンタクト領域と、ソース領域およびコンタクト領域と接触するエミッタ電極と、ソース領域と基板とに挟まれたベース領域の上にゲート絶縁膜を介して形成されたゲート電極と、基板の表面層にベース領域と離して形成された第1導電形バッファ領域と、バッファ領域内に所定の距離を離して形成された第2導電形の主コレクタ領域および第2導電型の補助コレクタ領域と、主コレクタ領域に接触する主コレクタ電極と、補助コレクタ領域に接触する補助コレクタ電極と、を備え、主コレクタ電極が高電位側の高耐圧nチャネルMOSFETのソース部と接続され、補助コレクタ電極が高電位側のnチャネルMOSFETのゲート部と接続される構成としてもよい。
【0014】
また、高電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換され、且つ低電位側nチャネルMOSFETがnチャネルIGBTとフリーホイールダイオードとに置換され、
低電位側のnチャネルIGBTが、
第1導電形基板の表面層に形成された第2導電形のベース領域と、ベース領域の表面層に形成された第1導電形のソース領域および第2導電形コンタクト領域と、ソース領域およびコンタクト領域と接触するエミッタ電極と、ソース領域と基板とに挟まれたベース領域の上にゲート絶縁膜を介して形成されたゲート電極と、基板の表面層にベース領域と離して形成された第1導電形バッファ領域と、バッファ領域内に所定の距離を離して形成された第2導電形の主コレクタ領域および第2導電型の補助コレクタ領域と、主コレクタ領域に接触する主コレクタ電極と、補助コレクタ領域に接触する補助コレクタ電極と、を備え、主コレクタ電極が高電位側の高耐圧nチャネルIGBTのエミッタ部と接続され、補助コレクタ電極が高電位側のnチャネルIGBTのゲート部と接続される構成としてもよい。
【0015】
また、レベルシフト回路が、該回路を構成する高耐圧nチャネルMOSFETのドレインに直列に接続された電流制限用の高抵抗体を有すること効果的である。このようにすると、高電位側デバイス駆動回路を構成するレベルシフト回路の消費電流は高耐圧nチャネルMOSFETのドレインに電流制限用高抵抗を接続することで低減できる。
【0016】
また、レベルシフト回路が高耐圧nチャネルMOSFETと該MOSFETと同一耐圧構造をした別の高耐圧nチャネルMOSFETから構成されるミラー回路を含む定電流回路を有するとよい。さらに、レベルシフト回路が高耐圧nチャネルMOSFETと該MOSFETと同一耐圧構造をした別の高耐圧nチャネルMOSFETから構成されるミラー回路を含む定電流回路を有し、前記ミラー回路を構成する2つの高耐圧nチャネルMOSFETのチャネル幅が異なると効果的である。
【0029】
【発明の実施の形態】
図1はこの発明の第1実施例で、高耐圧pチャネルMOSFETを定電流方式のレベルシフト回路の出力端子と接続した高耐圧パワーICの出力段回路である。
図1において、定電流方式のレベルシフト回路1aの出力端子が高耐圧pチャネルMOSFETであるP1のゲート部21と接続し、P1のドレイン部27が高抵抗体R2を介してトーテムポール回路を構成する高電位側(上アーム側のこと)の高耐圧nチャネルMOSFETであるN1のゲート部23に接続する。レベルシフト回路は、3個のnチャネルMOSFETであるN3、N4、N5と高抵抗体R4と低耐圧pチャネルMOSFETであるP2で構成される。この回路は定電流回路、所謂、電流ミラー回路といわれるもである。ここで、N3は高耐圧素子である。N4はN3は同一スペックの素子である。抵抗体R3、R4は数十kΩの抵抗値を有し、R4は定電流回路に流す電流値を抑制し、R3はP1のゲート駆動電圧を抑制する。R3と並列接続されるツェナーダイオードD2はR3で発生するゲート過電圧を抑制する。レベルシフト回路の入力端子IN1はP2およびN5のゲート部24、25と接続し、出力端子26は高耐圧pチャネルMOSFETのゲート部21と接続する。P2のソース部22aは例えば5Vの電源VDLと接続する。またトーテムポール回路2aは高電位側の高耐圧nチャネルMOSFETであるN1と低電位側(下アーム側のこと)の高耐圧nチャネルMOSFETであるN2で構成され、N1のドレイン部28は高電圧電源VDHと接続し、N2のソース部29aはアースであるGNDと接続する。N1のソース部29とN2のドレイン部30の接続点31はトーテムポール回路の出力端子OUTと接続し、N2のゲート部32は入力端子IN2と接続する。
【0030】
このレベルシフト回路の動作は次の通りである。トーテムポール回路の上アームのN1を駆動するための入力信号が入力端子であるIN1から定電流方式のレベルシフト回路1aの定電流回路を構成するP2およびN5のゲート部24、25に入力されると、P2がオンし、N5はオフする。P2がオンすると、R4、N4、N3で構成される電流ミラー回路である定電流回路が動作して、N3とN4に同一電流が流れる。N3に流れる電流がR3を流れることによりP1のゲート部21がバイアスされP1はオンする。このP1に流れる電流がR1を通って流れ、R1に発生した電圧がN1のゲート部23に印加されて、N1が導通する。ここで保護ダイオードであるD1はN1のゲート・ソース間電位の上昇を抑えるために必要である。このD1は通常ツェナーダイオードが用いられる。また抵抗体R2は数kΩから数十kΩの値であり、N1のゲート部23の充電速度を制御する。この充電速度を早めたいときにはR2の抵抗値を小さくする。場合によってはこのR2はなしでも動作上は差し支えない。尚、以下の実施例でもR2を省いても動作上は問題ないが、回路が異常動作した場合の回路保護用としてR2は付けた方が好ましい。
【0031】
前記のように、高耐圧pチャネルMOSFETであるP1をレベルシフト回路1aの出力端子26と接続することで従来技術で説明した別電源VL が不要となる。
図2はこの発明の第2実施例で、高耐圧pチャネルMOSFETを抵抗分割方式のレベルシフト回路の出力端子と接続した高耐圧パワーICの出力段回路である。
【0032】
図2において、図1との違いは、抵抗分割方式のレベルシフト回路1bを適用してP1のゲート駆動を行う点である。この回路は高耐圧nチャネルMOSFETであるN6と数十kΩの抵抗体R3および数千kΩから数MΩの抵抗R5から構成される。またR5はN6に流れる電流を制御する働きもさせる。図1より回路が簡略で、部品点数が少ない。
【0033】
この回路の動作は、N6にトーテムポール回路2aのN1を駆動するための入力信号がIN1から入力されるとR3に電流が流れ、このR3の電圧降下によりP1を駆動する。これ以降の動作は図1と同じである。
図3はこの発明の第3実施例で、図1のトーテムポール回路2aの上アーム側のデバイスをIGBTであるN11に置き換えた回路図である。
【0034】
図3において、この回路の動作は図1と同じである。尚、IGBTの代わりに電圧駆動型サイリスタなどを適用することも可能である。この回路では定電流回路のレベルシフト回路1aの代わりに図2と同じく抵抗分割方式のレベルシフト回路1bを適用しても問題ない。その時の動作は第2図と同じである。MOSFETをIGBTや電圧駆動型サイリスタに代えることで大きな電流を流すことができる。特に、プラズマディスプレイなどの場合は上アーム側と下アーム側で流れる電流の大きさが異なるので、大きな電流が流れるアームにIGBTや電圧駆動型サイリスタを適用すると有効である。
【0035】
図4はこの発明の第4実施例で、図1のトーテムポール回路の下アーム側のデバイスをIGBTであるN21に置き換えた回路図である。
図4において、この回路の動作は図1と同じである。尚IGBTの代わりに電圧駆動型サイリスタなどを適用することも可能である。この回路では定電流方式のレベルシフト回路1aを適用しているが図2と同じく抵抗分圧方式のレベルシフト回路1bを適用しても問題ない。その時の動作は図2と同じである。
【0036】
図5はこの発明の第5実施例で、定電流方式のレベルシフト回路1aを適用し、図1のトーテムポール回路の上アーム側のデバイスおよび下アーム側のデバイスをIGBTに置き換えた回路図である。
図5において、この回路の動作は図1と同じである。尚IGBTの代わりに電圧駆動型サイリスタなどを適用することも可能である。また図2と同じく抵抗分割回路1bを適用しても問題ない。そのときの動作は図2と同じである。上下アームにIGBTを適用することで、電流容量を増大できる。また、モータなどの駆動には上下アームで等しい電流が流れるのでこの回路は有効である。
【0037】
図6はこの発明の第6実施例で、アーム短絡を防止したトーテムポール回路図である。
図6において、トーテムポール回路2bでは、下アーム側のデバイスの高耐圧nチャネルMOSFETであるN2のドレイン部30が上アーム側のデバイスN1のゲート部23と接続され、N2のドレイン部とN1のソース部29の間にD1が挿入され、D1とソース部29の接続点31が出力端子OUTと接続されている。そのため、N2がオンした場合、N2に流れる電流はD1を通過する。そのD1の順方向電圧降下でN1のゲート電位は必ずソース電位よりも低くなる。そのためN2がオン状態の時にはN1はオンすることはない。つまりアーム短絡を確実に防止できる。また半導体基板内にD1とN2を作り込むことでIGBTが構成され、下アーム側の電流駆動能力がN2を単独を形成した場合よりも向上できる。尚、図6の上アーム側のデバイスであるN1の動作は図1における動作と同じである。
【0038】
図7はこの発明の第7実施例で、図6のトーテムポール回路2bの上アーム側のデバイスをIGBTに置き換えた回路図である。
図7において、この回路の動作は図6と同じである。尚、IGBTの代わりに電圧駆動サイリスタなどを適用することも可能である。こうすることで電流容量を増大できる。
【0039】
図8はこの発明の第8実施例で、アーム短絡防止用デバイスを低電位側の高耐圧nチャネルMOSFETであるN2に並列に配置した場合の回路図である。
図8において、アーム短絡防止用デバイスは第1補助高耐圧nチャネルMOSFETであるN22であり,このN22のドレイン部33は上アーム側の高耐圧nチャネルMOSFETであるN1のゲート部23と接続され、N22のゲート部34は下アーム側の高耐圧nチャネルMOSFETであるN2のゲート部32と接続されている。このN22はN2と同期してスイッチングするために、短絡保護動作は図6に示した回路動作と同じである。この場合、N22には大きな電流を流す必要がないため、デバイス面積はN2よりも小さくできる。尚、図8のN1の駆動動作は図1における動作と同じである。
【0040】
図9はこの発明の第9実施例で、図8のトーテムポール回路2aの下アーム側のデバイスをIGBTに置き換えた回路図である。
図9において、この回路の動作は図8と同じである。尚、IGBTの代わりに電圧駆動型サイリスタなどを適用することも可能である。
図10はこの発明の第10実施例で、図8のトーテムポール回路2aの上アームの側デバイスをIGBTに置き換えた回路図である。
【0041】
図10において、この回路の動作はは図8と同じである。尚、IGBTの代わりに電圧駆動型サイリスタなどを適用することも可能である。
図11はこの発明の第11実施例で、図9のトーテムポール回路の上アーム側のデバイスをIGBTに置き換えた回路図である。
図11において、この回路の動作は図8と同じである。尚、IGBTの代わりに電圧駆動型サイリスタなどを適用することも可能である。
【0042】
図12はこの発明の第12実施例で、図3のトーテムポール回路2aの上アーム側デバイスであるIGBTと並列に逆通電用のフリーホイールダイオードを配置した回路図である。
図12において、フリーホイールダイオードであるD6のカソード部35はIGBTであるN11のコレクタ部36と接続され、アノード部37はN11のエミッタ部38と接続されている。尚、下アーム側では高耐圧nチャネルMOSFETであるN2の寄生ダイオード(点線で示す)であるD9を通して逆電流を流すことができるため、新たに逆通電用のフリーホイールダイオードを配置する必要はない。
【0043】
図13はこの発明の第13実施例で、図4のトーテムポール回路の下アーム側のデバイスであるIGBTと並列に逆通電用のフリーホイールダイオードを配置した回路図である。
図13において、フリーホイールダイオードであるD4のカソード部39はIGBTであるN21のコレクタ部40と接続され、アノード部41はN21のエミッタ部42と接続されている。尚、上アーム側では高耐圧nチャネルMOSFETであるN1の寄生ダイオード(点線で示す)であるD5を通して逆電流を流すことができるため、新たに逆通電用のフリーホイールダイオードを配置する必要はない。
【0044】
図14はこの発明の第14実施例で、図5のトーテムポール回路の上下アームのIGBTにフリーホイールダイオードを配置した回路図である。
図14において、フリーホイールダイオードであるD6のカソード部35はIGBTであるN11のコレクタ部36と接続され、アノード部37はN11のエミッタ部38と接続されている。またフリーホイールダイオードであるD4のカソード部39はIGBTであるN21のコレクタ部40と接続され、アノード部41はN21のエミッタ部42と接続されている。
【0045】
図15はこの発明の第15実施例で、図6のトーテムポール回路の下アーム側に逆通電用の高耐圧ダイオードを配置した回路図である。
図15において、この高耐圧ダイオードの第2補助ダイオードであるD4のカソード部43は上アーム側デバイスの高耐圧nチャネルMOSFETであるN1のソース部29と接続され、アノード部44はGNDに接続される。この回路では下アームの高耐圧nチャネルMOSFETであるN2の寄生ダイオードD9を通してアース側から高電圧電源VDHの高電位側に電流が流れるという不都合が生じるため、この電流経路を遮断する目的から第1補助ダイオードであるD3のカソード部45がN2のドレイン部30と接続され、D3とN2とは直列接続されている。尚、上アーム側ではN1の寄生ダイオードであるD5を通して逆電流を流すことができるため、新たに逆通電用のフリーホイールダイオードを配置する必要はない。
【0046】
図16はこの発明の第16実施例で、図7のトーテムポール回路の上下アームに逆通電用の高耐圧ダイオードを配置した例である。
図16において、フリーホイールダイオードであるD6のカソード部35は上アームのIGBTであるN11のコレクタ部36と接続され、アノード部37はN11のエミッタ部38と接続されている。また下アームの第2補助ダイオードであるD4のカソード部43はN11のエミッタ部38と接続され、アノード部44はGNDに接続される。この回路では下アームの高耐圧nチャネルMOSFETであるN2の寄生ダイオードD9を通してGNDから高電圧電源VDHの高電位側に電流が流れるという不都合が生じるため、この電流経路を遮断する目的から第1補助ダイオードであるD3のカソード部45がN2のドレイン部30と接続され、D3とN2とは直列接続されている。
【0047】
図17はこの発明の第17実施例で、図9のトーテムポール回路の下アーム側のIGBTと並列に逆通電用のフリーホイールダイオードを配置した回路図である。
図17において、フリーホイールダイオードであるD4のカソード部43はIGBTであるN21のコレクタ部40とが接続され、アノード部44とエミッタ部42とが接続される。この回路では下アームの第1補助高耐圧nチャネルMOSFETであるN22の寄生ダイオードを通してGNDから高電圧電源VDHの高電位側に電流が流れるという不都合が生じるため、この電流経路を遮断する目的から第1補助ダイオードであるD3のカソード部45がN22のドレイン部30と接続され、D3とN22とは直列接続されている。尚、上アーム側ではN1の寄生ダイオードであるD5を通して逆電流を流すことができるため、新たに逆通電用のフリーホイールダイオードを配置する必要はない。
【0048】
図18はこの発明の第18実施例で、図10のトーテムポール回路の上アームのIGBTであるN11と並列に逆通電用のフリーホイールダイオードであるD6を配置した回路図である。
図18において、D6のカソード部35はN11のコレクタ部36と接続され、アノード部37はN11のエミッタ部38と接続される。この回路では下アームの第1補助高耐圧nチャネルMOSFETであるN22の寄生ダイオードを通してGNDから高電圧電源VDHの高電位側に電流が流れるという不都合が生じるため、この電流経路を遮断する目的から第1補助ダイオードであるD3とN22と直列に接続されている。尚、下アーム側ではN2の寄生ダイオードであるD9を通して逆電流を流すことができるため、新たに逆通電用のフリーホイールダイオードを配置する必要はない。
【0049】
図19はこの発明の第19実施例で、図11のトーテムポール回路の上下アームのIGBTに逆通電用のフリーホイールダイオードを配置した例である。
図19において、フリーホイールダイオードであるD6のカソード部35は上アームのIGBTであるN11のコレクタ部36と接続され、アノード部37はN11のエミッタ部38と接続されている。またフリーホイールダイオードであるD4のカソード部43は下アームのIGBTであるN21のコレクタ部40と接続され、アノード部44はN21のエミッタ部42と接続されている。この回路では下アームの第1補助高耐圧nチャネルMOSFETであるN22の寄生ダイオードを通してアース側から高電圧電源VDHの高電位側に電流が流れるという不都合が生じるため、この電流経路を遮断する目的から第1補助ダイオードであるD3がN22と直列に接続されている。
【0050】
図20はこの発明の第20実施例で、図12のトーテムポール回路において、上アームのIGBTの逆通電用のフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOSFETを配置した場合の回路図である。
図20において、上アーム側の第2補助高耐圧nチャネルMOSFETであるN12の寄生ダイオードD8を通して逆電流を流すことができ、また順方向通電時はN11とN12とに電流を流すことができるので、通電能力は図19のフリーホイールダイオードであるD6を配置した場合よりも向上する。尚、下アーム側ではN2の寄生ダイオードであるD9を通して逆電流を流すことができるため、新たに逆導通用のフリーホイールダイオードを配置する必要はない。
【0051】
図21はこの発明の第21実施例で、図13のトーテムポール回路において、下アームのIGBTに逆通電用のフリーホイールダイオードの代わり第2補助高耐圧nチャネルMOSFETを配置した場合の回路図である。
図21において、下アーム側の逆電流は第2補助高耐圧nチャネルMOSFETであるN23の寄生ダイオード(D7)を通して流すことができる。N23のドレイン部46は下アームのIGBTであるN21のコレクタ部40と接続され、ソース部47およびゲート部48はN21のエミッタ部42とゲート部49と接続され、N23はN21と同期して動作するため、下アーム側の順方向導通時における通電能力は図19のフリーホイールダイオードであるD4を配置した場合よりも向上する。尚、上アーム側ではN1の寄生ダイオードであるD5を通して逆電流を流すすことができるために、新たに逆通電用のフリーホイールダイオードを配置する必要がない。
【0052】
図22はこの発明の第22実施例で、図14のトーテムポール回路において、上下アームの逆通電用デバイスとして配置したフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOSFETを配置した場合の回路図である。
図22において、上下アームの逆電流は第2補助高耐圧nチャネルMOSFETであるN12およびN23の寄生ダイオード(D8、D7)を通して流すことができる。
【0053】
N12のドレイン部61は上アームのIGBTであるN11のコレクタ部36と接続されている。N12デバイスは上アームのIGBTであるN11と同期して動作するため、上アーム側の順方向導通時における通電能力はフリーホイールダイオードであるD6を配置した場合よりも向上する。
またN23のドレイン部46は下アームのIGBTのN21のコレクタ部40と接続され、ソース部47およびゲート部48はN21のエミッタ部42およびゲート部49と接続されている。N23はN21と同期して動作するため、下アーム側の順方向導通時における通電能力はダイオードD4を配置した場合よりも向上する。
【0054】
図23はこの発明の第23実施例で、図17のトーテムポール回路において、下アームのIGBTの逆通電用のフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOFETを配置した場合の回路図である。
図23において、下アーム側の逆電流は第2補助高耐圧nチャネルMOSFETであるN23の寄生ダイオード(D7)を通して流すことができる。
【0055】
N23と下アームのIGBTであるN21の接続は図22と同じである。N23はN21と同期して動作するために、下アーム側の順方向導通時における通電能力はフリーホイールダイオードであるD4を配置した場合よりも向上する。尚、上アームの高耐圧nチャネルMOSFETであるN1の寄生ダイオード(D5)を通して逆電流を流すことができるため、新たに逆通電用のフリーホイールダイオードを配置する必要はない。
【0056】
図24はこの発明の第24実施例で、図19のトーテムポール回路において、上下アームの逆通電用のフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOSFETを配置した場合の回路図である。
図24において、上下のアームの逆電流は第2補助高耐圧nチャネルMOSFETであるN12およびN23の寄生ダイオード(D8、D7)を通して流すことができる。
【0057】
N12と上アームのIGBTであるN11との接続は図22と同じである。N12はN11と同期して動作するために、上アーム側の順方向導通時における通電能力は図19のフリーホイールダイオードD6のみを配置した場合よりも向上する。
N23と下アームのIGBTであるN21との接続は図22と同じである。23はN21と同期して動作するため、下アーム側の順方向導通時における通電能力は図19のフリーホイールダイオードD4のみを配置した場合よりも向上する。
【0058】
図25は図20の上アームのIGBT(N11)と第2補助高耐圧nチャネルMOSFET(N12)をSOI基板を用いた誘電体分離基板上の1つの半導体領域に形成した場合の断面図である。
図25において、第1または第2導電形半導体基板3上に貼り合わせ酸化膜4を介して第1導電形半導体基板5を形成し、第1導電形半導体基板5の表面から貼り合わせ酸化膜4に達する溝で分割し、溝の側壁に側壁酸化膜15を形成し、さらに多結晶半導体16で溝を充填して、SOI基板50を製作する。
【0059】
このSOI基板50の第1導電形半導体基板5の表面層に第2導電形ベース領域6を形成し、この第2導電形ベース領域6の表面層に第1導電形ソース領域8aおよび第1導電形エミッタ領域8b(尚、8aと8bは繋がっており、第1導電形拡散領域を、単に、MOSFET領域側をソース領域、IGBT領域側をエミッタ領域と名付けただけである)と第2導電形コンタクト領域7を形成する。第2導電形ベース領域6の表面にゲート酸化膜(図では示されていない)を介してゲート電極10を形成する。第2導電形ベース領域6と離して、2個の第1導電形バッファ領域11を形成し、また一方の第1導電形バッファ領域11の表面層に高濃度の第1導電形ドレイン領域12を形成してMOSFET領域110のドレイン側101とし、他方の第1導電形バッファ領域11の表面層に高濃度の第2導電形コレクタ領域13を形成してIGBT領域111のコレクタ側102とする。尚、第1導電形、第2導電形はn形でp形でもよいが、通常は第1導電形がn形、第2導電形がp形である。
【0060】
上アームのIGBTであるN11と第2補助高耐圧nチャネルMOSFETであるN12はエミッタ電極9bとソース電極9aとは共通電極にできて、またコレクタ電極14bとドレイン電極14aも共通電極にできるため、同一の半導体領域にN11とN12とを形成することができる。
この構造では隣接するIGBT部のエミッタ領域8aとMOSFET部のソース領域8bが共通化される。またIGBT部のコレクタ電極14aとMOSFET部のドレイン電極14bが配線によって接続される。これにより、デバイス作成に必要な面積をN11とN12を個別の素子領域に形成する場合よりも小さくできる。
【0061】
この方式は逆通電用に配置されるフリーホイールダイオードにも適用できる。この場合は、隣接するIGBT部のエミッタ領域とダイオード部のアノード領域が共通化される。またIGBT部のコレクタ電極とダイオード部のカソード電極が配線によって接続される。
図26は図25に示した素子の順バイアス導通時における電流分布をシミュレーションによって求めた図で、同図(a)は正孔電流分布図、同図(b)は電子電流分布図である。
【0062】
図26において、右半分はIGBT領域111であり、左半分はMOSFET領域110である。また図示されている番号に対応する名称は図25と同じである。正孔電流ih はIGBT部のみに流れ、電子電流ie はIGBT部とMOSFET部の両方を流れていることがよく分かる。すなわち逆通電用に配置した第2補助高耐圧nチャネルMOSFETであるD12は順バイアス時にも電流を流すことができる。これにより順バイアス時の通電能力はフリーホイールダイオードを並列に配置する場合よりも向上する。
【0063】
図27はこの発明の第25実施例で、下アームのIGBTにマルチコレクタ構造を採用した高耐圧パワーICの出力段回路である。これは図2の上アームのnチャネルMOSFETであるN1をIGBTであるN11とフリーホイールダイオードであるD6に置き換え、下アームのnチャネルMOSFETであるN2をマルチコレクタ構造のIGBTであるN81とフリーホイールダイオードであるD4に置き換えたものである。マルチコレクタは主電流を流す主コレクタ部であるCM部と主電流を分流する補助コレクタ部であるCS部で構成される。主コレクタ端子をCM端子、補助コレクタ端子をCS端子とする。CM端子は出力端子OUTと接続した主電流を流すための端子であり、CS端子はN11のゲート部と接続して、アーム短絡防止用として利用される端子である。尚、IGBTは勿論nチャネル型である。
【0064】
この回路の動作について説明する。N81がオンした場合、N81にCM端子とCS端子を経由して電流が流れ込む。CM端子を経由する電流はD1のツェナーダイオードを通過する。したがってN11のエミッタ電位は必ずD1の電圧降下分だけゲート電位よりも高くなる。このためN11のゲート電圧はエミッタ電位以下に抑えられ、N81がオン状態の時にはN11がオンすることはない。これによりアーム短絡を防ぐことができる。
【0065】
またオン抵抗の小さいN81を短絡防止を兼ねた素子として用いるため、P1経由による短絡電流が発生した場合でもN81の電圧降下によるN11のゲート電位上昇を小さく抑えることができる。よってP1経由の短絡電流が主回路のN81とN11のアーム短絡を引き起こすことはない。
次にレベルシフト回路を含む上アーム側デバイス駆動回路の動作について説明する。トーテムポール回路2aの上アーム側デバイスであるN11を動作させるための信号がN6に入力されると、N6に流れる電流が抵抗R3を流れることによりP1がオンする。そしてこのP1に流れる電流と抵抗R1によってN11を駆動するゲート電圧が作られる。
【0066】
ここでツェナーダイオードであるD1はN11のエミッタ・ゲート間電位の上昇をおさえるために必要である。また抵抗R2はN11のゲート充電速度を制御する抵抗である。この抵抗値は回路特性に応じて調整するため、ショートしても問題はない。また上アーム側デバイス駆動回路の高耐圧nチャネルMOSFET(N6)のドレイン端子に抵抗R3と直列に接続される抵抗R5は、電圧分割の意味の他に上アーム側デバイス駆動回路の消費電流を抑制する働きもする。通常、この抵抗は数MΩ程度である。
【0067】
図28はこの発明の第26実施例で、図27のマルチコレクタ構造を持つ横形IGBTの断面構造である。
第28図では横型構造になっているが、トーテムポール回路を適用した出力段回路を多数集積したパワーICを1チップ上に構成するためには横型構造とする必要がある。
【0068】
このデバイス構造について説明する。SOI基板や接合分離基板を適用した基板を第1導電形基板201とする。この第1導電形基板201の表面層に第2導電形のベース領域202を形成し、ベース領域202の表面層に第1導電形のソース領域203と第2導電形のコンタクト領域204とを形成する。エミッタ電極207はこの第2導電形のコンタクト領域204と第1導電形のソース領域203の一部と接触する。またゲート絶縁膜210を介してゲート電極208が存在し、ゲート絶縁膜直下の第1導電形のソース領域203と第1導電形基板201に挟まれた第2導電形のベース領域202がチャネル領域211となる。
【0069】
第2導電形のベース領域202とある距離だけ離して第1導電形のバッファ領域205が形成される。このバッファ領域205内に第2導電形の主コレクタ領域206と補助コレクタ領域266が形成される。ここで主コレクタ領域206は主回路を形成する素子領域であり、第27図の出力端子OUTと繋がるCM端子が接触する。一方、補助コレクタ領域266はアーム短絡防止用回路を構成する素子領域であり、主電流の一部を流す補助コレクタ端子であるCS端子と接触する。この2つのコレクタ領域206と266は同一のバッファ領域205内に、相互干渉を避けるために、所定の距離を離して拡散で形成されている。
【0070】
尚、この主コレクタ領域206と補助コレクタ領域266から構成されるそれぞれの素子は、エミッタ端子Eとゲート端子Gが共通となっている。
第29図は第28図のデバイスにおける電極パターンの平面図を示したものである。平面パターンは様々なパターンが可能である。第28図ではアーム短絡防止用回路に適用される素子領域を全素子領域のエッジ部に形成した例である。207がエミッタ電極、208がゲート電極、209が主コレクタ電極、299が補助コレクタ電極である。この補助コレクタ電極299がアーム短絡防止用に利用される。
【0071】
第30図はこの発明の第27実施例で、トーテムポール回路の下アーム側デバイスにマルチドレイン構造を持つ高耐圧nチャネルMOSFETを適用した回路例である。図27のマルチコレクタ構造のIGBTであるN81とフリーホイールダイオードであるD4をマルチドレイン構造の高耐圧nチャネルMOSFETであるN71に置き換えたものである。
【0072】
この回路例における上アーム側デバイス駆動回路1dは、この発明の一つである高耐圧pチャネルMOSFETであるP1を適用した回路構成となっている。またこの駆動回路1dはシフトレジスタ回路1aにP1等を含めた点線で示す領域の回路をいう。
マルチドレイン構造のnチャネルMOSFET(N71)のドレイン端子はDM端子とDS端子で構成されている。DM端子は出力端子OUTと接続した主電流を流す端子であり、DS端子は上アーム側デバイスであるN11のゲート端子と接続して、アーム短絡防止用デバイスとして動作するための端子である。この場合、DS端子とDS端子が接触する拡散層は低濃度の拡散層内に形成され、両拡散層は十分な距離を離して配置される。
【0073】
この回路の動作は第27図と同じである。
第31図はこの発明の第28実施例で、第27図の回路において、上アーム側デバイス駆動回路の高耐圧pチャネルMOSFETであるP1を高耐圧pnpトランジスタであるP11に置き換えた回路である。この回路では第27図の抵抗R3がP11のプルアップ抵抗RP になる。プルアップ抵抗RP とはこの抵抗で発生した電圧でpnpトランジスタが駆動させられる抵抗のことである。またこの回路では電圧分割用の抵抗R5は不要である。回路の動作は第27図と同じである。この回路では先に説明したように、上アーム側デバイス駆動回路1dに起因する主回路のアーム短絡を防止することができる。
【0074】
第32図は、この発明の第29実施例で、上アーム側デバイス駆動回路の消費電流低減を目的として、上アーム側デバイス駆動回路1dの前段に、N3と同一耐圧構造を有するデバイスN31を用いたミラー回路を含む定電流回路3fを接続した回路例である。この回路方式では数十kΩ程度の抵抗R4によって上アーム側デバイス駆動回路1dのN3に流れる電流を制御できる。
【0075】
この回路方式ではミラー回路を構成するデバイスのうちN3のチャネル幅をN31に対して小さくすることで上アーム側駆動回路の消費電流を増加させることなく、R4の調整による定電流回路部の遅延時間の改善ができる。
第33図はこの発明の第30実施例で、アーム短絡防止回路を示す。アーム短絡防止素子としてIGBT(N24)を用いる。このN24のコレクタ端子が上アーム側デバイスであるN11のゲート端子と接続され、N24のエミッタ端子およびゲート端子がグランドおよび下アーム側デバイスN21のゲート端子とそれぞれ接続され、下アーム側デバイスであるN21と並列に配置することでアーム短絡防止回路を構成している。この方式では、N24のオンと同時に上アーム側デバイスのエミッタ・ゲート間に配置されたD1を介してN24に電流を流すため、上アーム側デバイスであるN11のエミッタ電位が必ずゲート電位よりも高くなる。これにより下アーム側デバイスであるN21がオン状態の時には上アーム側デバイスであるN11がオンすることは通常ではない。
【0076】
しかしノイズなどで誤動作する恐れがあるために、図示するように2個のインバータINV1、INV2をN21のゲートに直列に接続して、回路的にN21のターンオン開始時間をN24に対して数n秒遅らせ、確実にアーム短絡を防止することが有効である。この開始時間はINV2の駆動能力で調整する。またこのインバータINV1、INV2を設ける方式はデバイスサイズによる調整よりも確実に遅延させることができる。また、この方式は第8実施例ないし第11実施例、第17実施例ないし第19実施例、第23実施例および第24実施例に適用しても勿論有効である。
【0080】
【発明の効果】
この発明によれば、トーテムポール回路の下アーム側デバイスをマルチコレクタ構造あるいはマルチドレイン構造とし、その一端を上アーム側デバイスのゲート端子と接続する。これにより下アーム側デバイスはアーム短絡防止用の素子も兼ね、下アーム側デバイスと並列に配置されるアーム短絡防止用の素子を取り除くことができる。よって、この方法によりアーム短絡の防止だけでなく出力段回路の占有面積も小さくすることが可能となる。
【0081】
また上アーム側デバイス駆動回路の課題に関しては、この駆動回路に高耐圧のpチャネル型デバイスを適用することで簡易な駆動回路を構成できる。
レベルシフト回路の消費電流はレベルシフト回路を構成する高耐圧nチャネルMOSFETのドレイン側に電流制限用高抵抗を接続することで低減できる。また高耐圧nチャネルMOSFETとこれと同一構造のデバイスを用いたミラー回路を含む定電流回路を組み込むことでも達成できる。
【0082】
上記の定電流回路を組み込む方式においては、ミラー回路を構成するデバイスのうち出力段回路側に接続された高耐圧nチャネルMOSFETのチャネル幅を小さくすることにより、上アーム側デバイス駆動回路の消費電流を増加させることなく定電流回路部の遅延時間を改善することが可能である。
高耐圧pチャネルMOSFETを適用した上アーム側デバイス駆動回路において、高耐圧pチャネルMOSFETを高耐圧pnpトランジスタに置き換えることもアーム短絡の防止に効果的である。
【図面の簡単な説明】
【図1】この発明の第1実施例で、高耐圧pチャネルMOSFETを定電流方式のレベルシフト回路の出力端子と接続した高耐圧パワーICの出力段回路図
【図2】この発明の第2実施例で、高耐圧pチャネルMOSFETを抵抗分割方式のレベルシフト回路の出力端子と接続した高耐圧パワーICの出力段回路図
【図3】この発明の第3実施例で、図1のトーテムポール回路の上アーム側のデバイスをIGBTであるN11に置き換えた回路図
【図4】この発明の第4実施例で、図1のトーテムポール回路の下アーム側のデバイスをIGBTであるN21に置き換えた回路図
【図5】この発明の第5実施例で、定電流方式のレベルシフト回路1aを適用し、図1のトーテムポール回路の上アーム側のデバイスおよび下アーム側のデバイスをIGBTに置き換えた回路図
【図6】この発明の第6実施例で、アーム短絡を防止したトーテムポール回路図
【図7】この発明の第7実施例で、図6のトーテムポール回路の上アーム側のデバイスをIGBTに置き換えた回路図
【図8】この発明の第8実施例で、アーム短絡防止用デバイスを低電位側の高耐圧nチャネルMOSFETに並列に配置した場合の回路図
【図9】この発明の第9実施例で、図8のトーテムポール回路の下アーム側のデバイスをIGBTに置き換えた回路図
【図10】この発明の第10実施例で、図8のトーテムポール回路の上アーム側のデバイスをIGBTに置き換えた回路図
【図11】この発明の第11実施例で、図9のトーテムポール回路の上アーム側のデバイスをIGBTに置き換えた回路図
【図12】この発明の第12実施例で、図3のトーテムポール回路の上アーム側のデバイスであるIGBTと並列に逆通電用のフリーホイールダイオードを配置した回路図
【図13】この発明の第13実施例で、図4のトーテムポール回路の下アーム側のデバイスであるIGBTと並列に逆通電用のフリーホイールダイオードを配置した回路図
【図14】この発明の第14実施例で、図5のトーテムポール回路の上下アームのIGBTにフリーホイールダイオードを配置した回路図
【図15】この発明の第15実施例で、図6のトーテムポール回路の下アーム側に逆通電用の高耐圧ダイオードを配置した回路図
【図16】この発明の第16実施例で、図7のトーテムポール回路の上下アーム側に逆通電用の高耐圧ダイオードを配置した回路図
【図17】この発明の第17実施例で、図9のトーテムポール回路の下アーム側のIGBTと並列に逆通電用のフリーホイールダイオードを配置した回路図
【図18】この発明の第18実施例で、図10のトーテムポール回路の上アーム側のIGBTであるN11と並列に逆通電用のフリーホイールダイオードであるD6を配置した回路図
【図19】この発明の第19実施例で、図11のトーテムポール回路の上下アームのIGBTに逆通電用のフリーホイールダイオードを配置した回路図
【図20】この発明の第20実施例で、図12のトーテムポール回路において、上アーム側のIGBTの逆通電用のフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOSFETを配置した場合の回路図
【図21】この発明の第21実施例で、図13のトーテムポール回路において、下アーム側のIGBTに逆通電用のフリーホイールダイオードの代わり第2補助高耐圧nチャネルMOSFETを配置した場合の回路図
【図22】この発明の第22実施例で、図14のトーテムポール回路において、上下アームの逆通電用デバイスとして配置したフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOSFETを配置した場合の回路図
【図23】この発明の第23実施例で、図17のトーテムポール回路において、下アーム側のIGBTの逆通電用のフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOFETを配置した場合の回路図
【図24】この発明の第24実施例で、図19のトーテムポール回路において、上下アームの逆通電用のフリーホイールダイオードの代わりに第2補助高耐圧nチャネルMOSFETを配置した場合の回路図
【図25】図20の上アーム側のIGBTと第2補助高耐圧nチャネルMOSFETをSOI基板を用いた誘電体分離基板上の1つの半導体領域に形成した場合の断面図
【図26】図25に示した素子の順バイアス導通時における電流分布をシミュレーションによって求めた図で、(a)は正孔電流分布図、(b)は電子電流分布図
【図27】この発明の第25実施例で、下アームのIGBTにマルチコレクタ構造を採用した高耐圧パワーICの出力段回路図
【図28】この発明の第26実施例で、図27のマルチコレクタ構造を持つ横形IGBTの断面構造の斜視図
【図29】第28図のデバイスにおける電極パターンの平面図
【図30】この発明の第27実施例で、トーテムポール回路の下アーム側デバイスにマルチドレイン構造を持つ高耐圧nチャネルMOSFETを適用した回路図
【図31】この発明の第28実施例で、第27図の回路において、上アーム側デバイス駆動回路の高耐圧pチャネルMOSFETであるP1を高耐圧pnpトランジスタであるP11に置き換えた回路図
【図32】この発明の第29実施例で、上アーム側デバイス駆動回路の前段に、N3と同一耐圧構造を有するデバイスN31を用いたミラー回路を含む定電流回路を接続した回路図
【図33】この発明の第30実施例で、アーム短絡防止回路図
【図34】従来のトーテムポール回路を含む高耐圧ICの出力段回路図
【図35】従来のプッシュプル回路を含む高耐圧ICの出力段回路図
【符号の説明】
N1 高耐圧nチャネルMOSFET
N11 IGBT
N12 高耐圧nチャネルMOSFET
N2 高耐圧nチャネルMOSFET
N21 IGBT
N22 高耐圧nチャネルMOSFET
N23 高耐圧nチャネルMOSFET
N24 IGBT
N3 高耐圧nチャネルMOSFET
N31 高耐圧nチャネルMOSFET
N4 高耐圧nチャネルMOSFET
N5 低耐圧nチャネルMOSFET
N6 高耐圧nチャネルMOSFET
N71 マルチドレイン構造の高耐圧nチャネルMOSFET
N81 マルチドレイン構造の高耐圧IGBT
P1 高耐圧pチャネルMOSFET
P2 低耐圧pチャネルMOSFET
P3 低耐圧pチャネルMOSFET
P4 高耐圧pチャネルMOSFET
P11 pnpトランジスタ
R1 抵抗体
R2 抵抗体
R3 抵抗体
R4 抵抗体
R5 抵抗体
R6 抵抗体
D1 保護用のダイオード
D2 保護用のダイオード
D3 第1補助ダイオード
D4 第2補助ダイオード(フリーホイールダイオード)
D5 寄生ダイオード
D6 フリーホイールダイオード
D7 寄生ダイオード
D8 寄生ダイオード
D9 寄生ダイオード
VDH 高電圧側電源
VDL 低電圧側電源
VL レベルシフト回路用外部電源
IN1 上アーム側入力端子
IN2 下アーム側入力端子
OUT 出力端子
INV1 インバータ1
INV2 インバータ2
1a 定電流方式のレベルシフト回路
1b 抵抗分割方式のレベルシフト回路
1c 従来のレベルシフト回路
1d 上アーム側デバイス駆動回路
2a トーテムポール回路
2b トーテムポール回路
2c トーテムポール回路
2d プッシュプル回路
3 第1または第2導電形半導体基板
3f ミラー回路を含む定電流回路
4 貼り合わせ酸化膜
5 第1導電形基板
50 貼り合わせ基板
6 第2導電形ベース領域
7 第2導電形コンタクト領域
8a 第1導電形ソース領域
8b 第1導電形エミッタ領域
9 エミッタ電極
10 ゲート電極
11 第1導電形バッファ領域
12 第1導電形ドレイン領域
13 第2導電形コレクタ領域
14a ドレイン電極
14b コレクタ電極
15 側壁酸化膜
16 多結晶半導体
17 トレンチ分離領域
ih 正孔電流
ie 電子電流
21、23〜25、32、34、48 ゲート部
27、28、30、33、36、40、46、61 ドレイン部
22、22a、29、29a、38、42、47 ソース部
26 レベルシフト回路の出力部子
31 接続点
35、39、43、45 カソード部
36、40 コレクタ部
37、41、44 アノード部
38、42 エミッタ部
100 エミッタ(ソース)領域
101 ドレイン領域
102 コレクタ領域
110 MOSFET領域
111 IGBT領域
201 第1導電形基板
202 ベース領域
203 ソース領域
204 コンタクト領域
205 バッファ領域
206 主コレクタ領域
266 補助コレクタ領域
207 エミッタ電極
208 ゲート電極
209 主コレクタ電極
299 補助コレクタ電極
CM端子 主コレクタ端子
CS端子 補助コレクタ端子
DM端子 主ドレイン端子
DS端子 補助ドレイン端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an output stage circuit of a high withstand voltage power IC which is a circuit for driving an inverter load, a plasma display panel (the load is a discharge tube) and the like, and is constituted by a level shift circuit and a totem pole circuit.
[0002]
[Prior art]
In recent years, due to advances in isolation technologies such as junction isolation and dielectric isolation, high voltage devices such as diodes, insulated gate bipolar transistors (hereinafter abbreviated as IGBTs), MOSFETs, and their drive, control, and protection circuits are integrated into a single silicon substrate. The development of high-voltage power ICs integrated on top has become active. In particular, the progress of dielectric isolation technology combining bonded substrates (hereinafter abbreviated as SOI) and trench technology enables the integration of multiple high-voltage bipolar devices and unipolar devices, greatly increasing the field of application of power ICs. Expanded. For example, a totem pole circuit to which a high-voltage insulated gate bipolar device such as an IGBT is applied and an integrated circuit in which the totem pole circuits are combined in multiple stages are formed on one chip.
[0003]
FIG. 34 shows an output stage circuit of a high voltage IC including a conventional totem pole circuit. This circuit comprises a totem pole circuit 2a composed of two high breakdown voltage n-channel MOSFETs N1 and N2 and a conventional level shift circuit 1c for driving the gate of N1 which is a high breakdown voltage n channel MOSFET on the high potential side. ing. The totem pole circuit 2a is widely applicable to inverter ICs for driving motors, display driving ICs, and the like. This level shift circuit 1c requires a low-voltage separate power source VL in addition to N7, which is a high breakdown voltage n-channel MOSFET, high resistors R2, R3, R6, and P3, which is a low breakdown voltage p-channel MOSFET.
[0004]
FIG. 35 shows an output stage circuit of a high voltage IC including a conventional push-pull circuit. The difference from the totem pole circuit 2a is that the high potential side (the upper arm side) is formed of a high breakdown voltage p-channel type device instead of a high breakdown voltage n channel type. The withstand voltage p-channel device is composed of P4 which is a high withstand voltage p-channel MOSFET. By using the p-channel type device and the n-channel type device in this way, the reference potential of the gate drive power supply can be matched with the potential of the output terminal, and the gate drive circuit on the upper arm side including the level shift circuit 1a is simplified. Can be
[0005]
[Problems to be solved by the invention]
However, in FIG. 34, there is a problem that this level shift circuit requires a separate power source VL. For example, if there are few output stage circuits such as a three-phase inverter IC, the arrangement of the separate power source does not matter so much. However, although not shown in the figure, such as a display driver IC, a charge pump is used instead of this level shift circuit. A circuit may be used, and when several tens of output stage circuits are required, it becomes a big problem. In the totem pole circuit, the upper arm device and the lower arm side (that is, the low potential side) device use the same type of n-channel device, so a so-called arm short circuit in which the upper and lower arms are simultaneously turned on is likely to occur. There arises a problem that measures to prevent this arm short circuit must be taken. In addition, since a reverse current flows in the devices constituting the totem pole circuit depending on the state of the load, it is necessary to take a measure for flowing the reverse current. In particular, this problem occurs when an IGBT is used.
[0006]
On the other hand, in FIG. 35, the high-breakdown-voltage p-channel MOSFET constituting the push-pull circuit through which the main current flows is inferior in current-carrying capacity compared to the n-channel device because of the p-channel device. Therefore, in order to pass a current having the same magnitude as that of the high-voltage n-channel MOSFET of the lower arm, the current-carrying area must be increased. The increase in the area exceeds the effect of simplifying the gate driving circuit, resulting in a problem that the chip size is increased and the chip cost is increased as compared with the totem pole circuit.
[0007]
An object of the present invention is to provide an output stage circuit of a high voltage power IC that solves the above-described problems, eliminates the need for a separate power supply, is unlikely to cause an arm short circuit, can carry a reverse current, and can reduce the chip size. There is to do.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a totem pole circuit in which a source part of a high voltage n-channel MOSFET on the high potential side and a drain part of a high voltage n channel MOSFET on the low potential side are connected, and the connection point serves as an output terminal. In the output stage circuit of the high voltage power IC in which the high voltage side high breakdown voltage n-channel MOSFET is driven by the level shift circuit, the output part of the level shift circuit and the gate part of the high voltage p channel MOSFET are connected, A first resistor is connected between the gate portion of the high breakdown voltage n-channel MOSFET on the high potential side and the drain portion of the high breakdown voltage p channel MOSFET, and the source portion of the high breakdown voltage p channel MOSFET is connected to the high potential side of the power supply. The gate portion of the high-voltage n-channel MOSFET on the high potential side is connected to one end of the second resistor and the cathode portion of the diode. The source portion of the high-voltage side high-voltage n-channel MOSFET is connected to the other end of the second resistor and the anode portion of the diode, and the drain portion of the low-potential side n-channel MOSFET is connected to the first drain portion and the second drain portion. Drain2 independent multi-drain sectionsThe first drain part for flowing the main current is connected to the source part of the high-voltage side high-voltage n-channel MOSFET, and the second drain part for flowing a part of the main current is the gate of the n-channel MOSFET on the high-potential side It is set as the structure connected with a part.
[0009]
A totem pole circuit in which the source portion of the high voltage n-channel MOSFET on the high potential side and the drain portion of the high voltage n channel MOSFET on the low potential side are connected, and the connection point serves as an output terminal. In an output stage circuit of a high breakdown voltage power IC in which a high breakdown voltage n-channel MOSFET on the high potential side is driven, the output section of the level shift circuit and the gate section of the high breakdown voltage p-channel MOSFET are connected to each other. The gate portion of the channel MOSFET and the drain portion of the high breakdown voltage p-channel MOSFET are directly connected, the source portion of the high breakdown voltage p-channel MOSFET is connected to the high potential side of the power supply, and the gate portion of the high breakdown voltage n channel MOSFET on the high potential side And one end of the second resistor and the cathode of the diode are connected, and a high breakdown voltage n-channel M on the high potential side The source part of the SFET is connected to the other end of the second resistor and the anode part of the diode, and the drain part of the n-channel MOSFET on the low potential side is two independent multi-drains of the first drain part and the second drain part. The first drain part for flowing the main current is connected to the source part of the high-voltage side high-breakdown-voltage n-channel MOSFET, and the second drain part for flowing a part of the main current is connected to the high-potential-side n-channel MOSFET. It is configured to be connected to the gate unit.
[0010]
Further, the high breakdown voltage p-channel MOSFET may be replaced with a high breakdown voltage pnp transistor.
The high potential side n-channel MOSFET may be replaced with an n-channel IGBT and a free wheel diode.
[0011]
In addition, the low-potential side n-channel MOSFET is replaced with an n-channel IGBT and a freewheel diode, and the collector of the n-channel IGBT is composed of two independent first collector portions and a multi-collector portion of a second collector portion. Is connected to the source portion of the high breakdown voltage n-channel MOSFET on the high potential side, and is connected to the gate portion of the n channel MOSFET on the high potential side. It is good.
[0012]
Also, the high-potential side n-channel MOSFET is replaced with an n-channel IGBT and a free wheel diode, and the low potential side n-channel MOSFET is replaced with an n-channel IGBT and a free wheel diode. The first collector section and the second collector section are multi-collector sections, and the first collector section for flowing the main current is connected to the emitter section of the high-voltage n-channel IGBT on the high potential side so that a part of the main current flows. The second collector portion may be connected to the gate portion of the n-channel IGBT on the high potential side.
[0013]
Also, the low-potential side n-channel MOSFET is replaced with an n-channel IGBT and a free wheel diode,
The n-channel IGBT on the low potential side
A base region of the second conductivity type formed on the surface layer of the first conductivity type substrate, a source region and a second conductivity type contact region of the first conductivity type formed on the surface layer of the base region, and a source region and a contact An emitter electrode in contact with the region; a gate electrode formed on the base region sandwiched between the source region and the substrate via a gate insulating film; and a first layer formed on the surface layer of the substrate apart from the base region. A conductivity type buffer region, a second conductivity type main collector region and a second conductivity type auxiliary collector region formed at a predetermined distance in the buffer region, a main collector electrode in contact with the main collector region, and an auxiliary An auxiliary collector electrode in contact with the collector region, the main collector electrode is connected to the source portion of the high-voltage n-channel MOSFET on the high potential side, and the auxiliary collector electrode is on the high potential side It may be configured to be connected to the gate portion of the channel MOSFET.
[0014]
Further, the high-potential side n-channel MOSFET is replaced with an n-channel IGBT and a freewheel diode, and the low-potential side n-channel MOSFET is replaced with an n-channel IGBT and a freewheel diode.
The n-channel IGBT on the low potential side
A base region of the second conductivity type formed on the surface layer of the first conductivity type substrate, a source region and a second conductivity type contact region of the first conductivity type formed on the surface layer of the base region, and a source region and a contact An emitter electrode in contact with the region; a gate electrode formed on the base region sandwiched between the source region and the substrate via a gate insulating film; and a first layer formed on the surface layer of the substrate apart from the base region. A conductivity type buffer region, a second conductivity type main collector region and a second conductivity type auxiliary collector region formed at a predetermined distance in the buffer region, a main collector electrode in contact with the main collector region, and an auxiliary An auxiliary collector electrode in contact with the collector region, the main collector electrode is connected to the emitter portion of the high breakdown voltage n-channel IGBT on the high potential side, and the auxiliary collector electrode is n on the high potential side It may be configured to be connected to the gate of the Yaneru IGBT.
[0015]
In addition, it is effective that the level shift circuit has a current limiting high resistance connected in series to the drain of the high voltage n-channel MOSFET constituting the circuit. In this way, the current consumption of the level shift circuit constituting the high potential side device driving circuit can be reduced by connecting the current limiting high resistance to the drain of the high voltage n-channel MOSFET.
[0016]
In addition, the level shift circuit may include a constant current circuit including a mirror circuit including a high breakdown voltage n-channel MOSFET and another high breakdown voltage n-channel MOSFET having the same breakdown voltage structure as the MOSFET. Further, the level shift circuit has a constant current circuit including a mirror circuit composed of a high breakdown voltage n-channel MOSFET and another high breakdown voltage n-channel MOSFET having the same breakdown voltage structure as the MOSFET, It is effective if the channel widths of the high breakdown voltage n-channel MOSFETs are different.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a first embodiment of the present invention, which is an output stage circuit of a high breakdown voltage power IC in which a high breakdown voltage p-channel MOSFET is connected to an output terminal of a constant current type level shift circuit.
In FIG. 1, the output terminal of the constant current type level shift circuit 1a is connected to the gate portion 21 of P1, which is a high breakdown voltage p-channel MOSFET, and the drain portion 27 of P1 constitutes a totem pole circuit via a high resistor R2. It is connected to the gate portion 23 of N1, which is a high voltage n-channel MOSFET on the high potential side (upper arm side). The level shift circuit includes three n-channel MOSFETs N3, N4, and N5, a high-resistance element R4, and a low-breakdown-voltage p-channel MOSFET P2. This circuit is called a constant current circuit, a so-called current mirror circuit. Here, N3 is a high voltage element. N4 is an element having the same specifications as N3. The resistors R3 and R4 have a resistance value of several tens of kΩ, R4 suppresses the current value flowing through the constant current circuit, and R3 suppresses the gate drive voltage of P1. Zener diode D2 connected in parallel with R3 suppresses the gate overvoltage generated at R3. The input terminal IN1 of the level shift circuit is connected to the
[0030]
The operation of this level shift circuit is as follows. An input signal for driving N1 of the upper arm of the totem pole circuit is inputted from the input terminal IN1 to the
[0031]
As described above, by connecting P1, which is a high-breakdown-voltage p-channel MOSFET, with the output terminal 26 of the level shift circuit 1a, the separate power source VL described in the prior art becomes unnecessary.
FIG. 2 shows a second embodiment of the present invention, which is an output stage circuit of a high breakdown voltage power IC in which a high breakdown voltage p-channel MOSFET is connected to an output terminal of a resistance division type level shift circuit.
[0032]
In FIG. 2, the difference from FIG. 1 is that the gate driving of P1 is performed by applying a resistance division type
[0033]
In this circuit, when an input signal for driving N1 of the totem pole circuit 2a is input from N1 to N6, a current flows through R3, and P1 is driven by the voltage drop of R3. The subsequent operation is the same as in FIG.
FIG. 3 is a circuit diagram showing a third embodiment of the present invention, in which the device on the upper arm side of the totem pole circuit 2a of FIG. 1 is replaced with N11 which is an IGBT.
[0034]
In FIG. 3, the operation of this circuit is the same as in FIG. Note that a voltage-driven thyristor or the like can be applied instead of the IGBT. In this circuit, there is no problem even if a resistance-division type
[0035]
FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention in which the device on the lower arm side of the totem pole circuit of FIG. 1 is replaced with N21 which is an IGBT.
In FIG. 4, the operation of this circuit is the same as in FIG. Note that a voltage-driven thyristor or the like can be applied instead of the IGBT. In this circuit, the constant current type level shift circuit 1a is applied, but there is no problem even if the resistance voltage division type
[0036]
FIG. 5 is a circuit diagram in which a constant current type level shift circuit 1a is applied and a device on the upper arm side and a device on the lower arm side of the totem pole circuit in FIG. is there.
In FIG. 5, the operation of this circuit is the same as in FIG. Note that a voltage-driven thyristor or the like can be applied instead of the IGBT. Further, there is no problem even if the
[0037]
FIG. 6 is a totem pole circuit diagram in which the arm short circuit is prevented in the sixth embodiment of the present invention.
In FIG. 6, in the
[0038]
FIG. 7 is a circuit diagram showing a seventh embodiment of the present invention in which the device on the upper arm side of the
In FIG. 7, the operation of this circuit is the same as in FIG. A voltage drive thyristor or the like can be applied instead of the IGBT. By doing so, the current capacity can be increased.
[0039]
FIG. 8 is a circuit diagram of an eighth embodiment of the present invention in which an arm short-circuit prevention device is arranged in parallel with N2 which is a high voltage n-channel MOSFET on the low potential side.
In FIG. 8, the arm short-circuit prevention device is N22 which is a first auxiliary high breakdown voltage n-channel MOSFET, and the drain portion 33 of this N22 is connected to the gate portion 23 of N1 which is a high breakdown voltage n-channel MOSFET on the upper arm side. , N22 gate portion 34 is connected to
[0040]
FIG. 9 is a circuit diagram showing a ninth embodiment of the present invention in which the device on the lower arm side of the totem pole circuit 2a of FIG. 8 is replaced with an IGBT.
In FIG. 9, the operation of this circuit is the same as in FIG. Note that a voltage-driven thyristor or the like can be applied instead of the IGBT.
FIG. 10 is a circuit diagram showing a tenth embodiment of the present invention in which the upper arm side device of the totem pole circuit 2a of FIG. 8 is replaced with an IGBT.
[0041]
In FIG. 10, the operation of this circuit is the same as in FIG. Note that a voltage-driven thyristor or the like can be applied instead of the IGBT.
FIG. 11 is a circuit diagram in which the device on the upper arm side of the totem pole circuit of FIG. 9 is replaced with an IGBT according to an eleventh embodiment of the present invention.
In FIG. 11, the operation of this circuit is the same as in FIG. Note that a voltage-driven thyristor or the like can be applied instead of the IGBT.
[0042]
FIG. 12 shows a twelfth embodiment of the present invention, which is a circuit diagram in which a free-wheeling diode for reverse energization is arranged in parallel with the IGBT which is the upper arm device of the totem pole circuit 2a of FIG.
In FIG. 12, the
[0043]
FIG. 13 shows a thirteenth embodiment of the present invention, which is a circuit diagram in which a free-wheeling diode for reverse energization is arranged in parallel with an IGBT which is a device on the lower arm side of the totem pole circuit of FIG.
In FIG. 13, the
[0044]
FIG. 14 is a circuit diagram showing a fourteenth embodiment of the present invention in which free wheel diodes are arranged in the IGBTs of the upper and lower arms of the totem pole circuit of FIG.
In FIG. 14, the
[0045]
FIG. 15 shows a fifteenth embodiment of the present invention, which is a circuit diagram in which a high voltage diode for reverse energization is arranged on the lower arm side of the totem pole circuit of FIG.
In FIG. 15, the
[0046]
FIG. 16 shows a sixteenth embodiment of the present invention, which is an example in which high-voltage diodes for reverse energization are arranged on the upper and lower arms of the totem pole circuit of FIG.
In FIG. 16, the
[0047]
FIG. 17 shows a seventeenth embodiment of the present invention, which is a circuit diagram in which a free-wheeling diode for reverse energization is arranged in parallel with the IGBT on the lower arm side of the totem pole circuit of FIG.
In FIG. 17, the
[0048]
FIG. 18 is a circuit diagram showing an 18th embodiment of the present invention in which D6, which is a free-wheeling diode for reverse conduction, is arranged in parallel with N11 which is the IGBT of the upper arm of the totem pole circuit of FIG.
In FIG. 18, the
[0049]
FIG. 19 shows a nineteenth embodiment of the present invention, which is an example in which free-wheeling diodes for reverse energization are arranged on the IGBTs of the upper and lower arms of the totem pole circuit of FIG.
In FIG. 19, the
[0050]
FIG. 20 shows a twentieth embodiment of the present invention. In the totem pole circuit of FIG. 12, a circuit diagram in which a second auxiliary high voltage n-channel MOSFET is arranged in place of a free wheel diode for reverse energization of the IGBT of the upper arm. It is.
In FIG. 20, a reverse current can flow through the parasitic diode D8 of N12 which is the second auxiliary high breakdown voltage n-channel MOSFET on the upper arm side, and a current can flow through N11 and N12 during forward energization. The current-carrying capacity is improved as compared with the case where the free wheel diode D6 of FIG. 19 is arranged. Since a reverse current can flow through D9, which is a parasitic diode of N2, on the lower arm side, there is no need to newly dispose a free wheel diode for reverse conduction.
[0051]
FIG. 21 shows a twenty-first embodiment of the present invention. In the totem pole circuit of FIG. 13, a second auxiliary high breakdown voltage n-channel MOSFET is arranged in place of a reverse-wheeling freewheel diode in the lower arm IGBT. is there.
In FIG. 21, the reverse current on the lower arm side can be passed through the parasitic diode (D7) of N23 which is the second auxiliary high breakdown voltage n-channel MOSFET. The
[0052]
FIG. 22 shows a twenty-second embodiment of the present invention. In the totem pole circuit of FIG. 14, a circuit in which a second auxiliary high breakdown voltage n-channel MOSFET is arranged instead of a free wheel diode arranged as a reverse energization device for upper and lower arms. FIG.
In FIG. 22, the reverse current of the upper and lower arms can be passed through parasitic diodes (D8, D7) of N12 and N23 which are the second auxiliary high breakdown voltage n-channel MOSFETs.
[0053]
The drain part 61 of N12 is connected to the
The
[0054]
FIG. 23 shows a twenty-third embodiment of the present invention. In the totem pole circuit of FIG. 17, a circuit diagram in which a second auxiliary high-breakdown-voltage n-channel MOFET is arranged instead of a free wheel diode for reverse conduction of the lower arm IGBT. It is.
In FIG. 23, the reverse current on the lower arm side can be passed through the parasitic diode (D7) of N23 which is the second auxiliary high breakdown voltage n-channel MOSFET.
[0055]
The connection between N23 and N21, which is the IGBT of the lower arm, is the same as in FIG. Since N23 operates in synchronization with N21, the current-carrying capacity during forward conduction on the lower arm side is improved as compared with the case where D4 which is a freewheel diode is arranged. Since a reverse current can flow through the N1 parasitic diode (D5), which is a high-breakdown-voltage n-channel MOSFET of the upper arm, it is not necessary to newly provide a reverse-wheeling freewheel diode.
[0056]
FIG. 24 is a circuit diagram showing a twenty-fourth embodiment of the present invention in which a second auxiliary high breakdown voltage n-channel MOSFET is disposed in place of the free wheel diode for reverse energization of the upper and lower arms in the totem pole circuit of FIG. .
In FIG. 24, the reverse currents of the upper and lower arms can be passed through the parasitic diodes (D8, D7) of N12 and N23 which are the second auxiliary high breakdown voltage n-channel MOSFETs.
[0057]
The connection between N12 and N11 which is the IGBT of the upper arm is the same as that in FIG. Since N12 operates in synchronization with N11, the current-carrying capability during forward conduction on the upper arm side is improved as compared with the case where only the freewheel diode D6 of FIG. 19 is arranged.
The connection between N23 and N21 which is the IGBT of the lower arm is the same as in FIG. Since No. 23 operates in synchronization with N21, the current-carrying capacity at the time of forward conduction on the lower arm side is improved as compared with the case where only the freewheel diode D4 of FIG. 19 is arranged.
[0058]
25 is a cross-sectional view of the case where the upper arm IGBT (N11) and the second auxiliary high breakdown voltage n-channel MOSFET (N12) in FIG. 20 are formed in one semiconductor region on a dielectric isolation substrate using an SOI substrate. .
In FIG. 25, a first conductivity
[0059]
A second conductivity type base region 6 is formed on the surface layer of the first conductivity
[0060]
Since the upper arm IGBT N11 and the second auxiliary high breakdown voltage n-channel MOSFET N12 can make the
In this structure, the emitter region 8a of the adjacent IGBT portion and the
[0061]
This method can also be applied to a freewheeling diode arranged for reverse energization. In this case, the emitter region of the adjacent IGBT portion and the anode region of the diode portion are shared. The collector electrode of the IGBT part and the cathode electrode of the diode part are connected by wiring.
26A and 26B are diagrams obtained by simulating the current distribution when the element shown in FIG. 25 is forward-biased. FIG. 26A is a hole current distribution diagram, and FIG. 26B is an electron current distribution diagram.
[0062]
In FIG. 26, the right half is the IGBT region 111 and the left half is the
[0063]
FIG. 27 is a twenty-fifth embodiment of the present invention and shows an output stage circuit of a high voltage power IC employing a multi-collector structure for the lower arm IGBT. This replaces N1 which is the n-channel MOSFET of the upper arm in FIG. 2 with N11 which is an IGBT and D6 which is a freewheel diode, and N2 which is an n-channel MOSFET of the lower arm is N81 which is a multi-collector IGBT and a freewheel. The diode is replaced with D4. The multi-collector is composed of a CM part which is a main collector part for supplying a main current and a CS part which is an auxiliary collector part for dividing a main current. The main collector terminal is the CM terminal and the auxiliary collector terminal is the CS terminal. The CM terminal is a terminal for flowing a main current connected to the output terminal OUT, and the CS terminal is a terminal used for preventing arm short circuit by connecting to the gate portion of N11. The IGBT is of course an n-channel type.
[0064]
The operation of this circuit will be described. When N81 is turned on, current flows into N81 via the CM terminal and the CS terminal. The current passing through the CM terminal passes through the Zener diode of D1. Therefore, the emitter potential of N11 is always higher than the gate potential by the voltage drop of D1. For this reason, the gate voltage of N11 is suppressed below the emitter potential, and N11 is not turned on when N81 is in the on state. Thereby, an arm short circuit can be prevented.
[0065]
In addition, since N81 having a small on-resistance is used as an element that also serves to prevent a short circuit, even when a short circuit current is generated via P1, an increase in the gate potential of N11 due to a voltage drop of N81 can be suppressed to a low level. Therefore, the short circuit current via P1 does not cause an arm short circuit between N81 and N11 of the main circuit.
Next, the operation of the upper arm side device drive circuit including the level shift circuit will be described. When a signal for operating N11, which is the upper arm device of the totem pole circuit 2a, is input to N6, the current flowing through N6 flows through the resistor R3, thereby turning on P1. A gate voltage for driving N11 is generated by the current flowing through P1 and the resistor R1.
[0066]
Here, the Zener diode D1 is necessary to suppress the rise of the emitter-gate potential of N11. The resistor R2 is a resistor that controls the gate charging speed of N11. Since this resistance value is adjusted according to the circuit characteristics, there is no problem even if it is short-circuited. The resistor R5 connected in series with the resistor R3 to the drain terminal of the high breakdown voltage n-channel MOSFET (N6) of the upper arm side device drive circuit suppresses the current consumption of the upper arm side device drive circuit in addition to the meaning of voltage division. Also works. Usually, this resistance is about several MΩ.
[0067]
FIG. 28 shows a cross-sectional structure of a lateral IGBT having the multi-collector structure of FIG. 27 according to the twenty-sixth embodiment of the present invention.
Although a horizontal structure is shown in FIG. 28, it is necessary to adopt a horizontal structure in order to configure a power IC in which a large number of output stage circuits using a totem pole circuit are integrated on one chip.
[0068]
This device structure will be described. A substrate to which an SOI substrate or a bonded separation substrate is applied is referred to as a first
[0069]
A
[0070]
Note that each element constituted by the
FIG. 29 shows a plan view of an electrode pattern in the device of FIG. The plane pattern can be various patterns. FIG. 28 shows an example in which the element region applied to the arm short circuit prevention circuit is formed at the edge portion of the entire element region. 207 is an emitter electrode, 208 is a gate electrode, 209 is a main collector electrode, and 299 is an auxiliary collector electrode. The
[0071]
FIG. 30 shows a twenty-seventh embodiment of the present invention, which is a circuit example in which a high breakdown voltage n-channel MOSFET having a multi-drain structure is applied to the lower arm side device of the totem pole circuit. 27 is obtained by replacing N81, which is an IGBT having a multi-collector structure, and D4, which is a free wheel diode, with N71, which is a high-breakdown-voltage n-channel MOSFET having a multi-drain structure.
[0072]
The upper arm
The drain terminal of the multi-drain n-channel MOSFET (N71) is composed of a DM terminal and a DS terminal. The DM terminal is a terminal for flowing a main current connected to the output terminal OUT, and the DS terminal is a terminal for connecting to the gate terminal of N11 which is the upper arm side device and operating as an arm short-circuit prevention device. In this case, the diffusion layer where the DS terminal and the DS terminal are in contact is formed in the low-concentration diffusion layer, and the two diffusion layers are arranged at a sufficient distance.
[0073]
The operation of this circuit is the same as in FIG.
FIG. 31 shows a twenty-eighth embodiment of the present invention, which is a circuit in which P1 which is a high breakdown voltage p-channel MOSFET of the upper arm side device drive circuit is replaced with P11 which is a high breakdown voltage pnp transistor in the circuit of FIG. In this circuit, the resistor R3 in FIG. 27 becomes the pull-up resistor RP of P11. The pull-up resistor RP is a resistor that drives the pnp transistor with the voltage generated by this resistor. In this circuit, the voltage dividing resistor R5 is unnecessary. The operation of the circuit is the same as in FIG. As described above, this circuit can prevent the arm short circuit of the main circuit caused by the upper arm
[0074]
FIG. 32 shows a twenty-ninth embodiment of the present invention in which a device N31 having the same breakdown voltage structure as that of N3 is used in the preceding stage of the upper arm
[0075]
In this circuit system, the delay time of the constant current circuit unit by adjusting R4 without increasing the current consumption of the upper arm side drive circuit by making the channel width of N3 smaller than N31 in the devices constituting the mirror circuit. Can be improved.
FIG. 33 shows an arm short circuit prevention circuit according to a thirtieth embodiment of the present invention. IGBT (N24) is used as an arm short circuit prevention element. The collector terminal of N24 is connected to the gate terminal of N11 which is the upper arm side device, and the emitter terminal and gate terminal of N24 are connected to the ground and the gate terminal of the lower arm side device N21, respectively, and N21 which is the lower arm side device. The arm short circuit prevention circuit is configured by arranging them in parallel. In this system, since the current flows to N24 through D1 disposed between the emitter and gate of the upper arm side device simultaneously with the turning on of N24, the emitter potential of N11 which is the upper arm side device is always higher than the gate potential. Become. Thus, it is not normal for N11, which is the upper arm side device, to turn on when N21, which is the lower arm side device, is in the on state.
[0076]
However, since there is a risk of malfunction due to noise or the like, two inverters INV1 and INV2 are connected in series to the gate of N21 as shown in the figure, and the turn-on start time of N21 is several n seconds with respect to N24 in terms of circuit. It is effective to delay and reliably prevent arm short circuit. This start time is adjusted by the drive capability of INV2. Further, the method of providing the inverters INV1 and INV2 can be delayed more reliably than the adjustment by the device size. Of course, this system is also effective when applied to the eighth to eleventh embodiments, the seventeenth to nineteenth embodiments, the twenty-third and twenty-fourth embodiments.
[0080]
【The invention's effect】
According to this invention,The lower arm side device of the totem pole circuit has a multi-collector structure or a multi-drain structure, and one end thereof is connected to the gate terminal of the upper arm side device. As a result, the lower arm side device also serves as an element for preventing arm short circuit, and an element for preventing arm short circuit arranged in parallel with the lower arm side device can be removed. Therefore, this method not only prevents arm short-circuiting but also reduces the area occupied by the output stage circuit.
[0081]
As for the problem of the upper arm side device drive circuit, a simple drive circuit can be configured by applying a p-channel device having a high breakdown voltage to this drive circuit.
The current consumption of the level shift circuit can be reduced by connecting a high resistance for current limiting to the drain side of the high voltage n-channel MOSFET constituting the level shift circuit. It can also be achieved by incorporating a constant current circuit including a high breakdown voltage n-channel MOSFET and a mirror circuit using a device having the same structure.
[0082]
In the system incorporating the above constant current circuit, the current consumption of the upper arm side device drive circuit is reduced by reducing the channel width of the high-breakdown-voltage n-channel MOSFET connected to the output stage circuit side among the devices constituting the mirror circuit. It is possible to improve the delay time of the constant current circuit portion without increasing.
In the upper arm side device drive circuit to which the high breakdown voltage p-channel MOSFET is applied, replacing the high breakdown voltage p-channel MOSFET with a high breakdown voltage pnp transistor is also effective in preventing arm short circuit.
[Brief description of the drawings]
FIG. 1 is an output stage circuit diagram of a high withstand voltage power IC in which a high withstand voltage p-channel MOSFET is connected to an output terminal of a constant current type level shift circuit in a first embodiment of the present invention;
FIG. 2 is an output stage circuit diagram of a high breakdown voltage power IC in which a high breakdown voltage p-channel MOSFET is connected to an output terminal of a resistance division type level shift circuit in a second embodiment of the present invention;
3 is a circuit diagram in which a device on the upper arm side of the totem pole circuit of FIG. 1 is replaced with N11 which is an IGBT in the third embodiment of the present invention.
4 is a circuit diagram in which the device on the lower arm side of the totem pole circuit of FIG. 1 is replaced with N21 which is an IGBT in the fourth embodiment of the present invention.
5 is a circuit diagram in which a constant current type level shift circuit 1a is applied and a device on the upper arm side and a device on the lower arm side of the totem pole circuit in FIG. 1 are replaced with IGBTs in a fifth embodiment of the present invention.
FIG. 6 is a totem pole circuit diagram in which arm short circuit is prevented in the sixth embodiment of the present invention;
7 is a circuit diagram in which the device on the upper arm side of the totem pole circuit of FIG. 6 is replaced with an IGBT in the seventh embodiment of the present invention.
FIG. 8 is a circuit diagram in the case where an arm short-circuit prevention device is arranged in parallel to a low voltage side high breakdown voltage n-channel MOSFET in an eighth embodiment of the present invention;
9 is a circuit diagram in which a device on the lower arm side of the totem pole circuit of FIG. 8 is replaced with an IGBT in the ninth embodiment of the present invention.
10 is a circuit diagram in which the device on the upper arm side of the totem pole circuit of FIG. 8 is replaced with an IGBT in the tenth embodiment of the present invention.
11 is a circuit diagram in which the device on the upper arm side of the totem pole circuit of FIG. 9 is replaced with an IGBT in the eleventh embodiment of the present invention.
12 is a circuit diagram in which a free-wheeling diode for reverse energization is arranged in parallel with an IGBT which is a device on the upper arm side of the totem pole circuit of FIG. 3 in the twelfth embodiment of the present invention.
13 is a circuit diagram of a thirteenth embodiment of the present invention in which a free-wheeling diode for reverse energization is arranged in parallel with an IGBT which is a device on the lower arm side of the totem pole circuit of FIG. 4;
14 is a circuit diagram in which free wheel diodes are arranged in the IGBTs of the upper and lower arms of the totem pole circuit of FIG. 5 in the fourteenth embodiment of the present invention.
15 is a circuit diagram in which a high breakdown voltage diode for reverse energization is arranged on the lower arm side of the totem pole circuit of FIG. 6 in the fifteenth embodiment of the present invention.
16 is a circuit diagram in which a high voltage diode for reverse energization is arranged on the upper and lower arm sides of the totem pole circuit of FIG. 7 in the sixteenth embodiment of the present invention.
FIG. 17 is a circuit diagram in which a reverse-wheeling freewheel diode is arranged in parallel with the IGBT on the lower arm side of the totem pole circuit of FIG. 9 in the seventeenth embodiment of the present invention;
18 is a circuit diagram in which D6, which is a free-wheeling diode for reverse energization, is arranged in parallel with N11 which is an IGBT on the upper arm side of the totem pole circuit of FIG. 10 in the eighteenth embodiment of the present invention.
19 is a circuit diagram in which a reverse-wheeling freewheel diode is arranged in the IGBT of the upper and lower arms of the totem pole circuit of FIG. 11 in the nineteenth embodiment of the present invention.
20 shows a twentieth embodiment of the present invention in which a second auxiliary high voltage n-channel MOSFET is arranged in place of the freewheel diode for reverse current conduction of the IGBT on the upper arm side in the totem pole circuit of FIG. circuit diagram
FIG. 21 is a circuit diagram showing a twenty-first embodiment of the present invention in which a second auxiliary high-breakdown-voltage n-channel MOSFET is arranged in place of a reverse-wheeling freewheel diode in the lower arm IGBT in the totem pole circuit of FIG. 13; Figure
FIG. 22 shows a case where a second auxiliary high voltage n-channel MOSFET is arranged in place of the freewheel diode arranged as a reverse current device for the upper and lower arms in the totem pole circuit of FIG. 14 in the twenty-second embodiment of the present invention. circuit diagram
23 shows a twenty-third embodiment of the present invention in which a second auxiliary high voltage n-channel MOFET is arranged in place of the freewheel diode for reverse current conduction of the IGBT on the lower arm side in the totem pole circuit of FIG. circuit diagram
24 is a circuit diagram in the case where a second auxiliary high voltage n-channel MOSFET is arranged instead of a free wheel diode for reverse energization of the upper and lower arms in the totem pole circuit of FIG. 19 in the twenty-fourth embodiment of the present invention.
FIG. 25 is a cross-sectional view of the case where the IGBT on the upper arm side of FIG. 20 and the second auxiliary high breakdown voltage n-channel MOSFET are formed in one semiconductor region on a dielectric isolation substrate using an SOI substrate.
26 is a diagram obtained by simulation of the current distribution of the device shown in FIG. 25 when forward bias is conducted, where (a) is a hole current distribution diagram, and (b) is an electron current distribution diagram.
FIG. 27 is an output stage circuit diagram of a high withstand voltage power IC adopting a multi-collector structure in the lower arm IGBT in the twenty-fifth embodiment of the present invention;
28 is a perspective view of a cross-sectional structure of a lateral IGBT having the multi-collector structure of FIG. 27 in the twenty-sixth embodiment of the present invention.
29 is a plan view of an electrode pattern in the device of FIG. 28.
FIG. 30 is a circuit diagram in which a high breakdown voltage n-channel MOSFET having a multi-drain structure is applied to a lower arm side device of a totem pole circuit in a twenty-seventh embodiment of the present invention.
FIG. 31 is a circuit diagram of the twenty-eighth embodiment of the present invention, in which P1 which is a high breakdown voltage p-channel MOSFET in the circuit of FIG. 27 is replaced with P11 which is a high breakdown voltage pnp transistor in the circuit of FIG.
FIG. 32 is a circuit diagram in which a constant current circuit including a mirror circuit using a device N31 having the same breakdown voltage structure as N3 is connected to the previous stage of the upper arm side device drive circuit in the 29th embodiment of the present invention;
FIG. 33 is an arm short circuit prevention circuit diagram according to the thirtieth embodiment of the present invention.
FIG. 34 is an output stage circuit diagram of a high voltage IC including a conventional totem pole circuit.
FIG. 35 is an output stage circuit diagram of a high voltage IC including a conventional push-pull circuit.
[Explanation of symbols]
N1 high voltage n-channel MOSFET
N11 IGBT
N12 high voltage n-channel MOSFET
N2 high voltage n-channel MOSFET
N21 IGBT
N22 high voltage n-channel MOSFET
N23 High voltage n-channel MOSFET
N24 IGBT
N3 high voltage n-channel MOSFET
N31 High voltage n-channel MOSFET
N4 high voltage n-channel MOSFET
N5 low breakdown voltage n-channel MOSFET
N6 high voltage n-channel MOSFET
N71 Multi-drain structure high breakdown voltage n-channel MOSFET
N81 Multi-drain structure high voltage IGBT
P1 High voltage p-channel MOSFET
P2 Low voltage p-channel MOSFET
P3 Low voltage p-channel MOSFET
P4 High voltage p-channel MOSFET
P11 pnp transistor
R1 resistor
R2 resistor
R3 resistor
R4 resistor
R5 resistor
R6 resistor
D1 Protection diode
D2 Protection diode
D3 First auxiliary diode
D4 Second auxiliary diode (freewheel diode)
D5 Parasitic diode
D6 Freewheel diode
D7 Parasitic diode
D8 Parasitic diode
D9 Parasitic diode
VDH High voltage side power supply
VDL low voltage side power supply
External power supply for VL level shift circuit
IN1 Upper arm side input terminal
IN2 Lower arm input terminal
OUT output terminal
1a Constant current type level shift circuit
1b Resistance division type level shift circuit
1c Conventional level shift circuit
1d Upper arm device drive circuit
2a Totem pole circuit
2b Totem pole circuit
2c Totem pole circuit
2d push-pull circuit
3 First or second conductivity type semiconductor substrate
3f Constant current circuit including mirror circuit
4 Bonded oxide film
5 First conductivity type substrate
50 bonded substrates
6 Second conductivity type base region
7 Second conductivity type contact area
8a First conductivity type source region
8b First conductivity type emitter region
9 Emitter electrode
10 Gate electrode
11 First conductivity type buffer region
12 First conductivity type drain region
13 Second conductivity type collector region
14a Drain electrode
14b Collector electrode
15 Side wall oxide film
16 Polycrystalline semiconductor
17 Trench isolation region
ih hole current
ie electronic current
21, 23-25, 32, 34, 48 Gate
27, 28, 30, 33, 36, 40, 46, 61 Drain section
22, 22a, 29, 29a, 38, 42, 47 Source part
26 Output unit of level shift circuit
31 connection points
35, 39, 43, 45 Cathode
36, 40 Collector section
37, 41, 44 Anode section
38, 42 Emitter
100 Emitter (source) region
101 Drain region
102 Collector area
110 MOSFET region
111 IGBT region
201 First conductivity type substrate
202 Base area
203 Source area
204 Contact area
205 Buffer area
206 Main collector area
266 Auxiliary collector area
207 Emitter electrode
208 Gate electrode
209 Main collector electrode
299 Auxiliary collector electrode
CM terminal Main collector terminal
CS terminal Auxiliary collector terminal
DM terminal Main drain terminal
DS terminal Auxiliary drain terminal
Claims (11)
低電位側のnチャネルIGBTが、
第1導電形基板の表面層に形成された第2導電形のベース領域と、ベース領域の表面層に形成された第1導電形のソース領域および第2導電形コンタクト領域と、ソース領域およびコンタクト領域と接触するエミッタ電極と、ソース領域と基板とに挟まれたベース領域の上にゲート絶縁膜を介して形成されたゲート電極と、基板の表面層にベース領域と離して形成された第1導電形バッファ領域と、バッファ領域内に所定の距離を離して形成された第2導電形の主コレクタ領域および第2導電型の補助コレクタ領域と、主コレクタ領域に接触する主コレクタ電極と、補助コレクタ領域に接触する補助コレクタ電極と、を備え、主コレクタ電極が高電位側の高耐圧nチャネルMOSFETのソース部と接続され、補助コレクタ電極が高電位側のnチャネルMOSFETのゲート部と接続されるたことを特徴とする請求項1または2記載の高耐圧パワーICの出力段回路。The low-side n-channel MOSFET is replaced with an n-channel IGBT and a freewheel diode,
The n-channel IGBT on the low potential side
A base region of the second conductivity type formed on the surface layer of the first conductivity type substrate, a source region and a second conductivity type contact region of the first conductivity type formed on the surface layer of the base region, and a source region and a contact An emitter electrode in contact with the region; a gate electrode formed on the base region sandwiched between the source region and the substrate via a gate insulating film; and a first layer formed on the surface layer of the substrate apart from the base region. A conductivity type buffer region, a second conductivity type main collector region and a second conductivity type auxiliary collector region formed at a predetermined distance in the buffer region, a main collector electrode in contact with the main collector region, and an auxiliary An auxiliary collector electrode in contact with the collector region, the main collector electrode is connected to the source portion of the high-voltage n-channel MOSFET on the high potential side, and the auxiliary collector electrode is on the high potential side An output stage circuit of the high voltage power IC according to claim 1, wherein in that connected to the gate portion of the channel MOSFET.
低電位側のnチャネルIGBTが、
第1導電形基板の表面層に形成された第2導電形のベース領域と、ベース領域の表面層に形成された第1導電形のソース領域および第2導電形コンタクト領域と、ソース領域およびコンタクト領域と接触するエミッタ電極と、ソース領域と基板とに挟まれたベース領域の上にゲート絶縁膜を介して形成されたゲート電極と、基板の表面層にベース領域と離して形成された第1導電形バッファ領域と、バッファ領域内に所定の距離を離して形成された第2導電形の主コレクタ領域および第2導電型の補助コレクタ領域と、主コレクタ領域に接触する主コレクタ電極と、補助コレクタ領域に接触する補助コレクタ電極と、を備え、主コレクタ電極が高電位側の高耐圧nチャネルIGBTのエミッタ部と接続され、補助コレクタ電極が高電位側のnチャネルIGBTのゲート部と接続されるたことを特徴とする請求項1または2記載の高耐圧パワーICの出力段回路。The high-potential side n-channel MOSFET is replaced with an n-channel IGBT and a freewheel diode, and the low-potential side n-channel MOSFET is replaced with an n-channel IGBT and a freewheel diode;
The n-channel IGBT on the low potential side
A base region of the second conductivity type formed on the surface layer of the first conductivity type substrate, a source region and a second conductivity type contact region of the first conductivity type formed on the surface layer of the base region, and a source region and a contact An emitter electrode in contact with the region; a gate electrode formed on the base region sandwiched between the source region and the substrate via a gate insulating film; and a first layer formed on the surface layer of the substrate apart from the base region. A conductivity type buffer region, a second conductivity type main collector region and a second conductivity type auxiliary collector region formed at a predetermined distance in the buffer region, a main collector electrode in contact with the main collector region, and an auxiliary An auxiliary collector electrode in contact with the collector region, the main collector electrode is connected to the emitter portion of the high breakdown voltage n-channel IGBT on the high potential side, and the auxiliary collector electrode is n on the high potential side An output stage circuit of the high voltage power IC according to claim 1, wherein in that connected to the gate of the Yaneru IGBT.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06676198A JP3680544B2 (en) | 1997-04-03 | 1998-03-17 | High voltage power IC output stage circuit |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8480897 | 1997-04-03 | ||
JP15174097 | 1997-06-10 | ||
JP9-151740 | 1997-06-10 | ||
JP9-84808 | 1997-06-10 | ||
JP06676198A JP3680544B2 (en) | 1997-04-03 | 1998-03-17 | High voltage power IC output stage circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1168540A JPH1168540A (en) | 1999-03-09 |
JP3680544B2 true JP3680544B2 (en) | 2005-08-10 |
Family
ID=27299232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06676198A Expired - Fee Related JP3680544B2 (en) | 1997-04-03 | 1998-03-17 | High voltage power IC output stage circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3680544B2 (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3517154B2 (en) * | 1998-04-30 | 2004-04-05 | 株式会社東芝 | Dielectric isolation integrated circuit |
JP2000307406A (en) * | 1999-04-22 | 2000-11-02 | Denso Corp | Load driving circuit |
JP2002019558A (en) * | 2000-07-11 | 2002-01-23 | Denso Corp | Charge control circuit for capacitor, and microcomputer |
US6496044B1 (en) * | 2001-12-13 | 2002-12-17 | Xilinx, Inc. | High-speed output circuit with low voltage capability |
JP3794481B2 (en) * | 2002-03-14 | 2006-07-05 | 富士電機デバイステクノロジー株式会社 | Load drive circuit and semiconductor device having load drive circuit |
JP4168720B2 (en) * | 2002-10-07 | 2008-10-22 | 富士電機デバイステクノロジー株式会社 | Semiconductor integrated circuit device |
JP4221991B2 (en) * | 2002-10-07 | 2009-02-12 | 富士電機デバイステクノロジー株式会社 | Semiconductor integrated circuit device |
JP2004280136A (en) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | Power supply circuit with overcurrent control circuit |
JP4175193B2 (en) * | 2003-06-24 | 2008-11-05 | 富士電機デバイステクノロジー株式会社 | MOS type semiconductor integrated circuit |
JP4942967B2 (en) * | 2005-09-08 | 2012-05-30 | 東芝キヤリア株式会社 | Inverter device and refrigeration cycle device |
JP4955254B2 (en) * | 2005-10-31 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | PDP driving device and display device |
WO2007088660A1 (en) * | 2006-01-31 | 2007-08-09 | Toshiba Carrier Corporation | Refrigeration cycle device |
JP2008016365A (en) * | 2006-07-07 | 2008-01-24 | Sanken Electric Co Ltd | Discharge tube lighting device |
JP5233136B2 (en) * | 2007-03-14 | 2013-07-10 | 株式会社リコー | Light-emitting diode driving device using constant current circuit and constant current circuit |
JP2011112766A (en) * | 2009-11-25 | 2011-06-09 | Panasonic Corp | Push-pull type drive circuit |
JP5881432B2 (en) * | 2012-01-20 | 2016-03-09 | 新日本無線株式会社 | Level conversion circuit |
DE102017108828B3 (en) * | 2017-04-25 | 2018-07-05 | Forschungsverbund Berlin E.V. | Device for driving a self-conducting n-channel output stage field effect transistor |
CN111404502A (en) * | 2020-03-24 | 2020-07-10 | 广州中逸光电子科技有限公司 | Totem-pole circuit |
-
1998
- 1998-03-17 JP JP06676198A patent/JP3680544B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1168540A (en) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3680544B2 (en) | High voltage power IC output stage circuit | |
US6057726A (en) | Output circuit for power IC with high breakdown voltage | |
KR100207338B1 (en) | Driver circuit | |
JP6117640B2 (en) | Semiconductor device and drive system | |
US7606082B2 (en) | Semiconductor circuit, inverter circuit, semiconductor apparatus, and manufacturing method thereof | |
JP2001160748A (en) | Electric load driving circuit | |
JP3164065B2 (en) | Semiconductor device | |
US20080246345A1 (en) | Semiconductor Switch Arrangement and an Electronic Device | |
US20160308534A1 (en) | Semiconductor integrated circuit device | |
CN111030431B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP3384399B2 (en) | High withstand voltage level shift circuit for high withstand voltage IC | |
JPH10233632A (en) | High voltage side mosfet gate protection shunt circuit | |
US20030231046A1 (en) | High voltage level shifting IC with under-ground voltage swing withstanding capability | |
US6972475B2 (en) | Semiconductor device | |
JPH02214219A (en) | Bipolar mos tri-state output buffer | |
JP2001044291A (en) | Protection device for semiconductor device | |
JP4023276B2 (en) | Driving circuit | |
JP2005109394A (en) | Semiconductor device and drive circuit of semiconductor device | |
JP3064457B2 (en) | Switch circuit and gate voltage clamp type semiconductor device | |
JP3519226B2 (en) | Semiconductor device | |
JPH1065018A (en) | Semiconductor device | |
JP2003243548A (en) | Semiconductor circuit and semiconductor device | |
JP6370952B2 (en) | Semiconductor device | |
JP2914408B2 (en) | High voltage integrated circuit | |
JP3635953B2 (en) | High voltage power integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |