JP3672183B2 - 組電池の電圧検出装置 - Google Patents
組電池の電圧検出装置 Download PDFInfo
- Publication number
- JP3672183B2 JP3672183B2 JP2000353179A JP2000353179A JP3672183B2 JP 3672183 B2 JP3672183 B2 JP 3672183B2 JP 2000353179 A JP2000353179 A JP 2000353179A JP 2000353179 A JP2000353179 A JP 2000353179A JP 3672183 B2 JP3672183 B2 JP 3672183B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- assembled battery
- voltage detection
- analog switch
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Secondary Cells (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フライングキャパシタ式電池電圧検出装置に関する。
【０００２】
【従来の技術】
たとえばハイブリッド自動車や電気自動車、燃料電池車などでは、配線抵抗損失の低減やスイッチング素子の小型化などのために、二次電池や燃料電池からなる単電池を多数直列接続して数１００Ｖといった高圧の組電池として構成するのが一般的である。
【０００３】
この高圧の組電池では、各単電池（本明細書では所定個数の単電池を直列接続してなる電池モジュールも単電池とみなすものとする）の容量計算や保護管理のために、各単電池の電圧を検出する電圧検出装置が設けられる。ただし、本明細書でいう「単電池」は互いに直列接続された複数の電池セルにより構成されることができる。
【０００４】
特開平１１−２４８７５５号公報は、上記組電池の電圧検出装置の一例としていわゆるフライングキャパシタ及びマルチプレクサ回路を用いる組電池の電圧検出装置（以下、フライングキャパシタ式電池電圧検出装置ともいう）を提案している。
【０００５】
このフライングキャパシタ式電池電圧検出装置では、各単電池の電圧は一対のマルチプレクサを通じて順次フライングキャパシタに印加された後、両マルチプレクサを遮断状態として単電池電圧をサンプルホールドし、その後、フライングキャパシタの両端をそれぞれコンデンサ電位出力用のアナログスイッチを通じて電圧検出回路に導通させて、フライングキャパシタの電位差すなわち蓄電電圧が電圧検出回路により検出される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来のフライングキャパシタ式電池電圧検出装置では、マルチプレクサのアナログスイッチが短絡不良や絶縁不良（地絡不良）したりして組電池から大電流が流れるのを抑制するために、各アナログスイッチと直列に大きな抵抗値をもつ電流制限抵抗を接続することが実用上、好ましい。
【０００７】
しかし、この電流制限抵抗の介設は、コンデンサすなわちフライングキャパシタの端子電圧が単電池電圧に達するまでの時間が長時間化するため、全単電池電圧の計測に必要な時間が増加するという問題があった。しかし、単電池電圧計測時間の増大は、この計測時間中における組電池の動作状態、特に電流、電圧、温度、ＳＯＣの変動を招き、計測した単電池電圧や電流などに基づいて計算した組電池の特性に大きな誤差が生じてしまう。
【０００８】
この問題は、コンデンサを複数設け、マルチプレクサ数を増加し、各マルチプレクサのの入力数を減らすことにより解決できるが、回路構成が複雑化するという問題があった。
【０００９】
本発明は、上記問題点に鑑みなされたものであり、回路構成の複雑化を抑止しつつ、計測誤差が小さいフライングキャパシタ式の組電池の電圧検出装置を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】
請求項１記載の車両用組電池の電圧検出回路は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池数に等しい数のコンデンサを直列接続してなる直列コンデンサ回路と、各前記コンデンサを第１の前記電池ブロックの各前記単電池個々により個別に充電可能に前記第１の電池ブロックの前記各単電池のターミナルと前記各コンデンサの端子とを個別に接続するとともに、前記第１の電池ブロックに対して低電位側に隣接する第２の前記電池ブロックの各前記単電池のターミナルを前記第１の電池ブロックのターミナルと電位的に逆の順序で前記各コンデンサの端子に個別に接続する入力アナログスイッチ群と、前記各コンデンサの端子を別々に電圧検出回路の入力端子に接続する出力アナログスイッチ群とを備えることを特徴としている。
【００１１】
すなわち、本発明は、各ブロックの一個の単電池電圧をマルチプレクサを通じて一個のコンデンサで時間順次に計測する並列コンデンサ使用フライングキャパシタ式電池電圧検出方式を採用しているので、従来の単独コンデンサ使用フライングキャパシタ式電池電圧検出方式に比べて、速やかに単電池電圧計測を終了することができる。逆に、１ルーチンの全単電池電圧計測時間を一定とした場合には、単電池と入力アナログスイッチとの間に大抵抗の電流制限抵抗を接続できるために回路安全性を向上することができる。
【００１２】
更に本構成では、第１の電池ブロックに対して低電位側に隣接する第２の電池ブロックの各単電池のターミナルを、第１の電池ブロックのターミナルと電位的に逆の順序で各コンデンサの端子に個別に接続する回路構成（以下、ミラー構成という）を採用するので、両電池ブロックの各単電池のターミナルを電位順にマルチプレックスする場合に比べて、第１電池ブロックの最低電位端のターミナルに２つのアナログスイッチを接続する必要がなく、回路構成を簡素化することができる。
【００１３】
請求項２記載の構成によれば請求項１記載の組電池の電圧検出装置において更に、前記電圧検出回路が、前記出力アナログスイッチ群を通じて入力される入力電圧をＡ／Ｄ変換してＡ／Ｄ変換値を求め、Ａ／Ｄ変換値が単電池電圧の負値に相当する場合に、前記Ａ／Ｄ変換値を前記単電池電圧の正値に相当する値に変換する演算を行うことを特徴としている。
【００１４】
上記ミラー構成によれば、第１電池ブロックの単電池電圧を検出する場合と、第２電池ブロックの単電池電圧を検出する場合とで、コンデンサの蓄電電圧の極性が反転する。したがって、コンデンサの蓄電電圧をそのままＡ／Ｄ変換すると、第１電池ブロックの単電池電圧と第２電池ブロックの単電池電圧とで異なる値となってしまう。
【００１５】
この問題を解決するには、出力アナログスイッチを組み合わせて電池ブロックごとにコンデンサの蓄電電圧を反転させて電圧検出回路に入力すればよいが、出力アナログスイッチの個数が増大してしまう。
【００１６】
そこで、本構成では、単電池電圧に相当するＡ／Ｄ変換値が、単電池電圧の負値又は所定値以上の負値のレンジに相当する場合には、この単電池電圧と絶対値が等しい正値に相当するＡ／Ｄ変換値に演算により変換する。この演算は簡単な加減算で実施できる。すなわち、あらかじめわかっている単電池電圧０Ｖに相当する値に対応するＡ／Ｄ変換値（デジタル数値）と、それより小さい今回検出したＡ／Ｄ変換値（デジタル数値）との差を演算し、単電池電圧０Ｖに相当する値に対応するＡ／Ｄ変換値（デジタル数値）にこの差に相当するデジタル数値を加算してＡ／Ｄ変換値とすればよい。
【００１７】
なお、Ａ／Ｄコンバータはコンデンサの一端の電位が他端の電位より小さい場合でも大きい場合でも、この一端の電位を単電池電圧の変動範囲でＡ／Ｄ変換可能とされる。同様に、出力アナログスイッチとＡ／Ｄコンバータとの間に増幅器を設ける場合には、この増幅器も同じく、コンデンサの一端の電位が他端の電位より小さい場合でも大きい場合でも、この一端の電位を単電池電圧の変動範囲で増幅可能とされる。
【００１８】
これにより、Ａ／Ｄ変換値のソフトウエア又はハードウエア演算により、コンデンサから出力される＋の単電池電圧もーの単電池電圧も処理できるので、回路構成が簡素化する。
【００１９】
好適な態様では、上記演算は単電池電圧の検出がすべて終了してから一括して処理することが好ましい。これにより、各単電池電圧の計測時点のずれを減らすことができる。この場合、この演算は、コンデンサによる単電池電圧計測プロセスと連続して処理する必要がないので、組電池の各単電池電圧のＡ／Ｄ変換に必要な計測時間が延長されることはない。
【００２０】
請求項３記載の組電池の電圧検出装置は、隣接する一対の前記コンデンサの接続点は前記出力アナログスイッチ群のアナログスイッチを通じて基準電位を印加され、前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位を、前記基準電位を基準として計測することを特徴としている。
【００２１】
すなわち、本構成によれば、各一端が直列接続された一対のコンデンサの接続点に基準電位を与えることにより、この基準電位に対する両コンデンサの各他端の電位を計測する。このようにすれば、たとえば、低電位側のコンデンサの低位側端子に基準電位を与えて両コンデンサの端子電圧を計測する場合に比較して、高電位側のコンデンサの高電位側の端子の基準電位からの電位差を小さくできるので、後段の増幅器やＡ／Ｄコンバータの入力電圧振幅を低減することができるので回路のリニアリティを確保しつつ、電源回路を含めて回路構成を簡素化することができる。
【００２２】
請求項４記載の構成によれば請求項３記載の組電池の電圧検出装置において更に、前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位、並びに、前記基準電位をそれぞれＡ／Ｄ変換し、前記端子の電位のＡ／Ｄ変換値から前記基準電位のＡ／Ｄ変換値を減算して前記単電池の電圧を計測することを特徴としている。
【００２３】
本構成によれば、上記一対のコンデンサの接続点電位すなわち、基準電位もＡ／ＤコンバータによりＡ／Ｄ変換するので、この基準電位が変動し、それに応じて、一対のコンデンサの両端の電位が連動しても、両端の各電位のＡ／Ｄ変換値から基準電位のＡ／Ｄ変換を減算することにより、基準電位の変動をキャンセルすることができる。
【００２４】
本構成の好適な態様において、上記コンデンサの両端の電位のデジタル信号値の絶対値を求めることにより、コンデンサの蓄電電圧の蓄電方向の反転を解消する。このようにすれば、回路構成の複雑化や計測精度の低下を抑止しつつコンデンサの蓄電方向を自由に変更できる。
【００２７】
請求項５記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、前記組電池の電流を検出する電流検出回路とを備え、
前記電流検出回路が、前記入力アナログスイッチの実質的なターンオフ時点にて前記電流のサンプリングを行うことを特徴としている。ここでいう入力アナログスイッチの実質的ターンオフ時点とは、入力アナログスイッチの制御電極に印加したターンオン電圧がターンオフ方向に所定値以上変化した時点から、入力アナログスイッチのオン抵抗が所定値以上に達した時点までの任意の時点を意味するものとする。
【００２８】
本構成によれば、フライングキャパシタ式電池電圧検出装置において、単電池電圧がコンデンサにサンプルホールドされる時点にて組電池の電流を検出するので、これら単電池電圧及び電流に基づく組電池の状態（ＳＯＣなど）を演算する場合の誤差を低減することができる。
【００２９】
請求項６記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、前記組電池の電流を検出する電流検出回路とを備え、前記入力アナログスイッチ群は、互いに異なる複数の入力タイミングで前記各単電池の電圧を前記コンデンサに入力し、前記電流検出回路は、前記入力アナログスイッチと同期して時間順次に前記電流のサンプリングを行うことを特徴としている。
【００３０】
すなわち、本構成によれば、コンデンサは、複数の単電池の電圧を時間順次にサンプルホールドする。この場合には本質的に上記実質的ターンオフ時点が異なるので、各実質的ターンオフ時点ごとに組電池の電流をサンプリングする。
【００３１】
そして、同一時点でサンプルホールド及びサンプリングされた単電池電圧と電流とのペアによりこの単電池の状態（たとえばＳＯＣ）が演算される。これにより、単電池電圧計測を、マルチプレクサによる時間多重化処理で行う場合でも、電圧計測タイミングと電流計測タイミングとがずれることがなく、高精度の単電池電気状態の算出が可能となる。
【００３２】
請求項７記載の構成によれば請求項１記載の組電池の電圧検出装置において更に、前記単電池は、電流制限抵抗を通じて前記入力アナログスイッチ群に接続されることを特徴としている。
【００３３】
これにより、入力アナログスイッチの不良が生じても組電池から電圧検出系に過大電流が流れることを抑止することができ、回路安全性を向上することができる。
【００３４】
請求項９記載の構成によれば請求項８記載の組電池の電圧検出装置において更に、前記入力アナログスイッチ群は、前記電池ブロックごとに並列に前記各コンデンサに単電池電圧を読み込み、前記出力アナログスイッチ群は、前記各コンデンサの電位を時間順次に前記電圧検出回路に読み出すことを特徴としている。
【００３５】
本構成によれば、電流制限抵抗の存在によるコンデンサへの単電池電圧読み込み時間の増大を抑止しつつ回路構成を簡素化することができる。
【００３６】
【発明の実施の形態】
以下、本発明の好適な態様を以下の実施例により詳細に説明する。ただし、本発明は下記の実施例の構成に限定されるものではなく、置換可能な公知回路を用いて構成できることは当然である。
【００３７】
【実施例】
（回路構成）
本発明の組電池の電圧検出装置を車両用組電池の電圧検出に適用した実施例を図１に示す回路図を参照して説明する。
【００３８】
１は組電池、２はマルチプレクサ、３はコンデンサ群、４は出力アナログスイッチ群、５は電圧検出回路、６は電源回路、７は電流検出回路、８は電流制限抵抗群である。電流制限抵抗群８は電流制限抵抗Ｒ１〜Ｒ８からなる。組電池１は、直列接続された電池ブロック１１、１２をもち、電池ブロック１１は直列接続された４つの単電池１１１〜１１４からなり、電池ブロック１２は直列接続された４つの単電池１２１〜１２４からなる。入力アナログスイッチ２はアナログスイッチ２１〜２９からなる。コンデンサ群３は直列接続されたコンデンサ３１〜３４からなる。出力アナログスイッチ群４はアナログスイッチ４１〜４５からなる。
【００３９】
電池ブロック１１の単電池１１１〜１１４の各ターミナル（正極端又は負極端）は電流制限抵抗Ｒ１〜Ｒ５を個別に通じてアナログスイッチ２１〜２５の一端に個別に接続されている。
【００４０】
電池ブロック１２の単電池１２１〜１２４の各ターミナル（正極端又は負極端）は電流制限抵抗Ｒ５〜Ｒ９を個別に通じてアナログスイッチ２１〜２５の一端に個別に接続されている。
【００４１】
単電池１２４の低電位側のターミナル（負極端）は電流制限抵抗Ｒ９、アナログスイッチ２９を通じてコンデンサ３１のターミナル３１１に接続されている。単電池１２３の低電位側のターミナル（負極端）は電流制限抵抗Ｒ８、アナログスイッチ２８を通じてコンデンサ３２のターミナル３１２に接続されている。単電池１２２の低電位側のターミナル（負極端）は電流制限抵抗Ｒ７、アナログスイッチ２７を通じてコンデンサ３３のターミナル３１３に接続されている。単電池１２１の低電位側のターミナル（負極端）は電流制限抵抗Ｒ６、アナログスイッチ２６を通じてコンデンサ３４のターミナル３１４に接続されている。
【００４２】
アナログスイッチ２１〜２５の他端は、コンデンサ３１〜３４の各端子３１１〜３１５に個別に接続されている。
【００４３】
上記したように、アナログスイッチ２９の他端はコンデンサ３１の高電位側の端子に接続され、アナログスイッチ２８の他端はコンデンサ３２の高電位側の端子に接続され、アナログスイッチ２７の他端はコンデンサ３３の高電位側の端子に接続され、アナログスイッチ２６の他端はコンデンサ３４の高電位側の端子に接続されている。上記接続は、コンデンサ３４の低電位側に接続されるアナログスイッチ２５を中心として高電位側のアナログスイッチ２１〜２４と低電位側のアナログスイッチ２６〜２９とが鏡像関係に接続されるので、本明細書では「ミラー接続」と称する。
【００４４】
コンデンサ３１〜３４の端子３１１、３１３、３１５は、マルチプレクサを構成するアナログスイッチ４１、４３、４５を個別に介して電圧検出回路５の入力端５１に接続されている。コンデンサ３１〜３４の端子３１２、３１４は、マルチプレクサを構成するアナログスイッチ４２、４４を個別に介して電圧検出回路５の入力端５２に接続されている。
【００４５】
電圧検出回路５は、入力端５１、５２に入力されるコンデンサのターミナル電位を所定の参照電圧を基準として増幅する一対の電圧増幅器と、これら電圧増幅器の出力信号電圧を個別にＡ／Ｄ変換する一対のＡ／Ｄコンバータとを有しているが、電圧検出回路５の回路構成及び動作は本発明の要旨ではなくかつ周知であるため説明を省略する。
【００４６】
その他、入力端５１、５２に入力されるコンデンサの端子電圧を、電圧検出回路５の一個の電圧増幅器で差動増幅し、その出力信号電圧をＡ／Ｄ変換してもよい。
【００４７】
電源回路６は、電圧検出回路５の入力端５２に基準電圧Vrefを印加し、また、電圧検出回路５に正負の電源電圧ＶＨ、ＶＬを印加している。電源電圧ＶＨは基準電位Vrefより所定値（たとえば５Ｖ）大きい値に設定され、電源電圧ＶＬは基準電位Vrefより所定値（たとえば５Ｖ）小さい値に設定されている。
【００４８】
電流検出回路７は、組電池１の電流を検出する電流センサ７１と、電流センサが検出したアナログ電流値をＡ／Ｄ変換するＡ／Ｄコンバータ７２とを有し、Ａ／Ｄコンバータ７２は、マイクロコンピュータ９にデジタル電流信号を出力する。同じく、電圧検出回路５も検出したデジタル電圧信号をマイクロコンピュータ９に出力する。
【００４９】
マイクロコンピュータ９は、入力された信号に基づいて、組電池１のＳＯＣを演算する。また、マイクロコンピュータ９は、各アナログスイッチや各Ａ／Ｄコンバータのサンプリングタイミングを制御する。
【００５０】
（動作）
次に、この回路の動作を以下に説明する。最初、すべてのアナログスイッチはオフしている。
【００５１】
（電池ブロック１１の単電池電圧計測）
まず、アナログスイッチ２１〜２５をオンして、コンデンサ３１〜３４に単電池１１１〜１１４の端子電圧を印加する。所定時間後、アナログスイッチ２１〜２５をオフする。
【００５２】
次に、アナログスイッチ４１，４２をオンして、コンデンサ３１の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。もちろんただちにマイクロコンピュータ９に送信してもよい。
【００５３】
次に、アナログスイッチ４１をオフし、アナログスイッチ４３をオンして、コンデンサ４２の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。
【００５４】
次に、アナログスイッチ４２をオフし、アナログスイッチ４４をオンして、コンデンサ４３の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。
【００５５】
次に、アナログスイッチ４３をオフし、アナログスイッチ４５をオンして、コンデンサ４４の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドし、アナログスイッチ４４，４５をオフする。
【００５６】
次に、アナログスイッチ２５〜２９をオンして、単電池１２１〜１２４の電圧をコンデンサ３１〜３４に個別に印加する。所定時間後、アナログスイッチ２５〜２９をオフする。
【００５７】
次に、電池ブロック１１の単電池電圧検出時と同様に、アナログスイッチ４１〜４５を時間順次に一対ずつオンしてコンデンサ３１〜３４の蓄電電圧を電圧検出回路５によりＡ／Ｄ変換し、一時ホールドする。もちろんただちにマイクロコンピュータ９に送信してもよい。
【００５８】
次に、電圧検出回路５に一時ホールドされた合計８対のデジタル電圧信号をマイクロコンピュータ９に送信し、マイクロコンピュータ９はそれらを演算して各単電池電圧を求める。
【００５９】
更に詳しく説明すれば、アナログスイッチ４１，４２のオンにより求めた一対のデジタル信号の差の絶対値により単電池１１１の電圧を算出する。以下、同様に、同時にＡ／Ｄ変換されたデジタル信号のペアの差の絶対値により各単電池電圧を算出する。もちろん、電圧検出回路５にて上記デジタル減算を行い、その結果を一時ホールドすれば、電圧検出回路５の一時ホールドメモリを減らすことができる。
【００６０】
また、電圧検出回路５が入力端５１，５２に同時入力される一対の電位の差を差動増幅器により差動増幅する場合には、差動増幅した値をアナログ絶対値回路で絶対値に変換してからＡ／Ｄ変換することが好ましい。この絶対値回路は、次のようなデジタル回路で実行してもよい。すなわち、差動増幅した値をＡ／Ｄ変換したデジタル信号値と、単電池電圧が０Ｖに相当するデジタル値との差を求め、この差の絶対値を算出すればよい。なお、単電池電圧が０Ｖに相当するデジタル値は、たとえば、アナログスイッチ４１〜４４をオフした状態で、更に好ましくは入力端５１，４２を短絡スイッチで短絡した状態で、電圧検出回路５の差動増幅器で差動増幅を行い、その出力電圧をＡ／Ｄ変換すればよい。
【００６１】
上記実施例では、電池ブロック１１（もしくは１２）の単電池電圧をコンデンサ３１〜３４に読むこむ動作は並列処理し、コンデンサ３１〜３４から読み出す動作は時間順次に行っている。これは、上記読み込み時には、高圧できわめて出力インピーダンスが小さい組電池１とアナログスイッチ群２との間に、高抵抗の電流制限抵抗群８を設けているため、読み込みにおおける時定数が大きく長時間を要するのに比較して、上記読みだしでは、電圧検出回路５の入力インピーダンスが大きく、Ａ／Ｄ変換も現在ではきわめて高速で実施できるので、一個のコンデンサの蓄電電圧のＡ／Ｄ変換に要する時間がきわめて短くて済むためである。これにより、回路構成の複雑化を抑止しつつ高速の単電池電圧計測が可能となる。
【００６２】
次に、電流計測について以下に説明する。
【００６３】
この実施例では、マイクロコンピュータ９の指令により、Ａ／Ｄコンバータ７２は、マイクロコンピュータ９がアナログスイッチ２１〜２５にオフを指令してから所定時間（アナログスイッチ２１〜２５の遮断遅延時間とＡ／Ｄコンバータ７２の遮断遅延時間の差に一致）後、Ａ／Ｄコンバータ７２に電流信号のサンプルホールドを指令する。これは、Ａ／Ｄコンバータのサンプルホールド用のサンプリングスイッチの遮断遅延時間に比較して、通常、フォトＭＯＳトランジスタにより構成されるアナログスイッチ２１〜２４の遮断遅延時間が格段に大きいためである。これにより電圧サンプリングと電流サンプリングの同時性を確保することができ、両データを用いて高精度に電池ブロック１１の電気状態を算出することができる。
【００６４】
同様に、この実施例では、マイクロコンピュータ９の指令により、Ａ／Ｄコンバータ７２は、マイクロコンピュータ９がアナログスイッチ２５〜２９にオフを指令してから所定時間（アナログスイッチ２１〜２５の遮断遅延時間とＡ／Ｄコンバータ７２の遮断遅延時間の差に一致）後、Ａ／Ｄコンバータ７２に電流信号のサンプルホールドを指令する。これは、Ａ／Ｄコンバータのサンプルホールド用のサンプリングスイッチの遮断遅延時間に比較して、通常、フォトＭＯＳトランジスタにより構成されるアナログスイッチ２５〜２９の遮断遅延時間が格段に大きいためである。これにより電圧サンプリングと電流サンプリングの同時性を確保することができ、両データを用いて高精度に電池ブロック１１の電気状態を算出することができる。
【００６５】
更に、この実施例では、マイクロコンピュータ９は、電池ブロック１１の単電池１１１〜１１４の電気状態検出（典型的にはＳＯＣ算出）には、上記同時サンプリングした電圧・電流データを用い、電池ブロック１２の単電池１２１〜１２４の電気状態検出（典型的にはＳＯＣ算出）には、上記同時サンプリングした電圧・電流データを用いる。すなわち、この実施例では、時間順次に単電池電圧の計測を行う異なる電池ブロックは異なるタイミングでサンプリングされた電流値を用いてＳＯＣ演算を行う。これにより、時間順次に電圧サンプリングするにもかかわらず、電圧と電流との計測時間誤差を解消することができるので、各単電池のＳＯＣを高精度に計測することができる。
【００６６】
上記説明したこの実施例の組電池の電圧検出装置によれば、上記説明した種々の作用効果を奏することができる。
【００６７】
（変形態様１）
上記実施例の組電池の電圧検出装置の一変形態様を図２を参照して以下に説明する。
【００６８】
図２では、電圧検出回路５は１個の入力端５１をもち、この入力端５１は、増幅器を通じてあるいは直接Ａ／Ｄコンバータにコンデンサ３１〜３４の端子３１１、３１３、３１５の電位を入力し、電圧検出回路５の増幅器又はＡ／Ｄコンバータは所定の参照電圧を基準として、コンデンサ３１〜３４の各端子３１１、３１３、３１５の電位を時間順次に増幅あるいはＡ／Ｄ変換する。
【００６９】
この変形態様の特徴は、電圧検出回路５の入力端５１にアナログスイッチ４６を通じて基準電位を上記コンデンサ３１〜３４の各端子３１１、３１３、３１５の電位とともに時間順次に入力する点にある。それ以外の回路及びその動作は実施例と同じである。
【００７０】
このようにすれば、各端子３１１、３１３、３１５のデジタル電位と基準電位のデジタル電位との差の絶対値を求めることにより、上記した実施例より一層簡素な回路構成で、実施例と同様の作用効果を奏することができる。
【００７１】
（変形態様２）
上記実施例の組電池の電圧検出装置の他の変形態様を図３を参照して以下に説明する。
【００７２】
図３では、実施例と同様に電圧検出回路５は２個の入力端５１、５２をもつ。ただし、図３では、入力端５１，５２の電位、すなわち、各コンデンサの端子電圧は、時間順次に、１個の差動増幅器５３で差動増幅されてＡ／Ｄコンバータ５４でＡ／Ｄ変換される。
【００７３】
そして、Ａ／Ｄコンバータ５４から出力されるデジタル信号は一時記憶されてすべての単電池電圧のＡ／Ｄ変換終了後に、マイクロコンピュータ９に送信される。なお、このデジタル信号のマイクロコンピュータ９への送信はコンデンサ３１〜３４に単電池電圧を読み込む期間に並列に行うこともできる。
【００７４】
この態様の特徴は、入力端５１，５２を短絡する短絡スイッチ４７を設けた点にある。所定のタイミングで、この短絡スイッチ４７をオンして、単電池電圧が０Ｖに相当するデジタル信号をＡ／Ｄコンバータ５４から出力する。これにより、この０Ｖ相当デジタル信号と、他のデジタル信号との差の絶対値により各単電池電圧を計測することができる。
【００７５】
なお、上記実施例では、各単電池は電池セル一個としたが直列に接続された複数の電池セルからなる電池モジュールを単電池と見なしてもよいことはもちろんである。
【００７６】
なお、出力アナログスイッチ群は、フォトＭＯＳトランジスタではなく、通常のＭＯＳを使用することができることはもちろんである。
【図面の簡単な説明】
【図１】実施例の組電池の電圧検出回路を示す回路図である。
【図２】図１の変形態様の組電池の電圧検出回路を示す回路図である。
【図３】図１の変形態様の組電池の電圧検出回路を示す回路図である。
【符号の説明】
１ 組電池
２ 入力アナログスイッチ群
３ コンデンサ群
４ 出力アナログスイッチ群
５ 電圧検出回路
６ 電源回路
７ 電流検出回路
８ 電流制限抵抗群
９ マイクロコンピュータ
【発明の属する技術分野】
本発明は、フライングキャパシタ式電池電圧検出装置に関する。
【０００２】
【従来の技術】
たとえばハイブリッド自動車や電気自動車、燃料電池車などでは、配線抵抗損失の低減やスイッチング素子の小型化などのために、二次電池や燃料電池からなる単電池を多数直列接続して数１００Ｖといった高圧の組電池として構成するのが一般的である。
【０００３】
この高圧の組電池では、各単電池（本明細書では所定個数の単電池を直列接続してなる電池モジュールも単電池とみなすものとする）の容量計算や保護管理のために、各単電池の電圧を検出する電圧検出装置が設けられる。ただし、本明細書でいう「単電池」は互いに直列接続された複数の電池セルにより構成されることができる。
【０００４】
特開平１１−２４８７５５号公報は、上記組電池の電圧検出装置の一例としていわゆるフライングキャパシタ及びマルチプレクサ回路を用いる組電池の電圧検出装置（以下、フライングキャパシタ式電池電圧検出装置ともいう）を提案している。
【０００５】
このフライングキャパシタ式電池電圧検出装置では、各単電池の電圧は一対のマルチプレクサを通じて順次フライングキャパシタに印加された後、両マルチプレクサを遮断状態として単電池電圧をサンプルホールドし、その後、フライングキャパシタの両端をそれぞれコンデンサ電位出力用のアナログスイッチを通じて電圧検出回路に導通させて、フライングキャパシタの電位差すなわち蓄電電圧が電圧検出回路により検出される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来のフライングキャパシタ式電池電圧検出装置では、マルチプレクサのアナログスイッチが短絡不良や絶縁不良（地絡不良）したりして組電池から大電流が流れるのを抑制するために、各アナログスイッチと直列に大きな抵抗値をもつ電流制限抵抗を接続することが実用上、好ましい。
【０００７】
しかし、この電流制限抵抗の介設は、コンデンサすなわちフライングキャパシタの端子電圧が単電池電圧に達するまでの時間が長時間化するため、全単電池電圧の計測に必要な時間が増加するという問題があった。しかし、単電池電圧計測時間の増大は、この計測時間中における組電池の動作状態、特に電流、電圧、温度、ＳＯＣの変動を招き、計測した単電池電圧や電流などに基づいて計算した組電池の特性に大きな誤差が生じてしまう。
【０００８】
この問題は、コンデンサを複数設け、マルチプレクサ数を増加し、各マルチプレクサのの入力数を減らすことにより解決できるが、回路構成が複雑化するという問題があった。
【０００９】
本発明は、上記問題点に鑑みなされたものであり、回路構成の複雑化を抑止しつつ、計測誤差が小さいフライングキャパシタ式の組電池の電圧検出装置を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】
請求項１記載の車両用組電池の電圧検出回路は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池数に等しい数のコンデンサを直列接続してなる直列コンデンサ回路と、各前記コンデンサを第１の前記電池ブロックの各前記単電池個々により個別に充電可能に前記第１の電池ブロックの前記各単電池のターミナルと前記各コンデンサの端子とを個別に接続するとともに、前記第１の電池ブロックに対して低電位側に隣接する第２の前記電池ブロックの各前記単電池のターミナルを前記第１の電池ブロックのターミナルと電位的に逆の順序で前記各コンデンサの端子に個別に接続する入力アナログスイッチ群と、前記各コンデンサの端子を別々に電圧検出回路の入力端子に接続する出力アナログスイッチ群とを備えることを特徴としている。
【００１１】
すなわち、本発明は、各ブロックの一個の単電池電圧をマルチプレクサを通じて一個のコンデンサで時間順次に計測する並列コンデンサ使用フライングキャパシタ式電池電圧検出方式を採用しているので、従来の単独コンデンサ使用フライングキャパシタ式電池電圧検出方式に比べて、速やかに単電池電圧計測を終了することができる。逆に、１ルーチンの全単電池電圧計測時間を一定とした場合には、単電池と入力アナログスイッチとの間に大抵抗の電流制限抵抗を接続できるために回路安全性を向上することができる。
【００１２】
更に本構成では、第１の電池ブロックに対して低電位側に隣接する第２の電池ブロックの各単電池のターミナルを、第１の電池ブロックのターミナルと電位的に逆の順序で各コンデンサの端子に個別に接続する回路構成（以下、ミラー構成という）を採用するので、両電池ブロックの各単電池のターミナルを電位順にマルチプレックスする場合に比べて、第１電池ブロックの最低電位端のターミナルに２つのアナログスイッチを接続する必要がなく、回路構成を簡素化することができる。
【００１３】
請求項２記載の構成によれば請求項１記載の組電池の電圧検出装置において更に、前記電圧検出回路が、前記出力アナログスイッチ群を通じて入力される入力電圧をＡ／Ｄ変換してＡ／Ｄ変換値を求め、Ａ／Ｄ変換値が単電池電圧の負値に相当する場合に、前記Ａ／Ｄ変換値を前記単電池電圧の正値に相当する値に変換する演算を行うことを特徴としている。
【００１４】
上記ミラー構成によれば、第１電池ブロックの単電池電圧を検出する場合と、第２電池ブロックの単電池電圧を検出する場合とで、コンデンサの蓄電電圧の極性が反転する。したがって、コンデンサの蓄電電圧をそのままＡ／Ｄ変換すると、第１電池ブロックの単電池電圧と第２電池ブロックの単電池電圧とで異なる値となってしまう。
【００１５】
この問題を解決するには、出力アナログスイッチを組み合わせて電池ブロックごとにコンデンサの蓄電電圧を反転させて電圧検出回路に入力すればよいが、出力アナログスイッチの個数が増大してしまう。
【００１６】
そこで、本構成では、単電池電圧に相当するＡ／Ｄ変換値が、単電池電圧の負値又は所定値以上の負値のレンジに相当する場合には、この単電池電圧と絶対値が等しい正値に相当するＡ／Ｄ変換値に演算により変換する。この演算は簡単な加減算で実施できる。すなわち、あらかじめわかっている単電池電圧０Ｖに相当する値に対応するＡ／Ｄ変換値（デジタル数値）と、それより小さい今回検出したＡ／Ｄ変換値（デジタル数値）との差を演算し、単電池電圧０Ｖに相当する値に対応するＡ／Ｄ変換値（デジタル数値）にこの差に相当するデジタル数値を加算してＡ／Ｄ変換値とすればよい。
【００１７】
なお、Ａ／Ｄコンバータはコンデンサの一端の電位が他端の電位より小さい場合でも大きい場合でも、この一端の電位を単電池電圧の変動範囲でＡ／Ｄ変換可能とされる。同様に、出力アナログスイッチとＡ／Ｄコンバータとの間に増幅器を設ける場合には、この増幅器も同じく、コンデンサの一端の電位が他端の電位より小さい場合でも大きい場合でも、この一端の電位を単電池電圧の変動範囲で増幅可能とされる。
【００１８】
これにより、Ａ／Ｄ変換値のソフトウエア又はハードウエア演算により、コンデンサから出力される＋の単電池電圧もーの単電池電圧も処理できるので、回路構成が簡素化する。
【００１９】
好適な態様では、上記演算は単電池電圧の検出がすべて終了してから一括して処理することが好ましい。これにより、各単電池電圧の計測時点のずれを減らすことができる。この場合、この演算は、コンデンサによる単電池電圧計測プロセスと連続して処理する必要がないので、組電池の各単電池電圧のＡ／Ｄ変換に必要な計測時間が延長されることはない。
【００２０】
請求項３記載の組電池の電圧検出装置は、隣接する一対の前記コンデンサの接続点は前記出力アナログスイッチ群のアナログスイッチを通じて基準電位を印加され、前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位を、前記基準電位を基準として計測することを特徴としている。
【００２１】
すなわち、本構成によれば、各一端が直列接続された一対のコンデンサの接続点に基準電位を与えることにより、この基準電位に対する両コンデンサの各他端の電位を計測する。このようにすれば、たとえば、低電位側のコンデンサの低位側端子に基準電位を与えて両コンデンサの端子電圧を計測する場合に比較して、高電位側のコンデンサの高電位側の端子の基準電位からの電位差を小さくできるので、後段の増幅器やＡ／Ｄコンバータの入力電圧振幅を低減することができるので回路のリニアリティを確保しつつ、電源回路を含めて回路構成を簡素化することができる。
【００２２】
請求項４記載の構成によれば請求項３記載の組電池の電圧検出装置において更に、前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位、並びに、前記基準電位をそれぞれＡ／Ｄ変換し、前記端子の電位のＡ／Ｄ変換値から前記基準電位のＡ／Ｄ変換値を減算して前記単電池の電圧を計測することを特徴としている。
【００２３】
本構成によれば、上記一対のコンデンサの接続点電位すなわち、基準電位もＡ／ＤコンバータによりＡ／Ｄ変換するので、この基準電位が変動し、それに応じて、一対のコンデンサの両端の電位が連動しても、両端の各電位のＡ／Ｄ変換値から基準電位のＡ／Ｄ変換を減算することにより、基準電位の変動をキャンセルすることができる。
【００２４】
本構成の好適な態様において、上記コンデンサの両端の電位のデジタル信号値の絶対値を求めることにより、コンデンサの蓄電電圧の蓄電方向の反転を解消する。このようにすれば、回路構成の複雑化や計測精度の低下を抑止しつつコンデンサの蓄電方向を自由に変更できる。
【００２７】
請求項５記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、前記組電池の電流を検出する電流検出回路とを備え、
前記電流検出回路が、前記入力アナログスイッチの実質的なターンオフ時点にて前記電流のサンプリングを行うことを特徴としている。ここでいう入力アナログスイッチの実質的ターンオフ時点とは、入力アナログスイッチの制御電極に印加したターンオン電圧がターンオフ方向に所定値以上変化した時点から、入力アナログスイッチのオン抵抗が所定値以上に達した時点までの任意の時点を意味するものとする。
【００２８】
本構成によれば、フライングキャパシタ式電池電圧検出装置において、単電池電圧がコンデンサにサンプルホールドされる時点にて組電池の電流を検出するので、これら単電池電圧及び電流に基づく組電池の状態（ＳＯＣなど）を演算する場合の誤差を低減することができる。
【００２９】
請求項６記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、前記組電池の電流を検出する電流検出回路とを備え、前記入力アナログスイッチ群は、互いに異なる複数の入力タイミングで前記各単電池の電圧を前記コンデンサに入力し、前記電流検出回路は、前記入力アナログスイッチと同期して時間順次に前記電流のサンプリングを行うことを特徴としている。
【００３０】
すなわち、本構成によれば、コンデンサは、複数の単電池の電圧を時間順次にサンプルホールドする。この場合には本質的に上記実質的ターンオフ時点が異なるので、各実質的ターンオフ時点ごとに組電池の電流をサンプリングする。
【００３１】
そして、同一時点でサンプルホールド及びサンプリングされた単電池電圧と電流とのペアによりこの単電池の状態（たとえばＳＯＣ）が演算される。これにより、単電池電圧計測を、マルチプレクサによる時間多重化処理で行う場合でも、電圧計測タイミングと電流計測タイミングとがずれることがなく、高精度の単電池電気状態の算出が可能となる。
【００３２】
請求項７記載の構成によれば請求項１記載の組電池の電圧検出装置において更に、前記単電池は、電流制限抵抗を通じて前記入力アナログスイッチ群に接続されることを特徴としている。
【００３３】
これにより、入力アナログスイッチの不良が生じても組電池から電圧検出系に過大電流が流れることを抑止することができ、回路安全性を向上することができる。
【００３４】
請求項９記載の構成によれば請求項８記載の組電池の電圧検出装置において更に、前記入力アナログスイッチ群は、前記電池ブロックごとに並列に前記各コンデンサに単電池電圧を読み込み、前記出力アナログスイッチ群は、前記各コンデンサの電位を時間順次に前記電圧検出回路に読み出すことを特徴としている。
【００３５】
本構成によれば、電流制限抵抗の存在によるコンデンサへの単電池電圧読み込み時間の増大を抑止しつつ回路構成を簡素化することができる。
【００３６】
【発明の実施の形態】
以下、本発明の好適な態様を以下の実施例により詳細に説明する。ただし、本発明は下記の実施例の構成に限定されるものではなく、置換可能な公知回路を用いて構成できることは当然である。
【００３７】
【実施例】
（回路構成）
本発明の組電池の電圧検出装置を車両用組電池の電圧検出に適用した実施例を図１に示す回路図を参照して説明する。
【００３８】
１は組電池、２はマルチプレクサ、３はコンデンサ群、４は出力アナログスイッチ群、５は電圧検出回路、６は電源回路、７は電流検出回路、８は電流制限抵抗群である。電流制限抵抗群８は電流制限抵抗Ｒ１〜Ｒ８からなる。組電池１は、直列接続された電池ブロック１１、１２をもち、電池ブロック１１は直列接続された４つの単電池１１１〜１１４からなり、電池ブロック１２は直列接続された４つの単電池１２１〜１２４からなる。入力アナログスイッチ２はアナログスイッチ２１〜２９からなる。コンデンサ群３は直列接続されたコンデンサ３１〜３４からなる。出力アナログスイッチ群４はアナログスイッチ４１〜４５からなる。
【００３９】
電池ブロック１１の単電池１１１〜１１４の各ターミナル（正極端又は負極端）は電流制限抵抗Ｒ１〜Ｒ５を個別に通じてアナログスイッチ２１〜２５の一端に個別に接続されている。
【００４０】
電池ブロック１２の単電池１２１〜１２４の各ターミナル（正極端又は負極端）は電流制限抵抗Ｒ５〜Ｒ９を個別に通じてアナログスイッチ２１〜２５の一端に個別に接続されている。
【００４１】
単電池１２４の低電位側のターミナル（負極端）は電流制限抵抗Ｒ９、アナログスイッチ２９を通じてコンデンサ３１のターミナル３１１に接続されている。単電池１２３の低電位側のターミナル（負極端）は電流制限抵抗Ｒ８、アナログスイッチ２８を通じてコンデンサ３２のターミナル３１２に接続されている。単電池１２２の低電位側のターミナル（負極端）は電流制限抵抗Ｒ７、アナログスイッチ２７を通じてコンデンサ３３のターミナル３１３に接続されている。単電池１２１の低電位側のターミナル（負極端）は電流制限抵抗Ｒ６、アナログスイッチ２６を通じてコンデンサ３４のターミナル３１４に接続されている。
【００４２】
アナログスイッチ２１〜２５の他端は、コンデンサ３１〜３４の各端子３１１〜３１５に個別に接続されている。
【００４３】
上記したように、アナログスイッチ２９の他端はコンデンサ３１の高電位側の端子に接続され、アナログスイッチ２８の他端はコンデンサ３２の高電位側の端子に接続され、アナログスイッチ２７の他端はコンデンサ３３の高電位側の端子に接続され、アナログスイッチ２６の他端はコンデンサ３４の高電位側の端子に接続されている。上記接続は、コンデンサ３４の低電位側に接続されるアナログスイッチ２５を中心として高電位側のアナログスイッチ２１〜２４と低電位側のアナログスイッチ２６〜２９とが鏡像関係に接続されるので、本明細書では「ミラー接続」と称する。
【００４４】
コンデンサ３１〜３４の端子３１１、３１３、３１５は、マルチプレクサを構成するアナログスイッチ４１、４３、４５を個別に介して電圧検出回路５の入力端５１に接続されている。コンデンサ３１〜３４の端子３１２、３１４は、マルチプレクサを構成するアナログスイッチ４２、４４を個別に介して電圧検出回路５の入力端５２に接続されている。
【００４５】
電圧検出回路５は、入力端５１、５２に入力されるコンデンサのターミナル電位を所定の参照電圧を基準として増幅する一対の電圧増幅器と、これら電圧増幅器の出力信号電圧を個別にＡ／Ｄ変換する一対のＡ／Ｄコンバータとを有しているが、電圧検出回路５の回路構成及び動作は本発明の要旨ではなくかつ周知であるため説明を省略する。
【００４６】
その他、入力端５１、５２に入力されるコンデンサの端子電圧を、電圧検出回路５の一個の電圧増幅器で差動増幅し、その出力信号電圧をＡ／Ｄ変換してもよい。
【００４７】
電源回路６は、電圧検出回路５の入力端５２に基準電圧Vrefを印加し、また、電圧検出回路５に正負の電源電圧ＶＨ、ＶＬを印加している。電源電圧ＶＨは基準電位Vrefより所定値（たとえば５Ｖ）大きい値に設定され、電源電圧ＶＬは基準電位Vrefより所定値（たとえば５Ｖ）小さい値に設定されている。
【００４８】
電流検出回路７は、組電池１の電流を検出する電流センサ７１と、電流センサが検出したアナログ電流値をＡ／Ｄ変換するＡ／Ｄコンバータ７２とを有し、Ａ／Ｄコンバータ７２は、マイクロコンピュータ９にデジタル電流信号を出力する。同じく、電圧検出回路５も検出したデジタル電圧信号をマイクロコンピュータ９に出力する。
【００４９】
マイクロコンピュータ９は、入力された信号に基づいて、組電池１のＳＯＣを演算する。また、マイクロコンピュータ９は、各アナログスイッチや各Ａ／Ｄコンバータのサンプリングタイミングを制御する。
【００５０】
（動作）
次に、この回路の動作を以下に説明する。最初、すべてのアナログスイッチはオフしている。
【００５１】
（電池ブロック１１の単電池電圧計測）
まず、アナログスイッチ２１〜２５をオンして、コンデンサ３１〜３４に単電池１１１〜１１４の端子電圧を印加する。所定時間後、アナログスイッチ２１〜２５をオフする。
【００５２】
次に、アナログスイッチ４１，４２をオンして、コンデンサ３１の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。もちろんただちにマイクロコンピュータ９に送信してもよい。
【００５３】
次に、アナログスイッチ４１をオフし、アナログスイッチ４３をオンして、コンデンサ４２の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。
【００５４】
次に、アナログスイッチ４２をオフし、アナログスイッチ４４をオンして、コンデンサ４３の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。
【００５５】
次に、アナログスイッチ４３をオフし、アナログスイッチ４５をオンして、コンデンサ４４の両端電位を電圧検出回路５の入力端５１，５２に送り、電圧検出回路５の一対のＡ／ＤコンバータがそれらをＡ／Ｄ変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドし、アナログスイッチ４４，４５をオフする。
【００５６】
次に、アナログスイッチ２５〜２９をオンして、単電池１２１〜１２４の電圧をコンデンサ３１〜３４に個別に印加する。所定時間後、アナログスイッチ２５〜２９をオフする。
【００５７】
次に、電池ブロック１１の単電池電圧検出時と同様に、アナログスイッチ４１〜４５を時間順次に一対ずつオンしてコンデンサ３１〜３４の蓄電電圧を電圧検出回路５によりＡ／Ｄ変換し、一時ホールドする。もちろんただちにマイクロコンピュータ９に送信してもよい。
【００５８】
次に、電圧検出回路５に一時ホールドされた合計８対のデジタル電圧信号をマイクロコンピュータ９に送信し、マイクロコンピュータ９はそれらを演算して各単電池電圧を求める。
【００５９】
更に詳しく説明すれば、アナログスイッチ４１，４２のオンにより求めた一対のデジタル信号の差の絶対値により単電池１１１の電圧を算出する。以下、同様に、同時にＡ／Ｄ変換されたデジタル信号のペアの差の絶対値により各単電池電圧を算出する。もちろん、電圧検出回路５にて上記デジタル減算を行い、その結果を一時ホールドすれば、電圧検出回路５の一時ホールドメモリを減らすことができる。
【００６０】
また、電圧検出回路５が入力端５１，５２に同時入力される一対の電位の差を差動増幅器により差動増幅する場合には、差動増幅した値をアナログ絶対値回路で絶対値に変換してからＡ／Ｄ変換することが好ましい。この絶対値回路は、次のようなデジタル回路で実行してもよい。すなわち、差動増幅した値をＡ／Ｄ変換したデジタル信号値と、単電池電圧が０Ｖに相当するデジタル値との差を求め、この差の絶対値を算出すればよい。なお、単電池電圧が０Ｖに相当するデジタル値は、たとえば、アナログスイッチ４１〜４４をオフした状態で、更に好ましくは入力端５１，４２を短絡スイッチで短絡した状態で、電圧検出回路５の差動増幅器で差動増幅を行い、その出力電圧をＡ／Ｄ変換すればよい。
【００６１】
上記実施例では、電池ブロック１１（もしくは１２）の単電池電圧をコンデンサ３１〜３４に読むこむ動作は並列処理し、コンデンサ３１〜３４から読み出す動作は時間順次に行っている。これは、上記読み込み時には、高圧できわめて出力インピーダンスが小さい組電池１とアナログスイッチ群２との間に、高抵抗の電流制限抵抗群８を設けているため、読み込みにおおける時定数が大きく長時間を要するのに比較して、上記読みだしでは、電圧検出回路５の入力インピーダンスが大きく、Ａ／Ｄ変換も現在ではきわめて高速で実施できるので、一個のコンデンサの蓄電電圧のＡ／Ｄ変換に要する時間がきわめて短くて済むためである。これにより、回路構成の複雑化を抑止しつつ高速の単電池電圧計測が可能となる。
【００６２】
次に、電流計測について以下に説明する。
【００６３】
この実施例では、マイクロコンピュータ９の指令により、Ａ／Ｄコンバータ７２は、マイクロコンピュータ９がアナログスイッチ２１〜２５にオフを指令してから所定時間（アナログスイッチ２１〜２５の遮断遅延時間とＡ／Ｄコンバータ７２の遮断遅延時間の差に一致）後、Ａ／Ｄコンバータ７２に電流信号のサンプルホールドを指令する。これは、Ａ／Ｄコンバータのサンプルホールド用のサンプリングスイッチの遮断遅延時間に比較して、通常、フォトＭＯＳトランジスタにより構成されるアナログスイッチ２１〜２４の遮断遅延時間が格段に大きいためである。これにより電圧サンプリングと電流サンプリングの同時性を確保することができ、両データを用いて高精度に電池ブロック１１の電気状態を算出することができる。
【００６４】
同様に、この実施例では、マイクロコンピュータ９の指令により、Ａ／Ｄコンバータ７２は、マイクロコンピュータ９がアナログスイッチ２５〜２９にオフを指令してから所定時間（アナログスイッチ２１〜２５の遮断遅延時間とＡ／Ｄコンバータ７２の遮断遅延時間の差に一致）後、Ａ／Ｄコンバータ７２に電流信号のサンプルホールドを指令する。これは、Ａ／Ｄコンバータのサンプルホールド用のサンプリングスイッチの遮断遅延時間に比較して、通常、フォトＭＯＳトランジスタにより構成されるアナログスイッチ２５〜２９の遮断遅延時間が格段に大きいためである。これにより電圧サンプリングと電流サンプリングの同時性を確保することができ、両データを用いて高精度に電池ブロック１１の電気状態を算出することができる。
【００６５】
更に、この実施例では、マイクロコンピュータ９は、電池ブロック１１の単電池１１１〜１１４の電気状態検出（典型的にはＳＯＣ算出）には、上記同時サンプリングした電圧・電流データを用い、電池ブロック１２の単電池１２１〜１２４の電気状態検出（典型的にはＳＯＣ算出）には、上記同時サンプリングした電圧・電流データを用いる。すなわち、この実施例では、時間順次に単電池電圧の計測を行う異なる電池ブロックは異なるタイミングでサンプリングされた電流値を用いてＳＯＣ演算を行う。これにより、時間順次に電圧サンプリングするにもかかわらず、電圧と電流との計測時間誤差を解消することができるので、各単電池のＳＯＣを高精度に計測することができる。
【００６６】
上記説明したこの実施例の組電池の電圧検出装置によれば、上記説明した種々の作用効果を奏することができる。
【００６７】
（変形態様１）
上記実施例の組電池の電圧検出装置の一変形態様を図２を参照して以下に説明する。
【００６８】
図２では、電圧検出回路５は１個の入力端５１をもち、この入力端５１は、増幅器を通じてあるいは直接Ａ／Ｄコンバータにコンデンサ３１〜３４の端子３１１、３１３、３１５の電位を入力し、電圧検出回路５の増幅器又はＡ／Ｄコンバータは所定の参照電圧を基準として、コンデンサ３１〜３４の各端子３１１、３１３、３１５の電位を時間順次に増幅あるいはＡ／Ｄ変換する。
【００６９】
この変形態様の特徴は、電圧検出回路５の入力端５１にアナログスイッチ４６を通じて基準電位を上記コンデンサ３１〜３４の各端子３１１、３１３、３１５の電位とともに時間順次に入力する点にある。それ以外の回路及びその動作は実施例と同じである。
【００７０】
このようにすれば、各端子３１１、３１３、３１５のデジタル電位と基準電位のデジタル電位との差の絶対値を求めることにより、上記した実施例より一層簡素な回路構成で、実施例と同様の作用効果を奏することができる。
【００７１】
（変形態様２）
上記実施例の組電池の電圧検出装置の他の変形態様を図３を参照して以下に説明する。
【００７２】
図３では、実施例と同様に電圧検出回路５は２個の入力端５１、５２をもつ。ただし、図３では、入力端５１，５２の電位、すなわち、各コンデンサの端子電圧は、時間順次に、１個の差動増幅器５３で差動増幅されてＡ／Ｄコンバータ５４でＡ／Ｄ変換される。
【００７３】
そして、Ａ／Ｄコンバータ５４から出力されるデジタル信号は一時記憶されてすべての単電池電圧のＡ／Ｄ変換終了後に、マイクロコンピュータ９に送信される。なお、このデジタル信号のマイクロコンピュータ９への送信はコンデンサ３１〜３４に単電池電圧を読み込む期間に並列に行うこともできる。
【００７４】
この態様の特徴は、入力端５１，５２を短絡する短絡スイッチ４７を設けた点にある。所定のタイミングで、この短絡スイッチ４７をオンして、単電池電圧が０Ｖに相当するデジタル信号をＡ／Ｄコンバータ５４から出力する。これにより、この０Ｖ相当デジタル信号と、他のデジタル信号との差の絶対値により各単電池電圧を計測することができる。
【００７５】
なお、上記実施例では、各単電池は電池セル一個としたが直列に接続された複数の電池セルからなる電池モジュールを単電池と見なしてもよいことはもちろんである。
【００７６】
なお、出力アナログスイッチ群は、フォトＭＯＳトランジスタではなく、通常のＭＯＳを使用することができることはもちろんである。
【図面の簡単な説明】
【図１】実施例の組電池の電圧検出回路を示す回路図である。
【図２】図１の変形態様の組電池の電圧検出回路を示す回路図である。
【図３】図１の変形態様の組電池の電圧検出回路を示す回路図である。
【符号の説明】
１ 組電池
２ 入力アナログスイッチ群
３ コンデンサ群
４ 出力アナログスイッチ群
５ 電圧検出回路
６ 電源回路
７ 電流検出回路
８ 電流制限抵抗群
９ マイクロコンピュータ
Claims (8)
- 直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池数に等しい数のコンデンサを直列接続してなる直列コンデンサ回路と、
各前記コンデンサを第１の前記電池ブロックの各前記単電池個々により個別に充電可能に前記第１の電池ブロックの前記各単電池のターミナルと前記各コンデンサの端子とを個別に接続するとともに、前記第１の電池ブロックに対して低電位側に隣接する第２の前記電池ブロックの各前記単電池のターミナルを前記第１の電池ブロックのターミナルと電位的に逆の順序で前記各コンデンサの端子に個別に接続する入力アナログスイッチ群と、
前記各コンデンサの端子を別々に電圧検出回路の入力端子に接続する出力アナログスイッチ群と、
を備えることを特徴とする組電池の電圧検出装置。 - 請求項１記載の組電池の電圧検出装置において、
前記電圧検出回路は、前記出力アナログスイッチ群を通じて入力される入力電圧をＡ／Ｄ変換してＡ／Ｄ変換値を求め、Ａ／Ｄ変換値が単電池電圧の負値に相当する場合に、前記Ａ／Ｄ変換値を前記単電池電圧の正値に相当する値に変換する演算を行うことを特徴とする組電池の電圧検出装置。 - 請求項１記載の組電池の電圧検出装置において、
隣接する一対の前記コンデンサの接続点は前記出力アナログスイッチ群のアナログスイッチを通じて基準電位を印加され、
前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位を、前記基準電位を基準として計測することを特徴とする組電池の電圧検出装置。 - 請求項３記載の組電池の電圧検出装置において、
前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位、並びに、前記基準電位をそれぞれＡ／Ｄ変換し、前記端子の電位のＡ／Ｄ変換値から前記基準電位のＡ／Ｄ変換値を減算して前記単電池の電圧を計測することを特徴とする組電池の電圧検出装置。 - 直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、
各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、
前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、
前記組電池の電流を検出する電流検出回路と、
を備え、
前記電流検出回路は、前記入力アナログスイッチの実質的なターンオフ時点にて前記電流のサンプリングを行うことを特徴とする組電池の電圧検出装置。 - 直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、
前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、
各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、
前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、
前記組電池の電流を検出する電流検出回路と、
を備え、
前記入力アナログスイッチ群は、互いに異なる複数の入力タイミングで前記各単電池の電圧を前記コンデンサに入力し、
前記電流検出回路は、前記入力アナログスイッチと同期して時間順次に前記電流のサンプリングを行うことを特徴とする組電池の電圧検出装置。 - 請求項１記載の組電池の電圧検出装置において、
前記単電池は、電流制限抵抗を通じて前記入力アナログスイッチ群に接続されることを特徴とする組電池の電圧検出装置。 - 請求項７記載の組電池の電圧検出装置において、
前記入力アナログスイッチ群は、前記電池ブロックごとに並列に前記各コンデンサに単電池電圧を読み込み、
前記出力アナログスイッチ群は、前記各コンデンサの電位を時間順次に前記電圧検出回路に読み出すことを特徴とする組電池の電圧検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000353179A JP3672183B2 (ja) | 2000-11-20 | 2000-11-20 | 組電池の電圧検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000353179A JP3672183B2 (ja) | 2000-11-20 | 2000-11-20 | 組電池の電圧検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002156392A JP2002156392A (ja) | 2002-05-31 |
| JP3672183B2 true JP3672183B2 (ja) | 2005-07-13 |
Family
ID=18825972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000353179A Expired - Fee Related JP3672183B2 (ja) | 2000-11-20 | 2000-11-20 | 組電池の電圧検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672183B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4158352B2 (ja) * | 2001-04-26 | 2008-10-01 | 株式会社デンソー | 組電池電圧検出装置 |
| JP3890502B2 (ja) * | 2002-11-18 | 2007-03-07 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| JP3890504B2 (ja) * | 2002-11-18 | 2007-03-07 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| JP3962993B2 (ja) * | 2002-11-18 | 2007-08-22 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| JP3890503B2 (ja) * | 2002-11-18 | 2007-03-07 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| JP3962991B2 (ja) * | 2002-11-18 | 2007-08-22 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| JP3962990B2 (ja) * | 2002-11-18 | 2007-08-22 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| JP4131394B2 (ja) | 2003-02-19 | 2008-08-13 | 株式会社デンソー | 組電池の電圧検出装置 |
| JP4256807B2 (ja) | 2004-03-22 | 2009-04-22 | 矢崎総業株式会社 | スイッチング回路及び個別電圧計測装置 |
| US7719283B2 (en) | 2004-06-04 | 2010-05-18 | Yazaki Corporation | Switching circuit and voltage measuring circuit |
| JP4180560B2 (ja) * | 2004-11-30 | 2008-11-12 | 株式会社ケーヒン | 電池電圧測定回路 |
| US7719284B2 (en) | 2004-11-30 | 2010-05-18 | Keihin Corporation | Apparatus for measuring voltage |
| JP4256837B2 (ja) * | 2004-11-30 | 2009-04-22 | 本田技研工業株式会社 | 電圧測定装置 |
| JP4589888B2 (ja) | 2006-03-23 | 2010-12-01 | 株式会社ケーヒン | 電池電圧測定回路、およびバッテリｅｃｕ |
| JP4508145B2 (ja) | 2006-04-10 | 2010-07-21 | 株式会社デンソー | 組電池の管理装置 |
| JP2011075503A (ja) * | 2009-10-01 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 電池電圧監視装置及び該電池電圧監視装置における電池電圧監視制御方法 |
| JP2012189490A (ja) | 2011-03-11 | 2012-10-04 | Toshiba Corp | 電池監視回路、および、電池監視システム |
| KR102041869B1 (ko) * | 2013-05-21 | 2019-11-08 | 엘지이노텍 주식회사 | 배터리 팩의 전압 측정장치 및 배터리 제어 시스템 |
| EP3203246B1 (en) * | 2014-09-29 | 2018-11-14 | Panasonic Intellectual Property Management Co., Ltd. | Storage cell control device and storage module management system |
| JP6478200B2 (ja) * | 2014-10-17 | 2019-03-06 | 株式会社ケーヒン | 電源電圧検出装置 |
| KR200479499Y1 (ko) * | 2014-10-22 | 2016-02-03 | 주식회사 한국가스기술공사 | 축전지의 개별셀 단자전압 검출장치 |
| JP7049115B2 (ja) * | 2015-09-17 | 2022-04-06 | ヌヴォトンテクノロジージャパン株式会社 | 異常検出装置、及び電池システム |
| WO2019044856A1 (ja) * | 2017-08-29 | 2019-03-07 | パナソニックＩｐマネジメント株式会社 | 電圧検出回路 |
| CN113063981B (zh) * | 2021-03-03 | 2024-03-22 | 上海摩芯半导体技术有限公司 | 电池组电压采集电路及电压采集方法 |
| JP7328725B1 (ja) | 2022-09-29 | 2023-08-17 | ゴイク電池株式会社 | 電圧測定装置及びこの電圧測定装置を用いて電池パックの電圧を測定する方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227346A (en) * | 1975-08-27 | 1977-03-01 | Fujitsu Ltd | Multiplexer |
| JPS6141918A (ja) * | 1984-08-02 | 1986-02-28 | Toyo Commun Equip Co Ltd | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 |
| JPH1040770A (ja) * | 1996-07-22 | 1998-02-13 | Hitachi Ltd | アナログマルチプレクサ回路 |
| JPH11299122A (ja) * | 1998-02-10 | 1999-10-29 | Denso Corp | 充電状態制御方法及び装置 |
| JP3518318B2 (ja) * | 1998-03-06 | 2004-04-12 | 松下電器産業株式会社 | 積層電圧計測装置 |
| JP3855497B2 (ja) * | 1998-10-22 | 2006-12-13 | 株式会社デンソー | 組電池の充放電状態判定方法及び装置 |
| JP2001289886A (ja) * | 2000-04-03 | 2001-10-19 | Sanyo Electric Co Ltd | 電池電圧測定装置 |
-
2000
- 2000-11-20 JP JP2000353179A patent/JP3672183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002156392A (ja) | 2002-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3672183B2 (ja) | 組電池の電圧検出装置 | |
| US6803766B2 (en) | Battery pack voltage detection apparatus | |
| JP4557407B2 (ja) | 積層電圧計測装置 | |
| JP4589888B2 (ja) | 電池電圧測定回路、およびバッテリｅｃｕ | |
| JP3518318B2 (ja) | 積層電圧計測装置 | |
| US6437538B1 (en) | Battery voltage measurement apparatus | |
| US10274544B2 (en) | Route switching circuit and voltage detection device | |
| JP3738721B2 (ja) | 組電池電圧検出回路 | |
| JP2014137272A (ja) | 電圧監視装置 | |
| JP2002315212A (ja) | フライングキャパシタ式組電池電圧検出装置 | |
| US6462550B2 (en) | Battery voltage detection apparatus and detection method | |
| US6541980B2 (en) | Multiplex voltage measurement apparatus | |
| JP4047558B2 (ja) | 電池電圧検出装置 | |
| JP2016048174A (ja) | 電圧監視装置 | |
| JPH11113182A (ja) | 電池電圧測定装置 | |
| JP2002204537A (ja) | 組電池装置 | |
| JP4756302B2 (ja) | フライングキャパシタ式組電池電圧検出装置 | |
| JP2001201522A (ja) | 多セル直列電池のセル電圧検出回路及びそれを用いた電池パック | |
| JP4206574B2 (ja) | 組電池の電圧検出回路 | |
| JP4616875B2 (ja) | 電圧検出装置 | |
| JP4662098B2 (ja) | フライングキャパシタ式組電池電圧検出装置 | |
| JP2005077207A (ja) | 組電池の電圧検出装置 | |
| JP5368283B2 (ja) | 電圧検出回路 | |
| JP4571888B2 (ja) | 電圧測定装置およびその劣化判定方法 | |
| JP4281036B2 (ja) | 組電池装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041022 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3672183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |