JP3669404B2 - 多層セラミック基板の製造方法 - Google Patents
多層セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP3669404B2 JP3669404B2 JP24230697A JP24230697A JP3669404B2 JP 3669404 B2 JP3669404 B2 JP 3669404B2 JP 24230697 A JP24230697 A JP 24230697A JP 24230697 A JP24230697 A JP 24230697A JP 3669404 B2 JP3669404 B2 JP 3669404B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- sheet
- multilayer
- molded body
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、多層セラミック基板の製造方法に関するもので、特に、たとえばコンデンサ、インダクタ等の受動部品を内蔵した多層セラミック基板の製造方法に関するものである。
【０００２】
【従来の技術】
多層セラミック基板に代表される多層回路基板をより多機能化、高密度化、高性能化するためには、このような多層回路基板において、高精度の受動部品を内蔵しながら、高密度に配線を施すことが有効である。
【０００３】
このように受動部品を内蔵した多層回路基板は、従来、次のような種々の方法により製造されている。
【０００４】
第１は、いわゆる厚膜法によるもので、基板グリーンシートに誘電体ペースト等を厚膜形成技術により印刷した後、各グリーンシートを積層し圧着し、次いで焼成することにより、多層セラミック基板内部に部分的にコンデンサ等を内蔵する方法である。しかし、この方法には、次のような問題がある。
▲１▼ ペーストの膜厚のばらつきや印刷の位置ずれが比較的大きいため、コンデンサの容量等の特性のばらつきも比較的大きい。
▲２▼ 圧着や焼成工程で、ペーストの変形が起こるため、このことも容量等の特性のばらつきの原因となる。
▲３▼ 印刷および積層を繰り返すに従って、印刷部の平面性がより悪くなり、積層数を増やすことが困難であるため、コンデンサにあっては容量を大きくすることが難しい。
【０００５】
第２は、抵抗および容量付きの多層回路基板を製造しようとするものであって、上述の第１の方法に類似しており、セラミック基板の表面にコンデンサ、抵抗等を厚膜形成技術により多層に印刷する方法である。しかし、この方法にも、
▲１▼ 印刷パターンの位置ずれや膜厚のばらつきによる特性のばらつき、
▲２▼ 積層数の増加に制限があることによる容量の制約、
▲３▼ 平面性の悪化
等、上述した第１の方法とほぼ同様の問題がある。
【０００６】
第３は、たとえば特開昭５９−１７２３２号公報に記載されるように、誘電体をシートの状態で多層基板内部に内蔵させる方法で、この場合、基板と同じ面積を有する誘電体シートを、基板のための基板シートの間に挟み込んで積層し、圧着した後、焼成することが行なわれる。これにより、容量等の特性のばらつきや、大容量化に対する制約の問題は改善されるが、次のような問題に遭遇する。
▲１▼ 誘電体が基板内部に層状に配置されるため、設計の自由度が低い。
▲２▼ 信号のクロストーク等の問題が発生しやすい。
【０００７】
第４は、たとえば特開昭６１−２８８４９８号公報に記載されるように、予め焼結されたチップ型のセラミック受動部品を、基板用の複数のセラミックグリーンシートからなる積層体内部に組み込む方法であり、この方法によれば、上述の第１ないし第３の方法における問題を改善できるが、セラミックグリーンシートのＸ、Ｙ、Ｚ方向の収縮挙動を厳しく制御する必要があり、セラミックとして使用できる材料がかなり限定される欠点があると同時に、
▲１▼ 基板の平坦性が悪くなりやすい、
▲２▼ 寸法精度を高くすることが困難である、
▲３▼ 微細配線を設けるのが難しい、
等の問題がある。
【０００８】
なお、多層回路基板の高密度配線を可能とする方法として、基板のための低温焼成可能な複数のグリーンシートからなる基板用積層体の上下両面に、この基板用積層体の焼成温度では収縮しないグリーンシートを圧着した後、これらを比較的低温で焼成し、後者のグリーンシートに由来する未焼結層を焼成後において剥離除去する方法（たとえば特開平４−２４３９７８号公報参照）や、この方法において焼成時に基板用積層体の上下方向から加圧することをさらに行なう方法（たとえば特表平５−５０３４９８号公報参照）がある。
【０００９】
これらの方法では、基板面方向すなわちＸ−Ｙ方向には収縮が生じにくいため、得られた基板の寸法精度を高くできる。そのため、高密度の配線を施しても断線するという問題が生じにくい利点がある。しかし、これらの方法は、受動部品を基板内に内蔵させるものではない。
【００１０】
再び、受動部品を内蔵した多層回路基板を製造するための第５の方法として、たとえば特開平９−９２９８３号公報には、上述の基板のＸ−Ｙ方向の収縮を生じさせない方法とシートまたは厚膜の形で多層回路基板内部に部分的にコンデンサを内蔵する方法とを組み合わせた方法が開示されている。この方法は、受動部品を内蔵した高密度配線の多層回路基板を製造するのに適している。
【００１１】
この第５の方法において、シートで誘電体部を形成する場合には、基板と同面積の誘電体層を設けることになるため、誘電体層が基板端面に露出する状態になる。このため、誘電体層は、水分が浸透しないように緻密であることが必要であるが、焼成時に基板の上下方向から加圧することで、誘電体層は十分緻密化することを可能にしている。しかし、誘電体層の形状が制約されることから、前述したような誘電体シートを用いる第３の方法と同様、
▲１▼ 誘電体が基板内部に層状に配置されるため、設計の自由度が低い、
▲２▼ 信号のクロストーク等の問題が発生しやすい、
等の問題に遭遇する。
【００１２】
他方、この第５の方法において、厚膜で誘電体部を形成する場合、誘電体部を形成する領域に対応するように、基板シートに凹部を設けておき、そこに誘電体ペーストを充填するという工程を採用することもある。この場合、前述した第１の方法である厚膜法において遭遇した問題のうち、厚膜の位置ずれや基板シート圧着時の誘電体ペーストの変形等により生じ得る特性のばらつきの問題は改善されるが、ペーストの膜厚のばらつきについては、小さくなるものの、依然として残り、なお不十分である。また、誘電体部を積層構造とすることは難しいため、大容量を得にくいという問題も残る。
【００１３】
【発明が解決しようとする課題】
そこで、この発明の目的は、上述した種々の問題を解決しようとすることであって、受動部品を内蔵するとともに、多機能化、高密度化、高精度化が可能な多層セラミック基板の製造方法を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明は、セラミック絶縁材料からなる積層された複数のセラミック層および配線導体を有する積層体と、配線導体によって配線された状態で積層体に内蔵された受動部品とを備える、多層セラミック基板を製造する方法に向けられ、上述した技術的課題を解決するため、受動部品となるべき多層の内部導体を形成する積層構造を有する生のセラミック機能材料を含む成形体ブロックを用意する工程と、成形体ブロックに含まれるセラミック機能材料とは異なるセラミック絶縁材料を含む積層された複数のセラミックグリーンシートおよび配線導体を有し、内部に空間が予め設けられ、当該空間に成形体ブロックを形成する層の積層方向とセラミックグリーンシートの積層方向とが垂直となる状態で成形体ブロックが嵌め込まれた、生の複合積層体を用意する工程と、この生の複合積層体の積層方向における両端に位置する各主面上に、生の複合積層体の焼成温度では焼結しない生のセラミックからなるシート状支持体を配置する工程と、このシート状支持体で挟んだ状態で生の複合積層体を焼成する工程と、次いで、未焼結のシート状支持体を除去する工程とを備えることを特徴としている。
【００１５】
上述した製造方法において、好ましくは、複合積層体は、１０００℃以下の温度で焼成される。
【００１６】
上述の好ましい実施形態において、複合積層体が１０００℃以下の温度で焼成されるときには、シート状支持体は、たとえばアルミナまたはジルコニアを含んで構成すればよい。
【００１７】
この発明に係る多層セラミック基板の製造方法において有利に適用される受動部品は、たとえばコンデンサまたはインダクタである。なお、この発明において、内蔵される受動部品とは、コンデンサやインダクタ等の単体に限定されるものではなく、これら単体の複合体、たとえばコンデンサ、インダクタを組み合わせたＬＣ複合部品等を含むものである。
【００１８】
また、成形体ブロックとしては、多層の内部導体を形成する積層構造を有するものが有利に適用される。
【００１９】
また、成形体ブロックに含まれるセラミック機能材料は、結晶化ガラス、またはガラスとセラミックとの混合物を含むことが好ましい。
【００２０】
また、複合積層体に備えるセラミックグリーンシートに含まれるセラミック絶縁材料は、ガラス、またはガラスとセラミックとの混合物を含み、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれることが好ましい。
【００２１】
また、配線導体または内部導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とすることが好ましい。
【００２２】
【発明の実施の形態】
図１は、この発明の一実施形態による製造方法によって製造された多層セラミック基板１を図解的に示す断面図である。図２は、図１に示した多層セラミック基板１が与える等価回路図である。
【００２３】
図１に示すように、多層セラミック基板１は、セラミック絶縁材料からなる積層された複数のセラミック層２、３、４、５、６、７および８を有する積層体９を備えている。積層体９の内部には、受動部品としてのコンデンサ１０、インダクタ１１および抵抗１２が内蔵されている。また、積層体９は、これらコンデンサ１０、インダクタ１１および抵抗１２を配線するための配線導体１３、１４、１５、１６、１７および１８を内部に備え、また、外表面上に外部端子導体１９ａおよび１９ｂを備えている。このようにして、多層セラミック基板１は、図２に示すような回路を構成する。
【００２４】
このような構成の多層セラミック基板１は、次のように製造される。図３は、図１に示した多層セラミック基板１の製造方法を説明するための断面図である。図４は、図３に示した要素の一部を得るための方法を説明するための断面図である。
【００２５】
上述したコンデンサ１０となるべき生のセラミック機能材料を含むコンデンサ用成形体ブロック１０ｇおよびインダクタ１１となるべき生のセラミック機能材料を含むインダクタ用成形体ブロック１１ｇがそれぞれ用意される。
【００２６】
コンデンサ用成形体ブロック１０ｇは、セラミック機能材料としてセラミック誘電体を含み、このようなセラミック誘電体を含む生の誘電体シート２０を介して多層の内部導体２１が形成された積層構造を有している。成形体ブロック１０ｇの対向する端面には、端子電極２２および２３がそれぞれ形成されている。内部導体２１は、周知の積層セラミックコンデンサにおける内部電極と同様、一方の端子電極２２に接続されるものと他方の端子電極２３に接続されるものとが交互に配置されている。
【００２７】
インダクタ用成形体ブロック１１ｇは、セラミック機能材料としてセラミック磁性体を含み、このようなセラミック磁性体を含む生の磁性体シート２４を介して多層の内部導体２５が形成された積層構造を有している。成形体ブロック１１ｇの対向する端面には、端子電極２６および２７がそれぞれ形成されている。多層の内部導体２５の各々は、たとえば各磁性体シート２４を貫通する貫通導体２８によって接続されながら、全体としてコイル状に延びる導電経路を構成している。
【００２８】
これら成形体ブロック１０ｇおよび１１ｇは、好ましくは、１０００℃以下の温度で焼成可能なように構成される。
【００２９】
そのため、まず、誘電体シート２０および磁性体シート２４にそれぞれ含まれるセラミック機能材料、すなわちセラミック誘電体およびセラミック磁性体としては、たとえば、結晶化ガラス、またはガラスとセラミックとの混合物が有利に用いられる。より具体的には、誘電体シート２０としては、チタン酸バリウムにホウ珪酸系のガラスを少量混ぜた粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法によってシート状に成形したものを用いることができる。他方、磁性体シート２４としては、ニッケル亜鉛フェライトにホウ珪酸系のガラスを少量混ぜた粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法によってシート状に成形したものを用いることができる。
【００３０】
また、内部導体２１、端子電極２２および２３、内部導体２５、端子電極２６および２７、ならびに貫通導体２８を形成するための導体としては、たとえば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とする導電性ペーストが有利に用いられる。
【００３１】
内部導体２１および２５は、それぞれ、誘電体シート２０および磁性体シート２４の各上に上述の導電性ペーストをスクリーン印刷によって所定のパターンをもって付与することによって形成されることができる。
【００３２】
成形体ブロック１０ｇおよび１１ｇを得るため、上述したように、内部導体２１が形成された所定数の誘電体シート２０および内部導体２５が形成された所定数の磁性体シート２４をそれぞれ積層した後、圧着工程に付されることが好ましく、この圧着工程では、たとえば、水圧プレスで２００ｋｇ／ｃｍ2 の圧力が付与される。
【００３３】
他方、前述したセラミック層２〜８の各々となるべきセラミック絶縁材料を含むセラミックグリーンシート２ｇ、３ｇ、４ｇ、５ｇ、６ｇ、７ｇおよび８ｇが用意される。これらセラミックグリーンシート２ｇ〜８ｇに含まれるセラミック絶縁材料は、上述した成形体ブロック１０ｇまたは１１ｇに含まれるセラミック機能材料とは異なっている。
【００３４】
これらセラミックグリーンシート２ｇ〜８ｇには、それぞれ、上述したコンデンサ用成形体ブロック１０ｇおよびインダクタ用成形体ブロック１１ｇを設けるための、また、前述した抵抗１２、配線導体１３〜１８、ならびに外部端子導体１９ａおよび１９ｂを設けるための加工または処置が予め施されている。
【００３５】
より詳細には、コンデンサ用成形体ブロック１０ｇを内蔵させるための空間２９となるべき一連の貫通孔３０、３１、３２および３３、ならびにインダクタ用成形体ブロック１１ｇを内蔵させるための空間３４となるべき一連の貫通孔３５、３６、３７および３８が、それぞれ、セラミックグリーンシート４ｇ、５ｇ、６ｇおよび７ｇに予め設けられている。
【００３６】
また、配線導体１３を設けるための一連の貫通孔３９、４０、４１、４２、４３および４４が、それぞれ、セラミックグリーンシート２ｇ、３ｇ、４ｇ、５ｇ、６ｇおよび７ｇに予め設けられている。また、配線導体１５を設けるための貫通孔４５がセラミックグリーンシート３ｇに予め設けられている。また、配線導体１８を設けるための一連の貫通孔４６および４７が、それぞれ、セラミックグリーンシート２ｇおよび３ｇに予め設けられている。そして、これらの貫通孔３９〜４７内には、配線導体１３、１５および１８となるべき導電性ペーストが付与される。
【００３７】
また、セラミックグリーンシート２ｇには、外部端子導体１９ａおよび１９ｂとなるべき各導電性ペーストが、貫通孔３９および４６内の各導電性ペーストにそれぞれ接続されるようにスクリーン印刷等により付与される。
【００３８】
また、セラミックグリーンシート３ｇには、配線導体１６および１７となるべき各導電性ペーストが、貫通孔４５および４７内の各導電性ペーストにそれぞれ接続されるようにスクリーン印刷等により付与される。また、抵抗１２となるべき厚膜抵抗体が、配線導体１６および１７となるべき各導電性ペースト間を連結するように付与される。厚膜抵抗体を形成するための抵抗体ペーストとしては、たとえば、酸化ルテチウムにホウ珪酸系ガラスを少量混ぜた粉末と有機ビヒクルとを混合したものが有利に用いられる。
【００３９】
また、セラミックグリーンシート８ｇには、配線導体１４となるべき導電性ペーストが、セラミックグリーンシート２ｇ〜８ｇが積層されたとき、貫通孔４４内の導電性ペーストに接続され、かつ空間２９および３４内に向かって露出するように、すなわち成形体ブロック１０ｇおよび１１ｇの端子電極２３および２７に接続されるように、スクリーン印刷等により付与される。
【００４０】
上述した配線導体１３〜１８ならびに外部端子導体１９ａおよび１９ｂを与える導電性ペーストとしては、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とするものが有利に用いられる。
【００４１】
このようなセラミックグリーンシート２ｇ〜８ｇに含まれるセラミック絶縁材料としては、好ましくは、１０００℃以下の温度で焼成可能なものが用いられ、たとえば、ガラス、またはガラスとセラミックとの混合物が用いられる。この場合、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれる。ガラス／セラミックの重量比が５／９５より小さいと、焼成可能な温度が１０００℃より高くなるためである。焼成可能な温度が高くなると、前述した配線導体１３〜１８等の材料の選択幅が狭くなるので好ましくない。
【００４２】
より具体的には、セラミックグリーンシート２ｇ〜８ｇとしては、ホウ珪酸系のガラス粉末とアルミナ粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法によってシート状に成形したものを用いることができる。このような材料系のセラミックグリーンシート２ｇ〜８ｇは、８００〜１０００℃程度の比較的低温で焼成することができる。
【００４３】
以上のようにして得られた成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇを用いて、焼成されたときに多層セラミック基板１となる生の複合積層体１ｇが以下のように製造される。
【００４４】
まず、セラミックグリーンシート４ｇ〜７ｇが、図４に示すように、予め積層される。次いで、空間２９および３４に、それぞれ、成形体ブロック１０ｇおよび１１ｇが嵌め込まれる。このとき、端子電極２２、２３、２６および２７は、空間２９または３４の各々の開口から露出している。次いで、たとえば５００ｋｇ／ｃｍ2 の水圧プレスを用いての圧着工程が実施され、セラミックグリーンシート４ｇ〜７ｇが圧着される。これによって、セラミックグリーンシート４ｇ〜７ｇ間の密着性が高められるとともに、成形体ブロック１０ｇおよび１１ｇと空間２９および３４の内周面とがそれぞれ密着する状態になる。
【００４５】
次いで、上述したセラミックグリーンシート４ｇ〜７ｇの上下に、セラミックグリーンシート２ｇおよび３ｇならびに８ｇがそれぞれ積層され、これによって、生の複合積層体１ｇが得られる。この複合積層体１ｇの状態において、貫通孔３９〜４４内の導電性ペーストは、一連の配線導体１３を形成するとともに、配線導体１４に接続され、また、貫通孔４５内の導電性ペーストは、成形体ブロック１０ｇの端子電極２２に接続され、貫通孔４６および４７内の導電性ペーストは、一連の配線導体１８を形成するとともに、成形体ブロック１１ｇの端子電極２６に接続される。また、成形体ブロック１０ｇおよび１１ｇの端子電極２３および２７は、配線導体１４に接続される。
【００４６】
この実施形態では、生の複合積層体１ｇの焼成温度では焼結しない生のセラミックからなるシート状支持体４８および４９がさらに用意される。前述したように、成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇがともに１０００℃以下の温度で焼成可能であるならば、これらを複合した生の複合積層体１ｇが１０００℃以下の温度で焼成可能であるということであるので、シート状支持体４８および４９の材料は、１０００℃では焼結しないものであればよい。シート状支持体４８および４９として、たとえば、アルミナまたはジルコニア等のセラミック粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード等によってシート状に成形されたものが有利に用いられる。
【００４７】
このようなシート状支持体４８および４９は、生の複合積層体１ｇの積層方向における両端に位置する各主面、すなわち上下の主面上に配置される。そして、生の複合積層体１ｇは、シート状支持体４８および４９とともに、圧着される。この圧着には、たとえば１０００ｋｇ／ｃｍ2 の圧力の水圧プレスが適用される。
【００４８】
次いで、生の複合積層体１ｇは、シート状支持体４８および４９で挟まれた状態で、たとえば、空気中、９００℃の温度で焼成される。この焼成によって、成形体ブロック１０ｇおよび１１ｇが焼成され、それぞれ、焼結状態のコンデンサ１０およびインダクタ１１となるとともに、セラミックグリーンシート２ｇ〜８ｇが焼成され、焼結状態の複数のセラミック層２〜８を有する積層体９となり、それゆえ、全体として焼結状態にある多層セラミック基板１が得られる。
【００４９】
また、このような焼成工程を終えても、シート状支持体４８および４９は未焼結であるので、容易に剥離除去することができ、冷却後において、シート状支持体４８および４９が除去され、それによって、所望の多層セラミック基板１を取り出すことができる。
【００５０】
上述のシート状支持体４８および４９は、焼成工程において、焼結しないので、実質的な収縮も生じない。したがって、これらシート状支持体４８および４９に挟まれた複合積層体１ｇの焼成時のＸ−Ｙ方向すなわちセラミックグリーンシート２ｇ〜８ｇの主面方向の収縮は有利に抑制されることができる。そのため、多層セラミック基板１の寸法精度をより高くすることができ、たとえば配線導体１３〜１８をもって微細で高密度な配線を施しても断線するなどの問題をより生じにくくすることができる。実験によれば、コンデンサ１０、インダクタ１１および抵抗１２は、それぞれ、設計どおりの特性を示すことが確認されている。
【００５１】
また、上述のように、Ｘ−Ｙ方向の収縮が抑制されるので、複合積層体１ｇを焼成して、成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇを同時焼成するにあたり、これら成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇの各収縮挙動を互いに一致させることがより容易になり、したがって、成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇのそれぞれの材料の選択の幅をさらに広げることができる。
【００５２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形が可能である。
【００５３】
たとえば、図示した多層セラミック基板１において採用された回路設計は、この発明のより容易な理解を可能とする一典型例にすぎず、この発明は、その他、種々の回路設計を有する多層セラミック基板においても等しく適用することができる。
【００５４】
また、成形体ブロックとしても、コンデンサやインダクタの単体に限定されず、たとえばＬＣ複合部品の成形体ブロックとすることもできる。
【００５５】
また、上述した実施形態では、成形体ブロック１０ｇおよび１１ｇを嵌め込むための空間２９および３４は、セラミックグリーンシート４ｇ〜７ｇにそれぞれ設けられた貫通孔３０〜３３および３５〜３８によって形成されたが、成形体ブロックの大きさや形状によっては、特定のセラミックグリーンシートに設けられた凹部によって成形体ブロックを嵌め込むための空間が形成されてもよい。
【００５６】
【発明の効果】
以上のように、この発明に係る多層セラミック基板の製造方法によれば、多層セラミック基板に備える複数のセラミック層および配線導体を有する積層体に内蔵された受動部品は、積層体内に埋め込まれた生のセラミック機能材料を含む成形体ブロックが積層体の焼成と同時に一体焼結されたものによって構成されるので、受動部品自身が有する特性は、成形体ブロックを得た段階で実質的に決定され、また、成形体ブロックに潜在している特性は、焼結後においても実質的に維持されることになる。したがって、成形体ブロックを適正に製造しさえすれば、多層セラミック基板に内蔵される受動部品の特性が設計どおりのものとなり、そのため、多層セラミック基板全体としても、それを安定した品質をもって供給することができるようになる。このことから、多機能化、高密度化、高精度化、高性能化された多層セラミック基板を容易に実現することができる。
【００５７】
また、この発明によれば、受動部品は、積層体の内部に完全に埋め込まれた状態となるので、耐湿性等の耐環境性の高い多層セラミック基板を得ることができる。
【００５８】
また、この発明によれば、受動部品が多層セラミック基板内において３次元的に配置され得るので、設計の自由度が高められるとともに、信号のクロストーク等の問題を有利に回避することができる。
【００５９】
また、この発明に係る多層セラミック基板の製造方法によれば、内蔵される受動部品となるべき生のセラミック機能材料を含む成形体ブロックが用意され、この生の成形体ブロックを埋め込んだ生の複合積層体が焼成されるので、予め焼成された受動部品を埋め込んだ状態で焼成する場合に比べて、焼成時の収縮挙動を厳しく管理する必要がなくなり、積層体となるべきセラミックグリーンシートにおいて使用できる材料の選択の幅を広げることができる。
【００６０】
また、この発明に係る多層セラミック基板の製造方法によれば、生の複合積層体において、受動部品となるべき成形体ブロックを嵌め込むための空間が予め設けられているので、得られた多層セラミック基板の平面性を良好に維持することができる。したがって、配線導体の不所望な変形や断線を生じにくくすることができるので、特性のばらつきを生じさせないようにしながら、高い寸法精度をもって高密度な配線を行なうことが可能となり、また、多層セラミック基板に備えるセラミック層の積層数を問題なく増やすことができ、結果として、多層セラミック基板の高性能化を図ることが容易になる。
【００６１】
また、この発明に係る多層セラミック基板の製造方法によれば、生の複合積層体の積層方向における両端に位置する各主面上に、生の複合積層体の焼成温度では焼結しない生のセラミックからなるシート状支持体を配置しながら、生の複合積層体を焼成するようにしているため、シート状支持体は、焼成工程において、焼結しないので、実質的な収縮も生じず、そのため、これらシート状支持体に挟まれた複合積層体の焼成時のＸ−Ｙ方向の収縮が抑制される。したがって、多層セラミック基板の寸法精度をより高くすることができ、微細で高密度な配線を施しても断線するなどの問題をさらに生じにくくすることができる。また、上述のように、Ｘ−Ｙ方向の収縮が抑制されるので、複合積層体を焼成して、成形体ブロックとセラミックグリーンシートとを同時焼成するにあたり、これら成形体とセラミックグリーンシートとの各収縮挙動を互いに一致させることがより容易になり、したがって、成形体とセラミックグリーンシートとのそれぞれの材料の選択の幅をさらに広げることができる。
【００６２】
この発明において、受動部品となるべき成形体ブロックが多層の内部導体を形成する積層構造を有していると、たとえば、受動部品がコンデンサであるときには、高容量を得ることができ、受動部品がインダクタであるときには、高インダクタンスを得ることができる。
【００６３】
この発明において、成形体ブロックに含まれるセラミック機能材料が、結晶化ガラス、またはガラスとセラミックとの混合物を含んでいたり、複合積層体に備えるセラミックグリーンシートに含まれるセラミック絶縁材料が、ガラス、またはガラスとセラミックとの混合物を含むとともに、このガラス／セラミックの重量比が、１００／０ないし５／９５の範囲内に選ばれていたりすると、たとえば１０００℃といった比較的低温で、複合積層体を焼成することが可能になる。そのため、配線導体として、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とするものが問題なく使用できるようになる。また、前述したシート状支持体としては、比較的入手が容易で化学的に安定なアルミナまたはジルコニアを含むものを用いることができるようになる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法によって得られた多層セラミック基板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１が与える等価回路図である。
【図３】図１に示した多層セラミック基板１の製造方法を説明するためのもので、多層セラミック基板１を製造するために用意されるセラミックグリーンシート２ｇ〜８ｇ、成形体ブロック１０ｇおよび１１ｇ、ならびにシート状支持体４８および４９を示す断面図である。
【図４】図３に示したセラミックグリーンシート４ｇ〜７ｇと成形体ブロック１０ｇおよび１１ｇとを互いに分離して示す断面図である。
【符号の説明】
１ 多層セラミック基板
２〜８ セラミック層
９ 積層体
１０ コンデンサ
１１ インダクタ
１２ 抵抗
１３〜１８ 配線導体
１９ａ，１９ｂ 外部端子導体
２０ 誘電体シート
２１，２５ 内部導体
２２，２３，２６，２７ 端子電極
２４ 磁性体シート
２９，３４ 空間
３０〜３３，３５〜４７ 貫通孔
１ｇ 生の複合積層体
２ｇ〜８ｇ セラミックグリーンシート
１０ｇ コンデンサ用成形体ブロック
１１ｇ インダクタ用成形体ブロック
４８，４９ シート状支持体
【発明の属する技術分野】
この発明は、多層セラミック基板の製造方法に関するもので、特に、たとえばコンデンサ、インダクタ等の受動部品を内蔵した多層セラミック基板の製造方法に関するものである。
【０００２】
【従来の技術】
多層セラミック基板に代表される多層回路基板をより多機能化、高密度化、高性能化するためには、このような多層回路基板において、高精度の受動部品を内蔵しながら、高密度に配線を施すことが有効である。
【０００３】
このように受動部品を内蔵した多層回路基板は、従来、次のような種々の方法により製造されている。
【０００４】
第１は、いわゆる厚膜法によるもので、基板グリーンシートに誘電体ペースト等を厚膜形成技術により印刷した後、各グリーンシートを積層し圧着し、次いで焼成することにより、多層セラミック基板内部に部分的にコンデンサ等を内蔵する方法である。しかし、この方法には、次のような問題がある。
▲１▼ ペーストの膜厚のばらつきや印刷の位置ずれが比較的大きいため、コンデンサの容量等の特性のばらつきも比較的大きい。
▲２▼ 圧着や焼成工程で、ペーストの変形が起こるため、このことも容量等の特性のばらつきの原因となる。
▲３▼ 印刷および積層を繰り返すに従って、印刷部の平面性がより悪くなり、積層数を増やすことが困難であるため、コンデンサにあっては容量を大きくすることが難しい。
【０００５】
第２は、抵抗および容量付きの多層回路基板を製造しようとするものであって、上述の第１の方法に類似しており、セラミック基板の表面にコンデンサ、抵抗等を厚膜形成技術により多層に印刷する方法である。しかし、この方法にも、
▲１▼ 印刷パターンの位置ずれや膜厚のばらつきによる特性のばらつき、
▲２▼ 積層数の増加に制限があることによる容量の制約、
▲３▼ 平面性の悪化
等、上述した第１の方法とほぼ同様の問題がある。
【０００６】
第３は、たとえば特開昭５９−１７２３２号公報に記載されるように、誘電体をシートの状態で多層基板内部に内蔵させる方法で、この場合、基板と同じ面積を有する誘電体シートを、基板のための基板シートの間に挟み込んで積層し、圧着した後、焼成することが行なわれる。これにより、容量等の特性のばらつきや、大容量化に対する制約の問題は改善されるが、次のような問題に遭遇する。
▲１▼ 誘電体が基板内部に層状に配置されるため、設計の自由度が低い。
▲２▼ 信号のクロストーク等の問題が発生しやすい。
【０００７】
第４は、たとえば特開昭６１−２８８４９８号公報に記載されるように、予め焼結されたチップ型のセラミック受動部品を、基板用の複数のセラミックグリーンシートからなる積層体内部に組み込む方法であり、この方法によれば、上述の第１ないし第３の方法における問題を改善できるが、セラミックグリーンシートのＸ、Ｙ、Ｚ方向の収縮挙動を厳しく制御する必要があり、セラミックとして使用できる材料がかなり限定される欠点があると同時に、
▲１▼ 基板の平坦性が悪くなりやすい、
▲２▼ 寸法精度を高くすることが困難である、
▲３▼ 微細配線を設けるのが難しい、
等の問題がある。
【０００８】
なお、多層回路基板の高密度配線を可能とする方法として、基板のための低温焼成可能な複数のグリーンシートからなる基板用積層体の上下両面に、この基板用積層体の焼成温度では収縮しないグリーンシートを圧着した後、これらを比較的低温で焼成し、後者のグリーンシートに由来する未焼結層を焼成後において剥離除去する方法（たとえば特開平４−２４３９７８号公報参照）や、この方法において焼成時に基板用積層体の上下方向から加圧することをさらに行なう方法（たとえば特表平５−５０３４９８号公報参照）がある。
【０００９】
これらの方法では、基板面方向すなわちＸ−Ｙ方向には収縮が生じにくいため、得られた基板の寸法精度を高くできる。そのため、高密度の配線を施しても断線するという問題が生じにくい利点がある。しかし、これらの方法は、受動部品を基板内に内蔵させるものではない。
【００１０】
再び、受動部品を内蔵した多層回路基板を製造するための第５の方法として、たとえば特開平９−９２９８３号公報には、上述の基板のＸ−Ｙ方向の収縮を生じさせない方法とシートまたは厚膜の形で多層回路基板内部に部分的にコンデンサを内蔵する方法とを組み合わせた方法が開示されている。この方法は、受動部品を内蔵した高密度配線の多層回路基板を製造するのに適している。
【００１１】
この第５の方法において、シートで誘電体部を形成する場合には、基板と同面積の誘電体層を設けることになるため、誘電体層が基板端面に露出する状態になる。このため、誘電体層は、水分が浸透しないように緻密であることが必要であるが、焼成時に基板の上下方向から加圧することで、誘電体層は十分緻密化することを可能にしている。しかし、誘電体層の形状が制約されることから、前述したような誘電体シートを用いる第３の方法と同様、
▲１▼ 誘電体が基板内部に層状に配置されるため、設計の自由度が低い、
▲２▼ 信号のクロストーク等の問題が発生しやすい、
等の問題に遭遇する。
【００１２】
他方、この第５の方法において、厚膜で誘電体部を形成する場合、誘電体部を形成する領域に対応するように、基板シートに凹部を設けておき、そこに誘電体ペーストを充填するという工程を採用することもある。この場合、前述した第１の方法である厚膜法において遭遇した問題のうち、厚膜の位置ずれや基板シート圧着時の誘電体ペーストの変形等により生じ得る特性のばらつきの問題は改善されるが、ペーストの膜厚のばらつきについては、小さくなるものの、依然として残り、なお不十分である。また、誘電体部を積層構造とすることは難しいため、大容量を得にくいという問題も残る。
【００１３】
【発明が解決しようとする課題】
そこで、この発明の目的は、上述した種々の問題を解決しようとすることであって、受動部品を内蔵するとともに、多機能化、高密度化、高精度化が可能な多層セラミック基板の製造方法を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明は、セラミック絶縁材料からなる積層された複数のセラミック層および配線導体を有する積層体と、配線導体によって配線された状態で積層体に内蔵された受動部品とを備える、多層セラミック基板を製造する方法に向けられ、上述した技術的課題を解決するため、受動部品となるべき多層の内部導体を形成する積層構造を有する生のセラミック機能材料を含む成形体ブロックを用意する工程と、成形体ブロックに含まれるセラミック機能材料とは異なるセラミック絶縁材料を含む積層された複数のセラミックグリーンシートおよび配線導体を有し、内部に空間が予め設けられ、当該空間に成形体ブロックを形成する層の積層方向とセラミックグリーンシートの積層方向とが垂直となる状態で成形体ブロックが嵌め込まれた、生の複合積層体を用意する工程と、この生の複合積層体の積層方向における両端に位置する各主面上に、生の複合積層体の焼成温度では焼結しない生のセラミックからなるシート状支持体を配置する工程と、このシート状支持体で挟んだ状態で生の複合積層体を焼成する工程と、次いで、未焼結のシート状支持体を除去する工程とを備えることを特徴としている。
【００１５】
上述した製造方法において、好ましくは、複合積層体は、１０００℃以下の温度で焼成される。
【００１６】
上述の好ましい実施形態において、複合積層体が１０００℃以下の温度で焼成されるときには、シート状支持体は、たとえばアルミナまたはジルコニアを含んで構成すればよい。
【００１７】
この発明に係る多層セラミック基板の製造方法において有利に適用される受動部品は、たとえばコンデンサまたはインダクタである。なお、この発明において、内蔵される受動部品とは、コンデンサやインダクタ等の単体に限定されるものではなく、これら単体の複合体、たとえばコンデンサ、インダクタを組み合わせたＬＣ複合部品等を含むものである。
【００１８】
また、成形体ブロックとしては、多層の内部導体を形成する積層構造を有するものが有利に適用される。
【００１９】
また、成形体ブロックに含まれるセラミック機能材料は、結晶化ガラス、またはガラスとセラミックとの混合物を含むことが好ましい。
【００２０】
また、複合積層体に備えるセラミックグリーンシートに含まれるセラミック絶縁材料は、ガラス、またはガラスとセラミックとの混合物を含み、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれることが好ましい。
【００２１】
また、配線導体または内部導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とすることが好ましい。
【００２２】
【発明の実施の形態】
図１は、この発明の一実施形態による製造方法によって製造された多層セラミック基板１を図解的に示す断面図である。図２は、図１に示した多層セラミック基板１が与える等価回路図である。
【００２３】
図１に示すように、多層セラミック基板１は、セラミック絶縁材料からなる積層された複数のセラミック層２、３、４、５、６、７および８を有する積層体９を備えている。積層体９の内部には、受動部品としてのコンデンサ１０、インダクタ１１および抵抗１２が内蔵されている。また、積層体９は、これらコンデンサ１０、インダクタ１１および抵抗１２を配線するための配線導体１３、１４、１５、１６、１７および１８を内部に備え、また、外表面上に外部端子導体１９ａおよび１９ｂを備えている。このようにして、多層セラミック基板１は、図２に示すような回路を構成する。
【００２４】
このような構成の多層セラミック基板１は、次のように製造される。図３は、図１に示した多層セラミック基板１の製造方法を説明するための断面図である。図４は、図３に示した要素の一部を得るための方法を説明するための断面図である。
【００２５】
上述したコンデンサ１０となるべき生のセラミック機能材料を含むコンデンサ用成形体ブロック１０ｇおよびインダクタ１１となるべき生のセラミック機能材料を含むインダクタ用成形体ブロック１１ｇがそれぞれ用意される。
【００２６】
コンデンサ用成形体ブロック１０ｇは、セラミック機能材料としてセラミック誘電体を含み、このようなセラミック誘電体を含む生の誘電体シート２０を介して多層の内部導体２１が形成された積層構造を有している。成形体ブロック１０ｇの対向する端面には、端子電極２２および２３がそれぞれ形成されている。内部導体２１は、周知の積層セラミックコンデンサにおける内部電極と同様、一方の端子電極２２に接続されるものと他方の端子電極２３に接続されるものとが交互に配置されている。
【００２７】
インダクタ用成形体ブロック１１ｇは、セラミック機能材料としてセラミック磁性体を含み、このようなセラミック磁性体を含む生の磁性体シート２４を介して多層の内部導体２５が形成された積層構造を有している。成形体ブロック１１ｇの対向する端面には、端子電極２６および２７がそれぞれ形成されている。多層の内部導体２５の各々は、たとえば各磁性体シート２４を貫通する貫通導体２８によって接続されながら、全体としてコイル状に延びる導電経路を構成している。
【００２８】
これら成形体ブロック１０ｇおよび１１ｇは、好ましくは、１０００℃以下の温度で焼成可能なように構成される。
【００２９】
そのため、まず、誘電体シート２０および磁性体シート２４にそれぞれ含まれるセラミック機能材料、すなわちセラミック誘電体およびセラミック磁性体としては、たとえば、結晶化ガラス、またはガラスとセラミックとの混合物が有利に用いられる。より具体的には、誘電体シート２０としては、チタン酸バリウムにホウ珪酸系のガラスを少量混ぜた粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法によってシート状に成形したものを用いることができる。他方、磁性体シート２４としては、ニッケル亜鉛フェライトにホウ珪酸系のガラスを少量混ぜた粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法によってシート状に成形したものを用いることができる。
【００３０】
また、内部導体２１、端子電極２２および２３、内部導体２５、端子電極２６および２７、ならびに貫通導体２８を形成するための導体としては、たとえば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とする導電性ペーストが有利に用いられる。
【００３１】
内部導体２１および２５は、それぞれ、誘電体シート２０および磁性体シート２４の各上に上述の導電性ペーストをスクリーン印刷によって所定のパターンをもって付与することによって形成されることができる。
【００３２】
成形体ブロック１０ｇおよび１１ｇを得るため、上述したように、内部導体２１が形成された所定数の誘電体シート２０および内部導体２５が形成された所定数の磁性体シート２４をそれぞれ積層した後、圧着工程に付されることが好ましく、この圧着工程では、たとえば、水圧プレスで２００ｋｇ／ｃｍ2 の圧力が付与される。
【００３３】
他方、前述したセラミック層２〜８の各々となるべきセラミック絶縁材料を含むセラミックグリーンシート２ｇ、３ｇ、４ｇ、５ｇ、６ｇ、７ｇおよび８ｇが用意される。これらセラミックグリーンシート２ｇ〜８ｇに含まれるセラミック絶縁材料は、上述した成形体ブロック１０ｇまたは１１ｇに含まれるセラミック機能材料とは異なっている。
【００３４】
これらセラミックグリーンシート２ｇ〜８ｇには、それぞれ、上述したコンデンサ用成形体ブロック１０ｇおよびインダクタ用成形体ブロック１１ｇを設けるための、また、前述した抵抗１２、配線導体１３〜１８、ならびに外部端子導体１９ａおよび１９ｂを設けるための加工または処置が予め施されている。
【００３５】
より詳細には、コンデンサ用成形体ブロック１０ｇを内蔵させるための空間２９となるべき一連の貫通孔３０、３１、３２および３３、ならびにインダクタ用成形体ブロック１１ｇを内蔵させるための空間３４となるべき一連の貫通孔３５、３６、３７および３８が、それぞれ、セラミックグリーンシート４ｇ、５ｇ、６ｇおよび７ｇに予め設けられている。
【００３６】
また、配線導体１３を設けるための一連の貫通孔３９、４０、４１、４２、４３および４４が、それぞれ、セラミックグリーンシート２ｇ、３ｇ、４ｇ、５ｇ、６ｇおよび７ｇに予め設けられている。また、配線導体１５を設けるための貫通孔４５がセラミックグリーンシート３ｇに予め設けられている。また、配線導体１８を設けるための一連の貫通孔４６および４７が、それぞれ、セラミックグリーンシート２ｇおよび３ｇに予め設けられている。そして、これらの貫通孔３９〜４７内には、配線導体１３、１５および１８となるべき導電性ペーストが付与される。
【００３７】
また、セラミックグリーンシート２ｇには、外部端子導体１９ａおよび１９ｂとなるべき各導電性ペーストが、貫通孔３９および４６内の各導電性ペーストにそれぞれ接続されるようにスクリーン印刷等により付与される。
【００３８】
また、セラミックグリーンシート３ｇには、配線導体１６および１７となるべき各導電性ペーストが、貫通孔４５および４７内の各導電性ペーストにそれぞれ接続されるようにスクリーン印刷等により付与される。また、抵抗１２となるべき厚膜抵抗体が、配線導体１６および１７となるべき各導電性ペースト間を連結するように付与される。厚膜抵抗体を形成するための抵抗体ペーストとしては、たとえば、酸化ルテチウムにホウ珪酸系ガラスを少量混ぜた粉末と有機ビヒクルとを混合したものが有利に用いられる。
【００３９】
また、セラミックグリーンシート８ｇには、配線導体１４となるべき導電性ペーストが、セラミックグリーンシート２ｇ〜８ｇが積層されたとき、貫通孔４４内の導電性ペーストに接続され、かつ空間２９および３４内に向かって露出するように、すなわち成形体ブロック１０ｇおよび１１ｇの端子電極２３および２７に接続されるように、スクリーン印刷等により付与される。
【００４０】
上述した配線導体１３〜１８ならびに外部端子導体１９ａおよび１９ｂを与える導電性ペーストとしては、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とするものが有利に用いられる。
【００４１】
このようなセラミックグリーンシート２ｇ〜８ｇに含まれるセラミック絶縁材料としては、好ましくは、１０００℃以下の温度で焼成可能なものが用いられ、たとえば、ガラス、またはガラスとセラミックとの混合物が用いられる。この場合、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれる。ガラス／セラミックの重量比が５／９５より小さいと、焼成可能な温度が１０００℃より高くなるためである。焼成可能な温度が高くなると、前述した配線導体１３〜１８等の材料の選択幅が狭くなるので好ましくない。
【００４２】
より具体的には、セラミックグリーンシート２ｇ〜８ｇとしては、ホウ珪酸系のガラス粉末とアルミナ粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法によってシート状に成形したものを用いることができる。このような材料系のセラミックグリーンシート２ｇ〜８ｇは、８００〜１０００℃程度の比較的低温で焼成することができる。
【００４３】
以上のようにして得られた成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇを用いて、焼成されたときに多層セラミック基板１となる生の複合積層体１ｇが以下のように製造される。
【００４４】
まず、セラミックグリーンシート４ｇ〜７ｇが、図４に示すように、予め積層される。次いで、空間２９および３４に、それぞれ、成形体ブロック１０ｇおよび１１ｇが嵌め込まれる。このとき、端子電極２２、２３、２６および２７は、空間２９または３４の各々の開口から露出している。次いで、たとえば５００ｋｇ／ｃｍ2 の水圧プレスを用いての圧着工程が実施され、セラミックグリーンシート４ｇ〜７ｇが圧着される。これによって、セラミックグリーンシート４ｇ〜７ｇ間の密着性が高められるとともに、成形体ブロック１０ｇおよび１１ｇと空間２９および３４の内周面とがそれぞれ密着する状態になる。
【００４５】
次いで、上述したセラミックグリーンシート４ｇ〜７ｇの上下に、セラミックグリーンシート２ｇおよび３ｇならびに８ｇがそれぞれ積層され、これによって、生の複合積層体１ｇが得られる。この複合積層体１ｇの状態において、貫通孔３９〜４４内の導電性ペーストは、一連の配線導体１３を形成するとともに、配線導体１４に接続され、また、貫通孔４５内の導電性ペーストは、成形体ブロック１０ｇの端子電極２２に接続され、貫通孔４６および４７内の導電性ペーストは、一連の配線導体１８を形成するとともに、成形体ブロック１１ｇの端子電極２６に接続される。また、成形体ブロック１０ｇおよび１１ｇの端子電極２３および２７は、配線導体１４に接続される。
【００４６】
この実施形態では、生の複合積層体１ｇの焼成温度では焼結しない生のセラミックからなるシート状支持体４８および４９がさらに用意される。前述したように、成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇがともに１０００℃以下の温度で焼成可能であるならば、これらを複合した生の複合積層体１ｇが１０００℃以下の温度で焼成可能であるということであるので、シート状支持体４８および４９の材料は、１０００℃では焼結しないものであればよい。シート状支持体４８および４９として、たとえば、アルミナまたはジルコニア等のセラミック粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード等によってシート状に成形されたものが有利に用いられる。
【００４７】
このようなシート状支持体４８および４９は、生の複合積層体１ｇの積層方向における両端に位置する各主面、すなわち上下の主面上に配置される。そして、生の複合積層体１ｇは、シート状支持体４８および４９とともに、圧着される。この圧着には、たとえば１０００ｋｇ／ｃｍ2 の圧力の水圧プレスが適用される。
【００４８】
次いで、生の複合積層体１ｇは、シート状支持体４８および４９で挟まれた状態で、たとえば、空気中、９００℃の温度で焼成される。この焼成によって、成形体ブロック１０ｇおよび１１ｇが焼成され、それぞれ、焼結状態のコンデンサ１０およびインダクタ１１となるとともに、セラミックグリーンシート２ｇ〜８ｇが焼成され、焼結状態の複数のセラミック層２〜８を有する積層体９となり、それゆえ、全体として焼結状態にある多層セラミック基板１が得られる。
【００４９】
また、このような焼成工程を終えても、シート状支持体４８および４９は未焼結であるので、容易に剥離除去することができ、冷却後において、シート状支持体４８および４９が除去され、それによって、所望の多層セラミック基板１を取り出すことができる。
【００５０】
上述のシート状支持体４８および４９は、焼成工程において、焼結しないので、実質的な収縮も生じない。したがって、これらシート状支持体４８および４９に挟まれた複合積層体１ｇの焼成時のＸ−Ｙ方向すなわちセラミックグリーンシート２ｇ〜８ｇの主面方向の収縮は有利に抑制されることができる。そのため、多層セラミック基板１の寸法精度をより高くすることができ、たとえば配線導体１３〜１８をもって微細で高密度な配線を施しても断線するなどの問題をより生じにくくすることができる。実験によれば、コンデンサ１０、インダクタ１１および抵抗１２は、それぞれ、設計どおりの特性を示すことが確認されている。
【００５１】
また、上述のように、Ｘ−Ｙ方向の収縮が抑制されるので、複合積層体１ｇを焼成して、成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇを同時焼成するにあたり、これら成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇの各収縮挙動を互いに一致させることがより容易になり、したがって、成形体ブロック１０ｇおよび１１ｇならびにセラミックグリーンシート２ｇ〜８ｇのそれぞれの材料の選択の幅をさらに広げることができる。
【００５２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形が可能である。
【００５３】
たとえば、図示した多層セラミック基板１において採用された回路設計は、この発明のより容易な理解を可能とする一典型例にすぎず、この発明は、その他、種々の回路設計を有する多層セラミック基板においても等しく適用することができる。
【００５４】
また、成形体ブロックとしても、コンデンサやインダクタの単体に限定されず、たとえばＬＣ複合部品の成形体ブロックとすることもできる。
【００５５】
また、上述した実施形態では、成形体ブロック１０ｇおよび１１ｇを嵌め込むための空間２９および３４は、セラミックグリーンシート４ｇ〜７ｇにそれぞれ設けられた貫通孔３０〜３３および３５〜３８によって形成されたが、成形体ブロックの大きさや形状によっては、特定のセラミックグリーンシートに設けられた凹部によって成形体ブロックを嵌め込むための空間が形成されてもよい。
【００５６】
【発明の効果】
以上のように、この発明に係る多層セラミック基板の製造方法によれば、多層セラミック基板に備える複数のセラミック層および配線導体を有する積層体に内蔵された受動部品は、積層体内に埋め込まれた生のセラミック機能材料を含む成形体ブロックが積層体の焼成と同時に一体焼結されたものによって構成されるので、受動部品自身が有する特性は、成形体ブロックを得た段階で実質的に決定され、また、成形体ブロックに潜在している特性は、焼結後においても実質的に維持されることになる。したがって、成形体ブロックを適正に製造しさえすれば、多層セラミック基板に内蔵される受動部品の特性が設計どおりのものとなり、そのため、多層セラミック基板全体としても、それを安定した品質をもって供給することができるようになる。このことから、多機能化、高密度化、高精度化、高性能化された多層セラミック基板を容易に実現することができる。
【００５７】
また、この発明によれば、受動部品は、積層体の内部に完全に埋め込まれた状態となるので、耐湿性等の耐環境性の高い多層セラミック基板を得ることができる。
【００５８】
また、この発明によれば、受動部品が多層セラミック基板内において３次元的に配置され得るので、設計の自由度が高められるとともに、信号のクロストーク等の問題を有利に回避することができる。
【００５９】
また、この発明に係る多層セラミック基板の製造方法によれば、内蔵される受動部品となるべき生のセラミック機能材料を含む成形体ブロックが用意され、この生の成形体ブロックを埋め込んだ生の複合積層体が焼成されるので、予め焼成された受動部品を埋め込んだ状態で焼成する場合に比べて、焼成時の収縮挙動を厳しく管理する必要がなくなり、積層体となるべきセラミックグリーンシートにおいて使用できる材料の選択の幅を広げることができる。
【００６０】
また、この発明に係る多層セラミック基板の製造方法によれば、生の複合積層体において、受動部品となるべき成形体ブロックを嵌め込むための空間が予め設けられているので、得られた多層セラミック基板の平面性を良好に維持することができる。したがって、配線導体の不所望な変形や断線を生じにくくすることができるので、特性のばらつきを生じさせないようにしながら、高い寸法精度をもって高密度な配線を行なうことが可能となり、また、多層セラミック基板に備えるセラミック層の積層数を問題なく増やすことができ、結果として、多層セラミック基板の高性能化を図ることが容易になる。
【００６１】
また、この発明に係る多層セラミック基板の製造方法によれば、生の複合積層体の積層方向における両端に位置する各主面上に、生の複合積層体の焼成温度では焼結しない生のセラミックからなるシート状支持体を配置しながら、生の複合積層体を焼成するようにしているため、シート状支持体は、焼成工程において、焼結しないので、実質的な収縮も生じず、そのため、これらシート状支持体に挟まれた複合積層体の焼成時のＸ−Ｙ方向の収縮が抑制される。したがって、多層セラミック基板の寸法精度をより高くすることができ、微細で高密度な配線を施しても断線するなどの問題をさらに生じにくくすることができる。また、上述のように、Ｘ−Ｙ方向の収縮が抑制されるので、複合積層体を焼成して、成形体ブロックとセラミックグリーンシートとを同時焼成するにあたり、これら成形体とセラミックグリーンシートとの各収縮挙動を互いに一致させることがより容易になり、したがって、成形体とセラミックグリーンシートとのそれぞれの材料の選択の幅をさらに広げることができる。
【００６２】
この発明において、受動部品となるべき成形体ブロックが多層の内部導体を形成する積層構造を有していると、たとえば、受動部品がコンデンサであるときには、高容量を得ることができ、受動部品がインダクタであるときには、高インダクタンスを得ることができる。
【００６３】
この発明において、成形体ブロックに含まれるセラミック機能材料が、結晶化ガラス、またはガラスとセラミックとの混合物を含んでいたり、複合積層体に備えるセラミックグリーンシートに含まれるセラミック絶縁材料が、ガラス、またはガラスとセラミックとの混合物を含むとともに、このガラス／セラミックの重量比が、１００／０ないし５／９５の範囲内に選ばれていたりすると、たとえば１０００℃といった比較的低温で、複合積層体を焼成することが可能になる。そのため、配線導体として、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とするものが問題なく使用できるようになる。また、前述したシート状支持体としては、比較的入手が容易で化学的に安定なアルミナまたはジルコニアを含むものを用いることができるようになる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法によって得られた多層セラミック基板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１が与える等価回路図である。
【図３】図１に示した多層セラミック基板１の製造方法を説明するためのもので、多層セラミック基板１を製造するために用意されるセラミックグリーンシート２ｇ〜８ｇ、成形体ブロック１０ｇおよび１１ｇ、ならびにシート状支持体４８および４９を示す断面図である。
【図４】図３に示したセラミックグリーンシート４ｇ〜７ｇと成形体ブロック１０ｇおよび１１ｇとを互いに分離して示す断面図である。
【符号の説明】
１ 多層セラミック基板
２〜８ セラミック層
９ 積層体
１０ コンデンサ
１１ インダクタ
１２ 抵抗
１３〜１８ 配線導体
１９ａ，１９ｂ 外部端子導体
２０ 誘電体シート
２１，２５ 内部導体
２２，２３，２６，２７ 端子電極
２４ 磁性体シート
２９，３４ 空間
３０〜３３，３５〜４７ 貫通孔
１ｇ 生の複合積層体
２ｇ〜８ｇ セラミックグリーンシート
１０ｇ コンデンサ用成形体ブロック
１１ｇ インダクタ用成形体ブロック
４８，４９ シート状支持体
Claims (7)
- セラミック絶縁材料からなる積層された複数のセラミック層および配線導体を有する積層体と、前記配線導体によって配線された状態で前記積層体に内蔵された受動部品とを備える、多層セラミック基板を製造する方法であって、
前記受動部品となるべき多層の内部導体を形成する積層構造を有する生のセラミック機能材料を含む成形体ブロックを用意し、
前記セラミック機能材料とは異なるセラミック絶縁材料を含む積層された複数のセラミックグリーンシートおよび前記配線導体を有し、内部に空間が予め設けられ、当該空間に前記成形体ブロックを形成する層の積層方向と前記セラミックグリーンシートの積層方向とが垂直となる状態で前記成形体ブロックが嵌め込まれた、生の複合積層体を用意し、
前記生の複合積層体の積層方向における両端に位置する各主面上に、前記生の複合積層体の焼成温度では焼結しない生のセラミックからなるシート状支持体を配置し、
前記シート状支持体で挟んだ状態で前記生の複合積層体を焼成し、
次いで、未焼結の前記シート状支持体を除去する、各工程を備える、多層セラミック基板の製造方法。 - 前記複合積層体は、１０００℃以下の温度で焼成される、請求項１に記載の多層セラミック基板の製造方法。
- 前記シート状支持体は、アルミナまたはジルコニアを含む、請求項２に記載の多層セラミック基板の製造方法。
- 前記成形体ブロックとして、焼結されたとき、コンデンサまたはインダクタとなるものが用意される、請求項１ないし３のいずれかに記載の多層セラミック基板の製造方法。
- 前記成形体ブロックに含まれる前記セラミック機能材料は、結晶化ガラス、またはガラスとセラミックとの混合物を含む、請求項２に記載の多層セラミック基板の製造方法。
- 前記複合積層体に備えるセラミックグリーンシートに含まれる前記セラミック絶縁材料は、ガラス、またはガラスとセラミックとの混合物を含み、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれる、請求項２または５に記載の多層セラミック基板の製造方法。
- 前記配線導体または前記内部導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、Ｎｉ、およびＣｕからなる群から選ばれた少なくとも１種を主成分とする、請求項２、５または６に記載の多層セラミック基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24230697A JP3669404B2 (ja) | 1997-09-08 | 1997-09-08 | 多層セラミック基板の製造方法 |
| US09/140,705 US6241838B1 (en) | 1997-09-08 | 1998-08-26 | Method of producing a multi-layer ceramic substrate |
| DE69837134T DE69837134T2 (de) | 1997-09-08 | 1998-09-04 | Herstellung eines mehrschichtigen keramischen Substrats mit einem passiven Bauelement |
| EP98116824A EP0901316B1 (en) | 1997-09-08 | 1998-09-04 | Method of producing a multi-layer ceramic substrate accomodating a passive component |
| KR1019980036996A KR100317469B1 (ko) | 1997-09-08 | 1998-09-08 | 다층세라믹기판의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24230697A JP3669404B2 (ja) | 1997-09-08 | 1997-09-08 | 多層セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187918A JPH1187918A (ja) | 1999-03-30 |
| JP3669404B2 true JP3669404B2 (ja) | 2005-07-06 |
Family
ID=17087271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24230697A Expired - Fee Related JP3669404B2 (ja) | 1997-09-08 | 1997-09-08 | 多層セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3669404B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228196B1 (en) * | 1998-06-05 | 2001-05-08 | Murata Manufacturing Co., Ltd. | Method of producing a multi-layer ceramic substrate |
| US6841740B2 (en) | 2000-06-14 | 2005-01-11 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate and method for fabricating the same |
| US6545346B2 (en) * | 2001-03-23 | 2003-04-08 | Intel Corporation | Integrated circuit package with a capacitor |
| TW586205B (en) * | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
| JP4071204B2 (ja) | 2004-02-27 | 2008-04-02 | Ｔｄｋ株式会社 | 多層セラミック基板の製造方法 |
| WO2009034834A1 (ja) * | 2007-09-10 | 2009-03-19 | Murata Manufacturing Co., Ltd. | セラミック多層基板及びその製造方法 |
-
1997
- 1997-09-08 JP JP24230697A patent/JP3669404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187918A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153290A (en) | Multi-layer ceramic substrate and method for producing the same | |
| KR100356678B1 (ko) | 다층 세라믹 기판의 제조방법 | |
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| EP1067568B1 (en) | Lamination type coil component and method of producing the same | |
| KR100317469B1 (ko) | 다층세라믹기판의제조방법 | |
| US20070110956A1 (en) | Multilayer ceramic substrate and its production method | |
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| KR100585549B1 (ko) | 적층 세라믹 전자부품 | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US20020166694A1 (en) | Monolithic ceramic substrate and method for making the same | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH07122457A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JP3129261B2 (ja) | 多層セラミック基板の製造方法 | |
| KR100474947B1 (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JP2002057036A (ja) | 積層複合電子部品及びその製造方法 | |
| JPH03263311A (ja) | 積層複合部品 | |
| JPS6235253B2 (ja) | ||
| JPH022318B2 (ja) | ||
| JPH0393541A (ja) | 異種材料複合セラミックグリーンシートとその製造方法 | |
| JPH1145823A (ja) | 積層セラミック複合部品 | |
| JPH033299A (ja) | コンデンサ内蔵セラミックス回路基板 | |
| JPH02270395A (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |