JP3664573B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3664573B2 JP3664573B2 JP18680997A JP18680997A JP3664573B2 JP 3664573 B2 JP3664573 B2 JP 3664573B2 JP 18680997 A JP18680997 A JP 18680997A JP 18680997 A JP18680997 A JP 18680997A JP 3664573 B2 JP3664573 B2 JP 3664573B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- output buffer
- bus
- bus wiring
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
この発明は、大画面、高解像度のカラー液晶表示パネルを有する液晶表示装置に関するものである。
【0002】
【従来の技術】
高解像度の液晶表示装置を実現するには画素を小さくし、多くの画素を用いる必要がある。画素の数が増大すると、走査線および信号線として機能するバス配線、ゲートバス配線及びソースバス配線の断線不良や短絡不良などが生じやすくなる。大画面になると断線不良や短絡不良などの発生確率はますます増加する。その解決策として、特開平3−23425号公報などの冗長配線に接続して修復する方法が用いられている。
【0003】
図6は、従来の液晶表示装置を示す回路構成図である。図において、1は信号線として機能するソースバス配線、2は走査線として機能するゲートバス配線、3はソースバス配線1に信号を供給する複数の出力バッファを有するソースドライバ回路、4はゲートバス配線2に信号を供給する複数の出力バッファを有するゲートドライバ回路、5はソースをソースバス配線1に、ゲートをゲートバス配線2に接続されたスイッチング素子である薄膜トランジスタ(以下TFTという)、6はTFT5によって制御される画素電極で、マトリクス状に配置された表示部を形成する。7はソースバス配線1と絶縁膜を介して交差するように設けられ、画素電極6の配置された表示部を迂回して配置された冗長配線である。
図6に示すように、冗長配線7がソースバス配線1に絶縁膜を介して交差するように設けられている。ソースバス配線1の断線不良の際、不良を生じたソースバス配線1と冗長配線7を接続することにより、不良を生じたソースバス配線1の機能が冗長配線7に替わり、断線以降も表示させるものである。
【0004】
【発明が解決しようとする課題】
冗長配線7を用いた場合、負荷としては正常なソースバス配線1の負荷に冗長配線7の負荷が加わる。ソースバス配線1を介して画素に信号を供給するソースドライバ回路3の出力バッファの駆動能力は、正常なソースバス配線1の負荷を想定して設計される。従って、断線不良や短絡不良などを修復するため、冗長配線7に接続した場合は、通常の出力バッファの駆動能力では不足になり、時定数が大きくなって、正常なソースバス配線1に接続された画素とは異なった表示状態となる。冗長配線7の負荷を見込んで、高駆動能力の出力バッファを備えるという手段もあるが、消費電力が増加してしまう。
【0005】
この発明は、このような課題を解決するためになされたもので、消費電力の増加を最小限に押さえて、バス配線を修復した場合の出力バッファの駆動能力不足を解消し、正常なバス配線に接続された画素と同じ表示状態を得るように構成された出力バッファを有する液晶表示装置を得ることを目的としている。
【0006】
【課題を解決するための手段】
この発明に係わる液晶表示装置においては、複数のゲートバス配線と複数のソースバス配線との交点に配置されたスイッチング素子を有する表示部、この表示部のゲートバス配線もしくはソースバス配線の少なくとも一つであるバス配線に交差するように絶縁膜を介して配置され、バス配線の断線時には、バス配線と交差部を介して接続されることにより、断線されたバス配線の迂回路を形成する冗長配線、及び表示部のバス配線に接続され、タイミング制御部により生成された信号に基づき、バス配線に駆動信号を供給するドライバ回路を備え、ドライバ回路は、バス配線に接続される出力バッファと、バス配線の断線時に、断線したバス配線に接続されると共に駆動能力を調整可能に構成された補助用出力バッファとを有し、バス配線の断線時には、補助用出力バッファの駆動能力を調整し、この駆動能力が調整された補助用出力バッファを用いて、断線したバス配線へ信号を供給するものである。
【0007】
また、補助用出力バッファは、駆動能力の異なる複数の出力バッファ回路により構成され、この駆動能力の異なる複数の出力バッファ回路の中から一つが選択されることにより、駆動能力が調整されるものである。
【0008】
【発明の実施の形態】
以下、この発明の実施の形態を図を用いて説明する。
実施の形態1.
図1は、この発明の実施の形態1による液晶表示装置を示す回路構成図である。図において、1〜6は上記従来装置と同一のものであり、その説明を省略する。ゲートバス配線2及びソースバス配線1を介してマトリクス型表示部に信号を供給する複数の出力バッファを有するゲートドライバ回路4及びソースドライバ回路3が設けられている。ここで出力バッファとは、シリコンウエハプロセスで形成されるドライバICや、液晶パネルと同一プロセスで形成される液晶パネル一体型ドライバ回路などのドライバ回路の最終段出力バッファである。
【0009】
図2(a)は、図1の出力バッファの回路構成図であり、図2(b)は、その詳細図である。図において、8は制御信号によって制御される出力バッファであり、8a、8b、8cはNチャンネルトランジスタ、8d、8eはPチャンネルトランジスタである。制御信号をNチャンネルトランジスタ8cのゲートに与えてバイアス電流を制御することにより出力バッファ8の駆動能力を調整できる。
制御信号は、パーソナルコンピュータやワークステーションなどの信号源や、液晶表示装置内のタイミング制御部から出力される。または、プルアップ/プルダウン抵抗を用いた設定などにより制御を行う。
【0010】
次に、実施の形態1の液晶表示装置の動作を説明する。通常の液晶表示では、信号源からの制御信号や画像データを、タイミング制御部で液晶を駆動するための信号に変えて垂直/水平ドライバ部に伝送する。ドライバ部では必要に応じて、レベル変換やディジタル/アナログ変換などを行い、ゲートバス配線2及びソースバス配線1を介してTFT5に信号を伝送し、液晶を駆動する。不良が生じた場合、ゲートバス配線2もしくはソースバス配線1の断線不良や短絡不良などの不良個所を検出し、不良を修復する。不良の検出は、例えばバス配線(ゲートバス配線2及びソースバス配線1、以下同じ)の外観検査、バス配線抵抗測定やバス配線に信号を入力して電気的な動作を確かめるなどの電気的な検査、点灯検査などにより行う。不良の修復は、例えばレーザなどを用いて、配線の切断/接続により行う。修復したバス配線に接続されている出力バッファの駆動能力を、正常なバス配線に接続された画素と同じ表示状態になるように、制御信号により調整する。例えば、レーザなどを用いて配線を接続した場合、接続部の接触抵抗が加わるため、負荷の増加分を相殺するように駆動能力を上げるよう制御を行う。
【0011】
以上のように実施の形態1によれば、ゲートバス配線2もしくはソースバス配線1の断線不良や短絡不良などを修復したバス配線に接続されている出力バッファの駆動能力を制御信号により調整することにより、断線不良や短絡不良などを修復したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。
また、修復したバス配線に接続された出力バッファのみ駆動能力を制御するので、消費電力の大幅な変化は回避できる。
【0012】
実施の形態2.
実施の形態2による液晶表示装置の回路構成は、実施の形態1と基本的に同じで、図1の回路構成図と同じである。
図3は、実施の形態2による出力バッファの回路構成図である。駆動能力の異なる複数の出力バッファ8、9とバス配線がスイッチ10を介して接続される。制御信号によりスイッチ10を切り替えることにより、駆動能力を調整できる。
実施の形態2の液晶表示装置の動作は、実施の形態1と基本的には同じである。制御信号によりスイッチ10を切り替えることにより、出力バッファ駆動能力を調整できる。
以上のように実施の形態2によれば、実施の形態1と同様、断線不良や短絡不良などを修復したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。また、修復したバス配線に接続された出力バッファのみ駆動能力を制御するので、消費電力の大幅な変化は回避できる。
【0013】
実施の形態3.
図4は、この発明の実施の形態3による液晶表示装置を示す概略構成図である。図において、1〜7は上記従来装置と同一のものである。11はソースバス配線1に生じた断線部、12は断線部11の生じたソースバス配線1と冗長配線7を接続した接続部、13はソースバス配線1上の短絡不良部、14は短絡不良部13をソースバス配線1から切離した切離し部である。15は切離し部14で切離されたソースバス配線1と冗長配線7を接続する接続部である。バス配線やドライバ回路の構成は、実施の形態1の回路構成と基本的には同じである。ゲートバス配線2およびソースバス配線1のいずれか一方又は両方のバス配線の両端部には冗長配線7が絶縁膜を介して交差している。
出力バッファの構成は、実施の形態1と同様であるので、図2を援用する。図2に示すとおり、制御信号によりバイアス電流を制御することにより出力バッファの駆動能力を調整できる。
【0014】
以下に、実施の形態3の液晶表示装置の動作を説明する。断線不良や短絡不良などが生じている不良ソースバス配線1の両端部で、不良ソースバス配線1と冗長配線7とをレーザなどを使って接続する。短絡不良の場合は、短絡箇所をレーザなどを使ってソースバス配線1から切り放す。冗長配線7に接続したバス配線に接続されている出力バッファの駆動能力を、正常なバス配線に接続された画素と同じ表示状態になるように、制御信号によりバイアス電流を制御する。
以上のように実施の形態3によれば、ゲートバス配線2もしくはソースバス配線1の断線不良や短絡不良などを、冗長配線7に接続することによって修復したバス配線に接続されている出力バッファの駆動能力を調整することにより、冗長配線7に接続したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。
また、冗長配線7に接続したバス配線に接続された出力バッファのみ駆動能力を制御するので、消費電力の大幅な変化は回避できる。
【0015】
実施の形態4.
実施の形態4による液晶表示装置の回路構成は、実施の形態3と基本的に同じで、図4の回路構成図と同じである。すなわち冗長配線7を有している。出力バッファの構成は、実施の形態2と同様であるので図3を援用する。
図3に示すとおり駆動能力の異なる複数の出力バッファ8、9(出力バッファ回路)とバス配線がスイッチ10を介して接続される。制御信号によりスイッチ10を切り替えることにより駆動能力を調整できる。
実施の形態4の液晶表示装置の動作は、実施の形態3と基本的には同じである。冗長配線7に接続したバス配線に接続されている出力バッファの駆動能力を、正常なバス配線に接続された画素と同じ表示状態になるように出力バッファ8、9を構成し、制御信号によりスイッチ10を切り替えることにより出力バッファの駆動能力を調整する。
【0016】
以上のように実施の形態4によれば、実施の形態3と同様、ゲートバス配線2もしくはソースバス配線1の断線不良や短絡不良などを、冗長配線7に接続することにより修復したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。また、修復したバス配線に接続された出力バッファのみ駆動能力を制御するので、消費電力の大幅な変化は回避できる。
【0017】
実施の形態5.
実施の形態5による液晶表示装置の回路構成は、実施の形態3と基本的に同じで、図4の回路構成図と同じである。すなわち冗長配線7を有している。
図5は、図4のドライバ回路部の回路構成図である。ゲートバス配線2およびソースバス配線1のいずれか一方または両方の駆動用の出力バッファについて、正常な出力バッファ8以外に冗長配線接続時に用いる補助用出力バッファ17を設けている。
【0018】
以下に実施の形態5の液晶表示装置の動作を説明する。不良の発生したバス配線と冗長配線7との接続までの動作は、実施の形態3と基本的に同じである。冗長配線7を接続したバス駆動用出力バッファ8とバス配線を切り放し、補助用出力バッファ17の入力に、切り放した通常のバス配線駆動用出力バッファ8の出力を接続する。もしくは、正常な駆動用出力バッファ8の入力を切り放し、補助用出力バッファ17の入力に接続する。また、補助用出力バッファ17出力と冗長配線7を接続したバス配線を接続する。すなわち、ゲートバス配線2もしくはソースバス配線1の断線不良や短絡不良などを、冗長配線7に接続することにより修復したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにするように、冗長配線7を駆動する出力バッファ8を補助用出力バッファ17に切り替える。または、正常なバス駆動用の出力バッファ8は切り放さずに、駆動用の出力バッファ8と補助用出力バッファ17との入出力同士を接続することにより、正常なバス配線に接続された画素と同じ表示にするように、複数の出力バッファで駆動する。
【0019】
以上のように実施の形態5によれば、補助用出力バッファ17出力と冗長配線7を接続したバス配線を接続することにより、冗長配線7に接続したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。
また、修復したバス配線に接続された出力バッファのみ駆動能力を変更するので、消費電力の大幅な変化は回避できる。
【0020】
実施の形態6.
実施の形態6の出力バッファの回路構成は、実施の形態5と基本的に同じで、液晶表示装置は、図4の回路構成図と同じである。実施の形態6は、図2、図4及び図5を援用して説明する。
実施の形態6では、図5の補助用出力バッファ17は、実施の形態1と同様に、図2に示すとおり制御信号によりバイアス電流を制御することにより駆動能力を調整できる。
実施の形態6の液晶表示装置の動作は、実施の形態3と基本的には同じである。冗長配線7に接続されている補助用出力バッファ17の駆動能力を、正常なバス配線に接続された画素と同じ表示状態になるように、制御信号によりバイアス電流を制御する。
【0021】
以上のように実施の形態6によれば、補助用出力バッファ17出力と冗長配線7を接続したバス配線を接続し、制御信号によりバイアス電流を制御して補助用出力バッファ17の駆動能力を調整することにより、冗長配線7に接続したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。
また、修復したバス配線に接続された出力バッファのみ駆動能力を変更するので、消費電力の大幅な変化は回避できる。
【0022】
実施の形態7.
実施の形態7の出力バッファの回路構成は、実施の形態5と基本的に同じで、液晶表示装置は図4の回路構成図と同じである。実施の形態7は、図3、図4及び図5を援用して説明する。
実施の形態7では、補助用出力バッファ17は、実施の形態2と同様に構成され、図3に示すとおり駆動能力の異なる複数の出力バッファ8、9(出力バッファ回路)とバス配線がスイッチ10を介して接続される。制御信号によりスイッチ10を切り替えることにより駆動能力を調整できる。
実施の形態7の液晶表示装置の動作は、実施の形態4と基本的に同じである。冗長配線7に接続したバス配線に接続されている補助用出力バッファ17の駆動能力を、正常なバス配線に接続された画素と同じ表示状態になるように構成し、制御信号によりスイッチ10を切り替えることにより、出力バッファ駆動能力を調整する。
【0023】
以上のように実施の形態7によれば、補助用出力バッファ17出力と冗長配線7を接続したバス配線を接続し、制御信号によりスイッチ10を切り替えて、補助用出力バッファ17の駆動能力を調整することにより、冗長配線7に接続したバス配線に接続された画素の表示状態を、正常なバス配線に接続された画素と同じにする。また、修復したバス配線に接続された出力バッファのみ駆動能力を変更するので、消費電力の大幅な変化は回避できる。
【0024】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
複数のゲートバス配線と複数のソースバス配線との交点に配置されたスイッチング素子を有する表示部、この表示部のゲートバス配線もしくはソースバス配線の少なくとも一つであるバス配線に交差するように絶縁膜を介して配置され、バス配線の断線時には、バス配線と交差部を介して接続されることにより、断線されたバス配線の迂回路を形成する冗長配線、及び表示部のバス配線に接続され、タイミング制御部により生成された信号に基づき、バス配線に駆動信号を供給するドライバ回路を備え、ドライバ回路は、バス配線に接続される出力バッファと、バス配線の断線時に、断線したバス配線に接続されると共に駆動能力を調整可能に構成された補助用出力バッファとを有し、バス配線の断線時には、補助用出力バッファの駆動能力を調整し、この駆動能力が調整された補助用出力バッファを用いて、断線したバス配線へ信号を供給するので、バス配線を冗長配線を用いて修復して負荷増大を生じた場合でも、修復したバス配線への十分な駆動能力を有するようにすることができる。
【0026】
また、補助用出力バッファは、駆動能力の異なる複数の出力バッファ回路により構成され、この駆動能力の異なる複数の出力バッファ回路の中から一つが選択されることにより、駆動能力が調整されるので、補助用出力バッファの駆動能力を調整可能にすることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による液晶表示装置を示す回路構成図である。
【図2】 この発明の実施の形態1による液晶表示装置の出力バッファを示す回路構成図である。
【図3】 この発明の実施の形態2による液晶表示装置の出力バッファを示す回路構成図である。
【図4】 この発明の実施の形態3による液晶表示装置を示す回路構成図である。
【図5】 この発明の実施の形態5による液晶表示装置の出力バッファを示す回路構成図である。
【図6】 従来の液晶表示装置を示す回路構成図である。
【符号の説明】
1 ソースバス配線、2 ゲートバス配線、3 ソースドライバ回路、
4 ゲートドライバ回路、5 TFT、6 画素電極、7 冗長配線、
8,9 出力バッファ、10 スイッチ、17 補助用出力バッファ。
Claims (2)
- 複数のゲートバス配線と複数のソースバス配線との交点に配置されたスイッチング素子を有する表示部、この表示部の上記ゲートバス配線もしくはソースバス配線の少なくとも一つであるバス配線に交差するように絶縁膜を介して配置され、上記バス配線の断線時には、上記バス配線と上記交差部を介して接続されることにより、上記断線されたバス配線の迂回路を形成する冗長配線、及び上記表示部のバス配線に接続され、タイミング制御部により生成された信号に基づき、上記バス配線に駆動信号を供給するドライバ回路を備え、上記ドライバ回路は、上記バス配線に接続される出力バッファと、上記バス配線の断線時に、上記断線したバス配線に接続されると共に駆動能力を調整可能に構成された補助用出力バッファとを有し、上記バス配線の断線時には、上記補助用出力バッファの駆動能力を調整し、この駆動能力が調整された補助用出力バッファを用いて、上記断線したバス配線へ信号を供給することを特徴とする液晶表示装置。
- 上記補助用出力バッファは、駆動能力の異なる複数の出力バッファ回路により構成され、この駆動能力の異なる複数の出力バッファ回路の中から一つが選択されることにより、駆動能力が調整されることを特徴とする請求項1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18680997A JP3664573B2 (ja) | 1997-07-11 | 1997-07-11 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18680997A JP3664573B2 (ja) | 1997-07-11 | 1997-07-11 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1130772A JPH1130772A (ja) | 1999-02-02 |
JP3664573B2 true JP3664573B2 (ja) | 2005-06-29 |
Family
ID=16194978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18680997A Expired - Fee Related JP3664573B2 (ja) | 1997-07-11 | 1997-07-11 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664573B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4498489B2 (ja) * | 1999-03-19 | 2010-07-07 | シャープ株式会社 | 液晶表示装置とその製造方法 |
JP4622674B2 (ja) * | 2005-05-23 | 2011-02-02 | パナソニック株式会社 | 液晶表示装置 |
KR101241761B1 (ko) * | 2006-07-18 | 2013-03-14 | 삼성디스플레이 주식회사 | 구동 칩, 이를 구비한 표시 장치 및 리페어 방법 |
JP2008077006A (ja) * | 2006-09-25 | 2008-04-03 | Casio Comput Co Ltd | 表示駆動装置及びそれを備える表示装置 |
WO2008047495A1 (fr) * | 2006-10-18 | 2008-04-24 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
WO2008075480A1 (ja) * | 2006-12-20 | 2008-06-26 | Sharp Kabushiki Kaisha | 表示ドライバおよび表示ドライバユニットならびに表示装置 |
JP5175125B2 (ja) * | 2008-03-24 | 2013-04-03 | 株式会社ジャパンディスプレイウェスト | 表示装置 |
CN103460280B (zh) * | 2011-04-08 | 2016-05-18 | 夏普株式会社 | 显示装置 |
KR101543940B1 (ko) * | 2011-04-08 | 2015-08-11 | 샤프 가부시키가이샤 | 표시 장치 |
US10159145B2 (en) * | 2015-02-16 | 2018-12-18 | Sakai Display Products Corporation | Circuit device and display apparatus |
CN112384969B (zh) * | 2018-07-13 | 2023-09-12 | 堺显示器制品株式会社 | 显示装置 |
CN110444141B (zh) * | 2019-06-27 | 2022-08-05 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的栅极驱动电路和显示装置 |
-
1997
- 1997-07-11 JP JP18680997A patent/JP3664573B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1130772A (ja) | 1999-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3068646B2 (ja) | 重複選択スキヤナを備えた被走査型液晶表示装置 | |
JP3664573B2 (ja) | 液晶表示装置 | |
US6518945B1 (en) | Replacing defective circuit elements by column and row shifting in a flat-panel display | |
US5926156A (en) | Matrix type image display using backup circuitry | |
US20030103045A1 (en) | Display device and driving method thereof | |
JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
JP3224001B2 (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
JP3210432B2 (ja) | 液晶表示装置 | |
JPH1152928A (ja) | 液晶駆動装置 | |
JP3344680B2 (ja) | 画像表示装置 | |
JP4564146B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
JP2002099224A (ja) | 表示装置用電極基板及びその検査方法 | |
JP4141696B2 (ja) | 画像表示パネルとその製造方法、画像表示装置 | |
JPH08179373A (ja) | 画像表示装置及びその欠陥修正方法 | |
JP4515659B2 (ja) | 液晶表示パネル | |
EP0601649A1 (en) | Repairable redundantly-driven matrix display | |
KR100929678B1 (ko) | 액정 표시 장치 및 그 수리 방법 | |
JP3226673B2 (ja) | 液晶表示装置 | |
JPS61243483A (ja) | アクテイブマトリクス基板 | |
GB2587258A (en) | Gate driver and method of repairing the same | |
CN110136623A (zh) | 显示面板及显示装置 | |
JPH0470820A (ja) | アクティブ・マトリックス型平板表示装置 | |
KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
JPH0936720A (ja) | 半導体集積回路 | |
JPH07152014A (ja) | 画像表示装置のドライバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031215 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |