[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3661836B2 - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP3661836B2
JP3661836B2 JP09784099A JP9784099A JP3661836B2 JP 3661836 B2 JP3661836 B2 JP 3661836B2 JP 09784099 A JP09784099 A JP 09784099A JP 9784099 A JP9784099 A JP 9784099A JP 3661836 B2 JP3661836 B2 JP 3661836B2
Authority
JP
Japan
Prior art keywords
electrode
solar cell
semiconductor substrate
wafer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09784099A
Other languages
Japanese (ja)
Other versions
JP2000294819A (en
Inventor
修 安沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP09784099A priority Critical patent/JP3661836B2/en
Publication of JP2000294819A publication Critical patent/JP2000294819A/en
Application granted granted Critical
Publication of JP3661836B2 publication Critical patent/JP3661836B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は太陽電池の製造方法に関し、より詳細には、太陽電池における電極を電解メッキで形成することによって、特に直列抵抗を低減させた太陽電池の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
従来提案されている太陽電池は、例えば、以下のように製造される。
【0003】
(1)薄型化エッチング工程により、初期投入されたシリコン基板(P型)1の厚みを最終太陽電池の厚みにまで化学エッチングする(図4(a))。
(2)第1酸化工程により、シリコン基板1両面に酸化膜2を形成する(図4(b))。
(3)シリコン基板1の受光面に対する裏面側をレジスト・耐酸テープ等のマスキング剤で保護した後、HF溶液にシリコン基板1を浸し、受光面側の酸化膜2のみを溶解させる(図4(c))。
(4)シリコン基板1にリンを拡散することにより、受光面にのみN型拡散層3を形成する(図4(d))。
(5)その後、裏面側の酸化膜2を除去する(図4(e))
【0004】
(6)後工程でシリコン基板1のN型拡散層3と接続する所定形状の電極を電解メッキで形成することを目的とし、シリコン基板1表面に、フォトリソグラフィ技術を用いて、所定形状のレジストパターン4を形成する(図5(f))。
(7)後工程で電解メッキによりシードメタル上に表面電極を作製することを目的とし、そのメッキ電極の下地になるシードメタル5を蒸着法により形成し、レジストパターン4をリフトオフ工程で剥離する(図5(g))。
(8)後工程で電解メッキによりシードメタル上に裏面電極を作製することを目的とし、そのメッキ電極の下地となるシードメタル6を蒸着法により形成する(図5(h))。
(9)電解メッキにより、表面側シードメタル5上と裏面側シードメタル6上とに電解メッキを施し、表面電極51及び裏面電極61を完成する(図5(i))。
(10)得られたシリコン基板1表面に、光の反射を低減する反射防止膜7を蒸着法により形成する(図5(j))。
(11)表面電極51及び裏面電極61とシリコン基板1との密着性を高めるために熱処理を行う(シンタリング工程)。
(12)最終的な太陽電池寸法にダイシングする。
【0005】
ここで、受光面側に形成される表面電極51は、図6に示したように、太陽電池素子で発生した光電流を収集する複数の副電極53と、複数の副電極53を電気的に接続することを主たる目的とする主電極52と、太陽電池素子で発生した電流を太陽電池素子外部に取り出すことを目的とするコネクターと太陽電池素子とを電気的に接続するために配設された電極パッド54とから構成された櫛形の電極である。
【0006】
なお、図6に示す表面電極51は、完成した1つの太陽電池素子に対応する形状を示しているが、通常は、図7に示すように、1枚のシリコン基板1の上に複数の表面電極51のパターンが形成される。
【0007】
また、工程(9)の電解メッキにおいては、通常、図8に示したように、メッキする金属イオンを含むメッキ液11で満たされたメッキ槽12中に、メッキする金属からなる陽極8、9と、被メッキ物となるシリコン基板1の両面に形成されたシードメタル5、6からなる陰極とを浸し、両電極に電圧を印加することにより、シリコン基板1の両面にメッキを行う。この際、陽極8、9は、陰極であるシードメタル5、6が形成されたシリコン基板1と同程度の面積の金属プレートから構成され、陰極に対して平行になるように配置される。
しかし、このような陽極8、9を用いてメッキを行った場合、シリコン基板1の周縁部においては、中央部に比べメッキ金属が厚く成長する。これは電圧を印加したときに周縁部に電荷が集中するためである。
そこで、シリコン基板1上に、均一な膜厚でメッキを行うために、特に厚膜になるシリコン基板1の周縁部に対応する陽極の周縁部を取り除き、陰極に比べて小さな陽極を用いる方法がある。これにより、シリコン基板1における周縁部への電荷の集中を防ぐことができる。
また、図9に示したように、シリコン基板1の周縁部と陽極8、9との間に、電荷の集中を防ぐような障壁10を設ける方法等がある。
【0008】
ところで、太陽電池の変換効率を改善するための最も有効な手法としては、光収集効率を改善することが挙げられる。この光収集効率の改善には種々方法が考えられるが、比較的安易な方法として、太陽電池素子表面の電極面積を減少させ、電極で反射することによる入射光のロスを最小限にし、より多くの光を太陽電池素子に入射させることが挙げられる。
しかし、電極面積を減少させることは、太陽電池素子の直列抵抗の増加を招き、限界がある。太陽電池の直列抵抗のうち、表面電極による直列抵抗は、電極材料が同一の場合、電極の電流方向の断面積に反比例し、電極の長さに比例して大きくなる。よって、直列抵抗を低減させるためには、電極厚を厚膜化させるか、あるいは電極幅を増大させることにより、電流方向の断面積を増大させることが有効である。しかし、電極幅を増大させると、入射光のロスが大きくなるため、むしろ電極厚の厚膜化を図ることが望まれる。また、この直列抵抗は、特に、電流が多く流れる主電極で小さくする必要がある。
【0009】
一般に、上述したような、電解メッキにおいては、シードメタルパターンの膜厚方向と幅方向との両方向にメッキ成長するため、電極幅を増大させないで、膜厚のみを厚膜化することは困難である。また、主電極と副電極とを比較した場合、副電極の数の方が多いため、幅方向に成長するメッキ電極の総面積は、副電極の方が主電極に対して数十倍〜数百倍大きくなる。この結果、上記のような従来の方法では、副電極が厚くメッキされないようにするため、主電極も厚くメッキできず、よって、電極面積を大きくして直列抵抗を低減する必要があり、入射光のロスが多くなるという問題があった。
本発明は上記問題点を解決するためになされもので、直列抵抗を小さく保ちながら、表面電極の電極面積の増加を抑えた太陽電池の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明によれば、
半導体基板としてのウェハと、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を電解メッキによりウェハの周縁部に形成することからなり、1つのウェハ上に複数の表面電極を形成し、かつ各表面電極の主電極をそれぞれ前記ウェハの周縁部に形成することを特徴とする太陽電池の製造方法
半導体基板としてのウェハと、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を電解メッキによりウェハの周縁部に形成することからなり、ウェハ上の表面電極に対向し、かつ該表面電極の主電極に対応する部分において前記ウェハ方向に凸形状を有している陽極を用いて電解メッキを行うことを特徴とする太陽電池の製造方法、及び
半導体基板としてのウェハと、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を電解メッキによりウェハの周縁部端から5mm以内に形成することを特徴とする太陽電池の製造方法
が提供される。
【0011】
【発明の実施の形態】
本発明は、主として半導体基板と、主電極及び副電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、少なくとも表面電極を構成する主電極を電解メッキにより形成する太陽電池の製造方法である。
【0012】
本発明において使用することができる太陽電池製造用半導体基板は、太陽電池素子の1個又は複数個を同時に形成するための基板を意味し、ウェハ等を含む。この基板としては、例えば、シリコン、ゲルマニウム等の半導体、GaP、GaAs等の化合物半導体等の公知のものを使用することができる。なかでも、シリコン基板が好ましい。
【0013】
また、この半導体基板は、リン等のN型又はホウ素等のP型のいずれの不純物を含有していてもよい。また、この半導体基板の表面及び裏面には、所望の不純物濃度を有する不純物拡散層が形成されていることが好ましい。このような不純物拡散層は、通常半導体素子や太陽電池等に使用されている程度の不純物濃度を有していることが好ましい。例えば、N型及び/又はP型不純物拡散層の不純物濃度は、1.0×1019〜1.0×1020cm-3程度が挙げられる。半導体基板の厚さは、通常の太陽電池に使用される程度の厚さであれば、特に限定されるものではなく、例えば、200〜400μm程度のものが挙げられる。
なお、半導体基板の表面は、入射光の反射を低減させるテクスチャ形状を有していてもよい。一方、裏面は、高濃度不純物拡散層が形成されたBSF(Back Surface Field)構造を有していてもよい。
【0014】
上記の半導体基板を用いて、表面電極及び裏面電極を電解メッキにより形成する。この方法によれば、あらかじめ、半導体基板の表裏面に、シードメタルを形成した後、このシードメタル上に電解メッキを施し、表面電極及び裏面電極を形成する。
【0015】
シードメタルは、表面及び裏面のいずれにおいても、真空蒸着法、BE蒸着法、スパッタリング法等の公知の製膜方法で形成することができる。また、シードメタルを所望の形状にパターニングする方法としては、公知の方法、例えば、リフトオフ法、フォトリソグラフィ及びエッチング技術等が挙げられる。シードメタルの材料としては、アルミニウム、金、銀、銅、ニッケル、鉛、チタン、タンタル、パラジウム等の金属の単層膜、あるいはAl/Ti/Pd、Al/Ti/Pd/Ag、Ti/Pd、Ti/Pd/Ag、Ti/Ag、Au/Zn/Ag等のこれらの金属の積層膜が挙げられる。特に、裏面電極のシードメタルとしては高反射率を有するAl/Ti/Pd、Al/Ti/Pd/Agの積層膜であることが好ましい。これらのシードメタルの膜厚は、特に限定されるものではなく、例えば、1000〜10000Å程度が挙げられる。なお、シードメタルは、後工程で、電極を電解メッキによりメッキ成長させる起点になるものであるため、表面電極及び裏面電極にほぼ対応する形状に形成することが好ましい。
例えば、表面電極形成のためのシードメタルは、最終的に得られる太陽電池の入射光量を増すために、櫛形、格子形等の形状で、受光面に対して1〜10%程度の面積で形成することができる。また、裏面電極形成のためのシードメタルは、受光面から入射し、基板に吸収されずに裏面に到達した入射光を裏面で反射させ、基板内に吸収させることができる裏面電極が形成できるように、素子の周囲を除くほぼ全面に、裏面に対して約80%以上の面積で形成することが好ましい。
【0016】
シードメタル上に電解メッキを施し、表面電極及び裏面電極を形成する方法としては、一般に用いられている電解メッキを、所望の条件を選択することにより行うことができ、この電解メッキにより、所望の表面電極及び裏面電極を形成することができる。
電解メッキは、例えば、メッキする金属イオンを含むメッキ液中に、メッキする金属からなる陽極と、被メッキ物である半導体基板の両面に形成されたシードメタルからなる陰極とを浸し、両電極に電圧を印加することにより行うことができる。
【0017】
ここで、シードメタル上へ電解メッキする金属としては、例えば、金、銀、銅、ニッケル、パラジウム、白金等が挙げられる。
【0018】
メッキ液としては、上記したように金、銀、銅、ニッケル、パラジウム又は白金等をシードメタル上にメッキする場合には、これらの金属イオンを含むシアン系(例えば、シアン系中性タイプ、シアン系弱酸性タイプ、シアン系酸性タイプ、シアン系弱アルカリタイプ、シアン系アルカリタイプ等)、ノンシアン系(例えば、ノンシアン系中性タイプ、ノンシアン系弱酸性タイプ、ノンシアン系酸性タイプ、ノンシアン系弱アルカリタイプ、ノンシアン系アルカリタイプ等)のメッキ液が挙げられる。なお、メッキ液には、所望により、最終的に得られる表面電極及び裏面電極の平滑化、光沢化、結晶微細化、密着性、残留応力の低減等を改善するために、適宜添加剤等を加えてもよい。
【0019】
陽極としては、上記したように金、銀、銅、ニッケル、パラジウム又は白金等をシードメタル上にメッキする場合には、これらの材料と同一の純度の高い金属板で形成されていることが好ましい。陽極の大きさは、例えば、その投影面積が、対向する陰極とほぼ同程度又は大きめの大きさであることが好ましい。また、陽極の形状は、平板形状であってもよいし、その外周部に、言い換えれば、電解メッキによって最終的に形成される表面電極の主電極(後述)に対応する部分に、半導体基板方向に対する凸部を有していてもよい。陽極が、凸部を有している場合には、陰極との距離が小さくなり、電荷集中を促すことにより、主電極をより厚膜に形成することができるため、好ましい。陽極の膜厚は、平板形状である場合には特に限定されるものではないが、例えば、5mm程度以上、凸部がある場合には、凹部の膜厚は特に限定されるものではないが、例えば、5mm程度以上、凸部の膜厚は凹部に加えて1〜5cm程度が挙げられる。
【0020】
電解メッキを行う際には、上記陽極と、その表裏面にシードメタルが形成された半導体基板とを、ほぼ平行になるように配置する。この際のシードメタルと陽極との距離は、電解メッキの際の電流密度、メッキ液の種類及び濃度等により適宜調整することができるが、表面電極の形成のためには、例えば、3〜15cm程度の距離(陽極の外周部が凸部を有している場合には、シードメタルと凸部との距離は3〜15cm程度)、裏面電極の形成のためには、1〜15cm程度の距離とすることができる。また、メッキ液を20〜70℃程度の温度に保持し、陽極−陰極間に0.1〜3.0A/dm2程度の電流密度となるように電圧を印加することが挙げられる。
【0021】
上記のような電解メッキにより、半導体基板の表裏面に、表面電極及び裏面電極をそれぞれ同時に形成することができる。なお、本発明においては、表面電極と裏面電極とを、同一の材料により、同時に形成してもよいし、裏面電極を、表面電極を電解メッキにより形成する前又は後のいずれかに、別個に形成してもよい。
【0022】
電解メッキによって形成される表面電極の形状は、特に限定されないが、太陽電池素子で発生した光電流を収集する副電極と、副電極に電気的に接続された主電極とから主としてなる。ここで、副電極としては、櫛の歯形状のように、同一の形状のものがほぼ平行に複数形成されていてもよいし、格子形状のように、矩形形状のものが縦横に複数配置して形成されていてもよいし、その他、それぞれ異なる任意の形状のものが縦横斜めに複数配置して形成されていてもよし、さらに、渦巻き形状や折れ曲がり形状のものが受光面にわたって1つのみ形成されていてもよい。また、主電極は、副電極が複数形成されている場合には副電極のすべてと、副電極が1つのみの場合にはその副電極と電気的に接続されていることが必要である。主電極の形状は、副電極と接続される限り、特に限定されるものではなく、例えば、最終的に得られる太陽電池素子の周縁部に配置するような形状であることが好ましい。また、主電極は、副電極により収集された電流を外部に取り出す際にコネクターと接続するためのパッド部を有していてもよい。最終的に得られる表面電極の副電極及び主電極の膜厚は、それぞれ5〜15μm程度、6〜17μm程度が挙げられる。
【0023】
なお、表面電極は、例えば、図1に示したように、1つの太陽電池素子を構成するパターンを、1つの半導体基板上に2つ配置してもよいし、1つでもよいし、3つ以上配置してもよい。この場合、表面電極を構成する主電極が、半導体基板の周縁部に配設されるように形成することが好ましい。また、図3に示したように、表面電極を構成する主電極が配設される半導体基板の周縁部端を、略直線形状としてもよい。半導体基板の周縁部端は、シードメタルを形成した後、電解メッキを行う前に、略直線形状に加工してもよいし、このような形状の半導体基板を、太陽電池形成用の半導体基板として初期投入してもよい。周縁部端が略直線形状の半導体基板を用いる場合には、シードメタルの主電極に対応する端部を、半導体基板の周縁部端から5mm程度以下とすると、電解メッキによって、表面電極の主電極のメッキ膜厚がさらに増加するため、好ましい。
【0024】
また、電解メッキによって形成される裏面電極の形状は、上述したように、シードメタルの形状に対応するように形成される。最終的に得られる裏面電極の膜厚は、1〜10μm程度が挙げられる。
【0025】
本発明の太陽電池の製造方法は、より具体的には、以下の一連の太陽電池の製造工程の一部として用いることにより、最終的に太陽電池を完成することができる。
(1)初期投入された太陽電池製造用基板(P型)の厚みを最終太陽電池の厚みにまで化学エッチングする工程、
(2)第1酸化工程により、基板両面に酸化膜を形成する工程、
(3)基板の受光面に対する裏面側をレジスト・耐酸テープ等のマスキング剤で保護した後、例えば、HFを用いて、受光面側の酸化膜のみを除去する工程、
(4)基板ヘ、N型不純物、例えば、リンを拡散することにより、受光面にのみN型拡散層を形成し、その後、裏面側酸化膜を除去する工程、
(5)基板の受光面に、後工程で所望の形状の表面電極を形成するためのレジストパターンを、フォトリソグラフィ技術により形成する工程、
【0026】
(6)後工程で電解メッキによりシードメタル上に表面電極を作製することを目的とし、そのメッキ電極の下地になるシードメタルを形成し、レジストをリフトオフ工程で剥離する工程、
(7)後工程で電解メッキによりシードメタル上に裏面電極を作製することを目的とし、そのメッキ電極の下地となるシードメタルを形成する工程、
(8)電解メッキにより、基板表裏面のシードメタル上にメタルをメッキし、表面及び裏面電極を完成する工程、
【0027】
(9)基板の表面側に光の反射を低減する反射防止膜を作製する工程、
(10)表面電極及び裏面電極と基板との密着度を高めるために熱処理を行う工程、
(11)最終的な太陽電池寸法にダイシングする工程。
【0028】
なお、最終的なサイズに切断する前の上記工程の任意の段階で、後工程で加工しやすい形状・サイズに基板を切断してもよい。また、初期投入された状態の基板寸法と最終的な太陽電池寸法が同一の場合は上記(11)のダイシング工程は省いてもよい。
【0029】
以下に、本発明の太陽電池の製造方法を、図面に基づいて説明する。
実施の形態1
まず、通常の薄型エッチング工程により、初期投入された200〜400μm程度のP型シリコン基板を、150μmの基板厚に、例えばNaOHを用いた化学エッチングによって薄膜化する。
次いで、シリコン基板を熱酸化することにより、基板両面に膜厚3000Å程度のシリコン酸化膜を形成する。
続いて、基板表面(受光面)へのN型不純物の拡散を目的として、表面に形成されている酸化膜を、例えばHFを用いた化学処理により溶解、除去する。
次いで、基板を800℃程度の拡散炉で処理し、基板表面に、拡散雰囲気中にあるリンを熱拡散してN型拡散層を形成する。基板裏面に形成されている酸化膜を化学処理、例えばHFにより溶解させて除去する。
【0030】
基板表面に、後工程で所望形状の表面電極を形成することを目的として、フォトリソグラフィ技術によりシリコン基板表面に、図1に示した表面電極51に対応する開口を有するレジストマスクを形成する。
【0031】
続いて、基板表面に、後工程で行うメッキのシードメタルとなる金属を蒸着法で形成する。ここで、シードメタルとしては、Ti/Pd/Agを使用し、膜厚は2000Å/2000Å/5000Åとした。
次いで、リフトオフ工程によりシリコン基板の表面に形成されているレジストマスクとその表面に析出している金属を除去する。
その後、基板裏面に、後工程で行うメッキのシードメタルとなる金属を蒸着法で形成する。ここで、シードメタルとしては、Al/Ti/Pd/Agを使用し、膜厚は1500Å/2000Å/2000Å/5000Åとした。
【0032】
続いて、図2に示すような電解メッキ装置を用いて、電解メッキによりシリコン基板1上のシードメタル5、6上にメッキを行う。
ここでは、シリコン基板1上に形成されたシードメタル5、6を陰極として用い、シリコン基板1と同程度の面積で、銀からなる平板陽極8を、シードメタル6と平行に配置するとともに、凹形状で、凹んだ部分がシリコン基板1より若干小さく、銀からなる陽極9を、シードメタル5と平行に配置してメッキ液11に浸す。この際のメッキ液11の温度は40〜60℃に設定した。この状態で、1〜2A/dm2の電流密度で電圧を印加し、シリコン基板1表裏面のシードメタル5、6上に、Agを同時にメッキする。メッキ膜厚は、シリコン基板1表面の副電極53で5.0μm程度、シリコン基板1周縁部に配設された主電極52及び電極パッド54で7μm程度、シリコン基板1裏面で1.0μm程度とする。
【0033】
次いで、基板表面に、光の反射を低減させるTiO2/Al23の2層の酸化膜により反射防止膜を形成する。
続いて、表面電極及び裏面電極とシリコン基板1との密着度を高めるために、N2雰囲気下、415℃程度で30分間程度熱処理を行なう。
最後に、図1に示したダイシングラインAに沿って、シリコン基板1を最終的な太陽電池寸法にダイシングする。
【0034】
実施の形態2
リフトオフ工程によりシリコン基板の表面に形成されているレジストマスクとその表面に析出している金属を除去した後、シリコン基板を、図3に示すような、その周縁部14が直線状となるようダイシングを行った以外は、実施の形態1と同様に太陽電池素子を作製した。
この実施の形態によれば、シリコン基板の周縁部端からの表面電極51における主電極52の距離が5mm程度以内の場合には、主電極52のメッキ厚がさらに増し、8μm程度とすることができた。
【0035】
【発明の効果】
本発明によれば、半導体基板と、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を半導体基板の周縁部に配置するように電解メッキにより形成するため、半導体基板の周縁部は中央部に比べメッキ膜厚が厚くなるという従来の電解メッキの方法を利用して、副電極の電解メッキによる膜厚の増大を抑制しつつ、つまり副電極の幅方向のメッキ成長を抑制しつつ、主電極の電解メッキによる膜厚を増大させることができ、ひいては主電極の面積を減少させ、特に直列抵抗を低減させた太陽電池を製造することが可能となる。
【0036】
また、主電極が配設される半導体基板の周縁部が、略直線状に形成されてなる場合には、主電極を、より半導体基板の周縁部に近接して形成することができることとなり、主電極をより膜厚に形成することができ、ひいてはより主電極の面積を減少させることができる。
【0037】
さらに、1つの半導体基板上に複数の表面電極が形成され、かつ各表面電極の主電極がそれぞれ前記半導体基板の周縁部に配設される場合には、主電極の面積を減少させた表面電極を、一度に形成することができ、製造コストの削減を図ることが可能となる。
【0038】
また、半導体基板上の表面電極に対向し、かつ該表面電極の主電極に対応する部分において前記半導体基板方向に凸形状を有している陽極を用いて電解メッキを行う場合には、半導体基板の周縁部における電解メッキによる膜厚をさらに厚膜化させることができ、より主電極の面積の低減、ひいては直列抵抗をより低減させた太陽電池を製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の太陽電池の製造方法において形成される表面電極パターンを示す概略平面図である。
【図2】本発明の太陽電池の製造方法において行う電解メッキを実施するための装置の概略概念図である。
【図3】本発明の太陽電池の製造方法において形成される表面電極パターンの別の配置を示す概略平面図である。
【図4】従来の太陽電池の製造工程を説明するための概略断面工程図である。
【図5】従来の太陽電池の製造工程を説明するための概略断面工程図である。
【図6】太陽電池素子の表面電極パターンを示す平面図である。
【図7】従来の太陽電池の製造方法において形成される表面電極パターンを示す概略平面図である。
【図8】従来の太陽電池の製造方法において行う電解メッキを実施するための装置の概略概念図である。
【図9】従来の太陽電池の製造方法において行う電解メッキを実施するための別の装置の概略概念図である。
【符号の説明】
1 シリコン基板(半導体基板)
2 酸化膜
3 N型拡散層
4 レジストパターン
5、6 シードメタル
7 反射防止膜
8、9 陽極
10 隔壁
11 メッキ液
12 メッキ槽
14 周縁部
51 表面電極
52 主電極
53 副電極
54 電極パッド
61 裏面電極
A ダイシングライン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a solar cell, and more particularly to a method for manufacturing a solar cell in which series resistance is reduced by forming electrodes in the solar cell by electrolytic plating.
[0002]
[Prior art and problems to be solved by the invention]
Conventionally proposed solar cells are manufactured, for example, as follows.
[0003]
(1) In the thinning etching process, the thickness of the initially introduced silicon substrate (P type) 1 is chemically etched to the thickness of the final solar cell (FIG. 4A).
(2) The oxide film 2 is formed on both surfaces of the silicon substrate 1 by the first oxidation step (FIG. 4B).
(3) After protecting the back side of the light receiving surface of the silicon substrate 1 with a masking agent such as a resist and acid-resistant tape, the silicon substrate 1 is immersed in an HF solution to dissolve only the oxide film 2 on the light receiving surface side (FIG. 4 ( c)).
(4) N-type diffusion layer 3 is formed only on the light receiving surface by diffusing phosphorus in silicon substrate 1 (FIG. 4D).
(5) Thereafter, the oxide film 2 on the back surface side is removed (FIG. 4E).
[0004]
(6) In order to form an electrode having a predetermined shape to be connected to the N-type diffusion layer 3 of the silicon substrate 1 by electrolytic plating in a later step, a resist having a predetermined shape is formed on the surface of the silicon substrate 1 by using a photolithography technique. Pattern 4 is formed (FIG. 5 (f)).
(7) For the purpose of producing a surface electrode on the seed metal by electrolytic plating in a later step, the seed metal 5 which is the base of the plating electrode is formed by vapor deposition, and the resist pattern 4 is peeled off in a lift-off step ( FIG. 5 (g)).
(8) For the purpose of producing a back electrode on the seed metal by electroplating in a later step, a seed metal 6 serving as a base of the plated electrode is formed by vapor deposition (FIG. 5 (h)).
(9) Electrolytic plating is performed on the front-side seed metal 5 and the rear-side seed metal 6 by electrolytic plating to complete the front electrode 51 and the rear electrode 61 (FIG. 5 (i)).
(10) An antireflection film 7 for reducing light reflection is formed on the surface of the obtained silicon substrate 1 by vapor deposition (FIG. 5 (j)).
(11) A heat treatment is performed to improve the adhesion between the front electrode 51 and the back electrode 61 and the silicon substrate 1 (sintering step).
(12) Dicing to final solar cell dimensions.
[0005]
Here, as shown in FIG. 6, the surface electrode 51 formed on the light receiving surface side electrically connects the plurality of sub-electrodes 53 that collect the photocurrent generated in the solar cell element and the plurality of sub-electrodes 53. The main electrode 52 mainly intended to be connected, and the connector intended to take out the current generated in the solar cell element to the outside of the solar cell element and the solar cell element are disposed electrically. This is a comb-shaped electrode composed of an electrode pad 54.
[0006]
The surface electrode 51 shown in FIG. 6 shows a shape corresponding to one completed solar cell element. Usually, as shown in FIG. 7, a plurality of surfaces are formed on one silicon substrate 1. A pattern of the electrode 51 is formed.
[0007]
Further, in the electrolytic plating in the step (9), as shown in FIG. 8, anodes 8 and 9 made of metal to be plated are usually placed in a plating tank 12 filled with a plating solution 11 containing metal ions to be plated. Then, the both surfaces of the silicon substrate 1 are plated by immersing the cathodes made of seed metals 5 and 6 formed on both surfaces of the silicon substrate 1 to be plated and applying a voltage to both electrodes. At this time, the anodes 8 and 9 are made of a metal plate having the same area as the silicon substrate 1 on which the seed metals 5 and 6 as cathodes are formed, and are arranged so as to be parallel to the cathodes.
However, when plating is performed using such anodes 8 and 9, the plating metal grows thicker at the peripheral portion of the silicon substrate 1 than at the central portion. This is because charges are concentrated on the peripheral edge when a voltage is applied.
Therefore, in order to perform plating with a uniform film thickness on the silicon substrate 1, there is a method in which the peripheral portion of the anode corresponding to the peripheral portion of the silicon substrate 1 that becomes a thick film is removed and an anode that is smaller than the cathode is used. is there. Thereby, the concentration of charges on the peripheral edge of the silicon substrate 1 can be prevented.
Further, as shown in FIG. 9, there is a method of providing a barrier 10 between the peripheral edge of the silicon substrate 1 and the anodes 8 and 9 so as to prevent charge concentration.
[0008]
By the way, the most effective method for improving the conversion efficiency of the solar cell is to improve the light collection efficiency. Various methods can be considered to improve the light collection efficiency. However, as a relatively easy method, the electrode area on the surface of the solar cell element is reduced, the loss of incident light due to reflection by the electrode is minimized, and more The light is made incident on the solar cell element.
However, reducing the electrode area leads to an increase in the series resistance of the solar cell element, and there is a limit. Among the series resistances of solar cells, when the electrode material is the same, the series resistance due to the surface electrode is inversely proportional to the cross-sectional area of the electrode in the current direction and increases in proportion to the length of the electrode. Therefore, in order to reduce the series resistance, it is effective to increase the cross-sectional area in the current direction by increasing the electrode thickness or increasing the electrode width. However, increasing the electrode width increases the loss of incident light, so it is desirable to increase the electrode thickness. In addition, this series resistance needs to be reduced particularly at the main electrode through which a large amount of current flows.
[0009]
In general, in the electrolytic plating as described above, since the seed metal pattern grows in both the film thickness direction and the width direction, it is difficult to increase only the film thickness without increasing the electrode width. is there. Further, when the main electrode and the sub electrode are compared, since the number of the sub electrodes is larger, the total area of the plating electrode that grows in the width direction is several tens to several times that of the main electrode. A hundred times bigger. As a result, in the conventional method as described above, the main electrode cannot be thickly plated so that the sub-electrode is not thickly plated. Therefore, it is necessary to increase the electrode area to reduce the series resistance, and the incident light There was a problem of increased loss.
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a solar cell that suppresses an increase in the electrode area of the surface electrode while keeping the series resistance small.
[0010]
[Means for Solving the Problems]
  According to the present invention,
  Wafer as semiconductor substrateA solar cell comprising: a sub-electrode formed on the surface of the semiconductor substrate, the sub-electrode for collecting current generated in the solar cell element; a main electrode electrically connected to the sub-electrode; and a back electrode The main electrodeForming a plurality of surface electrodes on one wafer, and forming a main electrode of each surface electrode on the peripheral portion of the wafer.For manufacturing solar cell,
A wafer as a semiconductor substrate, a front electrode formed on the surface of the semiconductor substrate and collecting a current generated by a solar cell element, a front electrode made of a main electrode electrically connected to the sub electrode, and a back electrode In manufacturing a solar cell, the main electrode is formed on the peripheral edge of the wafer by electrolytic plating, facing the surface electrode on the wafer and in the wafer direction at a portion corresponding to the main electrode of the surface electrode And a method for producing a solar cell, characterized in that electrolytic plating is performed using an anode having a convex shape, and
A wafer as a semiconductor substrate, a front electrode formed on the surface of the semiconductor substrate and collecting a current generated by a solar cell element, a front electrode made of a main electrode electrically connected to the sub electrode, and a back electrode A method of manufacturing a solar cell comprising: forming a main cell within 5 mm from a peripheral edge of a wafer by electrolytic plating when manufacturing the solar cell provided
Is provided.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The present invention provides a solar cell manufacturing method in which at least a main electrode constituting a surface electrode is formed by electrolytic plating when manufacturing a solar cell mainly including a semiconductor substrate, a surface electrode composed of a main electrode and a sub electrode, and a back electrode. Is the method.
[0012]
The semiconductor substrate for manufacturing a solar cell that can be used in the present invention means a substrate for simultaneously forming one or a plurality of solar cell elements, and includes a wafer and the like. As this substrate, for example, a known substrate such as a semiconductor such as silicon or germanium or a compound semiconductor such as GaP or GaAs can be used. Of these, a silicon substrate is preferable.
[0013]
Further, this semiconductor substrate may contain any impurity of N type such as phosphorus or P type such as boron. Moreover, it is preferable that an impurity diffusion layer having a desired impurity concentration is formed on the front surface and the back surface of the semiconductor substrate. Such an impurity diffusion layer preferably has an impurity concentration that is usually used in semiconductor elements, solar cells, and the like. For example, the impurity concentration of the N-type and / or P-type impurity diffusion layer is 1.0 × 1019~ 1.0 × 1020cm-3Degree. The thickness of a semiconductor substrate will not be specifically limited if it is the thickness of the grade used for a normal solar cell, For example, the thing of about 200-400 micrometers is mentioned.
The surface of the semiconductor substrate may have a texture shape that reduces reflection of incident light. On the other hand, the back surface may have a BSF (Back Surface Field) structure in which a high concentration impurity diffusion layer is formed.
[0014]
Using the semiconductor substrate, the front electrode and the back electrode are formed by electrolytic plating. According to this method, after a seed metal is formed on the front and back surfaces of the semiconductor substrate in advance, electrolytic plating is performed on the seed metal to form a front electrode and a back electrode.
[0015]
The seed metal can be formed by a known film forming method such as a vacuum vapor deposition method, a BE vapor deposition method, or a sputtering method on either the front surface or the back surface. Moreover, as a method for patterning the seed metal into a desired shape, a known method, for example, a lift-off method, photolithography, an etching technique, or the like can be given. Seed metal materials include single layer films of metals such as aluminum, gold, silver, copper, nickel, lead, titanium, tantalum, and palladium, or Al / Ti / Pd, Al / Ti / Pd / Ag, Ti / Pd. , Ti / Pd / Ag, Ti / Ag, Au / Zn / Ag, and the like. In particular, the seed metal of the back electrode is preferably a laminated film of Al / Ti / Pd and Al / Ti / Pd / Ag having high reflectivity. The film thickness of these seed metals is not particularly limited, and examples thereof include about 1000 to 10,000 mm. Since the seed metal is a starting point for electrode growth by electrolytic plating in a later step, it is preferable to form the seed metal in a shape that substantially corresponds to the front electrode and the back electrode.
For example, the seed metal for forming the surface electrode is formed in a comb shape, a lattice shape or the like with an area of about 1 to 10% with respect to the light receiving surface in order to increase the incident light quantity of the finally obtained solar cell. can do. In addition, the seed metal for forming the back electrode can form a back electrode that can be incident on the light receiving surface and reflected on the back surface without incident on the substrate and reflected on the back surface, and absorbed in the substrate. In addition, it is preferable to form on the almost entire surface excluding the periphery of the element with an area of about 80% or more with respect to the back surface.
[0016]
As a method of performing electrolytic plating on the seed metal and forming the front surface electrode and the back surface electrode, generally used electrolytic plating can be performed by selecting desired conditions. A front electrode and a back electrode can be formed.
In the electrolytic plating, for example, an anode made of a metal to be plated and a cathode made of a seed metal formed on both surfaces of a semiconductor substrate to be plated are immersed in a plating solution containing metal ions to be plated. This can be done by applying a voltage.
[0017]
Here, examples of the metal to be electroplated onto the seed metal include gold, silver, copper, nickel, palladium, and platinum.
[0018]
As described above, when plating gold, silver, copper, nickel, palladium, platinum, or the like on the seed metal as described above, a cyan-based (for example, cyan-based neutral type, cyanogen) containing these metal ions is used. Weak acid type, cyan acid type, cyan weak alkali type, cyan alkali type, etc.), non-cyan (for example, non-cyan neutral type, non-cyan weak acid type, non-cyan acid type, non-cyan weak alkali type) , Non-cyanic alkali type, etc.). In addition, if necessary, the plating solution may be appropriately added with additives, etc., in order to improve smoothing, glossing, crystal refining, adhesion, reduction of residual stress, etc. of the front and back electrodes finally obtained. May be added.
[0019]
As described above, in the case where gold, silver, copper, nickel, palladium, platinum, or the like is plated on the seed metal, the anode is preferably formed of a metal plate having the same high purity as these materials. . As for the size of the anode, for example, the projected area is preferably approximately the same as or larger than the opposing cathode. Further, the shape of the anode may be a flat plate shape. In other words, on the outer peripheral portion, in other words, on the portion corresponding to the main electrode (described later) of the surface electrode finally formed by electrolytic plating, You may have the convex part to. It is preferable that the anode has a convex portion because the main electrode can be formed in a thicker film by reducing the distance from the cathode and promoting charge concentration. The film thickness of the anode is not particularly limited when it is a flat plate shape.For example, when there is a protrusion of about 5 mm or more, the film thickness of the recess is not particularly limited. For example, about 5 mm or more, the film thickness of a convex part is about 1-5 cm in addition to a recessed part.
[0020]
When performing electrolytic plating, the anode and the semiconductor substrate on which the seed metal is formed are arranged so as to be substantially parallel to each other. In this case, the distance between the seed metal and the anode can be appropriately adjusted depending on the current density in electrolytic plating, the type and concentration of the plating solution, etc. For the formation of the surface electrode, for example, 3 to 15 cm. About a distance (in the case where the outer peripheral portion of the anode has a convex portion, the distance between the seed metal and the convex portion is about 3 to 15 cm), and for forming the back electrode, a distance of about 1 to 15 cm. It can be. Further, the plating solution is maintained at a temperature of about 20 to 70 ° C., and 0.1 to 3.0 A / dm between the anode and the cathode.2For example, a voltage is applied so as to obtain a current density of a certain level.
[0021]
By the electrolytic plating as described above, the front electrode and the back electrode can be simultaneously formed on the front and back surfaces of the semiconductor substrate. In the present invention, the front electrode and the back electrode may be formed of the same material at the same time, or the back electrode is separately formed either before or after the surface electrode is formed by electrolytic plating. It may be formed.
[0022]
The shape of the surface electrode formed by electrolytic plating is not particularly limited, but is mainly composed of a sub-electrode for collecting photocurrent generated in the solar cell element and a main electrode electrically connected to the sub-electrode. Here, as the sub electrode, a plurality of the same shape may be formed substantially in parallel like a comb tooth shape, or a plurality of rectangular shapes such as a lattice shape may be arranged vertically and horizontally. In addition, a plurality of different arbitrary shapes may be arranged vertically and horizontally, and only one spiral or bent shape may be formed over the light receiving surface. May be. Further, the main electrode needs to be electrically connected to all of the sub-electrodes when a plurality of sub-electrodes are formed, and to the sub-electrode when only one sub-electrode is provided. The shape of the main electrode is not particularly limited as long as it is connected to the sub electrode. For example, it is preferable that the shape of the main electrode be arranged at the peripheral edge of the finally obtained solar cell element. Moreover, the main electrode may have a pad part for connecting with a connector when taking out the electric current collected by the sub electrode outside. The film thicknesses of the sub-electrode and the main electrode of the finally obtained surface electrode are about 5 to 15 μm and about 6 to 17 μm, respectively.
[0023]
For example, as shown in FIG. 1, the surface electrode may have two patterns constituting one solar cell element arranged on one semiconductor substrate, or one or three patterns. You may arrange above. In this case, it is preferable to form so that the main electrode which comprises a surface electrode is arrange | positioned at the peripheral part of a semiconductor substrate. Further, as shown in FIG. 3, the peripheral edge of the semiconductor substrate on which the main electrode constituting the surface electrode is disposed may be substantially linear. The peripheral edge of the semiconductor substrate may be processed into a substantially linear shape after the seed metal is formed and before electroplating, and such a semiconductor substrate is used as a semiconductor substrate for solar cell formation. The initial charge may be made. When using a semiconductor substrate having a substantially linear peripheral edge, if the end corresponding to the main electrode of the seed metal is about 5 mm or less from the peripheral edge of the semiconductor substrate, the main electrode of the surface electrode is formed by electrolytic plating. This is preferable because the thickness of the plating further increases.
[0024]
Further, the shape of the back electrode formed by electrolytic plating is formed so as to correspond to the shape of the seed metal as described above. As for the film thickness of the back electrode finally obtained, about 1-10 micrometers is mentioned.
[0025]
More specifically, the method for producing a solar cell of the present invention can be finally completed by using it as part of the following series of solar cell production steps.
(1) A step of chemically etching the thickness of the solar cell manufacturing substrate (P-type) initially charged up to the thickness of the final solar cell;
(2) a step of forming an oxide film on both surfaces of the substrate by the first oxidation step;
(3) After protecting the back side of the light receiving surface of the substrate with a masking agent such as a resist / acid resistant tape, for example, using HF, removing only the oxide film on the light receiving surface side;
(4) A step of forming an N-type diffusion layer only on the light-receiving surface by diffusing N-type impurities such as phosphorus into the substrate, and then removing the back-side oxide film;
(5) A step of forming a resist pattern for forming a surface electrode of a desired shape in a later step on the light receiving surface of the substrate by a photolithography technique,
[0026]
(6) A step of forming a surface metal on the seed metal by electrolytic plating in a later step, forming a seed metal as a base of the plating electrode, and stripping the resist in a lift-off step;
(7) A step of forming a seed metal serving as a base of the plating electrode for the purpose of producing a back electrode on the seed metal by electrolytic plating in a later step;
(8) A step of plating the metal on the seed metal on the front and back surfaces of the substrate by electrolytic plating to complete the front and back electrodes,
[0027]
(9) producing an antireflection film for reducing light reflection on the surface side of the substrate;
(10) a step of performing a heat treatment to increase the degree of adhesion between the front electrode and the back electrode and the substrate;
(11) A step of dicing to final solar cell dimensions.
[0028]
Note that the substrate may be cut into a shape and size that can be easily processed in a later process at an arbitrary stage of the above process before cutting into a final size. In addition, when the substrate dimensions in the initially loaded state and the final solar cell dimensions are the same, the dicing step (11) may be omitted.
[0029]
Below, the manufacturing method of the solar cell of this invention is demonstrated based on drawing.
Embodiment 1
First, a P-type silicon substrate of about 200 to 400 μm initially charged is thinned to a substrate thickness of 150 μm by chemical etching using, for example, NaOH by a normal thin etching process.
Next, the silicon substrate is thermally oxidized to form a silicon oxide film having a thickness of about 3000 mm on both surfaces of the substrate.
Subsequently, for the purpose of diffusing N-type impurities to the substrate surface (light receiving surface), the oxide film formed on the surface is dissolved and removed by chemical treatment using, for example, HF.
Next, the substrate is processed in a diffusion furnace at about 800 ° C., and phosphorus in the diffusion atmosphere is thermally diffused on the substrate surface to form an N-type diffusion layer. The oxide film formed on the back surface of the substrate is removed by chemical treatment, for example, by HF.
[0030]
A resist mask having an opening corresponding to the surface electrode 51 shown in FIG. 1 is formed on the silicon substrate surface by a photolithography technique for the purpose of forming a surface electrode having a desired shape in a subsequent process on the substrate surface.
[0031]
Subsequently, a metal to be a seed metal for plating performed in a later process is formed on the substrate surface by a vapor deposition method. Here, Ti / Pd / Ag was used as the seed metal, and the film thickness was 2000 mm / 2000 mm / 5000 mm.
Next, the resist mask formed on the surface of the silicon substrate and the metal deposited on the surface are removed by a lift-off process.
Thereafter, a metal to be a seed metal for plating performed in a later process is formed on the back surface of the substrate by a vapor deposition method. Here, Al / Ti / Pd / Ag was used as the seed metal, and the film thickness was 1500 mm / 2000 mm / 2000 mm / 5000 mm.
[0032]
Subsequently, plating is performed on the seed metals 5 and 6 on the silicon substrate 1 by electrolytic plating using an electrolytic plating apparatus as shown in FIG.
Here, the seed metals 5 and 6 formed on the silicon substrate 1 are used as cathodes, and a plate anode 8 made of silver having an area approximately the same as that of the silicon substrate 1 is arranged in parallel to the seed metal 6 and recessed. The anode 9 made of silver is placed in parallel with the seed metal 5 and is immersed in the plating solution 11 with the recessed portion being slightly smaller than the silicon substrate 1 in shape. The temperature of the plating solution 11 at this time was set to 40 to 60 ° C. In this state, 1-2 A / dm2A voltage is applied at a current density of 1, and Ag is simultaneously plated on the seed metals 5 and 6 on the front and back surfaces of the silicon substrate 1. The plating film thickness is about 5.0 μm for the sub-electrode 53 on the surface of the silicon substrate 1, about 7 μm for the main electrode 52 and the electrode pad 54 disposed on the peripheral edge of the silicon substrate 1, and about 1.0 μm for the back surface of the silicon substrate 1. To do.
[0033]
Next, TiO reduces light reflection on the substrate surface.2/ Al2OThreeAn antireflection film is formed of the two oxide layers.
Subsequently, in order to increase the degree of adhesion between the front and back electrodes and the silicon substrate 1, N2Heat treatment is performed at about 415 ° C. for about 30 minutes in an atmosphere.
Finally, the silicon substrate 1 is diced to the final solar cell dimensions along the dicing line A shown in FIG.
[0034]
Embodiment 2
After removing the resist mask formed on the surface of the silicon substrate and the metal deposited on the surface by the lift-off process, the silicon substrate is diced so that the peripheral edge portion 14 is linear as shown in FIG. A solar cell element was produced in the same manner as in Embodiment 1 except that the above was performed.
According to this embodiment, when the distance of the main electrode 52 on the surface electrode 51 from the peripheral edge of the silicon substrate is within about 5 mm, the plating thickness of the main electrode 52 is further increased to about 8 μm. did it.
[0035]
【The invention's effect】
According to the present invention, a semiconductor substrate, a front electrode formed on the surface of the semiconductor substrate, the sub-electrode for collecting current generated in the solar cell element, and a main electrode electrically connected to the sub-electrode, and a back surface Conventionally, when manufacturing a solar cell including an electrode, the main electrode is formed by electrolytic plating so as to be disposed at the peripheral portion of the semiconductor substrate, and thus the peripheral portion of the semiconductor substrate has a thicker plating film than the central portion. By using the method of electroplating, the thickness of the main electrode by electroplating is increased while suppressing the increase of the thickness by electroplating of the subelectrode, that is, by suppressing the growth of plating in the width direction of the subelectrode. As a result, it is possible to manufacture a solar cell in which the area of the main electrode is reduced and in particular the series resistance is reduced.
[0036]
Further, when the peripheral portion of the semiconductor substrate on which the main electrode is disposed is formed in a substantially linear shape, the main electrode can be formed closer to the peripheral portion of the semiconductor substrate. The electrode can be formed with a greater film thickness, and as a result, the area of the main electrode can be further reduced.
[0037]
Further, when a plurality of surface electrodes are formed on one semiconductor substrate and the main electrodes of the respective surface electrodes are respectively disposed on the peripheral edge portion of the semiconductor substrate, the surface electrode in which the area of the main electrode is reduced Can be formed at a time, and the manufacturing cost can be reduced.
[0038]
In addition, when electrolytic plating is performed using an anode having a convex shape in the direction of the semiconductor substrate at a portion facing the surface electrode on the semiconductor substrate and corresponding to the main electrode of the surface electrode, the semiconductor substrate It is possible to further increase the film thickness by electrolytic plating at the peripheral edge of the solar cell, and it is possible to manufacture a solar cell in which the area of the main electrode is further reduced and the series resistance is further reduced.
[Brief description of the drawings]
FIG. 1 is a schematic plan view showing a surface electrode pattern formed in a method for manufacturing a solar cell of the present invention.
FIG. 2 is a schematic conceptual view of an apparatus for performing electrolytic plating performed in the method for manufacturing a solar cell of the present invention.
FIG. 3 is a schematic plan view showing another arrangement of surface electrode patterns formed in the method for manufacturing a solar cell of the present invention.
FIG. 4 is a schematic cross-sectional process diagram for explaining a conventional manufacturing process of a solar cell.
FIG. 5 is a schematic cross-sectional process diagram for explaining a conventional manufacturing process of a solar cell.
FIG. 6 is a plan view showing a surface electrode pattern of a solar cell element.
FIG. 7 is a schematic plan view showing a surface electrode pattern formed in a conventional solar cell manufacturing method.
FIG. 8 is a schematic conceptual diagram of an apparatus for performing electrolytic plating performed in a conventional solar cell manufacturing method.
FIG. 9 is a schematic conceptual diagram of another apparatus for performing electrolytic plating performed in a conventional solar cell manufacturing method.
[Explanation of symbols]
1 Silicon substrate (semiconductor substrate)
2 Oxide film
3 N-type diffusion layer
4 resist pattern
5, 6 Seed metal
7 Antireflection film
8, 9 Anode
10 Bulkhead
11 Plating solution
12 Plating tank
14 Perimeter
51 Surface electrode
52 Main electrode
53 Sub-electrode
54 Electrode Pad
61 Back electrode
A dicing line

Claims (3)

半導体基板としてのウェハと、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を電解メッキによりウェハの周縁部に形成することからなり、1つのウェハ上に複数の表面電極を形成し、かつ各表面電極の主電極をそれぞれ前記ウェハの周縁部に形成することを特徴とする太陽電池の製造方法。 A wafer as a semiconductor substrate, a front electrode formed on the surface of the semiconductor substrate, the sub-electrode for collecting current generated in the solar cell element, a main electrode electrically connected to the sub-electrode, and a back electrode In manufacturing a solar cell, the main electrode is formed on the peripheral edge of the wafer by electrolytic plating, and a plurality of surface electrodes are formed on one wafer, and the main electrodes of the respective surface electrodes are respectively formed on the wafer. It forms in the peripheral part of this, The manufacturing method of the solar cell characterized by the above-mentioned. 半導体基板としてのウェハと、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を電解メッキによりウェハの周縁部に形成することからなり、ウェハ上の表面電極に対向し、かつ該表面電極の主電極に対応する部分において前記ウェハ方向に凸形状を有している陽極を用いて電解メッキを行うことを特徴とする太陽電池の製造方法。 A wafer as a semiconductor substrate, a front electrode formed on the surface of the semiconductor substrate, the sub-electrode for collecting current generated in the solar cell element, a main electrode electrically connected to the sub-electrode, and a back electrode When manufacturing the solar cell, the main electrode is formed on the peripheral edge of the wafer by electrolytic plating, facing the surface electrode on the wafer and in the portion corresponding to the main electrode of the surface electrode in the wafer direction A method for producing a solar cell, comprising performing electroplating using an anode having a convex shape . 半導体基板としてのウェハと、該半導体基板表面に形成され、太陽電池素子で発生した電流を収集する副電極及び該副電極に電気的に接続された主電極からなる表面電極と、裏面電極とを備える太陽電池を製造するに際して、前記主電極を電解メッキによりウェハの周縁部端から5mm以内に形成することを特徴とする太陽電池の製造方法。 A wafer as a semiconductor substrate, a front electrode formed on the surface of the semiconductor substrate, the sub-electrode for collecting current generated in the solar cell element, a main electrode electrically connected to the sub-electrode, and a back electrode A method of manufacturing a solar cell, comprising: forming the main electrode within 5 mm from a peripheral edge of the wafer by electrolytic plating when manufacturing the solar cell.
JP09784099A 1999-04-05 1999-04-05 Manufacturing method of solar cell Expired - Fee Related JP3661836B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09784099A JP3661836B2 (en) 1999-04-05 1999-04-05 Manufacturing method of solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09784099A JP3661836B2 (en) 1999-04-05 1999-04-05 Manufacturing method of solar cell

Publications (2)

Publication Number Publication Date
JP2000294819A JP2000294819A (en) 2000-10-20
JP3661836B2 true JP3661836B2 (en) 2005-06-22

Family

ID=14202926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09784099A Expired - Fee Related JP3661836B2 (en) 1999-04-05 1999-04-05 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP3661836B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103171253A (en) * 2011-12-23 2013-06-26 昆山允升吉光电科技有限公司 Matching metal solar screen for multi-time printing and use method thereof
CN104810415A (en) * 2014-01-27 2015-07-29 三菱电机株式会社 Solar cell and manufacturing method thereof
CN106062975A (en) * 2014-03-05 2016-10-26 三菱电机株式会社 Method for manufacturing solar cell and solar cell

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100044B2 (en) * 2002-05-22 2008-06-11 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US8106291B2 (en) 2004-05-07 2012-01-31 Mitsubishi Electric Corporation Solar battery and manufacturing method therefor
JP2010141250A (en) * 2008-12-15 2010-06-24 Dainippon Printing Co Ltd Organic thin film solar cell and method of manufacturing the same
US8779280B2 (en) 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
KR101128838B1 (en) 2009-08-18 2012-03-23 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR101384467B1 (en) * 2010-04-01 2014-04-14 조몬트 게엠베하 Solar cells and method for producing same
EP2595196B1 (en) * 2010-06-25 2020-06-03 Kyocera Corporation Solar cell element
JP2012074442A (en) * 2010-09-28 2012-04-12 Sanyo Electric Co Ltd Manufacturing method of solar battery
JP2012074426A (en) * 2010-09-28 2012-04-12 Sanyo Electric Co Ltd Solar cell, solar cell module, and manufacturing method of solar cell
JP5606854B2 (en) * 2010-09-29 2014-10-15 三洋電機株式会社 Solar cell manufacturing method and solar cell manufacturing jig
JP2012138545A (en) * 2010-12-28 2012-07-19 Sanyo Electric Co Ltd Solar cell and solar cell module
JP5642591B2 (en) * 2011-02-28 2014-12-17 三洋電機株式会社 Solar cell module
JP6037175B2 (en) * 2011-08-31 2016-11-30 パナソニックIpマネジメント株式会社 Solar cell module
DE112011105671B4 (en) * 2011-09-28 2023-08-03 Panasonic Intellectual Property Management Co., Ltd. Solar cell and method of manufacturing a solar cell
JP6284740B2 (en) * 2013-10-23 2018-02-28 株式会社カネカ Manufacturing method of solar cell
WO2017168474A1 (en) 2016-03-30 2017-10-05 パナソニックIpマネジメント株式会社 Solar battery cell, solar battery module, and method for manufacturing solar battery cell
JP6899649B2 (en) * 2016-12-01 2021-07-07 株式会社カネカ Manufacturing method of solar cells and plating equipment for electrode formation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103171253A (en) * 2011-12-23 2013-06-26 昆山允升吉光电科技有限公司 Matching metal solar screen for multi-time printing and use method thereof
CN104810415A (en) * 2014-01-27 2015-07-29 三菱电机株式会社 Solar cell and manufacturing method thereof
CN104810415B (en) * 2014-01-27 2017-04-12 三菱电机株式会社 Solar cell and manufacturing method thereof
CN106062975A (en) * 2014-03-05 2016-10-26 三菱电机株式会社 Method for manufacturing solar cell and solar cell
CN106062975B (en) * 2014-03-05 2017-07-21 三菱电机株式会社 The manufacture method and solar cell of solar cell

Also Published As

Publication number Publication date
JP2000294819A (en) 2000-10-20

Similar Documents

Publication Publication Date Title
JP3661836B2 (en) Manufacturing method of solar cell
US5591565A (en) Solar cell with combined metallization and process for producing the same
JP4036640B2 (en) PN junction solar cell
US5258077A (en) High efficiency silicon solar cells and method of fabrication
US5100808A (en) Method of fabricating solar cell with integrated interconnect
EP1005095A1 (en) Photovoltaic element and method for manufacture thereof
US20110189810A1 (en) Crystalline silicon pv cell with selective emitter produced with low temperature precision etch back and passivation process
WO2010119512A1 (en) Photovoltaic device and method for manufacturing the same
EP2811539B1 (en) Solar cell with multilayered structure and manufacturing method thereof
JP2010123859A (en) Solar battery element and production process of solar battery element
JP2010129872A (en) Solar battery element
WO2002061850A1 (en) Method for producing solar cell and solar cell
JP6300712B2 (en) Solar cell and method for manufacturing solar cell
CN113380917A (en) Grid line preparation method, heterojunction battery preparation method and heterojunction battery
CN114207164A (en) Method for recovering silver present on photovoltaic cells
JP7421671B2 (en) Solar cell manufacturing method, solar cell module, and power generation system
JPH1117202A (en) Solar cell device
TW201314739A (en) Electronic device including a semiconductor layer and a metal-containing layer, and a process of forming the same
JPH10229210A (en) Solar battery
US4401840A (en) Semicrystalline solar cell
JP2999867B2 (en) Solar cell and method of manufacturing the same
JP2000277768A (en) Method of forming solar battery
JP4124313B2 (en) Integrated photovoltaic device and method for manufacturing the same
JP2001257371A (en) Method for manufacturing solar cell, solar cell and condensing type solar cell module
KR100852689B1 (en) Solar cell and fabrication method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees