JP3649109B2 - Multilayer printed wiring board and manufacturing method thereof - Google Patents
Multilayer printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3649109B2 JP3649109B2 JP2000314874A JP2000314874A JP3649109B2 JP 3649109 B2 JP3649109 B2 JP 3649109B2 JP 2000314874 A JP2000314874 A JP 2000314874A JP 2000314874 A JP2000314874 A JP 2000314874A JP 3649109 B2 JP3649109 B2 JP 3649109B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- inner layer
- outer shape
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子機器等に使用される多層プリント配線板に関するものである。
【0002】
【従来の技術】
近年、電子機器等に使用される多層プリント配線板は高密度化とともに、高い信頼性が要求されている。
【0003】
以下に、従来の多層プリント配線板について説明する。
【0004】
図5は、従来の多層プリント配線板の構成を示す断面図である。
【0005】
図5において、1は内層基材、2a,2cは内層回路パターン、3は外層基材、4a,4cは外層回路パターン、5はソルダレジスト、6は後工程で所望する外形形状にするための外形加工切断予定の境界線、即ち外形加工の形成端であり、外層回路パターン4a,4cの形成端4b,4dより内側下方に内層回路パターン2a,2cの形成端2b,2dが形成されている。
【0006】
従来は、外形加工形成端付近に回路幅が広いアースパターンを形成する場合、なるべく回路を広く設計するため、あるいは内層の積層時の位置ズレによって外形加工形成壁面から内層回路パターンが露出する可能性を低くするために、上記の位置関係になることが多かった。
【0007】
さらに上記の位置関係と外形加工との関係や課題も把握できていないため、外形加工の形成端と、内層および外層の回路パターンの形成端の位置関係に言及することもなく、回路設計の技術者の裁量に委ねるというのが現状であった。
【0008】
以下本発明の発明者が、上記従来の多層プリント配線板の外形加工における課題を把握した背景を以下に説明する。
【0009】
まず図6(a)は外形加工時の構成を示したもので、7は上金型の外形ダイ、8は上金型のストリッパプレート、9は下金型のダイ、10は下金型の外形ストリッパプレートである。
【0010】
次に多層プリント配線板の外形加工について説明する。
【0011】
図6(b)は下金型上に設置した多層プリント配線板0に上金型が降下し、外形加工を行う瞬間を示したものである。
【0012】
多層プリント配線板0を外形加工切断線6上で切断する際、上金型のストリッパプレート8が多層プリント配線板0に接触し停止する。
【0013】
次に、上金型の外形ダイ7が降下する。
【0014】
このとき、下金型のダイ9と上金型の外形ダイ7によって多層プリント配線板0の外形加工切断線6上に剪断力と曲げモーメントを生じる。
【0015】
曲げモーメントは上金型のストリッパプレート8と下金型のダイ9および、上金型の外形ダイ7と下金型の外形ストリッパプレート10により固定されることから剪断力で所望する形状に外形加工を行う。
【0016】
このとき曲げモーメントも外形加工切断線6の近傍に発生し、外形加工切断線6から多層プリント配線板0の内側近傍におよんでいく。
【0017】
【発明が解決しようとする課題】
しかしながら上記の従来の多層プリント配線板0の外形加工では、上金型が外形加工切断線6上に降下したのち、下金型との剪断力によって所望する外形に切断するわけであるが、この際同時に発生した曲げモーメントは多層プリント配線板0の内側におよんでいき、外層回路パターン4aの内側下方に形成されている内層回路パターン2a,2cの端部2b,2dの接線上で最大の曲げが発生し、外層回路パターン4a上のソルダレジスト5のはがれが発生し、工程歩留まりを悪化させるという問題点を有していた。
【0018】
さらに100μmの小径導通孔を有する近年のビルドアップ型の高密度の多層プリント配線板においては、外形加工時の剪断力の衝撃や曲げモーメントの影響で、外形加工形成端近傍の導通孔や最外層の絶縁樹脂層にクラックを生じる可能性を秘めており、多層プリント配線板の信頼性を損なう可能性を有していた。
【0019】
本発明は上記従来の問題点を解決するもので、プリント配線板の外形加工後において、外形加工切断線上とその近傍のソルダレジストのはがれまたは外形加工形成端近傍の導通孔や最外層の絶縁樹脂層にクラックを生じる可能性を低減し、工程歩留まりの向上と品質の安定を実現させることを目的としたものである。
【0020】
【課題を解決するための手段】
上記目的を達成するために本発明は、多層プリント配線板の内層パターンの形成端を、外層パターンの形成端と外形加工の形成端との間に位置するように形成した多層プリント配線板を製造し、外形加工を行うことである。
【0021】
【発明の実施の形態】
本発明の請求項1に記載の発明は、内層用の絶縁基材に形成された内層パターンを有する内層用プリント配線板と、内層用プリント配線板に積層された絶縁基材上に形成された外層パターンと、外層パターン上に形成されたソルダレジストと、プレス打ち抜き加工により形成された外形加工形成端を備え、前記内層パターンの形成端は外層パターンの形成端と外形加工形成端との間に位置に形成されていることを特徴とする多層プリント配線板というものであり、多層プリント配線板の外形加工が金型を用いたプレス打ち抜き加工のときにおける従来の課題を解決するものであり、そのプリント構成は、内層パターンの形成端を、外層パターンの形成端と外形加工の形成端との間に位置するように形成した多層プリント配線板というものである。
【0022】
これにより、下金型上に設置した多層プリント配線板を上金型の降下により、外形加工線上で切断する際、上金型の外形ダイと下金型のダイによって生じる剪断時の衝撃および曲げモーメントを内層パターンの形成端で吸収・緩和することができる。
【0023】
この作用によって外層パターンおよび絶縁基材の曲げを減少させることができるため、外層パターン上のソルダレジストのはがれを解消することができるとともに、外形加工形成端近傍の絶縁基材の衝撃による破壊を最小限に抑えることができる。
【0024】
特に、内層パターンの形成端を、外層パターンの形成端と外形加工の形成端との中点に位置するように形成することによって、多層プリント配線板の製造工程における内層基板の積層・位置合わせの際に、外形加工形成端方向へ位置ズレが生じても、内層パターン形成端が外形加工形成壁面から露出することもなく、さらに逆方向へズレた場合においても、外形加工時の衝撃および曲げを充分に吸収・緩和することができる。
【0025】
また、絶縁基材が可撓性を有し、剪断時の曲げモーメントも影響を受けやすいプリント配線板や、不織布基材樹脂積層板を絶縁基板として使用したプリント配線板においては、加工壁面の毛羽状の繊維バリの発生を低下させることにおいて有効である。
【0026】
本発明の請求項2に記載の発明は、内層用プリント配線板に積層された絶縁基材は導電物が充填された導通孔を備え、内層パターンと外層パターンは前記導通孔を介して電気的接続されていることを特徴とする請求項1に記載の多層プリント配線板というもので、外層および内層の小径導通孔の電気的接続を導電物の充填硬化により行っている多層プリント配線板においては、外形加工時の衝撃および曲げモーメントの絶縁基板への影響を最小限に抑える必要があり、本願発明の上記構成は、導通孔の接続信頼性を確保する上で特に有効に作用する。
【0027】
本発明の請求項3に記載の発明は、内層用の絶縁基材に内層パターンを形成した内層用プリント配線板を準備する工程と、内層用プリント配線板に絶縁基材を積層しその上に外層パターンを形成する工程と、外層パターン上にソルダレジストを形成する工程と、プレス打ち抜きにより外形加工して外形加工形成端を形成する工程を備え、前記内層パターンの形成端は外層パターンの形成端と外形加工形成端との間に位置するように回路設計し形成されていることを特徴とする多層プリント配線板の製造方法というもので、この製造方法を用いて多層プリント配線板を製造することにより、多層プリント配線板の外形加工が金型を用いたプレス打ち抜き加工のときにおける従来の課題を解決することができる。
【0028】
すなわち、下金型上に設置した多層プリント配線板を上金型の降下により、外形加工線上で切断する際、上金型の外形ダイと下金型のダイによって生じる剪断時の衝撃および曲げモーメントを内層パターンの形成端で吸収・緩和することができる。
【0029】
これにより、外層パターンおよび絶縁基材の曲げを減少させることができるため、外層パターン上のソルダレジストのはがれを解消することができるとともに、外形加工形成端近傍の絶縁基材の衝撃による破壊を最小限に抑えることができる多層プリント配線板を提供することができる。
【0030】
(実施の形態1)
以下、本発明の一実施の形態について、図面を参照しながら説明する。
【0031】
図1は本発明の実施の形態における多層プリント配線板、図2は本発明の実施の形態における多層プリント配線板の製造方法を示すものである。図1および図2において、11は多層プリント配線板、12a,12cは内層パターン、12b,12dは内層パターンの形成端、13a,13cは外層パターン、13b,13dは外層パターンの形成端、14はソルダレジスト、15a〜15dは貫通孔、16は導電物、17は外形加工の形成端、18a〜18cは絶縁基材、19は銅はく、20は内層用プリント配線板、21はフィルム、22は外形加工線である。
【0032】
以上のように構成された多層プリント配線板の製造方法について、図1および図2を用いてその工程と構成を説明する。
【0033】
まず、可塑性を有するアラミド不織布含浸の半硬化状態の絶縁基材18aを構成するプリプレグの両面に図2(a)に示すように、ポリエステル系樹脂から構成されるフィルム21を真空ラミネートした後、炭酸ガスやエキシマなどのレーザー光線などの手段により所定径の貫通孔15aを形成する。
【0034】
次に、スクリーン印刷法などの手段を用いて絶縁基材18aおよびフィルム21に形成された貫通孔15aに、導電物16を充填あるいは塗布した後、図2(b)に示すようにフィルム21を剥離・除去し、絶縁基材18aを複数枚準備する。
【0035】
さらに、絶縁基材18bを構成するプリプレグの両面にフィルムを真空ラミネートした後、所定径の貫通孔15b,15cを形成し、この貫通孔15b,15cに導電物16を充填あるいは塗布した後、フィルムを剥離・除去し、内層用の絶縁基材18bを形成する。
【0036】
ついで、この内層用の絶縁基材18bの両面に銅はく19を熱プレスなどの手段により図2(c)に示すように積層する。
【0037】
次に、積層された銅はく19の表面に写真現像法などを用いてエッチングレジストを形成する。
【0038】
さらに、塩化第2銅などの溶液によりエッチングレジストを形成していない面の露出した銅はくをエッチング除去し、エッチングレジストを剥離して、図2(d)に示すように内層用の絶縁基材18bに、内層パターン12aおよび12cを形成する。
【0039】
なお、前記内層パターンの形成端12bおよび12dが、外層パターンの形成端13bおよび13dと外形加工線22の間に位置するように予め回路を設計しておき、それらを積層形成する。
【0040】
さらに多層の層構成においては、外形加工において直下の内層パターン12aをグランド層とし、他方の内層パターン12cを電源層として予め回路設計して形成し、内層パターン12aの形成端12bは、内層パターン12cの形成端12dよりも外形加工線22に近い位置になるように形成された内層用プリント配線板20を得る。
【0041】
次に、銅はく19と導電物16が貫通孔15aに充填あるいは塗布された外層用の絶縁基材18aと内層用プリント配線板20と外層用の絶縁基材18cと銅はく19を組み合わせた後、真空熱プレス機により加熱加圧しながら積層し、図2(e)に示すように銅張多層絶縁基板を形成する。
【0042】
さらに、銅張多層絶縁基板の銅はく19に写真現像法などを用いて外層用のエッチングレジストを形成した後、塩化第2銅などの溶液によりエッチングレジストを形成していない面の露出した銅はく19をエッチング除去し、エッチングレジストを剥離して、外層パターン13aおよび13cを形成する。
【0043】
次にスクリーン印刷法または写真現像法などの手段を用いて、ソルダレジスト14を形成し、図2(f)に示すように、外層パターンの形成端13bおよび13dと外形加工線22の間に位置された内層パターン形成端12bおよび12d、導電物16が充填あるいは塗布された貫通孔15a,15b,15cおよび15dにより形成された多層プリント配線板11を得る。
【0044】
なお上記の貫通孔15a,15b,15cおよび15dは、導電物を充填し導通孔を形成したが、電気めっきにより形成してもよい。
【0045】
以上の多層プリント配線板における外形加工の工程を図3(a)および図3(b)を用いて説明する。
【0046】
図3(a)は、外形加工時の構成を示したもので、51は上金型の外形ダイ、52は上金型のストリッパプレート、53は下金型の外形ダイ、54は下金型の外形ストリッパプレート、22は外形加工線、56は剪断力、57は曲げモーメント、11は多層プリント配線板である。
【0047】
次に以上の多層プリント配線板の外形加工について、以下に説明する。
【0048】
図3(b)は下金型上に設置した多層プリント配線板に上金型が降下し、外形加工を行う瞬間を示したものである。
【0049】
多層プリント配線板11を外形加工線22上で切断する際、上金型のストリッパプレート52が多層プリント配線板に接触し停止する。
【0050】
次に、上金型の外形ダイ51が降下する。このとき、下金型のダイ53と上金型の外形ダイ51によってプリント配線板の外形加工線22上とその近傍に生ずる剪断力56および曲げモーメント57は、内層用導体パターン12aおよび12cの形成端12bおよび12dの存在によって外形加工時の衝撃および曲げモーメントを吸収・緩和することができる。
【0051】
また、内層用導体パターン12a,12cの形成端12b,12dと外層用導体パターン13aおよび13cの形成端13b,13dを相似形状とすることで、外形加工形状による衝撃力の応力の集中を防ぐことができる。
【0052】
さらに、内層用導体パターン12a,12cの形成端12b,12dのどちらか一方を外層用導体パターン13a,13cの形成端13b,13dと外形加工線22との中点に位置するように形成することにより、多層プリント配線板の製造工程における、内層基板の積層・位置合わせの際に、位置ズレが生じたとしても、外形加工時の衝撃および曲げを充分に吸収・緩和することができる。
【0053】
さらにまた、プレス打ち抜き加工面側の外層用導体パターン12aの形成端12cより、前記打ち抜き加工面の反対側の外層用導体パターン13cの形成端13dが外形加工線22に近い位置に形成することにより、外形加工剪断時の衝撃および曲げモーメントを外層用導体パターン13a,13cの形成端13b,13dでも吸収・緩和することができる。
【0054】
上記構成の多層プリント配線板を採用することによって、外形加工形成端近傍のソルダレジストのはがれを解消し、貫通導通孔のクラックの発生の可能性を低減することもできる。
【0055】
さらに本実施の形態においては、導電物を充填した貫通導通孔を有する4層の多層プリント配線板の事例を示した。この事例の応用として前記4層の多層プリント配線板の最外層に絶縁樹脂層を塗布形成し、その絶縁樹脂層に非貫通孔を設け、そこに金属めっきを施したビルドアップ型の多層プリント配線板においても本発明は有効である。
【0056】
この場合は前述のソルダレジストや導通孔の他に、絶縁樹脂層のクラック発生の可能性を低減することができる。
【0057】
(実施の形態2)
以下、本発明の他の実施の形態について、図面を参照しながら説明する。
【0058】
図4(a)は、実施の形態2における多層プリント配線板における内層用プリント配線板の斜視図を示すものであり、図4(b)は、図4(a)の内層用プリント配線板を用いた多層プリント配線板の構成図である。
【0059】
図4(a)において、71〜74は独立回路である。
【0060】
図4(a)に示すように、実施の形態2における多層プリント配線板の製造方法において、内層用プリント配線板を形成する際、複数の独立回路71〜74を形成する。
【0061】
図4(b)において、80〜83は内層用導体パターン、84は外形加工線とする。
【0062】
実施の形態1で説明したように複数層の内層を有する多層プリント配線板の層構成を、外層回路パターン直下の内層用導体パターンをグランド層、他の一方を電源層にすると設計上制約を受ける場合がある。
【0063】
しかし図4(b)に示すように、少なくとも一つの独立回路を外形加工線84側に形成することにより、外形加工において直下の内層用導体パターン80をグランド層、81を電源層、他の一方の内層用導体パターン82を電源層、83をグランド層として形成し、電源層、グランド層の配置および配線パターンの設計上の制約を受けることなく回路設計を行うことができる。
【0064】
さらに、他の独立回路と電気的に接続されていない独立回路を外形加工線84側に形成することにより、外形加工の剪断時の衝撃および曲げモーメントの吸収・緩和を部分的、局部的に強化することが可能となり、実施の形態1で示したのと同様の効果を有する。
【0065】
【発明の効果】
以上のように本発明は、多層プリント配線板の外形加工が金型を用いたプレス打ち抜き加工の時における外層パターンおよび絶縁基材の曲げを減少させることができるため、外層パターン上のソルダレジストのはがれを解消することができると共に、外形加工形成端近傍の絶縁基材や絶縁樹脂層および導通孔への衝撃によるクラックや破壊を最小限に抑えることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における多層プリント配線板の構成図
【図2】 同多層プリント配線板の製造工程における断面図
【図3】 (a)同多層プリント配線板を下金型上に設置した断面図
(b)同多層プリント配線板を外形切断加工する瞬間の断面図
【図4】 (a)本発明の実施の形態2における多層プリント配線板における内層用プリント配線板の斜視図
(b)同内層用プリント配線板を用いた多層プリント配線板の構成図
【図5】 従来の多層プリント配線板の構成を示す断面図
【図6】 (a)従来の多層プリント配線板を下金型上に設置した断面図
(b)従来の多層プリント配線板を外形切断加工する瞬間の断面図
【符号の説明】
11 多層プリント配線板
12a,12c 内層用導体パターン
12b,12d 内層用導体パターンの形成端
13a,13c 外層用導体パターン
13b,13d 外層用導体パターンの形成端
14 ソルダレジスト
15a〜15d 貫通孔
16 導電物
17 外形加工の形成端
18a〜18c 絶縁基材
19 銅はく
20 内層用プリント配線板
21 フィルム
22,84 外形加工線
51 上金型の外形ダイ
52 上金型のストリッパプレート
53 下金型の外形ダイ
54 下金型の外形ストリッパプレート
56 剪断力
57 曲げモーメント
71〜74 独立回路
80〜83 内層用導体パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed wiring board used for electronic equipment and the like.
[0002]
[Prior art]
In recent years, multilayer printed wiring boards used for electronic devices and the like are required to have high reliability as well as high density.
[0003]
A conventional multilayer printed wiring board will be described below.
[0004]
FIG. 5 is a cross-sectional view showing a configuration of a conventional multilayer printed wiring board.
[0005]
In FIG. 5, 1 is an inner layer base material, 2a and 2c are inner layer circuit patterns, 3 is an outer layer base material, 4a and 4c are outer layer circuit patterns, 5 is a solder resist, and 6 is an outer shape desired in a later process. Forming
[0006]
Conventionally, when an earth pattern with a wide circuit width is formed near the edge of the outer shape forming, the inner layer circuit pattern may be exposed from the wall of the outer shape forming in order to design the circuit as much as possible, or due to misalignment when the inner layers are stacked In many cases, the above-mentioned positional relationship is obtained in order to lower the value.
[0007]
Furthermore, since the relationship and problems between the above-mentioned positional relationship and outline processing have not been grasped, the circuit design technology can be used without mentioning the positional relationship between the formation end of the outline processing and the formation ends of the circuit patterns of the inner layer and the outer layer. The current situation is to leave it to the discretion of the person.
[0008]
Hereinafter, the background of the inventor of the present invention grasping the problems in the external shape processing of the above-described conventional multilayer printed wiring board will be described below.
[0009]
First, FIG. 6 (a) shows a configuration at the time of outer shape processing, where 7 is an outer die of an upper die, 8 is a stripper plate of an upper die, 9 is a die of a lower die, and 10 is a lower die. External stripper plate.
[0010]
Next, the outer shape processing of the multilayer printed wiring board will be described.
[0011]
FIG. 6B shows the moment when the upper die is lowered onto the multilayer printed
[0012]
When the multilayer printed
[0013]
Next, the
[0014]
At this time, a shearing force and a bending moment are generated on the outer
[0015]
Since the bending moment is fixed by the upper
[0016]
At this time, a bending moment is also generated in the vicinity of the contour
[0017]
[Problems to be solved by the invention]
However, in the above-described outer shape processing of the multilayer printed
[0018]
Furthermore, in a recent build-up type high-density multilayer printed wiring board having a small-diameter conduction hole of 100 μm, the conduction hole and outermost layer near the outer edge of the outer shape processing are affected by the impact of the shearing force and the bending moment during the outer shape processing. This has the possibility of causing cracks in the insulating resin layer, and has the possibility of impairing the reliability of the multilayer printed wiring board.
[0019]
The present invention solves the above-mentioned conventional problems, and after external processing of a printed wiring board, the solder resist is peeled off on the external processing cutting line and in the vicinity thereof, or the conductive hole and the outermost insulating resin in the vicinity of the external processing forming end. The purpose is to reduce the possibility of cracks in the layer, to improve the process yield and to stabilize the quality.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, the present invention manufactures a multilayer printed wiring board formed so that the inner layer pattern forming end of the multilayer printed wiring board is positioned between the outer layer pattern forming end and the outer shape forming end. In other words, the outer shape is processed.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Invention of Claim 1 of this invention was formed on the insulating base material laminated | stacked on the printed wiring board for inner layers which has the inner layer pattern formed in the insulating base material for inner layers, and the printed wiring board for inner layers An outer layer pattern, a solder resist formed on the outer layer pattern, and an outer shape forming end formed by press punching, and the inner layer pattern forming end is between the outer layer pattern forming end and the outer shape forming end. It is a multilayer printed wiring board characterized in that it is formed at a position, and the outer shape processing of the multilayer printed wiring board solves the conventional problem when press punching using a mold, The printed configuration is a multilayer printed wiring board formed so that the inner layer pattern forming end is positioned between the outer layer pattern forming end and the outer shape forming end. .
[0022]
As a result, when the multilayer printed wiring board installed on the lower mold is cut on the outer shape processing line by the lowering of the upper mold, the impact and bending during shearing caused by the outer die of the upper mold and the die of the lower mold are bent. Moments can be absorbed and relaxed at the formation edge of the inner layer pattern.
[0023]
This action can reduce the bending of the outer layer pattern and the insulating base material, thus eliminating the peeling of the solder resist on the outer layer pattern and minimizing the damage caused by the impact of the insulating base material in the vicinity of the outer shape forming end. To the limit.
[0024]
In particular, by forming the end of the inner layer pattern so that it is located at the midpoint between the end of the outer layer pattern and the end of the outer shape processing, it is possible to stack and align the inner layer substrate in the multilayer printed wiring board manufacturing process. In this case, even if a position shift occurs in the direction of the outer shape processing formation edge, the inner layer pattern formation end is not exposed from the outer shape processing formation wall surface. It can be absorbed and relaxed sufficiently.
[0025]
In addition, in printed wiring boards where the insulating base material is flexible and the bending moment during shearing is easily affected, and in printed wiring boards using non-woven fabric base resin laminates as insulating substrates, the fluff on the processed wall surface This is effective in reducing the occurrence of fiber burrs.
[0026]
According to a second aspect of the present invention, the insulating base material laminated on the printed wiring board for the inner layer includes a conduction hole filled with a conductive material, and the inner layer pattern and the outer layer pattern are electrically connected through the conduction hole. The multilayer printed wiring board according to claim 1, wherein the multilayer printed wiring board according to claim 1 is electrically connected by filling and curing a conductive material in a small diameter conduction hole of an outer layer and an inner layer. It is necessary to minimize the influence of the impact and bending moment on the insulating substrate during external processing, and the above-described configuration of the present invention works particularly effectively in securing the connection reliability of the conduction hole.
[0027]
The invention according to
[0028]
That is, when a multilayer printed wiring board installed on the lower mold is cut on the outer shape processing line by lowering the upper mold, the impact and bending moment during shearing generated by the outer die of the upper mold and the die of the lower mold Can be absorbed and relaxed at the end of the inner layer pattern.
[0029]
As a result, the bending of the outer layer pattern and the insulating base material can be reduced, so that the peeling of the solder resist on the outer layer pattern can be eliminated, and the damage due to the impact of the insulating base material near the outer shape forming formation edge is minimized. A multilayer printed wiring board that can be suppressed to the limit can be provided.
[0030]
(Embodiment 1)
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0031]
FIG. 1 shows a multilayer printed wiring board according to an embodiment of the present invention, and FIG. 2 shows a method for manufacturing a multilayer printed wiring board according to an embodiment of the present invention. 1 and 2, 11 is a multilayer printed wiring board, 12a and 12c are inner layer patterns, 12b and 12d are inner layer pattern forming ends, 13a and 13c are outer layer patterns, 13b and 13d are outer layer pattern forming ends, and 14 is an outer layer pattern forming end. Solder resist, 15a to 15d are through holes, 16 is a conductive material, 17 is a forming end of outer shape processing, 18a to 18c is an insulating base, 19 is copper foil, 20 is a printed wiring board for inner layers, 21 is a film, 22 Is an outline processing line.
[0032]
The manufacturing method of the multilayer printed wiring board configured as described above will be described with reference to FIG. 1 and FIG.
[0033]
First, as shown in FIG. 2 (a), a
[0034]
Next, the
[0035]
Further, after vacuum laminating films on both surfaces of the prepreg constituting the insulating
[0036]
Next, the
[0037]
Next, an etching resist is formed on the surface of the
[0038]
Further, the exposed copper foil on the surface where the etching resist is not formed is removed by etching with a solution such as cupric chloride, and the etching resist is peeled off, so that the insulating group for the inner layer is removed as shown in FIG.
[0039]
The circuit is designed in advance so that the inner layer pattern forming ends 12b and 12d are located between the outer layer pattern forming ends 13b and 13d and the outer
[0040]
Further, in a multilayer structure, the
[0041]
Next, the outer layer insulating
[0042]
Further, after forming an etching resist for the outer layer on the
[0043]
Next, a solder resist 14 is formed by using a method such as a screen printing method or a photographic development method. As shown in FIG. 2 (f), the solder resist 14 is positioned between the outer layer pattern forming ends 13b and 13d and the outer
[0044]
In addition, although said through-
[0045]
The outline processing steps in the multilayer printed wiring board will be described with reference to FIGS. 3 (a) and 3 (b).
[0046]
FIG. 3 (a) shows a configuration at the time of outer shape processing, wherein 51 is an outer die of an upper die, 52 is a stripper plate of an upper die, 53 is an outer die of a lower die, and 54 is a lower die. , An outer shape stripper plate, 22 an outer shape processing line, 56 a shearing force, 57 a bending moment, and 11 a multilayer printed wiring board.
[0047]
Next, the outer shape processing of the above multilayer printed wiring board will be described below.
[0048]
FIG. 3 (b) shows the moment when the upper die is lowered onto the multilayer printed wiring board installed on the lower die and the outer shape is processed.
[0049]
When the multilayer printed
[0050]
Next, the outer die 51 of the upper mold is lowered. At this time, the shearing
[0051]
Further, by forming the formation ends 12b and 12d of the inner
[0052]
Further, one of the formation ends 12b and 12d of the inner
[0053]
Furthermore, the
[0054]
By adopting the multilayer printed wiring board having the above-described configuration, it is possible to eliminate the peeling of the solder resist in the vicinity of the outer shape forming end, and to reduce the possibility of occurrence of cracks in the through-conduction holes.
[0055]
Further, in the present embodiment, an example of a four-layer multilayer printed wiring board having a through conduction hole filled with a conductive material has been shown. As an application of this example, a build-up type multilayer printed wiring in which an insulating resin layer is applied and formed on the outermost layer of the four-layer multilayer printed wiring board, a non-through hole is provided in the insulating resin layer, and metal plating is applied thereto. The present invention is also effective for plates.
[0056]
In this case, the possibility of occurrence of cracks in the insulating resin layer can be reduced in addition to the above-described solder resist and conduction holes.
[0057]
(Embodiment 2)
Hereinafter, another embodiment of the present invention will be described with reference to the drawings.
[0058]
4A shows a perspective view of the printed wiring board for the inner layer in the multilayer printed wiring board according to the second embodiment, and FIG. 4B shows the printed wiring board for the inner layer shown in FIG. It is a block diagram of the used multilayer printed wiring board.
[0059]
In FIG. 4A,
[0060]
As shown to Fig.4 (a), in the manufacturing method of the multilayer printed wiring board in Embodiment 2, when forming the printed wiring board for inner layers, several independent circuits 71-74 are formed.
[0061]
In FIG. 4B, 80 to 83 are inner layer conductor patterns, and 84 is an outer shape processing line.
[0062]
As described in the first embodiment, the multilayer printed wiring board having a plurality of inner layers has a design restriction if the inner-layer conductor pattern immediately below the outer-layer circuit pattern is a ground layer and the other one is a power supply layer. There is a case.
[0063]
However, as shown in FIG. 4B, by forming at least one independent circuit on the side of the outer
[0064]
Furthermore, by forming an independent circuit that is not electrically connected to other independent circuits on the outer
[0065]
【The invention's effect】
As described above, the present invention can reduce the bending of the outer layer pattern and the insulating substrate when the outer shape processing of the multilayer printed wiring board is a press punching process using a die, and therefore, the solder resist on the outer layer pattern can be reduced. While peeling can be eliminated, cracks and breakage due to impact on the insulating base material, the insulating resin layer, and the conduction hole in the vicinity of the outer shape forming end can be minimized.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a multilayer printed wiring board according to Embodiment 1 of the present invention. FIG. 2 is a cross-sectional view of the multilayer printed wiring board in the manufacturing process. Cross-sectional view installed above (b) Cross-sectional view at the moment when the multilayer printed wiring board is externally cut. FIG. 4 (a) A perspective view of the printed wiring board for the inner layer in the multilayer printed wiring board according to Embodiment 2 of the present invention. Fig. (B) Configuration of multilayer printed wiring board using the same inner layer printed wiring board [Fig. 5] Sectional view showing the configuration of a conventional multilayer printed wiring board [Fig. 6] (a) A conventional multilayer printed wiring board Cross-sectional view installed on the lower mold (b) Cross-sectional view at the moment of external cutting of a conventional multilayer printed wiring board [Explanation of symbols]
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000314874A JP3649109B2 (en) | 2000-10-16 | 2000-10-16 | Multilayer printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000314874A JP3649109B2 (en) | 2000-10-16 | 2000-10-16 | Multilayer printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002124774A JP2002124774A (en) | 2002-04-26 |
JP3649109B2 true JP3649109B2 (en) | 2005-05-18 |
Family
ID=18794064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000314874A Expired - Fee Related JP3649109B2 (en) | 2000-10-16 | 2000-10-16 | Multilayer printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3649109B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7349408B2 (en) * | 2020-06-04 | 2023-09-22 | 株式会社藤商事 | gaming machine |
-
2000
- 2000-10-16 JP JP2000314874A patent/JP3649109B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002124774A (en) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101475109B1 (en) | Multilayer Wiring Substrate and Method of Manufacturing the Same | |
JP5290455B2 (en) | Manufacturing method of laminate | |
JP2874329B2 (en) | Method for manufacturing multilayer printed wiring board | |
US6451710B1 (en) | Method of manufacturing multi-layer printed wiring board | |
JP4192657B2 (en) | Manufacturing method of build-up multilayer wiring board with built-in chip parts | |
JP2002232135A (en) | Double-sided circuit board for lamination and its manufacturing method, and multilayer printed circuit board using the same | |
JP5080234B2 (en) | Wiring board and manufacturing method thereof | |
WO1998056220A1 (en) | Single-sided circuit board and method for manufacturing the same | |
JP4075673B2 (en) | Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
WO2004066697A1 (en) | Multilayer printed wiring board and process for producing the same | |
JP4043115B2 (en) | Multi-layer printed wiring board | |
KR100797698B1 (en) | Manufacturing method of high density printed circuit board | |
JPH1013028A (en) | Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture | |
JP2005079402A (en) | Circuit board and its manufacturing method | |
KR100701353B1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
JPH0936551A (en) | Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof | |
JP2009054930A (en) | Multi-layer printed wiring board having built-in parts and method of manufacturing the same | |
JP2001015913A (en) | One-sided circuit board and its production, and production of multilayered wiring board | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
JP3649109B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2000269647A (en) | Single-side circuit board, multilayer printed wiring board and manufacture thereof | |
JP5317491B2 (en) | Method for manufacturing printed wiring board | |
JP3575783B2 (en) | Printed wiring board and method of manufacturing the same | |
JP2002134918A (en) | Method for manufacturing multilayer printed wiring board | |
JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |