JP3648585B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3648585B2 JP3648585B2 JP15168997A JP15168997A JP3648585B2 JP 3648585 B2 JP3648585 B2 JP 3648585B2 JP 15168997 A JP15168997 A JP 15168997A JP 15168997 A JP15168997 A JP 15168997A JP 3648585 B2 JP3648585 B2 JP 3648585B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connection pad
- connection pads
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、ＣＣＤ(charge coupled device)等の半導体装置は回路基板上に搭載される場合が多い。図１２は従来のこのような半導体装置を回路基板上に搭載したものの一例を示したものである。この場合の半導体装置１はＣＣＤであり、上面中央部に光センサ機能部２が突出した状態で形成されたシリコン基板３を備えている。光センサ機能部２を除くシリコン基板３の上面には初期酸化膜４が形成されている。初期酸化膜４の上面周辺部には複数の接続パッド５が光センサ機能部２の複数の入出力部（図示せず）に引き回し線６を介して接続されて形成されている。接続パッド５及び引き回し線６を含む初期酸化膜４の上面及び光センサ機能部２の上面には保護膜７が形成されている。この場合、保護膜７の接続パッド５の中央部に対応する部分には開口部８が形成され、接続パッド５の中央部が開口部８を介して露出されている。一方、回路基板９の上面の所定の箇所は半導体装置搭載エリア１０となっている。回路基板９の上面において半導体装置搭載エリア１０の外周部には複数の接続端子１１が設けられている。そして、半導体装置１のシリコン基板３は回路基板９の半導体装置搭載エリア１０に接着剤１２を介して接着され、半導体装置１の接続パッド５と回路基板９の接続端子１１とがボンディングワイヤ１３によって接続されている。
【０００３】
ところで、半導体装置１を回路基板９上に搭載する場合、例えばフリップチップボンディング方式によって搭載する方法もあるが、上述したように、半導体装置１の接続パッド５を上面側に露出させ、ボンディングワイヤ１３を用いたワイヤボンディング方式によって搭載している。この理由は、半導体装置１の光センサ機能部２を上面側に露出させるためである。
【０００４】
【発明が解決しようとする課題】
このように、半導体装置１を回路基板９上にボンディングワイヤ１３を用いたワイヤボンディング方式によって搭載しているので、回路基板９上において半導体装置１を実質的に搭載するためのエリアが図１２において符号１４で示すように接続端子１１を含むエリアとなり、すなわち実質的な半導体装置搭載エリア１４の平面サイズが半導体装置１自体の平面サイズよりも大きくなり、これに応じて回路基板９の平面サイズも大きくなり、全体的に大型化するという問題があった。
この発明の課題は、半導体装置の実質的な搭載エリアを小さくすることである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明に係る半導体装置は、一の面に複数の第１の接続パッドを備えた半導体基板と、該半導体基板の他の面からその内部に前記第１の接続パッドに達するように形成された複数の開口部と、該開口部内に前記第１の接続パッドと接続された状態で形成され、メッキによって形成された少なくとも２種類の金属層からなる複数の内部導通部と、前記半導体基板の他の面に前記内部導通部と接続された状態で形成された複数の第２の接続パッドとを具備するものである。請求項６記載の発明に係る半導体装置の製造方法は、一の面に複数の第１の接続パッドを備えた半導体基板の他の面に、前記第１の接続パッドに対応する箇所に開口部を有する、少なくとも２層構造を有する多層金属膜を形成し、該多層金属膜の前記開口部を介して前記半導体基板をエッチングして、前記半導体基板の他の面からその内部に複数の開口部を前記第１の接続パッドに達するように形成し、前記多層金属膜を剥離した後、メッキにより、少なくとも２種類の金属層を前記開口部内のみに形成して、前記開口部内に複数の内部導通部を前記第１の接続パッドに接続させて形成し、前記半導体基板の他の面に複数の第２の接続パッドを前記内部導通部に接続させて形成するようにしたものである。
【０００６】
この発明によれば、一の面に複数の第１の接続パッドを備えた半導体基板の他の面に複数の第２の接続パッドが第１の接続パッドに内部導通部を介して接続されて形成されているので、半導体装置の一の面を上面側に露出させた状態で半導体装置を回路基板上に搭載する場合、半導体装置の他の面の第２の接続パッドを回路基板の接続端子に対向させることができ、この結果半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができ、したがって半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができ、すなわち半導体装置の実質的な搭載エリアを小さくすることができる。
【０００７】
【発明の実施の形態】
図１〜図１１はそれぞれこの発明の一実施形態における半導体装置の各製造工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態の半導体装置の構造についてその製造方法と併せて説明する。
【０００８】
まず、図１に示すように、シリコン基板（半導体基板）２１の上面中央部に光センサ機能部２２が突出した状態で形成され、光センサ機能部２２を除くシリコン基板２１の上面に酸化シリコンからなる初期酸化膜２３が形成され、初期酸化膜２３の上面の所定の複数箇所にアルミニウム等からなる接続パッド（第１の接続パッド）２４が光センサ機能部２２の複数の入出力部（図示せず）に引き回し線２５を介して接続されて形成され、接続パッド２４及び引き回し線２５を含む初期酸化膜２３の上面及び光センサ機能部２２の上面に酸化シリコン等からなる保護膜２６が形成され、その上面に金属多層膜２７が形成され、シリコン基板２１の下面に酸化シリコンからなる初期酸化膜２８が形成され、その下面に金属多層膜２９が形成されたものを用意する。この場合、両金属多層膜２７、２９は、後で説明するように、シリコン基板２１をエッチングする際のマスク等を形成するためのものであり、クロム、チタン、タングステン等からなる内層と金等からなる外層との２層構造となっているが３層以上であってもよい。
【０００９】
次に、図２に示すように、上側の金属多層膜２７の上面に保護膜３０を形成し、下側の金属多層膜２９の下面に、接続パッド２３に対応する部分に開口部３１ａを有するレジストパターン３１を形成する。この場合、保護膜３０はレジストパターン３１と同一の材料からなっているが、ワニス等であってもよい。
【００１０】
次に、図３に示すように、レジストパターン３１をマスクとして、下側の金属多層膜２９をエッチングし、次いでフッ化水素系のエッチング液を用いて下側の初期酸化膜２８をエッチングする。すると、レジストパターン３１の開口部３１ａに対応する部分における下側の金属多層膜２９及び下側の初期酸化膜２８に開口部２９ａ、２８ａが形成される。この場合、上側の金属多層膜２７は、保護膜３０によって覆われているので、エッチングされない。この後、保護膜３０及びレジストパターン３１を剥離する。
【００１１】
次に、図４に示すように、下側の金属多層膜２９をマスクとして水酸化カリウム系のエッチング液を用いてシリコン基板２１をエッチングすると、下側の金属多層膜２９の開口部２９ａに対応する部分におけるシリコン基板２１に開口部２１ａが形成される。
【００１２】
次に、図５に示すように、下側の金属多層膜２９をマスクとして上側の初期酸化膜２３をエッチングすると、下側の金属多層膜２９の開口部２９ａに対応する部分における上側の初期酸化膜２３に開口部２３ａが形成される。この場合、保護膜２６は上側の金属多層膜２７によって覆われているので、エッチングされない。そして、この状態では、開口部２９ａ、２８ａ、２１ａ、２３ａを介して上側の接続パッド２４が下面側に露出される。この後、上側及び下側の金属多層膜２７、２９を剥離する。
【００１３】
次に、図６に示すように、ジンケート処理を施すことにより、開口部２８ａ、２１ａ、２３ａを介して露出された上側の接続パッド２４の下面に形成された図示しない自然酸化膜をエッチングして除去するとともに、アルミニウムと亜鉛とを置換させて、上側の接続パッド２４の下面に亜鉛核３２を形成する。
【００１４】
次に、図７に示すように、開口部２８ａ、２１ａ、２３ａを介して露出された亜鉛核３２の下面に無電解メッキによりニッケルメッキ層３３を膜厚数μｍ程度に形成する。
【００１５】
次に、図８に示すように、開口部２８ａ、２１ａを介して露出されたニッケルメッキ層３３の下面に無電解メッキにより銅メッキ層３４を下側の初期酸化膜２８の下面まで形成する。これにより、開口部２８ａ、２１ａ、２３ａ内には亜鉛核３２とニッケルメッキ層３３と銅メッキ層３４とからなる内部導通部が形成される。
【００１６】
次に、図９に示すように、銅メッキ層３４及び下側の初期酸化膜２８の下面にスパッタ法あるいは真空蒸着法等によって接続パッド形成用層３５を形成する。この場合、接続パッド形成用層３５は、クロム、チタン、チタン−タングステン合金、モリブデン、タングステン等からなる接着層と、銅、ニッケル、白金、パラジウム等からなるバリア層と、金等からなる表面保護層との３層構造となっている。次に、接続パッド形成用層３５の下面にレジストパターン３６を所定のパターンに形成する。
【００１７】
次に、図１０に示すように、レジストパターン３６をマスクとして接続パッド形成用層３５の不要な部分をエッチングする。すると、レジストパターン３６下に下側の接続パッド（第２の接続パッド）３７がマトリックス状に形成されるとともに、図示していないが、この下側の接続パッド３７と銅メッキ層３４とを適宜に接続する引き回し線が形成される。この後、レジストパターン３６を剥離する。
【００１８】
次に、図１１に示すように、下側の初期酸化膜２８の下面において下側の接続パッド３７の中央部を除く部分に保護膜３８を形成する。この状態では、下側の接続パッド３７の中央部が保護膜３８に形成された開口部３８ａを介して露出される。次に、開口部３８ａを介して露出された下側の接続パッド３７の下面にはんだからなる突起電極３９を形成する。かくして、半導体装置が製造される。
【００１９】
このようにして製造された半導体装置では、上面に複数の上側の接続パッド２４を備えたシリコン基板２１の下面に複数の下側の接続パッド３７が上側の接続パッド２４に亜鉛核３２、ニッケルメッキ層３３及び銅メッキ層３４からなる内部導通部を介して接続されて形成された構造となっている。このため、この半導体装置の上面を上面側に露出させた状態でこの半導体装置を回路基板（図示せず）上に搭載する場合、この半導体装置の下面の下側の接続パッド３７を回路基板の接続端子に対向させることができる。この結果、この半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができる。したがって、この半導体装置の実質的な搭載エリアの平面サイズをこの半導体装置自体の平面サイズとほぼ同じにすることができ、すなわちこの半導体装置の実質的な搭載エリアを小さくすることができ、ひいては回路基板の平面サイズを小さくすることができる。また、上側の接続パッド２４を保護膜２６で覆っているので、上側の接続パッド２４を保護することができる。
【００２０】
なお、上記実施形態では、開口部２８ａ、２１ａ、２３ａを介して露出された上側の接続パッド２４の下面にジンケート処理を施して、アルミニウムと亜鉛とを置換させた後、無電解メッキによりニッケルメッキ層３３を形成した場合について説明したが、これに限らず、ジンケート処理を行わずに、上側の接続パッド２４の下面に無電解メッキにより直接ニッケルメッキ層３３を形成するようにしてもよい。
また、上記実施形態では、内部導通部をジンケート処理及び無電解メッキにより形成した場合について説明したが、これに限らず、内部導通部全体をスパッタ法等によって形成するようにしてもよい。
また、上記実施形態では、開口部２８ａ、２１ａ、２３ａをウエットエッチングによって形成した場合について説明したが、これに限らず、ドライエッチングによって形成するようにしてもよく、さらにエキシマレーザ等の照射によって形成するようにしてもよい。
【００２１】
【発明の効果】
以上説明したように、この発明によれば、一の面に複数の第１の接続パッドを備えた半導体基板の他の面に複数の第２の接続パッドが第１の接続パッドに内部導通部を介して接続されて形成されているので、半導体装置の一の面を上面側に露出させた状態で半導体装置を回路基板上に搭載する場合、半導体装置の他の面の第２の接続パッドを回路基板の接続端子に対向させることができ、この結果半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができ、したがって半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができ、すなわち半導体装置の実質的な搭載エリアを小さくすることができ、ひいては回路基板の平面サイズを小さくすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の製造に際し、シリコン基板上に初期酸化膜、接続パッド、保護膜及び金属多層膜を形成し、シリコン基板下に初期酸化膜及び金属多層膜を形成した状態の断面図。
【図２】同半導体装置の製造に際し、上側の金属多層膜の上面に保護膜を形成し、下側の金属多層膜の下面にレジストパターンを形成した状態の断面図。
【図３】同半導体装置の製造に際し、下側の初期酸化膜及び下側の金属多層膜に開口部を形成した状態の断面図。
【図４】同半導体装置の製造に際し、シリコン基板に開口部を形成した状態の断面図。
【図５】同半導体装置の製造に際し、上側の初期酸化膜に開口部を形成した状態の断面図。
【図６】同半導体装置の製造に際し、開口部内に亜鉛核を形成した状態の断面図。
【図７】同半導体装置の製造に際し、開口部内にニッケルメッキ層を形成した状態の断面図。
【図８】同半導体装置の製造に際し、開口部内に銅メッキ層を形成した状態の断面図。
【図９】同半導体装置の製造に際し、シリコン基板下に接続パッド形成用層及びレジストパターンを形成した状態の断面図。
【図１０】同半導体装置の製造に際し、シリコン基板下に下側の接続パッドを形成した状態の断面図。
【図１１】同半導体装置の製造に際し、下側の接続パッド下に突起電極を形成した状態の断面図。
【図１２】従来の半導体装置を回路基板上に搭載した状態の断面図。
【符号の説明】
２１ シリコン基板
２２ 光センサ機能部
２４ 上側の接続パッド
２１ａ、２３ａ、２８ａ 開口部
３２ 亜鉛核
３３ ニッケルメッキ層
３４ 銅メッキ層
３７ 下側の接続パッド
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、ＣＣＤ(charge coupled device)等の半導体装置は回路基板上に搭載される場合が多い。図１２は従来のこのような半導体装置を回路基板上に搭載したものの一例を示したものである。この場合の半導体装置１はＣＣＤであり、上面中央部に光センサ機能部２が突出した状態で形成されたシリコン基板３を備えている。光センサ機能部２を除くシリコン基板３の上面には初期酸化膜４が形成されている。初期酸化膜４の上面周辺部には複数の接続パッド５が光センサ機能部２の複数の入出力部（図示せず）に引き回し線６を介して接続されて形成されている。接続パッド５及び引き回し線６を含む初期酸化膜４の上面及び光センサ機能部２の上面には保護膜７が形成されている。この場合、保護膜７の接続パッド５の中央部に対応する部分には開口部８が形成され、接続パッド５の中央部が開口部８を介して露出されている。一方、回路基板９の上面の所定の箇所は半導体装置搭載エリア１０となっている。回路基板９の上面において半導体装置搭載エリア１０の外周部には複数の接続端子１１が設けられている。そして、半導体装置１のシリコン基板３は回路基板９の半導体装置搭載エリア１０に接着剤１２を介して接着され、半導体装置１の接続パッド５と回路基板９の接続端子１１とがボンディングワイヤ１３によって接続されている。
【０００３】
ところで、半導体装置１を回路基板９上に搭載する場合、例えばフリップチップボンディング方式によって搭載する方法もあるが、上述したように、半導体装置１の接続パッド５を上面側に露出させ、ボンディングワイヤ１３を用いたワイヤボンディング方式によって搭載している。この理由は、半導体装置１の光センサ機能部２を上面側に露出させるためである。
【０００４】
【発明が解決しようとする課題】
このように、半導体装置１を回路基板９上にボンディングワイヤ１３を用いたワイヤボンディング方式によって搭載しているので、回路基板９上において半導体装置１を実質的に搭載するためのエリアが図１２において符号１４で示すように接続端子１１を含むエリアとなり、すなわち実質的な半導体装置搭載エリア１４の平面サイズが半導体装置１自体の平面サイズよりも大きくなり、これに応じて回路基板９の平面サイズも大きくなり、全体的に大型化するという問題があった。
この発明の課題は、半導体装置の実質的な搭載エリアを小さくすることである。
【０００５】
【課題を解決するための手段】
請求項１記載の発明に係る半導体装置は、一の面に複数の第１の接続パッドを備えた半導体基板と、該半導体基板の他の面からその内部に前記第１の接続パッドに達するように形成された複数の開口部と、該開口部内に前記第１の接続パッドと接続された状態で形成され、メッキによって形成された少なくとも２種類の金属層からなる複数の内部導通部と、前記半導体基板の他の面に前記内部導通部と接続された状態で形成された複数の第２の接続パッドとを具備するものである。請求項６記載の発明に係る半導体装置の製造方法は、一の面に複数の第１の接続パッドを備えた半導体基板の他の面に、前記第１の接続パッドに対応する箇所に開口部を有する、少なくとも２層構造を有する多層金属膜を形成し、該多層金属膜の前記開口部を介して前記半導体基板をエッチングして、前記半導体基板の他の面からその内部に複数の開口部を前記第１の接続パッドに達するように形成し、前記多層金属膜を剥離した後、メッキにより、少なくとも２種類の金属層を前記開口部内のみに形成して、前記開口部内に複数の内部導通部を前記第１の接続パッドに接続させて形成し、前記半導体基板の他の面に複数の第２の接続パッドを前記内部導通部に接続させて形成するようにしたものである。
【０００６】
この発明によれば、一の面に複数の第１の接続パッドを備えた半導体基板の他の面に複数の第２の接続パッドが第１の接続パッドに内部導通部を介して接続されて形成されているので、半導体装置の一の面を上面側に露出させた状態で半導体装置を回路基板上に搭載する場合、半導体装置の他の面の第２の接続パッドを回路基板の接続端子に対向させることができ、この結果半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができ、したがって半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができ、すなわち半導体装置の実質的な搭載エリアを小さくすることができる。
【０００７】
【発明の実施の形態】
図１〜図１１はそれぞれこの発明の一実施形態における半導体装置の各製造工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態の半導体装置の構造についてその製造方法と併せて説明する。
【０００８】
まず、図１に示すように、シリコン基板（半導体基板）２１の上面中央部に光センサ機能部２２が突出した状態で形成され、光センサ機能部２２を除くシリコン基板２１の上面に酸化シリコンからなる初期酸化膜２３が形成され、初期酸化膜２３の上面の所定の複数箇所にアルミニウム等からなる接続パッド（第１の接続パッド）２４が光センサ機能部２２の複数の入出力部（図示せず）に引き回し線２５を介して接続されて形成され、接続パッド２４及び引き回し線２５を含む初期酸化膜２３の上面及び光センサ機能部２２の上面に酸化シリコン等からなる保護膜２６が形成され、その上面に金属多層膜２７が形成され、シリコン基板２１の下面に酸化シリコンからなる初期酸化膜２８が形成され、その下面に金属多層膜２９が形成されたものを用意する。この場合、両金属多層膜２７、２９は、後で説明するように、シリコン基板２１をエッチングする際のマスク等を形成するためのものであり、クロム、チタン、タングステン等からなる内層と金等からなる外層との２層構造となっているが３層以上であってもよい。
【０００９】
次に、図２に示すように、上側の金属多層膜２７の上面に保護膜３０を形成し、下側の金属多層膜２９の下面に、接続パッド２３に対応する部分に開口部３１ａを有するレジストパターン３１を形成する。この場合、保護膜３０はレジストパターン３１と同一の材料からなっているが、ワニス等であってもよい。
【００１０】
次に、図３に示すように、レジストパターン３１をマスクとして、下側の金属多層膜２９をエッチングし、次いでフッ化水素系のエッチング液を用いて下側の初期酸化膜２８をエッチングする。すると、レジストパターン３１の開口部３１ａに対応する部分における下側の金属多層膜２９及び下側の初期酸化膜２８に開口部２９ａ、２８ａが形成される。この場合、上側の金属多層膜２７は、保護膜３０によって覆われているので、エッチングされない。この後、保護膜３０及びレジストパターン３１を剥離する。
【００１１】
次に、図４に示すように、下側の金属多層膜２９をマスクとして水酸化カリウム系のエッチング液を用いてシリコン基板２１をエッチングすると、下側の金属多層膜２９の開口部２９ａに対応する部分におけるシリコン基板２１に開口部２１ａが形成される。
【００１２】
次に、図５に示すように、下側の金属多層膜２９をマスクとして上側の初期酸化膜２３をエッチングすると、下側の金属多層膜２９の開口部２９ａに対応する部分における上側の初期酸化膜２３に開口部２３ａが形成される。この場合、保護膜２６は上側の金属多層膜２７によって覆われているので、エッチングされない。そして、この状態では、開口部２９ａ、２８ａ、２１ａ、２３ａを介して上側の接続パッド２４が下面側に露出される。この後、上側及び下側の金属多層膜２７、２９を剥離する。
【００１３】
次に、図６に示すように、ジンケート処理を施すことにより、開口部２８ａ、２１ａ、２３ａを介して露出された上側の接続パッド２４の下面に形成された図示しない自然酸化膜をエッチングして除去するとともに、アルミニウムと亜鉛とを置換させて、上側の接続パッド２４の下面に亜鉛核３２を形成する。
【００１４】
次に、図７に示すように、開口部２８ａ、２１ａ、２３ａを介して露出された亜鉛核３２の下面に無電解メッキによりニッケルメッキ層３３を膜厚数μｍ程度に形成する。
【００１５】
次に、図８に示すように、開口部２８ａ、２１ａを介して露出されたニッケルメッキ層３３の下面に無電解メッキにより銅メッキ層３４を下側の初期酸化膜２８の下面まで形成する。これにより、開口部２８ａ、２１ａ、２３ａ内には亜鉛核３２とニッケルメッキ層３３と銅メッキ層３４とからなる内部導通部が形成される。
【００１６】
次に、図９に示すように、銅メッキ層３４及び下側の初期酸化膜２８の下面にスパッタ法あるいは真空蒸着法等によって接続パッド形成用層３５を形成する。この場合、接続パッド形成用層３５は、クロム、チタン、チタン−タングステン合金、モリブデン、タングステン等からなる接着層と、銅、ニッケル、白金、パラジウム等からなるバリア層と、金等からなる表面保護層との３層構造となっている。次に、接続パッド形成用層３５の下面にレジストパターン３６を所定のパターンに形成する。
【００１７】
次に、図１０に示すように、レジストパターン３６をマスクとして接続パッド形成用層３５の不要な部分をエッチングする。すると、レジストパターン３６下に下側の接続パッド（第２の接続パッド）３７がマトリックス状に形成されるとともに、図示していないが、この下側の接続パッド３７と銅メッキ層３４とを適宜に接続する引き回し線が形成される。この後、レジストパターン３６を剥離する。
【００１８】
次に、図１１に示すように、下側の初期酸化膜２８の下面において下側の接続パッド３７の中央部を除く部分に保護膜３８を形成する。この状態では、下側の接続パッド３７の中央部が保護膜３８に形成された開口部３８ａを介して露出される。次に、開口部３８ａを介して露出された下側の接続パッド３７の下面にはんだからなる突起電極３９を形成する。かくして、半導体装置が製造される。
【００１９】
このようにして製造された半導体装置では、上面に複数の上側の接続パッド２４を備えたシリコン基板２１の下面に複数の下側の接続パッド３７が上側の接続パッド２４に亜鉛核３２、ニッケルメッキ層３３及び銅メッキ層３４からなる内部導通部を介して接続されて形成された構造となっている。このため、この半導体装置の上面を上面側に露出させた状態でこの半導体装置を回路基板（図示せず）上に搭載する場合、この半導体装置の下面の下側の接続パッド３７を回路基板の接続端子に対向させることができる。この結果、この半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができる。したがって、この半導体装置の実質的な搭載エリアの平面サイズをこの半導体装置自体の平面サイズとほぼ同じにすることができ、すなわちこの半導体装置の実質的な搭載エリアを小さくすることができ、ひいては回路基板の平面サイズを小さくすることができる。また、上側の接続パッド２４を保護膜２６で覆っているので、上側の接続パッド２４を保護することができる。
【００２０】
なお、上記実施形態では、開口部２８ａ、２１ａ、２３ａを介して露出された上側の接続パッド２４の下面にジンケート処理を施して、アルミニウムと亜鉛とを置換させた後、無電解メッキによりニッケルメッキ層３３を形成した場合について説明したが、これに限らず、ジンケート処理を行わずに、上側の接続パッド２４の下面に無電解メッキにより直接ニッケルメッキ層３３を形成するようにしてもよい。
また、上記実施形態では、内部導通部をジンケート処理及び無電解メッキにより形成した場合について説明したが、これに限らず、内部導通部全体をスパッタ法等によって形成するようにしてもよい。
また、上記実施形態では、開口部２８ａ、２１ａ、２３ａをウエットエッチングによって形成した場合について説明したが、これに限らず、ドライエッチングによって形成するようにしてもよく、さらにエキシマレーザ等の照射によって形成するようにしてもよい。
【００２１】
【発明の効果】
以上説明したように、この発明によれば、一の面に複数の第１の接続パッドを備えた半導体基板の他の面に複数の第２の接続パッドが第１の接続パッドに内部導通部を介して接続されて形成されているので、半導体装置の一の面を上面側に露出させた状態で半導体装置を回路基板上に搭載する場合、半導体装置の他の面の第２の接続パッドを回路基板の接続端子に対向させることができ、この結果半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができ、したがって半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができ、すなわち半導体装置の実質的な搭載エリアを小さくすることができ、ひいては回路基板の平面サイズを小さくすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の製造に際し、シリコン基板上に初期酸化膜、接続パッド、保護膜及び金属多層膜を形成し、シリコン基板下に初期酸化膜及び金属多層膜を形成した状態の断面図。
【図２】同半導体装置の製造に際し、上側の金属多層膜の上面に保護膜を形成し、下側の金属多層膜の下面にレジストパターンを形成した状態の断面図。
【図３】同半導体装置の製造に際し、下側の初期酸化膜及び下側の金属多層膜に開口部を形成した状態の断面図。
【図４】同半導体装置の製造に際し、シリコン基板に開口部を形成した状態の断面図。
【図５】同半導体装置の製造に際し、上側の初期酸化膜に開口部を形成した状態の断面図。
【図６】同半導体装置の製造に際し、開口部内に亜鉛核を形成した状態の断面図。
【図７】同半導体装置の製造に際し、開口部内にニッケルメッキ層を形成した状態の断面図。
【図８】同半導体装置の製造に際し、開口部内に銅メッキ層を形成した状態の断面図。
【図９】同半導体装置の製造に際し、シリコン基板下に接続パッド形成用層及びレジストパターンを形成した状態の断面図。
【図１０】同半導体装置の製造に際し、シリコン基板下に下側の接続パッドを形成した状態の断面図。
【図１１】同半導体装置の製造に際し、下側の接続パッド下に突起電極を形成した状態の断面図。
【図１２】従来の半導体装置を回路基板上に搭載した状態の断面図。
【符号の説明】
２１ シリコン基板
２２ 光センサ機能部
２４ 上側の接続パッド
２１ａ、２３ａ、２８ａ 開口部
３２ 亜鉛核
３３ ニッケルメッキ層
３４ 銅メッキ層
３７ 下側の接続パッド
Claims (7)
- 一の面に複数の第１の接続パッドを備えた半導体基板と、
該半導体基板の他の面からその内部に前記第１の接続パッドに達するように形成された複数の開口部と、
該開口部内に前記第１の接続パッドと接続された状態で形成され、メッキによって形成された少なくとも２種類の金属層からなる複数の内部導通部と、
前記半導体基板の他の面に前記内部導通部と接続された状態で形成された複数の第２の接続パッドと、
を具備することを特徴とする半導体装置。 - 前記第２の接続パッドはマトリックス状に配置されていることを特徴とする請求項１記載の半導体装置。
- 前記第２の接続パッド上に突起電極が形成されていることを特徴とする請求項１または２記載の半導体装置。
- 前記第１の接続パッドは保護膜で覆われていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記半導体基板の一の面に光センサ機能部が前記第１の接続パッドと接続された状態で形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- 一の面に複数の第１の接続パッドを備えた半導体基板の他の面に、前記第１の接続パッドに対応する箇所に開口部を有する、少なくとも２層構造を有する多層金属膜を形成し、
該多層金属膜の前記開口部を介して前記半導体基板をエッチングして、前記半導体基板の他の面からその内部に複数の開口部を前記第１の接続パッドに達するように形成し、
前記多層金属膜を剥離した後、メッキにより、少なくとも２種類の金属層を前記開口部内のみに形成して、前記開口部内に複数の内部導通部を前記第１の接続パッドに接続させて形成し、
前記半導体基板の他の面に複数の第２の接続パッドを前記内部導通部に接続させて形成することを特徴とする半導体装置の製造方法。 - 前記半導体基板はその一の面に前記第１の接続パッドに接続された光センサ機能部を備えていることを特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15168997A JP3648585B2 (ja) | 1997-05-27 | 1997-05-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15168997A JP3648585B2 (ja) | 1997-05-27 | 1997-05-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335337A JPH10335337A (ja) | 1998-12-18 |
| JP3648585B2 true JP3648585B2 (ja) | 2005-05-18 |
Family
ID=15524120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15168997A Expired - Fee Related JP3648585B2 (ja) | 1997-05-27 | 1997-05-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648585B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
| KR100638379B1 (ko) | 2001-08-24 | 2006-10-26 | 쇼오트 아게 | 집적회로의 컨택 제조 및 하우징 공정 |
| JP4534484B2 (ja) * | 2003-12-26 | 2010-09-01 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2005303258A (ja) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
| JP4845368B2 (ja) * | 2004-10-28 | 2011-12-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| DE102005039068A1 (de) * | 2005-08-11 | 2007-02-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleitersubstrat und Verfahren zur Herstellung |
| JP5231733B2 (ja) * | 2006-11-27 | 2013-07-10 | パナソニック株式会社 | 貫通孔配線構造およびその形成方法 |
| US7576425B2 (en) | 2007-01-25 | 2009-08-18 | Xintec, Inc. | Conducting layer in chip package module |
| TWI353667B (en) | 2007-07-13 | 2011-12-01 | Xintec Inc | Image sensor package and fabrication method thereo |
| US8772919B2 (en) | 2007-08-08 | 2014-07-08 | Wen-Cheng Chien | Image sensor package with trench insulator and fabrication method thereof |
| JP5237607B2 (ja) * | 2007-10-25 | 2013-07-17 | 新光電気工業株式会社 | 基板の製造方法 |
| KR101998340B1 (ko) * | 2012-07-18 | 2019-07-09 | 삼성전자주식회사 | 전력 소자 모듈 및 그 제조 방법 |
-
1997
- 1997-05-27 JP JP15168997A patent/JP3648585B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335337A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0145976B2 (ja) | ||
| EP1228530A1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
| US6784557B2 (en) | Semiconductor device including a diffusion layer formed between electrode portions | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000299337A (ja) | 半導体装置及びその製造方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2001053075A (ja) | 配線構造及び配線形成方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| KR100629467B1 (ko) | 이미지 센서용 패키지 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002313930A (ja) | 半導体装置およびその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP2001118957A (ja) | 半導体装置 | |
| US20220139815A1 (en) | Semiconductor device and method manufacturing thereof | |
| JP2001077229A (ja) | 半導体装置およびその製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |