[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3642675B2 - Receiver amplifier circuit - Google Patents

Receiver amplifier circuit Download PDF

Info

Publication number
JP3642675B2
JP3642675B2 JP09130698A JP9130698A JP3642675B2 JP 3642675 B2 JP3642675 B2 JP 3642675B2 JP 09130698 A JP09130698 A JP 09130698A JP 9130698 A JP9130698 A JP 9130698A JP 3642675 B2 JP3642675 B2 JP 3642675B2
Authority
JP
Japan
Prior art keywords
transistor
differential amplifier
input terminal
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09130698A
Other languages
Japanese (ja)
Other versions
JPH11296892A (en
Inventor
弘朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP09130698A priority Critical patent/JP3642675B2/en
Publication of JPH11296892A publication Critical patent/JPH11296892A/en
Application granted granted Critical
Publication of JP3642675B2 publication Critical patent/JP3642675B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Head (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はCD−ROM(コンパクトディスク読み取り装置)等に用いられる光ピックアップ用の受光増幅回路に関するものである。
【0002】
【従来の技術】
従来のCD−ROMの光ピックアップ用受光増幅器回路は図6(a)に示す様に差動増幅器A5を用いてその負入力端子にフォトダイオードPD5を接続し、反転入力端子(−)と出力端子12間に電流/電圧変換用抵抗Rf51を接続し、フォトダイオードPD5が出力する光電流Isc5をRf51を用いて電流/電圧変換を行っている。
【0003】
差動増幅器の非反転入力端子(+)には差動増幅器のバイアス電流IB51が電流/電圧変換用抵抗Rf51を介して出力側から供給されるために生じるオフセット電圧Rf51×IB51を補正するための抵抗Rf52を介して基準電圧Vrefの端子11へ接続され、IB51=IB52、Rf51=Rf52のときで、出力電圧V53はV53=Vref+Isc5×Rf51となる。
【0004】
【発明が解決しようとする課題】
従来の方式では、図6(a)に示すように差動増幅器A5の非反転入力端子(+)にはオフセット電圧補正用抵抗Rf52が接続され、該抵抗の発生する熱雑音{4k(Rf52)T(△f)}1/2を生じていた。ここで、k:ボルツマン定数、Rf52:Rf52の抵抗値、T:絶対温度、△f:帯域幅である。
【0005】
ノイズ解析において、図6(a)の回路は低周波領域ではフォトダイオードPD5の接合容量は回路動作に影響を与えず、図6(b)で示される回路と同等となり、出力に現れる抵抗Rf52による出力ノイズは増幅器A5によって増幅されることはなく{4k(Rf52)T(△f)}1/2のままとなる。
【0006】
現在、CD−ROMドライバーが必要としている20MHz以上の高周波領域においては図6(a)の回路は図6(c)の回路と同等となり反転入力端子(−)とグランド(GND)間に接続されたフォトダイオードPD5の接合容量C5によって抵抗Rf52によるノイズは増幅され、
{4k(Rf52)T(△f)}1/2×{1+(jωC5)×Rf51}
で表される出力ノイズを生じていた。
【0007】
【課題を解決するための手段】
上記の課題を解決するため請求項1の発明では、差動増幅器の第1入力端子にフォトダイオードの一端が接続されるとともに該フォトダイオードの他端が接地され、前記差動増幅器の第1入力端子と出力端子間にフォトダイオードの光電流を電圧に変換するための第1抵抗が接続され、前記第1入力端子に流れる電流と前記第1抵抗とによって生じるオフセット電圧に対し同一の電圧を発生させるための第2抵抗を介して基準電圧が前記差動増幅器の第2入力端子に供給される受光増幅回路であって、前記第2入力端子と第2抵抗の接続点にコンデンサの一端を接続し、該コンデンサの他端を接地電位点に接続したことを特徴とする。
【0008】
この構成によると、差動増幅器の第2入力端子において生じている第2抵抗の熱雑音によるノイズを第2抵抗とコンデンサとにより積分することによって、出力端子に生じる出力ノイズが低減される。
【0009】
また、請求項2の発明は、請求項1の発明において、前記コンデンサは前記フォトダイオードの接合容量より大きな容量値を持つことを特徴とする。この構成によると、出力ノイズを数式的に表わしたとき、フォトダイオードの接合容量が分子側になり、コンデンサの容量が分母側になる項が存在するので、コンデンサの容量がダイオードの接合より大きければ、その項のノイズを低減できる。
【0010】
また、請求項3の発明は、請求項1又は2の発明において、前記コンデンサは絶縁膜を金属と半導体で挟んで構成され、金属側が第2入力端子と接続され、半導体側が接地点と接続されていることを特徴とする。
【0011】
また、請求項4の発明は、第1差動増幅器と、第1差動増幅器の第1入力端子と固定電位点間に接続されたフォトダイオードと、第1差動増幅器の第1入力端子と出力端子間に接続され、前記フォトダイオードの光電流を電圧に変換するための第1抵抗と、基準電圧入力点と第1差動増幅器の第2入力端子間に接続され第1抵抗によるオフセット電圧を補正するトランジスタ回路とから成り、前記トランジスタ回路は、第1差動増幅器と同一の構成であるとともに、第1差動増幅器を構成するエミッタ共通接続のトランジスタ対をバイアスする電流を逓倍した定電流回路を備えた第2差動増幅器と、該第2差動増幅器の入力端子と前記基準電圧入力点との間に接続された第2抵抗とで構成されており、第1差動増幅器はエミッタが第1定電流源を介して接地された第1、第2トランジスタと;入力側が第1トランジスタのコレクタに接続され出力側が第2トランジスタのコレクタに接続された第1カレントミラー回路と;第1カレントミラー回路の出力側と第2トランジスタのコレクタの接続点にベースが接続されエミッタが前記出力端子に接続されたエミッタフォロアトランジスタとから構成され、 一方、オフセット電圧補正用のトランジスタ回路は、エミッタが第1定電流源のn倍の定電流を出力する第2の定電流源を介して接地された第3、第4トランジスタと;入力側が第3トランジスタのコレクタに接続され出力側が第4トランジスタのコレクタに接続された第2カレントミラー回路と;ベースが第4トランジスタのコレクタと第2カレントミラー回路の出力側に接続されるとともにエミッタが第4トランジスタと第1トランジスタのベースに接続されたエミッタフォロアトランジスタと;基準電圧が印加される入力端子と第3トランジスタのベース間に接続され、その抵抗値が第1抵抗の1/n倍の抵抗値をもつ第2抵抗とから構成されている。
【0013】
【発明の実施の形態】
本発明の第1実施形態を図1に示す。同図において、A1は差動増幅器であり、その反転入力端子(−)にはフォトダイオードPD1及び、電流/電圧変換用抵抗Rf11が接続され、非反転入力端子(+)には電流/電圧変換用抵抗Rf11と同一値のオフセット電圧補正用抵抗Rf12及び、コンデンサC1が接続されている。
【0014】
前記電流/電圧変換用抵抗Rf11は増幅器A1の反転入力端子(−)と出力端子間に接続されていて、フォトダイオードPD1の光電流を電圧に変換する。オフセット電圧Vrefが与えられる補正用抵抗Rf12は基準電圧端子1と増幅器A1の非反転入力端子(+)間に挿入されている。2は受光増幅回路の出力端子であり、フォトダイオードPD1で検出されたコンパクトディスク上の記録情報が電圧の形で出力される。
【0015】
ここで、増幅器A1の反転入力端子(−)入力電流IB11と非反転入力端子(+)入力電流IB12は差動増幅器の正側、負側の入力回路の整合がとれているとき等しいとおけるので、増幅器A1の出力電圧V13は、
V13=V11+Rf11×IB11
となり、b点の電圧V11は、
V11=V12=Vref-Rf12×IB12
となる。ここで、IB12=IB11,Rf11=Rf21であるとき
V13=(Vref-Rf12×IB12)+Rf11×IB11=Vrefとなる。
【0016】
従って、Rf12によってRf11×IB11で表される出力電圧のVrefとの差電圧(オフセット電圧と呼ぶ)を打ち消すことができる。図1においてフォトダイオードPD1にIsc1なる光電流が流れたとき、増幅器A1の出力電圧は、
V13=Vref+Rf11×Isc1
となる。上記に示す様に抵抗Rf12の働きによって入力電流によって生じるオフセット電圧は補正可能となるが増幅器A1の非反転入力端子(+)には抵抗Rf12によって{4k(Rf12)T(△f)}1/2なる熱雑音電圧が入力されることになる。
【0017】
前述したようにCD−ROMドライバーが扱うような高周波信号帯域において、フォトダイオードPD1の接合容量が差動増幅器A1の反転入力端子(−)とグランドGND間をバイパスする。該接合容量をCj1とすると、増幅器A1の出力端子には、
{4k(Rf12)T(△f)}1/2×{1+(jωCj1)×Rf11}
で表せる出力ノイズを生じる。
【0018】
増幅器A1の非反転入力端子(+)とグランドGND間にコンデンサC1を挿入することで抵抗Rf12で生じる熱雑音はRf12,C1で構成される時定数(Rf12×C1)の積分回路によって積分され、出力端子に生じる抵抗Rf12の熱雑音による出力ノイズは、
{4k(Rf12)T(△f)}1/2×{1/(jωC1×Rf12)}×
{1+(jωCj1)×Rf11)}
となる。
【0019】
図1において、上記で示したようにフォトダイオードPD1の接合容量がCj1であるときコンデンサC1の付加によって抵抗Rf12の熱雑音によって生じる出力ノイズは、
{4k(Rf12)T(△f)}1/2×{1/(jωC1×Rf12)}×
{1+(jωCj1)×Rf11)}
となる。
【0020】
ここで、C1=Cj1,Rf11=Rf12とするとき、
{4k(Rf12)T(△f)}1/2×{1+1/(jωC1×Rf12)}
となる。ここで高周波信号において、1/(jωC1×Rf12)は零とみなせるから、上記ノイズは{4k(Rf12)T(△f)}1/2となり、Cj1のバイパス効果によって生じていた増幅効果を打ち消すことが可能となる。またC1>Cj1とするとき{4k(Rf12)T(△f)}1/2より出力ノイズを低減することも可能となる。
【0021】
図2は図1の差動増幅器A1を具体的に示している。図2において、差動増幅器は一対のNPN型のトランジスタQ1、Q2と、定電流源トランジスタQ12と、PNP型トランジスタQ3、Q4と、NPN型トランジスタQ5、Q13とから成っている。トランジスタQ3、Q4のエミッタは電圧Vccの電源ライン3に接続され、エミッタは共通接続されている。また、トランジスタQ3のコレクタとベースはトランジスタQ1のコレクタに接続されている。
【0022】
一方、トランジスタQ4のコレクタはトランジスタQ2のコレクタとエミッタフォロワトランジスタQ5のベースに接続している。尚、トランジスタQ3、Q4はカレントミラー回路を成している。トランジスタQ1のベースは差動増幅器の非反転入力端子となっており、抵抗Rf12を介して端子1に接続されている。一方、トランジスタQ2のベースは差動増幅器の反転端子となっており、フォトダイオードPD1と抵抗Rf11が接続されている。出力端子2はトランジスタQ5のエミッタとトランジスタQ13のコレクタに接続されている。
【0023】
次に、図3はコンデンサC1の構成を示している。A21はコンデンサ外部の酸化膜等による厚い保護膜、A22はコンデンサの誘電体部(絶縁膜)を構成する窒化膜、酸化膜等の薄膜層、A23、A24は金属層、A25は不純物濃度の濃いN型半導体、A26はエピタキシャル層による濃度の薄いN型半導体層、A27はP型の半導体基板、A28,A29はコンデンサ部のエピタキシャル層を他のエピタキシャル層と分離するためのP型拡散層である。
【0024】
金属層A23はコンデンサの電極の一方を構成し、A24はコンデンサの他方の電極となるN型半導体A25とオーミックコンタクトをとりコンデンサの他方の電極の取り出し口となる。A25とA26は同じN型半導体で導通しており、そのA26はP型半導体であるA27とPN接合を形成する。該PN接合は受光素子においてはフォトダイオードと同一動作を行うので、A26からA27に向かって光電流を生じる。
【0025】
A24が図1における差動増幅器A1の非反転入力端子(+)に接続されるとき前記光電流をIsc2とするとき、Rf12×Isc2なる電圧降下を差動増幅器A1の非反転入力端子(+)に生じ、Isc2による出力変動を生じる。A24が接地されるときA27も接地されているのでIsc2は、A26→A27→A24→A25→A26のループで消費され、増幅器回路に影響を与える事を防止できる。
【0026】
図6(a)において、Rf52をはずせば(Rf52を0にする)、前記(1)で示した様に差動増幅器A5の非反転入力端子(+)と反転入力端子(−)の端子間オフセット電圧を無視するときV53=Vref+Rf51×IB51となりRf51×IB51の出力電圧誤差(オフセット電圧)を生じる。ここで、IB51は差動増幅器A5の反転入力端子(−)の入力電流である。しかし、Rf52で生じる熱雑音を0とする事ができる。
【0027】
図4は本発明の第2実施形態を示すものであり、増幅器A31の非反転入力端子(+)と基準電圧Vrefとの間の上記出力電圧誤差を補正するトランジスタ回路A32を挿入した例である。トランジスタ回路A32で発生するノイズを極力小さくすることで出力ノイズの低減を図るものである。ここで、A31、Rf31、PD3、V31、V32、Isc3はそれぞれ第1実施形態のA1、Rf11、PD1、V11、V12、Isc1に対応する構成要素である。
【0028】
図5は図4におけるオフセット電圧補正用のトランジスタ回路A32を具備した受光増幅器回路の具体例である。図5において、A41は受光増幅器回路の電流/電圧変換ブロック、A42はオフセット電圧補正ブロックである。このうち、電流/電圧ブロックA41は図2において、コンデンサC1を除いた部分と実質的に同一の構成を成している。
【0029】
従って、トランジスタQ401,Q402,Q412,Q403,Q404,Q405,Q413は図4における差動増幅器A31を構成している。定電流回路Q412,Q413,Q414,Q415のベースはコレクタとベースを接続したトランジスタQ411のベースと共通接続され、それらはカレントミラー回路を構成し、それらに流れるベース電流を無視するときQ412,Q413,Q415に流れるコレクタ電流I41は(Vcc−VBE)/R43となる。ここで、VBEはQ411のベースコレクタ間電圧である。
【0030】
Q414はQ411のn個分のトランジスタあるいはQ411のエミッタ面積のn倍の面積のトランジスタによって構成され、そのコレクタ電流はn×I41となる。Q406とQ407はエミッタ共通接続され、その接続点はQ414のコレクタに接続されている。Q408とQ409はベース共通接続され、いわゆるカレントミラー回路を構成し、Q408はベースとコレクタが接続されるとともに、Q406のコレクタと接続され、Q409のコレクタはQ407のコレクタと接続されている。
【0031】
Q407のコレクタとQ409のコレクタの接続点はQ410のベースに接続され、Q410と定電流回路Q415はエミッタホロア回路を構成している。Q406,Q407,Q414,Q408,Q409,Q410,Q415は第2の差動増幅器を構成し、Q406のベースが非反転入力端子(+)、Q407のベースが反転入力端子(−)、Q410のエミッタが出力端子となっている。
【0032】
図5中の第2差動増幅器A42において、差動増幅器の反転入力端子(−)と出力端子が接続されているので第2差動増幅器A42はボルテージホロア回路を構成している。図5中の第1差動増幅器A41において、Q401,Q402はモノリシック集積回路中に構成した場合、整合のとれたトランジスタ対を構成できるのでQ401とQ402のコレクタ電流は等しいと考えられる。従って、I41/2なるコレクタ電流がQ401,Q402のトランジスタに流れるものと考えられる。このとき、Q402のベース電流は(1/hFE402)×(I41/2)となる。
【0033】
従って、該ベース電流によってA41の出力電圧V44=V42+R41×(I41/2)×(1/hFE402)となる。ここで、hFE402はトランジスタQ402の電流増幅率である。
【0034】
同様に第2差動増幅器A42においてQ406とQ407の整合がとれているとき、Q406とQ407には(n×I41)/2なるコレクタ電流が流れるので、Q406には(1/hFE406)×(n×I41/2)なるベース電流が流れる。ここで、hFE406はQ406の電流増幅率である。Q406のベース電圧V41=Vfef-R42×(1/hFE406)×(n×I41/2)となる。Q406とQ407の整合がとれているときV41=V42で、V42=Vref-R42×(1/hFE406)×(n×I41/2)となる。
【0035】
従って、V44=Vref-R42×(1/hFE406)×(n×I41/2)+R41×(I41/2)×(1/hFE402)となる。ここで、Q406とQ402は同一チップ中にあるのでhFE406=fFE402と考えられnR42=R41とするときV44=Vrefとなり、R41×(Q402のベース電流)分の出力電圧誤差(オフセット電圧)を打ち消す事が可能となる。
【0036】
R42=R41/nなのでn>1設定することでR42を低減できる。R42で発生する熱雑音は(R42)1/2に比例するので、上記構成によってR42で発生する熱雑音を1/n1/2とすることが可能となる。
【0037】
【発明の効果】
本発明の請求項1〜3によれば、例えばCD−ROMドライバーのピックアップに用いられる受光増幅器回路の高速化に伴って問題となっていたオフセット電圧補正抵抗に生じる熱雑音を低減することが可能となり、品質の良いピックアップ出力電圧を出力することができる。また、本発明の請求項4によれば、オフセット電圧補正抵抗の代わりにオフセット電圧補正トランジスタ回路を設けているので、請求項1〜3に対応する第2抵抗を小さくでき、第2抵抗による熱雑音そのものが無い又は微小とすることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態を示す図。
【図2】 図1中の増幅器の具体例を示す回路図。
【図3】 図1中のC1で示されるコンデンサの構造図。
【図4】 本発明の第2実施形態の回路図。
【図5】 第2実施形態の具体的な回路構成を示す回路図。
【図6】 従来例を示す図。
【符号の説明】
1 基準電圧入力端子
2 出力端子
A1 差動増幅器
PD1 フォトダイオード
RF11 電流/電圧変換用抵抗
Rf12 オフセット補正用抵抗
C1 ノイズ低減用抵抗
A32 トランジスタ回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light receiving amplification circuit for an optical pickup used in a CD-ROM (compact disk reader) or the like.
[0002]
[Prior art]
As shown in FIG. 6A, a conventional optical receiver circuit for optical pickup of a CD-ROM uses a differential amplifier A5 to connect a photodiode PD5 to its negative input terminal, and an inverting input terminal (-) and an output terminal. 12, a current / voltage conversion resistor Rf51 is connected, and the photocurrent Isc5 output from the photodiode PD5 is subjected to current / voltage conversion using Rf51.
[0003]
A non-inverting input terminal (+) of the differential amplifier is used to correct the offset voltage Rf51 × IB51 generated when the bias current IB51 of the differential amplifier is supplied from the output side via the current / voltage conversion resistor Rf51. When IB51 = IB52 and Rf51 = Rf52, the output voltage V53 is V53 = Vref + Isc5 × Rf51 when connected to the terminal 11 of the reference voltage Vref via the resistor Rf52.
[0004]
[Problems to be solved by the invention]
In the conventional method, as shown in FIG. 6A, an offset voltage correction resistor Rf52 is connected to the non-inverting input terminal (+) of the differential amplifier A5, and thermal noise {4k (Rf52) generated by the resistor is generated. T (Δf)} 1/2 . Here, k is a Boltzmann constant, Rf52 is a resistance value of Rf52, T is an absolute temperature, and Δf is a bandwidth.
[0005]
In the noise analysis, in the circuit of FIG. 6A, the junction capacitance of the photodiode PD5 does not affect the circuit operation in the low frequency region, and is equivalent to the circuit shown in FIG. The output noise is not amplified by the amplifier A5 and remains {4k (Rf52) T (Δf)} 1/2 .
[0006]
Currently, in the high frequency region of 20 MHz or more required by the CD-ROM driver, the circuit of FIG. 6A is equivalent to the circuit of FIG. 6C and is connected between the inverting input terminal (−) and the ground (GND). The noise due to the resistor Rf52 is amplified by the junction capacitance C5 of the photodiode PD5.
{4k (Rf52) T (Δf)} 1/2 × {1+ (jωC5) × Rf51}
The output noise represented by
[0007]
[Means for Solving the Problems]
In order to solve the above-described problem, in the invention of claim 1, one end of a photodiode is connected to the first input terminal of the differential amplifier, the other end of the photodiode is grounded, and the first input of the differential amplifier is connected. A first resistor for converting the photocurrent of the photodiode into a voltage is connected between the terminal and the output terminal, and the same voltage is generated with respect to the offset voltage generated by the current flowing through the first input terminal and the first resistor. a light receiving amplifying circuit in which the second reference voltage through a resistor is supplied to the second input terminal of said differential amplifier for causing, connecting one end of said second input terminal and the capacitor to the connection point of the second resistor The other end of the capacitor is connected to a ground potential point.
[0008]
According to this configuration, the noise due to the thermal noise of the second resistor generated at the second input terminal of the differential amplifier is integrated by the second resistor and the capacitor, thereby reducing the output noise generated at the output terminal.
[0009]
The invention of claim 2 is characterized in that, in the invention of claim 1, the capacitor has a capacitance value larger than a junction capacitance of the photodiode. According to this configuration, when expressed output noise in mathematically, the junction capacitance of the photodiode becomes numerator, the capacitance of the capacitor is present term becomes denominator, if the capacitance of the capacitor is greater than the junction of the diodes , The noise of the term can be reduced.
[0010]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the capacitor is configured by sandwiching an insulating film between a metal and a semiconductor, the metal side is connected to the second input terminal, and the semiconductor side is connected to a grounding point. It is characterized by.
[0011]
According to a fourth aspect of the present invention, a first differential amplifier, a photodiode connected between a first input terminal of the first differential amplifier and a fixed potential point, a first input terminal of the first differential amplifier, A first resistor connected between the output terminals for converting the photocurrent of the photodiode into a voltage, and an offset voltage due to the first resistor connected between the reference voltage input point and the second input terminal of the first differential amplifier. The transistor circuit has the same configuration as that of the first differential amplifier, and a constant current obtained by multiplying the current for biasing the common emitter-connected transistor pair constituting the first differential amplifier. A second differential amplifier having a circuit; and a second resistor connected between an input terminal of the second differential amplifier and the reference voltage input point . The first differential amplifier is an emitter. Is the first constant current A first current mirror circuit grounded through the first current mirror circuit; an input side connected to the collector of the first transistor and an output side connected to the collector of the second transistor; and the output side of the first current mirror circuit And an emitter follower transistor whose base is connected to the connection point of the collector of the second transistor and whose emitter is connected to the output terminal. On the other hand, in the transistor circuit for offset voltage correction, the emitter is the first constant current source. Third and fourth transistors grounded via a second constant current source that outputs a constant current of n times; a first transistor whose input side is connected to the collector of the third transistor and whose output side is connected to the collector of the fourth transistor 2 current mirror circuit; base connected to collector of fourth transistor and output side of second current mirror circuit And an emitter follower transistor whose emitter is connected to the base of the fourth transistor and the first transistor; an input terminal to which a reference voltage is applied and the base of the third transistor; / N times the second resistance having a resistance value.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention is shown in FIG. In the figure, A1 is a differential amplifier, a photodiode PD1 and a current / voltage conversion resistor Rf11 are connected to the inverting input terminal (−), and a current / voltage conversion is connected to the non-inverting input terminal (+). An offset voltage correcting resistor Rf12 having the same value as the resistor Rf11 and a capacitor C1 are connected.
[0014]
The current / voltage conversion resistor Rf11 is connected between the inverting input terminal (−) and the output terminal of the amplifier A1, and converts the photocurrent of the photodiode PD1 into a voltage. The correction resistor Rf12 to which the offset voltage Vref is applied is inserted between the reference voltage terminal 1 and the non-inverting input terminal (+) of the amplifier A1. Reference numeral 2 denotes an output terminal of the photoreceiver / amplifier circuit, and the recording information on the compact disc detected by the photodiode PD1 is output in the form of voltage.
[0015]
Here, the inverting input terminal (−) input current IB11 and the non-inverting input terminal (+) input current IB12 of the amplifier A1 are equal when the positive and negative input circuits of the differential amplifier are matched. The output voltage V13 of the amplifier A1 is
V13 = V11 + Rf11 × IB11
The voltage V11 at point b is
V11 = V12 = Vref−Rf12 × IB12
It becomes. Here, when IB12 = IB11 and Rf11 = Rf21, V13 = (Vref−Rf12 × IB12) + Rf11 × IB11 = Vref.
[0016]
Therefore, a difference voltage (referred to as an offset voltage) from the output voltage Vref represented by Rf11 × IB11 can be canceled by Rf12. In FIG. 1, when a photocurrent called Isc1 flows through the photodiode PD1, the output voltage of the amplifier A1 is
V13 = Vref + Rf11 × Isc1
It becomes. As described above, the offset voltage caused by the input current can be corrected by the action of the resistor Rf12. However, the non-inverting input terminal (+) of the amplifier A1 is {4k (Rf12) T (Δf)} 1 / by the resistor Rf12. A thermal noise voltage of 2 is input.
[0017]
As described above, in the high frequency signal band handled by the CD-ROM driver, the junction capacitance of the photodiode PD1 bypasses between the inverting input terminal (−) of the differential amplifier A1 and the ground GND. If the junction capacitance is Cj1, the output terminal of the amplifier A1 is
{4k (Rf12) T (Δf)} 1/2 × {1+ (jωCj1) × Rf11}
The output noise can be expressed as follows.
[0018]
Thermal noise generated by the resistor Rf12 by inserting the capacitor C1 between the non-inverting input terminal (+) of the amplifier A1 and the ground GND is integrated by an integration circuit having a time constant (Rf12 × C1) composed of Rf12 and C1. The output noise due to the thermal noise of the resistor Rf12 generated at the output terminal is
{4k (Rf12) T (Δf)} 1/2 × {1 / (jωC1 × Rf12)} ×
{1+ (jωCj1) × Rf11)}
It becomes.
[0019]
In FIG. 1, when the junction capacitance of the photodiode PD1 is Cj1 as shown above, the output noise caused by the thermal noise of the resistor Rf12 due to the addition of the capacitor C1 is
{4k (Rf12) T (Δf)} 1/2 × {1 / (jωC1 × Rf12)} ×
{1+ (jωCj1) × Rf11)}
It becomes.
[0020]
Here, when C1 = Cj1, Rf11 = Rf12,
{4k (Rf12) T (Δf)} 1/2 × {1 + 1 / (jωC1 × Rf12)}
It becomes. Here, since 1 / (jωC1 × Rf12) can be regarded as zero in the high-frequency signal, the noise becomes {4k (Rf12) T (Δf)} 1/2 and cancels the amplification effect caused by the bypass effect of Cj1. It becomes possible. Further, when C1> Cj1, it is possible to reduce output noise from {4k (Rf12) T (Δf)} 1/2 .
[0021]
FIG. 2 specifically shows the differential amplifier A1 of FIG. In FIG. 2, the differential amplifier includes a pair of NPN transistors Q1 and Q2, a constant current source transistor Q12, PNP transistors Q3 and Q4, and NPN transistors Q5 and Q13. The emitters of the transistors Q3 and Q4 are connected to the power supply line 3 of the voltage Vcc, and the emitters are commonly connected. The collector and base of the transistor Q3 are connected to the collector of the transistor Q1.
[0022]
On the other hand, the collector of the transistor Q4 is connected to the collector of the transistor Q2 and the base of the emitter follower transistor Q5. Transistors Q3 and Q4 form a current mirror circuit. The base of the transistor Q1 is a non-inverting input terminal of the differential amplifier, and is connected to the terminal 1 via the resistor Rf12. On the other hand, the base of the transistor Q2 is an inverting terminal of the differential amplifier, and the photodiode PD1 and the resistor Rf11 are connected. The output terminal 2 is connected to the emitter of the transistor Q5 and the collector of the transistor Q13.
[0023]
Next, FIG. 3 shows a configuration of the capacitor C1. A21 is a thick protective film formed by an oxide film or the like outside the capacitor, A22 is a nitride film constituting the dielectric part (insulating film) of the capacitor, a thin film layer such as an oxide film, A23 and A24 are metal layers, and A25 is a high impurity concentration. An N-type semiconductor, A26 is an N-type semiconductor layer having a low concentration due to an epitaxial layer, A27 is a P-type semiconductor substrate, and A28 and A29 are P-type diffusion layers for separating the epitaxial layer of the capacitor portion from other epitaxial layers. .
[0024]
The metal layer A23 constitutes one of the electrodes of the capacitor, and A24 makes an ohmic contact with the N-type semiconductor A25 which becomes the other electrode of the capacitor and serves as an outlet for the other electrode of the capacitor. A25 and A26 are electrically connected by the same N-type semiconductor, and A26 forms a PN junction with A27 which is a P-type semiconductor. Since the PN junction performs the same operation as the photodiode in the light receiving element, a photocurrent is generated from A26 to A27.
[0025]
When the photocurrent is Isc2 when A24 is connected to the noninverting input terminal (+) of the differential amplifier A1 in FIG. 1, the voltage drop of Rf12 × Isc2 is set to the noninverting input terminal (+) of the differential amplifier A1. And output fluctuation due to Isc2. Since A27 is also grounded when A24 is grounded, Isc2 is consumed in the loop of A26 → A27 → A24 → A25 → A26, and it is possible to prevent the amplifier circuit from being affected.
[0026]
In FIG. 6A, if Rf52 is removed (Rf52 is set to 0), as shown in the above (1), between the non-inverting input terminal (+) and the inverting input terminal (−) of the differential amplifier A5. When the offset voltage is ignored, V53 = Vref + Rf51 × IB51, and an output voltage error (offset voltage) of Rf51 × IB51 is generated. Here, IB51 is an input current of the inverting input terminal (−) of the differential amplifier A5. However, the thermal noise generated by Rf52 can be reduced to zero.
[0027]
FIG. 4 shows a second embodiment of the present invention, which is an example in which a transistor circuit A32 for correcting the output voltage error between the non-inverting input terminal (+) of the amplifier A31 and the reference voltage Vref is inserted. . The output noise is reduced by minimizing the noise generated in the transistor circuit A32. Here, A31, Rf31, PD3, V31, V32, and Isc3 are components corresponding to A1, Rf11, PD1, V11, V12, and Isc1 of the first embodiment, respectively.
[0028]
FIG. 5 is a specific example of a photoreceiver amplifier circuit including the offset voltage correcting transistor circuit A32 in FIG. In FIG. 5, A41 is a current / voltage conversion block of the light receiving amplifier circuit, and A42 is an offset voltage correction block. Among these, the current / voltage block A41 has substantially the same configuration as the portion excluding the capacitor C1 in FIG.
[0029]
Therefore, the transistors Q401, Q402, Q412, Q403, Q404, Q405, and Q413 constitute the differential amplifier A31 in FIG. The bases of the constant current circuits Q412, Q413, Q414, and Q415 are connected in common with the base of the transistor Q411 that connects the collector and the base, and they constitute a current mirror circuit, and Q412, Q413, The collector current I41 flowing through Q415 is (Vcc-VBE) / R43. Here, VBE is the voltage between the base and collector of Q411.
[0030]
Q414 is composed of n transistors of Q411 or a transistor having an area n times as large as the emitter area of Q411, and its collector current is n × I41. Q406 and Q407 are connected in common to the emitter, and the connection point is connected to the collector of Q414. Q408 and Q409 are commonly connected to the base to form a so-called current mirror circuit, and Q408 is connected to the collector of Q406 while the base and collector are connected, and the collector of Q409 is connected to the collector of Q407.
[0031]
The connection point between the collector of Q407 and the collector of Q409 is connected to the base of Q410, and Q410 and constant current circuit Q415 constitute an emitter follower circuit. Q406, Q407, Q414, Q408, Q409, Q410, and Q415 constitute a second differential amplifier. The base of Q406 is a non-inverting input terminal (+), the base of Q407 is an inverting input terminal (−), and the emitter of Q410. Is an output terminal.
[0032]
In the second differential amplifier A42 in FIG. 5, since the inverting input terminal (−) and the output terminal of the differential amplifier are connected, the second differential amplifier A42 constitutes a voltage follower circuit. In the first differential amplifier A41 in FIG. 5, when Q401 and Q402 are configured in a monolithic integrated circuit, a matched transistor pair can be configured, so that the collector currents of Q401 and Q402 are considered to be equal. Therefore, it is considered that a collector current of I41 / 2 flows through the transistors Q401 and Q402. At this time, the base current of Q402 is (1 / hFE402) × (I41 / 2).
[0033]
Therefore, the output voltage V44 of A41 becomes V41 = V42 + R41 × (I41 / 2) × (1 / hFE402) by the base current. Here, hFE402 is a current amplification factor of the transistor Q402.
[0034]
Similarly, when Q406 and Q407 are matched in the second differential amplifier A42, since a collector current of (n × I41) / 2 flows in Q406 and Q407, (1 / hFE406) × (n × I41 / 2) base current flows. Here, hFE406 is the current amplification factor of Q406. The base voltage of Q406 is V41 = Vfef−R42 × (1 / hFE406) × (n × I41 / 2). When Q406 and Q407 are matched, V41 = V42 and V42 = Vref−R42 × (1 / hFE406) × (n × I41 / 2).
[0035]
Therefore, V44 = Vref−R42 × (1 / hFE406) × (n × I41 / 2) + R41 × (I41 / 2) × (1 / hFE402). Here, since Q406 and Q402 are in the same chip, it is considered that hFE406 = fFE402 and when nR42 = R41, V44 = Vref, and the output voltage error (offset voltage) corresponding to R41 × (base current of Q402) is canceled. Is possible.
[0036]
Since R42 = R41 / n, R42 can be reduced by setting n> 1. Since the thermal noise generated in R42 is proportional to (R42) 1/2 , the above configuration makes it possible to reduce the thermal noise generated in R42 to 1 / n 1/2 .
[0037]
【The invention's effect】
According to the first to third aspects of the present invention, for example, it is possible to reduce the thermal noise generated in the offset voltage correction resistor, which has been a problem as the speed of the light receiving amplifier circuit used for the pickup of the CD-ROM driver is increased. Thus, a pickup output voltage with good quality can be output. According to the fourth aspect of the present invention, since the offset voltage correction transistor circuit is provided instead of the offset voltage correction resistor, the second resistance corresponding to the first to third aspects can be reduced, and the heat generated by the second resistance can be reduced. There can be no or very little noise.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a specific example of the amplifier in FIG. 1;
FIG. 3 is a structural diagram of a capacitor indicated by C1 in FIG.
FIG. 4 is a circuit diagram of a second embodiment of the present invention.
FIG. 5 is a circuit diagram showing a specific circuit configuration of a second embodiment.
FIG. 6 is a diagram showing a conventional example.
[Explanation of symbols]
1 Reference Voltage Input Terminal 2 Output Terminal A1 Differential Amplifier PD1 Photodiode RF11 Current / Voltage Conversion Resistor Rf12 Offset Correction Resistor C1 Noise Reduction Resistor A32 Transistor Circuit

Claims (4)

差動増幅器の第1入力端子にフォトダイオードの一端が接続されるとともに該フォトダイオードの他端が接地され、前記差動増幅器の第1入力端子と出力端子間にフォトダイオードの光電流を電圧に変換するための第1抵抗が接続され、前記第1入力端子に流れる電流と前記第1抵抗とによって生じるオフセット電圧に対し同一の電圧を発生させるため第1抵抗と同値の第2抵抗を介して基準電圧が前記差動増幅器の第2入力端子に供給される受光増幅回路であって、
前記第2入力端子と第2抵抗の接続点にコンデンサの一端を接続し、該コンデンサの他端を接地電位点に接続したことを特徴とする受光増幅回路。
One end of a photodiode is connected to the first input terminal of the differential amplifier and the other end of the photodiode is grounded, and the photocurrent of the photodiode is converted to a voltage between the first input terminal and the output terminal of the differential amplifier. A first resistor for conversion is connected, and a second resistor having the same value as the first resistor is used to generate the same voltage as the offset voltage generated by the current flowing through the first input terminal and the first resistor. A light receiving amplifier circuit in which a reference voltage is supplied to a second input terminal of the differential amplifier;
One end of a capacitor is connected to a connection point between the second input terminal and the second resistor, and the other end of the capacitor is connected to a ground potential point.
前記コンデンサは前記フォトダイオードの接合容量より大きな容量値を持つことを特徴とする請求項1に記載の受光増幅回路。The light receiving amplifier circuit according to claim 1, wherein the capacitor has a capacitance value larger than a junction capacitance of the photodiode. 前記コンデンサは絶縁膜を金属と半導体で挟んで構成され、金属側が第2入力端子と接続され、半導体側が接地点と接続されていることを特徴とする請求項1又は2に記載の受光増幅回路。3. The light receiving amplifier circuit according to claim 1, wherein the capacitor is configured by sandwiching an insulating film between a metal and a semiconductor, a metal side is connected to a second input terminal, and a semiconductor side is connected to a grounding point. . 第1差動増幅器と、
第1差動増幅器の第1入力端子と固定電位点間に接続されたフォトダイオードと、
第1差動増幅器の第1入力端子と出力端子間に接続され、前記フォトダイオードの光電流を電圧に変換するための第1抵抗と、
基準電圧入力点と第1差動増幅器の第2入力端子間に接続され第1抵抗によるオフセット電圧を補正するトランジスタ回路とから成り、
前記トランジスタ回路は、第1差動増幅器と同一の構成であるとともに、第1差動増幅器を構成するエミッタ共通接続のトランジスタ対をバイアスする電流を逓倍した定電流回路を備えた第2差動増幅器と、該第2差動増幅器の入力端子と前記基準電圧入力点との間に接続された第2抵抗とで構成されており、
第1差動増幅器はエミッタが第1定電流源を介して接地された第1、第2トランジスタと;入力側が第1トランジスタのコレクタに接続され出力側が第2トランジスタのコレクタに接続された第1カレントミラー回路と;第1カレントミラ ー回路の出力側と第2トランジスタのコレクタの接続点にベースが接続されエミッタが前記出力端子に接続されたエミッタフォロアトランジスタとから構成され、 一方、オフセット電圧補正用のトランジスタ回路は、エミッタが第1定電流源のn倍の定電流を出力する第2の定電流源を介して接地された第3、第4トランジスタと;入力側が第3トランジスタのコレクタに接続され出力側が第4トランジスタのコレクタに接続された第2カレントミラー回路と;ベースが第4トランジスタのコレクタと第2カレントミラー回路の出力側に接続されるとともにエミッタが第4トランジスタと第1トランジスタのベースに接続されたエミッタフォロアトランジスタと;基準電圧が印加される入力端子と第3トランジスタのベース間に接続され、その抵抗値が第1抵抗の1/n倍の抵抗値をもつ第2抵抗とから構成されていることを特徴とする受光増幅回路。
A first differential amplifier;
A photodiode connected between the first input terminal of the first differential amplifier and a fixed potential point;
A first resistor connected between a first input terminal and an output terminal of the first differential amplifier for converting the photocurrent of the photodiode into a voltage;
A transistor circuit connected between the reference voltage input point and the second input terminal of the first differential amplifier for correcting the offset voltage by the first resistor;
The transistor circuit has the same configuration as that of the first differential amplifier, and a second differential amplifier including a constant current circuit that multiplies a current for biasing a common emitter-connected transistor pair constituting the first differential amplifier. And a second resistor connected between the input terminal of the second differential amplifier and the reference voltage input point ,
The first differential amplifier has first and second transistors whose emitters are grounded via a first constant current source; a first transistor whose input side is connected to the collector of the first transistor and whose output side is connected to the collector of the second transistor. a current mirror circuit and, is composed of an emitter follower transistor output side and the emitter is the base connected to the connection point of the collector of the second transistor of the first current-mirror circuit is connected to said output terminal, while the offset voltage correction The transistor circuit includes a third and a fourth transistor whose emitter is grounded via a second constant current source that outputs a constant current n times that of the first constant current source; A second current mirror circuit connected on the output side to the collector of the fourth transistor; a base connected to the collector of the fourth transistor; An emitter follower transistor connected to the output side of the two current mirror circuit and having an emitter connected to the base of the fourth transistor and the first transistor; connected between an input terminal to which a reference voltage is applied and the base of the third transistor And a second resistor having a resistance value 1 / n times that of the first resistor .
JP09130698A 1998-04-03 1998-04-03 Receiver amplifier circuit Expired - Fee Related JP3642675B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09130698A JP3642675B2 (en) 1998-04-03 1998-04-03 Receiver amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09130698A JP3642675B2 (en) 1998-04-03 1998-04-03 Receiver amplifier circuit

Publications (2)

Publication Number Publication Date
JPH11296892A JPH11296892A (en) 1999-10-29
JP3642675B2 true JP3642675B2 (en) 2005-04-27

Family

ID=14022792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09130698A Expired - Fee Related JP3642675B2 (en) 1998-04-03 1998-04-03 Receiver amplifier circuit

Country Status (1)

Country Link
JP (1) JP3642675B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480042B2 (en) 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP4397841B2 (en) 2005-03-18 2010-01-13 シャープ株式会社 Light receiving amplifier circuit and optical pickup device having the same
JP4680118B2 (en) * 2006-04-19 2011-05-11 シャープ株式会社 Light receiving amplification circuit and optical pickup
JP4228020B2 (en) 2006-09-27 2009-02-25 シャープ株式会社 Photoreceiver / amplifier circuit, optical pickup device and optical disk device
JP4734208B2 (en) * 2006-09-29 2011-07-27 三洋電機株式会社 Integrated circuit for optical disk

Also Published As

Publication number Publication date
JPH11296892A (en) 1999-10-29

Similar Documents

Publication Publication Date Title
JPS6340366B2 (en)
JP3642675B2 (en) Receiver amplifier circuit
JP3408161B2 (en) Temperature detection circuit and photoelectric conversion circuit
US5371476A (en) Amplifying circuit
JP3606353B2 (en) Current-voltage conversion circuit
US4476443A (en) Transistor circuit
JPS62139403A (en) Optical receiver
JP4121326B2 (en) Differential amplifier circuit and radio clock receiver circuit
JP3061205B2 (en) Active filter circuit
JP2765257B2 (en) Amplifier circuit
JP3300539B2 (en) High input impedance circuit, semiconductor device, vibration detection device
JP3321897B2 (en) Amplifier circuit
JP3982964B2 (en) Photoreceiver / amplifier
US20020014911A1 (en) Semiconductor integrated circuit
JP3282358B2 (en) Power amplifier
JP3419546B2 (en) Forward type transimpedance circuit
JPS6246326Y2 (en)
JPH1188068A (en) Light receiving amplifier circuit
JP2626196B2 (en) Differential amplifier circuit
JPH0113453Y2 (en)
JP3439409B2 (en) Current mirror circuit
JP2000058901A (en) Current voltage conversion amplification circuit
JPH01126812A (en) Semiconductor integrated circuit
JPH0433162B2 (en)
JP2001195141A (en) Band gap reference circuit

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees