[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3523962B2 - スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法 - Google Patents

スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法

Info

Publication number
JP3523962B2
JP3523962B2 JP15004496A JP15004496A JP3523962B2 JP 3523962 B2 JP3523962 B2 JP 3523962B2 JP 15004496 A JP15004496 A JP 15004496A JP 15004496 A JP15004496 A JP 15004496A JP 3523962 B2 JP3523962 B2 JP 3523962B2
Authority
JP
Japan
Prior art keywords
substrate
target
sputtering
hole
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15004496A
Other languages
English (en)
Other versions
JPH09312272A (ja
Inventor
正彦 小林
Original Assignee
アネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アネルバ株式会社 filed Critical アネルバ株式会社
Priority to JP15004496A priority Critical patent/JP3523962B2/ja
Priority to TW086106760A priority patent/TW332896B/zh
Priority to KR1019970019774A priority patent/KR100270460B1/ko
Priority to US08/859,717 priority patent/US6071390A/en
Publication of JPH09312272A publication Critical patent/JPH09312272A/ja
Priority to US09/502,575 priority patent/US6248223B1/en
Application granted granted Critical
Publication of JP3523962B2 publication Critical patent/JP3523962B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H01J37/3408—Planar magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】本願の発明は、スパッタリング装置、特
に、半導体集積回路等の製作の際の成膜工程で使用され
るスパッタリング装置に関し、また、基板の表面に形成
されたホール内にスパッタリングにより成膜する方法に
関する。
【０００２】スパッタリングによる薄膜作成、とりわけ
高集積化した半導体デバイスの製作における成膜工程に
用いられるスパッタリングでは、高アスペクト比の微細
ホール底部へ被覆性よく成膜すること、即ちボトムカバ
レッジ率（ホール上面の膜厚に対するホール底面の膜
厚）の向上が強く求められている。例えば、６４メガビ
ット、２５６メガビット、１ギガビットと集積回路の集
積度が高まるにつれ、ホールのアスペクト比（ホールの
深さ／ホールの直径又は幅）は２〜４にも達し、このよ
うな高アスペクト比の微細ホールに対して高ボトムカバ
レッジ率で被覆することが求められている。
【０００３】こうした要求に対して、入射角の小さなス
パッタ粒子のみを微細ホールに入射させて成膜する工夫
がなされてきた。この一つが、コリメートスパッタと呼
ばれるものである。図４は、ボトムカバレッジ率を向上
させた従来のスパッタリング装置の一例であるコリメー
トスパッタリング装置の概略を説明した図である。図４
に示す装置は、真空容器１内にカソード２と基板ホルダ
３とを対向配置している。カソード２は、磁石機構４
と、磁石機構４の前側に配設されたターゲット５とから
構成され、基板ホルダ３の前面には成膜する基板３０が
載置される。
【０００４】そして、カソード２と基板ホルダ３との間
の空間には、コリメーター６が設けられる。コリメータ
ー６は、基板３０に対して垂直な方向（以下、軸方向）
が高さ方向となるような小さな筒状の部材をセグメント
状に多数配置した構造であり、軸方向に沿ったスパッタ
粒子の流路がセグメント状に多数形成されるようにして
いる。このような構造であり、しばしば「格子状」又は
「蜂の巣状」等と称せられる。ターゲット５から放出さ
れるスパッタ粒子は余弦則に従う分布を持っているた
め、コリメーター６には入射角の大きなスパッタ粒子も
多く入射する。しかし、このようなスパッタ粒子の多く
は、コリメーター６の各流路の壁面の部分に付着するた
め、結果的にコリメーター６の部分を出射するスパッタ
粒子は、出射角の小さなものがほとんどとなる。このた
め、基板３０には入射角の小さなもののみが入射するよ
うになり、基板３０の表面に形成された微細ホールの底
部に対する被覆性が向上する。
【０００５】しかしながら、上記コリメートスパッタ装
置では、コリメーター６へのスパッタ粒子の付着によっ
て、コリメーター６の各流路の断面積が小さくなり、コ
リメーター６を通過できるスパッタ粒子の量が経時的に
減少する。このため、スパッタ速度が経時的に低下して
しまう。
【０００６】このような問題のない高ボトムカバレッジ
率のスパッタリング装置として、ターゲット−基板間の
距離（以下、ＴＳ距離）を長く（従来比３〜６倍）した
低圧遠隔スパッタリング装置と呼ばれる装置が最近開発
されている。図５は、従来のスパッタリング装置の他の
例である低圧遠隔スパッタリング装置の概略を説明した
図である。
【０００７】図５に示す装置は、図４と同様、真空容器
１の内部にカソード２と基板ホルダ３を対向配設し、磁
石機構４の前側にターゲット５を設けるとともに基板ホ
ルダ３の前面に基板３０を載置するようにする。ＴＳ距
離は、例えば１５０ｍｍ〜３６０ｍｍ程度とされる。ま
た、真空容器１内の圧力は、従来より低く１ｍＴｏｒｒ
程度以下としている。これは、スパッタ粒子の平均自由
行程を長くしてスパッタ粒子の散乱を少なくするためで
ある。スパッタ粒子の散乱が少なくなる結果、基板３０
にほぼ垂直な向きに多くスパッタ粒子を入射させること
が可能になり、微細ホールのボトムカバレッジ率を向上
させることができる。
【０００８】
【発明が解決しようとする課題】上述のような低圧遠隔
スパッタは、通常のスパッタはもとより、コリメートス
パッタに比べても優れている。例えばアスペクト比２の
微細ホールに対するスパッタリングのボトムカバレッジ
率は、通常のスパッタでは約５〜７％、コリメートスパ
ッタで約１５〜２０％であるが、ＴＳ距離３４０ｍｍ、
圧力０．３ｍＴｏｒｒの条件での低圧遠隔スパッタの場
合、約４０〜４５％ものボトムカバレッジ率が得られ
る。
【０００９】このように、低圧遠隔スパッタは、高密度
化する次世代のデバイスに要求される高ボトムカバレッ
ジ率を達成するものとして最も注目されているスパッタ
プロセスであるといえる。しかしながら、低圧遠隔スパ
ッタでも解決されない問題が残っている。それは、基板
の周辺部分に位置する微細ホールへのカバレッジに関
し、底面のカバレッジ率に片寄りが見られることであ
る。
【００１０】上記の点を図６を使用して説明する。図６
は、基板の周辺部分に位置する微細ホールのボトムカバ
レッジ率の片寄りに関する説明図である。図６に示す通
り、基板の中心軸付近に位置する微細ホールに対して
は、ホールの底面に全面にわたってほぼ均等に膜が堆積
する。しかしながら、中心軸から離れた周辺部分に位置
する微細ホールの底面に対しては、中心軸から遠い側の
側壁との角部（以下、外側角部）に厚く膜が堆積するも
のの、中心軸に近い側の側壁との角部（以下、内側角
部）の膜厚は極端に薄くなってしまう。
【００１１】外側角部及び内側角部の被覆率（以下、角
部カバレッジ率）を、ボトムカバレッジ率と同様にホー
ル上面の膜厚に対するものとして求めると、それぞれの
角部カバレッジ率は、（外側角部の膜厚ｔ１／ホール上
面の膜厚Ｔ）×１００（％），（内側角部の膜厚ｔ２／
ホール上面の膜厚Ｔ）×１００（％）と表せる。前述し
たＴＳ距離３４０ｍｍ及び圧力０．３ｍＴｏｒｒの条件
での低圧遠隔スパッタで、アスペクト比２の微細ホール
に対して成膜を行った場合、各角部カバレッジ率は、以
下の表１のようになる。
【００１２】
【表１】
【００１３】このような基板の周辺部分の微細ホールに
おけるボトムカバレッジ率の片寄りは、基板に飛来する
スパッタ粒子の飛行の向きが大きく影響していると考え
られる。即ち、基板の周辺部分の微細ホールに入射する
スパッタ粒子の多くは、基板の中心軸側から基板の周縁
側に向かって斜めに飛行するものであり、逆方向即ち基
板の周縁側から中心軸側に向かって飛行するスパッタ粒
子は極端に少ない。このため、上述したような周辺部分
の微細ホールのカバレッジ率に片寄りが生ずるものと考
えられる。
【００１４】上述のようなボトムカバレッジ率の片寄り
は、デバイス性能上の重大な欠陥となる恐れがあり、歩
留まり低下の原因となっている。例えば、微細ホールが
コンタクトホール（又はスルーホール）として形成さ
れ、ホール内に埋め込まれる配線材料と下地材料との相
互拡散を防止するバリア膜として上述のようなスパッタ
膜を作成する場合、ボトムカバレッジ率の片寄りが生ず
ると、膜厚の薄い内側角部においてジャンクションリー
クといった電気特性を劣化させる現象が生じ、デバイス
性能を著しく劣化させてしまう。
【００１５】さらに、一枚の基板から産出されるデバイ
スの数を多くして生産性を向上させる等の目的から、基
板は大型化する傾向があるが、基板が大型化すると、上
述した基板の周辺部分でのホール内ボトムカバレッジ率
の片寄りは、より深刻な問題となる。つまり、ターゲッ
トに対して相対的に基板が大きくなると、基板の表面領
域のうちターゲットの径よりも外側の部分では、外側か
ら中心軸側に向かって斜めに飛行するスパッタ粒子が入
射することが全く期待できないくなり、上記内側角部の
膜厚は殆どゼロになってしまうからである。
【００１６】本願の発明は、かかる課題を解決するため
になされたものであり、基板の周辺部分に多く見られる
ホール内ボトムカバレッジ率の片寄りを解消することの
できるスパッタリング装置を提供し、高アスペクト比の
微細ホールを有する各種デバイスについても充分な歩留
まりで生産することを可能にすることを目的にしてい
る。
【００１７】
【目的を達成するための手段】上記目的を達成するた
め、本願の請求項１記載の発明は、排気系を備えた真空
容器と、真空容器内に配設されるとともに前面にターゲ
ットを備えたカソードと、ターゲットに対して同軸上に
平行して対向させて基板を配置するための基板ホルダと
を具備したスパッタリング装置であって、基板の表面に
形成されたホールの内面に薄膜を堆積させることが可能
なスパッタリング装置において、前記カソードが備える
ターゲットの大きさをＤｔ、基板の大きさをＤｓとした
とき、Ｄｔ＞Ｄｓであり、ターゲットは、薄膜を堆積さ
せるホールの開口の縁の直径又は幅をＡ、当該ホールの
深さをＢ、ターゲットと基板との距離をＬとしたとき、
ｔａｎＱ１＝（Ｄｔ−Ｄｓ）／２Ｌなる角度Ｑ１と、ｔ
ａｎＱ２＝Ａ／Ｂなる角度Ｑ２との間で、Ｑ１＝Ｎ・Ｑ
２であってＮが０．７以上１．２以下となるような関係
が成立するＤｔを有しているという構成を有する。ま
た、上記目的を達成するため、請求項２記載の発明は、
上記請求項１の構成において、前記ホールは溝であり、
前記Ａはこの溝の幅であるという構成を有する。また、
上記目的を達成するため、請求項３記載の発明は、上記
請求項１の構成において、前記ホールの開口は長方形で
あり、前記Ａはこの長方形の短辺の方向での幅であると
いう構成を有する。また、上記目的を達成するため、請
求項４記載の発明は、請求項１乃至３いずれかに記載の
スパッタリング装置を使用し、基板の周辺部に形成され
たホール内にスパッタリングにより薄膜を作成する方法
であって、前記真空容器内の圧力を０．１ｍＴｏｒｒ以
下とし、前記ターゲットと前記基板との距離を１５０ｍ
ｍ以上３６０ｍｍ以下として装置を動作させるという構
成を有する。
【００１８】
【発明の実施の形態】以下、本願発明の実施の形態につ
いて説明する。図１は、本願発明の実施形態に係るスパ
ッタリング装置の概略構成を説明する図である。図１に
示すスパッタリング装置は、排気系１１を備えた真空容
器１と、真空容器１内に配設されるとともに前面にター
ゲット５を備えたカソード２と、真空容器１内において
ターゲット５に対して同軸上に平行に対向して基板３０
を配置するための基板ホルダ３とを具備している。
【００１９】排気系１１は、低圧遠隔スパッタが行える
よう、真空容器１内を３×１０-8Ｔｏｒｒ程度の圧力ま
で排気できるよう構成される。尚、真空容器１には、不
図示のロードロックチャンバー又は搬送チャンバーが気
密に接続され、真空容器１内への基板３０の搬入搬出の
際でも真空容器１内は大気に開放されないようになって
いる。
【００２０】本実施形態のスパッタリング装置は、マグ
ネトロンスパッタリングを行うものであり、カソード２
はマグネトロンカソードになっている。即ち、カソード
２は、中央に配設された中心磁石４１と、中心磁石４１
を取り囲む環状の周辺磁石４２と、中心磁石４１及び周
辺磁石４２を保持した板状のヨーク４３とからなる磁石
機構４を有しており、磁石機構４の前面を覆うようにし
てターゲット５が設けられている。また、カソード２に
は、スパッタリングに必要な電圧をカソード２に印加す
るカソード電源２１が接続されている。カソード電源２
１は、所定の負の直流電圧又は高周波電圧をカソード２
に対して印加する。
【００２１】本実施形態では、ターゲット５は水平な姿
勢で真空容器１内の上側位置に配設されており、基板ホ
ルダ３は、ターゲット５の下側に水平な姿勢で基板３０
を保持するよう構成されている。基板ホルダ３に保持さ
れた状態では、同軸上即ち基板３０の中心軸とターゲッ
ト５の中心軸とが一致するようになっている。また、基
板ホルダ３には、基板３０を加熱する加熱手段３１が設
けられている。さらに、基板ホルダ３に高周波電圧を印
加して基板３０に所定のバイアス電圧を与える基板バイ
アス電源（不図示）が必要に応じて基板ホルダ３に接続
される。また、本実施形態の装置は、真空容器１内に所
定のガスを導入するガス導入系７を有する。ガス導入系
７は、例えばスパッタ放電に必要なアルゴン等の放電用
ガスを導入するものである。
【００２２】上記構成に係る本実施形態の装置は、不図
示のゲートバルブを通して基板３０を真空容器１内に搬
入して基板ホルダ３上に載置し、ガス導入系７を動作さ
せて放電用ガスを導入した後、カソード電源２１を動作
させてカソード２に所定の電圧を与えてターゲット５を
スパッタする。これによって、基板ホルダ３上の基板３
０に所定の薄膜が作成される。薄膜が所定の厚さに達し
たら、カソード電源２１及びガス導入系７の動作を停止
して、基板３０を真空容器１から搬出する。
【００２３】さて本実施形態の装置の大きな特徴点は、
成膜する基板３０の大きさ、アスペクト比、ＴＳ距離等
に応じて最適な大きさのターゲット５を使用する点であ
る。この点を図２及び図３を使用して説明する。図２及
び図３は、図１のスパッタリング装置におけるターゲッ
トの大きさの選定に関して説明するための図であり、図
２は基板上の微細ホールについて説明する断面概略図、
図３はターゲットの大きさＤｔ、基板の大きさＤｓ、Ｔ
Ｓ距離Ｌの各パラメータを説明する模式図である。尚、
以下の説明では、ターゲット５も基板３０も円形の板状
であるとして例示的に説明する。
【００２４】まず、基板３０の表面には、微細ホール３
０１が形成されている。この微細ホール３０１は、ＦＥ
Ｔ（電界効果トランジスタ）等のコンタクトホールであ
ったり、層間配線用のスルーホールであったりする。こ
のような微細ホール３０１のアスペクト比は、図２に示
す微細ホール３０１の開口の直径又は幅をＡ、当該微細
ホール３０１の深さをＢとしたとき、Ｂ／Ａで表され
る。尚、以下の説明では、微細ホール３０１の開口の形
状を例示的に円形とし、Ａは開口の直径とする。
【００２５】発明者の研究によると、上記Ｂ／Ａのアス
ペクト比の微細ホール３０１を有する基板３０に対して
スパッタ成膜する場合、基板３０の周辺部分に存在する
微細ホール３０１に対しても前述したようなホール内ボ
トムカバレッジ率の片寄り無しに成膜するためには、少
なくとも基板３０よりも大きなターゲット５を使用しな
ければならない。即ち、基板３０の直径をＤｓ、ターゲ
ット５の直径をＤｔとした場合、Ｄｔ＞Ｄｓでなけれ
ば、基板３０の周辺部分に存在する微細ホール３０１に
対して、外側から中心軸側に向かって斜め方向に飛行し
て入射するスパッタ粒子が殆ど無くなってしまうからで
ある。
【００２６】しかしながら、発明者の研究によると、単
にＤｔ＞Ｄｓにするだけでは不十分であり、Ｄｓに対し
てＤｔがある一定以上大きくなければ、基板３０の周辺
部分に存在する微細ホール３０１に対して充分なボトム
カバレッジ率が得られないことが分かった。この点を、
図３を使用してさらに詳しく説明する。基板３０の直径
Ｄｓに対してターゲット５の直径Ｄｔをどの程度大きく
しなければならないかは、ターゲット５の周縁上の点か
ら基板３０の周辺上の点を最短距離で結んだ線分が中心
軸方向に対して成す角Ｑ1 をどの程度大きくしなければ
ならないかという問題に置き換えられる。
【００２７】ここで、微細ホール３０１の底部に対する
被覆が最も厳しい条件となるのは、その微細ホール３０
１が中心軸からより離れた周辺部分に位置する場合であ
る。従って、最も厳しい条件は、現実には有り得ないこ
とであるが、基板３０の周縁上に存在する微細ホール３
０１に対しても充分なボトムカバレッジ率で被覆するこ
とであり、これができれば、それより内側の（中心軸に
近い）微細ホール３０１に対しても充分なボトムカバレ
ッジ率が得られると考えられる。
【００２８】この基板３０の周辺上に仮に存在する微細
ホール３０１に対して入射するスパッタ粒子の入射角度
を考えてみると、上記Ｑ1 という角度は、周辺上の微細
ホール３０１に対して外側から中心軸側に向かって斜め
に入射するスパッタ粒子の内の最も入射角の大きなもの
の入射角（以下、最大入射角）に相当している。
【００２９】一方、図２に示す通り、Ｂ／Ａというアス
ペクト比を有する微細ホール３０１に対して、前述した
ようなホール内ボトムカバレッジ率の片寄りを無くすに
は、ホール底面の内側角部３０２とホール開口の縁上の
反対側の点３０３とを結んだ直線がホール深さ方向に対
して成す角Ｑ２程度まで、最大入射角Ｑ１が大きければ
良い。最大入射角Ｑ１がＱ２より小さい場合、内側角部
３０２に達するスパッタ粒子の量が相対的に少なくなる
ので、内側角部３０２のボトムカバレッジ率が低下す
る。また、最大入射角Ｑ１がＱ２より大きい場合、Ｑ２
より大きい角度で入射するスパッタ粒子は、内側角部３
０２に達せず側壁に付着してしまうので、内側角部３０
２のカバレッジにとって無駄となる。従って、最大入射
角Ｑ１がＱ２に等しい場合、基板３０の周縁上に位置す
る微細ホールに３０１に対して無駄なく最高の角部カバ
レッジ率が得られるのである。
【００３０】上記の点を数式化すると、アスペクト比の
逆数であるＡ／ＢはｔａｎＱ2 に等しいから、 ｔａｎＱ1 ＝Ａ／Ｂ＝ｔａｎＱ2 ……（１） ということになる。そして、基板３０の直径Ｄｓ、ター
ゲット５の直径Ｄｔ、ＴＳ距離Ｌを利用して上記式
（１）を書き加えると、 ｔａｎＱ1 ＝Ａ／Ｂ＝ｔａｎＱ2 ＝（Ｄｔ−Ｄｓ）／２Ｌ……（２） ということになる。
【００３１】発明者は、このような知見に立って多くの
実験をした結果、上記式（２）が成立する条件を含んだ
一定の範囲内で、優れたホール内ボトムカバレッジ率均
一性が得られることを見い出した。次の表２は、この実
験の結果を概略的に示したものである。まず、ターゲッ
ト５の直径Ｄｔを選定する上から上記式（２）を一般化
し、 ｔａｎＱ1 ＝（Ｄｔ−Ｄｓ）／２Ｌ ｔａｎＱ2 ＝Ａ／Ｂ である角度Ｑ1 ，Ｑ2 について、Ｑ1 ，＝Ｎ・Ｑ2 なる
関係が成立するとする。つまり、上記式（２）は、 ｔａｎＱ1 ＝Ａ／Ｂ＝ｔａｎ（Ｎ・Ｑ2 ）＝（Ｄｔ−Ｄｓ）／２Ｌ……（３ ） と一般化できる。表２に示す実験は、この式（３）の係
数Ｎを０〜１．５の範囲で変化させ、微細ホール３０１
の底面のカバレッジ率を調べたものである。尚、表２に
示されていない実験条件は、以下の通りである。 圧力：０．３ｍＴｏｒｒ ターゲット材質：チタン 基板温度：２５０℃ カソード電圧：−７００Ｖ
【００３２】
【表２】
【００３３】上記表２から分かる通り、Ｎが０．７以上
の場合に、内側角部３０２においても４０％のボトムカ
バレッジ率が得られており、好適であることが分かる。
尚、表２には示されていないが、０＜Ｎ＜０．７の範囲
では、内側角部３０２のボトムカバレッジ率が４０％を
大きく下回り、不適である。また、表２中の成膜速度
は、実際に得られた成膜速度を、カソード２への供給電
力をターゲット５の前面の面積で割った単位面積当たり
の電力密度で換算したものである。すなわち、単位とし
ては（オングストローム／秒）／（ワット／ｍｍ２）で
ある。また尚、表２では、この換算された成膜速度の値
を、Ｎ＝１のときの値を基準にした相対値で示してい
る。
【００３４】表２から分かる通り、Ｎが大きくなるにつ
れて成膜速度が低下している。これは、ターゲット５を
大きくすると、電力密度で換算した成膜速度が低下する
ことを意味しており、ターゲット５を大きくした場合、
それに見合う以上に電力密度を大きくしなければ成膜速
度が低下してしまうことを示している。表２にはデータ
が示されていないが、Ｎが１．２を越えた場合の成膜速
度の低下は急激であり、従って、Ｎを１．２以下にする
ことがエネルギー効率の点からは好ましい。また、Ｎが
１．２を越えるような大型のターゲットを用いること
は、ターゲットの交換等の保守作業を困難にし、またタ
ーゲットの取り付けに必要な部品が多くなりかつ複雑に
なる欠点がある。
【００３５】以上の点をまとめると、上記式（３）にお
いて、０．７≦Ｎ≦１．２とすることが、充分なボトム
カバレッジ率をエネルギー効率良く得るために好ましい
という結論になる。従って、Ｎがこの範囲に入るよう
に、与えられた条件に従ってターゲット５の直径Ｄｔを
選択するのである。具体的には、アスペクト比Ｂ／Ａ
は、製作するデバイスの設計によって決まるし、ＴＳ距
離は、低圧遠隔スパッタの効果が得られるよう、圧力と
の関係で適宜決定される。また、基板３０の直径Ｄｓも
当然のことながら予め決まっている。従って、これら予
め与えられた条件から、Ｎが０．７≦Ｎ≦１．２となる
ように上記式（３）に従ってＤｔを決定するのである。
【００３６】このようにＤｔを決定することで、従来見
られた周辺部分の微細ホール３０１におけるホール内ボ
トムカバレッジ率の片寄りが解消し、微細ホール３０１
の底面の全面にわたって均一で充分なボトムカバレッジ
率を得ることができる。尚、周辺部分の微細ホール３０
１におけるホール内ボトムカバレッジ率の片寄りは、低
圧遠隔スパッタ以外の方式のスパッタにおいても一般的
に見られる現象であり、従って、上記条件を満たすＤｔ
の構成は、低圧遠隔スパッタ以外の各種の方式のスパッ
タリング装置についても有効である。
【００３７】上記説明において、微細ホール３０１の開
口は円形であるとし、Ａは開口の直径であるとしたが、
それ以外の場合もあり得る。例えば、微細ホールが特定
の方向に延びる溝状である場合、その溝の幅がＡとな
る。また、円形でも溝でもない場合、開口の所定の方向
での幅をＡとする。この場合、アスペクト比が最も厳し
くなるような（高くなるような）方向で幅Ａを設定する
ことが、微細ホールの底面の全面にわたる高ボトムカバ
レッジ率の被覆という点で好適である。例えば、微細ホ
ールの開口の形状が長方形である場合、短辺の方向での
長さを幅Ａとし、この方向で見たアスペクト比の逆数Ａ
／Ｂについて、前述した条件を満たすようにＤｔを選定
するようにする。
【００３８】また、基板３０やターゲット５の形状に関
して、円形以外のものである場合、上記ＤｓやＤｔは、
やはり一番厳しい条件となるように決めるべきである。
即ち、図３に示すように、平行に且つ同軸上に基板３０
とターゲット５とを配置した状態で、ターゲット５の幅
と基板３０の幅との差が最も小さくなる方向を求め、そ
の方向における当該ターゲット５の幅をＤｔとし、当該
基板３０の幅をＤｓとする。そして、（Ｄｔ−Ｄｓ）／
２Ｌが前述した条件を満たすように、予め与えられるＤ
ｓに対して必要なＤｔの値を算出するのである。具体的
な形状としては、液晶ディスプレイ用の基板の場合、方
形の板状の場合が多く、この場合、ターゲット５はその
方形に適合した形状（多くの場合相似形）となる。
【００３９】本願発明の装置は、上述した半導体集積回
路等のデバイスや液晶ディスプレイ等の他、ハードディ
スク等の情報記録媒体用の基板などについても用いるこ
とが可能である。また、スパッタリングの方式として
は、前述したマグネトロン方式の他、平行平板二極ＤＣ
スパッタやＲＦスパッタ、反応性ガスを導入して行うリ
アクティブスパッタ等の各種の方式を採用することが可
能である。
【００４０】
【発明の効果】以上説明した通り、本願の請求項１の発
明によれば、従来見られた周辺部分の微細ホールにおけ
るホール内ボトムカバレッジ率の片寄りが解消し、微細
ホールの底面の全面に亘って均一で充分なボトムカバレ
ッジ率を得ることができる。また、エネルギー効率を極
端に悪化させることなく、且つ、ターゲットの保守作業
や取り付け構造を簡易にしながら、上記効果を得ること
ができる。また、請求項２の発明は、微細ホールの底面
の全面に亘る高ボトムカバレッジ率の被覆という点でさ
らに好適である。また、請求項３の発明は、微細ホール
の底面の全面に亘る高ボトムカバレッジ率の被覆という
点でさらに好適である。また、請求項４の発明によれ
ば、ホール内のボトムカバレッジ率の片寄りが無いの
で、デバイス性能上の重大な欠陥を招いたり歩留まり低
下の原因となったりすることがない。
【図面の簡単な説明】
【図１】本願発明の実施形態のスパッタリング装置の概
略構成を説明する図である。
【図２】図１のスパッタリング装置におけるターゲット
の大きさの選定に関して説明するための図であり、基板
上の微細ホールについて説明する断面概略図である。
【図３】図１のスパッタリング装置におけるターゲット
の大きさの選定に関して説明するための図であり、ター
ゲットの大きさＤｔ、基板の大きさＤｓ、ＴＳ距離Ｌの
各パラメータを説明する模式図である。
【図４】従来のスパッタリング装置の一例であるコリメ
ートスパッタリング装置の概略を説明した図である。
【図５】従来のスパッタリング装置の他の例である低圧
遠隔スパッタリング装置の概略を説明した図である。
【図６】基板の周辺部分に位置する微細ホールのボトム
カバレッジ率の片寄りに関する説明図である。
【符号の説明】
１ 真空容器 １１ 排気系 ２ カソード ３ 基板ホルダ ３０ 基板 ３０１ 微細ホール ５ ターゲット ７ ガス導入系
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/285 C23C 14/34 H01L 21/203

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 排気系を備えた真空容器と、真空容器内
    に配設されるとともに前面にターゲットを備えたカソー
    ドと、ターゲットに対して同軸上に平行して対向させて
    基板を配置するための基板ホルダとを具備したスパッタ
    リング装置であって、基板の表面に形成されたホールの
    内面に薄膜を堆積させることが可能なスパッタリング装
    置において、 前記カソードが備えるターゲットの大きさをＤｔ、基板
    の大きさをＤｓとしたとき、Ｄｔ＞Ｄｓであり、 ターゲットは、 薄膜を堆積させるホールの開口の縁の直
    径又は幅をＡ、当該ホールの深さをＢ、ターゲットと基
    板との距離をＬとしたとき、ｔａｎＱ１＝（Ｄｔ−Ｄ
    ｓ）／２Ｌなる角度Ｑ１と、ｔａｎＱ２＝Ａ／Ｂなる角
    度Ｑ２との間で、Ｑ１＝Ｎ・Ｑ２であってＮが０．７以
    上１．２以下となるような関係が成立するＤｔを有して
    いることを特徴とするスパッタリング装置。
  2. 【請求項２】 前記ホールは溝であり、前記Ａはこの溝
    の幅であることを特徴とする請求項１記載のスパッタリ
    ング装置。
  3. 【請求項３】 前記ホールの開口は長方形であり、前記
    Ａはこの長方形の短辺の方向での幅であることを特徴と
    する請求項１記載のスパッタリング装置。
  4. 【請求項４】 請求項１乃至３いずれかに記載のスパッ
    タリング装置を使用し、基板の周辺部に形成されたホー
    ル内にスパッタリングにより薄膜を作成する方法であっ
    て、 前記真空容器内の圧力を０．１ｍＴｏｒｒ以下とし、前
    記ターゲットと前記基板との距離を１５０ｍｍ以上３６
    ０ｍｍ以下として装置を動作させることを特徴とするホ
    ール内へのスパッタリングによる薄膜作成方法。
JP15004496A 1996-05-21 1996-05-21 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法 Expired - Lifetime JP3523962B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15004496A JP3523962B2 (ja) 1996-05-21 1996-05-21 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法
TW086106760A TW332896B (en) 1996-05-21 1997-05-20 Sputtering apparatus
KR1019970019774A KR100270460B1 (ko) 1996-05-21 1997-05-21 스퍼터링장치
US08/859,717 US6071390A (en) 1996-05-21 1997-05-21 Sputtering apparatus
US09/502,575 US6248223B1 (en) 1996-05-21 2000-02-11 Sputtering apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15004496A JP3523962B2 (ja) 1996-05-21 1996-05-21 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法

Publications (2)

Publication Number Publication Date
JPH09312272A JPH09312272A (ja) 1997-12-02
JP3523962B2 true JP3523962B2 (ja) 2004-04-26

Family

ID=15488286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15004496A Expired - Lifetime JP3523962B2 (ja) 1996-05-21 1996-05-21 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法

Country Status (4)

Country Link
US (2) US6071390A (ja)
JP (1) JP3523962B2 (ja)
KR (1) KR100270460B1 (ja)
TW (1) TW332896B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523962B2 (ja) * 1996-05-21 2004-04-26 アネルバ株式会社 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法
US6342133B2 (en) * 2000-03-14 2002-01-29 Novellus Systems, Inc. PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter
WO2002015275A1 (fr) * 2000-08-11 2002-02-21 Hitachi, Ltd. Procédé de fabrication d'un dispositif à semi-conducteur
JP5248171B2 (ja) * 2008-04-03 2013-07-31 株式会社アルバック 貴金属膜の成膜装置及び貴金属膜の成膜方法
KR20110039920A (ko) * 2009-10-12 2011-04-20 삼성모바일디스플레이주식회사 스퍼터링 장치
TW201502302A (zh) * 2013-07-15 2015-01-16 Metal Ind Res & Dev Ct 可微調整製程參數之濺鍍製程控制系統及其方法
JP6122169B1 (ja) * 2016-03-15 2017-04-26 株式会社東芝 処理装置およびコリメータ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169031A (en) * 1978-01-13 1979-09-25 Polyohm, Inc. Magnetron sputter cathode assembly
DE3689388T2 (de) * 1985-05-13 1994-05-26 Nippon Telegraph & Telephone Verfahren zur Herstellung einer planierten Dünnschicht aus Aluminium.
DE69129081T2 (de) * 1990-01-29 1998-07-02 Varian Associates Gerät und Verfahren zur Niederschlagung durch einen Kollimator
US5232569A (en) * 1992-03-09 1993-08-03 Tulip Memory Systems, Inc. Circularly symmetric, large-area, high-deposition-rate sputtering apparatus for the coating of disk substrates
JP3523962B2 (ja) * 1996-05-21 2004-04-26 アネルバ株式会社 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法

Also Published As

Publication number Publication date
JPH09312272A (ja) 1997-12-02
KR100270460B1 (ko) 2000-12-01
TW332896B (en) 1998-06-01
KR970077339A (ko) 1997-12-12
US6071390A (en) 2000-06-06
US6248223B1 (en) 2001-06-19

Similar Documents

Publication Publication Date Title
US5330628A (en) Collimated deposition apparatus and method
US6592728B1 (en) Dual collimated deposition apparatus and method of use
US4756810A (en) Deposition and planarizing methods and apparatus
US6451184B1 (en) Thin film forming apparatus and process for forming thin film using same
US6200431B1 (en) Reactive sputtering apparatus and process for forming thin film using same
JP5249328B2 (ja) 薄膜の成膜方法
US6899795B1 (en) Sputter chamber as well as vacuum transport chamber and vacuum handling apparatus with such chambers
JP3868020B2 (ja) 遠距離スパッタ装置及び遠距離スパッタ方法
JP2000144399A (ja) スパッタリング装置
KR101364764B1 (ko) 도전성 페이스팅 재료의 증착 장치 및 방법
JPH07335553A (ja) 処理装置および処理方法
US5635036A (en) Collimated deposition apparatus and method
EP0363673B1 (en) Sputter-deposited nickel layer and process for depositing same
Parsons et al. Sputter deposition processes
JPH10147864A (ja) 薄膜形成方法及びスパッタ装置
JP3523962B2 (ja) スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法
EP0606745B1 (en) Collimated magnetron sputter-deposition apparatus
US6521106B1 (en) Collimated deposition apparatus
US20210140033A1 (en) Sputtering Apparatus
JP4128770B2 (ja) スパッタ装置
JPH07113172A (ja) 薄膜加工用コリメーター、薄膜加工装置、薄膜加工方法並びに半導体装置の配線形成方法
JPS6277477A (ja) 薄膜形成装置
JPH0693436A (ja) スパッタリング方法
JPS62211374A (ja) スパツタリング装置
JPH07292474A (ja) 薄膜製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040210

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term