[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3519229B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3519229B2
JP3519229B2 JP00110497A JP110497A JP3519229B2 JP 3519229 B2 JP3519229 B2 JP 3519229B2 JP 00110497 A JP00110497 A JP 00110497A JP 110497 A JP110497 A JP 110497A JP 3519229 B2 JP3519229 B2 JP 3519229B2
Authority
JP
Japan
Prior art keywords
die pad
lead frame
semiconductor device
solder
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00110497A
Other languages
English (en)
Other versions
JPH10200023A (ja
Inventor
利浩 新井
忠則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP00110497A priority Critical patent/JP3519229B2/ja
Publication of JPH10200023A publication Critical patent/JPH10200023A/ja
Application granted granted Critical
Publication of JP3519229B2 publication Critical patent/JP3519229B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
用のパワーデバイスなどの用途に用いる半導体装置とし
て、リードフレームに２素子のパワー半導体素子を搭載
し、その周域を樹脂封止して組立てたデュアル素子のＳ
ＯＰ（Small Outline Package)モールド型半導体装置に
関する。
【０００２】
【従来の技術】まず、頭記した半導体装置として、パワ
ー半導体素子にＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を用いたデュアル素子ＳＯＰモールド型半導
体装置の従来における組立構造を図２に示す。図におい
て、１はリードフレーム、２はリードフレーム１に搭載
したパワー半導体素子、３は内部配線用のボンディング
ワイヤ、４は樹脂パッケージである。ここで、リードフ
レーム１には、僅かな裁断間隙を隔てて左右に並ぶ一対
のダイパッド１ａと、左右に並ぶダイパッド１ａを挟ん
でその両側に配列した外部リード１ｂ（コレクタ端
子），１ｃ（エミッタ端子），１ｄ（ゲート端子）が形
成されている。なお、周知のように、リードフレームは
図示されていないタイバー，ガイドレールと組み合わせ
て前記したパターンをプレス加工により帯状の金属製リ
ボンに打ち抜いて形成される。
【０００３】そして、半導体装置を組立てるには、まず
リードフレーム１に形成した左右のダイパッド１ａの上
にコレクタ電極面を重ね合わせてパワー半導体素子２の
チップを１個ずつ振り分けて半田マウントし、続いてダ
イパッド１ａとコレクタ端子の外部リード１ｂとの間，
およびパワー半導体素子２とエミッタ端子の外部リード
１ｃ，ゲート端子の外部リード１ｄとの間にワイヤ３を
ボンディングし、さらにトランスファモールド法により
樹脂パッケージ４を成形した後、リードフレームをタイ
バーカットして製品が完成する。
【０００４】
【発明が解決しようとする課題】ところで、前記した従
来のパワー半導体装置では、ＩＣパッケージ用のリード
フレームと同様なリードフレームを採用しており、その
リードフレームは全面域が平坦面で、かつダイパッドと
各外部リードとの間が切り離されており、パワー素子の
チップ搭載したダイパッドとコレクタ外部リードとの間
をボンディングワイヤ接続している。そのために、組立
性，および放熱性の面で次記のような問題点がある。
【０００５】１）図３で示すように、左右のダイパッド
１ａに振り分けてパワー半導体素子２のチップを半田マ
ウントする際に、溶融半田がダイパッドの面上を流動し
て左右広がり、このために半田がダイパッド１ａの側縁
からはみ出して、左右に並ぶダイパッド１ａの間が半田
５でブリッジしてしまう欠陥が生じ易い。そこで、従来
ではチップを半田マウントする際に、半田量を少な目に
調整してダイパッド相互間での半田ブリッジの発生を防
ぐようにしているが、半田量を減らすとダイパッド／チ
ップ間の接合強度が弱くなり、ヒートサイクルなどで熱
応力が繰り返し加わると、チップの半田接合面が剥離す
るなどして製品の信頼性が低下する。
【０００６】２）パワー半導体装置では、パワーチップ
の発生熱を効率よく放熱する必要があるが、従来のリー
ドフレーム１では、ダイパッド１ａと各外部リード１ｂ
との間が切り離されていて、両者間がボンディングワイ
ヤ３で相互接続されているだけであり、かつダイパッド
１ａの周域は樹脂パッケージ４で封止されているため
に、外部リード１ｂを通じての外部への放熱が殆ど期待
できない。
【０００７】本発明は上記の点にかんがみなされたもの
であり、リードフレームを用いて組立てた頭記したデュ
アル素子のＳＯＰモールド型半導体装置を実施対象に、
前記課題を解決して組立性，および放熱性の改善を図っ
た半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、リードフレームに２素子のパワー
半導体素子を搭載して組立てた樹脂封止型の半導体装置
で、左右に並べてリードフレームに形成した一対のダイ
パッドにそれぞれパワー半導体素子のチップを半田マウ
ントしたものにおいて、次記のように構成するものとす
る。
【０００９】１）左右に並ぶ一対のダイパッドについ
て、各ダイパッドの対向側縁に沿ってチップマウント側
に向けて起立し、前記半田の側方への広がりを阻止する
側壁部を形成するものとする。また、その側壁部を、リ
ードフレームをプレス加工で打ち抜き形成する際に同時
形成する。上記構成のリードフレームを採用することに
より、リードフレームのダイパッドにチップを半田マウ
ントする際に、ダイパッドごとにその側縁に起立形成し
た側壁部が溶融半田の広がりを阻止する仕切り壁の役目
を果たし、半田量を少な目に調整する必要なしに、ダイ
パッド相互間で半田ブリッジが生じるのを確実に防止す
ることができる。
【００１０】２）左右に並ぶ各ダイパッドごとにダイパ
ッドとその外部リードを一体に連結してリードフレーム
に形成する。この構成により、ダイパッド，およびダイ
パッドに連ねて樹脂パッケージから外方に引出した外部
リードを伝熱経路として、パワー半導体素子の発生熱を
外部へ効率よく放熱させることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図１(a),
(b) に基づいて説明する。なお、実施例の図中で図２に
対応する同一部材には同じ符号が付してある。すなわ
ち、図１の実施例では、リードフレーム１のダイパッド
１ａとその外部リード１ｂ（パワー半導体素子２がＩＧ
ＢＴである場合にはコレクタ端子の外部リード、ＭＯＳ
ＦＥＴである場合にはドレイン端子の外部リード）とが
一体に連結されており、かつ各ダイパッド１ａごとに、
互いに向かい合う側縁に沿ってチップマウント側に向け
て立ち上がる側壁部１ａ-1が形成されている。この側壁
部１ａ-1は、金属リボンからリードフレーム１を打ち抜
くプレス加工の際に、同時にプレス金型による剪断，押
し曲げ加工でダイパッド１ａの対向側縁に沿って形成す
るものとする。なお、側壁部１ａ-1の起立角度は、プレ
ス金型の打ち抜き角度に合わせて直角，ないし直角に近
い鋭角に形成される。
【００１２】かかる構成のリードフレーム１を採用する
ことにより、リードフレーム１のダイパッド１ａにパワ
ー半導体素子２のチップを半田マウントする際に、半田
５が前記した側壁部１ａ-1で側方への広がりが阻止され
る。これにより、図３で述べたようなダイパッド相互間
の半田ブリッジの発生が確実に防げる。また、半導体装
置の通電に伴う半導体チップの発生熱はダイパッド１
ａ，およびダイパッド１ａと一体に連なった外部リード
１ｂを伝熱して効率よく外部に熱放散される。
【００１３】
【発明の効果】以上述べたように、本発明の構成によれ
ば、リードフレームにおける左右一対のダイパッドに対
して、その対向側縁に側壁部を起立形成したことによ
り、各ダイパッドにパワー半導体素子のチップを半田マ
ウントする際に不要な溶融半田の側方への広がりを阻止
して、ダイパッド間に半田ブリッジが生じるのを確実に
防ぐことができる。
【００１４】また、各ダイパッドごとに、ダイパッドと
該ダイパッドに接続する外部リードを一体に連結したリ
ードフレームを用いることにより、ダイパッドと外部リ
ードを切り離した従来構造と比べてチップ素子の発生熱
に対する放熱性の向上が図れる。
【図面の簡単な説明】
【図１】本発明の実施例によるデュアル素子のＳＯＰモ
ールド型半導体装置の組立構成図であり、(a) は平面
図、(b) は(a) の矢視Ｘ−Ｘ断面図
【図２】デュアル素子のＳＯＰモールド型半導体装置を
対象とした従来構成の平面図
【図３】図２の構成でリードフレームのダイパッド上に
チップを半田マウントした際に生じる半田ブリッジの発
生状況を表した図
【符号の説明】
１ リードフレーム １ａ ダイパッド １ａ-1 側壁部 １ｂ〜１ｄ 外部リード ２ パワー半導体素子 ４ 樹脂パッケージ ５ 半田
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−266459（ＪＰ，Ａ) 特開 平５−299576（ＪＰ，Ａ) 特開 平５−283582（ＪＰ，Ａ) 特開 昭64−23541（ＪＰ，Ａ) 特開 平７−297307（ＪＰ，Ａ) 実開 平４−38063（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48 - 23/50,21/52

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】リードフレームに２素子のパワー半導体素
    子を搭載して組立てた樹脂封止型の半導体装置であり、
    左右に並べてリードフレームに形成した一対のダイパッ
    ドに振り分けてパワー半導体素子のチップを半田マウン
    トしたものにおいて、前記ダイパッドの対向側縁に沿っ
    てチップマウント側に向けて起立し、前記半田の広がり
    を阻止する側壁部を形成したことを特徴とする半導体装
    置。
  2. 【請求項２】請求項１記載の半導体装置において、ダイ
    パッドの側壁部を、リードフレームをプレス加工で打ち
    抜き形成する際に同時形成したことを特徴とする半導体
    装置。
  3. 【請求項３】請求項１記載の半導体装置において、各ダ
    イパッドごとにダイパッドとその外部リードを一体に連
    結してリードフレームに形成したことを特徴とする半導
    体装置。
JP00110497A 1997-01-08 1997-01-08 半導体装置 Expired - Lifetime JP3519229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00110497A JP3519229B2 (ja) 1997-01-08 1997-01-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00110497A JP3519229B2 (ja) 1997-01-08 1997-01-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH10200023A JPH10200023A (ja) 1998-07-31
JP3519229B2 true JP3519229B2 (ja) 2004-04-12

Family

ID=11492185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00110497A Expired - Lifetime JP3519229B2 (ja) 1997-01-08 1997-01-08 半導体装置

Country Status (1)

Country Link
JP (1) JP3519229B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056195A1 (en) 2006-11-06 2008-05-15 Infineon Technologies Ag A multi-chip package
JP4985809B2 (ja) 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
JP6636846B2 (ja) * 2016-04-14 2020-01-29 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架

Also Published As

Publication number Publication date
JPH10200023A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
KR101127199B1 (ko) 반도체장치
KR101149298B1 (ko) 4개의 모스펫 풀 브릿지 모듈
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
US5977630A (en) Plural semiconductor die housed in common package with split heat sink
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
JPH09139461A (ja) 半導体パワーモジュール
KR20020052195A (ko) 반도체장치
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
KR960039449A (ko) 반도체 패키지, 리드프레임 및 제조방법
JP2001068498A (ja) 半導体装置
JP3519229B2 (ja) 半導体装置
JP4917296B2 (ja) 半導体装置の製造方法
JPS6180842A (ja) 半導体装置
JP2022143167A (ja) 半導体装置
JP2022143169A (ja) 半導体装置
JP3395918B2 (ja) 半導体装置と半導体装置形成体及びその形成体の製造方法
JP3473525B2 (ja) クアッドフラットパッケージ
JP5362658B2 (ja) 半導体装置
JP2022143166A (ja) 半導体装置
JP2022143168A (ja) 半導体装置
JP4246598B2 (ja) 電力用半導体装置
JPH098209A (ja) 半導体装置およびモールド金型
JPH05251632A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040128

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term