[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3518499B2 - Demodulator - Google Patents

Demodulator

Info

Publication number
JP3518499B2
JP3518499B2 JP2000303424A JP2000303424A JP3518499B2 JP 3518499 B2 JP3518499 B2 JP 3518499B2 JP 2000303424 A JP2000303424 A JP 2000303424A JP 2000303424 A JP2000303424 A JP 2000303424A JP 3518499 B2 JP3518499 B2 JP 3518499B2
Authority
JP
Japan
Prior art keywords
phase
signal
quadrature
demodulation
demodulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000303424A
Other languages
Japanese (ja)
Other versions
JP2002111766A (en
Inventor
大一 秋丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000303424A priority Critical patent/JP3518499B2/en
Publication of JP2002111766A publication Critical patent/JP2002111766A/en
Application granted granted Critical
Publication of JP3518499B2 publication Critical patent/JP3518499B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はディジタル無線通信
システムにおける復調装置に関し、特に直交変調方式が
用いられると共に現用回線と予備回線との切り替えが行
われるディジタル無線通信システムに好適な復調装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demodulator in a digital radio communication system, and more particularly to a demodulator suitable for a digital radio communication system in which a quadrature modulation method is used and a working line and a protection line are switched.

【0002】[0002]

【従来の技術】マイクロ波無線通信システム等のディジ
タル無線通信システムにおいて、送信系に直交変調方式
を用いた場合には、受信系では受信信号(又は中間周波
数信号IF)の復調装置として同期検波方式あるいは準
同期検波方式を採用することが多い。また、ディジタル
無線通信システムでは、一般に,現用系(回線)および
予備系(回線)の2系統が用意され、現用装置の故障や
保守点検の際には,現用装置から予備装置への切り替え
を行って通信の中断なしにシステム運用を行っている。
2. Description of the Related Art In a digital wireless communication system such as a microwave wireless communication system, when a quadrature modulation system is used for a transmission system, a synchronous detection system is used as a demodulation device for a reception signal (or an intermediate frequency signal IF) in a reception system. Alternatively, a quasi-synchronous detection method is often adopted. Further, in a digital wireless communication system, generally, two systems of an active system (line) and a standby system (line) are prepared, and when a failure or maintenance of the active device is performed, the active device is switched to the standby device. System operation without interruption of communication.

【0003】ここで、復調装置として同期検波方式を用
いると、現用装置から予備装置への切り替えの際には、
現用回線と予備回線との間の送信搬送波の位相差によ
り、新たな現用回線では、切り替えを行った瞬間から搬
送波の位相同期ループが上記位相差を解消するまでの
間、復調装置による受信信号の復調後の信号(点)は位
相ずれを起こす。その時の信号点が(符号)識別器のし
きい値を越えた場合、復調後の信号(復調信号)はエラ
ー(誤り)となる。
Here, if the synchronous detection method is used as the demodulation device, when the active device is switched to the standby device,
Due to the phase difference of the transmission carrier wave between the working line and the protection line, in the new working line, the signal received by the demodulator from the moment of switching until the phase-locked loop of the carrier wave cancels the phase difference. The demodulated signal (point) causes a phase shift. If the signal point at that time exceeds the threshold of the (code) discriminator, the demodulated signal (demodulated signal) becomes an error.

【0004】また、上記予備装置から上記現用装置への
切り替え時の位相変化により、新たな現用装置の受信系
における復調装置内の搬送波位相同期ループが同期保持
範囲の限界を超え、同期外れを生じる場合もある。
Further, due to the phase change at the time of switching from the standby device to the working device, the carrier phase locked loop in the demodulator in the receiving system of the new working device exceeds the limit of the sync holding range, resulting in loss of synchronization. In some cases.

【0005】以下、図5のブロック図を参照してディジ
タル無線通信システムに用いられている従来の復調装置
について説明する。この復調装置は、上述した同期検波
方式の問題を避けるために準同期検波方式を採用してい
る。
A conventional demodulator used in a digital radio communication system will be described below with reference to the block diagram of FIG. This demodulation device employs a quasi-coherent detection method in order to avoid the problems of the coherent detection method described above.

【0006】図5に示した復調装置は、図示しないアン
テナ,低雑音増幅器,ダウン・コンバータにより、ディ
ジタル直交変調,ここでは4相位相変調(4PSK又は
QPSK)された受信信号が高周波数信号である中間周
波数信号(IF)S1に変換された信号をAGC増幅器
(AGCアンプ)1及び2にそれぞれ受ける。AGCア
ンプ1及び2は、乗算器4及び5にそれぞれ供給する中
間周波数信号S2a及びS2bのレベルが一定になるよ
うにAGC(自動利得制御)動作をしている。局部(ロ
ーカル)発振器3は、中間周波数信号S1の搬送波に近
い(ほぼ同じ)周波数で発振している。ローカル発振器
3の発振信号S3とAGCアンプ1からの中間周波数信
号S2aとは乗算器4によって乗算され、乗算器4はI
ch(同相)ベースバンド信号S4aを出力する。ま
た、発振信号S3はπ/2シフタ6によって位相をπ/
2だけ遅らされた(シフトされた)発振信号S3aとさ
れ、発振信号S3aとAGCアンプ2からの中間周波数
信号S2bとは乗算器5によって乗算される。乗算器5
はQch(直交相)ベースバンド信号S4bを出力す
る。つまり、Ichベースバンド信号S4aとQchベ
ースバンド信号S4bとは、信号位相が90度異なって
いる(直交している)。
In the demodulator shown in FIG. 5, a received signal which is digitally quadrature-modulated, here, four-phase phase modulated (4PSK or QPSK) by an antenna, a low noise amplifier and a down converter, which are not shown, is a high frequency signal. The signals converted into the intermediate frequency signal (IF) S1 are received by AGC amplifiers (AGC amplifiers) 1 and 2, respectively. The AGC amplifiers 1 and 2 perform AGC (automatic gain control) operation so that the levels of the intermediate frequency signals S2a and S2b supplied to the multipliers 4 and 5, respectively, become constant. The local (local) oscillator 3 oscillates at a frequency close to (substantially the same as) the carrier of the intermediate frequency signal S1. The oscillation signal S3 of the local oscillator 3 and the intermediate frequency signal S2a from the AGC amplifier 1 are multiplied by the multiplier 4, and the multiplier 4
The ch (in-phase) baseband signal S4a is output. Further, the oscillation signal S3 has a phase of π / by the π / 2 shifter 6.
The oscillation signal S3a delayed (shifted) by 2 is generated, and the oscillation signal S3a and the intermediate frequency signal S2b from the AGC amplifier 2 are multiplied by the multiplier 5. Multiplier 5
Outputs a Qch (quadrature phase) baseband signal S4b. That is, the Ich baseband signal S4a and the Qch baseband signal S4b have a signal phase difference of 90 degrees (orthogonal).

【0007】低域通過フィルタ(LPF又はループフィ
ルタ)7及び8は、Ichベースバンド信号S4a及び
Qchベースバンド信号S4bの上記乗算後の周波数加
算成分をそれぞれ取り除き、波形整形信号S5a及びS
5bをそれぞれ生じる。波形整形信号S5a及びS5b
は、A/D変換器(アナログ・ディジタル変換器:A/
D)9及び10によってディジタル信号S6a及びS6
bにそれぞれ変換される。図5に示した復調装置は、準
同期検波方式であり、A/D9及び10から出力された
ディジタル信号S6a及びS6bには、中間周波数信号
S2a及びS2bの搬送波と発振信号S3及びS3aと
の周波数差による位相回転の影響(周波数オフセット)
が残っている。そのため、ディジタル信号S6a及びS
6bにおいては、アイパターンの開口部を明瞭に識別す
ることは困難である。
The low pass filters (LPF or loop filter) 7 and 8 remove the frequency addition components of the Ich baseband signal S4a and the Qch baseband signal S4b after the multiplication, respectively, and form the waveform shaping signals S5a and S5.
5b respectively. Waveform shaping signals S5a and S5b
Is an A / D converter (analog / digital converter: A /
D) Digital signals S6a and S6 by 9 and 10
respectively converted to b. The demodulator shown in FIG. 5 is a quasi-synchronous detection system, and the digital signals S6a and S6b output from the A / Ds 9 and 10 have the frequencies of the carrier waves of the intermediate frequency signals S2a and S2b and the oscillation signals S3 and S3a. Effect of phase rotation due to difference (frequency offset)
Is left. Therefore, the digital signals S6a and S6
In 6b, it is difficult to clearly identify the opening of the eye pattern.

【0008】無限移相器(EPS:Endless P
hase Shifter)11は、数値制御発振器
(NCO:Numerical Control Os
cillator)14から出力される位相補正信号S
10を用いてディジタル信号S6a及びS6bの回転対
称変換を実施し、Ichの復調信号S7a及びQchの
復調信号S7bを出力する。なお、無限移相器は制御信
号の制御によって360度以上,連続的に移相できる回
路である。位相検波器(PD:Phase Detec
tor)12は、EPS11の出力する復調信号S7a
に対応するIch位相と復調信号S7bに対応するQc
h位相との位相差θ’を検出して位相誤差信号S8を出
力する。位相誤差信号S8はLPF13で積分され、低
域通過フィルタ(LPF)13は位相誤差信号S8にお
ける位相誤差θ’を示す制御信号S9をNCO14に出
力する。
An infinite phase shifter (EPS: Endless P)
The phase shifter 11 is a numerically controlled oscillator (NCO: Numerical Control Os).
the phase correction signal S output from the
The digital signal S6a and S6b are subjected to rotational symmetry conversion using 10 to output the Ich demodulated signal S7a and the Qch demodulated signal S7b. The infinite phase shifter is a circuit that can continuously shift the phase by 360 degrees or more by controlling the control signal. Phase detector (PD: Phase Detect)
tor) 12 is a demodulated signal S7a output from the EPS 11.
Ich phase corresponding to and the Qc corresponding to the demodulated signal S7b
The phase difference θ ′ from the h phase is detected and the phase error signal S8 is output. The phase error signal S8 is integrated by the LPF 13, and the low pass filter (LPF) 13 outputs a control signal S9 indicating the phase error θ ′ in the phase error signal S8 to the NCO 14.

【0009】NCO14が出力する位相補正信号S10
は、中間周波数信号S2a及びS2bの搬送波と発振信
号S3及びS3aとの周波数差による位相回転θ’の関
数であり、EPS11の出力する復調信号S7aに対応
するIch位相と復調信号S7bに対応するQch位相
との位相差θ’に基づいて生成されている。位相補正信
号S10は、余弦波値cosθ’と正弦波値sinθ’
とからなり、EPS11は、ディジタル信号S6a及び
S6bと余弦波値cosθ’及び正弦波値sinθ’を
それぞれ乗算して複素演算による上記回転対称変換を実
施し、中間周波数信号S2a及びS2bの搬送波と発振
信号S3及びS3aとの周波数差が取り除かれる。この
結果、Ichの復調信号S7a及びに対応するとQch
の復調信号S7bは、位相誤差に影響されない正しいデ
ータに復調される。
The phase correction signal S10 output by the NCO 14
Is a function of the phase rotation θ ′ due to the frequency difference between the carrier waves of the intermediate frequency signals S2a and S2b and the oscillation signals S3 and S3a, and the Ich phase corresponding to the demodulated signal S7a output from the EPS 11 and the Qch corresponding to the demodulated signal S7b. It is generated based on the phase difference θ ′ from the phase. The phase correction signal S10 has a cosine wave value cos θ ′ and a sine wave value sin θ ′.
The EPS 11 multiplies the digital signals S6a and S6b by the cosine wave value cos θ ′ and the sine wave value sin θ ′, respectively, to perform the rotational symmetry conversion by complex operation, and oscillates with the carrier waves of the intermediate frequency signals S2a and S2b. The frequency difference between the signals S3 and S3a is removed. As a result, Qch corresponding to Ich demodulated signal S7a and
The demodulated signal S7b of is demodulated into correct data that is not affected by the phase error.

【0010】[0010]

【発明が解決しようとする課題】上述した準同期検波方
式の復調装置は、直交変調方式が用いられるディジタル
無線通信システムにおいては、同期検波方式が有する搬
送波位相同期ループの引き込み時間の短縮,及び準同期
検波方式の復調エラーの改善については十分目的が達せ
られている。
The demodulator of the quasi-coherent detection system described above, in a digital wireless communication system using a quadrature modulation system, shortens the pull-in time of the carrier phase locked loop of the coherent detection system, and The objective has been sufficiently achieved to improve the demodulation error of the synchronous detection method.

【0011】しかし、この復調装置では、現用回線と予
備回線を備えた無線通信システムにおいて、現用回線の
回線品質の劣化あるいは保守点検時に予備回線へ切り替
えを行う際、新たな現用回線において、送信信号の搬送
波間位相差による復調信号のBER(ビットエラーレー
ト)劣化を抑制することはできない。
However, in this demodulator, in a wireless communication system including a working line and a protection line, when the line quality of the working line is deteriorated or switching to the protection line is performed at the time of maintenance / inspection, the transmission signal is transmitted to the new working line. It is impossible to suppress the BER (bit error rate) deterioration of the demodulated signal due to the phase difference between the carrier waves.

【0012】従って、本発明の目的は、搬送波位相同期
ループの引き込み時間の短縮,及び準同期検波方式の復
調エラーの改善効果を維持しながらも、現用回線から予
備回線への切り替え時における復調信号のBER劣化を
抑制できる復調装置を提供することにある。
Therefore, an object of the present invention is to reduce the time for pulling in the carrier phase locked loop and to improve the demodulation error of the quasi-synchronous detection method, while maintaining the effect of demodulation signals when switching from the working line to the protection line. It is to provide a demodulation device capable of suppressing the BER deterioration of

【0013】[0013]

【課題を解決するための手段】本発明による復調装置
は、直交変調された高周波数信号を準同期検波したう
え,同相及び直交相のディジタル信号に変換する準同期
検波手段と、前記同相及び直交相のディジタル信号の正
規信号点からの位相ずれを補正して第一の復調信号を生
じる第一の複素演算手段と、予備装置から現用装置への
切替操作信号を受けると,前記第一の復調信号の同相信
号及び直交相信号の各各について正規の信号点からの位
相誤差を検出する位相検出手段と、前記第一の復調信号
の同相信号及び直交相信号と前記位相誤差の同相信号及
び直交相信号との複素演算をタイミングを合わせて行
い,前記位相誤差を補正した第2の復調信号を生じる第
二の複素演算手段とを備える復調装置において、前記位
相検出手段が、前記切替操作信号を受けた際には,前記
位相誤差の正弦波成分及び余弦波成分を出力し、前記切
替操作信号を受ない場合には,論理値’1’及び論理
値’0’を前記第二の複素演算手段に出力する構成をと
ることができる
A demodulator according to the present invention comprises a quasi-synchronous detection means for quasi-coherently detecting a quadrature-modulated high frequency signal and converting it into in-phase and quadrature-phase digital signals, and the in-phase and quadrature signals. The first demodulation means for correcting the phase shift of the phase digital signal from the normal signal point to generate the first demodulation signal, and the first demodulation when receiving the switching operation signal from the standby device to the working device Phase detection means for detecting a phase error from a normal signal point for each of the in-phase signal and the quadrature-phase signal of the signal, and the in-phase signal and the quadrature-phase signal of the first demodulation signal and the in-phase of the phase error In a demodulation device including a second complex calculation means for performing a complex calculation of a signal and a quadrature phase signal at the same timing to generate a second demodulation signal with the phase error corrected ,
When the phase detection means receives the switching operation signal,
Output the sine wave component and cosine wave component of the phase error and
When the replacement operation signal is not received, the logical value "1" and the logical value
A value '0' is output to the second complex operation means.
You can

【0014】前記復調装置の一つは、前記第一の複素演
算手段が、前記第一の復調信号の同相及び直交相の正規
信号点からの位相ずれを検出する第一の位相検波器と、
前記位相ずれに対応する正弦波信号及び余弦波信号を生
じる数値制御発振器と、前記第一の復調信号の同相信号
及び直交相信号と前記正弦波信号及び余弦波信号とを複
素演算する第一の複素演算器とを備える構成をとること
ができる。
In one of the demodulators, the first complex operation means includes a first phase detector for detecting a phase shift of the first demodulated signal from normal signal points of in-phase and quadrature phase,
A numerically controlled oscillator that generates a sine wave signal and a cosine wave signal corresponding to the phase shift, a first in-phase signal and a quadrature phase signal of the first demodulation signal, and a complex operation of the sine wave signal and the cosine wave signal And a complex computing unit of

【0015】[0015]

【0016】該復調装置は、前記第二の複素演算手段
が、前記第一の復調信号の同相信号及び直交相信号と前
記位相検出手段からの出力を供給され、前記位相検出手
段が前記切替操作信号を受けた際には,前記第一の復調
信号の同相信号及び直交相信号と前記位相誤差の正弦波
成分及び余弦波成分を複素演算し、前記位相検出手段が
前記切替操作信号を受ない場合には,前記第一の復調信
号をそのまま出力する構成をとることができる。
In the demodulation device, the second complex operation means is supplied with the in-phase signal and the quadrature-phase signal of the first demodulated signal and the output from the phase detecting means, and the phase detecting means switches the switching. When receiving the operation signal, the in-phase signal and the quadrature-phase signal of the first demodulation signal and the sine wave component and the cosine wave component of the phase error are subjected to complex operation, and the phase detection means outputs the switching operation signal. If not received, the first demodulated signal may be output as it is.

【0017】[作用]本発明は、ディジタル無線通信シ
ステムにおいて、現用回線から予備回線への切り替えを
行う際、新たに現用回線とされる復調装置の復調後の信
号点位相ずれを検出し、ずれた位相方向と逆方向へ復調
信号の位相制御することで、回線切り替え時のBER
(ビットエラーレート)劣化を抑えることを特徴として
いる。
[Operation] According to the present invention, when a working line is switched to a protection line in a digital radio communication system, a phase shift after demodulation of a signal point of a demodulator newly set as a working line is detected, By controlling the phase of the demodulated signal in the opposite direction to the BER at the time of line switching
(Bit error rate) It is characterized by suppressing deterioration.

【0018】つまり、本発明による復調装置では、復調
後の信号点において、正規の信号点からの振幅の変動に
よって、復調信号のずれた位相の大きさを検出し、その
ずれた位相量だけ復調信号の信号点を逆回転する。これ
によって、現用回線と予備回線間との切替操作時に、送
信搬送波の位相不一致により引き起こされる復調後の復
調信号の信号点位相ずれを吸収するものである。
That is, in the demodulation device according to the present invention, at the demodulated signal point, the magnitude of the deviated phase of the demodulated signal is detected by the fluctuation of the amplitude from the normal signal point, and only the deviated phase amount is demodulated. The signal point of the signal is rotated in reverse. This absorbs the signal point phase shift of the demodulated signal after demodulation caused by the phase mismatch of the transmission carrier at the time of switching operation between the working line and the protection line.

【0019】[0019]

【発明の実施の形態】図1は本発明による復調装置の一
実施の形態を示すブロック図である。また、図2は図1
の実施の形態の動作を説明する図である。
FIG. 1 is a block diagram showing an embodiment of a demodulating device according to the present invention. 2 is shown in FIG.
FIG. 6 is a diagram for explaining the operation of the embodiment of FIG.

【0020】図1の復調装置は、図5の準同期検波方式
を用いた復調装置に、遅延(Delay)回路15,位
相検出器16及びEPS17を追加したものである。こ
のため、図5に含まれる構成要素については、必要が生
じない限り、特に説明しないことにする。
The demodulator of FIG. 1 is obtained by adding a delay circuit 15, a phase detector 16 and an EPS 17 to the demodulator using the quasi-coherent detection system of FIG. Therefore, the constituent elements included in FIG. 5 will not be described unless necessary.

【0021】遅延回路15及び位相検出器16は、EP
S11が出力するIch位相の復調信号S7aとQch
位相の復調信号S7bとをそれぞれ供給されている。ま
た、EPS17は、復調信号S7a及びS7bを所定時
間遅らせた復調信号S9a及びS9bを遅延回路15か
らそれぞれ供給され、復調信号S7a及び7bの位相誤
差S10を位相検出器16から供給されている。
The delay circuit 15 and the phase detector 16 are EP
Ich phase demodulated signal S7a and Qch output from S11
The phase demodulated signal S7b is supplied respectively. Further, the EPS 17 is supplied with the demodulation signals S9a and S9b obtained by delaying the demodulation signals S7a and S7b by a predetermined time from the delay circuit 15, and the phase error S10 of the demodulation signals S7a and 7b from the phase detector 16.

【0022】ここで、位相検出器16は、中間周波数信
号S1のオーバーヘッドビットから得られた,この復調
装置とは別系統の受信装置から切替操作信号S12を受
けると、正規の信号点位置(EPS11で位相回転が取
り除かれた時点の信号点位置)に対する復調信号S7の
位相ずれを検出し、余弦波値cosθ及び正弦波値si
nθ(θは、正規の信号点からの位相のずれ)を含む位
相誤差信号S10をEPS17に供給する。また、De
lay回路15は、位相検出器16が位相誤差信号S1
0を検出するために要する時間だけ復調信号S7a及び
S7bを遅延させた復調信号S9a及びS9bを出力す
る。これは、EPS17において上述の位相誤差信号S
10とのタイミングを合わせるためである。EPS17
は、位相検出器16から出力される位相誤差信号S10
を用いて復調信号S9a及びS9bとの複素演算による
復調信号S9a及びS9bの回転対称変換を行い、復調
信号S9a及びS9bを位相の変化方向θと逆方向に位
相をシフトし、正規の位相点で復調された復調信号S1
1a及びS11bを得る。
Here, when the phase detector 16 receives the switching operation signal S12 obtained from the overhead bit of the intermediate frequency signal S1, which is a system different from the demodulation system, the phase detector 16 receives the normal signal point position (EPS11). The phase shift of the demodulated signal S7 with respect to the signal point position at the time when the phase rotation is removed by
The phase error signal S10 including nθ (θ is the phase shift from the normal signal point) is supplied to the EPS 17. Also, De
In the lay circuit 15, the phase detector 16 detects the phase error signal S1.
Only the time required to detect the 0 and outputs a demodulated signal S7a and the demodulation signal was late cast the S7b S9a and S9b. This is the phase error signal S described above in EPS17.
This is to match the timing with 10. EPS17
Is the phase error signal S10 output from the phase detector 16.
Is used to perform rotational symmetry conversion of the demodulated signals S9a and S9b by complex operation with the demodulated signals S9a and S9b, and the demodulated signals S9a and S9b are phase-shifted in the direction opposite to the phase changing direction θ, and at the normal phase point. Demodulated demodulated signal S1
1a and S11b are obtained.

【0023】図3は図1の実施の形態に用いた位相検出
器16のブロック図である。以下、図3及び図2を参照
して本発明の特徴である位相シフト回路の動作について
説明する。
FIG. 3 is a block diagram of the phase detector 16 used in the embodiment of FIG. The operation of the phase shift circuit, which is a feature of the present invention, will be described below with reference to FIGS. 3 and 2.

【0024】位相検出器16は、EPS11から入力さ
れる復調信号S7a及びS7bを2の補数として回路を
構成している。位相検出器16は、ディジタル信号であ
る復調信号(Ich)S7a及び復調信号(Qch)S
7bのMSBとMSB以外のビットについて、排他的論
理和回路(EX−OR)18及び19によってそれぞれ
排他的論理和をとり、各chの振幅S31a及びS31
b(信号点配置の原点から、各chの信号点までの絶対
値)を得る(図2参照)。
The phase detector 16 constitutes a circuit using the demodulated signals S7a and S7b input from the EPS 11 as a two's complement. The phase detector 16 includes a demodulated signal (Ich) S7a and a demodulated signal (Qch) S that are digital signals.
The MSB of 7b and the bits other than the MSB are exclusively ORed by the exclusive OR circuits (EX-OR) 18 and 19, respectively, and the amplitudes S31a and S31 of each channel are obtained.
b (absolute value from the origin of the signal point arrangement to the signal point of each ch) is obtained (see FIG. 2).

【0025】ここで、現用回線と予備回線との切替が行
われて、EPS11における複素乗算による復調信号S
7a及びS7bの位相が、図2に示すように、正規の信
号点●印点から位相θだけ〇印点に変動していたとす
る。いま、位相変動した信号点のIch及びQchの各
振幅をそれぞれ同相振幅di及び直交相振幅dqとおく
と、各象限において位相が進んだ場合と位相が遅れた場
合の振幅はそれぞれ下記の式に表されるようになる。但
し、ここでは図2に示すように、正規の信号点における
各chの振幅を0.5としている。
Here, the working line and the protection line are switched, and the demodulated signal S by the complex multiplication in EPS11 is performed.
It is assumed that the phases of 7a and S7b have changed from the normal signal point ● mark to the ◯ mark point by the phase θ, as shown in FIG. Now, assuming that the Ich and Qch amplitudes of the phase-shifted signal point are respectively the in-phase amplitude di and the quadrature-phase amplitude dq, the amplitudes when the phase is advanced and when the phase is delayed in each quadrant are given by the following equations. Will be represented. However, here, as shown in FIG. 2, the amplitude of each channel at a regular signal point is set to 0.5.

【0026】 第1/第3象限 位相進み;di=(cosθ−sinθ)/2 ……(1a) dq=(cosθ+sinθ)/2 ……(1b) 位相遅れ;di=(cosθ+sinθ)/2 ……(2a) dq=(cosθ−sinθ)/2 ……(2b) 第2/第4象限 位相進み;di=(cosθ+sinθ)/2 ……(3a) dq=(cosθ−sinθ)/2 ……(3b) 位相遅れ;di=(cosθ−sinθ)/2 ……(4a) dq=(cosθ+sinθ)/2 ……(4b) 上式より、各象限の位相変動θに対するcosθ,si
nθの値は、下記のようになる。
Phase 1 / third quadrant Phase lead; di = (cos θ-sin θ) / 2 (1a) dq = (cos θ + sin θ) / 2 (1b) Phase delay; di = (cos θ + sin θ) / 2 (2a) dq = (cos θ-sin θ) / 2 (2b) Second / fourth quadrant phase lead; di = (cos θ + sin θ) / 2 (3a) dq = (cos θ-sin θ) / 2 ((a)) 3b) Phase delay; di = (cos θ-sin θ) / 2 (4a) dq = (cos θ + sin θ) / 2 (4b) From the above equation, cos θ, si for the phase fluctuation θ of each quadrant
The value of nθ is as follows.

【0027】 第1/第3象限 位相進み;cosθ=di+dq ……(5a) sinθ=−di+dq ……(5b) 位相遅れ;cosθ=di+dq ……(6a) sinθ=di−dq ……(6b) 第2/第4象限 位相進み;cosθ=di+dq ……(7a) sinθ=di−dq ……(7b) 位相遅れ;cosθ=di+dq ……(8a) sinθ=−di+dq ……(8b) 上式(5a)〜(8b)より、正規の信号点(●印点)
から位相がθずれた場合(〇印点)のcosθ及びsi
nθの値は、各chの振幅で表せることがわかる。つま
り、図3において、加算器20は、全ての場合(全ての
象限における位相進み/遅れ)のcosθを出力する。
Phase 1 / third quadrant Phase lead; cos θ = di + dq (5a) sin θ = −di + dq (5b) Phase lag; cos θ = di + dq (6a) sin θ = di-dq (6b) Second / fourth quadrant Phase lead; cos θ = di + dq (7a) sin θ = di−dq (7b) Phase delay; cos θ = di + dq (8a) sin θ = −di + dq (8b) Above equation (8b) From 5a) to (8b), the regular signal point (● mark)
When the phase is deviated by θ (circle point), cos θ and si
It can be seen that the value of nθ can be represented by the amplitude of each channel. That is, in FIG. 3, the adder 20 outputs cos θ in all cases (phase lead / lag in all quadrants).

【0028】コンパレータ(Comp)23は、EX−
OR18及び19の出力であるIchの振幅(同相振幅
di)S31aとQchの振幅と(直交相振幅dq)S
31bとの大きさを比較し、同相振幅di(S31a)
が直交相振幅dq(S31b)より大きい(第1/第3
象限の位相遅れ及び第2/第4象限の位相進み)場合は
論理値’1’、同相振幅diが直交相振幅dqより小さ
い(第1/第3象限の位相進み及び第2/第4象限の位
相遅れ)場合は論理値’0’の比較出力s32を出力す
る。比較出力s32は、セレクタ(SEL)24及び2
5の制御信号となる。
The comparator (Comp) 23 has an EX-
Amplitude (in-phase amplitude di) S31a of the outputs of OR18 and 19 and Qch amplitude (quadrature-phase amplitude dq) S
31b and the in-phase amplitude di (S31a)
Is larger than the quadrature amplitude dq (S31b) (first / third
In the case of the phase lag of the quadrant and the phase lead of the second / fourth quadrant, the logical value is “1” and the in-phase amplitude di is smaller than the quadrature amplitude dq (the phase lead of the first / third quadrant and the second / fourth quadrant). Phase delay of), the comparison output s32 of logical value "0" is output. The comparison output s32 is the selector (SEL) 24 and 2
5 control signal.

【0029】SEL24はIchの振幅S31a又はイ
ンバータ回路21による振幅S31aの反転信号を選択
出力する。比較出力s32が’1’の場合、SEL24
は振幅S31aを選択出力する。一方、比較出力s32
が0’の場合、SEL24は振幅S31aの反転信号を
選択出力する。また、SEL25はQchの振幅S31
b又はインバータ回路22による振幅S31bの反転信
号を選択出力する。比較出力s32が’1’の場合、S
EL25は振幅S31bの反転信号を選択出力する。一
方、比較出力s32が0’の場合、SEL25は振幅S
31bを選択出力する。
The SEL 24 selectively outputs an Ich amplitude S31a or an inverted signal of the amplitude S31a by the inverter circuit 21. When the comparison output s32 is "1", SEL24
Selects and outputs the amplitude S31a. On the other hand, the comparison output s32
Is 0 ', the SEL 24 selectively outputs the inverted signal of the amplitude S31a. In addition, SEL25 is the amplitude S31 of Qch.
b or the inverted signal of the amplitude S31b by the inverter circuit 22 is selectively output. When the comparison output s32 is "1", S
The EL 25 selectively outputs the inverted signal of the amplitude S31b. On the other hand, when the comparison output s32 is 0 ', the SEL 25 has the amplitude S
31b is selectively output.

【0030】SEL24の選択出力S33及びSEL2
5の選択出力S34は、それぞれ加算器26の加算入力
とされる。比較出力s32が’1’の場合の加算器26
からの加算出力S35は、振幅’di−dq’となり、
上式(6b)及び(7b)に示したsinθを出力す
る。一方、比較出力s32が’0’の場合の加算器26
からの加算出力S35は、振幅’−di+dq’とな
り、上式(5b)及び(8b)に示したsinθを出力
する。
Select outputs S33 and SEL2 of SEL24
The selection outputs S34 of 5 are input to the adder 26. Adder 26 when the comparison output s32 is "1"
The addition output S35 from becomes the amplitude'di-dq ',
The sin θ shown in the equations (6b) and (7b) is output. On the other hand, the adder 26 when the comparison output s32 is "0"
The addition output S35 from becomes the amplitude'-di + dq ', and outputs sin θ shown in the above equations (5b) and (8b).

【0031】ここで、回線の切替操作に関しては、実際
に現用/予備回線が切替えられる前及び切替完了後に、
切替操作が行われるという情報信号,つまり切替操作信
号S36が、このディジタル無線通信システムの送信系
から送信信号のオーバーヘッドビットに含まれるものと
する。位相検出器16は、受信系の復調装置とは別受信
装置から切替操作信号S12をセレクタ(SEL)27
及び28に供給される。
Here, regarding the line switching operation, before the actual / standby line is actually switched and after the switching is completed,
It is assumed that the information signal indicating that the switching operation is performed, that is, the switching operation signal S36 is included in the overhead bit of the transmission signal from the transmission system of this digital wireless communication system. The phase detector 16 selects a switching operation signal S12 from a receiving device different from the receiving demodulating device by a selector (SEL) 27.
And 28.

【0032】SEL27は、加算器20からの加算出力
S37又は定常値’1’を選択出力し、位相誤差信号1
0の一つS10aを生じる。加算出力S37はすべての
場合にcosθを出力している。SEL27は、切替操
作信号S12を受ける切替前後のみ上式(5a)に示し
たcosθを選択出力し、定常状態では定常値’1’を
選択出力する。一方、SEL28は、加算器26からの
加算出力S35又は定常値’1’を選択出力し、位相誤
差信号S10の別の一つS10bを生じる。そして、S
EL28は、切替操作信号S12を受ける切替前後のみ
上式(6b)に示したsinθを選択出力し、定常状態
では定常値’0’を選択出力する。この定常値’1/
0’の固定信号は、定常時に必要のないEPS17の位
相制御を行って、復調信号S11a及びS11bのBE
Rが劣化するのを防ぐために用いられる。
The SEL 27 selectively outputs the addition output S37 from the adder 20 or the steady value "1", and outputs the phase error signal 1
One S10a of 0 is generated. The addition output S37 outputs cos θ in all cases. The SEL 27 selectively outputs the cos θ shown in the above equation (5a) only before and after switching receiving the switching operation signal S12, and selectively outputs the steady value “1” in the steady state. On the other hand, the SEL 28 selectively outputs the addition output S35 from the adder 26 or the steady value "1" to generate another one S10b of the phase error signal S10. And S
The EL 28 selectively outputs sin θ shown in the above equation (6b) only before and after switching receiving the switching operation signal S12, and selectively outputs a steady value “0” in the steady state. This steady value '1 /
The fixed signal of 0'performs the BE of the demodulated signals S11a and S11b by performing the phase control of the EPS 17 which is not necessary in the steady state.
It is used to prevent R from deteriorating.

【0033】図4は図1の実施の形態に用いた無限移相
器(EPS)17のブロック図である。EPS17は、
上述したとおり、遅延回路(Delay)15から供給
された復調信号S9a及びS9bを位相検出器16から
出力される位相誤差信号S10(S10a及びS10
b)を用いて回転対称変換を行い、復調信号S9a及び
S9bを位相の変化方向θと逆方向に位相をシフトし、
正規の位相点で復調された復調信号S11a及びS11
bを得る回路である。
FIG. 4 is a block diagram of the infinite phase shifter (EPS) 17 used in the embodiment of FIG. EPS17 is
As described above, the demodulated signals S9a and S9b supplied from the delay circuit (Delay) 15 are output from the phase detector 16 as phase error signals S10 (S10a and S10).
b) is used to perform rotational symmetry conversion, and the demodulated signals S9a and S9b are phase-shifted in the direction opposite to the phase change direction θ,
Demodulated signals S11a and S11 demodulated at regular phase points
It is a circuit for obtaining b.

【0034】EPS17に供給される復調信号S9a及
びS9bはDelay15により適切な遅延を与えら
れ、EPS17において位相検出器16からの位相誤差
信号S10と位相制御のタイミングを合わすように補正
されている。復調信号S9aは乗算器29及び30の一
方の乗算入力端子にそれぞれ入力される。復調信号S9
bは乗算器31及び32の一方の乗算入力端子にそれぞ
れ入力される。また、乗算器29及び31の他方の乗算
入力端子には、位相誤差信号S10aがそれぞれ入力さ
れる。乗算器30及び32の他方の乗算入力端子には、
位相誤差信号S10bがそれぞれ入力される。乗算器2
9乃至32の各各は、2つの乗算入力端子に入力された
信号をそれぞれ乗算する。
The demodulated signals S9a and S9b supplied to the EPS 17 are given appropriate delays by the Delay 15 and are corrected in the EPS 17 so as to match the phase error signal S10 from the phase detector 16 with the timing of phase control. The demodulation signal S9a is input to one multiplication input terminal of each of the multipliers 29 and 30. Demodulation signal S9
b is input to one of the multiplication input terminals of the multipliers 31 and 32, respectively. The phase error signal S10a is input to the other multiplication input terminal of each of the multipliers 29 and 31. The other multiplication input terminals of the multipliers 30 and 32 are
The phase error signal S10b is input respectively. Multiplier 2
Each of 9 to 32 multiplies the signals input to the two multiplication input terminals, respectively.

【0035】乗算器29からの乗算出力S41aと乗算
器32からの乗算出力S41dとは、加算器33によっ
て加算され、Ichのデータ(Iout)である復調信
号S11aを生じる。また、乗算器30からの乗算出力
S41bと乗算器31からの乗算出力S41cとは、加
算器34によって加算され、Qchのデータ(Qou
t)である復調信号S11bを生じる。
The multiplication output S41a from the multiplier 29 and the multiplication output S41d from the multiplier 32 are added by the adder 33 to generate a demodulation signal S11a which is Ich data (Iout). Further, the multiplication output S41b from the multiplier 30 and the multiplication output S41c from the multiplier 31 are added by the adder 34, and Qch data (Qou) is added.
t) resulting in a demodulated signal S11b.

【0036】上述の回路構成において、現用系から予備
系への回線切替時の位相誤差信号S10は、cosθ
(S10aの場合)又はsinθ(S10bの場合)で
ある。従って、回線切替時のEPS17が出力する復調
信号S11a及びS11bは、乗算器29乃至32及び
加算器33及び34による演算から、下式のように表せ
る。但し、次式では、復調信号S9a及びS9bをそれ
ぞれIin及びQinで表している。
In the above circuit configuration, the phase error signal S10 at the time of line switching from the working system to the protection system is cos θ
(In the case of S10a) or sin θ (in the case of S10b). Therefore, the demodulated signals S11a and S11b output by the EPS 17 at the time of line switching can be expressed by the following equations from the calculation by the multipliers 29 to 32 and the adders 33 and 34. However, in the following equation, the demodulated signals S9a and S9b are represented by Iin and Qin, respectively.

【0037】 つまり、EPS17は、回線切替時における位相変化θ
に対して、復調信号S9a及びS9bと位相誤差信号S
10とで複素演算を行い、−θ位相をシフトする回転対
称変換を行い、位相変化を打ち消していることになる。
また、EPS17は、定常時には乗算器29乃至32の
各各に’1(S10aの場合)’又は’0(S10bの
場合)’の固定信号を乗算し、復調信号S9a及びS9
bが複素演算なしにそのまま復調信号S11a及びS1
1bとして出力されるように動作し、定常時の不要な制
御に伴うBER劣化を防いでいる。
[0037] That is, the EPS 17 changes the phase θ when switching lines.
With respect to the demodulated signals S9a and S9b and the phase error signal S
It means that the complex operation is performed with 10 and the rotational symmetry conversion for shifting the −θ phase is performed to cancel the phase change.
In the steady state, the EPS 17 multiplies each of the multipliers 29 to 32 by a fixed signal of "1 (in the case of S10a)" or "0 (in the case of S10b)", and demodulated signals S9a and S9.
b is the demodulated signals S11a and S1 as they are without complex calculation .
It operates so as to be output as 1b, and prevents BER deterioration due to unnecessary control in the steady state.

【0038】上述したとおり、本実施の形態による復調
装置は、現用系と予備系との間の送信搬送波の位相差に
より,復調後の信号点が現用系と予備系との切替時に位
相変化しても、EPS17によってその位相変化を逆方
向に位相シフトすることで、復調後の信号点が誤った信
号点付近に留まる時間を短くし、切替時の瞬間的なBE
R劣化を抑えることができる。
As described above, in the demodulator according to the present embodiment, the demodulated signal point changes in phase when the active system and the standby system are switched due to the phase difference of the transmission carrier wave between the active system and the standby system. However, the EPS 17 shifts the phase change in the opposite direction, thereby shortening the time that the demodulated signal point stays near the wrong signal point, and instantaneous BE at the time of switching.
R deterioration can be suppressed.

【0039】また、本実施の形態による復調装置は、図
1からも明らかなように,復調信号の位相制御をフィー
ドフォワード構成で行っているため、回線切替時等の急
峻な位相変化に対して位相制御を素早く追随させること
ができるという特長も有している。
Further, as is clear from FIG. 1, the demodulator according to the present embodiment performs the phase control of the demodulated signal by the feedforward configuration, so that it is possible to cope with a steep phase change at the time of line switching. It also has the feature that it can follow the phase control quickly.

【0040】[0040]

【発明の効果】以上説明したように本発明は、直交変調
された高周波数信号を準同期検波したうえ,同相及び直
交相のディジタル信号に変換し、前記同相及び直交相の
ディジタル信号の正規信号点からの位相ずれを検出し、
前記ディジタル信号の同相及び直交相と前記同相及び直
交相のディジタル信号の正規信号点からの位相ずれとを
複素演算して第一の復調信号を生じる復調装置におい
て、予備装置から現用装置への切替操作信号を受ける
と,前記第一の復調信号の同相信号及び直交相信号の各
各について正規の信号点からの位相誤差を検出する位相
検出手段と、前記第一の復調信号の同相信号及び直交相
信号と前記位相誤差の同相信号及び直交相信号との複素
演算をタイミングを合わせて行い,前記位相誤差を補正
した第2の復調信号を生じる第二の複素演算手段とを備
えるので、現用系と予備系との間の送信搬送波の位相差
により,復調後の信号点が切替時に位相変化した場合、
EPS17によってその位相変化を逆方向に位相シフト
することで、復調後の信号点が誤った信号点付近に留ま
る時間を短くし、切替時の瞬間的なBER劣化を抑える
ことができるという効果がある。
As described above, the present invention quasi-coherently detects a quadrature-modulated high frequency signal, converts the quadrature-modulated high-frequency signal into in-phase and quadrature-phase digital signals, and outputs a normal signal of the in-phase and quadrature-phase digital signals. Detects the phase shift from the point,
In a demodulation device that performs a complex operation of the in-phase and quadrature phase of the digital signal and the phase shift from the normal signal point of the in-phase and quadrature-phase digital signals to generate a first demodulation signal, switching from a standby device to an active device Phase detection means for detecting a phase error from a normal signal point for each of the in-phase signal and the quadrature-phase signal of the first demodulated signal when receiving the operation signal, and the in-phase signal of the first demodulated signal And a second complex operation means for performing a complex operation of the quadrature signal and the in-phase signal and the quadrature signal of the phase error at the same timing to generate the second demodulated signal in which the phase error is corrected. , If the phase of the demodulated signal point changes at the time of switching due to the phase difference of the transmission carrier between the active system and the standby system,
The EPS 17 shifts the phase change in the opposite direction, thereby shortening the time for which the demodulated signal point stays near the erroneous signal point and suppressing the instantaneous BER deterioration at the time of switching. .

【0041】また、この発明による復調装置は、復調信
号の位相制御をフィードフォワード構成で行っているた
め、回線切替時等の急峻な位相変化に対して位相制御を
素早く追随させることができるという効果も有する。
Further, since the demodulator according to the present invention controls the phase of the demodulated signal by the feedforward configuration, the effect that the phase control can quickly follow a steep phase change at the time of line switching or the like. Also has.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による復調装置の一実施の形態を示すブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of a demodulation device according to the present invention.

【図2】図1の実施の形態の動作を説明する図である。FIG. 2 is a diagram for explaining the operation of the embodiment of FIG.

【図3】図1の実施の形態に用いた位相検出器16のブ
ロック図である。
3 is a block diagram of a phase detector 16 used in the embodiment of FIG.

【図4】図1の実施の形態に用いた無限移相器(EP
S)17のブロック図である。
4 is an infinite phase shifter (EP used in the embodiment of FIG.
It is a block diagram of S) 17.

【図5】従来技術による復調装置のブロック図である。FIG. 5 is a block diagram of a demodulation device according to the prior art.

【符号の説明】[Explanation of symbols]

1,2 AGC増幅器 3 局部発振器 4,5 乗算器 6 π/2シフタ 7,8 低域通過フィルタ(LPF) 9,10 A/D変換器(A/D) 11 無限移相器(EPS) 12 位相検波器(PD) 13 低域通過フィルタ(LPF) 14 数値制御発振器(NCO) 15 遅延回路(Delay) 16 位相検出器 17 無限移相器(EPS) 18,19 排他的論理和回路(EX−OR) 20,26 加算器 21,22 インバータ回路 23 コンパレータ(Comp) 24,25,27,28 セレクタ(SEL) 29〜32 乗算器 33,34 加算器 1, 2 AGC amplifier 3 local oscillator 4,5 multiplier 6 π / 2 shifter 7,8 Low pass filter (LPF) 9,10 A / D converter (A / D) 11 Infinite phase shifter (EPS) 12 Phase detector (PD) 13 Low pass filter (LPF) 14 Numerically controlled oscillator (NCO) 15 Delay circuit (Delay) 16 Phase detector 17 Infinite Phase Shifter (EPS) 18, 19 Exclusive OR circuit (EX-OR) 20,26 adder 21,22 Inverter circuit 23 Comparator (Comp) 24, 25, 27, 28 Selector (SEL) 29-32 multiplier 33,34 adder

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直交変調された高周波数信号を準同期検
波したうえ,同相及び直交相のディジタル信号に変換す
る準同期検波手段と、前記同相及び直交相のディジタル
信号の正規信号点からの位相ずれを補正して第一の復調
信号を生じる第一の複素演算手段と、予備装置から現用
装置への切替操作信号を受けると,前記第一の復調信号
の同相信号及び直交相信号の各各について正規の信号点
からの位相誤差を検出する位相検出手段と、前記第一の
復調信号の同相信号及び直交相信号と前記位相誤差の同
相信号及び直交相信号との複素演算をタイミングを合わ
せて行い,前記位相誤差を補正した第2の復調信号を生
じる第二の複素演算手段とを備える復調装置において、
前記位相検出手段が、前記切替操作信号を受けた際に
は,前記位相誤差の正弦波成分及び余弦波成分を出力
し、前記切替操作信号を受ない場合には,論理値’1’
及び論理値’0’を前記第二の複素演算手段に出力する
ことを特徴とする復調装置。
1. A quasi-synchronous detection means for quasi-coherently detecting a quadrature-modulated high frequency signal and converting it into an in-phase and quadrature-phase digital signal, and a phase of the in-phase and quadrature-phase digital signals from a normal signal point. When the first complex arithmetic means for correcting the deviation to generate the first demodulation signal and the switching operation signal from the standby device to the working device are received, each of the in-phase signal and the quadrature-phase signal of the first demodulation signal is received. Phase detection means for detecting a phase error from a normal signal point for each, timing complex operation of the in-phase signal and the quadrature-phase signal of the first demodulation signal and the in-phase signal and the quadrature-phase signal of the phase error And a second complex operation means for generating a second demodulated signal with the phase error corrected ,
When the phase detection means receives the switching operation signal,
Outputs the sine and cosine wave components of the phase error
However, when the switching operation signal is not received, the logical value is "1".
And a logical value "0" to the second complex operation means .
【請求項2】 前記第一の複素演算手段が、前記第一の
復調信号の同相及び直交相の正規信号点からの位相ずれ
を検出する第一の位相検波器と、前記位相ずれに対応す
る正弦波信号及び余弦波信号を生じる数値制御発振器
と、前記第一の復調信号の同相信号及び直交相信号と前
記正弦波信号及び余弦波信号とを複素演算する第一の複
素演算器とを備えることを特徴とする請求項1記載の復
調装置。
2. The first complex computing means corresponds to the first phase detector for detecting a phase shift of the first demodulated signal from the in-phase and quadrature-phase normal signal points, and the phase shift. A numerically controlled oscillator that generates a sine wave signal and a cosine wave signal, and a first complex calculator that performs a complex operation on the in-phase signal and the quadrature phase signal of the first demodulation signal and the sine wave signal and the cosine wave signal. The demodulator according to claim 1, further comprising:
【請求項3】 前記第二の複素演算手段が、前記第一の
復調信号の同相信号及び直交相信号と前記位相検出手段
からの出力を供給され、 前記位相検出手段が前記切替操作信号を受けた際には,
前記第一の復調信号の同相信号及び直交相信号と前記位
相誤差の正弦波成分及び余弦波成分を複素演算し、 前記位相検出手段が前記切替操作信号を受ない場合に
は,前記第一の復調信号をそのまま出力することを特徴
とする請求項1記載の復調装置。
3. The second complex operation means is supplied with the in-phase signal and the quadrature-phase signal of the first demodulated signal and the output from the phase detection means, and the phase detection means outputs the switching operation signal. When I receive it,
When the in-phase signal and the quadrature-phase signal of the first demodulation signal and the sine wave component and the cosine wave component of the phase error are complexly calculated, and the phase detection means does not receive the switching operation signal, the first The demodulation device according to claim 1, wherein the demodulation signal of is output as it is.
【請求項4】 前記記第一の復調信号と前記位相誤差の
タイミングを合わせる手段が、前記第一の複素演算手段
と前記第二の複素演算手段との間に配置された遅延回路
であることを特徴とする請求項1記載の復調装置。
4. The delay circuit arranged between the first complex operation means and the second complex operation means, wherein the means for adjusting the timing of the first demodulated signal and the phase error is matched with each other. The demodulator according to claim 1, characterized in that
JP2000303424A 2000-10-03 2000-10-03 Demodulator Expired - Fee Related JP3518499B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000303424A JP3518499B2 (en) 2000-10-03 2000-10-03 Demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303424A JP3518499B2 (en) 2000-10-03 2000-10-03 Demodulator

Publications (2)

Publication Number Publication Date
JP2002111766A JP2002111766A (en) 2002-04-12
JP3518499B2 true JP3518499B2 (en) 2004-04-12

Family

ID=18784625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000303424A Expired - Fee Related JP3518499B2 (en) 2000-10-03 2000-10-03 Demodulator

Country Status (1)

Country Link
JP (1) JP3518499B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578926B2 (en) * 2004-10-12 2010-11-10 富士通セミコンダクター株式会社 Demodulator for phase modulation capable of DC offset calibration
JP2006237819A (en) 2005-02-23 2006-09-07 Nec Corp Demodulator and phase compensation method therefor
JP4926879B2 (en) * 2007-08-02 2012-05-09 日本無線株式会社 Relay device
US9184905B2 (en) 2011-03-25 2015-11-10 Nec Corporation Phase compensation receiver

Also Published As

Publication number Publication date
JP2002111766A (en) 2002-04-12

Similar Documents

Publication Publication Date Title
CN102598615B (en) The carrier recovery circuit of accurate coherent detection mode and demodulator circuit
EP1696624B1 (en) A demodulator and phase compensation method thereof
JPH1117762A (en) Demodulator provided with function for compensating interference between cross polarized waves
JPH07212421A (en) Afc circuit
US7133469B2 (en) Quadrature demodulator
JP5046114B2 (en) Multilevel QAM demodulator, demodulating method thereof, and radio communication system
US7031399B2 (en) Demodulator having automatic quadrature control function
US8396433B2 (en) Radio communication apparatus and DC offset adjustment method
JP2007174620A (en) Psk receiver, psk demodulating circuit, communication apparatus and psk receiving method
JP3206553B2 (en) Demodulator
JP3518499B2 (en) Demodulator
JPH11331291A (en) Automatic gain control method and demodulator provided with automatic gain control
JP3504800B2 (en) Quadrature demodulator
KR100457179B1 (en) Quadrature Demodulating Apparatus and its Method for Compensating Gain and Phase Imbalances between In-Phase and Quadrature-Phase Components
JP4967977B2 (en) Receiving apparatus and receiving method
JP3206581B2 (en) Demodulator
JP3413359B2 (en) QPSK demodulator
JP4438204B2 (en) Digital demodulator
JP4375032B2 (en) QAM transmission system and QAM receiver
JP2000244592A (en) Demodulator
JP4143619B2 (en) AFC control method, AFC circuit, and mobile communication device
JP3436303B2 (en) Demodulator with quasi-synchronous detection
JP5721173B2 (en) Demodulator and demodulation method
JP2003069660A (en) Demodulator
JPH02214245A (en) Quadruple-phase angle modulation wave delay detector

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees