JP3512331B2 - 半導体装置のプラスチックパッケージ - Google Patents
半導体装置のプラスチックパッケージInfo
- Publication number
- JP3512331B2 JP3512331B2 JP09028798A JP9028798A JP3512331B2 JP 3512331 B2 JP3512331 B2 JP 3512331B2 JP 09028798 A JP09028798 A JP 09028798A JP 9028798 A JP9028798 A JP 9028798A JP 3512331 B2 JP3512331 B2 JP 3512331B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- power supply
- layers
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを収
容する多層プラスチックパッケージに関し、特に、電源
用ボンディングパッドと電源プレーン層とを開口部の隔
壁で直接接続して電源のインダクタンス成分を小さくし
た多層プラスチックパッケージの新規な構造に関する。
容する多層プラスチックパッケージに関し、特に、電源
用ボンディングパッドと電源プレーン層とを開口部の隔
壁で直接接続して電源のインダクタンス成分を小さくし
た多層プラスチックパッケージの新規な構造に関する。
【０００２】
【従来の技術】多数の入出力端子が要求されるＬＳＩチ
ップを収容するパッケージとして、プラスチック・ピン
・グリッドアレイ・パッケージ（ＰＰＧＡ）やプラスチ
ック・ボール・グリッドアレイ・パッケージ（ＰＢＧ
Ａ）が普及しつつある。例えば、ＡＳＩＣ等の多数の入
出力端子を必要とする大型のＬＳＩチップは、外部端子
がグリッド状に配列されたパッケージに収容される。か
かるパッケージは、信号用の入出力端子に接続する為の
信号配線層に加えて、供給電源やグランド等の電源プレ
ーン層を設ける為に、多層構造を有する。
ップを収容するパッケージとして、プラスチック・ピン
・グリッドアレイ・パッケージ（ＰＰＧＡ）やプラスチ
ック・ボール・グリッドアレイ・パッケージ（ＰＢＧ
Ａ）が普及しつつある。例えば、ＡＳＩＣ等の多数の入
出力端子を必要とする大型のＬＳＩチップは、外部端子
がグリッド状に配列されたパッケージに収容される。か
かるパッケージは、信号用の入出力端子に接続する為の
信号配線層に加えて、供給電源やグランド等の電源プレ
ーン層を設ける為に、多層構造を有する。
【０００３】このような多層構造をもつＬＳＩ用のパッ
ケージとして、従来の複数のセラミック基板を積層した
パッケージに代えて、プリント基板と同様に、導電層が
形成された樹脂からなるコア層とそのコア層を接着する
樹脂かなるプリプレグ層とを積層したプラスチック・パ
ッケージが提案されている。
ケージとして、従来の複数のセラミック基板を積層した
パッケージに代えて、プリント基板と同様に、導電層が
形成された樹脂からなるコア層とそのコア層を接着する
樹脂かなるプリプレグ層とを積層したプラスチック・パ
ッケージが提案されている。
【０００４】近年のＬＳＩデバイスは、高周波数化、高
消費電力化の傾向にあり、そのチップを収容するパッケ
ージにおいて、それに対応した構造を有することが求め
られている。例えば、第１に、パッケージを多層化し、
電源プレーン層とグランドプレーン層を設け、大電流を
安定的に供給できるようにする。第２に、電源プレーン
層やグランド配線内のインダクタンスをできるだけ低く
する。第３に、信号配線層間に電源やグランドプレーン
層をはさみ、信号配線のインピーダンス整合された構造
にする。第４に、信号配線間にのクロストークを低減化
する。そして、第５に、電源やグランドの電位の変動を
できるだけ少なくする。
消費電力化の傾向にあり、そのチップを収容するパッケ
ージにおいて、それに対応した構造を有することが求め
られている。例えば、第１に、パッケージを多層化し、
電源プレーン層とグランドプレーン層を設け、大電流を
安定的に供給できるようにする。第２に、電源プレーン
層やグランド配線内のインダクタンスをできるだけ低く
する。第３に、信号配線層間に電源やグランドプレーン
層をはさみ、信号配線のインピーダンス整合された構造
にする。第４に、信号配線間にのクロストークを低減化
する。そして、第５に、電源やグランドの電位の変動を
できるだけ少なくする。
【０００５】上記の要求に応えるパッケージとして、グ
ランド用のボンディングパッドとグランドプレーン層と
を絶縁層の側壁に形成した側壁導電層で直接接続するこ
とが提案されている。
ランド用のボンディングパッドとグランドプレーン層と
を絶縁層の側壁に形成した側壁導電層で直接接続するこ
とが提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来提
案されたパッケージ構造では、供給電源とグランドの両
方の電源（本明細書では供給電源とグランドとをあわせ
て電源と称する。従って、しばしば供給電源を第１の電
源、グランドを第２の電源と称する。）に対してインダ
クタンスを低くすることはできない。
案されたパッケージ構造では、供給電源とグランドの両
方の電源（本明細書では供給電源とグランドとをあわせ
て電源と称する。従って、しばしば供給電源を第１の電
源、グランドを第２の電源と称する。）に対してインダ
クタンスを低くすることはできない。
【０００７】更に、近年におけるＬＳＩデバイスは、複
数種類の供給電源と、複数種類のグランドとを有する。
その場合、ＬＳＩチップを収容するパッケージにおいて
も、それらの複数の供給電源とグランドとを別々に独立
して設ける必要がある。その場合、多くの電源に対して
全てインダクタンスを低減化することは困難である。
数種類の供給電源と、複数種類のグランドとを有する。
その場合、ＬＳＩチップを収容するパッケージにおいて
も、それらの複数の供給電源とグランドとを別々に独立
して設ける必要がある。その場合、多くの電源に対して
全てインダクタンスを低減化することは困難である。
【０００８】また、側壁導電層を設けることにより、信
号用のボンディングパッドに接続されるボンディングワ
イヤとのショートの問題がある。更に、側壁導電層が形
成されることにより、ダイステージ上のダイス付け材が
側壁導電層とショートするという問題もある。
号用のボンディングパッドに接続されるボンディングワ
イヤとのショートの問題がある。更に、側壁導電層が形
成されることにより、ダイステージ上のダイス付け材が
側壁導電層とショートするという問題もある。
【０００９】そして、上記の多くの要件に十分応えるこ
とができるパッケージ構造は未だ提案されているとはい
えない。
とができるパッケージ構造は未だ提案されているとはい
えない。
【００１０】そこで、本発明の目的は、供給電源とグラ
ンドのいずれもインダクタンスを低減化させることがで
きるプラスチックパッケージを提供することにある。
ンドのいずれもインダクタンスを低減化させることがで
きるプラスチックパッケージを提供することにある。
【００１１】更に、本発明の目的は、複数種類の供給電
源、グランドのいずれもインダクタンスを低減化させる
ことができるプラスチックパッケージを提供することに
ある。
源、グランドのいずれもインダクタンスを低減化させる
ことができるプラスチックパッケージを提供することに
ある。
【００１２】更に、本発明の目的は、電源のインダクタ
ンス低減化の為の側壁導電層による、ショートの問題を
解決したプラスチックパッケージを提要することにあ
る。
ンス低減化の為の側壁導電層による、ショートの問題を
解決したプラスチックパッケージを提要することにあ
る。
【００１３】更に、本発明も目的は、信号配線のインピ
ーダンス整合を適切にとり、更に信号配線間のクロスト
ークを低減化したプラスチックパッケージを提供するこ
とにある。
ーダンス整合を適切にとり、更に信号配線間のクロスト
ークを低減化したプラスチックパッケージを提供するこ
とにある。
【００１４】
【課題を解決するための手段】上記の目的を達成する為
に、本発明は、多層プラスチックパッケージにおいて、
多段のボンディングパッド構成の場合は、それぞれの絶
縁層の開口部の側壁に側壁導電層を形成することで、電
気的に独立した複数の側壁導電層を提供することができ
る。更に、絶縁層が多層構造の場合は、プリプレグ層を
はさんだ絶縁層の側壁それぞれに側壁導電層を形成する
ことで、電気的に独立した複数の側壁導電層を提供する
ことができる。また、単層の絶縁層の場合でも、側壁導
電層を電気的に離間して形成することで、複数の側壁導
電層を提供することができる。本発明は、これらの構成
の側壁導電層を適宜組み合わせることで、多層プラスチ
ックパッケージにおいて、多数の側壁導電層を提供する
ことができる。従って、絶縁層の裏面側に形成された多
数の電源用のプレーン層を、絶縁層の表面側のボンディ
ングパッドなどの導電層に、側壁導電層を介して、それ
ぞれ独立して低インダクタンスで接続することができ
る。
に、本発明は、多層プラスチックパッケージにおいて、
多段のボンディングパッド構成の場合は、それぞれの絶
縁層の開口部の側壁に側壁導電層を形成することで、電
気的に独立した複数の側壁導電層を提供することができ
る。更に、絶縁層が多層構造の場合は、プリプレグ層を
はさんだ絶縁層の側壁それぞれに側壁導電層を形成する
ことで、電気的に独立した複数の側壁導電層を提供する
ことができる。また、単層の絶縁層の場合でも、側壁導
電層を電気的に離間して形成することで、複数の側壁導
電層を提供することができる。本発明は、これらの構成
の側壁導電層を適宜組み合わせることで、多層プラスチ
ックパッケージにおいて、多数の側壁導電層を提供する
ことができる。従って、絶縁層の裏面側に形成された多
数の電源用のプレーン層を、絶縁層の表面側のボンディ
ングパッドなどの導電層に、側壁導電層を介して、それ
ぞれ独立して低インダクタンスで接続することができ
る。
【００１５】更に、本発明の多層プラスチックパッケー
ジは、側壁導電層を被覆する絶縁性の被覆層を有する。
従って、側壁導電層とボンディングワイヤとが短絡する
ことが防止される。また、ＬＳＩチップを支持基板上に
ボンディングするダイス付け材料が側壁導電層あるいは
ボンディングワイヤと短絡することが防止される。
ジは、側壁導電層を被覆する絶縁性の被覆層を有する。
従って、側壁導電層とボンディングワイヤとが短絡する
ことが防止される。また、ＬＳＩチップを支持基板上に
ボンディングするダイス付け材料が側壁導電層あるいは
ボンディングワイヤと短絡することが防止される。
【００１６】
【００１７】上記の目的を達成する為に、本発明は、半
導体チップを収容するプラスチックパッケージにおい
て、前記半導体チップを収容する開口部を有し、更に、
前記開口部の周りの表面に形成された第１の電源用ボン
ディングパッドを含む複数のボンディングパッドと、裏
面に形成された前記第１の電源用プレーン層と、前記開
口部の側壁に形成され前記表面の第１の電源用ボンディ
ングパッドと前記裏面の第１の電源用プレーン層とを接
続する第１の側壁導電層とを有する第１の絶縁層と、前
記開口部を有し、前記第１の絶縁層に重ねて設けられる
第２の絶縁層と、前記開口部を有し、前記第２の絶縁層
に重ねて設けられ、表面および裏面に第２の電源用プレ
ーン層が形成され、前記開口部の側壁に形成され前記表
面および裏面の第２の電源用プレーン層を接続する第２
の側壁導電層を有する第３の絶縁層と、前記開口部に設
けられ、前記半導体チップが搭載される支持基板と、前
記第１および第２の電源用プレーン層にそれぞれ接続さ
れる電源用外部端子とを有し、前記第１の側壁導電層と
第２の側壁導電層との間にチップコンデンサが接続され
ていることを特徴とする。
導体チップを収容するプラスチックパッケージにおい
て、前記半導体チップを収容する開口部を有し、更に、
前記開口部の周りの表面に形成された第１の電源用ボン
ディングパッドを含む複数のボンディングパッドと、裏
面に形成された前記第１の電源用プレーン層と、前記開
口部の側壁に形成され前記表面の第１の電源用ボンディ
ングパッドと前記裏面の第１の電源用プレーン層とを接
続する第１の側壁導電層とを有する第１の絶縁層と、前
記開口部を有し、前記第１の絶縁層に重ねて設けられる
第２の絶縁層と、前記開口部を有し、前記第２の絶縁層
に重ねて設けられ、表面および裏面に第２の電源用プレ
ーン層が形成され、前記開口部の側壁に形成され前記表
面および裏面の第２の電源用プレーン層を接続する第２
の側壁導電層を有する第３の絶縁層と、前記開口部に設
けられ、前記半導体チップが搭載される支持基板と、前
記第１および第２の電源用プレーン層にそれぞれ接続さ
れる電源用外部端子とを有し、前記第１の側壁導電層と
第２の側壁導電層との間にチップコンデンサが接続され
ていることを特徴とする。
【００１８】上記の目的を達成する為に、本発明は、半
導体チップを収容するプラスチックパッケージにおい
て、前記半導体チップを収容する開口部を有し、更に、
前記開口部の周りの表面に形成された第１および第２の
電源用ボンディングパッドを含む複数のボンディングパ
ッドと、裏面に当該裏面全面に形成された電源プレーン
層を分割して互いに離間して形成された４つの電源用プ
レーン層と、前記開口部の側壁に前記開口部の角部で互
いに離間して形成された４つの側壁導電層と、前記４つ
の側壁導電層を有する絶縁層と、前記開口部に設けら
れ、前記半導体チップが搭載される支持基板と、前記４
つの電源用プレーン層にスルーホールを介してそれぞれ
接続される電源用外部端子とを有し、 前記表面の第１お
よび第２の電源用ボンディングパッドと前記裏面の４つ
の電源用プレーン層は、前記４つの側壁導電層を介して
接続されていることを特徴とする。
導体チップを収容するプラスチックパッケージにおい
て、前記半導体チップを収容する開口部を有し、更に、
前記開口部の周りの表面に形成された第１および第２の
電源用ボンディングパッドを含む複数のボンディングパ
ッドと、裏面に当該裏面全面に形成された電源プレーン
層を分割して互いに離間して形成された４つの電源用プ
レーン層と、前記開口部の側壁に前記開口部の角部で互
いに離間して形成された４つの側壁導電層と、前記４つ
の側壁導電層を有する絶縁層と、前記開口部に設けら
れ、前記半導体チップが搭載される支持基板と、前記４
つの電源用プレーン層にスルーホールを介してそれぞれ
接続される電源用外部端子とを有し、 前記表面の第１お
よび第２の電源用ボンディングパッドと前記裏面の４つ
の電源用プレーン層は、前記４つの側壁導電層を介して
接続されていることを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に従って説明する。しかしながら、本発明の技術
的範囲がその実施の形態に限定されるものではない。
て図面に従って説明する。しかしながら、本発明の技術
的範囲がその実施の形態に限定されるものではない。
【００２０】図１は、第１の実施の形態例の多層プラス
チックパッケージの部分断面図である。図１には、ＬＳ
Ｉチップ１０から左半分の断面図が示される。多層プラ
スチックパッケージは、ＬＳＩチップ１０を搭載する支
持基板１２が、開口部を有する多層プラスチック基板１
６に接着剤１４により取り付けられた構造を有する。こ
の多層プラスチック基板１６は、例えばエポキシ樹脂等
の絶縁層１６１〜１６６が積層された構造である。そし
て、それらの絶縁層間及び表面に、導電層１７１〜１７
７が形成される。また、多層プラスチック基板１６に
は、複数のスルーホール３０が形成され、表面のスルー
ホール３０に対応する位置に導電体ボールからなる外部
端子２２，２４，２６，２８が形成される。或いは、外
部端子は、導電体のピンの場合もある。
チックパッケージの部分断面図である。図１には、ＬＳ
Ｉチップ１０から左半分の断面図が示される。多層プラ
スチックパッケージは、ＬＳＩチップ１０を搭載する支
持基板１２が、開口部を有する多層プラスチック基板１
６に接着剤１４により取り付けられた構造を有する。こ
の多層プラスチック基板１６は、例えばエポキシ樹脂等
の絶縁層１６１〜１６６が積層された構造である。そし
て、それらの絶縁層間及び表面に、導電層１７１〜１７
７が形成される。また、多層プラスチック基板１６に
は、複数のスルーホール３０が形成され、表面のスルー
ホール３０に対応する位置に導電体ボールからなる外部
端子２２，２４，２６，２８が形成される。或いは、外
部端子は、導電体のピンの場合もある。
【００２１】多層プラスチック基板１６は、例えば、プ
リント基板と同様の構造である。即ち、エポキシ樹脂か
らなり両面に導電層が形成された複数のコア層（絶縁
層）が、同様にエポキシ樹脂からなるプリプレグ層（絶
縁層）で接着され、スルーホールが形成され、内部の導
電層が多層基板の表面に導出される構造である。図１に
示された多層プラスチック基板１６の例で説明すると、
片面に導電層１７１が形成されたコア層とプリプレグ層
とからなる絶縁層１６１と、両面に導電層１７２，１７
３が形成されたコア層１６２と、プリプレグ層１６３
と、両面に導電層１７４，１７５が形成されたコア層１
６４と、プリプレグ層１６５と、更に、両面に導電層１
７６，１７７が形成されたコア層１６６が重ねられ、接
着されている。そして、その多層基板１６を貫通するス
ルーホール３０が形成される。
リント基板と同様の構造である。即ち、エポキシ樹脂か
らなり両面に導電層が形成された複数のコア層（絶縁
層）が、同様にエポキシ樹脂からなるプリプレグ層（絶
縁層）で接着され、スルーホールが形成され、内部の導
電層が多層基板の表面に導出される構造である。図１に
示された多層プラスチック基板１６の例で説明すると、
片面に導電層１７１が形成されたコア層とプリプレグ層
とからなる絶縁層１６１と、両面に導電層１７２，１７
３が形成されたコア層１６２と、プリプレグ層１６３
と、両面に導電層１７４，１７５が形成されたコア層１
６４と、プリプレグ層１６５と、更に、両面に導電層１
７６，１７７が形成されたコア層１６６が重ねられ、接
着されている。そして、その多層基板１６を貫通するス
ルーホール３０が形成される。
【００２２】図１の例では、導電層１７１，１７２は、
グランド用のプレーン層であり、導電層１７４，１７６
は、供給電源ＶDD用のプレーン層である。プレーン層と
は、コア層である絶縁層１６１，１６２，１６４，１６
６の裏面全面に形成された面積が大きい導電層である。
但し、このプレーン層は、接続されるものを除いて、ス
ルーホール３０が形成される領域には形成されていな
い。また、導電層１７３，１７５は、主に複数の信号配
線が形成される。上記の例に示される通り、基本的に、
信号配線の導電層の間には、供給電源やグランド電源の
電源用のプレーン層が形成される。その結果、上下の信
号配線間のクロストークが防止され、また、例えば５０
オームのインピーダンス整合された信号配線構造とな
る。
グランド用のプレーン層であり、導電層１７４，１７６
は、供給電源ＶDD用のプレーン層である。プレーン層と
は、コア層である絶縁層１６１，１６２，１６４，１６
６の裏面全面に形成された面積が大きい導電層である。
但し、このプレーン層は、接続されるものを除いて、ス
ルーホール３０が形成される領域には形成されていな
い。また、導電層１７３，１７５は、主に複数の信号配
線が形成される。上記の例に示される通り、基本的に、
信号配線の導電層の間には、供給電源やグランド電源の
電源用のプレーン層が形成される。その結果、上下の信
号配線間のクロストークが防止され、また、例えば５０
オームのインピーダンス整合された信号配線構造とな
る。
【００２３】絶縁層１６２，１６１には、中央（紙面の
右端）に開口部が形成される。また、絶縁層１６３，１
６４には、それよりも大きな開口部が形成され、更に、
絶縁層１６５，１６６には、更に大きな開口部が形成さ
れる。その結果、コア層１６２の開口部の周囲には、ボ
ンディングパッド３２が形成される領域３３が、コア層
１６４の開口部の周囲には、同様にボンディングパッド
３６が形成される領域３８がそれぞれ形成され、２段の
ボンディングパッド構造となる。これらのボンディング
パッド３２，３６は、それぞれボンディングワイヤ１８
により、ＬＳＩチップ１０に接続される。そして、開口
部により形成されるチップ収容部は、樹脂２０により封
止される。
右端）に開口部が形成される。また、絶縁層１６３，１
６４には、それよりも大きな開口部が形成され、更に、
絶縁層１６５，１６６には、更に大きな開口部が形成さ
れる。その結果、コア層１６２の開口部の周囲には、ボ
ンディングパッド３２が形成される領域３３が、コア層
１６４の開口部の周囲には、同様にボンディングパッド
３６が形成される領域３８がそれぞれ形成され、２段の
ボンディングパッド構造となる。これらのボンディング
パッド３２，３６は、それぞれボンディングワイヤ１８
により、ＬＳＩチップ１０に接続される。そして、開口
部により形成されるチップ収容部は、樹脂２０により封
止される。
【００２４】本実施の形態例の特徴的な点は、ボンディ
ングパッドが形成される領域を２段構造とし、それぞれ
のコア層１６２，１６４の側壁に、表面側の電源用のボ
ンディングパッドと裏面の電源用プレーン層１７２，１
７４とを接続する側壁導電層３４，３７が形成されるこ
とにある。
ングパッドが形成される領域を２段構造とし、それぞれ
のコア層１６２，１６４の側壁に、表面側の電源用のボ
ンディングパッドと裏面の電源用プレーン層１７２，１
７４とを接続する側壁導電層３４，３７が形成されるこ
とにある。
【００２５】即ち、コア層１６２の表面側には、信号配
線に加えて、信号用ボンディングパッドとグランド電源
用ボンディングパッド３２が形成され、裏面側には、グ
ランド電源用プレーン層１７２が形成される。そして、
そのコア層の側壁に形成された側壁導電層３４により、
グランド電源用ボンディングパッド３４とグランド電源
用プレーン層１７２とが接続される。また、グランド用
プレーン層１７２は、スルーホールを経由して、グラン
ド用外部端子２８に接続される。従って、グランドＧＮ
Ｄは、外部端子２８−スルーホール３０−グランド用プ
レーン層１７２−側壁導電層３４−グランド用ボンディ
ングパッド３２−ボンディングワイヤ１８の経路でＬＳ
Ｉチップ１０に供給される。
線に加えて、信号用ボンディングパッドとグランド電源
用ボンディングパッド３２が形成され、裏面側には、グ
ランド電源用プレーン層１７２が形成される。そして、
そのコア層の側壁に形成された側壁導電層３４により、
グランド電源用ボンディングパッド３４とグランド電源
用プレーン層１７２とが接続される。また、グランド用
プレーン層１７２は、スルーホールを経由して、グラン
ド用外部端子２８に接続される。従って、グランドＧＮ
Ｄは、外部端子２８−スルーホール３０−グランド用プ
レーン層１７２−側壁導電層３４−グランド用ボンディ
ングパッド３２−ボンディングワイヤ１８の経路でＬＳ
Ｉチップ１０に供給される。
【００２６】同様に、コア層１６４の表面側には、信号
配線に加えて、信号用ボンディングパッドとグランド電
源用ボンディングパッド３６が形成され、裏面側には、
供給電源用プレーン層１７４が形成される。そして、そ
のコア層の側壁に形成された側壁導電層３７により、供
給電源用ボンディングパッド３６と供給電源用プレーン
層１７４とが接続される。また、電源用プレーン層１７
４は、スルーホールを経由して、電源用外部端子２６に
接続される。従って、供給電源ＶDDは、外部端子２６−
スルーホール３０−電源用プレーン層１７４−側壁導電
層３７−電源用ボンディングパッド３６−ボンディング
ワイヤ１８の経路でＬＳＩチップ１０に供給される。
配線に加えて、信号用ボンディングパッドとグランド電
源用ボンディングパッド３６が形成され、裏面側には、
供給電源用プレーン層１７４が形成される。そして、そ
のコア層の側壁に形成された側壁導電層３７により、供
給電源用ボンディングパッド３６と供給電源用プレーン
層１７４とが接続される。また、電源用プレーン層１７
４は、スルーホールを経由して、電源用外部端子２６に
接続される。従って、供給電源ＶDDは、外部端子２６−
スルーホール３０−電源用プレーン層１７４−側壁導電
層３７−電源用ボンディングパッド３６−ボンディング
ワイヤ１８の経路でＬＳＩチップ１０に供給される。
【００２７】上記の構造によれば、グランドＧＮＤと電
源ＶDDの両方が、スルーホール３０からボンディングパ
ッドまでプレーン層１７２，１７４と側壁導電層３４，
３７を介して接続される。プレーン層及び側壁導電層
は、共に十分な面積を有するので、通常の配線構造に比
べるとインダクタンス成分は低い。
源ＶDDの両方が、スルーホール３０からボンディングパ
ッドまでプレーン層１７２，１７４と側壁導電層３４，
３７を介して接続される。プレーン層及び側壁導電層
は、共に十分な面積を有するので、通常の配線構造に比
べるとインダクタンス成分は低い。
【００２８】図２は、図１の絶縁層であるコア層１６２
の表面側の導電層１７３の例を示す平面図である。図２
には、コア層１６２の４分の１の領域が示される。図
中、開口部４０の一部が示される。そして、その開口部
４０の側壁には、側壁導電層３４が形成される。また、
開口部４０の周囲には、複数のボンディングパッド３２
が形成される。ボンディングパッドには、グランド用の
ボンディングパッド３２Ａと、信号用のボンディングパ
ッド３２Ｂが含まれる。グランド用ボンディングパッド
３２Ａは、複数形成され、それぞれ開口部４０側に延長
され側壁導電層３４に接続される。また、信号用ボンデ
ィングパッド３２Ｂは、それぞれ開口部４０とは反対側
に導出され、図中丸形状で示されたスルーホールに接続
される。コア層１６４の表面の導電層の構造も、開口部
の形状が大きいことを除いて、図２と同様である。
の表面側の導電層１７３の例を示す平面図である。図２
には、コア層１６２の４分の１の領域が示される。図
中、開口部４０の一部が示される。そして、その開口部
４０の側壁には、側壁導電層３４が形成される。また、
開口部４０の周囲には、複数のボンディングパッド３２
が形成される。ボンディングパッドには、グランド用の
ボンディングパッド３２Ａと、信号用のボンディングパ
ッド３２Ｂが含まれる。グランド用ボンディングパッド
３２Ａは、複数形成され、それぞれ開口部４０側に延長
され側壁導電層３４に接続される。また、信号用ボンデ
ィングパッド３２Ｂは、それぞれ開口部４０とは反対側
に導出され、図中丸形状で示されたスルーホールに接続
される。コア層１６４の表面の導電層の構造も、開口部
の形状が大きいことを除いて、図２と同様である。
【００２９】図１に示される通り、電源用プレーン層１
７４に接続される側壁導電層３７は、プリプレグ層１６
３の存在により、導電層１７３と電気的に絶縁される。
また、グランド用プレーン層１７２に接続される側壁導
電層３４は、絶縁層１６１の存在により、ダイステージ
を構成する金属からなる支持基板１２と電気的に絶縁さ
れる。そして、両方のプレーン層１７２，１７４をいず
れも側壁導電層３４，３７によりボンディングパッドに
接続したことで、低インダクタンスにすることができ
る。
７４に接続される側壁導電層３７は、プリプレグ層１６
３の存在により、導電層１７３と電気的に絶縁される。
また、グランド用プレーン層１７２に接続される側壁導
電層３４は、絶縁層１６１の存在により、ダイステージ
を構成する金属からなる支持基板１２と電気的に絶縁さ
れる。そして、両方のプレーン層１７２，１７４をいず
れも側壁導電層３４，３７によりボンディングパッドに
接続したことで、低インダクタンスにすることができ
る。
【００３０】以上の通り、ボンディングパッド領域が多
段構造になる場合、それに伴い絶縁層の開口部も複数と
なる。従って、それぞれの開口部の側壁領域を利用し
て、メッキ法により形成される側壁導電層を形成し、複
数のプレーン層に対して絶縁層表面のボンディングパッ
ドとの直接接続手段を提供することが可能なる。
段構造になる場合、それに伴い絶縁層の開口部も複数と
なる。従って、それぞれの開口部の側壁領域を利用し
て、メッキ法により形成される側壁導電層を形成し、複
数のプレーン層に対して絶縁層表面のボンディングパッ
ドとの直接接続手段を提供することが可能なる。
【００３１】図３は、第２の実施の形態例の多層プラス
チックパッケージの部分断面図である。図３のパッケー
ジは、ＬＳＩチップ１０が搭載される支持基板１２が多
層基板１６に接続される。多層基板１６は、４枚のコア
層である絶縁層１９１，１９３，１９５，１９７とそれ
らの間を接着するプリプレグ層である絶縁層１９２，１
９４，１９６とが積層される。それぞれのコア層１９１
〜１９７には、表面側と裏面側に導電層１８１〜１８８
が形成される。
チックパッケージの部分断面図である。図３のパッケー
ジは、ＬＳＩチップ１０が搭載される支持基板１２が多
層基板１６に接続される。多層基板１６は、４枚のコア
層である絶縁層１９１，１９３，１９５，１９７とそれ
らの間を接着するプリプレグ層である絶縁層１９２，１
９４，１９６とが積層される。それぞれのコア層１９１
〜１９７には、表面側と裏面側に導電層１８１〜１８８
が形成される。
【００３２】図３の例では、導電層１８１，１８２は、
電源ＶDD用のプレーン層であり、この２つのプレーン層
は、ＬＳＩチップ１０が収容される開口部の側壁に形成
されたメッキ層の側壁導電層３７により接続される。ま
た、導電層１８３は、グランドＧＮＤ用のプレーン層で
あり、グランド用のボンディングパッド３２Ａと側壁導
電層３４により接続される。導電層１８４は、ボンディ
ングパッド３２Ａに加えて、複数の信号配線が形成され
る。即ち、導電層１８４は、図２の平面図の如き構成と
なる。導電層１８５はグランドＧＮＤ用プレーン層であ
り、導電層１８６は複数の信号配線を有する。そして、
導電層１８７は電源ＶDD用プレーン層であり、最上層の
導電層１８８は、外部端子用の導電パターン層である。
電源ＶDD用のプレーン層であり、この２つのプレーン層
は、ＬＳＩチップ１０が収容される開口部の側壁に形成
されたメッキ層の側壁導電層３７により接続される。ま
た、導電層１８３は、グランドＧＮＤ用のプレーン層で
あり、グランド用のボンディングパッド３２Ａと側壁導
電層３４により接続される。導電層１８４は、ボンディ
ングパッド３２Ａに加えて、複数の信号配線が形成され
る。即ち、導電層１８４は、図２の平面図の如き構成と
なる。導電層１８５はグランドＧＮＤ用プレーン層であ
り、導電層１８６は複数の信号配線を有する。そして、
導電層１８７は電源ＶDD用プレーン層であり、最上層の
導電層１８８は、外部端子用の導電パターン層である。
【００３３】外部端子２６は、スルーホール３０を介し
て電源用プレーン層１８１，１８２，１８７に接続され
る電源用ボール端子であり、外部端子２８は、スルーホ
ール３０を介してグランド用プレーン層１８３，１８５
に接続されるグランド用ボール端子である。信号用ボン
ディングパッド３５Ｂやグランド用ボンディングパッド
３２Ａは、ボンディングワイヤ１８を介してチップ１０
に接続される。そして、図示しないが、図１に示される
様に、樹脂によりチップ１０とワイヤ１８とは封止され
る。
て電源用プレーン層１８１，１８２，１８７に接続され
る電源用ボール端子であり、外部端子２８は、スルーホ
ール３０を介してグランド用プレーン層１８３，１８５
に接続されるグランド用ボール端子である。信号用ボン
ディングパッド３５Ｂやグランド用ボンディングパッド
３２Ａは、ボンディングワイヤ１８を介してチップ１０
に接続される。そして、図示しないが、図１に示される
様に、樹脂によりチップ１０とワイヤ１８とは封止され
る。
【００３４】本実施の形態例で特徴的な点は、複数のコ
ア層である絶縁層１９１，１９３を積層する場合であっ
て、同じ開口部が形成される場合に、その複数のコア層
１９１，１９３の開口部の側壁に、それぞれ電気的に離
間した側壁導電層３４，３７を形成することで、複数種
類の電源プレーン層を表面側の導電層と低インダクタン
スで接続することが可能になる。即ち、コア層１９１の
側壁導電層３７とコア層１９３の側壁導電層３４とは、
プリプレグ層１９２の存在により、電気的に絶縁され
る。この様に、コア層が複数積層される構造において
は、それぞれのコア層に側壁導電層を形成することで、
電気的に絶縁された複数の側壁導電層を提供することが
できる。従って、大規模ＬＳＩチップにおいて、複数種
類の電源プレーン層が必要になる場合に、かかる複数の
側壁導電層が有効に利用される。
ア層である絶縁層１９１，１９３を積層する場合であっ
て、同じ開口部が形成される場合に、その複数のコア層
１９１，１９３の開口部の側壁に、それぞれ電気的に離
間した側壁導電層３４，３７を形成することで、複数種
類の電源プレーン層を表面側の導電層と低インダクタン
スで接続することが可能になる。即ち、コア層１９１の
側壁導電層３７とコア層１９３の側壁導電層３４とは、
プリプレグ層１９２の存在により、電気的に絶縁され
る。この様に、コア層が複数積層される構造において
は、それぞれのコア層に側壁導電層を形成することで、
電気的に絶縁された複数の側壁導電層を提供することが
できる。従って、大規模ＬＳＩチップにおいて、複数種
類の電源プレーン層が必要になる場合に、かかる複数の
側壁導電層が有効に利用される。
【００３５】図３において、図１と同様に、上段のボン
ディングパッド３５Ｂの領域に形成される別の電源用ボ
ンディングパッドに対して、コア層１９５の側壁に側壁
導電層を形成して、プレーン層１８５と接続することも
可能である。
ディングパッド３５Ｂの領域に形成される別の電源用ボ
ンディングパッドに対して、コア層１９５の側壁に側壁
導電層を形成して、プレーン層１８５と接続することも
可能である。
【００３６】図３に示された実施の形態例では、２つの
側壁導電層３４，３７間に、チップコンデンサ５０，５
２を接続して、大電流が消費される時の電源とグランド
間の電位の変動を吸収する構成とすることも可能にな
る。図３に示される通り、チップコンデンサ５０，５２
を搭載する為の特別の領域を、支持基板１２に設ける必
要がない。
側壁導電層３４，３７間に、チップコンデンサ５０，５
２を接続して、大電流が消費される時の電源とグランド
間の電位の変動を吸収する構成とすることも可能にな
る。図３に示される通り、チップコンデンサ５０，５２
を搭載する為の特別の領域を、支持基板１２に設ける必
要がない。
【００３７】図４は、第３の実施の形態例のコア層１９
３の裏面の平面図である。第３の実施の形態例の断面構
造は、例えば図３と同等である。但し、コア層１９３の
裏面側の導電層１８３が、複数のプレーン層１８３Ａ〜
１８３Ｄに分割される。更に、コア層１９３の開口部４
０の側壁には、４つの分割された側壁導電層３４Ａ〜３
４Ｄが形成される。そして、図示しない４つの電源用ボ
ンディングパッド３２Ａと、裏面の４つのプレーン層１
８３Ａ〜１８３Ｄとが、側壁導電層３４Ａ〜３４Ｄによ
りそれぞれ接続される。
３の裏面の平面図である。第３の実施の形態例の断面構
造は、例えば図３と同等である。但し、コア層１９３の
裏面側の導電層１８３が、複数のプレーン層１８３Ａ〜
１８３Ｄに分割される。更に、コア層１９３の開口部４
０の側壁には、４つの分割された側壁導電層３４Ａ〜３
４Ｄが形成される。そして、図示しない４つの電源用ボ
ンディングパッド３２Ａと、裏面の４つのプレーン層１
８３Ａ〜１８３Ｄとが、側壁導電層３４Ａ〜３４Ｄによ
りそれぞれ接続される。
【００３８】開口部４０の側壁導電層３４Ａ〜３４Ｄ
は、開口部４０の４つの角部に形成された窪み部６０に
より電気的に絶縁される。即ち、本実施の形態例では、
１つのコア層に対して、その側壁に電気的に絶縁された
複数の側壁導電層を形成することで、裏面側に形成され
た複数の電気的に絶縁されたプレーン層を、表面のボン
ディングパッドに低インダクタンスの側壁導電層で接続
させることができる。
は、開口部４０の４つの角部に形成された窪み部６０に
より電気的に絶縁される。即ち、本実施の形態例では、
１つのコア層に対して、その側壁に電気的に絶縁された
複数の側壁導電層を形成することで、裏面側に形成され
た複数の電気的に絶縁されたプレーン層を、表面のボン
ディングパッドに低インダクタンスの側壁導電層で接続
させることができる。
【００３９】後述する通り、絶縁層であるコア層の側壁
に側壁導電層を形成する方法では、一旦コア層の表面、
裏面、及び側壁に無電界メッキ法によりメッキ層を形成
し、その後、開口部を適宜マスクして表面と裏面及び開
口部以外の側壁の部分のメッキ層を除去する。従って、
開口部の側壁に形成された一体のメッキ層を分離する為
に、最後に、コア層を打ち抜きして、窪み部６０を形成
して、側壁導電層を分離することが有効な方法である。
に側壁導電層を形成する方法では、一旦コア層の表面、
裏面、及び側壁に無電界メッキ法によりメッキ層を形成
し、その後、開口部を適宜マスクして表面と裏面及び開
口部以外の側壁の部分のメッキ層を除去する。従って、
開口部の側壁に形成された一体のメッキ層を分離する為
に、最後に、コア層を打ち抜きして、窪み部６０を形成
して、側壁導電層を分離することが有効な方法である。
【００４０】図４に示されるプレーン層１８３Ａ〜１８
３Ｄは、それぞれ電気的に分離され、それぞれが台形形
状をなす。また、図中の白丸は、これらのプレーン層１
８３と接続されないスルーホールを示す。そして、図中
に、プレーン層１８３内に薄く示される黒丸３０Ａ〜３
０Ｄが、それぞれのプレーン層１８３Ａ〜１８３Ｄに接
続される。これらのプレーン層は、全てグランドあるい
は電源用のプレーン層として利用される。或いは、これ
らのプレーン層の一部がグランド用プレーン層として、
残りの一部が電源用プレーン層として利用されてもよ
い。
３Ｄは、それぞれ電気的に分離され、それぞれが台形形
状をなす。また、図中の白丸は、これらのプレーン層１
８３と接続されないスルーホールを示す。そして、図中
に、プレーン層１８３内に薄く示される黒丸３０Ａ〜３
０Ｄが、それぞれのプレーン層１８３Ａ〜１８３Ｄに接
続される。これらのプレーン層は、全てグランドあるい
は電源用のプレーン層として利用される。或いは、これ
らのプレーン層の一部がグランド用プレーン層として、
残りの一部が電源用プレーン層として利用されてもよ
い。
【００４１】上記の第１、第２及び第３の実施の形態例
から明らかな通り、本発明は、大規模なＬＳＩチップを
収容するパッケージには、複数種類の電源プレーン層
（複数の電源ＶDDと複数のグランドＧＮＤ）が要求され
る場合に、それらのプレーン層と表面側のボンディング
パッドや別のプレーン層と接続する為の複数の側壁導電
層の構造を提供する。即ち、本発明が提供する側壁導電
層は、第１に、多段のボンディングパッド構造の場合に
それぞれのコア層の側壁に形成される側壁導電層、第２
に、多層のコア層が積層される場合にそれぞれのコア層
の側壁に形成されコア層の間のプリプレグ層により離間
される側壁導電層、そして、第３に、単層のコア層の側
壁に離間して形成される複数の側壁導電層である。これ
らの構造を適宜組み合わせることにより、より多くの種
類のプレーン層を、全て低インダクタンスの側壁導電層
を介して表面の導電層に接続することが可能になる。
から明らかな通り、本発明は、大規模なＬＳＩチップを
収容するパッケージには、複数種類の電源プレーン層
（複数の電源ＶDDと複数のグランドＧＮＤ）が要求され
る場合に、それらのプレーン層と表面側のボンディング
パッドや別のプレーン層と接続する為の複数の側壁導電
層の構造を提供する。即ち、本発明が提供する側壁導電
層は、第１に、多段のボンディングパッド構造の場合に
それぞれのコア層の側壁に形成される側壁導電層、第２
に、多層のコア層が積層される場合にそれぞれのコア層
の側壁に形成されコア層の間のプリプレグ層により離間
される側壁導電層、そして、第３に、単層のコア層の側
壁に離間して形成される複数の側壁導電層である。これ
らの構造を適宜組み合わせることにより、より多くの種
類のプレーン層を、全て低インダクタンスの側壁導電層
を介して表面の導電層に接続することが可能になる。
【００４２】図５は、第４の実施の形態例を示すパッケ
ージの一部断面図である。第４の実施の形態例は、図２
の平面図も参照して説明される。図５に示された例は、
絶縁層であるコア層２０１，２０３，２０５がプリプレ
グ層２０２，２０４により接着された多層構造である。
それぞれのコア層には、導電層２１０〜２１５が形成さ
れる。図５の例では、導電層２１０がグランドＧＮＤ用
プレーン層、導電層２１１が、信号配線とグランド配線
を有する層、導電層２１２が電源ＶDD用プレーン層、導
電層２１３が信号配線と電源配線を有する層、導電層２
１４は電源用プレーン層、そして、導電層２１５が外部
端子用導電層である。
ージの一部断面図である。第４の実施の形態例は、図２
の平面図も参照して説明される。図５に示された例は、
絶縁層であるコア層２０１，２０３，２０５がプリプレ
グ層２０２，２０４により接着された多層構造である。
それぞれのコア層には、導電層２１０〜２１５が形成さ
れる。図５の例では、導電層２１０がグランドＧＮＤ用
プレーン層、導電層２１１が、信号配線とグランド配線
を有する層、導電層２１２が電源ＶDD用プレーン層、導
電層２１３が信号配線と電源配線を有する層、導電層２
１４は電源用プレーン層、そして、導電層２１５が外部
端子用導電層である。
【００４３】グランド用プレーン層２１０は、側壁導電
層３４により、コア層２０１の表面のグランド用ボンデ
ィングパッド３２Ａと低インダクタンスで接続される。
また、電源用プレーン層２１２は、別の側壁導電層３７
により、コア層２０３の表面の電源用ボンディングパッ
ド３６Ａと低インダクタンスで接続される。この例は、
２段のボンディングパッド構造の場合に２つの側壁導電
層を利用した例である。
層３４により、コア層２０１の表面のグランド用ボンデ
ィングパッド３２Ａと低インダクタンスで接続される。
また、電源用プレーン層２１２は、別の側壁導電層３７
により、コア層２０３の表面の電源用ボンディングパッ
ド３６Ａと低インダクタンスで接続される。この例は、
２段のボンディングパッド構造の場合に２つの側壁導電
層を利用した例である。
【００４４】図５に示される通り、グランド用プレーン
層２１０はスルーホール３０を介して外部端子２８に接
続される。更に、グランド用ボンディングパッド３２Ａ
は、コア層２０１の表面のグランド配線２１１Ａを介し
て同じスルーホール３０に接続される。このグランド配
線２１１Ａは、図２の平面図にも示される。ここでは、
図２は、コア層２０１の表面の導電層の構造を示すこと
とする。図２に示される通り、グランド用ボンディング
パッド３２Ａは、側壁導電層３４に接続されると共に、
開口部４０とは反対側にも導出され、グランド配線２１
１Ａを介してグランド用のスルーホールに接続される。
かかるグランド配線２１１Ａは、表面に密集して形成さ
れる信号配線２１１のＢ間に配置されて、それらの信号
配線間のシールド線として利用され、信号配線間のクロ
ストークが低減される。グランド配線２１１Ａの両側で
スルーホール３０を介して外部端子２８に接続されるの
で、このグランド配線２１１Ａは電気的に非常に安定
し、両側の信号配線２１１Ｂの間のシールド効果は大で
ある。
層２１０はスルーホール３０を介して外部端子２８に接
続される。更に、グランド用ボンディングパッド３２Ａ
は、コア層２０１の表面のグランド配線２１１Ａを介し
て同じスルーホール３０に接続される。このグランド配
線２１１Ａは、図２の平面図にも示される。ここでは、
図２は、コア層２０１の表面の導電層の構造を示すこと
とする。図２に示される通り、グランド用ボンディング
パッド３２Ａは、側壁導電層３４に接続されると共に、
開口部４０とは反対側にも導出され、グランド配線２１
１Ａを介してグランド用のスルーホールに接続される。
かかるグランド配線２１１Ａは、表面に密集して形成さ
れる信号配線２１１のＢ間に配置されて、それらの信号
配線間のシールド線として利用され、信号配線間のクロ
ストークが低減される。グランド配線２１１Ａの両側で
スルーホール３０を介して外部端子２８に接続されるの
で、このグランド配線２１１Ａは電気的に非常に安定
し、両側の信号配線２１１Ｂの間のシールド効果は大で
ある。
【００４５】図５に示された、電源用ボンディングパッ
ド３６Ａも、表面の電源用配線２１３Ａを介してスルー
ホール３０に接続される。この場合も、電源用配線２１
３Ａは、両端でスルーホールに接続され、有効なシール
ド効果を奏することが可能である。
ド３６Ａも、表面の電源用配線２１３Ａを介してスルー
ホール３０に接続される。この場合も、電源用配線２１
３Ａは、両端でスルーホールに接続され、有効なシール
ド効果を奏することが可能である。
【００４６】図６は、第５の実施の形態例のパッケージ
の一部断面図である。図７は、同部分平面図である。図
６の例は、図５の第４の実施の形態例と同じ構造であ
り、絶縁層であるコア層２０１，２０３，２０５とプリ
プレグ層２０２，２０４とが積層される。また、コア層
２０１の裏面側にはグランド用プレーン層を形成する導
電層２１０が、表面側には、グランド用ボンディングパ
ッドと信号用ボンディングパッド３２Ｂと、信号配線２
１１Ｂを形成する導電層２１１がそれぞれ形成される。
コア層２０３の裏面側には電源用プレーン層を形成する
導電層２１２が、表面側には、電源用ボンディングパッ
ドと信号用ボンディングパッド３６Ｂと、信号配線２１
３Ｂを形成する導電層２１３がそれぞれ形成される。コ
ア層２０５も、図５と同じである。
の一部断面図である。図７は、同部分平面図である。図
６の例は、図５の第４の実施の形態例と同じ構造であ
り、絶縁層であるコア層２０１，２０３，２０５とプリ
プレグ層２０２，２０４とが積層される。また、コア層
２０１の裏面側にはグランド用プレーン層を形成する導
電層２１０が、表面側には、グランド用ボンディングパ
ッドと信号用ボンディングパッド３２Ｂと、信号配線２
１１Ｂを形成する導電層２１１がそれぞれ形成される。
コア層２０３の裏面側には電源用プレーン層を形成する
導電層２１２が、表面側には、電源用ボンディングパッ
ドと信号用ボンディングパッド３６Ｂと、信号配線２１
３Ｂを形成する導電層２１３がそれぞれ形成される。コ
ア層２０５も、図５と同じである。
【００４７】コア層２０１と２０３の開口部の側壁に
は、側壁導電層３４，３７がそれぞれ形成される。かか
る側壁導電層３４，３７は、側壁に沿って広く形成され
る。しかも、側壁導電層の形成工程によっては、コア層
の開口部エッジ上まで形成されてしまう。そこで、本実
施の形態例では、この開口部のエッジ上まで形成された
側壁導電層上を被覆する絶縁性の樹脂膜７０を形成す
る。それにより、ボンディングワイヤ１８と側壁導電層
とが短絡する問題を解決することができる。
は、側壁導電層３４，３７がそれぞれ形成される。かか
る側壁導電層３４，３７は、側壁に沿って広く形成され
る。しかも、側壁導電層の形成工程によっては、コア層
の開口部エッジ上まで形成されてしまう。そこで、本実
施の形態例では、この開口部のエッジ上まで形成された
側壁導電層上を被覆する絶縁性の樹脂膜７０を形成す
る。それにより、ボンディングワイヤ１８と側壁導電層
とが短絡する問題を解決することができる。
【００４８】図８は、コア層に側壁導電層を形成する工
程図である。図８には、例示的に、図６のコア層２０１
が形成される工程図が示される。図８Ａに示される通
り、ポリイミド樹脂からなるコア材２０１の表面に導電
層２１１が、裏面側に導電層２１０がそれぞれメッキ法
により所定のパターンに形成される。かかる方法は、通
常のプリント基板のコア材を形成する方法と同じであ
る。次に、図８Ｂに示される通り、機械的な打ち抜き加
工により、コア材２０１の中央部にＬＳＩチップが収容
される開口部４０が形成される。
程図である。図８には、例示的に、図６のコア層２０１
が形成される工程図が示される。図８Ａに示される通
り、ポリイミド樹脂からなるコア材２０１の表面に導電
層２１１が、裏面側に導電層２１０がそれぞれメッキ法
により所定のパターンに形成される。かかる方法は、通
常のプリント基板のコア材を形成する方法と同じであ
る。次に、図８Ｂに示される通り、機械的な打ち抜き加
工により、コア材２０１の中央部にＬＳＩチップが収容
される開口部４０が形成される。
【００４９】次に、図８Ｃに示される通り、無電界メッ
キ法により、コア材の表面、裏面、側壁全てに、例えば
からなる導電層３００が形成される。そして、開
口部４０を閉じる蓋３１０を表面側と裏面側に取り付け
る。この蓋３１０をマスクにして、露出されたメッキ層
３００をエッチング除去する。その結果、図８Ｄに示さ
れる通り、側壁導電層３４は、開口部４０のエッジ部分
から表面及び裏面側に延びる領域３４Ａを有して形成さ
れる。
キ法により、コア材の表面、裏面、側壁全てに、例えば
からなる導電層３００が形成される。そして、開
口部４０を閉じる蓋３１０を表面側と裏面側に取り付け
る。この蓋３１０をマスクにして、露出されたメッキ層
３００をエッチング除去する。その結果、図８Ｄに示さ
れる通り、側壁導電層３４は、開口部４０のエッジ部分
から表面及び裏面側に延びる領域３４Ａを有して形成さ
れる。
【００５０】図７の平面図には、この開口部４０のエッ
ジ部分から延びる領域３４Ａが示される。側壁導電層３
４は、側壁前面に形成されるので、延びた領域３４Ａ
は、開口部４０のエッジ全周囲にわたって形成される。
従って、チップ１０と信号用ボンディングパッド３２Ｂ
とを接続するボンディングワイヤ１８が、延びた領域３
４Ａと短絡する可能性が高くなる。そこで、図７の平面
図の破線に示される領域に、絶縁性樹脂からなる被覆層
７０で、エッジ部分の領域３４Ａを被覆する。図７の円
内に示したＸ−Ｘの断面図に、被覆層７０が側壁導電層
３４の延びた領域３４Ａを被覆する構造が示されてい
る。
ジ部分から延びる領域３４Ａが示される。側壁導電層３
４は、側壁前面に形成されるので、延びた領域３４Ａ
は、開口部４０のエッジ全周囲にわたって形成される。
従って、チップ１０と信号用ボンディングパッド３２Ｂ
とを接続するボンディングワイヤ１８が、延びた領域３
４Ａと短絡する可能性が高くなる。そこで、図７の平面
図の破線に示される領域に、絶縁性樹脂からなる被覆層
７０で、エッジ部分の領域３４Ａを被覆する。図７の円
内に示したＸ−Ｘの断面図に、被覆層７０が側壁導電層
３４の延びた領域３４Ａを被覆する構造が示されてい
る。
【００５１】図９は、第６の実施の形態例のパッケージ
の一部断面図である。本実施の形態例では、ＬＳＩチッ
プ１０の支持基板１２に積層されるコア層２０１の側壁
導電層３４を全て被覆する被覆層７２が形成される。Ｌ
ＳＩチップ１０が導電材料７４により金属メッキがされ
た導電性の支持基板１２にダイス付けされる場合があ
る。かかる場合、導電材料７４が支持基板１２表面上に
拡がり、側壁導電層３４と短絡することがある。その結
果、ダイス付け材料７４が更に側壁導電層３４上にはい
上がり、ボンディングワイヤ１８と短絡することにな
る。
の一部断面図である。本実施の形態例では、ＬＳＩチッ
プ１０の支持基板１２に積層されるコア層２０１の側壁
導電層３４を全て被覆する被覆層７２が形成される。Ｌ
ＳＩチップ１０が導電材料７４により金属メッキがされ
た導電性の支持基板１２にダイス付けされる場合があ
る。かかる場合、導電材料７４が支持基板１２表面上に
拡がり、側壁導電層３４と短絡することがある。その結
果、ダイス付け材料７４が更に側壁導電層３４上にはい
上がり、ボンディングワイヤ１８と短絡することにな
る。
【００５２】かかる短絡を防止する為に、図９の実施の
形態例では、側壁導電層３４をコア層２０１の表面側か
ら支持基板１２まで被覆する被覆層７２が形成される。
また、コア層２０３の開口部エッジには、第５の実施の
形態例と同様に、被覆層７０が形成され、ボンディング
ワイヤ１８との短絡が防止される。
形態例では、側壁導電層３４をコア層２０１の表面側か
ら支持基板１２まで被覆する被覆層７２が形成される。
また、コア層２０３の開口部エッジには、第５の実施の
形態例と同様に、被覆層７０が形成され、ボンディング
ワイヤ１８との短絡が防止される。
【００５３】本発明は、上記した実施の形態例を適宜組
み合わせることで、ＬＳＩチップが要求する最も適切な
構造の多層プラスチックパッケージを提供することがで
きる。それぞれの図面には、それぞれの実施の形態例を
顕在化して示したが、それらの形態例を適宜組み合わせ
ることは、上記の記載から当業者に明白に理解されるも
のである。
み合わせることで、ＬＳＩチップが要求する最も適切な
構造の多層プラスチックパッケージを提供することがで
きる。それぞれの図面には、それぞれの実施の形態例を
顕在化して示したが、それらの形態例を適宜組み合わせ
ることは、上記の記載から当業者に明白に理解されるも
のである。
【００５４】
【発明の効果】以上説明した通り、本発明によれば、複
数の供給電源やグランド電源に接続されるプレーン層に
対して、電気的に独立した複数の側壁導電層を形成する
ことができる。従って、収容されるＬＳＩチップに最適
な構造のプラスチックパッケージを提供することでき
る。
数の供給電源やグランド電源に接続されるプレーン層に
対して、電気的に独立した複数の側壁導電層を形成する
ことができる。従って、収容されるＬＳＩチップに最適
な構造のプラスチックパッケージを提供することでき
る。
【００５５】更に、本発明によれば、側壁導電層上に絶
縁性の被覆層を形成する構成としたので、かかる側壁導
電層とボンディングワイヤやダイス付け材料との短絡を
防止することができる。
縁性の被覆層を形成する構成としたので、かかる側壁導
電層とボンディングワイヤやダイス付け材料との短絡を
防止することができる。
【図１】第１の実施の形態例の多層プラスチックパッケ
ージの部分断面図である。
ージの部分断面図である。
【図２】図１の絶縁層であるコア層１６２の表面側の導
電層１７３の例を示す平面図である。
電層１７３の例を示す平面図である。
【図３】第２の実施の形態例の多層プラスチックパッケ
ージの部分断面図である。
ージの部分断面図である。
【図４】第３の実施の形態例のコア層１９３の裏面の平
面図である。
面図である。
【図５】第４の実施の形態例を示すパッケージの一部断
面図である。
面図である。
【図６】第５の実施の形態例のパッケージの一部断面図
である。
である。
【図７】第５の実施の形態例のパッケージの一部平面図
である。
である。
【図８】コア層に側壁導電層を形成する工程図である。
【図９】第６の実施の形態例のパッケージの一部断面図
である。
である。
１０ ＬＳＩチップ
１２ 支持基板
１６ 多層プラスチック基板
１６１〜１６５ 絶縁層
１７１〜１７７ 導電層
１８ ボンディングワイヤ
２２〜２８ 外部端子
３０ スルーホール
３２，３６ ボンディングパッド
３４，３７ 側壁導電層
４０ 開口部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−69662（ＪＰ，Ａ)
特開 平４−188652（ＪＰ，Ａ)
特開 平７−86752（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12,25/00
Claims (4)
- 【請求項１】半導体チップを収容するプラスチックパッ
ケージにおいて、 前記半導体チップを収容する開口部を有し、更に、前記
開口部の周りの表面に形成された第１の電源用ボンディ
ングパッドを含む複数のボンディングパッドと、裏面に
形成された前記第１の電源用プレーン層と、前記開口部
の側壁に形成され前記表面の第１の電源用ボンディング
パッドと前記裏面の第１の電源用プレーン層とを接続す
る第１の側壁導電層とを有する第１の絶縁層と、 前記開口部を有し、前記第１の絶縁層に重ねて設けられ
る第２の絶縁層と、 前記開口部を有し、前記第２の絶縁層に重ねて設けら
れ、表面および裏面に第２の電源用プレーン層が形成さ
れ、前記開口部の側壁に形成され前記表面および裏面の
第２の電源用プレーン層を接続する第２の側壁導電層を
有する第３の絶縁層と、 前記開口部に設けられ、前記半導体チップが搭載される
支持基板と、 前記第１および第２の電源用プレーン層にそれぞれ接続
される電源用外部端子とを有し、 前記第１の側壁導電層と第２の側壁導電層との間にチッ
プコンデンサが接続されていることを特徴とするプラス
チックパッケージ。 - 【請求項２】請求項１において、 更に、前記開口部より大きい開口部を有し、該開口部の
周りの表面に複数のボンディングパッドが形成され、前
記第１の絶縁層に重ねられる第４の絶縁層を有すること
を特徴とするプラスチックパッケージ。 - 【請求項３】半導体チップを収容するプラスチックパッ
ケージにおいて、 前記半導体チップを収容する開口部を有し、更に、前記
開口部の周りの表面に形成された電源用ボンディングパ
ッドを含む複数のボンディングパッドと、裏面に形成さ
れた前記電源用プレーン層と、前記開口部の側壁に形成
され前記表面の電源用ボンディングパッドと前記裏面の
電源用プレーン層とを接続する側壁導電層とを有する絶
縁層と、 前記開口部に設けられ、前記半導体チップが搭載される
支持基板と、 前記電源用プレーン層と電源用外部端子とを接続するス
ルーホールと、 前記絶縁層の表面に形成され前記ボンディングパッドに
接続される複数の信号配線と、 前記絶縁層の表面に且つ前記信号配線の間に形成された
電源用配線とを有し、 前記電源用配線は、前記電源用ボンディングパッドと前
記スルーホールとに両側で接続されている ことを特徴と
するプラスチックパッケージ。 - 【請求項４】半導体チップを収容するプラスチックパッ
ケージにおいて、 前記半導体チップを収容する開口部を有し、更に、前記
開口部の周りの表面に形成された第１および第２の電源
用ボンディングパッドを含む複数のボンディングパッド
と、裏面に当該裏面全面に形成された電源プレーン層を
分割して互いに離間して形成された４つの電源用プレー
ン層と、前記開口部の側壁に前記開口部の角部で互いに
離間して形成された４つの側壁導電層と、前記４つの側
壁導電層を有する絶縁層と、 前記開口部に設けられ、前記半導体チップが搭載される
支持基板と、 前記４つの電源用プレーン層にスルーホールを介してそ
れぞれ接続される電源用外部端子とを有し、 前記表面の第１および第２の電源用ボンディングパッド
と前記裏面の４つの電源用プレーン層は、前記４つの側
壁導電層を介して接続されていることを特徴とするプラ
スチックパッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09028798A JP3512331B2 (ja) | 1998-04-02 | 1998-04-02 | 半導体装置のプラスチックパッケージ |
| US09/262,066 US6307259B1 (en) | 1998-04-02 | 1999-03-04 | Plastic package for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09028798A JP3512331B2 (ja) | 1998-04-02 | 1998-04-02 | 半導体装置のプラスチックパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11289029A JPH11289029A (ja) | 1999-10-19 |
| JP3512331B2 true JP3512331B2 (ja) | 2004-03-29 |
Family
ID=13994323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09028798A Expired - Fee Related JP3512331B2 (ja) | 1998-04-02 | 1998-04-02 | 半導体装置のプラスチックパッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6307259B1 (ja) |
| JP (1) | JP3512331B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479319B1 (en) * | 2001-04-20 | 2002-11-12 | Lsi Logic Corporation | Contact escape pattern |
| JP2003008239A (ja) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
| US6891260B1 (en) * | 2002-06-06 | 2005-05-10 | Lsi Logic Corporation | Integrated circuit package substrate with high density routing mechanism |
| TW550990B (en) * | 2002-10-24 | 2003-09-01 | Advanced Semiconductor Eng | A printed circuit board |
| JP4195883B2 (ja) * | 2004-02-04 | 2008-12-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層モジュール |
| US20050224942A1 (en) * | 2004-03-26 | 2005-10-13 | Fan Ho | Semiconductor device with a plurality of ground planes |
| US7851709B2 (en) * | 2006-03-22 | 2010-12-14 | Advanced Semiconductor Engineering, Inc. | Multi-layer circuit board having ground shielding walls |
| US7679099B2 (en) * | 2006-12-04 | 2010-03-16 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Low thermal resistance high power LED |
| JP5119225B2 (ja) * | 2009-09-11 | 2013-01-16 | 株式会社日立製作所 | 半導体実装基板および半導体装置 |
| KR101137934B1 (ko) * | 2010-05-27 | 2012-05-11 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
| JP5740107B2 (ja) * | 2010-07-08 | 2015-06-24 | 株式会社東芝 | 信号伝送回路及び多層基板 |
| JP5515024B2 (ja) * | 2010-11-24 | 2014-06-11 | 株式会社日本マイクロニクス | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787575A (en) * | 1996-09-09 | 1998-08-04 | Intel Corporation | Method for plating a bond finger of an intergrated circuit package |
-
1998
- 1998-04-02 JP JP09028798A patent/JP3512331B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-04 US US09/262,066 patent/US6307259B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6307259B1 (en) | 2001-10-23 |
| JPH11289029A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6812575B2 (en) | Semiconductor device | |
| US6593647B2 (en) | Semiconductor device | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| EP0863549B1 (en) | Semiconductor device comprising a wiring substrate | |
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| US6307255B1 (en) | Multi-layer lead frame for a semiconductor device | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JP3063846B2 (ja) | 半導体装置 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| KR0133493B1 (ko) | 메탈코어타입 다층 리드프레임 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP3645701B2 (ja) | 半導体装置 | |
| JP2003168761A (ja) | 半導体装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |