JP3504336B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP3504336B2 JP3504336B2 JP15659494A JP15659494A JP3504336B2 JP 3504336 B2 JP3504336 B2 JP 3504336B2 JP 15659494 A JP15659494 A JP 15659494A JP 15659494 A JP15659494 A JP 15659494A JP 3504336 B2 JP3504336 B2 JP 3504336B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- region
- substrate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 66
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010408 film Substances 0.000 claims description 256
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 80
- 239000013078 crystal Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 72
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 24
- 230000006911 nucleation Effects 0.000 claims description 22
- 238000010899 nucleation Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 229910052759 nickel Inorganic materials 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 19
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000000969 carrier Substances 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 42
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 40
- 239000011521 glass Substances 0.000 description 28
- 238000002425 crystallisation Methods 0.000 description 26
- 230000008025 crystallization Effects 0.000 description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 23
- 239000001301 oxygen Substances 0.000 description 23
- 229910052760 oxygen Inorganic materials 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 239000007790 solid phase Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000002269 spontaneous effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000002926 oxygen Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 241000283986 Lepus Species 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910001453 nickel ion Inorganic materials 0.000 description 1
- KBJMLQFLOWQJNF-UHFFFAOYSA-N nickel(ii) nitrate Chemical compound [Ni+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O KBJMLQFLOWQJNF-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052705 radium Inorganic materials 0.000 description 1
- HCWPIIXVSYCSAN-UHFFFAOYSA-N radium atom Chemical compound [Ra] HCWPIIXVSYCSAN-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁基板上
に設けられたＴＦＴ（薄膜トランジスタ）を用いた半導
体装置およびその製造方法に関する。特に、アクティブ
マトリクス型の液晶表示装置に利用できる半導体装置お
よびその製造方法に関する。
に設けられたＴＦＴ（薄膜トランジスタ）を用いた半導
体装置およびその製造方法に関する。特に、アクティブ
マトリクス型の液晶表示装置に利用できる半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】ガラス等の絶縁基板上にＴＦＴを有する
半導体装置としては、これらのＴＦＴを画素の駆動に用
いるアクティブマトリクス型液晶表示装置やイメージセ
ンサー等が知られている。これらの装置に用いられるＴ
ＦＴには、薄膜状の珪素半導体を用いるのが一般的であ
る。薄膜状の珪素半導体としては、非晶質珪素半導体
（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導体
からなるものとの２つに大別される。非晶質珪素半導体
は作製温度が低く、気相法で比較的容易に作製すること
が可能で量産性に富むため、最も一般的に用いられてい
る。しかし、導電性等の物性が結晶性を有する珪素半導
体に比べて劣るため、今後より高速特性を得るために
は、結晶性を有する珪素半導体からなるＴＦＴの作製方
法の確立が強く求められていた。尚、結晶性を有する珪
素半導体としては、多結晶珪素、微結晶珪素、結晶成分
を含む非晶質珪素、結晶性と非晶質性の中間の状態を有
するセミアモルファス珪素等が知られている。
半導体装置としては、これらのＴＦＴを画素の駆動に用
いるアクティブマトリクス型液晶表示装置やイメージセ
ンサー等が知られている。これらの装置に用いられるＴ
ＦＴには、薄膜状の珪素半導体を用いるのが一般的であ
る。薄膜状の珪素半導体としては、非晶質珪素半導体
（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導体
からなるものとの２つに大別される。非晶質珪素半導体
は作製温度が低く、気相法で比較的容易に作製すること
が可能で量産性に富むため、最も一般的に用いられてい
る。しかし、導電性等の物性が結晶性を有する珪素半導
体に比べて劣るため、今後より高速特性を得るために
は、結晶性を有する珪素半導体からなるＴＦＴの作製方
法の確立が強く求められていた。尚、結晶性を有する珪
素半導体としては、多結晶珪素、微結晶珪素、結晶成分
を含む非晶質珪素、結晶性と非晶質性の中間の状態を有
するセミアモルファス珪素等が知られている。
【０００３】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。 （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる。 （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる。 といった方法が知られている。しかしながら、（１）の
方法では、成膜工程と同時に結晶化が進行するので、大
粒径の結晶性珪素を得るには珪素膜の厚膜化が不可欠で
あり、良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難である。また成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコストの問題がある。
を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。 （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる。 （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる。 といった方法が知られている。しかしながら、（１）の
方法では、成膜工程と同時に結晶化が進行するので、大
粒径の結晶性珪素を得るには珪素膜の厚膜化が不可欠で
あり、良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難である。また成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコストの問題がある。
【０００４】また、（２）の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性珪素膜が得られるが、現在最
も一般的に使用されているエキシマレーザーを例にとる
と、レーザー光の照射面積が小さくスループットが低い
という問題がまず有り、また大面積基板の全面を均一に
処理するにはレーザーの安定性が充分ではなく、次世代
の技術という感が強い。
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性珪素膜が得られるが、現在最
も一般的に使用されているエキシマレーザーを例にとる
と、レーザー光の照射面積が小さくスループットが低い
という問題がまず有り、また大面積基板の全面を均一に
処理するにはレーザーの安定性が充分ではなく、次世代
の技術という感が強い。
【０００５】（３）の方法は、（１）、（２）の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し６００℃以上の高温にて数十時間にわたる加
熱処理が必要である。すなわち、安価なガラス基板の使
用とスループットの向上を考えると、加熱温度を下げ、
さらに短時間で結晶化させるという相反する問題点を同
時に解決する必要がある。また、（３）の方法では、固
相結晶化現象を利用するため、結晶粒は基板面に平行に
拡がり数μｍの粒径を持つものさえ現れるが、成長した
結晶粒同士がぶつかり合って粒界が形成されるため、そ
の粒界はキャリアに対するトラップ準位として働き、Ｔ
ＦＴの移動度を低下させる大きな原因となっている。
比較すると大面積に対応できるという利点はあるが、結
晶化に際し６００℃以上の高温にて数十時間にわたる加
熱処理が必要である。すなわち、安価なガラス基板の使
用とスループットの向上を考えると、加熱温度を下げ、
さらに短時間で結晶化させるという相反する問題点を同
時に解決する必要がある。また、（３）の方法では、固
相結晶化現象を利用するため、結晶粒は基板面に平行に
拡がり数μｍの粒径を持つものさえ現れるが、成長した
結晶粒同士がぶつかり合って粒界が形成されるため、そ
の粒界はキャリアに対するトラップ準位として働き、Ｔ
ＦＴの移動度を低下させる大きな原因となっている。
【０００６】そこで、上記のような様々な問題点を全て
解決するため、上記の（３）の方法において、結晶化に
必要な温度の低温化と処理時間の短縮を両立し、さらに
は粒界の影響を最小限に留めた結晶性珪素薄膜の作製方
法が特願平５─２１８１５６で提案されている。
解決するため、上記の（３）の方法において、結晶化に
必要な温度の低温化と処理時間の短縮を両立し、さらに
は粒界の影響を最小限に留めた結晶性珪素薄膜の作製方
法が特願平５─２１８１５６で提案されている。
【０００７】この方法では、結晶成長の核としてＮｉ等
の不純物金属元素を非晶質珪素膜に導入することによ
り、結晶化初期の核生成速度とその後の核成長速度が飛
躍的に向上され、従来考えられなかったような５８０℃
以下の温度において４時間程度の熱処理で十分な結晶性
が得られる。このメカニズムは現状では明らかではない
が、不純物金属元素を核とした結晶核発生が早期に起こ
り、その後その不純物金属元素が触媒となって結晶成長
が急激に進行するものと推測される。
の不純物金属元素を非晶質珪素膜に導入することによ
り、結晶化初期の核生成速度とその後の核成長速度が飛
躍的に向上され、従来考えられなかったような５８０℃
以下の温度において４時間程度の熱処理で十分な結晶性
が得られる。このメカニズムは現状では明らかではない
が、不純物金属元素を核とした結晶核発生が早期に起こ
り、その後その不純物金属元素が触媒となって結晶成長
が急激に進行するものと推測される。
【０００８】また、基板の一部に選択的に不純物金属元
素を導入することにより、レーザー結晶化のように同一
基板内に選択的に結晶性珪素膜と非晶質珪素膜とを形成
することが可能となる。さらに、その後の熱処理を継続
させると、選択的に不純物金属元素が導入され結晶化し
ている部分から、その周辺部の非晶質部分へと横方向
（基板面に平行な方向）に結晶成長部分が延びる現象が
起きる。この横方向結晶成長部分を以後ラテラル成長部
と呼ぶ。このラテラル成長部では基板と平行に針状ある
いは柱状の結晶が成長方向に沿って延びており、その成
長方向において結晶粒界が存在しない。故に、このラテ
ラル成長部を利用してＴＦＴのチャネル部を形成するこ
とにより、高性能なＴＦＴが実現可能となる。
素を導入することにより、レーザー結晶化のように同一
基板内に選択的に結晶性珪素膜と非晶質珪素膜とを形成
することが可能となる。さらに、その後の熱処理を継続
させると、選択的に不純物金属元素が導入され結晶化し
ている部分から、その周辺部の非晶質部分へと横方向
（基板面に平行な方向）に結晶成長部分が延びる現象が
起きる。この横方向結晶成長部分を以後ラテラル成長部
と呼ぶ。このラテラル成長部では基板と平行に針状ある
いは柱状の結晶が成長方向に沿って延びており、その成
長方向において結晶粒界が存在しない。故に、このラテ
ラル成長部を利用してＴＦＴのチャネル部を形成するこ
とにより、高性能なＴＦＴが実現可能となる。
【０００９】例を挙げると、図５に示すような要領でＴ
ＦＴチャネル部を形成する訳である。図５はラテラル成
長部を利用したＴＦＴを基板上面から見た場合の平面図
である。すなわち、基板全面に形成された非晶質珪素膜
上に二酸化珪素膜などからなるマスク膜を堆積し、この
マスク膜に不純物金属元素添加用の穴５００を開け、不
純物金属元素を導入する。次に約５５０℃の温度で４時
間程度の熱処理を行うと、不純物金属元素添加領域５０
０が結晶化し、それ以外の部分が非晶質珪素のままで残
る。さらに８時間程度熱処理を継続すると、不純物金属
元素添加領域５００を中心として５０１のような成長方
向で横方向結晶成長が拡がり、ラテラル成長部５０２が
形成される。その後、このラテラル成長部５０２を利用
して従来の方法に従いＴＦＴを作製する訳である。その
際、ラテラル成長部５０２に対してソース領域５０３、
チャネル領域５０４、ドレイン領域５０５を図５（Ａ）
のような配置で設けることにより、キャリアが移動する
方向と結晶成長方向５０１が同一方向となり、キャリア
の移動方向に結晶粒界が存在しない高移動度ＴＦＴが実
現できる。
ＦＴチャネル部を形成する訳である。図５はラテラル成
長部を利用したＴＦＴを基板上面から見た場合の平面図
である。すなわち、基板全面に形成された非晶質珪素膜
上に二酸化珪素膜などからなるマスク膜を堆積し、この
マスク膜に不純物金属元素添加用の穴５００を開け、不
純物金属元素を導入する。次に約５５０℃の温度で４時
間程度の熱処理を行うと、不純物金属元素添加領域５０
０が結晶化し、それ以外の部分が非晶質珪素のままで残
る。さらに８時間程度熱処理を継続すると、不純物金属
元素添加領域５００を中心として５０１のような成長方
向で横方向結晶成長が拡がり、ラテラル成長部５０２が
形成される。その後、このラテラル成長部５０２を利用
して従来の方法に従いＴＦＴを作製する訳である。その
際、ラテラル成長部５０２に対してソース領域５０３、
チャネル領域５０４、ドレイン領域５０５を図５（Ａ）
のような配置で設けることにより、キャリアが移動する
方向と結晶成長方向５０１が同一方向となり、キャリア
の移動方向に結晶粒界が存在しない高移動度ＴＦＴが実
現できる。
【００１０】また、ラテラル成長部５０２に対しソース
領域５０３、チャネル領域５０４、ドレイン領域５０５
を図５（Ｂ）のような配置で設けることにより、ドレイ
ン端部の電界集中領域での粒界部分を無くし、ＴＦＴオ
フ動作時のリーク電流増大の原因となるドレイン成端部
での粒界トラップ密度を低減することでオン・オフ比の
大きいＴＦＴが作製可能となる。以上述べたように特願
平５─２１８１５６で提案されている技術を用いると、
高性能ＴＦＴが得られる上に様々なニーズに応じたＴＦ
Ｔを同一基板上で作り分けることも可能である。
領域５０３、チャネル領域５０４、ドレイン領域５０５
を図５（Ｂ）のような配置で設けることにより、ドレイ
ン端部の電界集中領域での粒界部分を無くし、ＴＦＴオ
フ動作時のリーク電流増大の原因となるドレイン成端部
での粒界トラップ密度を低減することでオン・オフ比の
大きいＴＦＴが作製可能となる。以上述べたように特願
平５─２１８１５６で提案されている技術を用いると、
高性能ＴＦＴが得られる上に様々なニーズに応じたＴＦ
Ｔを同一基板上で作り分けることも可能である。
【００１１】
【発明が解決しようとする課題】上記の特願平５─２１
８１５６の技術は、以上述べたように非常に有効なもの
であるが、問題点がいくつか存在する。上記の技術を用
いるには少なくともＴＦＴのチャネル領域を覆うラテラ
ル成長距離が必要である。ラテラル成長が到達しない領
域は非晶質珪素膜として残る訳であるから、ラテラル成
長が不十分であれば、チャネル領域内にラテラル成長結
晶性珪素膜と非晶質珪素膜が存在することになり、ＴＦ
Ｔの特性を大きく低下させてしまうことになる。また、
チャネル内をラテラル成長結晶性珪素膜で形成できたと
しても、ソースあるいはドレイン領域となる所謂コンタ
クト領域が非晶質珪素膜の状態で残っているようであれ
ば、コンタクト領域での抵抗が増大し、十分なＴＦＴ特
性が得られない。
８１５６の技術は、以上述べたように非常に有効なもの
であるが、問題点がいくつか存在する。上記の技術を用
いるには少なくともＴＦＴのチャネル領域を覆うラテラ
ル成長距離が必要である。ラテラル成長が到達しない領
域は非晶質珪素膜として残る訳であるから、ラテラル成
長が不十分であれば、チャネル領域内にラテラル成長結
晶性珪素膜と非晶質珪素膜が存在することになり、ＴＦ
Ｔの特性を大きく低下させてしまうことになる。また、
チャネル内をラテラル成長結晶性珪素膜で形成できたと
しても、ソースあるいはドレイン領域となる所謂コンタ
クト領域が非晶質珪素膜の状態で残っているようであれ
ば、コンタクト領域での抵抗が増大し、十分なＴＦＴ特
性が得られない。
【００１２】特願平５─２１８１５６ではラテラル成長
結晶性珪素膜の出発膜としてプラズマＣＶＤ法により成
膜されたａ−Ｓｉ膜を用いている。プラズマＣＶＤ法
は、ａ−Ｓｉ膜の低温形成が可能で、量産性も良いた
め、現在ａ−ＳｉＴＦＴのプロセスにて実用化されてい
る。しかしながら、結晶性珪素膜の出発膜としては、プ
ラズマＣＶＤ法により成膜されたｓ−Ｓｉ膜は、比較的
核発生率が高く、そのため通常の（不純物金属元素を添
加しない）固相成長法による結晶化工程において高品質
な結晶性珪素膜を得るのは難しい。
結晶性珪素膜の出発膜としてプラズマＣＶＤ法により成
膜されたａ−Ｓｉ膜を用いている。プラズマＣＶＤ法
は、ａ−Ｓｉ膜の低温形成が可能で、量産性も良いた
め、現在ａ−ＳｉＴＦＴのプロセスにて実用化されてい
る。しかしながら、結晶性珪素膜の出発膜としては、プ
ラズマＣＶＤ法により成膜されたｓ−Ｓｉ膜は、比較的
核発生率が高く、そのため通常の（不純物金属元素を添
加しない）固相成長法による結晶化工程において高品質
な結晶性珪素膜を得るのは難しい。
【００１３】特願平５─２１８１５６の技術のように不
純物金属元素を添加した場合には、その不純物金属元素
が直接添加された領域においては、結晶化工程は添加さ
れた金属元素の濃度のみに依存し、出発ａ−Ｓｉ膜の種
類によらないが、ラテラル成長の領域においては、ラテ
ラル成長が進行する方向のａ−Ｓｉ領域の核発生率が問
題となる。すなわち、プラズマＣＶＤ法により成膜され
たａ−Ｓｉ膜をラテラル成長結晶性珪素膜の出発膜とし
た場合、ａ−Ｓｉ領域での自然核発生による通常の結晶
成長によりラテラル成長が阻まれ、十分な長さのラテラ
ル成長が得られないため、後にＴＦＴのチャネル領域と
なる部分をラテラル成長結晶性珪素膜でカバーできない
といった問題点が生じていた。
純物金属元素を添加した場合には、その不純物金属元素
が直接添加された領域においては、結晶化工程は添加さ
れた金属元素の濃度のみに依存し、出発ａ−Ｓｉ膜の種
類によらないが、ラテラル成長の領域においては、ラテ
ラル成長が進行する方向のａ−Ｓｉ領域の核発生率が問
題となる。すなわち、プラズマＣＶＤ法により成膜され
たａ−Ｓｉ膜をラテラル成長結晶性珪素膜の出発膜とし
た場合、ａ−Ｓｉ領域での自然核発生による通常の結晶
成長によりラテラル成長が阻まれ、十分な長さのラテラ
ル成長が得られないため、後にＴＦＴのチャネル領域と
なる部分をラテラル成長結晶性珪素膜でカバーできない
といった問題点が生じていた。
【００１４】さらに、従来の固相結晶化による結晶性珪
素ＴＦＴでは最初のフォトリソ工程（珪素膜の素子間分
離）前にプロセス最高温度である固相結晶化工程を行う
が、特願平５─２１８１５６のラテラル成長部を用いた
ＴＦＴでは結晶化の前に最初のフォトリソ工程（マスク
膜の不純物金属元素選択添加用の穴開け）を行う必要が
ある。
素ＴＦＴでは最初のフォトリソ工程（珪素膜の素子間分
離）前にプロセス最高温度である固相結晶化工程を行う
が、特願平５─２１８１５６のラテラル成長部を用いた
ＴＦＴでは結晶化の前に最初のフォトリソ工程（マスク
膜の不純物金属元素選択添加用の穴開け）を行う必要が
ある。
【００１５】現在最も一般的に使用されているコーニン
グ社７０５９ガラスの場合には、歪み点が５９３℃であ
り、従来の６００℃以上の固相結晶法では大きな変形を
起こしてしまう。ラテラル成長部を用いたＴＦＴではそ
れ以下の温度で結晶化が行われるものの少なくとも５５
０℃以上という歪み点に近い温度が必要なため、基板の
縮みによる影響は無視できない。さらに、現在の液晶表
示装置の場合には大面積化が進んでおり、そのためガラ
ス基板も同様に大型のものを使用する必要がある。この
ような大型のガラス基板において、加熱結晶化工程前に
フォトリソ工程を行った場合、加熱結晶化工程における
ガラス基板の縮みや歪みといったものが以後のマスク合
わせ等の精度を下げ、場合によっては作製不可能な場合
も出てくる。
グ社７０５９ガラスの場合には、歪み点が５９３℃であ
り、従来の６００℃以上の固相結晶法では大きな変形を
起こしてしまう。ラテラル成長部を用いたＴＦＴではそ
れ以下の温度で結晶化が行われるものの少なくとも５５
０℃以上という歪み点に近い温度が必要なため、基板の
縮みによる影響は無視できない。さらに、現在の液晶表
示装置の場合には大面積化が進んでおり、そのためガラ
ス基板も同様に大型のものを使用する必要がある。この
ような大型のガラス基板において、加熱結晶化工程前に
フォトリソ工程を行った場合、加熱結晶化工程における
ガラス基板の縮みや歪みといったものが以後のマスク合
わせ等の精度を下げ、場合によっては作製不可能な場合
も出てくる。
【００１６】すなわち、上記の特願平５─２１８１５６
の技術においては、一部の素子でＴＦＴのチャネル領域
を覆うだけのラテラル結晶成長距離が得られたとして
も、加熱結晶化工程後の基板の縮みによるズレのため、
図６のように一部の素子ではラテラル成長部５０２にチ
ャネル領域５０４が形成できない。あるいはチャネル領
域５０４は何とかラテラル成長部５０２で形成できても
ソース／ドレイン領域５０３／５０５が非晶質珪素膜の
ままで残るといったラテラル成長距離不足による問題点
が存在していた。
の技術においては、一部の素子でＴＦＴのチャネル領域
を覆うだけのラテラル結晶成長距離が得られたとして
も、加熱結晶化工程後の基板の縮みによるズレのため、
図６のように一部の素子ではラテラル成長部５０２にチ
ャネル領域５０４が形成できない。あるいはチャネル領
域５０４は何とかラテラル成長部５０２で形成できても
ソース／ドレイン領域５０３／５０５が非晶質珪素膜の
ままで残るといったラテラル成長距離不足による問題点
が存在していた。
【００１７】具体的に説明すると、コーニング社７０５
９ガラスでは５８０℃、１６時間の熱処理で２００〜４
００ｐｐｍのシュリンケージ（縮み）が生じる。１００
ｍｍの角基板においては、その縮みは２０μｍ〜４０μ
ｍであり、ラテラル成長距離を４０μｍ以上に延ばすこ
とで、ガラス基板のシュリンケージ分のマージンを確保
し、そのラテラル成長部でＴＦＴのチャネル領域を作り
込むことは十分可能である。しかしながら、５００ｍｍ
角基板においては、その縮みは１００μｍ〜２００μｍ
にもなる。すなわち、従来用いてきたプラズマＣＶＤａ
−Ｓｉをスタート膜とした場合には、このように大きな
シュリンケージマージンを確保できるほどのラテラル成
長距離は全く望めない。故に上記の特願平５─２１８１
５６の技術だけでは、高性能なＴＦＴが部分的に得られ
たとしても、大面積基板上に均一な特性の高性能ＴＦＴ
を一様に形成することは不可能であった。
９ガラスでは５８０℃、１６時間の熱処理で２００〜４
００ｐｐｍのシュリンケージ（縮み）が生じる。１００
ｍｍの角基板においては、その縮みは２０μｍ〜４０μ
ｍであり、ラテラル成長距離を４０μｍ以上に延ばすこ
とで、ガラス基板のシュリンケージ分のマージンを確保
し、そのラテラル成長部でＴＦＴのチャネル領域を作り
込むことは十分可能である。しかしながら、５００ｍｍ
角基板においては、その縮みは１００μｍ〜２００μｍ
にもなる。すなわち、従来用いてきたプラズマＣＶＤａ
−Ｓｉをスタート膜とした場合には、このように大きな
シュリンケージマージンを確保できるほどのラテラル成
長距離は全く望めない。故に上記の特願平５─２１８１
５６の技術だけでは、高性能なＴＦＴが部分的に得られ
たとしても、大面積基板上に均一な特性の高性能ＴＦＴ
を一様に形成することは不可能であった。
【００１８】また、ラテラル結晶成長の目的である一方
向のみへの結晶成長という意味においても、プラズマＣ
ＶＤ法によるａ−Ｓｉ膜を出発膜とした場合には、ラテ
ラル結晶成長中に自然核発生による影響で結晶成長方向
が分岐し、結晶成長方向が一次元的に揃った高品質な結
晶性珪素膜を得ることが困難であった。
向のみへの結晶成長という意味においても、プラズマＣ
ＶＤ法によるａ−Ｓｉ膜を出発膜とした場合には、ラテ
ラル結晶成長中に自然核発生による影響で結晶成長方向
が分岐し、結晶成長方向が一次元的に揃った高品質な結
晶性珪素膜を得ることが困難であった。
【００１９】この現象は、ラテラル成長距離を大きくす
るために６００℃程度の温度で、あるいは数十時間の長
時間にわたって熱処理をすると顕著に現れる。すなわ
ち、ラテラル成長距離を長くすると、核発生率の大きい
プラズマＣＶＤａ−Ｓｉ膜では、その成長の先端部にお
いて結晶成長方向の分岐が多数見られるようになり、目
的とする高品質な結晶性珪素膜を得ることは不可能とな
る。
るために６００℃程度の温度で、あるいは数十時間の長
時間にわたって熱処理をすると顕著に現れる。すなわ
ち、ラテラル成長距離を長くすると、核発生率の大きい
プラズマＣＶＤａ−Ｓｉ膜では、その成長の先端部にお
いて結晶成長方向の分岐が多数見られるようになり、目
的とする高品質な結晶性珪素膜を得ることは不可能とな
る。
【００２０】ラテラル成長部において結晶成長方向の分
岐が起こる原因としては、上記のａ−Ｓｉ領域での核発
生以外にａ−Ｓｉ膜中の酸素、炭素、および窒素、その
他金属元素等の不純物も大きな影響を及ぼしている。特
に問題となるのは酸素であり、一定量以上の酸素元素が
混入しているとその酸素クラスターから欠陥が成長し、
結晶成長を阻害する方向に作用する。すなわち、ａ−Ｓ
ｉ膜中の残留酸素によりラテラル成長が阻害され、そこ
で結晶成長の分岐が起こる訳である。プラズマＣＶＤ膜
では「J.Appl.Phys.68(1990)1029」に示されているよう
に酸素濃度が３×１０19ｃｍ-3以上と多く、炭素、窒素
についてもそれぞれ３×１０18ｃｍ-3以上、１×１０18
ｃｍ-3以上と比較的多い値となっている。
岐が起こる原因としては、上記のａ−Ｓｉ領域での核発
生以外にａ−Ｓｉ膜中の酸素、炭素、および窒素、その
他金属元素等の不純物も大きな影響を及ぼしている。特
に問題となるのは酸素であり、一定量以上の酸素元素が
混入しているとその酸素クラスターから欠陥が成長し、
結晶成長を阻害する方向に作用する。すなわち、ａ−Ｓ
ｉ膜中の残留酸素によりラテラル成長が阻害され、そこ
で結晶成長の分岐が起こる訳である。プラズマＣＶＤ膜
では「J.Appl.Phys.68(1990)1029」に示されているよう
に酸素濃度が３×１０19ｃｍ-3以上と多く、炭素、窒素
についてもそれぞれ３×１０18ｃｍ-3以上、１×１０18
ｃｍ-3以上と比較的多い値となっている。
【００２１】また、プラズマＣＶＤ法ではその電極に含
まれる金属元素が成膜中に膜中に取り込まれるため、不
純物金属元素の膜中含有量も他の熱ＣＶＤ法に比較して
大きなものとなる。すなわち、プラズマＣＶＤ膜をラテ
ラル成長結晶性珪素膜の出発膜とした場合、その不純物
含有量の面から見ても成長途中で分岐する可能性が高
く、不純物による結晶欠陥の多い低品質な結晶性珪素膜
となってしまう。
まれる金属元素が成膜中に膜中に取り込まれるため、不
純物金属元素の膜中含有量も他の熱ＣＶＤ法に比較して
大きなものとなる。すなわち、プラズマＣＶＤ膜をラテ
ラル成長結晶性珪素膜の出発膜とした場合、その不純物
含有量の面から見ても成長途中で分岐する可能性が高
く、不純物による結晶欠陥の多い低品質な結晶性珪素膜
となってしまう。
【００２２】
【課題を解決するための手段】上記の問題を解決するた
めに本発明は、以下の特徴を有するものである。本発明
は、８×１０ -3 Ｐａ以下の真空状態にした後、不活性ガ
スを導入し、Ｓｉ n Ｈ 2n+2 （ｎ≧２）の高次のシラン系
ガスを導入して減圧化学気相成長法により基板の上方に
非晶質珪素膜を成膜温度４８０℃以下、且つ成膜速度１
ｎｍ／ｍｉｎ．以上で形成することにより、前記非晶質
珪素膜の核発生率を２×１０ 8 ｃｍ -3 ｓ -1 以下とし、前
記非晶質珪素膜に金属元素を選択的に導入し、加熱する
ことにより前記金属元素が選択的に導入された領域から
前記基板の表面に対し概略平行な方向に結晶成長した結
晶性珪素膜を形成し、前記結晶性珪素膜の中のキャリア
が移動する方向と前記結晶成長の方向とが概略平行とな
るように薄膜トランジスタを形成することを特徴とする
ものである。また、本発明は、８×１０ -3 Ｐａ以下の真
空状態にした後、不活性ガスを導入し、Ｓｉ n Ｈ
2n+2 （ｎ≧２）の高次のシラン系ガスを導入して減圧化
学気相成長法により基板の上方に非晶質珪素膜を成膜温
度４８０℃以下、且つ成膜速度１ｎｍ／ｍｉｎ．以上で
形成することにより、前記非晶質珪素膜の核発生率を２
×１０ 8 ｃｍ -3 ｓ -1 以下とし、前記非晶質珪素膜に金属
元素を選択的に導入し、加熱することにより前記金属元
素が選択的に導入された領域から前記基板の表面に対し
概略平行な方向に結晶成長した結晶性珪素膜を形成し、
前記結晶性珪素膜の中のキャリアが移動する方向と前記
結晶成長の方向とが概略直角となるように薄膜トランジ
スタを形成することを特徴とするものである。また、本
発明は、前記金属元素として、ニッケル、コバルト、パ
ラジウム又は白金を用いることを特徴とするものであ
る。上記本発明は、ラテラル成長結晶性珪素膜のスター
ティング・マテリアルとしての非晶質珪素膜の成膜方法
および成膜条件を最適化し、ラテラル成長距離を大きく
延ばすことにより、ラテラル成長距離不足によるＴＦＴ
の不安定性を無くし、ラテラル成長部分のマスク合わせ
時のマージンを大きくしてガラス基板の縮みによる影響
をキャンセルさせ、その製造プロセスを簡易化させると
共に、さらにはラテラル部分の結晶成長方向の分岐およ
び結晶欠陥を低減して結晶性を大きく向上させようとす
るものである。
めに本発明は、以下の特徴を有するものである。本発明
は、８×１０ -3 Ｐａ以下の真空状態にした後、不活性ガ
スを導入し、Ｓｉ n Ｈ 2n+2 （ｎ≧２）の高次のシラン系
ガスを導入して減圧化学気相成長法により基板の上方に
非晶質珪素膜を成膜温度４８０℃以下、且つ成膜速度１
ｎｍ／ｍｉｎ．以上で形成することにより、前記非晶質
珪素膜の核発生率を２×１０ 8 ｃｍ -3 ｓ -1 以下とし、前
記非晶質珪素膜に金属元素を選択的に導入し、加熱する
ことにより前記金属元素が選択的に導入された領域から
前記基板の表面に対し概略平行な方向に結晶成長した結
晶性珪素膜を形成し、前記結晶性珪素膜の中のキャリア
が移動する方向と前記結晶成長の方向とが概略平行とな
るように薄膜トランジスタを形成することを特徴とする
ものである。また、本発明は、８×１０ -3 Ｐａ以下の真
空状態にした後、不活性ガスを導入し、Ｓｉ n Ｈ
2n+2 （ｎ≧２）の高次のシラン系ガスを導入して減圧化
学気相成長法により基板の上方に非晶質珪素膜を成膜温
度４８０℃以下、且つ成膜速度１ｎｍ／ｍｉｎ．以上で
形成することにより、前記非晶質珪素膜の核発生率を２
×１０ 8 ｃｍ -3 ｓ -1 以下とし、前記非晶質珪素膜に金属
元素を選択的に導入し、加熱することにより前記金属元
素が選択的に導入された領域から前記基板の表面に対し
概略平行な方向に結晶成長した結晶性珪素膜を形成し、
前記結晶性珪素膜の中のキャリアが移動する方向と前記
結晶成長の方向とが概略直角となるように薄膜トランジ
スタを形成することを特徴とするものである。また、本
発明は、前記金属元素として、ニッケル、コバルト、パ
ラジウム又は白金を用いることを特徴とするものであ
る。上記本発明は、ラテラル成長結晶性珪素膜のスター
ティング・マテリアルとしての非晶質珪素膜の成膜方法
および成膜条件を最適化し、ラテラル成長距離を大きく
延ばすことにより、ラテラル成長距離不足によるＴＦＴ
の不安定性を無くし、ラテラル成長部分のマスク合わせ
時のマージンを大きくしてガラス基板の縮みによる影響
をキャンセルさせ、その製造プロセスを簡易化させると
共に、さらにはラテラル部分の結晶成長方向の分岐およ
び結晶欠陥を低減して結晶性を大きく向上させようとす
るものである。
【００２３】本発明者らは、出発非晶質珪素膜の違いに
よるラテラル成長距離の違いを調べた。用いた非晶質珪
素膜はプラズマＣＶＤ法と減圧ＣＶＤ法にて成膜された
２種で、さらに減圧ＣＶＤ膜では成膜温度および成膜速
度を変えて実験を行った。その結果を図７、図８、図９
に示す。図７は、プラズマＣＶＤ法により形成されたａ
−Ｓｉを出発膜として、加熱温度５８０℃でラテラル結
晶成長させたときの代表的なデータであり、横軸は加熱
時間、縦軸は不純物金属元素添加領域端からのラテラル
成長距離を表す。
よるラテラル成長距離の違いを調べた。用いた非晶質珪
素膜はプラズマＣＶＤ法と減圧ＣＶＤ法にて成膜された
２種で、さらに減圧ＣＶＤ膜では成膜温度および成膜速
度を変えて実験を行った。その結果を図７、図８、図９
に示す。図７は、プラズマＣＶＤ法により形成されたａ
−Ｓｉを出発膜として、加熱温度５８０℃でラテラル結
晶成長させたときの代表的なデータであり、横軸は加熱
時間、縦軸は不純物金属元素添加領域端からのラテラル
成長距離を表す。
【００２４】その傾きが意味するラテラル成長速度は加
熱温度に依存し、加熱温度が高いほどその成長速度は速
くなる。図７から、ある加熱時間まではラテラル成長距
離がリニアに延びており、その間の成長速度は一定であ
ることが分かる。ここで重要なことは、ラテラル成長距
離は加熱時間を延長すればどこまでも成長する訳ではな
く、その成長距離はある値で飽和に達し限界値が存在す
ることである。
熱温度に依存し、加熱温度が高いほどその成長速度は速
くなる。図７から、ある加熱時間まではラテラル成長距
離がリニアに延びており、その間の成長速度は一定であ
ることが分かる。ここで重要なことは、ラテラル成長距
離は加熱時間を延長すればどこまでも成長する訳ではな
く、その成長距離はある値で飽和に達し限界値が存在す
ることである。
【００２５】図８に加熱温度５８０℃でのラテラル成長
距離の限界値に対する出発ａ−Ｓｉ膜の減圧ＣＶＤ成膜
温度の依存性を示す。図８では、参考値としてＹ軸上に
プラズマＣＶＤａ−Ｓｉ膜の同条件での最大ラテラル成
長距離（点線で示す）を示してある。また、図９には、
減圧ＣＶＤ温度４８０℃に固定した場合において、最大
ラテラル成長距離に対するａ−Ｓｉ膜の成膜速度依存性
を示す。加熱温度は５８０℃である。図８、図９より、
ラテラル成長距離の限界値は出発非晶質珪素膜の種類お
よびその成膜条件によって異なっており、その種類およ
び成膜条件を最適化することによりラテラル成長限界距
離を大きくすることが可能であることがわかる。
距離の限界値に対する出発ａ−Ｓｉ膜の減圧ＣＶＤ成膜
温度の依存性を示す。図８では、参考値としてＹ軸上に
プラズマＣＶＤａ−Ｓｉ膜の同条件での最大ラテラル成
長距離（点線で示す）を示してある。また、図９には、
減圧ＣＶＤ温度４８０℃に固定した場合において、最大
ラテラル成長距離に対するａ−Ｓｉ膜の成膜速度依存性
を示す。加熱温度は５８０℃である。図８、図９より、
ラテラル成長距離の限界値は出発非晶質珪素膜の種類お
よびその成膜条件によって異なっており、その種類およ
び成膜条件を最適化することによりラテラル成長限界距
離を大きくすることが可能であることがわかる。
【００２６】ラテラル成長距離に限界値が存在する理由
は、不純物金属元素添加領域以外の非晶質珪素膜領域で
の自然核発生による固相結晶化現象になる。すなわち、
不純物金属元素が添加された低温結晶化領域からラテラ
ル成長が十分延びるまでに、その他の非晶質珪素膜領域
で自然核発生が進行し、ラテラル成長による結晶化領域
と自然核発生による結晶化領域がぶつかり合うことでラ
テラル成長が止まってしまう訳である。したがって、ラ
テラル成長距離の限界値を延ばすためには、出発非晶質
珪素膜での自然核発生率を低下させ、ラテラル成長進行
中に不純物金属元素添加領域以外で自然核発生による固
相結晶化を抑える必要がある。
は、不純物金属元素添加領域以外の非晶質珪素膜領域で
の自然核発生による固相結晶化現象になる。すなわち、
不純物金属元素が添加された低温結晶化領域からラテラ
ル成長が十分延びるまでに、その他の非晶質珪素膜領域
で自然核発生が進行し、ラテラル成長による結晶化領域
と自然核発生による結晶化領域がぶつかり合うことでラ
テラル成長が止まってしまう訳である。したがって、ラ
テラル成長距離の限界値を延ばすためには、出発非晶質
珪素膜での自然核発生率を低下させ、ラテラル成長進行
中に不純物金属元素添加領域以外で自然核発生による固
相結晶化を抑える必要がある。
【００２７】自然核発生率は非晶質珪素膜固有の値であ
り、その成膜方法および成膜条件によって大きく異な
る。プラズマＣＶＤ膜では、炭素、窒素、そして特に酸
素などの不純物元素が比較的多く混在しており、それら
が異物となって自然核発生が起こりやすい。また、通常
４００℃以下の低温で成膜されるため多量の水素が膜中
に混入しており、加熱結晶化時にこれら水素の抜けたダ
ングリングボンドに歪みが生じ、そこから自然核発生が
起こりやすくなっている。減圧ＣＶＤ膜では、不純物に
関してプラズマＣＶＤ膜より有利であり、４００℃以上
の温度で成膜するためプラズマＣＶＤ膜より圧倒的に水
素量も少ない。ところが、約５００℃以上の温度で成膜
された非晶質珪素膜中には比較的多くの微結晶成分が混
在しており、それら微結晶成分を基に核発生が起こって
しまう。また、５００℃以下の温度で成膜した膜であっ
ても成膜速度が遅い場合には、成膜中に結合の弱い珪素
原子が水素により還元されることで比較的結合の強い珪
素原子のみが残り、微結晶性の高い膜となってしまう。
り、その成膜方法および成膜条件によって大きく異な
る。プラズマＣＶＤ膜では、炭素、窒素、そして特に酸
素などの不純物元素が比較的多く混在しており、それら
が異物となって自然核発生が起こりやすい。また、通常
４００℃以下の低温で成膜されるため多量の水素が膜中
に混入しており、加熱結晶化時にこれら水素の抜けたダ
ングリングボンドに歪みが生じ、そこから自然核発生が
起こりやすくなっている。減圧ＣＶＤ膜では、不純物に
関してプラズマＣＶＤ膜より有利であり、４００℃以上
の温度で成膜するためプラズマＣＶＤ膜より圧倒的に水
素量も少ない。ところが、約５００℃以上の温度で成膜
された非晶質珪素膜中には比較的多くの微結晶成分が混
在しており、それら微結晶成分を基に核発生が起こって
しまう。また、５００℃以下の温度で成膜した膜であっ
ても成膜速度が遅い場合には、成膜中に結合の弱い珪素
原子が水素により還元されることで比較的結合の強い珪
素原子のみが残り、微結晶性の高い膜となってしまう。
【００２８】 ラテラル成長結晶性珪素膜をＴＦＴのチ
ャネル部に適用する場合、例えば５００ｍｍ角程度の大
型ガラス基板では、課題の節で述べたようにガラス基板
のシュリンケージマージンとして２００μｍのラテラル
成長距離が必要になる。このような長大なラテラル成長
を実現するために、本発明者らが、前記のような実験に
より見い出したラテラル成長における最適な出発ａ−Ｓ
ｉ膜は、図８、図９からわかる通り減圧ＣＶＤ法により
形成されたａ−Ｓｉ膜で、さらにその好適な成膜条件と
しては、成膜温度４８０℃以下、成膜速度１ｎｍ／ｍｉ
ｎ．以上である。前記条件にて成膜されたａ−Ｓｉ膜の
核発生率は２×１０8ｃｍ-3ｓ-1以下である。さらに最
適な条件としては成膜温度４６０℃以下、成膜速度２．
５ｎｍ／ｍｉｎ．以上であり、その際の核発生率は１×
１０8 ｃｍ-3ｓ-1以下となり、ラテラル成長距離は実に
２５０μｍ以上にもなる。但し、以上の条件を満たすた
めには、その成膜材料ガスとしてＳｉn Ｈ2n+2（ｎ≧
２）の高次のシラン系ガスの使用が不可欠であり、従来
一般的に使用されているモノシラン（ＳｉＨ4 ）ガスで
は上記の成膜条件を満たすことはできない。このような
成膜条件により減圧ＣＶＤにて形成したａ−Ｓｉ膜をス
ターティング・マテリアルとすることにより、成長距離
２００μｍを越えるラテラル成長が可能となる。
ャネル部に適用する場合、例えば５００ｍｍ角程度の大
型ガラス基板では、課題の節で述べたようにガラス基板
のシュリンケージマージンとして２００μｍのラテラル
成長距離が必要になる。このような長大なラテラル成長
を実現するために、本発明者らが、前記のような実験に
より見い出したラテラル成長における最適な出発ａ−Ｓ
ｉ膜は、図８、図９からわかる通り減圧ＣＶＤ法により
形成されたａ−Ｓｉ膜で、さらにその好適な成膜条件と
しては、成膜温度４８０℃以下、成膜速度１ｎｍ／ｍｉ
ｎ．以上である。前記条件にて成膜されたａ−Ｓｉ膜の
核発生率は２×１０8ｃｍ-3ｓ-1以下である。さらに最
適な条件としては成膜温度４６０℃以下、成膜速度２．
５ｎｍ／ｍｉｎ．以上であり、その際の核発生率は１×
１０8 ｃｍ-3ｓ-1以下となり、ラテラル成長距離は実に
２５０μｍ以上にもなる。但し、以上の条件を満たすた
めには、その成膜材料ガスとしてＳｉn Ｈ2n+2（ｎ≧
２）の高次のシラン系ガスの使用が不可欠であり、従来
一般的に使用されているモノシラン（ＳｉＨ4 ）ガスで
は上記の成膜条件を満たすことはできない。このような
成膜条件により減圧ＣＶＤにて形成したａ−Ｓｉ膜をス
ターティング・マテリアルとすることにより、成長距離
２００μｍを越えるラテラル成長が可能となる。
【００２９】また、ラテラル成長部の結晶性を高める上
でａ−Ｓｉ膜中における不純物濃度の低減、特に酸素濃
度の低減は不可欠である。酸素原子は単独では欠陥とな
らず消滅するが、数個程度集まった酸素クラスターから
は微小欠陥が生成することが一般に知られている。多結
晶Ｓｉ膜では酸素原子は結晶粒界部に偏在しており、ラ
テラル成長部においても一方向にそろった針状結晶の結
晶粒界部に酸素原子は偏在している。ラテラル成長部
で、その針状結晶の分岐の問題となるのは結晶内領域の
酸素クラスターによる欠陥に限られ、結晶化前のａ−Ｓ
ｉ膜中の酸素濃度を５×１０18ｃｍ-3以下とすることに
より、ラテラル成長距離２００μｍ以内において酸素ク
ラスターの発生する微小欠陥による結晶成長方向の分岐
をほぼ無くすことができる。
でａ−Ｓｉ膜中における不純物濃度の低減、特に酸素濃
度の低減は不可欠である。酸素原子は単独では欠陥とな
らず消滅するが、数個程度集まった酸素クラスターから
は微小欠陥が生成することが一般に知られている。多結
晶Ｓｉ膜では酸素原子は結晶粒界部に偏在しており、ラ
テラル成長部においても一方向にそろった針状結晶の結
晶粒界部に酸素原子は偏在している。ラテラル成長部
で、その針状結晶の分岐の問題となるのは結晶内領域の
酸素クラスターによる欠陥に限られ、結晶化前のａ−Ｓ
ｉ膜中の酸素濃度を５×１０18ｃｍ-3以下とすることに
より、ラテラル成長距離２００μｍ以内において酸素ク
ラスターの発生する微小欠陥による結晶成長方向の分岐
をほぼ無くすことができる。
【００３０】減圧ＣＶＤ法においてａ−Ｓｉ膜中の酸素
濃度を上記の値以下に抑える手段として、ａ−Ｓｉ成膜
前の到達真空度を上げ装置内の残留酸素を低減する方法
と、ａ−Ｓｉ成膜前に水素、ヘリウムなどの不活性ガス
を導入し残留酸素を装置外に押し出す方法がある。前者
の方法でａ−Ｓｉ膜中酸素濃度５×１０18ｃｍ-3以下を
達成するためには、８×１０-3Ｐａ以下の到達真空度が
必要である。また両者の方法を同時に用いることで、さ
らに効率的にａ−Ｓｉ膜中の酸素濃度を低減することが
可能である。
濃度を上記の値以下に抑える手段として、ａ−Ｓｉ成膜
前の到達真空度を上げ装置内の残留酸素を低減する方法
と、ａ−Ｓｉ成膜前に水素、ヘリウムなどの不活性ガス
を導入し残留酸素を装置外に押し出す方法がある。前者
の方法でａ−Ｓｉ膜中酸素濃度５×１０18ｃｍ-3以下を
達成するためには、８×１０-3Ｐａ以下の到達真空度が
必要である。また両者の方法を同時に用いることで、さ
らに効率的にａ−Ｓｉ膜中の酸素濃度を低減することが
可能である。
【００３１】以上述べたように、本発明を用い、長大な
ラテラル成長部でＴＦＴを構成することにより、基板の
縮みに起因する前記のようなプロセス上の問題点が解決
できるだけでなく、結晶成長方向が一次元的に揃った高
品質なラテラル成長結晶性珪素膜を得ることができる。
さらに、単一のラテラル成長部において複数個のＴＦＴ
を構成することも可能となり、ＴＦＴ特性の向上、およ
び均一性の向上が図れる。
ラテラル成長部でＴＦＴを構成することにより、基板の
縮みに起因する前記のようなプロセス上の問題点が解決
できるだけでなく、結晶成長方向が一次元的に揃った高
品質なラテラル成長結晶性珪素膜を得ることができる。
さらに、単一のラテラル成長部において複数個のＴＦＴ
を構成することも可能となり、ＴＦＴ特性の向上、およ
び均一性の向上が図れる。
【００３２】
【作用】基板表面に対して平行な方向に結晶成長した結
晶性珪素膜を用いてＴＦＴを構成する際に、減圧ＣＶＤ
法により作製されたａ−Ｓｉ膜をスターティング・マテ
リアルとすることによって成長距離を大きくでき、結果
としてＴＦＴの特性向上および特性安定化が可能とな
り、さらにＴＦＴの製造工程を容易にすることができ
る。
晶性珪素膜を用いてＴＦＴを構成する際に、減圧ＣＶＤ
法により作製されたａ−Ｓｉ膜をスターティング・マテ
リアルとすることによって成長距離を大きくでき、結果
としてＴＦＴの特性向上および特性安定化が可能とな
り、さらにＴＦＴの製造工程を容易にすることができ
る。
【００３３】 また、ａ−Ｓｉ成膜の際の減圧ＣＶＤの
成膜条件を成膜温度４８０℃以下、成膜速度１ｎｍ／ｍ
ｉｎ．以上とし、ａ−Ｓｉ領域内の結晶核発生率を２×
１０8 ｃｍ-3ｓ-1以下とすることにより、ラテラル成長
距離を２００μｍ以上にまで延ばすことができ、単一の
ラテラル成長部において複数個のＴＦＴを構成すること
も可能となる。上記の成膜条件を満たすには、その成膜
材料ガスとしてＳｉn Ｈ2n+2 （ｎ≧２）の高次のシラ
ン系ガスが必要不可欠となる。
成膜条件を成膜温度４８０℃以下、成膜速度１ｎｍ／ｍ
ｉｎ．以上とし、ａ−Ｓｉ領域内の結晶核発生率を２×
１０8 ｃｍ-3ｓ-1以下とすることにより、ラテラル成長
距離を２００μｍ以上にまで延ばすことができ、単一の
ラテラル成長部において複数個のＴＦＴを構成すること
も可能となる。上記の成膜条件を満たすには、その成膜
材料ガスとしてＳｉn Ｈ2n+2 （ｎ≧２）の高次のシラ
ン系ガスが必要不可欠となる。
【００３４】さらにａ−Ｓｉ成膜時の成膜前到達真空度
を８×１０-3Ｐａ以下とし、また成膜前に不活性ガスを
導入し引き続いて成膜ガスを導入することにより、ａ−
Ｓｉ膜中酸素濃度を５×１０18ｃｍ-3以下に低滅するこ
とができ、ラテラル結晶成長領域内での酸素クラスター
欠陥による成長方向の分岐を抑えることができる。した
がって、従来のラテラル成長結晶性珪素膜と比較して、
出発ａ−Ｓｉ膜の膜中酸素濃度の低下および自然核発生
率の低下により、結晶成長方向がほぼ完全に一次元的に
横方向に成長し、高品質なラテラル結晶成長珪素膜を得
ることができる。そして、このラテラル結晶成長珪素膜
を用いてＴＦＴを作製することにより、基板全面にわた
って高性能で安定した特性のＴＦＴを有する半導体装置
が実現可能となる。
を８×１０-3Ｐａ以下とし、また成膜前に不活性ガスを
導入し引き続いて成膜ガスを導入することにより、ａ−
Ｓｉ膜中酸素濃度を５×１０18ｃｍ-3以下に低滅するこ
とができ、ラテラル結晶成長領域内での酸素クラスター
欠陥による成長方向の分岐を抑えることができる。した
がって、従来のラテラル成長結晶性珪素膜と比較して、
出発ａ−Ｓｉ膜の膜中酸素濃度の低下および自然核発生
率の低下により、結晶成長方向がほぼ完全に一次元的に
横方向に成長し、高品質なラテラル結晶成長珪素膜を得
ることができる。そして、このラテラル結晶成長珪素膜
を用いてＴＦＴを作製することにより、基板全面にわた
って高性能で安定した特性のＴＦＴを有する半導体装置
が実現可能となる。
【００３５】また、結晶の成長方向に沿ってソース／ド
レイン領域を形成することによって、キャリアの移動が
粒界の影響をあまり受けない高移動度を有するＴＦＴを
得ることができる。また、結晶成長方向に垂直な方向に
ソース／ドレイン領域を形成することにより、ドレイン
端部の電界集中領域でのキャリアの移動方向における連
続した粒界部分を無くすことができ、オフ電流の小さい
ＴＦＴを得ることができる。
レイン領域を形成することによって、キャリアの移動が
粒界の影響をあまり受けない高移動度を有するＴＦＴを
得ることができる。また、結晶成長方向に垂直な方向に
ソース／ドレイン領域を形成することにより、ドレイン
端部の電界集中領域でのキャリアの移動方向における連
続した粒界部分を無くすことができ、オフ電流の小さい
ＴＦＴを得ることができる。
【００３６】
〔実施例１〕本発明を用いた第１の実施例について説明
する。本実施例では、液晶表示装置のドライバ回路等を
構成するＮＴＦＴとＰＴＦＴとを相補型に構成したＣＭ
ＯＳ構造の回路の作製工程において、本発明を利用した
場合についての説明を行う。本実施例は、絶縁基板（例
えばガラス基板）上に上記ＣＭＯＳ構造のＴＦＴを形成
する例であり、ＴＦＴを構成する半導体膜として基板に
平行な方向に結晶成長した結晶性珪素膜を用い、ＴＦＴ
の動作時のキャリアの移動方向が、この結晶性珪素膜の
結晶成長方向と平行な方向になるようにするものであ
る。
する。本実施例では、液晶表示装置のドライバ回路等を
構成するＮＴＦＴとＰＴＦＴとを相補型に構成したＣＭ
ＯＳ構造の回路の作製工程において、本発明を利用した
場合についての説明を行う。本実施例は、絶縁基板（例
えばガラス基板）上に上記ＣＭＯＳ構造のＴＦＴを形成
する例であり、ＴＦＴを構成する半導体膜として基板に
平行な方向に結晶成長した結晶性珪素膜を用い、ＴＦＴ
の動作時のキャリアの移動方向が、この結晶性珪素膜の
結晶成長方向と平行な方向になるようにするものであ
る。
【００３７】以下において、図１に示すのが、ＮＴＦＴ
とＰＴＦＴとを相補型に構成した回路に、本発明を応用
した際の概要を示す平面図である。また、図２に示すの
が、その作製工程における断面図であり、図２の（Ａ）
〜（Ｄ）の順にしたがってＴＦＴの作製工程が順次進行
する。
とＰＴＦＴとを相補型に構成した回路に、本発明を応用
した際の概要を示す平面図である。また、図２に示すの
が、その作製工程における断面図であり、図２の（Ａ）
〜（Ｄ）の順にしたがってＴＦＴの作製工程が順次進行
する。
【００３８】 まず、ガラス基板１０１上にスパッタリ
ング法によって厚さ２００ｎｍの酸化珪素の下地膜１０
２を形成する。次に減圧ＣＶＤ法によって、厚さ５０〜
１５０ｎｍ、例えば１００ｎｍの真性（Ｉ型）の非晶質
珪素膜（ａ−Ｓｉ膜）１０３を成膜する。その際、成膜
ガスとしてＳｉn Ｈ2n+2（ｎ≧２）の高次のシラン系ガ
スを使用する。ｎが大きくなると低温反応性が大きくな
り、成膜速度も向上するが、原料ガスが非常に高価で入
手も困難となる。本実施例では、現在最も一般に使用さ
れている高次のシラン系ガスとして、ジシラン（Ｓｉ2
Ｈ6 ）ガスを成膜ガスとして使用する。また、成膜条件
としては、成膜温度４８０℃以下、成膜速度１ｎｍ／ｍ
ｉｎ．以上であれば本発明の目的とする効果は得られる
が、さらに好適な条件としては、成膜温度４６０℃以
下、成膜速度２．５ｎｍ／ｍｉｎ．以上の条件が必要で
ある。本実施例では、Ｓｉ2 Ｈ6 ガスとの兼ね合いか
ら、成膜温度４５０℃、成膜速度３．５ｎｍ／ｍｉｎ．
を最適条件とし、採用した。
ング法によって厚さ２００ｎｍの酸化珪素の下地膜１０
２を形成する。次に減圧ＣＶＤ法によって、厚さ５０〜
１５０ｎｍ、例えば１００ｎｍの真性（Ｉ型）の非晶質
珪素膜（ａ−Ｓｉ膜）１０３を成膜する。その際、成膜
ガスとしてＳｉn Ｈ2n+2（ｎ≧２）の高次のシラン系ガ
スを使用する。ｎが大きくなると低温反応性が大きくな
り、成膜速度も向上するが、原料ガスが非常に高価で入
手も困難となる。本実施例では、現在最も一般に使用さ
れている高次のシラン系ガスとして、ジシラン（Ｓｉ2
Ｈ6 ）ガスを成膜ガスとして使用する。また、成膜条件
としては、成膜温度４８０℃以下、成膜速度１ｎｍ／ｍ
ｉｎ．以上であれば本発明の目的とする効果は得られる
が、さらに好適な条件としては、成膜温度４６０℃以
下、成膜速度２．５ｎｍ／ｍｉｎ．以上の条件が必要で
ある。本実施例では、Ｓｉ2 Ｈ6 ガスとの兼ね合いか
ら、成膜温度４５０℃、成膜速度３．５ｎｍ／ｍｉｎ．
を最適条件とし、採用した。
【００３９】次に酸化珪素膜または窒化珪素膜等によっ
て形成されたマスク１０４を設ける。このマスク１０４
によって、スリット状にａ−Ｓｉ膜１０３が露呈され
る。即ち、図２（Ａ）の状態を上面から見ると、図１の
１００に示すようにようにスリット状にａ−Ｓｉ膜１０
３が露呈しており、他の部分はマスクされている状態と
なっている。
て形成されたマスク１０４を設ける。このマスク１０４
によって、スリット状にａ−Ｓｉ膜１０３が露呈され
る。即ち、図２（Ａ）の状態を上面から見ると、図１の
１００に示すようにようにスリット状にａ−Ｓｉ膜１０
３が露呈しており、他の部分はマスクされている状態と
なっている。
【００４０】 上記マスク１０４を設けた後、スパッタ
リング法によって、厚さ０．５〜２０ｎｍ、例えば２ｎ
ｍの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦Ｘ≦
２．５、例えばＸ＝２．０）を成膜する。この後マスク
１０４を取り除くことによって、領域１００の部分に選
択的に珪化ニッケル薄膜が成膜されることになる。即
ち、領域１００の部分にニッケル微量添加が選択的に行
われたことになる。そして、これを水素還元雰囲気下
（好ましくは、水素の分圧が０．１〜１気圧）または不
活性雰囲気下（大気圧）、５５０℃で１６時間アニール
して結晶化させる。
リング法によって、厚さ０．５〜２０ｎｍ、例えば２ｎ
ｍの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦Ｘ≦
２．５、例えばＸ＝２．０）を成膜する。この後マスク
１０４を取り除くことによって、領域１００の部分に選
択的に珪化ニッケル薄膜が成膜されることになる。即
ち、領域１００の部分にニッケル微量添加が選択的に行
われたことになる。そして、これを水素還元雰囲気下
（好ましくは、水素の分圧が０．１〜１気圧）または不
活性雰囲気下（大気圧）、５５０℃で１６時間アニール
して結晶化させる。
【００４１】この際、珪化ニッケル膜が選択的に成膜さ
れた１００の領域においては、図１および図２（Ｂ）に
示すように基板１０１に対して垂直方向に珪素膜１０３
の結晶化が起こる。そして、領域１００の周辺領域で
は、矢印１０５で示すように、領域１００から横方向
（基板と平行な方向）に結晶成長が行われる。そして後
の工程で明らかになるように、ソース／ドレイン領域が
この結晶成長方向に形成される。なお上記結晶成長に際
し、矢印１０５で示される基板と平行な方向の結晶成長
の距離は、１００μｍ程度である。
れた１００の領域においては、図１および図２（Ｂ）に
示すように基板１０１に対して垂直方向に珪素膜１０３
の結晶化が起こる。そして、領域１００の周辺領域で
は、矢印１０５で示すように、領域１００から横方向
（基板と平行な方向）に結晶成長が行われる。そして後
の工程で明らかになるように、ソース／ドレイン領域が
この結晶成長方向に形成される。なお上記結晶成長に際
し、矢印１０５で示される基板と平行な方向の結晶成長
の距離は、１００μｍ程度である。
【００４２】上記工程の結果、非晶質珪素膜を結晶化さ
せて、結晶性珪素膜１０３を得ることができる。そし
て、素子間分離を行い、不要な部分の結晶性珪素膜１０
３を除去し、素子領域を形成する。この工程において、
ＴＦＴの活性層（ソース／ドレイン領域、チャネル形成
領域が形成される部分）の長さを３０μｍ以内とする
と、図２において活性層を結晶性珪素膜で構成するため
には、この工程のマスク合わせのマージンが７０μｍ確
保できる。ガラス基板の加熱処理後の縮みを考慮すると
このマージンの意味は非常に大きく、３０ｃｍ角以上の
大面積ガラス基板においても、基板全面にわたってラテ
ラル結晶成長部にＴＦＴのチャネル領域が形成可能とな
る。また、アニール時間を延長することでラテラル結晶
成長距離はさらに延長するので、さらに大型のガラス基
板を用いる場合などでも、ガラス基板の縮みによる影響
をキャンセルさせることが可能となる。
せて、結晶性珪素膜１０３を得ることができる。そし
て、素子間分離を行い、不要な部分の結晶性珪素膜１０
３を除去し、素子領域を形成する。この工程において、
ＴＦＴの活性層（ソース／ドレイン領域、チャネル形成
領域が形成される部分）の長さを３０μｍ以内とする
と、図２において活性層を結晶性珪素膜で構成するため
には、この工程のマスク合わせのマージンが７０μｍ確
保できる。ガラス基板の加熱処理後の縮みを考慮すると
このマージンの意味は非常に大きく、３０ｃｍ角以上の
大面積ガラス基板においても、基板全面にわたってラテ
ラル結晶成長部にＴＦＴのチャネル領域が形成可能とな
る。また、アニール時間を延長することでラテラル結晶
成長距離はさらに延長するので、さらに大型のガラス基
板を用いる場合などでも、ガラス基板の縮みによる影響
をキャンセルさせることが可能となる。
【００４３】 その後、スパッタリング法によって厚さ
１００ｎｍの酸化珪素膜１０６をゲート絶縁膜として成
膜する。スパッタリングには、ターゲットとして酸化珪
素を用い、スパッタリング時の基板温度は２００〜４０
０℃、例えば３５０℃、スパッタリング雰囲気は酸素と
アルゴンで、アルゴン／酸素＝０〜０．５、例えば０．
１以下とする。引き続いて、スパッタリング法によっ
て、厚さ４００〜８００ｎｍ、例えば６００ｎｍのアル
ミニウム（０．１〜２％のシリコンを含む）を成膜す
る。
１００ｎｍの酸化珪素膜１０６をゲート絶縁膜として成
膜する。スパッタリングには、ターゲットとして酸化珪
素を用い、スパッタリング時の基板温度は２００〜４０
０℃、例えば３５０℃、スパッタリング雰囲気は酸素と
アルゴンで、アルゴン／酸素＝０〜０．５、例えば０．
１以下とする。引き続いて、スパッタリング法によっ
て、厚さ４００〜８００ｎｍ、例えば６００ｎｍのアル
ミニウム（０．１〜２％のシリコンを含む）を成膜す
る。
【００４４】 そして、アルミニウム膜をパターニング
して、ゲート電極１０７、１０９を形成する。さらに、
このアルミニウムの電極の表面を陽極酸化して、表面に
酸化物層１０８、１１０を形成する。この陽極酸化は、
酒石酸が１〜５％含まれたエチレングリコール溶液中で
行う。得られた酸化物層１０８、１１０の厚さは２００
ｎｍである。なお、この酸化物１０８と１１０とは、後
のイオンドーピング工程において、オフセットゲート領
域を形成する厚さとなるので、オフセットゲート領域の
長さを上記陽極酸化工程で決めることができる。
して、ゲート電極１０７、１０９を形成する。さらに、
このアルミニウムの電極の表面を陽極酸化して、表面に
酸化物層１０８、１１０を形成する。この陽極酸化は、
酒石酸が１〜５％含まれたエチレングリコール溶液中で
行う。得られた酸化物層１０８、１１０の厚さは２００
ｎｍである。なお、この酸化物１０８と１１０とは、後
のイオンドーピング工程において、オフセットゲート領
域を形成する厚さとなるので、オフセットゲート領域の
長さを上記陽極酸化工程で決めることができる。
【００４５】次に、イオンドーピング法によって、活性
領域にゲート電極１０７とその周囲の酸化層１０８、ゲ
ート電極１０９とその周囲の酸化層１１０をマスクとし
て不純物（リン、およびホウ素）を注入する。ドーピン
グガスとして、フォスフィン（ＰＨ3 ）およびジボラン
（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜
９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０ｋＶ〜
８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15
〜８×１０15ｃｍ-2、例えばリンを２×１０15ｃｍ-2、
ホウ素を５×１０15ｃｍ-2とする。この工程により、ゲ
ート電極１０７、１０９およびその周囲の酸化層１０
８、１１０にマスクされ不純物が注入されない領域１１
２、１１５は後にＴＦＴのチャネル領域となる。ドーピ
ングに際しては、ドーピングが不要な領域をフォトレジ
ストで覆うことによって、それぞれの元素を選択的にド
ーピングを行う。この結果、Ｎ型の不純物領域１１４と
１１６、Ｐ型の不純物領域１１１と１１３が形成され、
図２に示すようにＰチャネル型ＴＦＴ（ＰＴＦＴ）とＮ
チャネル型ＴＦＴ（ＮＴＦＴ）とを形成することができ
る。
領域にゲート電極１０７とその周囲の酸化層１０８、ゲ
ート電極１０９とその周囲の酸化層１１０をマスクとし
て不純物（リン、およびホウ素）を注入する。ドーピン
グガスとして、フォスフィン（ＰＨ3 ）およびジボラン
（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜
９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０ｋＶ〜
８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15
〜８×１０15ｃｍ-2、例えばリンを２×１０15ｃｍ-2、
ホウ素を５×１０15ｃｍ-2とする。この工程により、ゲ
ート電極１０７、１０９およびその周囲の酸化層１０
８、１１０にマスクされ不純物が注入されない領域１１
２、１１５は後にＴＦＴのチャネル領域となる。ドーピ
ングに際しては、ドーピングが不要な領域をフォトレジ
ストで覆うことによって、それぞれの元素を選択的にド
ーピングを行う。この結果、Ｎ型の不純物領域１１４と
１１６、Ｐ型の不純物領域１１１と１１３が形成され、
図２に示すようにＰチャネル型ＴＦＴ（ＰＴＦＴ）とＮ
チャネル型ＴＦＴ（ＮＴＦＴ）とを形成することができ
る。
【００４６】その後、図２（Ｃ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、ＫｒＦエキ
シマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いるが、他のレーザーであってもよい。レーザ
ー光の照射条件は、エネルギー密度が２００〜４００ｍ
Ｊ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所に
つき２〜１０ショット、例えば２ショットとする。この
レーザー光の照射時に基板を２００〜４５０℃程度に加
熱することは有用である。このレーザーアニール工程に
おいて、先に結晶化された領域にはニッケルが拡散して
いるので、このレーザー光の照射によって、再結晶化が
容易に進行し、Ｐ型を付与する不純物がドープされた不
純物領域１１１と１１３、さらにはＮ型を付与する不純
物がドープされた不純物領域１１４と１１６は、容易に
活性化させ得る。
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、ＫｒＦエキ
シマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いるが、他のレーザーであってもよい。レーザ
ー光の照射条件は、エネルギー密度が２００〜４００ｍ
Ｊ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所に
つき２〜１０ショット、例えば２ショットとする。この
レーザー光の照射時に基板を２００〜４５０℃程度に加
熱することは有用である。このレーザーアニール工程に
おいて、先に結晶化された領域にはニッケルが拡散して
いるので、このレーザー光の照射によって、再結晶化が
容易に進行し、Ｐ型を付与する不純物がドープされた不
純物領域１１１と１１３、さらにはＮ型を付与する不純
物がドープされた不純物領域１１４と１１６は、容易に
活性化させ得る。
【００４７】 続いて、図２（Ｄ）に示すように、厚さ
６００ｎｍの酸化珪素膜１１７を層間絶縁膜としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
を形成して、金属材料、例えば、窒化チタンとアルミニ
ウムの多層膜によってＴＦＴの電極・配線１１８、１２
０、１１９を形成する。そして最後に、１気圧の水素雰
囲気で３５０℃、３０分のアニールを行い、ＴＦＴを完
成させる。
６００ｎｍの酸化珪素膜１１７を層間絶縁膜としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
を形成して、金属材料、例えば、窒化チタンとアルミニ
ウムの多層膜によってＴＦＴの電極・配線１１８、１２
０、１１９を形成する。そして最後に、１気圧の水素雰
囲気で３５０℃、３０分のアニールを行い、ＴＦＴを完
成させる。
【００４８】図２に示す構成において、ニッケルが選択
的に導入された領域とＴＦＴとの位置関係を示すため
に、図１を用いて説明する。図１において、１００で示
される領域に選択的にニッケル微量添加が行われ、熱ア
ニールによってそこから矢印１０５で示す横方向（紙面
左右方向）に結晶成長がなされる。本発明では、この横
方向結晶成長珪素膜の出発ａ−Ｓｉ膜として、自然核発
生率を抑えた独自のａ−Ｓｉ膜を用いることにより、ラ
テラル成長距離を延長できるだけでなく、ラテラル成長
部分での結晶性を向上でき、その結果、大面積基板全面
にわたって均一な高品質横方向結晶成長珪素膜を簡便な
プロセスにて得ることができる。そして、この横方向の
結晶成長が行われた領域において、ソース／ドレイン領
域１１１と１１３、チャネル形成領域１１２がＰＴＦＴ
として形成される。同様に、ソース／ドレイン領域１１
４と１１６、チャネル形成領域１１５がＮＴＦＴとして
形成される。即ち、ソース／ドレイン間において、キャ
リアの移動する方向が結晶成長方向１０５と同一の方向
となっており、キャリアがその移動に際して粒界を横切
ることがないので、特に移動度を高くすることができ
る。
的に導入された領域とＴＦＴとの位置関係を示すため
に、図１を用いて説明する。図１において、１００で示
される領域に選択的にニッケル微量添加が行われ、熱ア
ニールによってそこから矢印１０５で示す横方向（紙面
左右方向）に結晶成長がなされる。本発明では、この横
方向結晶成長珪素膜の出発ａ−Ｓｉ膜として、自然核発
生率を抑えた独自のａ−Ｓｉ膜を用いることにより、ラ
テラル成長距離を延長できるだけでなく、ラテラル成長
部分での結晶性を向上でき、その結果、大面積基板全面
にわたって均一な高品質横方向結晶成長珪素膜を簡便な
プロセスにて得ることができる。そして、この横方向の
結晶成長が行われた領域において、ソース／ドレイン領
域１１１と１１３、チャネル形成領域１１２がＰＴＦＴ
として形成される。同様に、ソース／ドレイン領域１１
４と１１６、チャネル形成領域１１５がＮＴＦＴとして
形成される。即ち、ソース／ドレイン間において、キャ
リアの移動する方向が結晶成長方向１０５と同一の方向
となっており、キャリアがその移動に際して粒界を横切
ることがないので、特に移動度を高くすることができ
る。
【００４９】図２に示す回路は、ＰＴＦＴとＮＴＦＴと
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作成することも可
能である。
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作成することも可
能である。
【００５０】〔実施例２〕次に本発明を用いた第２の実
施例について説明する。本実施例では、液晶表示装置の
画素スイッチング素子を構成するＮＴＦＴの作製工程に
おいて、本発明を適用した場合についての説明を行う。
液晶表示装置の画素スイッチング素子に求められる性能
としては、書き込まれた信号（電荷）を保持する目的
で、ＴＦＴオフ動作時のリーク電流の低滅が主に求めら
れている。本実施例は、絶縁基板（例えばガラス基板）
上にＮＴＦＴを形成する例であり、ＴＦＴを構成する半
導体膜として基板に平行な方向に結晶成長した結晶性珪
素膜を用い、ＴＦＴの動作時のキャリアの移動方向が、
この結晶性珪素膜の結晶成長方向と垂直な方向になるよ
うにするものである。
施例について説明する。本実施例では、液晶表示装置の
画素スイッチング素子を構成するＮＴＦＴの作製工程に
おいて、本発明を適用した場合についての説明を行う。
液晶表示装置の画素スイッチング素子に求められる性能
としては、書き込まれた信号（電荷）を保持する目的
で、ＴＦＴオフ動作時のリーク電流の低滅が主に求めら
れている。本実施例は、絶縁基板（例えばガラス基板）
上にＮＴＦＴを形成する例であり、ＴＦＴを構成する半
導体膜として基板に平行な方向に結晶成長した結晶性珪
素膜を用い、ＴＦＴの動作時のキャリアの移動方向が、
この結晶性珪素膜の結晶成長方向と垂直な方向になるよ
うにするものである。
【００５１】以下において、図３に示すのが、画素スイ
ッチング素子を構成するＮＴＦＴに、本発明を応用した
際の概要を示す平面図である。また、図４に示すのが、
その作製工程における断面図であり、図２の場合と同
様、（Ａ）〜（Ｄ）の順にしたがってＴＦＴの作製工程
が順次進行する。
ッチング素子を構成するＮＴＦＴに、本発明を応用した
際の概要を示す平面図である。また、図４に示すのが、
その作製工程における断面図であり、図２の場合と同
様、（Ａ）〜（Ｄ）の順にしたがってＴＦＴの作製工程
が順次進行する。
【００５２】 まず、ガラス基板３０１上にスパッタリ
ング法によって厚さ２００ｎｍの酸化珪素の下地膜３０
２を形成する。次に減圧ＣＶＤ法によって、厚さ５０〜
１５０ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質珪
素膜（ａ−Ｓｉ膜）３０３を成膜する。その際、成膜ガ
スとしては、ジシラン（Ｓｉ2 Ｈ6 ）ガスを使用し、成
膜条件としては、成膜温度４６０℃、成膜速度２．５ｎ
ｍ／ｍｉｎ．の条件を用いた。
ング法によって厚さ２００ｎｍの酸化珪素の下地膜３０
２を形成する。次に減圧ＣＶＤ法によって、厚さ５０〜
１５０ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質珪
素膜（ａ−Ｓｉ膜）３０３を成膜する。その際、成膜ガ
スとしては、ジシラン（Ｓｉ2 Ｈ6 ）ガスを使用し、成
膜条件としては、成膜温度４６０℃、成膜速度２．５ｎ
ｍ／ｍｉｎ．の条件を用いた。
【００５３】次に酸化珪素膜または窒化珪素膜等によっ
て形成されたマスク３０４を設ける。このマスク３０４
によって、スリット状にａ−Ｓｉ膜３０３が露呈され
る。即ち、図４（Ａ）の状態を上面から見ると、図３の
ように紙面手前側または紙面向う側にａ−Ｓｉ膜３０３
が３００で示されるようにスリット状に露呈しており、
他の部分はマスクされている状態となっている。図３に
おいて、Ａ−Ａ’で切った断面が図４（Ｃ）または図４
（Ｄ）に対応する。なお図４において、３０８と３１０
がソース／ドレイン領域であり、３０９がチャネル形成
領域である。
て形成されたマスク３０４を設ける。このマスク３０４
によって、スリット状にａ−Ｓｉ膜３０３が露呈され
る。即ち、図４（Ａ）の状態を上面から見ると、図３の
ように紙面手前側または紙面向う側にａ−Ｓｉ膜３０３
が３００で示されるようにスリット状に露呈しており、
他の部分はマスクされている状態となっている。図３に
おいて、Ａ−Ａ’で切った断面が図４（Ｃ）または図４
（Ｄ）に対応する。なお図４において、３０８と３１０
がソース／ドレイン領域であり、３０９がチャネル形成
領域である。
【００５４】上記マスク３０４を設けた後、酢酸ニッケ
ルあるは硝酸ニッケル等のニッケル塩の水溶液を基板全
面に塗布し、その後スピンナーにて均一に乾燥させる。
この際の水溶液中のニッケル濃度は５０〜２００ｐｐｍ
が適当で、好ましくは１００ｐｐｍである。領域３００
の部分では、折出したＮｉイオンがａ−Ｓｉ膜と接触し
ており、領域３００の部分にニッケル微量添加が選択的
に行われたことになる。そして、これを水素還元雰囲気
下（好ましくは、水素の分圧が０．１〜１気圧）または
不活性雰囲気下（大気圧）、５５０℃で１６時間アニー
ルして結晶化させる。
ルあるは硝酸ニッケル等のニッケル塩の水溶液を基板全
面に塗布し、その後スピンナーにて均一に乾燥させる。
この際の水溶液中のニッケル濃度は５０〜２００ｐｐｍ
が適当で、好ましくは１００ｐｐｍである。領域３００
の部分では、折出したＮｉイオンがａ−Ｓｉ膜と接触し
ており、領域３００の部分にニッケル微量添加が選択的
に行われたことになる。そして、これを水素還元雰囲気
下（好ましくは、水素の分圧が０．１〜１気圧）または
不活性雰囲気下（大気圧）、５５０℃で１６時間アニー
ルして結晶化させる。
【００５５】この際、ニッケル微量添加が行われた領域
３００においては、基板３０１に対して垂直方向に珪素
膜３０３の結晶化が起こる。そして、領域３００の周辺
領域では、矢印３０５で示すように、領域３００から横
方向（基板と平行な方向）に結晶成長が行われる。そし
て図３から明らかなように、ソース／ドレインを結ぶ線
と３０５で示す結晶成長の方向とは直交する。なお上記
結晶成長に際し、矢印３０５で示される基板と平行な方
向の結晶成長の距離は、１００μｍ程度である。
３００においては、基板３０１に対して垂直方向に珪素
膜３０３の結晶化が起こる。そして、領域３００の周辺
領域では、矢印３０５で示すように、領域３００から横
方向（基板と平行な方向）に結晶成長が行われる。そし
て図３から明らかなように、ソース／ドレインを結ぶ線
と３０５で示す結晶成長の方向とは直交する。なお上記
結晶成長に際し、矢印３０５で示される基板と平行な方
向の結晶成長の距離は、１００μｍ程度である。
【００５６】上記工程の結果、非晶質珪素膜を結晶化さ
せて、結晶性珪素膜３０３を得ることができる。そし
て、マスク３０４を除去後、素子間分離を行い、不要な
部分の結晶性珪素膜３０３を除去し、素子領域を形成す
る。この工程において、ＴＦＴの活性層（ソース／ドレ
イン領域、チャネル形成領域が形成される部分）の幅を
３０μｍ以内とすると、活性層を結晶性珪素膜で構成す
るためには、この工程のマスク合わせのマージンが７０
μｍ確保できる。ガラス基板の加熱処理後の縮みを考慮
するとこのマージンの意味は非常に大きく、３０ｃｍ角
以上の大面積ガラス基板においても、基板全面にわたっ
てラテラル結晶成長部にＴＦＴのチャネル領域が形成可
能となる。また、アニール時間を延長することでラテラ
ル結晶成長距離はさらに延長するので、さらに大型のガ
ラス基板を用いる場合などでも、ガラス基板の縮みによ
る影響をキャンセルさせることが可能である。
せて、結晶性珪素膜３０３を得ることができる。そし
て、マスク３０４を除去後、素子間分離を行い、不要な
部分の結晶性珪素膜３０３を除去し、素子領域を形成す
る。この工程において、ＴＦＴの活性層（ソース／ドレ
イン領域、チャネル形成領域が形成される部分）の幅を
３０μｍ以内とすると、活性層を結晶性珪素膜で構成す
るためには、この工程のマスク合わせのマージンが７０
μｍ確保できる。ガラス基板の加熱処理後の縮みを考慮
するとこのマージンの意味は非常に大きく、３０ｃｍ角
以上の大面積ガラス基板においても、基板全面にわたっ
てラテラル結晶成長部にＴＦＴのチャネル領域が形成可
能となる。また、アニール時間を延長することでラテラ
ル結晶成長距離はさらに延長するので、さらに大型のガ
ラス基板を用いる場合などでも、ガラス基板の縮みによ
る影響をキャンセルさせることが可能である。
【００５７】 その後、常圧ＣＶＤ法によって厚さ１０
０ｎｍの酸化珪素膜３０６をゲート絶縁膜として成膜す
る。その際の成膜温度としては４００℃程度の温度が適
当であるが、ゲート絶縁膜自身のバルク特性および結晶
性珪素膜＼ゲート絶縁膜の界面特性を向上するために、
その後、不活性ガス雰囲気中で５５０℃程度のアニール
を行うのが望ましい。引き続いて、スパッタリング法に
よって、厚さ４００〜８００ｎｍ、例えば６００ｎｍの
アルミニウム（０．１〜２％のシリコンを含む）を成膜
する。
０ｎｍの酸化珪素膜３０６をゲート絶縁膜として成膜す
る。その際の成膜温度としては４００℃程度の温度が適
当であるが、ゲート絶縁膜自身のバルク特性および結晶
性珪素膜＼ゲート絶縁膜の界面特性を向上するために、
その後、不活性ガス雰囲気中で５５０℃程度のアニール
を行うのが望ましい。引き続いて、スパッタリング法に
よって、厚さ４００〜８００ｎｍ、例えば６００ｎｍの
アルミニウム（０．１〜２％のシリコンを含む）を成膜
する。
【００５８】そして、アルミニウム膜をパターニングし
て、ゲート電極３０７を形成後、イオンドーピング法に
よって、ゲート電極３０７をマスクとして活性領域に不
純物（リン）を注入する。この工程により、ゲート電極
３０７にマスクされ不純物が注入されない領域３０９は
後にＴＦＴのチャネル領域となり、不純物が注入された
領域は後にＴＦＴのソース領域３０８及びドレイン領域
３１０になる。
て、ゲート電極３０７を形成後、イオンドーピング法に
よって、ゲート電極３０７をマスクとして活性領域に不
純物（リン）を注入する。この工程により、ゲート電極
３０７にマスクされ不純物が注入されない領域３０９は
後にＴＦＴのチャネル領域となり、不純物が注入された
領域は後にＴＦＴのソース領域３０８及びドレイン領域
３１０になる。
【００５９】その後、図４（Ｃ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。このレーザーアニール工程におい
て、先に結晶化された領域にはニッケルが拡散している
ので、このレーザー光の照射によって再結晶化が容易に
進行し、不純物がドープされた不純物領域３０８と３１
０は容易に活性化させ得る。
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。このレーザーアニール工程におい
て、先に結晶化された領域にはニッケルが拡散している
ので、このレーザー光の照射によって再結晶化が容易に
進行し、不純物がドープされた不純物領域３０８と３１
０は容易に活性化させ得る。
【００６０】 続いて、図４（Ｄ）に示すように、厚さ
６００ｎｍ程度の酸化珪素膜３１１を層間絶縁膜として
プラズマＣＶＤ法によって形成し、さらに、画素電極と
なるＩＴＯ電極３１２を形成する。次に、層間絶縁膜３
１１にコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
の電極・配線３１３、３１４を形成する。そして最後
に、１気圧の水素雰囲気で３５０℃、３０分のアニール
を行い、ＴＦＴを完成させる。
６００ｎｍ程度の酸化珪素膜３１１を層間絶縁膜として
プラズマＣＶＤ法によって形成し、さらに、画素電極と
なるＩＴＯ電極３１２を形成する。次に、層間絶縁膜３
１１にコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
の電極・配線３１３、３１４を形成する。そして最後
に、１気圧の水素雰囲気で３５０℃、３０分のアニール
を行い、ＴＦＴを完成させる。
【００６１】本実施例において形成された図４に示すＮ
ＴＦＴは、図３に示すようにソース／ドレイン領域３０
８／３１０を移動するキャリアが結晶成長方向３０５に
対して垂直となるので、その移動に際して多数の粒界を
横切らなければならない。またこの場合、この粒界はキ
ャリアの移動する方向に対して、不連続に存在すること
になる。オフ電流は、粒界を経由して移動してしまうキ
ャリアが存在してしまうのが主な要因であると考えられ
るので、粒界が不連続になれば、粒界を経由して移動す
るキャリアは当然少なくなる。従って、ＯＦＦ電流を小
さくすることができる。
ＴＦＴは、図３に示すようにソース／ドレイン領域３０
８／３１０を移動するキャリアが結晶成長方向３０５に
対して垂直となるので、その移動に際して多数の粒界を
横切らなければならない。またこの場合、この粒界はキ
ャリアの移動する方向に対して、不連続に存在すること
になる。オフ電流は、粒界を経由して移動してしまうキ
ャリアが存在してしまうのが主な要因であると考えられ
るので、粒界が不連続になれば、粒界を経由して移動す
るキャリアは当然少なくなる。従って、ＯＦＦ電流を小
さくすることができる。
【００６２】また、キャリアが粒界を横切って移動しな
ければならないので、ソース／ドレイン間の抵抗は高く
なり、オン電流及びオフ電流ともにその値は小さくな
る。しかしながら、オフ電流の絶対値を小さくできるの
で、画素電極（図４でいえばＩＴＯ電極３１２）の電荷
を保持する機能は向上する。従って、必要とするＯＮ／
ＯＦＦ比がとれるならば、ＯＦＦ電流の小さな薄膜トラ
ンジスタを得ることができる。このように、２つの要因
でＯＦＦ電流を小さくすることができるので、図３及び
図４に示すような構成をとって、オフ電流の小さいＴＦ
Ｔを画素電極に採用することは、画素における電荷を保
持する機能を向上させるという意味で極めて有用であ
る。
ければならないので、ソース／ドレイン間の抵抗は高く
なり、オン電流及びオフ電流ともにその値は小さくな
る。しかしながら、オフ電流の絶対値を小さくできるの
で、画素電極（図４でいえばＩＴＯ電極３１２）の電荷
を保持する機能は向上する。従って、必要とするＯＮ／
ＯＦＦ比がとれるならば、ＯＦＦ電流の小さな薄膜トラ
ンジスタを得ることができる。このように、２つの要因
でＯＦＦ電流を小さくすることができるので、図３及び
図４に示すような構成をとって、オフ電流の小さいＴＦ
Ｔを画素電極に採用することは、画素における電荷を保
持する機能を向上させるという意味で極めて有用であ
る。
【００６３】〔実施例３〕次に本発明を用いた第３の実
施例について述べる。本実施例では、第２の実施例の工
程にａ−Ｓｉ膜の膜中酸素濃度低滅の手法を加えた場合
のＴＦＴの製造方法について説明する。
施例について述べる。本実施例では、第２の実施例の工
程にａ−Ｓｉ膜の膜中酸素濃度低滅の手法を加えた場合
のＴＦＴの製造方法について説明する。
【００６４】 まず、実施例２と同様、図４（Ａ）に示
すように、ガラス基板３０１上に酸化珪素の下地膜３０
２を形成し、次に減圧ＣＶＤ法によって、厚さ５０〜１
５０ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質珪素
膜（ａ−Ｓｉ膜）３０３を成膜する。その際、成膜前に
到達真空度８×１０-3Ｐａ以下、好ましくは２×１０-3
Ｐａ以下まで真空引きを行った後、不活性ガス、例えば
Ｈｅガスを導入する。このときのＨｅガスの圧力は１０
Ｐａ程度で、減圧ＣＶＤ装置のチャンバー内の残留酸素
が十分にＨｅガスで置換される程度の時間、約１０分程
行えばよい。引き続いて、Ｈｅガスの流量を徐々に絞り
Ｓｉ2 Ｈ6 ガスに移行していく。成膜条件としては、成
膜温度４６０℃、成膜速度２．５ｎｍ／ｍｉｎ．の条件
を用いた。このような方法で成膜されたａ−Ｓｉ膜はそ
の膜中酸素濃度が５×１０18ｃｍ-3以下であり、さらに
減圧ＣＶＤの装置リークを低滅すれば１×１０18ｃｍ-3
以下の酸素濃度となる。
すように、ガラス基板３０１上に酸化珪素の下地膜３０
２を形成し、次に減圧ＣＶＤ法によって、厚さ５０〜１
５０ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質珪素
膜（ａ−Ｓｉ膜）３０３を成膜する。その際、成膜前に
到達真空度８×１０-3Ｐａ以下、好ましくは２×１０-3
Ｐａ以下まで真空引きを行った後、不活性ガス、例えば
Ｈｅガスを導入する。このときのＨｅガスの圧力は１０
Ｐａ程度で、減圧ＣＶＤ装置のチャンバー内の残留酸素
が十分にＨｅガスで置換される程度の時間、約１０分程
行えばよい。引き続いて、Ｈｅガスの流量を徐々に絞り
Ｓｉ2 Ｈ6 ガスに移行していく。成膜条件としては、成
膜温度４６０℃、成膜速度２．５ｎｍ／ｍｉｎ．の条件
を用いた。このような方法で成膜されたａ−Ｓｉ膜はそ
の膜中酸素濃度が５×１０18ｃｍ-3以下であり、さらに
減圧ＣＶＤの装置リークを低滅すれば１×１０18ｃｍ-3
以下の酸素濃度となる。
【００６５】次に酸化珪素膜または窒化珪素膜等によっ
て形成されたマスク３０４を設け、このマスク３０４に
よってスリット状にａ−Ｓｉ膜３０３を露呈し、領域３
００の部分にニッケル微量添加を選択的に行なう。そし
て、これを水素還元雰囲気下または不活性雰囲気下にて
５５０℃で１６時間アニールして結晶化させた後、実施
例２と同様の工程を経てＴＦＴを作製する。
て形成されたマスク３０４を設け、このマスク３０４に
よってスリット状にａ−Ｓｉ膜３０３を露呈し、領域３
００の部分にニッケル微量添加を選択的に行なう。そし
て、これを水素還元雰囲気下または不活性雰囲気下にて
５５０℃で１６時間アニールして結晶化させた後、実施
例２と同様の工程を経てＴＦＴを作製する。
【００６６】尚、ここで説明した３例の実施例において
は、ニッケルを導入する方法として、非晶質珪素膜１０
３及び３０３表面に選択的にニッケルを薄膜（極めて薄
いので、膜として観察することは困難である）として形
成し、この部分から結晶成長を行わす方法を採用した。
しかし、非晶質珪素膜１０３及び３０３の成膜前に、下
地膜１０２及び３０２表面に選択的にニッケル微量添加
を行う方法でもよい。即ち、結晶成長は非晶質珪素膜の
上面側から行ってもよいし、下面側から行ってもよい。
また、ニッケルの添加方法としては、イオンドーピング
法を用いて、ニッケルイオンを非晶質珪素膜に選択的に
注入する方法を採用してもよい。この場合は、ニッケル
元素の濃度を正確に抑制することができるという特徴を
有する。また、ニッケルの薄膜を成膜する代わりにＮｉ
電極を用いてプラズマ処理により、ニッケル微量添加を
行うのでもよい。さらに、結晶化を助長する不純物金属
元素としては、ニッケル以外にコバルト、パラジウム、
白金を用いても同様の効果が得られる。
は、ニッケルを導入する方法として、非晶質珪素膜１０
３及び３０３表面に選択的にニッケルを薄膜（極めて薄
いので、膜として観察することは困難である）として形
成し、この部分から結晶成長を行わす方法を採用した。
しかし、非晶質珪素膜１０３及び３０３の成膜前に、下
地膜１０２及び３０２表面に選択的にニッケル微量添加
を行う方法でもよい。即ち、結晶成長は非晶質珪素膜の
上面側から行ってもよいし、下面側から行ってもよい。
また、ニッケルの添加方法としては、イオンドーピング
法を用いて、ニッケルイオンを非晶質珪素膜に選択的に
注入する方法を採用してもよい。この場合は、ニッケル
元素の濃度を正確に抑制することができるという特徴を
有する。また、ニッケルの薄膜を成膜する代わりにＮｉ
電極を用いてプラズマ処理により、ニッケル微量添加を
行うのでもよい。さらに、結晶化を助長する不純物金属
元素としては、ニッケル以外にコバルト、パラジウム、
白金を用いても同様の効果が得られる。
【００６７】以上、本発明に基づく実施例３例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。本発明の応用としては、液晶表示用のア
クティブマトリクス型基板以外に、例えば、密着型イメ
ージセンサー、ドライバー内蔵型のサーマルヘッド、有
機系ＥＬ等を発光素子としたドライバー内蔵型の光書き
込み素子や表示素子、三次元ＩＣ等が考えられる。本発
明を用いることで、これらの素子の高速、高解像度化等
の高性能化が実現される。さらに本発明は、上述の実施
例で説明したＭＯＳ型トランジスタに限らず、結晶性半
導体を素子材としたバイポーラトランジスタや静電誘導
トランジスタをはじめとして幅広く半導体プロセス全般
に応用することができる。
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。本発明の応用としては、液晶表示用のア
クティブマトリクス型基板以外に、例えば、密着型イメ
ージセンサー、ドライバー内蔵型のサーマルヘッド、有
機系ＥＬ等を発光素子としたドライバー内蔵型の光書き
込み素子や表示素子、三次元ＩＣ等が考えられる。本発
明を用いることで、これらの素子の高速、高解像度化等
の高性能化が実現される。さらに本発明は、上述の実施
例で説明したＭＯＳ型トランジスタに限らず、結晶性半
導体を素子材としたバイポーラトランジスタや静電誘導
トランジスタをはじめとして幅広く半導体プロセス全般
に応用することができる。
【００６８】
【発明の効果】基板と平行に結晶成長させた結晶性珪素
膜を利用して半導体素子を作製する半導体装置の製造方
法において、その出発膜となる非晶質珪素膜を減圧ＣＶ
Ｄ法により形成し、さらにその成膜条件を最適化させ、
膜中酸化濃度を低滅することにより、従来法に比べて長
大な横方向成長距離が確保できる。この長大な横方向成
長珪素膜により、それを利用した半導体装置の製造が簡
便となり、さらには大面積ガラス基板の使用が可能とな
る。また、本発明により得られる横方向結晶成長珪素膜
は、従来の膜と比較して、出発膜の自然核発生率の低下
と不純物酸素結晶欠陥の低滅により、結晶成長方向がほ
ぼ完全に一次元的に成長することから、高品質なラテラ
ル結晶成長珪素膜を得ることができる。そして、このラ
テラル結晶成長珪素膜を用いて薄膜トランジスタを作製
することにより、基板全面にわたって高性能で安定した
特性の薄膜トランジスタを有する半導体装置が実現可能
となる。
膜を利用して半導体素子を作製する半導体装置の製造方
法において、その出発膜となる非晶質珪素膜を減圧ＣＶ
Ｄ法により形成し、さらにその成膜条件を最適化させ、
膜中酸化濃度を低滅することにより、従来法に比べて長
大な横方向成長距離が確保できる。この長大な横方向成
長珪素膜により、それを利用した半導体装置の製造が簡
便となり、さらには大面積ガラス基板の使用が可能とな
る。また、本発明により得られる横方向結晶成長珪素膜
は、従来の膜と比較して、出発膜の自然核発生率の低下
と不純物酸素結晶欠陥の低滅により、結晶成長方向がほ
ぼ完全に一次元的に成長することから、高品質なラテラ
ル結晶成長珪素膜を得ることができる。そして、このラ
テラル結晶成長珪素膜を用いて薄膜トランジスタを作製
することにより、基板全面にわたって高性能で安定した
特性の薄膜トランジスタを有する半導体装置が実現可能
となる。
【００６９】また、高速動作が必要な素子においては、
結晶の成長方向とキャリアの移動する方向とが平行とな
るように薄膜トランジスタを構成することにより、高速
動作が行える構造とすることができる。また、低いオフ
電流値が必要な素子においては、結晶の成長方向とキャ
リアの移動する方向とが垂直となるように薄膜トランジ
スタを構成することにより、オフ電流の小さい薄膜トラ
ンジスタを実現することができる。したがって、使用す
る目的に応じた特性の薄膜トランジスタを基板内で作り
分ける事も可能となる。
結晶の成長方向とキャリアの移動する方向とが平行とな
るように薄膜トランジスタを構成することにより、高速
動作が行える構造とすることができる。また、低いオフ
電流値が必要な素子においては、結晶の成長方向とキャ
リアの移動する方向とが垂直となるように薄膜トランジ
スタを構成することにより、オフ電流の小さい薄膜トラ
ンジスタを実現することができる。したがって、使用す
る目的に応じた特性の薄膜トランジスタを基板内で作り
分ける事も可能となる。
【図1 】第１の実施例の概要を示す平面図。
【図２】第１の実施例の作製工程を示す断面図。
【図３】第２の実施例の概要を示す平面図。
【図4 】第２の実施例の作製工程を示す断面図。
【図５】従来例の概要を示す平面図。
【図６】従来例の問題点を示す平面図
【図７】従来例の成長距離・加熱時間依存性を示す図。
【図８】従来例および本発明での成長距離の比較を示す
図。
図。
【図９】従来例および本発明での成長距離の比較を示す
図。
図。
１００、３００ ニッケル微量添加領域
１０１、３０１ ガラス基板
１０２、３０２ 下地膜
１０３、３０３ 珪素膜
１０４、３０４ マスク
１０５、３０５ 結晶成長方向
１０６、３０６ ゲート絶縁膜
１０７、１０９、３０７ ゲート電極
１０８、１１０ 陽極酸化層
１１１、１１４、３０８ ソース／ドレイン領域
１１２、１１５、３０９ チャネル領域
１１３、１１６、３１０ ドレイン／ソース領域
１１７、３１１ 層間絶縁物
１１８、１１９、１２０ 電極
３１２ ＩＴＯ（画素電極）
３１３、３１４ 電極
フロントページの続き
(72)発明者 高山 徹
神奈川県厚木市長谷398番地 株式会社
半導体エネルギー研究所内
(56)参考文献 特開 昭62−152529（ＪＰ，Ａ)
特開 平５−55260（ＪＰ，Ａ)
特開 平４−321219（ＪＰ，Ａ)
特開 平５−217895（ＪＰ，Ａ)
特開 平５−47660（ＪＰ，Ａ)
特開 平４−180617（ＪＰ，Ａ)
特開 平２−140915（ＪＰ，Ａ)
特開 平５−67635（ＪＰ，Ａ)
特開 昭60−143666（ＪＰ，Ａ)
国際公開93／02468（ＷＯ，Ａ１)
Claims (3)
- 【請求項１】８×１０-3Ｐａ以下の真空状態にした後、
不活性ガスを導入し、 ＳｉnＨ2n+2（ｎ≧２）の高次のシラン系ガスを導入し
て減圧化学気相成長法により基板の上方に非晶質珪素膜
を成膜温度４８０℃以下、且つ成膜速度１ｎｍ／ｍｉ
ｎ．以上で形成し、 前記非晶質珪素膜に金属元素を選択的に導入し、 加熱することにより前記金属元素が選択的に導入された
領域から前記基板の表面に対し概略平行な方向に結晶成
長した結晶性珪素膜を形成し、 前記結晶性珪素膜の中のキャリアが移動する方向と前記
結晶成長の方向とが概略平行となるように薄膜トランジ
スタを形成する半導体装置の作製方法であって、 前記非晶質珪素膜の核発生率は２×１０8ｃｍ-3ｓ-1以
下であることを特徴とする半導体装置の作製方法。 - 【請求項２】８×１０-3Ｐａ以下の真空状態にした後、
不活性ガスを導入し、 ＳｉnＨ2n+2（ｎ≧２）の高次のシラン系ガスを導入し
て減圧化学気相成長法により基板の上方に非晶質珪素膜
を成膜温度４８０℃以下、且つ成膜速度１ｎｍ／ｍｉ
ｎ．以上で形成し、 前記非晶質珪素膜に金属元素を選択的に導入し、 加熱することにより前記金属元素が選択的に導入された
領域から前記基板の表面に対し概略平行な方向に結晶成
長した結晶性珪素膜を形成し、 前記結晶性珪素膜の中のキャリアが移動する方向と前記
結晶成長の方向とが概略直角となるように薄膜トランジ
スタを形成する半導体装置の作製方法であって、 前記非晶質珪素膜の核発生率は２×１０8ｃｍ-3ｓ-1以
下であることを特徴とする半導体装置の作製方法。 - 【請求項３】請求項１または２において、 前記金属元素は、Ｎｉ、Ｃｏ、Ｐｄ又はＰｔであること
を特徴とする半導体装置の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15659494A JP3504336B2 (ja) | 1994-06-15 | 1994-06-15 | 半導体装置の作製方法 |
| KR1019950016313A KR100437296B1 (ko) | 1994-06-15 | 1995-06-15 | 박막트랜지스터및그제조방법 |
| CN95108531A CN1078014C (zh) | 1994-06-15 | 1995-06-15 | 半导体器件及其制造方法 |
| TW084106270A TW293949B (ja) | 1994-06-15 | 1995-06-19 | |
| US08/975,446 US5970327A (en) | 1994-06-15 | 1997-11-21 | Method of fabricating a thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15659494A JP3504336B2 (ja) | 1994-06-15 | 1994-06-15 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335905A JPH07335905A (ja) | 1995-12-22 |
| JP3504336B2 true JP3504336B2 (ja) | 2004-03-08 |
Family
ID=15631175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15659494A Expired - Fee Related JP3504336B2 (ja) | 1994-06-15 | 1994-06-15 | 半導体装置の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5970327A (ja) |
| JP (1) | JP3504336B2 (ja) |
| KR (1) | KR100437296B1 (ja) |
| CN (1) | CN1078014C (ja) |
| TW (1) | TW293949B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| JPH10200114A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
| KR100560047B1 (ko) * | 1997-02-24 | 2006-05-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체박막및반도체장치 |
| JP3432187B2 (ja) | 1999-09-22 | 2003-08-04 | シャープ株式会社 | 半導体装置の製造方法 |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TWI221645B (en) | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7115453B2 (en) | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2002231627A (ja) | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| KR100408320B1 (ko) * | 2001-02-09 | 2003-12-01 | (주)케이비피 | 고농도 당성분을 포함하는 식품가공 부산물을 이용한다당류 고분자 중합체 피에스-7의 제조방법 |
| US7141822B2 (en) | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4993810B2 (ja) * | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7052943B2 (en) * | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4718700B2 (ja) | 2001-03-16 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6812081B2 (en) | 2001-03-26 | 2004-11-02 | Semiconductor Energy Laboratory Co.,.Ltd. | Method of manufacturing semiconductor device |
| JP3908475B2 (ja) * | 2001-03-26 | 2007-04-25 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| JP2002368226A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
| KR20030008752A (ko) * | 2001-07-20 | 2003-01-29 | 학교법인 경희대학교 | 액정디스플레이용 다결정 실리콘 형성 방법 |
| US6902966B2 (en) * | 2001-10-25 | 2005-06-07 | Advanced Micro Devices, Inc. | Low-temperature post-dopant activation process |
| DE10159161A1 (de) * | 2001-12-01 | 2003-06-18 | Solvay Pharm Gmbh | Verfahren zur Gewinnung von Oestrogenen aus Stutenharn |
| JP3937892B2 (ja) * | 2002-04-01 | 2007-06-27 | 日本電気株式会社 | 薄膜形成方法および半導体装置の製造方法 |
| US7374976B2 (en) | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR100749478B1 (ko) * | 2006-11-21 | 2007-08-14 | 삼성에스디아이 주식회사 | 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조방법 |
| JP4176798B2 (ja) * | 2006-12-04 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP6348707B2 (ja) * | 2013-12-11 | 2018-06-27 | 東京エレクトロン株式会社 | アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置 |
| KR102446828B1 (ko) * | 2017-06-16 | 2022-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3065112A (en) * | 1958-06-24 | 1962-11-20 | Union Carbide Corp | Process for the production of large semiconductor crystals |
| US4357179A (en) * | 1980-12-23 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique |
| JPH0252419A (ja) * | 1988-08-16 | 1990-02-22 | Sony Corp | 半導体基板の製造方法 |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| JPH04139728A (ja) * | 1990-10-01 | 1992-05-13 | Canon Inc | 多結晶電界効果トランジスタの製造方法 |
| WO1993002468A1 (en) * | 1991-07-16 | 1993-02-04 | Seiko Epson Corporation | Chemical vapor deposition apparatus, method of semiconductor film formation, and method of producing thin film semiconductor device |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5508532A (en) * | 1994-06-16 | 1996-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with braded silicon nitride |
-
1994
- 1994-06-15 JP JP15659494A patent/JP3504336B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-15 CN CN95108531A patent/CN1078014C/zh not_active Expired - Fee Related
- 1995-06-15 KR KR1019950016313A patent/KR100437296B1/ko not_active IP Right Cessation
- 1995-06-19 TW TW084106270A patent/TW293949B/zh not_active IP Right Cessation
-
1997
- 1997-11-21 US US08/975,446 patent/US5970327A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1126374A (zh) | 1996-07-10 |
| CN1078014C (zh) | 2002-01-16 |
| TW293949B (ja) | 1996-12-21 |
| KR100437296B1 (ko) | 2004-11-06 |
| JPH07335905A (ja) | 1995-12-22 |
| US5970327A (en) | 1999-10-19 |
| KR960002873A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3504336B2 (ja) | 半導体装置の作製方法 | |
| JP2975973B2 (ja) | 半導体装置およびその作製方法 | |
| JP3138169B2 (ja) | 半導体装置の製造方法 | |
| KR0183063B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| US5962871A (en) | Method for producing semiconductor device | |
| US20010000011A1 (en) | Method for producing semiconductor device | |
| JPH086053A (ja) | 液晶表示装置 | |
| JPH07283135A (ja) | 半導体装置およびその製造方法 | |
| KR0180573B1 (ko) | 반도체 장치 및 그 제작방법 | |
| JP3076490B2 (ja) | 半導体装置の製造方法 | |
| JP3403811B2 (ja) | 半導体装置およびその作製方法 | |
| JP3403810B2 (ja) | 半導体装置およびその作製方法 | |
| JP3422435B2 (ja) | 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板 | |
| JP3431851B2 (ja) | 半導体装置 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP3958244B2 (ja) | 半導体装置及びその作製方法 | |
| JP3672799B2 (ja) | 半導体装置の作製方法 | |
| JPH0831737A (ja) | 半導体装置およびその製造方法 | |
| JP3626073B2 (ja) | 半導体装置作製方法 | |
| JP3207637B2 (ja) | 半導体装置及びその作製方法 | |
| JP3664750B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2000031057A (ja) | 半導体装置の製造方法 | |
| JP3886827B2 (ja) | 半導体装置の作製方法 | |
| JP3999233B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031210 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |