[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3501706B2 - Image display device - Google Patents

Image display device

Info

Publication number
JP3501706B2
JP3501706B2 JP2000014460A JP2000014460A JP3501706B2 JP 3501706 B2 JP3501706 B2 JP 3501706B2 JP 2000014460 A JP2000014460 A JP 2000014460A JP 2000014460 A JP2000014460 A JP 2000014460A JP 3501706 B2 JP3501706 B2 JP 3501706B2
Authority
JP
Japan
Prior art keywords
image
display
signal
timing
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000014460A
Other languages
Japanese (ja)
Other versions
JP2000284763A (en
Inventor
朗弘 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000014460A priority Critical patent/JP3501706B2/en
Publication of JP2000284763A publication Critical patent/JP2000284763A/en
Application granted granted Critical
Publication of JP3501706B2 publication Critical patent/JP3501706B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明はドットマトリクス型
画像表示装置における表示画面位置調整手法に関し、特
に不特定の規格を有する映像信号が入力されるマルチス
キャン型の液晶ディスプレイや液晶プロジェクタに使用
して好適なものである。 【0002】 【従来の技術】近年、コンピュータ機器等の画像表示装
置は、様々な周波数(解像度)を有する画像信号が表示
出来る、いわゆるマルチスキャン型が主流となってい
る。ところで、外部より入力される画像信号は全て規格
化された単一の仕様とはなっておらず、解像度が等しい
場合でも信号の種類(周波数)によって画像の水平、垂
直開始位置が異なっている。このことは、ドットマトリ
クス型画像表示装置の様に画像表示可能範囲と表示画素
数が対応する場合、表示位置のずれによって画像の欠落
が生じることを意味する。従って、画像表示装置として
は入力される画像信号に対応して正確な位置に画像を表
示できる手段を備える必要がある。 【0003】図5は従来の画像表示装置の構成を示すブ
ロック図であり、A/D変換器1、画像表示部駆動回路
2、画像表示ユニット3、表示制御回路4、プリセット
データメモリ5から構成される。この構成において、ア
ナログビデオ信号Ra,Ga,BaはA/D変換器1で
ディジタル信号Rd,Gd,Bdへ変換され、画像表示
部駆動回路2の構成に含まれる画像メモリヘ格納され
る。この画像メモリヘの書き込みタイミングは表示制御
回路4によって制御される。画像表示部駆動回路2で
は、画像表示ユニット3に適した信号R,G,Bとなる
ように画像データ処理を行うと共に、画像表示ユニット
3の駆動タイミングパルス(水平同期パルスH、垂直同
期パルスVおよび画素クロックCK)を生成する。この
構成における画面の表示位置調整は、接続され得る信号
種類を想定して画像位置情報をプリセット値としてプリ
セットデータメモリ5にデータを保有しておき、表示制
御回路4で信号種類を判別した上で対応するプリセット
値に設定するという方法をとる。従って、それ以外の信
号種類に関しては正確な調整が出来ないため、調整手段
を設けて利用者が手動で調整を行える様にする等の対策
を施していた。 【0004】また、図6は第2の従来例を示すブロック
図であり、A/D変換器1、画像表示部駆動回路2、画
像表示ユニット3、表示制御回路4、画像位置検出回路
6’から構成される。この構成において、画像位置検出
回路6’にはディジタル変換されたビデオ信号Rd,G
d,Bd、水平同期信号Hsync、垂直同期信号Vs
yncおよびドットクロックDCKが入力される。画像
位置検出回路6’は、水平同期信号Hsyncおよび垂
直同期信号Vsyncに対するビデオ信号Rd,Gd,
Bdの位置を検出し、その結果から表示制御回路4がデ
ィジタルビデオ信号Rd,Gd,Bdを画像表示部駆動
回路2に含まれる画像メモリヘ書き込むタイミングを制
御することによって画面位置を自動的に調整する(特開
平7−44125号、特開平10−63234号等)。 【0005】 【発明が解決しようとする課題】しかしながら前者の従
来例として示した画像表示装置では、プリセット値とし
て設定されている信号種類に関しては手動による調整を
行わなくても良いが、それ以外の信号が入力された場合
には利用者が表示画面を見ながら水平、垂直画面位置の
調整を行わなければならないため作業が煩雑なばかりで
はなく、正確に調整するのが困難であるという問題があ
った。また、後者の従来例では位置調整の自動化は行え
るものの近年表示画面が高精細化されて扱う入力信号周
波数が高くなってきていることを考慮した場合、画像位
置検出回路6’の動作速度も相対的に速くなるため消費
電流が増大すると共に、画像位置検出回路6’を実現す
るために高速な回路デバイスが必要となりコストが高く
なるという問題があった。また、特に画像位置の調整を
1ドットずつ順次行うものでは、表示位置の調整に時間
がかかり、表示開始が遅くなるという問題もある。 【0006】本発明はかかる点に鑑みてなされたもの
で、ドットマトリクス型画像表示装置に表示される画像
の表示位置調整を自動で行うと共に、消費電流を低減し
て低コストとなる表示位置検出手段および自動表示位置
調整を備えた画像表示装置を提供することを目的とす
る。 【0007】 【課題を解決するための手段】本発明は、任意の規格を
有する画像信号が入力されて画像をドットマトリクス型
の画像表示ユニットへ表示する画像表示装置であって、
前記入力される前記画像信号である入力画像信号を書き
込んで記憶する画像メモリを有し且つ前記画像メモリに
記憶された前記入力画像信号を前記画像表示ユニットへ
表示するのに適した表示画像信号へ変換すると共に前記
画像表示ユニットを駆動するための水平同期信号、垂直
同期信号および画素クロックである駆動タイミング信号
を生成する画像表示部駆動手段と、前記表示画像信号お
よび駆動タイミング信号に基づいて前記画像表示ユニッ
トへの前記画像の表示位置を検出する表示位置検出手段
と、前記表示位置検出手段における表示位置検出結果か
ら前記画像表示部駆動手段への前記入力画像信号の書き
込みタイミングを制御するための表示制御手段と、複数
のプリセットデータを予め記憶しているプリセットデー
タメモリと、を有し、前記表示制御手段は、前記入力画
像信号の前記規格に対応する前記プリセットデータを前
記プリセットデータメモリの前記複数のプリセットデー
タから取り込むことで、前記画像表示部駆動手段に前記
プリセットデータに基づいた書き込みタイミングで前記
入力画像信号の前記書き込みを行わせる手段であり、前
記表示位置検出手段は、前記プリセットデータに基づい
た前記書き込みタイミングで前記書き込まれて前記画像
メモリに記憶され前記画像表示部駆動手段から出力され
た前記表示画像信号から1水平走査期間における前記表
示画像信号が最初に入力された時点の画素クロック数H
FCと前記表示画像信号が最後に存在しなくなった時点
の画素クロック数HRCとを検出し、また1垂直走査期
間における前記表示画像信号が最初に入力された時点の
水平同期信号数VFCと前記表示画像信号が最後に存在
しなくなった時点の水平同期信号数VRCとを検出する
手段であり、前記表示制御手段は、入力される前記HF
C、HRC、VFC、VRCと、前記画像メモリへの水
平、垂直書き込みタイミングの初期値であるMhs、M
vsと、前記画像表示部駆動手段から出力される前記表
示画像信号の水平出力開始タイミングPhf垂直出力開
始タイミングPvfと、水平出力終了タイミングPhr
と、垂直出力終了タイミングPvrとから、前記画像メ
モリへの前記入力画像信号の前記書き込みタイミングが
進んでいる場合に前記HFCと前記Phfとの差と前記
Mhsとを足し合わせることで前記画像メモリへの水平
書き込みタイミングMhを遅らせるように決定し、且つ
前記VFCと前記Pvfの差と前記Mvsとを足し合わ
せることで前記画像メモリへの垂直書き込みタイミング
Mvを遅らせるように決定し、さらに前記画像メモリへ
の前記入力画像信号の前記書き込みタイミングが遅れて
いる場合に前記Mhsから前記Phrと前記HRCとの
差を引くことで前記Mhを進めるように決定し、且つ前
記Mvsから前記Pvrと前記VRCとの差を引くこと
で前記Mvを進めるように決定することで、前記Mhを
前記Mhsと等しくさせ且つ前記Mvを前記Mvsと等
しくさせる手段であり、前記表示制御手段が、前記Mh
を前記Mhsと等しくさせ且つ前記Mvを前記Mvsと
等しくさせることで前記表示位置が調整されることを特
徴とする画像表示装置を提供する。 【0008】本発明において好ましくは、前記画像表示
部駆動手段は、取り込んだ入力画像信号を一時記憶する
画像メモリを備えると共に、前記駆動タイミング信号と
して、水平同期信号、垂直同期信号および画素クロック
を発生し、前記表示位置検出手段は、前記画像表示ユニ
ットに表示すべき画像の水平開始位置を1水平走査期間
における前記水平同期信号の立ち上がりから前記表示画
像信号が検出されるまでの画素クロック数として検出す
ると共に、該画像の水平終了位置を該水平同期信号の立
ち上がりから該表示画像信号が存在しなくなるまでの画
素クロック数として検出し、該画像の垂直開始位置を1
垂直走査期間における前記垂直同期信号の立ち上がりか
ら該表示画像信号が検出されるまでの水平同期信号数と
して検出すると共に、該画像の垂直終了位置を該垂直同
期信号の立ち上がりから該表示画像信号が存在しなくな
るまでの水平同期信号数として検出し、前記表示位置制
御手段は、該表示位置検出手段による検出結果と前記画
像表示部駆動手段からの表示画像信号出力タイミングの
設定値との差を判別し、前記入力画像信号を該画像表示
部駆動手段の画像メモリへ取り込むタイミングを制御し
て画像表示位置を自動的に調整する。また、前記表示制
御手段は、前記入力画像信号の複数種の規格のそれぞれ
に応じた前記画像メモリへの取り込みタイミング(表示
画像信号出力タイミング)の理想値を予め記憶したプリ
セットデータメモリと、入力画像信号に付随する入力水
平同期信号および入力垂直同期信号に基づいて該入力画
像信号の規格を判定し、その判定結果に基づいて前記理
想値を読み出す手段とを備えることができる。 【0009】 【発明の実施の形態】本発明の実施の一形態では、図1
に示す様に、アナログ画像入力信号Ra,Ga,Baを
ディジタル信号Rd,Gd,Bdヘ変換するA/D変換
回路1と、ディジタル変換されたビデオ信号Rd,G
d,Bdを画像表示ユニットに適した信号R,G,Bへ
変換すると共に表示ユニット3を駆動するための駆動タ
イミングパルスを生成する画像表示部駆動回路2と、画
像表示ユニット3と、画像表示部駆動回路2で作られる
画像表示ユニット用のディジタル画像信号R,G,B、
水平同期信号H、垂直同期信号Vおよび画素クロックC
Kを入力して表示画像の水平開始および終了位置と垂直
開始および終了位置を検出する表示位置検出回路6と、
表示制御回路4と、プリセットデータメモリ5とから構
成され、該表示位置検出回路6において検出される表示
位置情報をもとに前記画像表示部駆動回路2に含まれる
画像メモリへのディジタル信号書き込みタイミングを表
示制御回路4で制御することによって自動的に表示画像
位置を調整することが可能となる。 【0010】また、該表示位置検出回路6を画像表示部
駆動回路2の後段へ配置する構成とすることによって、
入力画像信号の周波数が高い場合でも、表示位置検出回
路6は画像表示ユニット3の駆動速度内に押さえられる
ため、検出回路6の消費電流を抑制すると共に高速なデ
バイスを使用することによるコストアップを回避するこ
とが可能となる。 【0011】更に、画像表示装置において画像位置の自
動調整を最初の画像が表示される直前に行うシステムフ
ローとすることによって、利用者が表示画面の位置ずれ
を気にすることの無いシステムを実現することができ
る。 【0012】 【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。 【0013】図1は本発明における画像表示装置の構成
を示すブロック図であり、A/D変換器1、画像表示部
駆動回路2、画像表示ユニット3、表示制御回路4、プ
リセットデータメモリ5および表示位置検出回路6から
構成される。入力されるアナログビデオ信号Ra,G
a,BaはA/D変換器1においてドットクロックDC
Kでディジタル信号Rd,Gd,Bdへ変換され、画像
表示部駆動回路2へ入力される。 【0014】画像表示部駆動回路2は画像メモリを含ん
で構成されており、ディジタル変換されたビデオ信号R
d,Gd,BdはドットクロックDCKに従って一旦こ
の画像メモリヘ格納された後、ドットクロックDCKと
は別の周波数のクロックにて読み出されて画像表示ユニ
ット3に適した信号R,G,Bとなるように処理され
る。システム構成上画像メモリからの読み出しタイミン
グは固定とするため画像表示ユニット3における画像表
示位置はディジタルビデオ信号Rd,Gd,Bdがドッ
トクロックDCKで画像メモリヘ書き込まれるタイミン
グによって決定されることとなる。 【0015】つまり、水平方向において画像メモリへの
書き込みタイミングが早いと有効画像信号の無いタイミ
ングから書き込みを始めることとなるので、画像表示部
駆動回路2から出力される画像の表示位置としては右に
ずれた表示となる。また、画像メモリへの書き込みタイ
ミングが遅いと有効画像信号の途中のタイミングから書
き込みを始めることとなるので、画像表示部駆動回路2
から出力される画像の表示位置としては左にずれた表示
となる。垂直方向も同様に、画像メモリへの書き込みタ
イミングが早いと表示位置としては下にずれた表示とな
り、遅いと上にずれた表示となる。 【0016】画像表示部駆動回路2では、更に画像表示
ユニット3の駆動タイミングパルス(水平同期パルス
H、垂直同期パルスVおよび画素クロックCK)を生成
しており、これらのタイミングパルスに従って画像表示
部駆動回路2にて処理されたビデオ信号を画像表示ユニ
ット3へ入力することにより画像を表示する。 【0017】ところで、画像表示部駆動回路2に含まれ
る画像メモリへの書き込みタイミングは表示制御回路4
によって制御される。表示位置検出回路6には画像表示
駆動回路2から出力されるビデオ信号R,G,B、水平
同期信号H、垂直同期信号Vおよび画素クロックCKが
入力される。表示位置検出回路6では、水平方向に関し
て水平同期信号Hの立ち上がりから画素クロックCKを
カウントするカウンタを有し、図2に示す様に最初にビ
デオ信号R,G,Bが入力された時点の画素クロックC
K数をHFC、ビデオ信号が最後に存在しなくなった時
点の画素クロックCK数をHRCとして検出する。ま
た、垂直方向に関して垂直同期信号Vの立ち上がりから
水平同期信号Hをカウントするカウンタを有し、図3に
示す様にビデオ信号が最初に入力された時点の水平同期
信号H数をVFC、ビデオ信号が最後に存在しなくなっ
た時点の水平同期信号H数をVRCとして検出する。表
示位置検出回路6で検出された位置情報HFC、HR
C、VFCおよびVRCは表示制御回路4へ入力され、
画像表示部駆動回路2における画像出力タイミングの設
定値との差を判定する。その結果から表示制御回路4
は、画像表示部駆動回路2に含まれる画像メモリへの書
き込みタイミングを制御することによって、表示位置の
調整を行う。例えば、水平方向における画像メモリへの
書き込みタイミングとして数ドット程度の微少なずれが
ある場合、画像表示部駆動回路2からの出力画像データ
は図7のVIDEOに示す様になる。ここで、Phfは画像表示
部駆動回路2おいて設定されている画像データの水平出
力開始タイミングを示している。従って、表示制御回路
4において水平位置情報HFCとPhfとの間に差が検出され
るので、表示制御回路4は図4に示す調整フローに基づ
いて画像表示部駆動回路2に含まれる画像メモリへのデ
ィジタルデータの書き込みタイミングを制御する。 【0018】ところで、水平方向における画像メモリへ
の書き込みタイミングとして極端に大きなずれがある場
合、例えば水平同期信号間の総ドット数を1328、表
示ドット数を1024として画像メモリへの書き込みタ
イミングが304ドット以上、つまり入力画像信号にお
けるブランキング期間以上ずれると、画像表示部駆動回
路2のビデオ信号出力は図7のVIDEO'の様になる。ここ
で、Phrは画像表示部駆動回路2おいて設定されている
画像データの水平出力終了タイミングを示しているが、
画像メモリへの書き込みタイミングがブランキング期間
以上ずれたため、画像表示部駆動回路2から出力される
画像データは水平出力開始タイミングPhfで始まり水平
出力終了タイミングPhrで終了するが、間にブランキン
グ期間を挟んだ形となる。従って、実際には表示位置が
大きくずれているにも拘らず、表示位置検出回路6で検
出される表示位置情報HFCおよびHRCはそれぞれ設定タイ
ミングPhfおよびPhrと等しくなるので正確な調整が不可
能となる。 【0019】そこで、プリセットデータメモリ5に必要
最少限のプリセットデータ(例えば、解像度毎VGA、
SVGA、XGAの画像メモリ書き込みタイミング等)
を用意しておき、表示制御回路4で入力される信号種類
を判別して予め画像表示部駆動回路2にプリセットデー
タを設定することでこの様に極端なずれが発生する場面
を回避する。後は微少なずれの場合と同様に、図4に示
す調整フローに基づいて画像表示部駆動回路2に含まれ
る画像メモリへのディジタルデータの書き込みタイミン
グを制御する。 【0020】また、本実施例では表示位置検出回路へ入
力する画像信号をR、GおよびBの3系統としている
が、簡易的にR、GおよびBの内の一系統としても良
い。 【0021】図4に本発明による画像表示装置における
表示位置調整のシステムフローを示す。 【0022】表示位置調整が開始されるとまずステップ
S1で表示位置検出回路により水平方向および垂直方向
の表示位置情報HFC、HRC、VFCおよびVRCを
それぞれ検出する。次にステップS2で、画像表示部駆
動回路2からの画像データの水平出力開始タイミングP
hfおよび垂直出力開始タイミングPvfと表示位置検
出回路6で検出された水平開始位置HFCおよび垂直開
始位置VFCをそれぞれ比較する。比較結果が等しくな
い場合、画像表示部駆動回路2に含まれる画像メモリへ
のディジタルデータの書き込みタイミングが進んでいる
(画像メモリへの書き込みタイミングが遅れている場
合、画像メモリから読み出す時点ではデータが存在して
いるため表示開始位置としてずれは生じない)こととな
るためステップS3へ進み、画像メモリへの水平書き込
みタイミングMhおよび垂直書き込みタイミングMvを
それぞれ、 Mh=Mhs+[HFC−Phf] ・・・(1) MV=Mvs+[VFC−Pvf] ・・・(2) とする。ここで、MhsとMvsはそれぞれ画像メモリ
への水平、垂直書き込みタイミングの初期値である。ス
テップS2での比較結果が等しい場合、ステップS4へ
進む。ステップS4では画像表示部駆動回路2からの画
像データの水平出力終了タイミングPhrおよび垂直出
力終了タイミングPvrと表示位置検出回路6で検出さ
れた水平終了位置HRCおよび垂直終了位置VRCをそ
れぞれ比較する。比較結果が等しくない場合、画像表示
部駆動回路2に含まれる画像メモリへのディジタルデー
タの書き込みタイミングが遅れている(画像メモリへの
書き込みタイミングが進んでいる場合、画像メモリから
読み出す時点ではデータが存在しているため表示終了位
置としてずれは生じない)こととなるためステップS5
へ進み、画像メモリへの水平書き込みタイミングMh、
垂直書き込みタイミングMvをそれぞれ、 Mh=Mhs−[Phr−HRC] ・・・(3) Mv=Mvs−[Pvr−VRC] ・・・(4) とする。ステップS4での比較結果が等しい場合、ステ
ップS6へ進む。ステップS6まで来た場合、表示位置
が正しいので、 Mh=Mhs ・・・(5) Mv=Mvs ・・・(6) として、表示位置調整を終了する。 【0023】上記フローを、画像表示装置の電源立ち上
げ後の最初に画像を表示する直前、あるいは画面表示中
において入力される画像信号の種類が変化した場合にそ
の変化後の種類の画像を表示する直前に行うことによっ
て、利用者が表示画面の位置ずれを気にすることの無い
システムを実現することができる。 【0024】 【発明の効果】以上説明したように、本発明によれば画
像表示部駆動回路から出力される画像データから画像の
表示位置を検出することによって、正確に画像表示ユニ
ットに対する表示位置検出が可能となる。更にその結果
を用いて、入力ビデオ信号を画像表示部駆動回路に含ま
れる画像メモリヘ書き込むタイミングを制御すること
で、欠落の無い良好な画像表示を実現できる。 【0025】また、表示位置検出回路を画像表示部駆動
回路の後段、つまり画像表示ユニットの駆動環境内に配
置することによって表示検出回路の動作速度の低減が可
能となり、従って、消費電流の低減更には低速度デバイ
スにて回路を実現できるためコストを押さえることが可
能となる。
Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a display screen position adjusting method in a dot matrix type image display device, and more particularly to a multi-scan type image signal to which a video signal having an unspecified standard is inputted. It is suitable for use in liquid crystal displays and liquid crystal projectors. 2. Description of the Related Art In recent years, so-called multi-scan type image display apparatuses, such as computer equipment, capable of displaying image signals having various frequencies (resolutions) have become mainstream. Incidentally, the image signals input from the outside are not all standardized single specifications, and the horizontal and vertical start positions of the image differ depending on the type (frequency) of the signal even when the resolution is the same. This means that, when the image displayable range and the number of display pixels correspond to each other as in a dot matrix type image display device, an image is lost due to a shift in the display position. Therefore, it is necessary for the image display device to have means capable of displaying an image at an accurate position corresponding to an input image signal. FIG. 5 is a block diagram showing the configuration of a conventional image display device, which comprises an A / D converter 1, an image display section driving circuit 2, an image display unit 3, a display control circuit 4, and a preset data memory 5. Is done. In this configuration, the analog video signals Ra, Ga, and Ba are converted into digital signals Rd, Gd, and Bd by the A / D converter 1 and stored in the image memory included in the configuration of the image display unit driving circuit 2. The timing of writing to the image memory is controlled by the display control circuit 4. The image display unit drive circuit 2 performs image data processing so that signals R, G, and B suitable for the image display unit 3 are obtained, and drives drive pulses of the image display unit 3 (horizontal synchronization pulse H, vertical synchronization pulse V And a pixel clock CK). In the display position adjustment of the screen in this configuration, the data is held in the preset data memory 5 as the preset value using the image position information assuming the types of signals that can be connected, and the display control circuit 4 determines the types of signals. The method is to set the corresponding preset value. Therefore, since accurate adjustments cannot be made for other signal types, measures have been taken such as providing an adjusting means so that a user can make manual adjustments. FIG. 6 is a block diagram showing a second conventional example, in which an A / D converter 1, an image display unit driving circuit 2, an image display unit 3, a display control circuit 4, and an image position detecting circuit 6 '. Consists of In this configuration, the digitally converted video signals Rd, G
d, Bd, horizontal synchronization signal Hsync, vertical synchronization signal Vs
The sync and the dot clock DCK are input. The image position detection circuit 6 'outputs video signals Rd, Gd, and Vd for the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync.
The screen position is automatically adjusted by detecting the position of Bd and controlling the timing at which the display control circuit 4 writes the digital video signals Rd, Gd, and Bd to the image memory included in the image display unit driving circuit 2 based on the result. (JP-A-7-44125, JP-A-10-63234, etc.). [0005] However, in the former image display apparatus shown as a conventional example, it is not necessary to manually adjust the signal type set as a preset value. When a signal is input, the user must adjust the horizontal and vertical screen positions while watching the display screen, which not only complicates the work but also makes it difficult to make accurate adjustments. Was. In the latter conventional example, although the position adjustment can be automated, the operation speed of the image position detection circuit 6 ′ is also relatively low in consideration of the recent increase in the resolution of the display screen and the increasing input signal frequency. In addition, there is a problem that current consumption increases because the speed is increased, and a high-speed circuit device is required to realize the image position detection circuit 6 ′, resulting in an increase in cost. Further, in particular, in the case where the adjustment of the image position is performed sequentially one dot at a time, there is a problem that the adjustment of the display position takes time and the start of display is delayed. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and automatically adjusts the display position of an image displayed on a dot matrix type image display device and reduces the current consumption to reduce the cost. It is an object of the present invention to provide an image display device having means and automatic display position adjustment. SUMMARY OF THE INVENTION The present invention provides an arbitrary standard.
Image signal is input and the image is converted to dot matrix type
An image display device for displaying on an image display unit of
Write an input image signal which is the input image signal.
Having an image memory for storing and storing
Sending the stored input image signal to the image display unit
Convert to a display image signal suitable for display and
Horizontal sync signal for driving the image display unit, vertical
Drive timing signal which is a synchronization signal and a pixel clock
Image display unit driving means for generating the display image signal and
And the image display unit based on the
Display position detecting means for detecting the display position of the image on the screen
The display position detection result by the display position detection means
From the input image signal to the image display unit driving means.
Display control means for controlling the
Preset data that stores the preset data of
And a display memory, wherein the display control means includes:
The preset data corresponding to the standard of the image signal
The plurality of preset data in the preset data memory.
The image display unit driving means.
At the write timing based on the preset data,
Means for writing the input image signal,
The display position detecting means is based on the preset data.
The image written at the write timing
Stored in a memory and output from the image display unit driving means.
From the display image signal in one horizontal scanning period.
Pixel clock number H at the time when the display image signal is first input
FC and the time when the display image signal finally disappeared
And the number of pixel clocks HRC of
At the time when the display image signal between
Horizontal sync signal number VFC and the display image signal last
Detects the number of horizontal synchronization signals VRC at the time when the operation is stopped.
Means, wherein the display control means receives the input HF
C, HRC, VFC, VRC and water to the image memory
Mhs, M which are initial values of flat and vertical write timings
vs. the table output from the image display unit driving means.
Horizontal output start timing Phf vertical output of display image signal
Start timing Pvf and horizontal output end timing Phr
And the vertical output end timing Pvr, the image
The write timing of the input image signal to the memory is
When the vehicle is moving forward, the difference between the HFC and the Phf and the
Mhs and the horizontal direction to the image memory.
The write timing Mh is determined to be delayed, and
Add the difference between the VFC and the Pvf and the Mvs
Vertical writing timing to the image memory
Mv is determined to be delayed, and further to the image memory
The write timing of the input image signal is delayed
Between the Mhs and the Phr and the HRC
Decide to advance the Mh by subtracting the difference, and
Subtract the difference between Pvr and VRC from Mvs
By determining to advance the Mv at
Equal to the Mhs and the Mv equal to the Mvs
The display control means is configured to control the Mh
Is equal to the Mhs, and the Mv is the same as the Mvs.
It is noted that the display position is adjusted by making them equal.
An image display device is provided. Preferably, in the present invention, the image display section driving means includes an image memory for temporarily storing a fetched input image signal, and generates a horizontal synchronizing signal, a vertical synchronizing signal and a pixel clock as the driving timing signal. The display position detecting means detects a horizontal start position of an image to be displayed on the image display unit as the number of pixel clocks from a rise of the horizontal synchronization signal in one horizontal scanning period until the display image signal is detected. At the same time, the horizontal end position of the image is detected as the number of pixel clocks from the rise of the horizontal synchronization signal to the absence of the display image signal, and the vertical start position of the image is set to 1
The number of horizontal synchronization signals from the rise of the vertical synchronization signal to the detection of the display image signal during the vertical scanning period is detected, and the vertical end position of the image is determined by the presence of the display image signal from the rise of the vertical synchronization signal. The display position control means detects the difference between the detection result by the display position detection means and the set value of the display image signal output timing from the image display section driving means. The image display position is automatically adjusted by controlling the timing of taking the input image signal into the image memory of the image display unit driving means. Further, the display control means includes: a preset data memory in which an ideal value of a fetch timing (display image signal output timing) to the image memory according to each of a plurality of standards of the input image signal is stored in advance; Means for judging the standard of the input image signal based on the input horizontal synchronizing signal and the input vertical synchronizing signal accompanying the signal and reading out the ideal value based on the judgment result. DESCRIPTION OF THE PREFERRED EMBODIMENTS In one embodiment of the present invention, FIG.
As shown in FIG. 1, an A / D conversion circuit 1 for converting analog image input signals Ra, Ga, Ba into digital signals Rd, Gd, Bd, and digitally converted video signals Rd, G
an image display unit driving circuit 2 that converts d and Bd into signals R, G, and B suitable for the image display unit and generates a drive timing pulse for driving the display unit 3; an image display unit 3; Digital image signals R, G, B for the image display unit produced by the
Horizontal synchronization signal H, vertical synchronization signal V and pixel clock C
A display position detection circuit 6 for inputting K to detect a horizontal start and end position and a vertical start and end position of a display image;
A digital signal writing timing to an image memory included in the image display unit driving circuit 2 based on the display position information detected by the display position detecting circuit 6 and comprising a display control circuit 4 and a preset data memory 5. Is controlled by the display control circuit 4 to automatically adjust the display image position. The display position detecting circuit 6 is arranged at the subsequent stage of the image display section driving circuit 2 so that
Even when the frequency of the input image signal is high, the display position detection circuit 6 is kept within the driving speed of the image display unit 3, so that the current consumption of the detection circuit 6 is suppressed and the cost is increased by using a high-speed device. It is possible to avoid. [0011] Further, by adopting a system flow in which the image display device automatically adjusts the image position immediately before the first image is displayed, a system is realized in which the user does not care about the displacement of the display screen. can do. Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an image display device according to the present invention. The A / D converter 1, the image display unit driving circuit 2, the image display unit 3, the display control circuit 4, the preset data memory 5, It comprises a display position detection circuit 6. Input analog video signals Ra, G
a and Ba are dot clocks DC in the A / D converter 1.
The signal is converted into digital signals Rd, Gd, and Bd by K and input to the image display unit driving circuit 2. The image display section driving circuit 2 is configured to include an image memory, and the digitally converted video signal R
d, Gd, and Bd are temporarily stored in this image memory in accordance with the dot clock DCK, and then read out by a clock having a frequency different from that of the dot clock DCK to become signals R, G, and B suitable for the image display unit 3. Is processed as follows. Since the read timing from the image memory is fixed in view of the system configuration, the image display position in the image display unit 3 is determined by the timing at which the digital video signals Rd, Gd, Bd are written to the image memory by the dot clock DCK. That is, if the writing timing to the image memory in the horizontal direction is early, the writing starts from the timing when there is no effective image signal, so that the display position of the image output from the image display section driving circuit 2 is rightward. The display is shifted. Also, if the writing timing to the image memory is late, the writing starts from the middle of the effective image signal.
The display position of the image output from is shifted to the left. Similarly, in the vertical direction, if the writing timing to the image memory is early, the display position is shifted downward, and if it is late, the display is shifted upward. The image display section drive circuit 2 further generates drive timing pulses (horizontal synchronization pulse H, vertical synchronization pulse V, and pixel clock CK) for the image display unit 3, and drives the image display section according to these timing pulses. An image is displayed by inputting the video signal processed by the circuit 2 to the image display unit 3. The writing timing to the image memory included in the image display section driving circuit 2 is determined by the display control circuit 4.
Is controlled by The video signals R, G, B, the horizontal synchronizing signal H, the vertical synchronizing signal V, and the pixel clock CK output from the image display driving circuit 2 are input to the display position detecting circuit 6. The display position detection circuit 6 has a counter that counts the pixel clock CK from the rise of the horizontal synchronizing signal H in the horizontal direction, and as shown in FIG. 2, the pixel at the time when the video signals R, G, and B are first input. Clock C
The number K is detected as HFC, and the number of pixel clocks CK at the time when the video signal no longer exists last is detected as HRC. Further, it has a counter for counting the horizontal synchronization signal H from the rise of the vertical synchronization signal V in the vertical direction. As shown in FIG. 3, the number of horizontal synchronization signals H at the time when the video signal is first input is VFC, Is detected as VRC when the number of horizontal synchronizing signals H at the time when no longer exists. Position information HFC, HR detected by the display position detection circuit 6
C, VFC and VRC are input to the display control circuit 4,
The difference from the set value of the image output timing in the image display unit driving circuit 2 is determined. From the result, the display control circuit 4
Adjusts the display position by controlling the timing of writing to the image memory included in the image display unit driving circuit 2. For example, when there is a slight shift of about several dots as the writing timing to the image memory in the horizontal direction, the output image data from the image display unit driving circuit 2 is as shown in VIDEO of FIG. Here, Phf indicates the horizontal output start timing of the image data set in the image display unit driving circuit 2. Therefore, the difference between the horizontal position information HFC and Phf is detected in the display control circuit 4, and the display control circuit 4 sends the image data to the image memory included in the image display unit driving circuit 2 based on the adjustment flow shown in FIG. Of the digital data is controlled. When there is an extremely large deviation in the writing timing to the image memory in the horizontal direction, for example, when the total number of dots between horizontal synchronization signals is 1328, the number of display dots is 1024, and the writing timing to the image memory is 304 dots. As described above, that is, when the input image signal is shifted by a blanking period or more, the video signal output of the image display unit driving circuit 2 becomes as shown in VIDEO 'of FIG. Here, Phr indicates the horizontal output end timing of the image data set in the image display unit driving circuit 2.
Since the writing timing to the image memory is shifted by the blanking period or more, the image data output from the image display unit driving circuit 2 starts at the horizontal output start timing Phf and ends at the horizontal output end timing Phr. It will be a sandwiched shape. Therefore, even though the display position is greatly shifted, the display position information HFC and HRC detected by the display position detection circuit 6 are equal to the set timings Phf and Phr, respectively, so that accurate adjustment is impossible. Become. Therefore, the minimum required preset data (for example, VGA for each resolution,
SVGA, XGA image memory writing timing, etc.)
By preparing the preset data in the image display unit drive circuit 2 in advance by determining the type of the signal input by the display control circuit 4, such a situation where such an extreme shift occurs is avoided. Thereafter, as in the case of a slight shift, the timing of writing digital data to the image memory included in the image display unit driving circuit 2 is controlled based on the adjustment flow shown in FIG. In this embodiment, the image signals to be input to the display position detection circuit are of three systems of R, G and B, but may be simply one of R, G and B. FIG. 4 shows a system flow for adjusting the display position in the image display device according to the present invention. When the display position adjustment is started, first, in step S1, the display position detection circuit detects horizontal and vertical display position information HFC, HRC, VFC and VRC, respectively. Next, in step S2, the horizontal output start timing P of the image data from the image display unit drive circuit 2 is set.
hf and the vertical output start timing Pvf are compared with the horizontal start position HFC and the vertical start position VFC detected by the display position detection circuit 6, respectively. If the comparison results are not equal, the timing of writing digital data to the image memory included in the image display unit driving circuit 2 is advanced (if the timing of writing to the image memory is delayed, the data is read at the time of reading from the image memory). (There is no shift as a display start position because of the existence of the image data.) Then, the process proceeds to step S3, where the horizontal write timing Mh and the vertical write timing Mv to the image memory are respectively set as (1) MV = Mvs + [VFC-Pvf] (2) Here, Mhs and Mvs are initial values of horizontal and vertical write timings to the image memory, respectively. If the comparison results in step S2 are equal, the process proceeds to step S4. In step S4, the horizontal output end timing Phr and the vertical output end timing Pvr of the image data from the image display unit driving circuit 2 are compared with the horizontal end position HRC and the vertical end position VRC detected by the display position detecting circuit 6, respectively. If the comparison results are not equal, the timing of writing digital data to the image memory included in the image display unit driving circuit 2 is delayed (if the timing of writing to the image memory is advanced, the data is not read at the time of reading from the image memory). (There is no shift as the display end position because of the existence of the image), and therefore, step S5 is performed.
The horizontal write timing Mh to the image memory,
The vertical write timing Mv is given by Mh = Mhs- [Phr-HRC] (3) Mv = Mvs- [Pvr-VRC] (4) If the comparison results in step S4 are equal, the process proceeds to step S6. When the process reaches step S6, since the display position is correct, Mh = Mhs (5) Mv = Mvs (6), and the display position adjustment ends. The above-mentioned flow is performed by displaying an image of the type immediately after displaying the image immediately after the power of the image display apparatus is turned on or when the type of the input image signal changes during the screen display. By performing the operation immediately before the operation, it is possible to realize a system in which the user does not care about the displacement of the display screen. As described above, according to the present invention, the display position of the image display unit can be accurately detected by detecting the display position of the image from the image data output from the image display unit driving circuit. Becomes possible. Further, by using the result to control the timing of writing the input video signal to the image memory included in the image display unit driving circuit, it is possible to realize a good image display without any loss. Further, by arranging the display position detecting circuit after the image display section driving circuit, that is, in the driving environment of the image display unit, it is possible to reduce the operation speed of the display detecting circuit, thereby reducing the current consumption. Since the circuit can be realized by a low-speed device, the cost can be reduced.

【図面の簡単な説明】 【図1】本発明の一実施例に係る画像表示装置の一実施
例の構成を示すブロック図である。 【図2】水平同期信号に対する表示位置の一例を示すタ
イミング図である。 【図3】垂直同期信号に対する表示位置の一例を示すタ
イミング図である。 【図4】図1の装置における表示位置調整のシステムフ
ローを示すフローチャートである。 【図5】画像表示装置の従来構成例を示すブロック図で
ある。 【図6】画像表示装置の第2の従来構成例を示すブロッ
ク図である。 【図7】水平同期信号に対する表示位置の一例を示すタ
イミング図である。 【符号の説明】 1 A/D変換器 2 画像表示部駆動回路 3 画像表示ユニット 4 表示制御回路 5 プリセットデータメモリ 6,6’ 表示位置検出回路
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a configuration of one embodiment of an image display device according to one embodiment of the present invention. FIG. 2 is a timing chart showing an example of a display position with respect to a horizontal synchronization signal. FIG. 3 is a timing chart showing an example of a display position with respect to a vertical synchronization signal. FIG. 4 is a flowchart showing a system flow of display position adjustment in the apparatus of FIG. FIG. 5 is a block diagram illustrating a conventional configuration example of an image display device. FIG. 6 is a block diagram showing a second conventional configuration example of the image display device. FIG. 7 is a timing chart showing an example of a display position with respect to a horizontal synchronization signal. [Description of Signs] 1 A / D converter 2 Image display unit drive circuit 3 Image display unit 4 Display control circuit 5 Preset data memory 6, 6 'Display position detection circuit

フロントページの続き (56)参考文献 特開 平10−228266(JP,A) 特開 平8−87249(JP,A) 特開 平11−52920(JP,A) 特開 平11−202839(JP,A) 特開 平2−34894(JP,A) 特開 平6−266311(JP,A) 特開2000−122624(JP,A) 特公 平6−36143(JP,B2) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 5/42 G02F 1/133 505 - 580 H04N 5/66 - 5/74 Continuation of the front page (56) References JP-A-10-228266 (JP, A) JP-A-8-87249 (JP, A) JP-A-11-52920 (JP, A) JP-A-11-202839 (JP, A) JP-A-2-34894 (JP, A) JP-A-6-266311 (JP, A) JP-A-2000-122624 (JP, A) JP-B-6-36143 (JP, B2) (58) Survey Field (Int.Cl. 7 , DB name) G09G 3/00-5/42 G02F 1/133 505-580 H04N 5/66-5/74

Claims (1)

(57)【特許請求の範囲】 【請求項1】 任意の規格を有する画像信号が入力され
て画像をドットマトリクス型の画像表示ユニットへ表
する画像表示装置であって、 前記入力される前記画像信号である入 力画像信号を書き
込んで記憶する画像メモリを有し且つ前記画像メモリに
記憶された前記入力画像信号を前記画像表示ユニットへ
表示するのに適した表示画像信号へ変換すると共に前記
像表示ユニットを駆動するための水平同期信号、垂直
同期信号および画素クロックである駆動タイミング信号
を生成する画像表示部駆動手段と、 前記表 示画像信号および駆動タイミング信号に基づい
前記画像表示ユニットへの前記画像の表示位置を検出す
る表示位置検出手段と、 前記 表示位置検出手段における表示位置検出結果から前
記画像表示部駆動手段への前記入力画像信号の書き込み
タイミングを制御するための表示制御手段と、 複数のプリセットデータを予め記憶しているプリセット
データメモリと、を有し、 前記表示制御手段は、前記入力画像信号の前記規格に対
応する前記プリセットデータを前記プリセットデータメ
モリの前記複数のプリセットデータから取り込むこと
で、前記画像表示部駆動手段に前記プリセットデータに
基づいた書き込みタイミングで前記入力画像信号の前記
書き込みを行わせる手段であり、 前記表示位置検出手段は、前記プリセットデータに基づ
いた前記書き込みタイミングで前記書き込まれて前記画
像メモリに記憶され前記画像表示部駆動手段から出力さ
れた前記表示画像信号から1水平走査期間における前記
表示画像信号が最初に入力された時点の画素クロック数
HFCと前記表示画像信号が最後に存在しなくなった時
点の画素クロック数HRCとを検出し、また1垂直走査
期間における前記表示画像信号が最初に入力された時点
の水平同期信号数VFCと前記表示画像信号が最後に存
在しなくなった時点の水平同期信号数VRCとを検出す
る手段であり、 前記表示制御手段は、入力される前記HFC、HRC、
VFC、VRCと、前記画像メモリへの水平、垂直書き
込みタイミングの初期値であるMhs、Mvsと、前記
画像表示部駆動手段から出力される前記表示画像信号の
水平出力開始タイミングPhf垂直出力開始タイミング
Pvfと、水平出力終了タイミングPhrと、垂直出力
終了タイミングPvrとから、 前記画像メモリへの前記入力画像信号の前記書き込みタ
イミングが進んでいる場合に前記HFCと前記Phfと
の差と前記Mhsとを足し合わせることで前記画像メモ
リへの水平書き込みタイミングMhを遅らせるように決
定し、且つ前記VFCと前記Pvfの差と前記Mvsと
を足し合わせることで前記画像メモリへの垂直書き込み
タイミングMvを遅らせるように決定し、 さらに前記画像メモリへの前記入力画像信号の前記書き
込みタイミングが遅れている場合に前記Mhsから前記
Phrと前記HRCとの差を引くことで前記Mhを進め
るように決定し、且つ前記Mvsから前記Pvrと前記
VRCとの差を引くことで前記Mvを進めるように決定
することで、前記Mhを前記Mhsと等しくさせ且つ前
記Mvを前記Mvsと等しくさせる手段であり、 前記表示制御手段が、前記Mhを前記Mhsと等しくさ
せ且つ前記Mvを前記Mvsと等しくさせることで前記
表示位置が調整されることを特 徴とする画像表示装置。
(57) The table Shimesuru image display device to the image display unit of the dot matrix type image signal is an input to an image having a [Claims 1 Any standard, the input The input image signal which is the image signal to be written is written.
Having an image memory for storing and storing
The co Converting stored the input image signal to the display image signal suitable for display to the previous SL image display unit
Horizontal synchronizing signal for driving the images display unit, vertical
An image display unit drive means for generating a dynamic timing signal driving a synchronous signal and a pixel clock, based on the Display image signal and the drive timing signal
Display position detection means for detecting a display position of the picture image to the image image display unit, the display position detection result whether et before in the display position detection means
Writing outs the input image signal to the image display unit drive means
And Table 示制 control means for controlling the timing, preset in advance stores a plurality of preset data
And a data memory, wherein the display control means complies with the standard of the input image signal.
The corresponding preset data is stored in the preset data
Capturing from the plurality of preset data of the memory
In the image display unit driving means, the preset data
At the write timing based on the input image signal
Means for performing writing, wherein the display position detecting means is based on the preset data.
The written image at the write timing
Stored in an image memory and output from the image display unit driving means.
From the obtained display image signal in one horizontal scanning period.
Number of pixel clocks when display image signal is first input
When the HFC and the display image signal finally disappear
Detects the pixel clock number HRC of a point and performs one vertical scan
When the display image signal is first input during the period
The horizontal synchronization signal number VFC and the display image signal last exist.
Detects the number of horizontal synchronization signals VRC at the point when it no longer exists
The display control means is configured to input the HFC, HRC,
VFC, VRC, horizontal and vertical writing to the image memory
Mhs and Mvs, which are initial values of the embedding timing,
Of the display image signal output from the image display unit driving means.
Horizontal output start timing Phf Vertical output start timing
Pvf, horizontal output end timing Phr, and vertical output
From the end timing Pvr, the writing timer of the input image signal to the image memory is changed.
When the imaging is progressing, the HFC and the Phf
Of the image memo by adding the difference of
To delay the horizontal write timing Mh
And the difference between the VFC and the Pvf and the Mvs
Vertical writing to the image memory by adding
The timing Mv is determined to be delayed, and further, the writing of the input image signal to the image memory is performed.
From the Mhs when the
Advance the Mh by subtracting the difference between Phr and the HRC
And the Pvr and the M
Decided to advance the Mv by subtracting the difference from VRC
To make the Mh equal to the Mhs and
Mv is equal to the Mvs, and the display control means sets the Mh equal to the Mhs.
And by making the Mv equal to the Mvs,
An image display device characterized in that the display position is adjusted .
JP2000014460A 1999-01-29 2000-01-24 Image display device Expired - Fee Related JP3501706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000014460A JP3501706B2 (en) 1999-01-29 2000-01-24 Image display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-22752 1999-01-29
JP2275299 1999-01-29
JP2000014460A JP3501706B2 (en) 1999-01-29 2000-01-24 Image display device

Publications (2)

Publication Number Publication Date
JP2000284763A JP2000284763A (en) 2000-10-13
JP3501706B2 true JP3501706B2 (en) 2004-03-02

Family

ID=26360019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000014460A Expired - Fee Related JP3501706B2 (en) 1999-01-29 2000-01-24 Image display device

Country Status (1)

Country Link
JP (1) JP3501706B2 (en)

Also Published As

Publication number Publication date
JP2000284763A (en) 2000-10-13

Similar Documents

Publication Publication Date Title
US8823721B2 (en) Techniques for aligning frame data
US9582850B2 (en) Apparatus and method thereof
EP1763255A1 (en) Projection type display device and method for controlling the same
US7489323B2 (en) Display apparatus adapted for a display wall, image adjustment method therefor and display wall therewith
KR100609056B1 (en) Display Apparatus And Control Method Thereof
US6768498B1 (en) Out of range image displaying device and method of monitor
JP3474120B2 (en) Scan converter and scan conversion method
JP3501706B2 (en) Image display device
US8379149B2 (en) Display apparatus and control method thereof
JP4446527B2 (en) Scan converter and parameter setting method thereof
EP1787190B1 (en) Display apparatus and control method thereof
EP1026654B1 (en) Flat picture display apparatus with image position adjustment
US8237694B2 (en) Method and circuit for controlling timings of display devices using a single data enable signal
US7664979B2 (en) Method for adjusting monitor clock phase that selects scaler threshold voltage corresponding to period having reference number of pulses
US7623185B2 (en) Synchronization control apparatus and method
KR100654771B1 (en) Display apparatus and control method thereof
JP4035937B2 (en) Display drive device
KR100357149B1 (en) Method and apparatus for settling screen of monitor
KR101534019B1 (en) Display apparatus and control method thereof
KR100516052B1 (en) How to transmit video parameters using blank sections
KR100610364B1 (en) Broadcasting receive apparatus having auto adjustment function and method of thereof
KR100654769B1 (en) Display apparatus and control method thereof
JPH08223513A (en) Method for correcting automatic display of display device and display device with automatic display correction function
JP2001251610A (en) Image pickup system, image processing unit and method, and storage medium
EP1926315A2 (en) Display apparatus and control method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees