[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3598060B2 - 回路部品内蔵モジュール及びその製造方法並びに無線装置 - Google Patents

回路部品内蔵モジュール及びその製造方法並びに無線装置 Download PDF

Info

Publication number
JP3598060B2
JP3598060B2 JP2000378965A JP2000378965A JP3598060B2 JP 3598060 B2 JP3598060 B2 JP 3598060B2 JP 2000378965 A JP2000378965 A JP 2000378965A JP 2000378965 A JP2000378965 A JP 2000378965A JP 3598060 B2 JP3598060 B2 JP 3598060B2
Authority
JP
Japan
Prior art keywords
circuit component
mixture
wiring pattern
component built
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000378965A
Other languages
English (en)
Other versions
JP2001244638A (ja
Inventor
康博 菅谷
浩一 平野
誠一 中谷
康之 松岡
祐伯  聖
俊行 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000378965A priority Critical patent/JP3598060B2/ja
Publication of JP2001244638A publication Critical patent/JP2001244638A/ja
Application granted granted Critical
Publication of JP3598060B2 publication Critical patent/JP3598060B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路部品内蔵モジュール及びその製造方法に関し、特に、例えば、回路部品が電気絶縁性基板の内部に配置される回路部品内蔵モジュール及びその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い、回路部品の高密度化、高機能化及び短配線化が一層叫ばれている。そのため、回路部品の高密度化、高機能化及び短配線化に対応した回路基板が要求されている。回路基板を高密度化する方法としては、回路を多層化する方法が考えられるが、従来のガラス−エポキシ基板では、ドリルによる貫通スルーホール構造を用いる必要があるため、高密度化実装化への対応が困難である。このため、最も回路の高密度化が図れる方法として、LSI間や部品間の配線パターンを最短距離で接続できるインナービアホール接続法の開発が各方面で進められている。
【0003】
インナービアホール接続法では、必要な各層間のみの接続が可能であり、回路部品の実装性にも優れている(特開昭63−47991号公報、特開平6−268345号公報)。
【0004】
一方、半導体チップ等の能動部品を回路基板の表層に実装する方法では、高密度化を進めていくうえで限界が見えてきたため、基板に凹部を設けてその内部に半導体チップを収納して実装する方法が提案されている(特開平5−259372号公報、特開平11−103147号公報、特開平11−163249号公報)。この場合、凹部内に半導体チップが実装された後、接続部及び半導体チップを保護するための封止樹脂が塗布されて封止される。
【0005】
【発明が解決しようとする課題】
しかし、従来のインナービアホール接続法で用いられてきた基板は、樹脂系の材料で構成されていたため、熱伝導度が低いという問題があった。また、回路部品内蔵モジュールでは、回路部品の実装密度が高密度になればなるほど部品から発生する熱を放熱させる必要が高くなるが、従来の基板では十分に放熱することができず、回路部品内蔵モジュールの信頼性が低下するという問題があった。
【0006】
一方、半導体チップ等の回路部品を内蔵する方法のうち、基板に凹部を設けてその内部にチップを配置し、封止樹脂で収納する方法は、基板を凹部に加工する工程等、コストが高くなる多くの工程を必要とし、不良品も多く発生するという問題があった。また、チップを内蔵する構造であるため、基板の放熱性が要求されるにもかかわらず、この方法ではチップ周りの放熱性を高くすることは困難である。さらに、封止樹脂が介在するために、基板の特性が3次元的に均一にならず、問題が発生し易い。
【0007】
但し、半導体チップ等の回路部品を基板に埋め込む工程で内蔵すると、離型体に形成された配線パターン上に実装された半導体チップを埋め込む際に、大幅なシートの流れが発生し、予め形成していたビアの位置が歪んだり、あるいは、チップ周りに接続された配線パターンが断線したり、歪んだりして、実際には極めて困難であるという問題があった。また,チップ内蔵構造での再配線は設計上,多くの制約があった。
【0008】
また、離型体が粘着性を有する有機フィルムである場合は、配線パターンと半導体チップとの接続部の隙間を十分確保することができず、その接続部を封止する封止樹脂を注入することが困難であり、接続部の信頼性が十分得られないという問題もあった。
【0009】
一方、回路部品を内蔵したモジュールに於いては、内蔵基板と回路部品との間に熱膨張係数差があるため、埋め込んだ状態での回路部品の信頼性保証がなされていない。
【0010】
本発明は、従来技術における前記課題を解決するためになされたものであり、高密度で回路部品を実装することが可能であると共に、高放熱性を有し、信頼性の高い回路部品内蔵モジュール及びその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る回路部品内蔵モジュールの構成は、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板の少なくとも一主面に形成された第1及び第2の配線パターンと、前記電気絶縁性基板の内部に配置され前記第1の配線パターンに接続された回路部品とを備えた回路部品内蔵モジュールであって、前記混合物が、前記第1の配線パターンと前記回路部品との接続部および前記第2の配線パターンを封止する第2の混合物と、前記第2の混合物を除く前記電気絶縁性基板領域を構成する第1の混合物とからなり、前記第1の混合物の無機フィラー含有量が前記第2の混合物の無機フィラー含有量よりも多いことを特徴とする。
【0012】
この回路部品内蔵モジュールの構成によれば、回路部品から発生する熱が無機フィラーによって速やかに放熱されるため、信頼性の高い回路部品内蔵モジュールを実現することができる。さらに、2種類の混合物からなる電気絶縁性基板の中で、無機フィラーの含有量が少ない第2の混合物が回路部品を接続する配線部を封止する構造であるため、断線等の無い信頼性の高い配線部が得られる。
【0013】
また、無機フィラーを選択することにより、内蔵する回路部品に合わせて電気絶縁性基板の熱伝導度、線熱膨張係数、誘電率、または絶縁耐圧等を変化させることができる。従って、電気絶縁性基板の線熱膨張係数を半導体素子とほぼ同じにすることが可能であるため、半導体素子を内蔵した回路部品内蔵モジュールとして好ましい。また、電気絶縁性基板の熱伝導度を向上させることができるため、放熱を必要とする半導体素子などを内蔵した回路部品内蔵モジュールとして好ましい。さらに、電気絶縁性基板の誘電率を低くすることもできるため、高周波用の回路部品内蔵モジュールとして好ましい。
【0014】
また、回路部品として半導体素子及びチップコンデンサを含む回路部品内蔵モジュールの場合、半導体素子とチップコンデンサとの距離を短くすることにより、電気信号のノイズを低減することができる。また、電気絶縁性基板内にインナービアを形成して両主面の配線パターンを接続した構成とすることも好ましく、これによれば、インナービアホール接続によって高密度に回路部品を実装することができる。
【0015】
さらに、一般に半導体ベアチップは、KGD(Known Good die)の問題から取り扱い、コストに障壁があるが、本発明の回路部品内蔵モジュールでは、回路部品として半導体ベアチップを用いても、品質チェックが容易であり有利となる。また、再配線も容易であり、設計上、制約の少ない多様なLGA電極を構成することができる。
【0016】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記第2の混合物が前記配線パターンと前記第1の混合物との境界に介在しているのが好ましい。この好ましい例によれば、回路部品の埋め込み時において、配線パターンの断線や歪みを防止することができる。特に、離型キャリア等の基材上に配線パターンおよび回路部品を形成し、この離型キャリアを第1の混合物へ圧着させることにより回路部品を埋め込む場合に、回路部品および配線パターンが第2の混合物で封止されているので、樹脂フィルムのように伸びが生じる基材を離型キャリアとして用いても、配線パターンの断線や歪みが生じないという利点がある。
【0017】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記インナービアが導電性樹脂組成物からなるのが好ましい。この好ましい例によれば、製造が容易となる。この場合には、前記導電性樹脂組成物が金、銀、銅及びニッケルからなる群から選ばれた1つを導電性成分として含み、エポキシ樹脂を樹脂成分として含むのが好ましい。これらの金属は電気抵抗が低く、また、エポキシ樹脂は耐熱性や電気絶縁性に優れているからである。
【0018】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記回路部品が少なくとも1つの能動部品を含むのが好ましい。この好ましい例によれば、所望の機能を有する回路部品を内蔵することができる。
【0019】
この場合、前記能動部品が半導体ベアチップを含み、前記半導体ベアチップが前記配線パターンにフリップチップボンディングされていることがさらに好ましい。さらに、前記半導体ベアチップの背面にサーマルビアが形成されていることが好ましい。この好ましい例によれば、放熱性に優れた電気絶縁性基板に加え、さらに半導体ベアチップの放熱性が向上するために、大量に熱が発生する半導体ベアチップに対応させることができる。
【0020】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記第1の混合物が無機フィラー70重量%〜95重量%を含み、前記第2の混合物が無機フィラー50重量%〜90重量%を含んでいるのが好ましい。この好ましい例によれば、高密度に無機フィラーが充填された第1の混合物により、回路部品から発生する熱が速やかに放熱されるため、信頼性の高い回路部品内蔵モジュールを実現することができる。
【0021】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記無機フィラーがAl2O3、MgO、BN、AlN及びSiO2からなる群から選ばれた少なくとも1つを含むのが好ましい。この好ましい例によれば、放熱性に優れた電気絶縁性基板が得られる。無機フィラーとしてMgOを用いた場合には、電気絶縁性基板の線熱膨張係数を大きくすることができる。また、無機フィラーとしてSiO2(特に非晶質SiO2)を用いた場合には、電気絶縁性基板の誘電率を小さくすることができる。また、無機フィラーとしてBNを用いた場合には、線熱膨張係数を小さくすることができる。
【0022】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記熱硬化性樹脂がエポキシ樹脂、フェノール樹脂及びシアネート樹脂からなる群から選ばれた少なくとも1つを含むのが好ましい。これらの樹脂は耐熱性や電気絶縁性に優れているからである。
【0023】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンが銅を含むのが好ましい。銅は電気抵抗が小さいため、微細な配線パターンを形成することができる。また、例えば、配線パターンとして銅箔を用いる場合には、基板に接する銅箔表面は粗化されているのが好ましい。
【0024】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンが銅からなる層と金、Sn、Pb及びNiからなる群から選ばれた1つの金属を含む層の2層以上の構造を有するのが好ましい。例えば、銅箔からなる配線パターンは、パターン形成後の実装時の熱処理工程などで酸化される可能性があるが、ニッケルや金等でメッキして2層以上の構造としておくことにより、酸化防止を図ることができ、かつ、回路部品との接続信頼性も向上するからである。
【0025】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンが前記電気絶縁性基板に埋め込まれたことが好ましい。これにより、配線パターンが安定し、信頼性がさらに向上する。
【0026】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンのうち取り出し電極を除く部分が保護膜で覆われたことが好ましい。この場合、さらに、保護膜の材料として、樹脂またはレジストを含む材料を用いることが好ましい。この構成によれば、保護膜で配線パターンが拘束されることにより、回路部品と配線パターンとの接続が安定し、信頼性がさらに向上する。
【0027】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記回路部品が、チップ状の抵抗、チップ状のコンデンサ及びチップ状のインダクタからなる群から選ばれた少なくとも1つの部品を含むのが好ましい。回路部品としてチップ状の回路部品を用いることにより、回路部品を電気絶縁性基板に容易に埋設することができる。
【0028】
また、前記本発明の回路部品内蔵モジュールの構成においては、前記第1の混合物の熱伝導度が1W/mK〜10W/mKの範囲にあるのが好ましい。この好ましい例によれば、セラミック基板に近い熱伝導度が得られ、放熱性に富む基板を得ることができる。
【0029】
また、前記本発明の回路部品内蔵モジュールの構成においては、少なくとも一主面に他の配線基板が積層されて多層配線構造をなすことが好ましい。これにより、さらに高密度に回路部品を実装することができる。
【0030】
この構成において、前記他の配線基板がセラミック基板であることがさらに好ましい。これにより、セラミック基板が有する優れた高周波特性を活かすことによって、高性能で多機能なRFモジュールを実現できる。
【0031】
また、前記多層配線構造をなす回路部品内蔵モジュールの構成においては、前記回路部品に接続された配線パターンが、前記他の配線基板が積層された主面に位置することが好ましい。これにより、回路部品に接続された配線パターンが前記他の配線基板に拘束されるため、回路部品と配線パターンの接続が安定するという利点がある。
【0032】
あるいは、前記回路部品に接続された配線パターンが、前記他の配線基板が積層されていない主面に位置し、前記配線パターンを覆う保護膜が設けられたことが好ましい。これにより、回路部品に接続された配線パターンが保護膜で拘束されるため、回路部品と配線パターンの接続が安定するという利点がある。
【0033】
また、本発明の無線装置は、前記したいずれかの構成の回路部品内蔵モジュールを備えたことを特徴とする。この構成によれば、信頼性の高い無線装置を提供できる。特に、回路部品内蔵モジュールがセラミック基板を用いたRFモジュールである場合、高性能で多機能な無線装置を実現できるので、好ましい。
【0034】
また、本発明の回路部品内蔵モジュールの製造方法は、基材の一主面に第1の配線パターンと第2の配線パターンとを形成する工程と、前記第1の配線パターン上に回路部品を配置及び接続し、前記第1の配線パターンと前記回路部品との接続部及び前記第2の配線パターンを、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第2の混合物で封止する封止工程と、前記封止工程の後に、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第1の混合物に、前記回路部品が形成された主面を対向させて前記基材を押圧し、前記回路部品を前記第1の混合物に埋設させ、前記第1の配線パターンと前記第2の配線パターンとを前記基材上に配置する埋設工程と、を含み、前記第1の混合物として、前記第2の混合物より無機フィラー含有量が多い混合物を用いることを特徴とする。
【0035】
また、本発明の回路部品内蔵モジュールの製造方法は、排出孔となる1または複数の孔を備えた基材の一主面に形成された第1の配線パターン上に回路部品を配置及び接続し、少なくとも前記第1の配線パターンと前記回路部品との接続部を、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第2の混合物で封止する封止工程と、前記封止工程の後に、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第1の混合物に、前記回路部品が形成された主面を対向させて前記基材を押圧し、前記回路部品を前記第1の混合物に埋設させ、前記第1の配線パターンを前記基材上に配置する埋設工程とを含み、前記第1の混合物として、前記第2の混合物より無機フィラー含有量が多い混合物を用いることを特徴とする。
【0036】
この製造方法によれば、前記本発明の回路部品内蔵モジュールを作製することができる。
【0037】
本発明の回路部品内蔵モジュールの製造方法において、前記第1の混合物が、無機フィラー70重量%〜95重量%を含み、前記第2の混合物が、無機フィラー50重量%〜90重量%を含むことが好ましい。
【0038】
また、前記製造方法は、前記封止工程において、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2の混合物を注入して硬化させることにより、前記第1の配線パターンと前記回路部品との接続部およびその側面部を封止することが好ましい。この製造方法によれば、第1の配線パターン、回路部品、および接続部の位置関係が第2の混合物により固定されるので、埋設工程において、回路部品と第1の配線パターンとの接続部が歪むこと等を防止でき、接続信頼性の高い回路部品内蔵モジュールを提供できる。
【0039】
前記製造方法において、前記封止工程が、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2の混合物を注入して硬化させるステップと、第2の混合物をシート状に成形するステップと、前記シート状の第2の混合物により、前記基材上の前記回路部品および前記第1の配線パターンの全体を覆うステップと、加熱加圧によって前記シート状の第2の混合物を硬化させるステップとを含むことが好ましい。この製造方法によれば、第1の配線パターンの全体が、第2の混合物に封止された構造となるので、埋設工程において第1の配線パターンが損傷を受けることが防止される。
【0040】
前記製造方法において、前記封止工程が、前記第1の配線パターンと前記回路部品との接続部及び前記第1の配線パターンの全領域に、流動状態の前記第2の混合物を注入して硬化させるステップを含むことが好ましい。この製造方法によっても、第1の配線パターンの全体が、第2の混合物に封止された構造となるので、埋設工程において第1の配線パターンが損傷を受けることが防止される。
【0041】
前記製造方法において、前記基材に孔が穿設され、前記封止工程が、前記基材における回路部品が配置された主面の反対面から、前記孔を介して前記第2の混合物を注入するステップを含むことが好ましい。この製造方法によれば、回路部品と第1の配線パターンとの隙間に、第2の混合物を容易に充填させることができる。
【0042】
前記製造方法において、前記埋設工程の前に、前記第1の混合物を板状に成形する工程を含むことが好ましい。この製造方法によれば、あらかじめ板状に成形された第1の混合物に回路部品を埋設することにより、回路部品内蔵モジュールを容易に作製することができる。
【0043】
前記製造方法において、前記埋設工程が、前記第1の混合物を型に入れるステップと、前記型内の第1の混合物に前記回路部品が形成された主面を対向させて前記基材を押圧するステップと、前記第1の混合物を前記型からはずすステップとを含むことが好ましい。この製造方法によれば、第1の混合物を板状に成形する工程を含む方法に比較して、第1の混合物の成形と回路部品の埋設とを一工程で行うことができるので、工程の簡略化を図れる。
【0044】
前記製造方法は、前記第1の混合物にインナービアを形成する工程と、前記第1の混合物における前記回路部品が埋設された面と反対側の面に、前記インナービアを介して前記第1の配線パターンと接続される第の配線パターンを形成する工程とをさらに含むことが好ましい。これにより、高密度に回路部品を実装することが可能な回路部品内蔵モジュールを提供できる。
【0045】
また、前記製造方法は、前記インナービアを形成する工程が、前記埋設工程の後に実施され、前記第1の混合物に対し、前記回路部品が埋設された面と反対側の面から、前記第1の配線パターンに到達するインナービア用貫通孔を形成するステップと、前記インナービア用貫通孔に熱硬化性の導電性物質を充填するステップとを含むことが好ましい。この製造方法によれば、埋設工程の後にインナービアを形成することにより、歪みのないインナービアを作成できる。
【0046】
また、前記導電性物質が導電性樹脂組成物からなることが好ましい。これにより、導電性樹脂組成物を貫通孔に充填して硬化させるという容易な工程によりインナービアを形成でき、回路部品内蔵モジュールの作製が容易となる。
【0047】
前記製造方法において、前記インナービア用貫通孔を形成するステップの前に、X線照射により前記第1の配線パターンの位置を認識して前記インナービア用貫通孔を形成する位置を決定するステップを含むことが好ましい。この製造方法によれば、インナービアの位置を高精度に決定できるので、接続信頼性の高い回路部品内蔵モジュールを提供できる。
【0048】
前記製造方法において、前記埋設工程の前に、前記第1の混合物にサーマルビア用貫通孔を形成する工程をさらに含み、前記インナービアを形成する工程において、前記インナービア用貫通孔への導電性物質の充填と同時に、前記サーマルビア用貫通孔へ熱硬化性の熱伝導性物質を充填することが好ましい。この製造方法によれば、回路部品まわりに放熱性の高い回路部品内蔵モジュールを提供できる。さらに、サーマルビア用貫通孔への熱伝導性物質およびインナービア用貫通孔への導電性物質の充填を同時に行うことにより、工程を簡略化できる。
【0049】
前記製造方法において、前記サーマルビア用貫通孔へ充填される熱伝導性物質およびインナービア用貫通孔へ充填される導電性物質が、金属粒子と熱硬化性樹脂とを含み、前記サーマルビア用貫通孔へ充填される熱伝導性物質の金属粒子の含有率が、前記インナービア用貫通孔へ充填される導電性物質よりも高いことが好ましい。また、前記製造方法において、前記サーマルビア用貫通孔の径が、前記インナービア用貫通孔の径よりも大きいことが好ましい。
【0050】
前記製造方法は、前記基材として離型キャリアを用いることが好ましい。これにより、容易に回路部品内蔵モジュールを提供できる。
【0051】
この場合、前記離型キャリアが有機フィルムであることがさらに好ましい。離型キャリアとして有機フィルムを用いると、有機フィルムが絶縁材料であるため、離型フィルム上の配線パターンに実装された回路部品の接続導通チェックを行うことができる。
【0052】
あるいは、前記離型キャリアが金属箔であることも好ましい。この場合、離型フィルムとして樹脂フィルムを用いる場合に比較して、離型キャリアの伸びが生じないので、埋設工程において配線パターンを歪ませずに転写できる。また、金属箔は、有機フィルムと異なり粘着性を持たないので、回路部品と第1の配線パターンとの間に第2の混合物を注入する際に、第2の混合物の流動性を阻害することがなく、回路部品と第1の配線パターンとの接続部を第2の混合物によって隙間なく確実に封止することが可能となる。
【0053】
また、前記金属箔に前記第1の配線パターンを形成する前に、前記金属箔上に剥離層を形成するステップを含むことがさらに好ましい。これにより、離型キャリアの剥離が容易となる。
【0054】
記離型キャリアに、前記埋設工程における第1の混合物の排出孔となる1または複数の孔が形成されていることが好ましい。この製造方法によれば、埋設工程において離型キャリアを第1の混合物に圧着させて回路部品を埋設するときに、回路部品が埋め込まれる部分の第1の混合物が、前記離型キャリアの孔から排出される。これにより、埋設工程の前にインナービアを形成しておいても、回路部品が埋め込まれることによるインナービアの歪み量を大幅に低減でき、接続信頼性の高い回路部品内蔵モジュールを提供できる。
【0055】
また、前記製造方法において、前記基材として多層配線基板を用いることも好ましい。この方法によれば、多層配線基板の主面に形成されている配線に回路部品を接続し、この多層配線基板を第1の混合物に圧着させて回路部品を埋設させることにより、多層配線基板と積層化された回路部品内蔵モジュールを提供できる。
【0056】
この場合、前記多層配線基板としてセラミック多層配線基板を用いることがさらに好ましい。これにより、セラミック基板が有する優れた高周波特性を活かすことによって、高性能かつ多機能なRFモジュールを本回路部品内蔵モジュールで実現できる。
【0057】
また、前記製造方法において、前記第の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施されると共に、前記第1の混合物における前記回路部品が埋設された面と反対側の面に金属箔を積層するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記金属箔を前記第の配線パターンに成形するステップとを含むことが好ましい。これにより、所望のパターンの第2の配線パターンを容易に形成できる。
【0058】
あるいは、前記製造方法において、前記第の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施され、第の配線パターン用の離型キャリアの一主面に前記第の配線パターンを形成するステップと、前記第1の混合物における前記回路部品が形成された主面と反対側の面に、前記第の配線パターンが形成された主面を対向させて前記離型キャリアを押圧するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記離型キャリアを剥離するステップとを含むことが好ましい。
【0059】
この製造方法によれば、離型キャリアに形成した配線パターンを転写する方法によって第2の配線パターンが形成されるので、第2の配線パターンを第1の混合物内に埋め込むことが可能となる。これにより、第2の配線パターンが安定し、信頼性の高い回路部品内蔵モジュールを提供できる。
【0060】
前記の製造方法は、前記第1の配線パターンにおける取り出し電極を除く領域に、保護膜を形成する工程をさらに含むことが好ましい。これにより、特に、回路部品と第1の配線パターンの接続が安定し、信頼性をさらに向上させることができる。なお、前記保護膜の材料として樹脂またはレジストを用いることが好ましい。
【0061】
前記の製造方法において、前記第1の配線パターンが銅箔で形成されたことが好ましい。また、第2の配線パターンも銅箔で形成されたことが好ましい。この場合、さらに、前記銅箔で形成された配線パターン上に、電解メッキによって金、Sn、Pb及びNiからなる群から選ばれた少なくとも1つの金属層を形成する工程をさらに含むことが好ましい。これにより、回路部品と配線パターンとの接続をより強固にすることができる。
【0062】
前記の製造方法において、前記封止工程および前記埋設工程により得られる板状体にインナービアを形成した後前記基材を剥離することにより回路部品内蔵基板を作成し、前記回路部品内蔵基板を複数積層して多層回路部品内蔵基板を作成し、前記多層回路部品内蔵基板における前記第1の配線パターンが形成されていない主面に第2の配線パターンを形成することが好ましい。この製造方法によれば、本発明の回路部品内蔵モジュールを複数積層してなる多層回路部品内蔵モジュールを提供できる。
【0063】
【発明の実施の形態】
以下、実施の形態を用いて本発明をさらに具体的に説明する。
【0064】
〈第1の実施の形態〉
本実施の形態は、本発明の回路部品内蔵モジュールの一例であり、図1(a)及び(b)は、本実施の形態における回路部品内蔵モジュールを示す断面図である。
【0065】
図1(a)に示すように、本実施の形態の回路部品内蔵モジュール100は、第1の混合物105と第2の混合物106とからなる電気絶縁性基板101と、電気絶縁性基板101の一主面及び他主面に形成された配線パターン102a及び102bと、配線パターン102aに接続され電気絶縁性基板101の内部に第2の混合物106に封止された状態で配置された回路部品103aと、配線パターン102a及び102bを電気的に接続するインナービア104とを含んでいる。
【0066】
電気絶縁性基板101を構成する第1の混合物105及び第2の混合物106のそれぞれは、無機フィラーと熱硬化性樹脂とを含む混合物である。無機フィラーとしては、例えば、Al2O3、MgO、BN、AlN又はSiO2などを用いることができる。
【0067】
第1の混合物105においては、無機フィラーが70重量%から95重量%の範囲で高密度に充填されているのが望ましい。例えば、低誘電率基板を目的として、無機フィラーとしてSiO2を80重量%以上の高密度に充填すると、少なくとも1W/mKの熱伝導度を実現することができる。また、高熱伝導度基板を目的として、無機フィラーとしてAlNを95重量%に充填すると、10W/mKの熱伝導度を実現することができる。但し、無機フィラーの充填率としては95重量%が上限であるため、第1の混合物105の熱伝導度の上限は10W/mKとなる。
【0068】
一方、第2の混合物106においては、無機フィラーが50重量%から90重量%の範囲で充填され、未硬化の段階では封止樹脂として注入が可能な低粘度であるのが望ましい。回路部品103aと第1の混合物105との隙間は約50μmと狭く、完全に注入することは困難だからである。
【0069】
例えば、第2の混合物106を低粘度にするために、無機フィラーの量を少なくすると、熱膨張係数が大きくなってしまい、回路部品103aが半導体チップの場合には、大きな熱応力が発生してしまう。従って、第2の混合物106の無機フィラーの量は、少なくとも50重量%以上であるのが望ましい。一方、無機フィラーの量が90重量%以上になると、粘度が高くなって注入に時間がかかり、気泡が残って問題となる。従って、第2の混合物106の無機フィラーの量は、90重量%以下であるのが望ましい。
【0070】
なお、回路部品103aと第1の混合物105との隙間への第2の混合物106の注入を容易にするためには、第1の混合物105の無機フィラーの量と、第2の混合物106の無機フィラーの量との差が、少なくとも10重量%程度あることが好ましい。従って、第1の混合物の無機フィラーの量を90重量%〜95重量%程度とし、第2の混合物の無機フィラーの量を75重量%〜80重量%程度とすることが、さらに好ましい。
【0071】
各無機フィラーの平均粒子径は、0.1μm〜100μmの範囲にあるのが望ましい。各熱硬化性樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂であるのが望ましい。エポキシ樹脂は、耐熱性が高いため特に望ましい。尚、各混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。
【0072】
なお、以降の各実施形態においても、第1・第2の混合物としては、以上の各種条件を満たす混合物が用いられる。
【0073】
配線パターン102a及び102bは、電気導電性を有する物質からなり、例えば、銅箔や導電性樹脂組成物からなる。配線パターンとして銅箔を用いる場合には、例えば、電解メッキによって作製された厚さ12μm〜35μm程度の銅箔を使用することができる。銅箔は、電気絶縁性基板101との接着性を向上させるために、電気絶縁性基板101との接触面を粗化するのが望ましい。また、銅箔としては、接着性及び耐酸化性を向上させるために、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛又はニッケルをメッキしたものを使用してもよい。また、銅箔表面にSn−Pb合金からなる半田メッキやSn−Ag−Bi系等のPbフリーの半田メッキを施したものを使用してもよい。配線パターン102a及び102bは、後に第2の実施形態で説明するように転写法により形成すれば、電気絶縁性基板101内に埋設させることができる。但し、配線パターン102a及び102bとして、エッチング法又は打ち抜き法によって形成された金属板のリードフレームを用いて構わない。
【0074】
内蔵する回路部品103aは、能動部品または受動部品のいずれであってもよい。能動部品としては、例えば、トランジスタ、IC、またはLSIなどの半導体素子を用いることができる。この半導体素子は、ベアのSAWチップ等の半導体ベアチップであってもよい。後述の各実施形態においても同様である。また、受動部品としては、インダクタ、コンデンサ、または抵抗などを用いることができる。
【0075】
配線パターン102aと回路部品103aとの接続部102cの形成には、例えば、フリップチップボンディングが用いられる。
【0076】
インナービア104は、例えば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケル等を用いることができる。金、銀、銅又はニッケルは、導電性が高いため望ましく、銅は導電性が高くマイグレーションも少ないため特に望ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に望ましい。
【0077】
本実施の形態の回路部品内蔵モジュール100においては、配線パターン102aと配線パターン102bとが、電気絶縁性基板101に形成されたインナービア104によって接続される。従って、回路部品内蔵モジュール100では、高密度に回路部品103を実装することができる。一方、回路部品を内蔵することによってモジュールの厚みを薄くすることを目的とする場合、インナービアが存在せず回路部品と基板の厚みがほとんど等しい構造を実現できることは言うまでもない。
【0078】
また、回路部品内蔵モジュール100においては、電気絶縁性基板101に含まれる無機フィラーによって回路部品で発生した熱が速やかに伝導される。従って、信頼性の高い回路部品内蔵モジュールを実現することができる。
【0079】
また、回路部品内蔵モジュール100においては、電気絶縁性基板101に用いる無機フィラーを選択することにより、電気絶縁性基板101の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。電気絶縁性基板101の線膨張係数を半導体素子とほぼ等しくすれば、温度変化によるクラックの発生等を防止することができるため、信頼性の高い回路モジュールを実現することができる。また、電気絶縁性基板101の熱伝導性を向上させれば、高密度で回路部品を実装した場合にも、信頼性の高い回路部品内蔵モジュールを実現することができる。さらに、電気絶縁性基板101の誘電率を低くすることにより、誘電損失の小さい高周波回路用モジュールを実現することができる。
【0080】
また、回路部品内蔵モジュール100においては、電気絶縁性基板101によって回路部品103aを外気から遮断することができるため、湿度による信頼性の低下を防止することができる。
【0081】
また、回路部品内蔵モジュール100においては、電気絶縁性基板101の材料として無機フィラーと熱硬化性樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がなく、製造が容易となる。
【0082】
尚、図1(a)に示した回路部品内蔵モジュール100においては、配線パターン102aが電気絶縁性基板101に埋設されていない場合を示しているが、配線パターン102aは電気絶縁性基板101に埋設されていてもよい。
【0083】
また、図1(a)に示した回路部品内蔵モジュール100においては、配線パターン102a上に回路部品が実装されていない場合を示しているが、配線パターン102a上に回路部品を実装してもよく、さらに回路部品内蔵モジュールを樹脂モールドしてもよい。配線パターン102a上に回路部品を実装することにより、さらに高密度に回路部品を実装することが可能となる。
【0084】
また、図1(b)に示すように、配線パターン102aのうち、取り出し配線を除く部分に、レジストまたは封止樹脂による保護膜107を形成するとさらに好ましい。この構成によれば、配線パターン102aが保護膜107の内側に位置し、拘束される形態になるため、回路部品103aと配線パターン102aの接続がより安定するためである。
【0085】
さらに、一般に、ベアチップは、KGDの問題から取り扱いおよびコストに障壁があるが、本実施形態のように絶縁性基板にベアチップが内蔵された形態にすると、品質チェックも容易となり有利となる。また、再配線も容易であり、設計上、制約の少ない多様なLGA電極を構成することができる。
【0086】
〈第2の実施の形態〉
本実施の形態においては、第1の実施形態において説明した回路部品内蔵モジュールの製造方法の例について説明する。本実施の形態で用いられる材料及び回路部品は、上記第1の実施の形態で説明したものと同じである。
【0087】
図2(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。
【0088】
まず、図2(a)に示すように、離型フィルム203上に銅箔配線パターン211を形成し、回路部品として、例えば半導体チップ204をフリップチップボンディングする。離型フィルム203としては、所定の粘着力を有する有機フィルム、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイト等を用いてもよい。離型フィルムとして有機フィルムを使う利点としては、有機フィルムが絶縁材料であるため、離型フィルムと配線パターンからなる転写形成材上に実装された回路部品の接続導通チェックを行える点が挙げられる。
【0089】
なお、離型フィルムとして、剥離層として適当な有機膜をコーティングした剥離層付き金属箔、例えば、銅箔、アルミ箔等を用いてもよい。また、離型フィルム203上で、金属メッキ層、例えば、Niメッキ層を介して、銅箔配線パターン211が形成されていてもよい。銅箔配線パターン211は、例えば、離型フィルム203に銅箔を接着した後、フォトリソ工程及びエッチング工程を経て形成することができる。また、銅箔配線パターン211の代わりに、エッチング法又は打ち抜き法によって形成されたリードフレームを用いてもよい(以下の実施の形態においても同様である)。
【0090】
半導体チップ204は、導電性接着剤212を介して銅箔配線パターン211と電気的に接続されている。導電性接着剤212としては、例えば、金、銀、銅又は銀−パラジウム合金などを熱硬化性樹脂で混練したものを使用することができる。
【0091】
また、導電性接着剤212の代わりに、金ワイヤボンディング法によって作製した金バンプ又は半田バンプを半導体チップ204側に予め形成してもかまわない。この場合、熱処理によって金又は半田を溶解することにより、半導体チップ204を銅箔配線パターン211に実装する。さらに、半田バンプと導電性接着剤とを併用することも可能である。
【0092】
次いで、図2(b)に示すように、銅箔配線パターン211と半導体チップ204との間に第2の混合物210を注入して封止を行う。このように封止用混合物を注入することにより、半導体チップ204と、これが埋設される板状体(後に説明する第1の混合物200)との熱膨張率の差によって生じる応力を、接続部(導電性接着剤212)のみでなく、封止用の第2の混合物210全体で吸収し、応力集中を防止することができる。さらに、後の工程で半導体チップ204を第1の混合物200に埋設する際に、半導体チップ204と銅箔配線パターン211との間に隙間ができることを防止することができる。封止用混合物としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【0093】
図2(a)、(b)の工程と平行して、図2(c)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、第1の混合物200を形成する。板状の第1の混合物200は、無機フィラーと未硬化状態の熱硬化樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定の厚みに成形することによって形成することができる。
【0094】
尚、板状の第1の混合物200を、熱硬化性樹脂の硬化温度よりも低い温度で熱処理してもよい。第1の混合物200に熱処理を施すことにより、第1の混合物200の可撓性を維持しながら粘着性を除去することができるので、その後の処理が容易となる。また、溶剤によって熱硬化性樹脂を溶解させた混合物の場合には、熱処理を施すことにより、溶剤の一部を除去することができる。
【0095】
次いで、図2(c)に示すように、半導体チップ204を実装した銅箔配線パターン211を有する離型フィルム203を、位置合わせして第1の混合物200に重ねる。
【0096】
次いで、図2(d)に示すように、離型フィルム203を位置合わせして第1の混合物200に重ねたものを、第1の混合物200と離型フィルム203の外側から加圧することにより、半導体チップ204が第1の混合物200に埋設された板状体を形成する。
【0097】
次いで、図2(e)に示すように、半導体チップ204を第1の混合物200に埋設した板状体に、半導体チップ204が埋設された面の裏側から、銅箔配線パターン211へ至る貫通孔201を形成する。このとき、半導体チップ204が埋設された面の裏側から、X線等を用いて、銅箔配線パターン211の位置を認識することが好ましい。貫通孔201は、例えば、レーザー加工によって形成することができる。レーザー加工は、微細なピッチで貫通孔201を形成することができ、削り屑が発生しないため望ましい。レーザー加工の場合、炭酸ガスレーザーやエキシマレーザーを用いると加工が容易となる。
【0098】
次いで、図2(f)に示すように、前記板状体の貫通孔201に導電性樹脂組成物202を充填する。
【0099】
図2(a)〜(f)の工程と平行して、図2(g)に示すように、銅箔206を形成する。
【0100】
次いで、図2(f)に示すように、前記板状体の半導体チップ204と反対側の面に、銅箔206を重ねる。
【0101】
次いで、図2(f)、(h)に示すように、銅箔206を重ねた前記板状体に対し、加圧と同時に、加熱処理を施す。これにより、第1の混合物層200及び導電性樹脂組成物202中の熱硬化性樹脂を硬化させ、半導体チップ204が第1の混合物200に埋設され、第1の混合物200の半導体チップ204と反対側の面に銅箔206が接着された板状体を形成する。
【0102】
加熱は、第1の混合物200、第2の混合物210及び導電性樹脂組成物202中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260℃)で行う。第1の混合物200は電気絶縁性基板207となり、導電性樹脂組成物202はインナービア208となる。この工程により、銅箔配線パターン211及び銅箔206と電気絶縁性基板207とが機械的に強固に接着する。また、加熱によって第1の混合物200、第2の混合物210及び導電性樹脂組成物202中の熱硬化性樹脂を硬化させる際に、加熱しながら10kg/cm2〜200kg/cm2の圧力で加圧することにより、回路部品内蔵モジュールの機械的強度を向上させることができる(以下の実施の形態においても同様である)。
【0103】
次いで、図2(i)に示すように、離型フィルム203を剥がし、銅箔206を配線パターンに加工することにより、両面に配線パターン211、209を有する回路部品内蔵モジュールが完成する。
【0104】
以上のようにして、上記第1の実施の形態で説明したものと同様の構造の回路部品内蔵モジュールが得られる。上記した製造方法によれば、上記第1の実施の形態で説明したものと同様の構造の回路部品内蔵モジュールを、特にインナービア208の位置精度を高く維持しながら容易に製造することができる。
【0105】
また、図2(i)に示した構成に対し、レジストを印刷することにより、図1(b)に示したように、回路部品に直接接続されている配線パターンを拘束するための保護膜(107)を形成してもよい。なお、この保護膜は、レジスト印刷以外に、アンダーフィル用の樹脂を注入するか、未硬化樹脂シートを積層することによっても形成することができる。
【0106】
尚、本実施の形態においては、貫通孔201に充填する導電性物質として導電性樹脂組成物202を用いたが、熱硬化性の導電性物質であればよい(以下の実施の形態においても同様である)。また、場合により、半導体チップ204を埋設する前に、板状体の第1の混合物200に貫通孔201を形成し、導電性樹脂組成物202を充填してインナービアを形成しておいてもよい。但し、この順序で回路部品内蔵モジュールを作製する場合には、半導体チップ204の埋設時に貫通孔201の位置、形状が歪まないように留意する必要がある。
【0107】
このためには、以下のような製造方法を用いることが好ましい。
【0108】
まず、図11(a)(b)に示すように、離型フィルム1103上に、銅箔配線パターン1111を形成し、回路部品として、例えば半導体チップ1104をフリップチップボンディングする。なお、離型フィルム1103には、回路パターン1111および半導体チップ1104が配置されない場所に、複数の孔1103aが形成されている。なお、離型フィルム1103としては、所定の粘着力を有する有機フィルム、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイト等を用いてもよい。あるいは、剥離層として適当な有機膜をコーティングした剥離層付き金属箔、例えば、銅箔、アルミ箔等を用いてもよい。また、離型フィルム1103と銅箔配線パターン1111との間に、金属メッキ層、例えば、Niメッキ層が介在していてもよい。
【0109】
ここで、図11(c)に示すように、板状に形成した第1の混合物1100に貫通孔を形成し、導電性樹脂ペーストを充填することにより、インナービア1101を有する板状体をあらかじめ形成しておく。そして、この板状体に対し、インナービア1101と配線パターン1111との位置を合わせて、離型フィルム1103を圧着させる。
【0110】
このとき、図11(d)に示すように、半導体チップ1104が埋め込まれる部分の第1の混合物1100が周囲に押し出されることにより、離型キャリア1103の孔1103aから、余分な樹脂組成物1100aが排出される。これにより、半導体チップ1104の埋設時の、チップ近傍のインナービア1101の歪み量を大幅に低減することができる。
【0111】
さらに、図11(e)に示すように、離型キャリア1103を剥離し、図11(f)に示すように、必要に応じて保護膜1107及び配線パターン1113を形成することにより、第1の実施形態で説明した構成と同様の回路部品内蔵モジュールを作製することができる。
【0112】
なお、本実施形態では、配線パターン209及び配線パターン1113が基板に埋設されていない構成を例示したが、転写法によりこれらの配線パターンを第1の混合物1100内に埋設してもよい。
【0113】
〈第3の実施の形態〉
本実施の形態においては、第1の実施形態で説明した回路部品内蔵モジュールの製造方法の他の例について説明する。本実施の形態で用いられる材料及び回路部品は、上記第1の実施の形態で説明したものと同じである。
【0114】
図3(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。
【0115】
まず、図3(a)に示すように、離型フィルム305の上に配線パターン303を形成し、配線パターン303に回路部品、例えば、半導体チップ304を実装する。半導体チップ304を実装する方法は、上記第2の実施の形態で説明した方法と同じであるため(図2(a)、(b)参照)、重複する説明は省略する。
【0116】
次いで、図3(c)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、板状の第1の混合物300を形成し、半導体チップ304を実装した配線パターン303、離型フィルム305を、位置合わせして第1の混合物300に重ねる。次いで、図3(c)、(d)に示すように、半導体チップ304を実装した配線パターン303、離型フィルム305を、位置合わせして第1の混合物300に重ねたものを、第1の混合物300と離型フィルム305の外側から加圧することにより、離型フィルム305に実装された半導体チップ304を第1の混合物300に埋設する。以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(c)、(d)参照)、重複する説明は省略する。
【0117】
次いで、図3(e)、(f)に示すように、半導体チップ304を第1の混合物300に埋設した状態で、貫通孔301に対応する主面に形成された配線パターン303の位置をX線を用いる方法等により認識させ、第1の混合物300に貫通孔301を形成し、貫通孔301に導電性樹脂組成物302を充填する。以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(e)、(f)参照)、重複する説明は省略する。
【0118】
図3(a)〜(e)の工程と平行して、図3(g)に示すように、離型フィルム307上に配線パターン306を形成する。
【0119】
次いで、図3(f)に示すように、配線パターン306と導電性樹脂組成物302とが所望の部分で接続されるように、第1の混合物300の半導体チップ304と反対側の面に、離型フィルム307を位置合わせして重ねる。
【0120】
次いで、図3(f)、(h)に示すように、第1の混合物300の半導体チップ304と反対側の面に、離型フィルム307を位置合わせして重ねたものを、離型フィルム307の外側から加圧すると同時に、加熱処理を施すことにより、第1の混合物300、第2の混合物310及び導電性樹脂組成物302中の熱硬化性樹脂を硬化させ、半導体チップ304並びに配線パターン303及び306が第1の混合物300に埋設された板状体を形成する。
【0121】
加熱は、第1の混合物300、第2の混合物310及び導電性樹脂組成物302中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260℃)で行う。各混合物300、310は電気絶縁性基板309となり、導電性樹脂組成物302はインナービア308となる。インナービア308により、配線パターン303と配線パターン306とが電気的に接続される。
【0122】
次いで、図3(i)に示すように、離型フィルム305及び307を電気絶縁性基板309から剥離する。
【0123】
以上のようにして、上記第1の実施の形態で説明した回路部品内蔵モジュールが得られる。上記した製造方法によれば、上記第1の実施の形態で説明した回路部品内蔵モジュールを容易に製造することができる。
【0124】
尚、本実施の形態においては、予め配線パターン303、306が形成された離型フィルム305、307を用いるため、配線パターン306が電気絶縁性基板309に埋め込まれ、表面が平坦な回路部品内蔵モジュールを製造することができる。このように表面が平坦であることにより、配線パターン303、306上に高密度に部品を実装することができるので、より高密度に回路部品を実装することが可能となる。
【0125】
〈第4の実施の形態〉
本実施の形態においては、主面の配線パターン全体が第2の混合物によって覆われた構造を有する回路部品内蔵モジュールについて説明する。図4(a)は、本実施の形態における回路部品内蔵モジュールを示す断面図である。
【0126】
図4(a)に示すように、本実施の形態の回路部品内蔵モジュール400は、70重量%〜95重量%の無機フィラーと熱硬化性樹脂とを含む第1の混合物405と50重量%〜90重量%の無機フィラーと熱硬化性樹脂とを含む第2の混合物406とからなる電気絶縁性基板401と、電気絶縁性基板401の一主面及び他主面に形成された配線パターン402a及び402bと、配線パターン402aに接続され第2の混合物406の内部に配置された回路部品403(能動部品403a)と、配線パターン402bに接続され第2の混合物406の内部に配置された回路部品403(受動部品403b)と、配線パターン402aと配線パターン402bとを電気的に接続するインナービア404とを含んでいる。
【0127】
上記第1の実施の形態との主な相違点は、回路部品との配線部の封止樹脂あるいは封止シートとして機能する第2の混合物406が、能動部品403a及びその能動部品403aと配線パターン402aの接続部402cのみならず、その配線パターン402a全体も覆う構造である点である。通常、有機フィルムを離型フィルムとして用いると、回路部品埋設工程時に伸びが発生して配線パターンが歪んでしまう。一方、埋め込み工程前に、能動部品403aと繋がる配線パターン402aを覆っておくことにより、回路部品403の埋め込み時に発生する、第1の混合物405から構成された未硬化シートの流れに起因する配線パターン402aの断線及び歪みを防止することができる。さらに、第2の混合物は、第1の混合物と比較して相対的に、無機フィラーの割合が少なく樹脂成分の割合が多い。これにより、配線パターンの接着強度が大きく、配線回路としての信頼性が向上する。以下、各構成について説明する。
【0128】
電気絶縁性基板401を構成する混合物405、406は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーとしては、例えば、Al2O3、MgO、BN、AlN又はSiO2などを用いることができる。第1の混合物405においては、無機フィラーが70重量%から95重量%の範囲で高密度に充填されているのが望ましい。一方、第2の混合物406においては、無機フィラーが50重量%から90重量%の範囲で充填され、未硬化の段階では封止樹脂として能動部品403aと配線パターン402aの接続部402cに注入が可能な低粘度であるのが望ましい。このため、無機フィラーの充填量は第1の混合物405よりも少なくなる。但し、能動部品403a及び配線パターン402aを覆う第2の混合物406としては、溶融粘度の低い未硬化シートを用いてもよい。この未硬化シートを構成する無機フィラーの重量は、50重量%〜90重量%に限定されるものではなく、95重量%まで含んでいてもよい。
【0129】
各無機フィラーの平均粒子径は、0.1μm〜100μmの範囲にあるのが望ましい。各熱硬化性樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂であるのが望ましい。エポキシ樹脂は、耐熱性が高いため特に望ましい。尚、各混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。
【0130】
配線パターン402a、402b及び402cは、上記第1の実施の形態で説明した配線パターン102a及び102bと同様であるため、重複する説明は省略する。
【0131】
本実施の形態においては、配線パターン402aが第2の混合物406によって覆われた後、第1の混合物405に埋め込まれるので、ライン/スペース(L/S)が50μm/50μmあるいはそれ以上のファインラインを形成しても、配線パターン402aの埋設後も断線等は発生せず、配線パターン402aが損なわれることはない。
【0132】
回路部品403は、例えば、能動部品403aや受動部品403bを含む。能動部品403aと受動部品403bは、上記第1の実施の形態で説明した能動部品103a及び受動部品103bと同様であるため、重複する説明は省略する。
【0133】
配線パターン402aと能動部品403aとの接続部402cには、例えば、フリップチップボンディングが用いられる。
【0134】
インナービア404は、上記第1の実施の形態で説明したインナービア104と同様であるため、重複する説明は省略する。また、モジュール構造、用途によっては必ずしも必要でないことは言うまでもない。
【0135】
尚、図4(a)に示した回路部品内蔵モジュール400においては、配線パターン402a、402bが電気絶縁性基板401に埋設された場合を示しているが、配線パターン402a、402bは必ずしも電気絶縁性基板401に埋設されていなくてもよい。
【0136】
また、図4(b)に示すように、配線パターン402aのうち、取り出し配線を除く部分に、レジストまたは封止樹脂による保護膜407を形成するとさらに好ましい。この構成によれば、特に、能動部品403aと配線パターン402aとの接続部402cが保護膜407により拘束されることにより、接続信頼性が向上する。
【0137】
〈第5の実施の形態〉
本実施の形態においては、上記第4の実施の形態で示した回路部品内蔵モジュールの製造方法の一例について説明する。本実施の形態で用いられる材料及び回路部品は、上記第4の実施の形態で説明したものと同じである。
【0138】
図5(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。
【0139】
まず、図5(a)に示すように、離型フィルム505上に配線パターン503aを形成し、配線パターン503aに、能動部品、例えば、半導体チップ504を接続部503bを介して実装する。半導体チップ504を実装する方法は、上記第2の実施の形態で説明した方法と同じであるため(図2(a)、(b)参照)、重複する説明は省略する。
【0140】
次いで、図5(b)に示すように、接続部503cのみならず、能動部品と接続される配線パターン503aの全領域を第2の混合物510で構成される封止樹脂を注入して封止を行う。この封止樹脂の注入により、接続部503bに集中する応力を緩和し、後の工程で半導体チップ504を板状の第1の混合物500に埋設する際に、半導体チップ504と配線パターン503aとの間に隙間ができること、配線パターン503aが断線すること、配線パターン503aが歪むこと等を防止することができる。
【0141】
次いで、図5(c)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、板状の第1の混合物500を形成し、半導体チップ504を実装した配線パターン503a、離型フィルム505を、位置合わせして第1の混合物500に重ねる。
【0142】
次いで、図5(c)、(d)に示すように、半導体チップ504を実装した配線パターン503a、離型フィルム505を、位置合わせして第1の混合物500に重ねたものを、第1の混合物500と離型フィルム505の外側から加圧することにより、離型フィルム505に実装された半導体チップ504を第1の混合物500に埋設する。以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(c)、(d)参照)、重複する説明は省略する。尚、配線パターン503a、半導体チップ504は、第2の混合物510で封止されているために、完全に保護されている。
【0143】
次いで、図5(e)、(f)に示すように、半導体チップ504を第1の混合物500に埋設した状態で、貫通孔501に対応する主面に形成された配線パターン503aの位置をX線を用いる方法等により認識させ、第1の混合物500の所定の位置に貫通孔501を形成し、貫通孔501に導電性樹脂組成物502を充填する。以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(e)、(f)参照)、重複する説明は省略する。
【0144】
図5(a)〜(e)の工程と平行して、図5(g)に示すように、離型フィルム507上に配線パターン503cを形成し、受動部品、例えば、チップコンデンサ506を実装する。そして、図5(h)に示すように、チップコンデンサ506とそれに接続される配線パターン503cの部分を覆うように第2の混合物510が形成される。第2の混合物510を形成する方法は、図5(b)と同様である。
【0145】
次いで、図5(f)に示すように、配線パターン506と導電性樹脂組成物502とが所望の部分で接続されるように、第1の混合物500の半導体チップ504と反対側の面に、離型フィルム507を位置合わせして重ねる。
【0146】
次いで、図5(f)、(i)に示すように、第1の混合物500の半導体チップ504と反対側の面に、離型フィルム507を位置合わせして重ねたものを、離型フィルム507の外側から加圧すると同時に、加熱処理を施すことにより、第1の混合物500、第2の混合物510及び導電性樹脂組成物502中の熱硬化性樹脂を硬化させ、半導体チップ504及びチップコンデンサ506並びに配線パターン503a、503b及び503cが第1の混合物500に埋設された板状体を形成する。
【0147】
加熱は、第1の混合物500、第2の混合物510及び導電性樹脂組成物502中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260℃)で行う。各混合物層500、510は電気絶縁性基板509となり、導電性樹脂組成物502はインナービア511となる。インナービア511により、配線パターン503aと配線パターン503cとが電気的に接続される。
【0148】
次いで、図5(j)に示すように、離型フィルム505及び507を電気絶縁性基板509から剥離する。
【0149】
以上のようにして上記第4の実施の形態で説明した回路部品内蔵モジュールが得られる。上記した製造方法によれば、内蔵されたチップコンデンサ506と配線パターン503cとの接続信頼性も第2の混合物510によって確保される。
【0150】
〈第6の実施の形態〉
本実施の形態においては、上記第4の実施の形態で示した回路部品内蔵モジュールの製造方法の一例について説明する。本実施の形態で用いられる材料及び回路部品は、上記第4の実施の形態で説明したものと同じである。
【0151】
図6(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。
【0152】
まず、図6(a)に示すように、離型体605上に銅箔配線パターン603aを形成し、銅箔配線パターン603aに、回路部品、例えば、半導体チップ604を接続部603bを介して実装する。そして、銅箔配線パターン603aと半導体チップ604との間に第2の混合物610aを注入して封止を行う。このように封止用混合物を注入することにより、接続部603bに集中する応力を封止用の第2の混合物610a全体で緩和して、後の工程で半導体素子を板状体に埋設する際に、半導体素子と配線パターンとの間に隙間ができることを防止することができる。この封止用混合物としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【0153】
同時に、無機フィラーと熱硬化性樹脂とを含む混合物をシート状に加工することにより、第2の混合物610bを形成する。このシート状の第2の混合物610bは、ファインな配線パターン603aや半導体チップ604を覆うものであるため、溶融粘度の低いシートであるのが望ましい。
【0154】
次いで、図6(a)、(b)に示すように、離型体605上に実装された半導体チップ604に第2の混合物(混合物シート)610bを重ね、これを加熱加圧することにより、硬化した第2の混合物610bに覆われた配線パターン603a、半導体チップ604、接続部603bが得られる。
【0155】
半導体チップ604と接続された配線パターン領域が比較的広い場合には、上記第5の実施の形態で述べたように、その領域を封止樹脂で覆うことはやや困難となるが、本実施の形態の方法によれば、容易に全配線パターン領域を覆い、保護することができる。
【0156】
図6(a)、(b)の工程と平行して、図6(c)に示すように、無機フィラーと熱硬化性樹脂とを混合することにより、粘土状の第1の混合物600を形成する。
【0157】
次いで、図6(c)に示すように、型620に入れた第1の混合物(粘土状混練物)600に、第2の混合物610a、610bによって保護された半導体チップ604及び銅箔配線パターン603aを重ねて、第1の混合物(粘土状混練物)600を一定の厚みに成形する。
【0158】
次いで、図6(c)、(d)に示すように、第1の混合物600に、第2の混合物610a、610bによって保護された半導体チップ604及び銅箔配線パターン603aを重ねたものを、第1の混合物600と離型体605の外側から加圧することにより、半導体チップ604及び配線パターン603a、603bが第1の混合物600に埋設された板状体を形成する。この方法によれば、第1の混合物600を上記第5の実施の形態で示したような板状体500に一次成形する工程を省略することができるので、工程を簡略化することができる。
【0159】
尚、半導体チップ604を第1の混合物600に埋設した後の工程(図6(e)〜(j))は、上記第5の実施の形態と同様であるため、重複する説明は省略する。
【0160】
〈第7の実施の形態〉
本実施の形態においては、サーマルビアが配置された回路部品内蔵モジュールの一例であり、図7は本実施の形態の回路部品内蔵モジュールを示す断面図である。
【0161】
図7に示すように、本実施形態の回路部品内蔵モジュール700は、第1の混合物705と第2の混合物706とからなる電気絶縁性基板701と、電気絶縁性基板701の一主面及び他主面に形成された2層の配線パターン702a及び702b、702aa及び702bbと、配線パターン702a及び702bに接続され電気絶縁性基板701の内部(第2の混合物706の内部)に配置された回路部品、例えば、半導体素子709と、配線パターン702bと配線パターン702bbとを電気的に接続するインナービア704と、半導体素子709と放熱用配線パターン702(702aa及び702bb)とを物理的に接続するサーマルビア708とを含んでいる。
【0162】
上記第4の実施の形態との主な相違点は、半導体素子709が発生する熱を、高熱伝導体である第1の混合物705のみならず、サーマルビア708をも用いて逃がす構造である点である。以下、各構成について説明する。
【0163】
電気絶縁性基板701を構成する混合物705、706は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーとしては、例えば、Al2O3、MgO、BN、AlN又はSiO2などを用いることができる。第1の混合物705においては、無機フィラーが70重量%から95重量%の範囲で高密度に充填されているのが望ましい。一方、第2の混合物706においては、無機フィラーが50重量%から90重量%の範囲で充填され、未硬化の段階では封止樹脂として半導体素子709と配線パターン702aの接続部702cに注入が可能な低粘度であるのが望ましいが、半導体素子709及び配線パターン702aを覆う第2の混合物706としては、溶融粘度の低い未硬化シートを用いてもよい。この未硬化シートを構成する無機フィラーの重量は、50重量%〜90重量%に限定されるものではなく、95重量%まで含んでいてもよい。
【0164】
各無機フィラーの平均粒子径は、0.1μm〜100μmの範囲にあるのが望ましい。各熱硬化性樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂であるのが望ましい。エポキシ樹脂は、耐熱性が高いため特に望ましい。尚、各混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてよい。
【0165】
配線パターン702a、702b及び702cは、上記第1の実施の形態で説明した配線パターン102a及び102bと同様であるため、重複する説明は省略する。
【0166】
本実施の形態においては、上記第4の実施の形態と同様に、配線パターン702aが第2の混合物706によって保護された後、第1の混合物705に埋め込まれるので、L/Sが50μm/50μmあるいはそれ以上のファインラインを形成しても、配線パターン702aの埋設後も断線等は発生せず、配線パターン702aが損なわれることはない。
【0167】
配線パターン702aと半導体素子709との接続部702cには、例えば、フリップチップボンディングが用いられる。
【0168】
インナービア704は、上記第1の実施の形態で説明したインナービア104と同様であるため、重複する説明は省略する。
【0169】
サーマルビア708は、例えば、熱硬化性の導電性物質からなる。サーマルビア708としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子の材料としては、熱伝導度の高い、銀、銅などの金属を用いることができる。サーマルビアでは、インナービアと異なり、熱伝導性が優先されるので、ビア径がインナービアよりも大きく、かつ、金属粒子の割合はインナービアよりもさらに高くなるのが望ましいが、インナービアと同じであってもよい。
【0170】
尚、図7に示した回路部品内蔵モジュール700においては、配線パターン702a、702bが電気絶縁性基板701に埋設された場合を示しているが、配線パターン702a、702bは必ずしも電気絶縁性基板701に埋設されていなくてもよい。本実施の形態においては、半導体素子709で発生する熱をサーマルビア708によって逃がしているので、チップの熱上昇を抑えることができる。
【0171】
なお、本実施形態では、2層構造の配線パターンを有する構成を例示したが、配線パターンは2層に限定されず、単層構造であっても構わない。
【0172】
〈第8の実施の形態〉
本実施の形態においては、上記第7の実施の形態で示した回路部品内蔵モジュールの製造方法の一例について説明する。本実施の形態で用いられる材料及び回路部品は、上記第7の実施の形態で説明したものと同じである。
【0173】
図8(a)〜(l)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。
【0174】
まず、図8(a)に示すように、離型フィルム805a上に、例えば、銅箔からなる配線パターン801を形成する。
【0175】
次いで、図8(b)に示すように、配線パターン801の上に、例えば、電解メッキしたNi、Au層802を形成する。
【0176】
次いで、図8(c)に示すように、配線パターン802上に、能動部品、例えば、半導体チップ804を接続部803bを介して実装する。半導体チップ804を実装する方法は、図2(a)、(b)で説明した方法と同様であるため、重複する説明は省略する。
【0177】
次いで、図8(d)に示すように、接続部803bのみならず、半導体チップ804と接続される配線パターン801、802の全領域に第2の混合物810を注入して封止を行う。この封止樹脂の注入により、後の工程で能動部品を板状体800に埋設する際に、半導体チップ804と配線パターン801、802との間に隙間ができること、配線パターン801、802が断線すること、配線パターン801、802が歪むこと等を防止することができる。封止樹脂として用いられる第2の混合物810としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【0178】
次いで、図8(f)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、第1の混合物800を形成する。そして、第1の混合物800に、レーザー等によって厚み方向のサーマルビア用貫通孔807を穿設する。この場合、熱を十分に伝えるために、比較的大きな径、例えば、直径0.5mmのサーマルビア用貫通孔807が穿設される。
【0179】
次いで、図8(f)、(g)に示すように、離型フィルム805aに実装された半導体チップ804を第1の混合物800に埋設する。この工程は、図2(c)と同様であるため、重複する説明は省略するが、配線パターン801、802及び半導体チップ(能動部品)804は、第2の混合物810で封止されているので、完全に被覆、保護された状態にある。
【0180】
次いで、図8(h)、(j)に示すように、配線位置をX線を用いる方法等により認識させて所望の位置にインナービア貫通孔808を形成し、このインナービア貫通孔808に導電性樹脂組成物809を充填すると同時に、サーマルビア用貫通孔807に導電性樹脂組成物811を充填する。サーマルビア用導電性樹脂組成物811としては、熱伝導性を考慮して金属粒子の割合が少なくとも90重量%以上の高密度ビア組成を採用するのが望ましい。以上の工程は、図2(e)、(f)と同様であるため、重複する説明は省略する。
【0181】
図8(d)〜(f)の工程と平行して、図8(i)に示すように、離型フィルム805bの上に、2層構成の配線パターン816、817を形成する。
【0182】
次いで、図8(j)に示すように、2層構成の配線パターン816、817と導電性樹脂組成物809、811とが所望の部分で接続されるように、第1の混合物800に、2層構成の配線パターン816、817が形成された離型フィルム805bを位置合わせして重ねる。
【0183】
次いで、図8(j)、(k)に示すように、第1の混合物800に、2層構成の配線パターン816、817が形成された離型フィルム805bを位置合わせして重ねたものを、離型フィルム805bの外側から加圧すると同時に、加熱処理を施す。これにより、第1の混合物800、第2の混合物810及び導電性樹脂組成物809、811中の熱硬化性樹脂を硬化させ、半導体チップ804及び配線パターン816、817が第1の混合物800に埋設された板状体を形成する。
【0184】
加熱は、第1の混合物800、第2の混合物810及び導電性樹脂組成物809、811中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260℃)で行う。これにより、各混合物800、810は一体となって電気絶縁性基板815となり、導電性樹脂組成物809はインナービア813となり、導電性樹脂組成物811はサーマルビア814となる。
【0185】
次いで、図8(k)、(l)に示すように、離型フィルム805a及び805bを、電気絶縁性基板815から剥離する。
【0186】
以上のようにして作製された回路部品内蔵モジュールにおいては、インナービア813により、配線パターン801、802と配線パターン816、817とが電気的に接続される。また、銅箔配線パターン802とインナービア813との間に、電解メッキしたNi、Au層802が介在することにより、インナービア813と銅箔配線パターン802との接続信頼性がより向上する。また、サーマルビア814により、半導体チップ804で発生する熱を2層構成の配線パターン816、817を通じて逃がすことができるので、半導体チップ804の熱上昇が大幅に抑えられる。
【0187】
尚、本実施の形態においては、半導体チップ804を埋め込んだ後に導電性樹脂組成物809、811を充填しているが、半導体チップ804を埋め込む前に導電性樹脂組成物809、811を充填してもよい。
【0188】
また、配線パターンを2層構造とする例を示したが、配線パターンは単層であっても構わない。
【0189】
〈第9の実施の形態〉
本実施の形態においては、多層構造を有する回路部品内蔵モジュールの一例について説明する。
【0190】
図9(a)(b)は本実施の形態の回路部品内蔵モジュールを示す断面図である。
【0191】
図9(a)に示すように、本実施の形態の回路部品内蔵モジュール900は、積層された電気絶縁性基板901a、901b及び901c(いずれも2種類の混合物層905、906で構成されている)からなる電気絶縁性基板901と、電気絶縁性基板901の主面及び内部に形成された2層構成の配線パターン902a1及び902b1、902aa1及び902bb1、902a2及び902b2、902aa2及び902bb2、902a3及び902b3、902aa3及び902bb3と、配線パターン902a1及び902b1、902a2及び902b2、902a3及び902b3に接続部902c1、902c2、902c3を介して接続された回路部品908a、908b、908cと、配線パターン902aa1、902aa2、902aa3に接続された回路部品904a、904b、904cと、これらの配線パターンを電気的に接続するインナービア907a、907b、907cとを含んでいる。
【0192】
また、この図には図示されていないが、主面に形成された配線パターン902a1のうち、取り出し電極を除く部分は、レジスト等の保護膜で覆われていることが好ましい。この構成によれば、特に半導体チップ908a直上のバンプ接続を安定させることができる。
【0193】
電気絶縁性基板901a、901b、901cは、いずれも無機フィラーの量が異なる2種類の混合物(第1・第2の混合物)からなる。これら2種類の混合物は、いずれも無機フィラーと熱硬化性樹脂とを含む混合物である。具体的な成分構成は、上記各実施の形態と同様であるため、重複する説明は省略する。
【0194】
配線パターン902a1、902b1、902aa1、902bb1、902a2、902b2、902aa2、902bb2、902a3、902b3、902aa3、902bb3は、上記第7の実施の形態で説明した配線パターン702a、702b、702aa、702bbと同様であるため、重複する説明は省略する。
【0195】
回路部品908a、908b、908cは能動部品、回路部品904a、904b、904cは受動部品である。能動部品としては、例えば、トランジスタ、IC、LSI等の半導体素子が用いられる。半導体素子は、半導体ベアチップであってもよい。受動部品としては、チップ状の抵抗、チップ状のコンデンサ又はチップ状のインダクタ等が用いられる。尚、本実施の形態の回路部品内蔵モジュールにおいては、受動部品(回路部品904a、904b、904c)を含んでいなくてもよい。
【0196】
例えば、配線パターン902a1、902b1と能動部品である回路部品908aとの接続部902c1には、例えば、フリップチップボンディングが用いられる。
【0197】
インナービア907a、907b、907cは、例えば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子及び熱硬化性樹脂は、上記各実施の形態と同様であるため、重複する説明は省略する。
【0198】
尚、図9(a)に示した回路部品内蔵モジュール900においては、配線パターン902a1、902b1等が電気絶縁性基板901a等に埋設されている場合を示しているが、配線パターン902a1、902b1等は電気絶縁性基板901a等に埋設されていなくてもよい。
【0199】
また、図9(a)においては、3層構造の回路部品内蔵モジュール900を示しているが、設計に応じた多層構造とすることができる。
【0200】
図9(b)に、本実施形態の回路部品内蔵モジュールの他の構成例を示す。
【0201】
図9(b)に示す回路部品内蔵モジュールは、図9(a)に示した3層の多層配線基板の最下層909と同じ構成を持つ配線基板に、両面2層配線基板910を積層した構造である。両面2層配線基板910は、絶縁性基板911の両面に、配線パターン912a・912bが形成され、これらの配線パターンがインナービア913により相互接続された構成である。
【0202】
この構造によれば、再配線がより容易になることにより、LGA等の電極構成が形成しやすいという利点があるのみならず、回路部品908cと配線パターン902a3・b3との接続部902c3が基板で拘束されるため安定化し、信頼性の高い層間接続構造のモジュールを実現することができる。
【0203】
なお、本実施形態では配線パターンが2層構造である構成を例示したが、配線パターンは単層であっても構わない。
【0204】
〈第10の実施の形態〉
本実施の形態においては、図1、図4、図7、図9に示した回路部品内蔵モジュールの製造方法であって、特に離型キャリア上に回路部品を実装する方法について説明する。従って、本実施の形態で用いられる製造方法は上記第1〜第9の各実施の形態にも有効である。
【0205】
図10(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。
【0206】
まず、図10(a)に示すように、透過用孔1005bが穿設された離型フィルム(離型キャリア)1005aに銅箔配線パターン1011を形成し、回路部品、例えば、半導体チップ1004をフリップチップボンディングする。半導体チップ1004の直下の配線部分のない領域には、ある程度大きな孔を穿設しておくことにより、封止樹脂の封入をより容易にすることができる。離型フィルム1005aとしては、所定の粘着力を有する有機フィルム、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイト等を用いてもよい。また、銅箔等の金属箔を用いても良い。特に、本実施形態のように、配線パターンが第2の混合物で覆われていない場合は、離型キャリアとして樹脂フィルムを用いると、埋設時に伸びて配線が断絶する恐れがあるため、金属箔のキャリアを用いる方が好ましい。配線パターン1011は、例えば、離型フィルム1005aに銅箔を接着した後、フォトリソ工程及びエッチング工程を経て形成することができる。また、配線パターン1011としては、エッチング法や打ち抜き法によって形成されたリードフレームを用いてもよい。
【0207】
半導体チップ1004は、導電性接着剤1012を介して銅箔配線パターン1011と電気的に接続されている。導電性接着剤1012としては、例えば、金、銀、銅又は銀−パラジウム合金などを熱硬化性樹脂で混練したものを使用することができる。また、導電性接着剤1012の代わりに、金ワイヤボンディング法によって作製した金バンプ又は半田バンプを半導体チップ1004側に予め形成し、熱処理によって金又は半田を溶解して半導体チップ1004を実装することも可能である。さらに、半田バンプと導電性接着剤とを併用することも可能である。
【0208】
次いで、図10(b)に示すように、銅箔配線パターン1011と半導体チップ1004との間に第2の混合物1010を注入して封止を行う。通常、半導体チップ1004の側面から注入を行うが、本実施の形態においては、離型フィルム(離型キャリア)1005aの反対側からキャリア面に形成された透過用孔1005bを通じて、ポンプ1014に接続された注入器1013を用いて、注入を行っている。従って、離型フィルム(離型キャリア)1005aの粘着性のために困難であった第2の混合物(封止樹脂)1010の封入を容易に行うことができる。このように第2の混合物(封止樹脂)1010を注入することにより、後の工程で半導体チップ1004を板状体1000に埋設する際に、半導体チップ1004と銅箔配線パターン1011との間に隙間ができることを防止することができる。封止樹脂としての第2の混合物1010としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができるが、本実施の形態においては、注入を容易に行うことができるため、無機フィラーの量を多くして精度を高くしたものでも対応することができる。
【0209】
尚、半導体チップ1004を板状体1000に埋設する工程から後の工程(図10(c)〜(i))は、上記第2の実施の形態と同様であるため、重複する説明は省略する。
【0210】
〈第11の実施の形態〉
本実施形態にかかる回路部品内蔵モジュールは、前記の各実施形態で説明した回路部品内蔵モジュールに、多層配線基板を積層した構成である。特に、多層配線基板としてセラミック多層配線基板を用いた構成とすれば、セラミック多層配線基板が有する優れた高周波特性及び機能を併せ持つRFモジュールを実現できる。
【0211】
図12(a)〜(d)に、本実施形態の回路部品内蔵モジュールの構成を、その製造工程の順に示す。
【0212】
まず、図12(a)に示すように、一主面に配線パターン1208を有するセラミック多層配線基板1201と、板状に形成された第1の混合物1202と、離型キャリア1203とを圧着させることにより、図12(b)に示すような板状体を得る。
【0213】
また、図12(a)に示すように、板状の第1の混合物1202には、第2の実施形態において説明したように、あらかじめインナービア1212が形成されている。離型キャリア1203上には、配線パターン1204が形成され、半導体チップ1205が実装され、第2の混合物1210によりこれらが封止されている。
【0214】
また、離型キャリア1203には、第2の実施形態において図11(a)に示した構成と同様に、複数の孔が形成されていることが好ましい。これにより、半導体チップ1205が第1の混合物1202に埋設される際に、図11(d)に示したのと同様に、余剰の混合物が前記孔から排出され、インナービア1212の歪み量が大幅に低減される。
【0215】
次に、図12(c)に示すように、離型キャリア1203を剥離した後、図12(d)に示すように、半導体チップ1205に接続されている配線パターン1204のうち取り出し電極を除く部分(特に、半導体チップ1205と直接接続された配線パターン箇所)に、レジスト1206を形成する。これにより、配線が拘束され、接続信頼性の高い構造になる。
【0216】
なお、ここでは、工程を簡略化するために、回路部品を埋設する前にインナービアを形成しておく方法を例示したが、これに限らず、回路部品を埋設した後に、貫通孔を形成してインナービアを形成しても構わない。あるいは、回路部品とインナービアとの距離を十分確保できる場合は、離型キャリア1203として、孔の空いていない離型キャリアを用いても構わない。
【0217】
また、用途によっては、セラミック多層配線基板の代わりに、FR−4等の樹脂多層配線基板を用いても構わない。
【0218】
〈第12の実施の形態〉
本実施形態の回路部品内蔵モジュールは、第11の実施形態と同様に、第1〜第10の各実施形態で説明した回路部品内蔵モジュールに、多層配線基板を積層した構成である。
【0219】
ただし、本実施形態の回路部品内蔵モジュールの構成は、回路部品に接続された配線パターンが多層配線基板によって封止されている点において、回路部品に接続された配線パターンが多層配線基板との界面となる主面と反対側の面に形成された、前記第11の実施形態にかかる回路部品内蔵モジュールと異なる。
【0220】
ここで、本実施形態の回路部品内蔵モジュールの構成およびその製造工程を、図13(a)〜(e)を参照しながら説明する。
【0221】
まず、図13(a)に示すように、多層配線基板としてセラミック多層配線基板1304を用意し、このセラミック多層配線基板1304上に、回路部品としての半導体ベアチップ1301を実装する。
【0222】
この場合、セラミック多層配線基板1304の一主面に形成されている配線パターン1303上に接続バンプ1302を形成し、この接続バンプ1302上に半導体ベアチップ1301を接続する。
【0223】
次に、図13(b)に示すように、少なくとも配線パターン1303と半導体ベアチップ1301との接続部分を、第2の混合物1310で封止する。このとき、前記接続部分だけでなく、配線パターン1303の一部ないし全体も、第2の混合物1310で封止することが好ましい。例えば、図13(b)に具体的に図示した構成では、配線パターン1303のうち、接続バンプ1302が形成された部分のみが、第2の混合物1310で封止されている。しかし、これに限らず、配線パターン1303の全体を、第2の混合物1310で封止してもよい。
【0224】
そして、同じく図13(b)に示すように、半導体ベアチップ1301が実装されたセラミック多層配線基板1304と、板状に形成した未硬化の第1の混合物1311とを位置合わせして重ね、加圧することにより、半導体ベアチップ1301を第1の混合物1311に埋設する。
【0225】
次に、図13(c)に示すように、第1の混合物1311に配線パターン1303へ至る貫通孔を形成し導電性物質を注入することにより、インナービア1312を形成する。
【0226】
次に、図13(d)に示すように、樹脂フィルム等の離型キャリア1311上に配線パターン1308を形成し、この離型キャリア1311を第1の混合物1311へ重ねて加熱加圧し、配線パターン1308を第1の混合物1311へ埋設する。そして、離型キャリア1311を剥離することにより、図13(e)に示すように、回路部品内蔵モジュールが完成する。
【0227】
この回路部品内蔵モジュールは、セラミック多層配線基板1304を採用したことにより、セラミックが有する優れた高周波特性及び機能を併せ持つRFモジュールとして機能する。
【0228】
また、図14に示すように、図13(e)に示したように完成した回路部品内蔵モジュールにおいて、セラミック多層配線基板1304の表層の配線パターン(図示せず)に、インダクタ、抵抗、またはコンデンサ等の受動部品1401等を接続し、これらを樹脂層1402内に封止した構成とすることもできる。なお、樹脂層1402の表面を平坦にすることにより、マウント性に優れた回路部品内蔵モジュールを実現できる。なお、樹脂1402の代わりにレジストを用いることも可能である。
【0229】
本実施形態の回路部品内蔵モジュールは、半導体ベアチップ1301と接続された配線パターン1303および接続バンプ1302が、セラミック多層配線基板1304と、第1の混合物1311または第2の混合物1310との間に拘束された構造であるので、接続が安定し、熱サイクル等の信頼性試験に対しても高い性能を示す。
【0230】
なお、本実施形態では、多層配線基板としてセラミック多層配線基板を例示したが、用途によっては、セラミック多層配線基板の代わりに、FR−4等の樹脂基板を用いても構わない。また、回路部品として半導体ベアチップを例示したが、その他の能動部品または受動部品を用いても構わない。
【0231】
さらに、本実施形態では、第1の混合物1311に半導体ベアチップ1301を埋設した後に、インナービア1312を形成する方法を例示したが、インナービアの形成方法はこれに限定されない。すなわち、回路部品とインナービアとの距離が十分に確保されている設計であれば、回路部品を埋設する前に、未硬化の第1の混合物で形成された板状体に、あらかじめインナービアを形成しておいても構わない。あるいは、第2の実施形態において図11(a)等に例示したような孔あきの離型キャリアを用いれば、配線パターンを埋め込むときに余剰な第1の混合物がこの孔から排出され、インナービアや配線パターンの歪み量を低減することができる。
【0232】
〈第13の実施の形態〉
本発明にかかる無線装置の実施の一形態について説明する。
【0233】
図15に示すように、本実施形態の無線装置1500は、高周波アナログ回路1501と、ベースバンド回路1502と、アンテナ1503とを有する。
【0234】
高周波アナログ回路1501は、アンテナスイッチ1501a、RFフィルタ1501b、LNA(low noise amplifier)1501c、ミキサ1501d、IFアンプ・A/D変換器1501e、VCO(voltage controlled oscillator)1501f、PLL(phase-looked loop)1501g、IFアンプ・D/A変換器1501i、およびパワーアンプ1501hからなる。ベースバンド回路1502は、ベースバンド変調や誤り訂正等のディジタル信号処理を行う。
【0235】
本無線装置において、高周波アナログ回路1501の各回路部品を、第1ないし第12の実施の形態で説明した回路部品内蔵モジュールにより構成することができる。特に、第11または第12の実施の形態で説明した、セラミック多層配線基板を有するRFモジュールを用いれば、セラミックの優れた高周波特性により、高性能な無線装置を実現できる。
【0236】
なお、例えばVCO1501fとPLL1501gとの組み合わせのような複数の回路部品を、一つのモジュールに内蔵することもできる。集積度を上げることにより、最大限、高周波アナログ回路1501全体を、一つの回路部品内蔵モジュールとして構成することも可能である。
【0237】
以下、具体的実施例を挙げて本発明をさらに詳細に説明する。
【0238】
(実施例1)
本実施例においては、本発明の回路部品内蔵モジュールを作製する際の、無機フィラーと熱硬化性樹脂とを含む2種類の混合物からなる電気絶縁性基板の作製方法の一例について説明する。
【0239】
本実施例においては、主として下記(表1)に示す配合組成により、電気絶縁性基板を構成する第1の混合物を作製した。尚、下記(表1)中、試料番号1は比較例を示している。
【0240】
【表1】
Figure 0003598060
【0241】
本実施例においては、液状エポキシ樹脂として、日本ペルノックス(株)製のエポキシ樹脂(WE−2025)を用いた。また、フェノール樹脂として、大日本インキ(株)製のフェノライト(VH4150)を用いた。また、シアネート樹脂として、旭チバ(株)製のシアネート樹脂(AroCy、M−30)を用いた。また、添加物としてカーボンブラック又は分散剤を加えた。
【0242】
電気絶縁性基板を構成する第1の混合物を作製するに際して、まず、上記(表1)の組成で混合されたペースト状の混合物を、所定量だけ離型フィルム上に滴下する。このペースト状の混合物は、無機フィラーと液状の熱硬化性樹脂とを攪拌混合機によって10分程度混合して作製した。使用した攪拌混合機は、所定の容量の容器に無機フィラーと液状の熱硬化性樹脂とを投入し、容器自身を回転させながら公転させるものであり、混合物の粘度が比較的高くても十分な分散状体が得られる。離型フィルムとしては、厚み75μmのポリエチレンテレフタレートフィルムの表面にシリコンによる離型処理を施したものを用いた。
【0243】
次いで、離型フィルム上のペースト状の混合物にさらに離型フィルムを重ね、加圧プレスによって厚さ200μmとなるようにプレスして、板状の混合物を得た。尚、より粘度を低下させたスラリー状の混合物を離型フィルムの上に載せ、ドクターブレード法によってシート成形しても良好な板状の混合物が得られた。
【0244】
次いで、電気絶縁性基板の各種特性を評価するために、その主たる第1の混合物の板状体の硬化物を作製した。
【0245】
硬化物は、50kg/cm2の圧力で加圧しながら170℃の温度で加熱し、その後、耐熱性離型フィルムを剥離することによって得られる。
【0246】
この第1の混合物の板状体の硬化物からなる電気絶縁性基板を所定の寸法に加工して、熱伝導度、線熱膨張係数などを測定した。熱伝導度は、10mm角に切断した試料の表面を加熱ヒーターに接触させて加熱し、接触加熱部分の温度と反対面の温度を測定し、熱の伝わり方から計算によって求めた。線膨張係数は、室温から140℃まで温度上昇させた場合の試料の寸法変化を測定し、その寸法変化の平均値から求めた。絶縁耐圧は、第1の混合物の板状体の硬化物からなる電気絶縁性基板の厚み方向にAC電圧を印加した場合の絶縁耐圧を求め、それを単位厚み当たりのものに換算して求めた。
【0247】
上記(表1)に示すように、上記の方法で作製された第1の混合物からなる電気絶縁性基板は、無機フィラーとしてAl2O3を用いた場合には、従来のガラスエポキシ基板(熱伝導度0.2W/m・K〜0.3W/m・K)に比べて熱伝導度が約10倍以上となった。また、Al2O3の量を85重量%以上とすることにより、熱伝導度を2.8W/m・K以上とすることができた。Al2O3はコストが安いという利点もある。
【0248】
また、無機フィラーとして非晶質SiO2を用いた場合には、線膨張係数がシリコン半導体(線膨張係数3×10-6/℃)により近くなった。従って、無機フィラーとして非晶質SiO2を用いた電気絶縁性基板は、半導体を直接実装するフリップチップ用の基板として望ましい。
【0249】
また、無機フィラーとしてSiO2を用いた場合には、比誘電率が3.4〜3.8と低い電気絶縁性基板が得られた。SiO2は比重が小さいという利点もある。無機フィラーとしてSiO2を用いた回路部品内蔵モジュールは、携帯電話などの高周波用モジュールとして望ましい。
【0250】
また、無機フィラーとしてBNを用いた場合には、熱伝導が高く線膨張係数が小さい電気絶縁性基板が得られた。
【0251】
上記(表1)の比較例(試料番号1)に示すように、無機フィラーとして60重量%のAl2O3を用いた場合を除いて、電気絶縁性基板の絶縁耐圧は10kV/mm以上であった。電気絶縁性基板の絶縁耐圧は、電気絶縁性基板の主成分である第1の混合物の材料である無機フィラーと熱硬化性樹脂との接着性の指標となる。すなわち、無機フィラーと熱硬化性樹脂との接着性が悪い場合には、その間に微小な隙間が生じて絶縁耐圧が低下する。このような微小な隙間は回路部品内蔵モジュールの信頼性の低下を招く。一般に、絶縁耐圧が10kV/mm以上であれば、無機フィラーと熱硬化性樹脂との接着性が良好であると判断することができる。従って、無機フィラーの量は70重量%以上であるのが望ましい。
【0252】
尚、熱硬化性樹脂の含有量が低い場合には、電気絶縁性基板の強度が低下するため、熱硬化性樹脂は4.8重量%以上であるのが望ましい。
【0253】
(実施例2)
本実施例においては、上記第5の実施の形態で説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。
【0254】
本実施例で使用した第1の混合物の組成は、Al2O3(昭和電工(株)製AS−40、平均粒子径12μm)が90重量%、液状エポキシ樹脂(日本レック(株)製、EF−450)が9.5重量%、カーボンブラック(東洋カーボン(株)製)が0.2重量%、カップリング剤(味の素(株)製、チタネート系、46B)が0.3重量%である。
【0255】
上記材料を上記実施例1と同様の条件で処理することにより、未硬化状態の板状体(厚み400μm)を作製した。
【0256】
一方、主面用及びその反対面用として、離型キャリア用銅箔の上に厚さ8μmの銅箔配線パターンを形成する。この場合、L/S(ライン/スペース)が75μm/75μmのファインパターンを採用し、厚さ8μmの銅箔上に配線パターンを露光、現像、エッチングして形成した。配線パターンに用いる銅箔の厚みは、3μmから20μmの範囲で用途に応じて使い分けられる。
【0257】
主面用の銅箔配線パターンは、その片面が粗化されており、粗化した面に導電性接着剤を塗布して、半導体素子をフリップチップボンディングし(図2(a)参照)、銅箔の粗化面が板状体側となるように板状体に重ねた。反対面側の離型キャリアには、チップコンデンサを実装した。
【0258】
半導体素子をフリップチップボンディングし、銅箔の粗化面が板状体側となるように板状体に重ねる前に、第2の混合物からなる封止樹脂を、半導体素子と配線パターンを接続する全ての配線パターン及び半導体素子と配線パターンとの隙間を埋めるように注入した。封止樹脂として用いる第2の混合物としては、無機フィラーの材料の選定によって熱膨張係数が調整されたものを用いた。本実施例においては、熱膨張係数の小さい溶融SiO2が80%、熱膨張係数の比較的大きい結晶SiO2粉末が20%の割合で構成されたSiO2:70重量%と、熱硬化性樹脂:30重量%とを混合した封止樹脂を用いた。
【0259】
具体的な封止方法は、以下のとおりである。すなわち、70℃に加熱したホットプレートを傾け、そのホットプレート上に、前記半導体素子を実装した銅箔配線パターンを有する離型キャリアを設置した後、半導体素子と配線パターンとの間に注射器によって徐々に封止樹脂を注入した。数十秒程度で半導体素子と配線パターンとの間に封止樹脂を注入することができた。また、配線パターン上も簡単に覆うことできた。熱硬化性樹脂(封止樹脂)としては、一液性のエポキシ樹脂を用いた。チップコンデンサの周りも同様に上記封止樹脂で覆った。そして、150℃の温度で2時間にわたって加熱して、封止樹脂を硬化させた。
【0260】
この封止樹脂の線膨張係数は、半導体素子と第1の混合物との中間程度の110ppm/℃であったため、熱衝撃の緩和層として有効に機能した。
【0261】
半導体素子をフリップチップボンディングし、銅箔の粗化面が板状体側となるように板状体に重ねた後、熱プレス機によってプレス温度70℃、圧力10kg/cm2で15分間加熱加圧処理を施した。硬化温度よりも低い温度での加熱により、板状体中の熱硬化性樹脂が軟化するため、半導体素子が板状体に容易に埋設した。尚、埋設時に板状体を構成する第1の混合物が大幅に流動したが、配線パターンの歪みや断線は生じなかった。
【0262】
一方、比較例として、ポリプロピレンからなる粘着性離型キャリア上に配線パターンを形成して半導体チップを実装し、第2の混合物で構成された封止樹脂によって半導体チップと配線パターンとの接続部のみを封止したものを、同様に熱プレス機によって板状体に埋設したところ、配線パターンの一部断線や歪みが発生した。
【0263】
以上の結果から、金属箔からなる離型キャリアは、ポリプロピレンのような有機フィルムと異なり、基板シートの伸びに伴う変形を抑制できること、さらに配線パターンを第2の混合物からなる封止樹脂によって被覆することにより、埋設時に配線パターンを保護できることが分かる。
【0264】
次いで、インナービアホールの位置に対応する配線パターンの位置をX線を用いる方法等により認識させた後、その位置に炭酸ガスレーザーを用いてインナービアホール接続するための貫通孔(直径0.15mm)を形成した(図5(e)参照)。
【0265】
比較例として、予め板状体にインナービアホール用貫通孔を形成した後、半導体チップを埋設した半導体内包モジュールを作製したところ、前記貫通孔が板状体を構成する第1の混合物の流動に伴って圧迫を受けて、インナービアホールの形状が歪んだり、その形成位置が当初の設計位置からずれたりした。その結果、インナービアと配線パターンとの接続に不具合が生じた。
【0266】
以上の結果から、半導体チップ等の回路部品を埋設した後に、配線パターンの認識を利用してレーザー加工を行う方法を採用すれば、精度の高い多層回路基板モジュールを作製できることが分かる。
【0267】
前記貫通孔に、導電性樹脂組成物をスクリーン印刷法によって充填した(図5(f)参照)。この導電性樹脂組成物は、球状の銅粒子85重量%と、ビスフェノールA型エポキシ樹脂(油化シェルエポキシ製、エピコート828)3重量%と、グルシジルエステル系エポキシ樹脂(東都化成製、YD−171)9重量%と、アミンアダクト硬化剤(味の素製、MY−24)3重量%とを混練して作製した。
【0268】
次いで、予め銅箔離型キャリア上に形成したチップコンデンサに、熱プレス機によってプレス温度170℃、圧力10kg/cm2、プレス時間30分で加熱加圧処理を施した。チップコンデンサは半導体チップと比較して遙かに体積が小さいため、さらに容易に埋設することができ、かつ、既に形成してあるインナービアホールも殆ど形状が歪まなかった。今回の加熱により、板状体中のエポキシ樹脂及び導電性樹脂組成物中のエポキシ樹脂が硬化し、半導体素子及びチップコンデンサと銅箔配線パターンとが機械的に強固に接続された。また、この加熱により、導電性樹脂組成物と銅箔配線パターンとが電気的(インナービア接続)、機械的に接続された。
【0269】
次いで、板状体から離型キャリア用銅箔を剥離した(図5(j)参照)。離型キャリア用銅箔は、上記加熱温度以上の耐熱性がある。また、銅箔配線パターンの粗化された面は板状体及びインナービアと接着し、光沢面は離型キャリア用銅箔と接着している。従って、板状体及びインナービアと銅箔配線パターンとの接着強度は、離型キャリア用銅箔と銅箔配線パターンとの接着強度よりも大きい。このため、離型キャリア用銅箔のみを剥離することができる。最後に、評価用取りだし電極を除く配線部分領域を、レジストで覆い、配線パターンを十分に拘束できる形態にした。
【0270】
以上の工程により、回路部品内蔵モジュールが作製された。
【0271】
まず、離型キャリア上に実装された状態の半導体素子のバンプの接続抵抗、及びチップコンデンサの容量を測定し、基板(板状体)に埋め込んだ後のそれぞれの測定値と比較した。その結果、バンプと接続された配線パターン端子で測定した接続抵抗は、埋め込む前の測定値:40mΩとほぼ同じで変化していないことが確認できた。同様に、チップコンデンサの容量特性も損なわれず変化していないことが確認できた。
【0272】
次いで、作製された回路部品内蔵モジュールの信頼性を評価するために、半田リフロー試験及び温度サイクル試験を行った。半田リフロー試験は、ベルト式リフロー試験機を使い、最高温度260℃で10秒のサイクルを10回繰り返すことによって行った。温度サイクル試験は、125℃の温度で30分間保持した後に、−60℃の温度で30分間保持する工程を200サイクル繰り返すことによって行った。
【0273】
半田リフロー試験及び温度サイクル試験のいずれにおいても、本実施例の回路部品内蔵モジュールにはクラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。この結果から、半導体素子、チップコンデンサ及び電気絶縁性基板は強固に接着していることが分かる。また、導電性樹脂組成物によるインナービア接続の抵抗値も、試験開始前後で殆ど変化がなかった。
【0274】
なお、本実施例では、レジストを用いて主面に形成された配線パターンを拘束しているが、封止樹脂(アンダーフィル、エポキシ樹脂にシリカを分散させたもの)で覆う構造にしても、十分な信頼性を有している事が認められた。
【0275】
一方、レジスト、あるいは封止樹脂で配線パターンを覆わない構造の回路部品内蔵モジュールの場合は、温度サイクル試験中に、バンプ接続抵抗が10倍以上になる箇所が数カ所発生し、拘束層の有効性が認められた。
【0276】
(実施例3)
本実施例においては、上記第6の実施の形態で説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。
【0277】
本実施例においては、回路部品として半導体素子とチップ部品とを用いた。
【0278】
本実施例で使用した第1の混合物の組成は、Al2O3(昭和電工(株)製AS−40、平均粒子径12μm)が90重量%、液状エポキシ樹脂(日本レック(株)製、EF−450)が9.5重量%、カーボンブラック(東洋カーボン(株)製)が0.2重量%、カップリング剤(味の素(株)製、チタネート系、46B)が0.3重量%である。
【0279】
まず、上記組成で混合された粘土状の第1の混合物を、所定重量だけ離型フィルム上に滴下する。この場合、板状体への加工は行わない。
【0280】
一方、主面用及びその反対面用として、例えば、有機層からなる剥離層付き離型キャリア用銅箔の上に厚さ18μmの銅箔配線パターンを形成する。この場合、L/Sが75μm/75μmのファインパターンを採用し、厚さ18μmの銅箔上に配線パターンを露光、現像、エッチングして形成した。
【0281】
主面用の銅箔配線パターンは、その片面が粗化されており、粗化した面に導電性接着剤を塗布して、半導体素子をフリップチップボンディングし(図6(a)参照)、銅箔配線パターンの粗化面が板状体側となるように板状体に重ねた。反対面側の離型キャリアには、チップコンデンサを実装した。
【0282】
半導体素子をフリップチップボンディングし、銅箔配線パターンの粗化面が板状体側となるように板状体に重ねる前に、第2の混合物からなる封止樹脂を、半導体素子と配線パターンを接続する接続部にその隙間を埋めるように注入した。封止樹脂として用いる第2の混合物としては、無機フィラーの材料の選定によって熱膨張係数が調整されたものを用いた。本実施例においては、熱膨張係数の小さい溶融SiO2が80%、熱膨張の比較的大きい結晶SiO2粉末が20%の割合で構成されたSiO2:70重量%と、熱硬化性樹脂:30重量%とを混合した封止樹脂を用いた。この場合、熱硬化性樹脂としては、一液性のエポキシ樹脂を用いた。
【0283】
具体的な封止方法は、以下のとおりである。すなわち、70℃に加熱したホットプレートを傾け、そのホットプレート上に、前記半導体素子を実装した銅箔配線パターンを有する剥離層付き離型フィルムを設置した後、半導体素子と配線パターンとの間に注射器によって徐々に封止樹脂を注入した。数十秒程度で半導体素子と配線パターンとの間に封止樹脂を注入することができた。
【0284】
一方、第2の混合物からなる未硬化で低粘度のシートを、ドクターブレード法によって離型フィルム上に作製した。本シートで用いた第2の混合物としては、封止樹脂と同様に、熱膨張係数の小さい溶融SiO2が80%、熱膨張の比較的大きい結晶SiO2粉末が20%の割合で構成されたSiO2:80重量%と、熱硬化性樹脂:20重量%とを混合したスラリーを用いた。本シートの厚みは100μm程度に設定した。
【0285】
このシートを用いて上記配線パターンの全体を離型キャリアごと覆い、軽く押し付けた後、その離型キャリアを剥離して、先に注入した封止樹脂と共に150℃の温度で1時間にわたって加熱して硬化させた。尚、離型キャリアは、硬化させた後に剥離しても、問題はなかった。
【0286】
また、チップコンデンサ周りも同様に上記封止樹脂によって覆った。そして、150℃の温度で、2時間にわたって加熱して硬化させた。
【0287】
この封止樹脂、封止シートに用いられた第2の混合物の線膨張係数は、半導体素子と第1の混合物の中間程度の110ppm/℃であったため、熱衝撃の緩和層として有効に機能した。
【0288】
次いで、剥離層付き離型キャリア用銅箔上に実装した半導体チップに、熱プレス機によってプレス温度70℃、圧力10kg/cm2で予め作製していた粘土状の第1の混合物に15分間押し付けた(図6(c)参照)。
【0289】
硬化温度より低い温度での加熱により、粘土状の第1の混合物の中に半導体素子が容易に埋設された。また、埋設時に、粘土状の第1の混合物が大幅に流動したが、配線パターンの歪みや断線は全く生じなかった(図6(d)参照)。
【0290】
以上の結果から、シート状の第2の混合物、及び粘土状の第1の混合物をそれぞれ用いることにより、容易に広い領域の配線パターンを保護することができると共に、第1の混合物の一次成形工程を省略することができ、作製工程を簡略化できることが分かる。
【0291】
次いで、インナービアホールの位置に対応する配線パターンの位置をX線を用いる方法等により認識させた後、その位置に炭酸ガスレーザーを用いてインナービアホール接続するための貫通孔(直径0.15mm)を形成した(図6(e)参照)。
【0292】
この貫通孔に、導電性樹脂組成物をスクリーン印刷法によって充填した(図6(f)参照)。この導電性樹脂組成物は、球状の銅粒子85重量%と、ビスフェノールA型エポキシ樹脂(油化シェルエポキシ製、エピコート828)3重量%と、グルシジルエステル系エポキシ樹脂(東都化成製、YD−171)9重量%と、アミンアダクト硬化剤(味の素製、MY−24)3重量%とを混練して作製した。
【0293】
次いで、予めチップコンデンサをマウントした銅箔離型キャリアを第1の混合物に重ね、熱プレス機によってプレス温度170℃、圧力10kg/cm2、プレス時間30分で加熱加圧処理を施した。チップコンデンサは半導体チップと比較して遙かに体積が小さいため、さらに容易に第1の混合物に埋設することができ、かつ、既に形成してあるインナービアホールも殆ど形状が歪まなかった。今回の加熱により、板状体中のエポキシ樹脂及び導電性樹脂組成物中のエポキシ樹脂が硬化し、半導体素子及びチップコンデンサと銅箔配線パターンとが機械的に強固に接続された。また、この加熱により、導電性樹脂組成物と銅箔配線パターンとが電気的(インナービア接続)、機械的に接続された。
【0294】
次いで、板状体から剥離層付き離型キャリア銅箔を剥離した(図6(j)参照)。離型キャリア銅箔は、上記加熱温度以上の耐熱性がある。また、銅箔配線パターンの粗化された面は板状体及びインナービアと接着し、光沢面は離型キャリア銅箔と接着している。従って、板状体及びインナービアと銅箔配線パターンとの接着強度は、離型キャリア銅箔と銅箔配線パターンとの接着強度より大きい。このため、離型キャリア銅箔のみを剥離することができる。
【0295】
さらに、評価用取りだし電極を除く配線部分領域を、レジストで覆い、配線パターンを十分に拘束できる形態にした。
【0296】
以上の工程により、回路部品内蔵モジュールが作製された。
【0297】
まず、離型キャリア上に実装された状態の半導体素子のバンプの接続抵抗、及びチップコンデンサの容量を測定し、基板(板状体)に埋め込んだ後のそれぞれの測定値と比較した。その結果、バンプと接続された配線パターン端子で測定した接続抵抗は、埋め込む前の測定値:40mΩとほぼ同じで変化していないことが上記実施例2と同様に確認できた。同様に、チップコンデンサの容量特性も損なわれず変化していないことが確認できた。
【0298】
次いで、作製された回路部品内蔵モジュールの信頼性を評価するために、半田リフロー試験及び温度サイクル試験を行った。半田リフロー試験は、ベルト式リフロー試験機を使い、最高温度260℃で10秒のサイクルを10回繰り返すことによって行った。温度サイクル試験は、125℃の温度で30分間保持した後に、−60℃の温度で30分間保持する工程を200サイクル繰り返すことによって行った。
【0299】
半田リフロー試験及び温度サイクル試験のいずれにおいても、本実施例の回路部品内蔵モジュールにはクラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。この結果から、半導体素子、チップコンデンサ及び電気絶縁性基板は強固に接着していることが分かる。また、導電性樹脂組成物によるインナービア接続の抵抗値も、試験開始前後で殆ど変化がなかった。
【0300】
本実施例においても、半導体素子のバンプ直上の配線パターンをレジスト、封止樹脂等で拘束しない場合は、温度サイクル試験途中で、数カ所でバンプ接続抵抗の急増が認められ、拘束層の有効性が確認できた。
【0301】
なお、本実施例では、配線パターン上にレジストを形成しているが、新たに、熱硬化性樹脂を含む多層配線層を積層しても、配線接続(層間接続を含む)において高い信頼性が認められた。
【0302】
さらに、この構成によれば、再配線がさらに可能になるため、設計自由度が広がった。
【0303】
(実施例4)
本実施例においては、上記第10の実施の形態で説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。
【0304】
本実施例においては、回路部品として半導体素子とチップコンデンサとを用いた。
【0305】
まず、半導体素子がフリップチップボンディングされた配線パターンを備える有機系離型フィルム(ポリフェニレンサルファイト)を用意する。ここで用いる有機系離型フィルムには、半導体素子との接続部領域に第2の混合物からなる封止樹脂を注入できる孔が穿設されている(図10(a)参照)。第2の混合物の構成は、上記実施例2、3と同様であり、SiO2をフィラーとするエポキシ系熱硬化性樹脂の混合物である。
【0306】
上記封止樹脂は、半導体素子が実装されたフィルム面の反対側から注入され、短時間で半導体素子と配線パターンとの隙間を充填し、封入を完了させることができた。尚、本方法によれば、フィラーの量を90重量%まで増加させて粘度を高くしても、上記隙間を充填することができた。このことから、より半導体素子の線熱膨張係数に近い第2の混合物の封入が可能となる。
【0307】
次いで、SiO2フィラーが70重量%、エポキシ系熱硬化性樹脂が30重量%の割合で混合されたスラリーを作製し、第2の混合物からなる未硬化で低粘度のシートをドクターブレード法によって離型フィルム上に作製した。シートの厚みは100μm程度に設定した。
【0308】
このシートを用いて、上記実施例3と同様に、上記配線パターンの全体を離型フィルムごと覆い、軽く押し付けた後に、その離型フィルムを剥離して、先に注入した封止樹脂と共に150℃の温度で1時間にわたって加熱して硬化させた。尚、離型フィルムは、硬化させた後に剥離しても、問題はなかった。
【0309】
次いで、これに、熱プレス機によってプレス温度120℃、圧力10kg/cm2、プレス時間30分で加熱加圧処理を施した。硬化温度よりも低い温度での加熱により、板状体中の熱硬化性樹脂が軟化するため、半導体素子等の回路部品が板状体に容易に埋設した(図10(d)参照)。
【0310】
この板状体を数個作製し、複数個の板状体と銅箔配線パターンとを位置合わせして重ねた。
【0311】
次いで、これに、熱プレス機によってプレス温度175℃、圧力50kg/cm2、プレス時間60分で加熱加圧処理を施した。この加熱加圧処理により、回路部品が埋設された複数の板状体と銅箔配線パターンとが一体となり、1つの板状体が形成された。また、この加熱加圧処理により、板状体及び導電性樹脂組成物中のエポキシ樹脂が硬化し、回路部品及び銅箔配線パターンと板状体とが機械的に強固に接続された。また、この加熱加圧処理により、銅箔配線パターンと導電性樹脂組成物とが電気的(インナービア接続)、機械的に接続された、多層構造を有する回路部品内蔵モジュールが作製された(図9(a)参照)。尚、主面、表層に形成された配線パターンに関しては、評価用取りだし電極を除きレジストを形成し、十分に拘束された状態を実現している。
【0312】
本実施例によって作製された回路部品内蔵モジュールの信頼性を評価するために、上記実施例2と同様の条件で、半田リフロー試験及び温度サイクル試験を行った。半田リフロー試験及び温度サイクル試験のいずれにおいても、本実施例の回路部品内蔵モジュールにはクラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。この結果から、半導体素子と電気絶縁性基板とは、強固に接着していることが分かる。また、導電性樹脂組成物によるインナービア接続の抵抗値も、試験の前後で殆ど変化がなかった。
【0313】
また、内層に形成される配線パターンは、基板自体によって十分に拘束されているため、レジスト、封止樹脂等の処理を施さなくても十分な接続信頼性(温度サイクル試験等)が認められた。
【0314】
本実施例より、半導体素子等を内蔵した多層板モジュールを作製しても、機能的に問題はなく、3次元高密度実装が可能であることが実証された。
【0315】
(実施例5)
本実施例においては、上記第2の実施の形態において図11(a)〜(f)を参照しながら説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。
【0316】
本実施例においては、回路部品として半導体素子とチップ部品とを用い、Niメッキ層からなる剥離層付き離型キャリア用銅箔の上に厚さ18μmの銅箔配線パターンを形成する。この場合、L/Sが75μm/75μmのファインパターンを採用し、厚さ18μmの銅箔上に配線パターンを露光、現像、エッチングして形成した。さらに、離型用キャリア用銅箔には、配線層を除く領域に多数の孔を形成し、溶融粘度が低下した未硬化の板状体が溶出するようにした。
【0317】
その他の構成要素については、実施例3と同様であるため、詳しい説明を割愛する。
【0318】
本実施例では、予め、インナービアを形成した未硬化の板状体(0.8mm厚)に対し、10mm角、0.4mm厚の半導体ベアチップを埋設したが、埋設時に図11(d)に示すように、効果的に未硬化樹脂を抽出することができた。この結果、チップ近傍に2mm間隔で形成されたインナービアをほとんど歪ませずに半導体ベアチップを埋設することができた。なお、比較として、孔を形成していない離型キャリア(銅箔)を採用して半導体チップを埋設したところ、チップから5mm以内の領域のインナービアが大きく歪み、所定の位置から大きくずれることが認められた。
【0319】
【発明の効果】
以上説明したように、本発明によれば、高密度で回路部品を実装することが可能であると共に、高放熱性を有し、信頼性の高い回路部品内蔵モジュールを得ることができる。
【図面の簡単な説明】
【図1】(a)及び(b)は、本発明の第1の実施の形態における回路部品内蔵モジュールの構成を示す断面図
【図2】(a)〜(i)は、本発明の第2の実施の形態における回路部品内蔵モジュールの製造工程の一例を示す断面図
【図3】(a)〜(i)は、本発明の第3の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図4】(a)及び(b)は、本発明の第4の実施の形態における回路部品内蔵モジュールの構成を示す断面図
【図5】(a)〜(j)は、本発明の第5の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図6】(a)〜(j)は、本発明の第6の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図7】本発明の第7の実施の形態の回路部品内蔵モジュールを示す断面図
【図8】(a)〜(l)は、本発明の第8の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図9】(a)及び(b)は、本発明の第9の実施の形態の回路部品内蔵モジュールを示す断面図
【図10】(a)〜(i)は、本発明の第10の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図11】(a)〜(f)は、本発明の第2の実施の形態における回路部品内蔵モジュールの製造工程の他の例を示す断面図
【図12】(a)〜(d)は、本発明の第11の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図13】(a)〜(e)は、本発明の第12の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図
【図14】前記第12の実施の形態における回路部品内蔵モジュールの構成の他の例を示す断面図
【図15】本発明の第13の実施の形態にかかる無線装置の構成を示すブロック図
【符号の説明】
100 回路部品内蔵モジュール
101 電気絶縁性基板
102a、102b 配線パターン
103a 回路部品
104 インナービア
105 第1の混合物
106 第2の混合物

Claims (42)

  1. 無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板の少なくとも一主面に形成された 1 及び第2の配線パターンと、前記電気絶縁性基板の内部に配置され前記第1の配線パターンに接続された回路部品とを備えた回路部品内蔵モジュールであって、前記混合物が、前記第1の配線パターンと前記回路部品との接続部および前記第2の配線パターンを封止する第2の混合物と、前記第2の混合物を除く前記電気絶縁性基板領域を構成する第1の混合物とからなり、前記第1の混合物の無機フィラー含有量が前記第2の混合物の無機フィラー含有量よりも多いことを特徴とする回路部品内蔵モジュール。
  2. 前記電気絶縁性基板の両主面に前記配線パターンが形成され、前記両主面の配線パターンを電気的に接続するインナービアを備えた請求項に記載の回路部品内蔵モジュール。
  3. 前記インナービアが導電性樹脂組成物を含む請求項に記載の回路部品内蔵モジュール。
  4. 前記回路部品が少なくとも1つの能動部品を含む請求項1〜のいずれかに記載の回路部品内蔵モジュール。
  5. 前記能動部品が半導体ベアチップを含み、前記半導体ベアチップが前記配線パターンにフリップチップボンディングされている請求項に記載の回路部品内蔵モジュール。
  6. 前記半導体ベアチップの背面にサーマルビアが形成されている請求項に記載の回路部品内蔵モジュール。
  7. 前記第1の混合物が無機フィラー70重量%〜95重量%を含み、前記第2の混合物が無機フィラー50重量%〜90重量%を含む請求項1〜のいずれかに記載の回路部品内蔵モジュール。
  8. 前記無機フィラーが、Al23、MgO、BN、AlN及びSiO2からなる群から選ばれた少なくとも1つを含む請求項1〜のいずれかに記載の回路部品内蔵モジュール。
  9. 前記配線パターンが前記電気絶縁性基板に埋め込まれた請求項1〜のいずれかに記載の回路部品内蔵モジュール。
  10. 前記配線パターンのうち取り出し電極を除く領域が保護膜で覆われた請求項1〜のいずれかに記載の回路部品内蔵モジュール。
  11. 前記回路部品が、チップ状の抵抗、チップ状のコンデンサ及びチップ状のインダクタからなる群から選ばれた少なくとも1つの部品を含む請求項1〜10のいずれかに記載の回路部品内蔵モジュール。
  12. 前記第1の混合物の熱伝導度が1W/mK〜10W/mKの範囲にある請求項1〜11のいずれかに記載の回路部品内蔵モジュール。
  13. 少なくとも一主面に他の配線基板が積層されて多層配線構造をなす請求項1〜12のいずれかに記載の回路部品内蔵モジュール。
  14. 前記他の配線基板がセラミック多層配線基板である請求項13に記載の回路部品内蔵モジュール。
  15. 前記回路部品に接続された配線パターンが、前記他の配線基板が積層された主面に位置する請求項13〜14のいずれかに記載の回路部品内蔵モジュール。
  16. 前記回路部品に接続された配線パターンが、前記他の配線基板が積層されていない主面に位置し、前記配線パターンを覆う保護膜が設けられた請求項13〜14のいずれかに記載の回路部品内蔵モジュール。
  17. 請求項1〜16のいずれかに記載の回路部品内蔵モジュールを備えたことを特徴とする無線装置。
  18. 基材の一主面に第1の配線パターンと第2の配線パターンとを形成す る工程と、
    前記第1の配線パターン上に回路部品を配置及び接続し、前記第1の配線パターンと前記回路部品との接続部及び前記第2の配線パターンを、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第2の混合物で封止する封止工程と、
    前記封止工程の後に、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第1の混合物に、前記回路部品が形成された主面を対向させて前記基材を押圧し、前記回路部品を前記第1の混合物に埋設させ、前記第1の配線パターンと前記第2の配線パターンとを前記基材上に配置する埋設工程と、を含み、前記第1の混合物として、前記第2の混合物より無機フィラー含有量が多い混合物を用いることを特徴とする回路部品内蔵モジュールの製造方法。
  19. 排出孔となる1または複数の孔を備えた基材の一主面に形成された第1の配線パターン上に回路部品を配置及び接続し、少なくとも前記第1の配線パターンと前記回路部品との接続部を、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第2の混合物で封止する封止工程と、
    前記封止工程の後に、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第1の混合物に、前記回路部品が形成された主面を対向させて前記基材を押圧し、前記回路部品を前記第1の混合物に埋設させ、前記第1の配線パターンを前記基材上に配置する埋設工程とを含み、前記第1の混合物として、前記第2の混合物より無機フィラー含有量が多い混合物を用いることを特徴とする回路部品内蔵モジュールの製造方法。
  20. 前記封止工程において、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2の混合物を注入して硬化させることにより、前記第1の配線パターンと前記回路部品との接続部およびその側面部を封止する請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  21. 前記封止工程が、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2の混合物を注入して硬化させるステップと、第2の混合物をシート状に成形するステップと、前記シート状の第2の混合物により、前記基材上の前記回路部品および前記第1の配線パターンの全体を覆うステップと、加熱加圧によって前記シート状の第2の混合物を硬化させるステップとを含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  22. 前記封止工程が、前記第1の配線パターンと前記回路部品との接続部及び前記第1の配線パターンの全領域に、流動状態の前記第2の混合物を注入して硬化させるステップを含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  23. 前記基材に孔が穿設され、前記封止工程が、前記基材における回路部品が配置された主面の反対面から、前記孔を介して前記第2の混合物を注入するステップを含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  24. 前記埋設工程の前に、前記第1の混合物を板状に成形する工程を含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  25. 前記埋設工程が、前記第1の混合物を型に入れるステップと、前記型内の第1の混合物に前記回路部品が形成された主面を対向させて前記基材を押圧するステップと、前記第1の混合物を前記型からはずすステップとを含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  26. 前記第1の混合物にインナービアを形成する工程と、前記第1の混合物における前記回路部品が埋設された面と反対側の面に、前記インナービアを介して前記第1の配線パターンと接続される第の配線パターンを形成する工程とをさらに含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  27. 前記インナービアを形成する工程が、前記埋設工程の後に実施され、前記第1の混合物に対し、前記回路部品が埋設された面と反対側の面から、前記第1の配線パターンに到達するインナービア用貫通孔を形成するステップと、前記インナービア用貫通孔に熱硬化性の導電性物質を充填するステップとを含む、請求項26に記載の回路部品内蔵モジュールの製造方法。
  28. 前記インナービア用貫通孔を形成するステップの前に、X線照射により前記第1の配線パターンの位置を認識して前記インナービア用貫通孔を形成する位置を決定するステップを含む請求項27に記載の回路部品内蔵モジュールの製造方法。
  29. 前記埋設工程の前に、前記第1の混合物にサーマルビア用貫通孔を形成する工程をさらに含み、
    前記インナービアを形成する工程において、前記インナービア用貫通孔への導電性物質の充填と同時に、前記サーマルビア用貫通孔へ熱硬化性の熱伝導性物質を充填する、請求項27〜28のいずれかに記載の回路部品内蔵モジュールの製造方法。
  30. 前記サーマルビア用貫通孔へ充填される熱伝導性物質およびインナービア用貫通孔へ充填される導電性物質が、金属粒子と熱硬化性樹脂とを含み、前記サーマルビア用貫通孔へ充填される熱伝導性物質の金属粒子の含有率が、前記インナービア用貫通孔へ充填される導電性物質よりも高い、請求項29に記載の回路部品内蔵モジュールの製造方法。
  31. 前記サーマルビア用貫通孔の径が、前記インナービア用貫通孔の径よりも大きい、請求項29または30に記載の回路部品内蔵モジュールの製造方法。
  32. 前記基材として離型キャリアを用いる請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  33. 前記離型キャリアが有機フィルムである請求項32に記載の回路部品内蔵モジュールの製造方法。
  34. 前記離型キャリアが金属箔である請求項32に記載の回路部品内蔵モジュールの製造方法。
  35. 前記金属箔に前記第1の配線パターンを形成する前に、前記金属箔上に剥離層を形成するステップを含む請求項34に記載の回路部品内蔵モジュールの製造方法。
  36. 記離型キャリアに、前記埋設工程における第1の混合物の排出孔となる1または複数の孔が形成されている、請求項18に記載の回路部品内蔵モジュールの製造方法。
  37. 前記基材として多層配線基板を用いる請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  38. 前記多層配線基板がセラミック多層配線基板である請求項37に記載の回路部品内蔵モジュールの製造方法。
  39. 前記第の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施されると共に、前記第1の混合物における前記回路部品が埋設された面と反対側の面に金属箔を積層するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記金属箔を前記第の配線パターンに成形するステップとを含む請求項26に記載の回路部品内蔵モジュールの製造方法。
  40. 前記第の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施され、第の配線パターン用の離型キャリアの一主面に前記第の配線パターンを形成するステップと、前記第1の混合物における前記回路部品が形成された主面と反対側の面に、前記第の配線パターンが形成された主面を対向させて前記離型キャリアを押圧するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記離型キャリアを剥離するステップとを含む請求項26に記載の回路部品内蔵モジュールの製造方法。
  41. 前記第1の配線パターンにおける取り出し電極を除く領域に、保護膜を形成する工程をさらに含む請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
  42. 前記封止工程および前記埋設工程により得られる板状体にインナービアを形成した後前記基材を剥離することにより回路部品内蔵基板を作成し、前記回路部品内蔵基板を複数積層して多層回路部品内蔵基板を作成し、
    前記多層回路部品内蔵基板における前記第1の配線パターンが形成されていない主面に第の配線パターンを形成する、請求項18又は19に記載の回路部品内蔵モジュールの製造方法。
JP2000378965A 1999-12-20 2000-12-13 回路部品内蔵モジュール及びその製造方法並びに無線装置 Expired - Lifetime JP3598060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000378965A JP3598060B2 (ja) 1999-12-20 2000-12-13 回路部品内蔵モジュール及びその製造方法並びに無線装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36173599 1999-12-20
JP11-361735 1999-12-20
JP2000378965A JP3598060B2 (ja) 1999-12-20 2000-12-13 回路部品内蔵モジュール及びその製造方法並びに無線装置

Publications (2)

Publication Number Publication Date
JP2001244638A JP2001244638A (ja) 2001-09-07
JP3598060B2 true JP3598060B2 (ja) 2004-12-08

Family

ID=26581314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000378965A Expired - Lifetime JP3598060B2 (ja) 1999-12-20 2000-12-13 回路部品内蔵モジュール及びその製造方法並びに無線装置

Country Status (1)

Country Link
JP (1) JP3598060B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2007081423A (ja) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4503349B2 (ja) * 2003-05-14 2010-07-14 パナソニック株式会社 電子部品実装体及びその製造方法
JP4509645B2 (ja) * 2003-05-16 2010-07-21 パナソニック株式会社 回路部品内蔵モジュールおよびその製造方法
EP1487019A1 (en) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7180169B2 (en) 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
US7178229B2 (en) * 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
WO2005071744A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品および積層型電子部品の実装構造
US7446262B2 (en) 2004-01-27 2008-11-04 Murata Manufacturing Co., Ltd. Laminated electronic component and method for producing the same
DE102004009825A1 (de) * 2004-02-28 2005-09-22 Eads Deutschland Gmbh Leiterplatte
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
US7270845B2 (en) * 2004-03-31 2007-09-18 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
JP5157045B2 (ja) * 2005-01-17 2013-03-06 日立化成株式会社 プリント配線板用樹脂組成物、プリプレグ、金属張積層板およびプリント配線板
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP4354472B2 (ja) * 2006-08-31 2009-10-28 Tdk株式会社 電子部品モジュール
JP2008182071A (ja) * 2007-01-25 2008-08-07 Toppan Printing Co Ltd 電子部品内蔵配線板及びその製造方法、並びに電子機器
JP2008153682A (ja) * 2008-01-24 2008-07-03 Tadatomo Suga 電子部品実装装置とその製造方法
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
JP2009289789A (ja) * 2008-05-27 2009-12-10 Japan Radio Co Ltd 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JPWO2011121993A1 (ja) * 2010-03-30 2013-07-04 株式会社村田製作所 部品集合体
JP5606975B2 (ja) * 2011-03-22 2014-10-15 日本発條株式会社 金属ベース配線板の製造方法及び金属ベース配線板
JP5241909B2 (ja) * 2011-12-22 2013-07-17 太陽誘電株式会社 回路基板
JP5241910B2 (ja) * 2011-12-22 2013-07-17 太陽誘電株式会社 回路基板
JP5406389B2 (ja) 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
JP5358724B1 (ja) 2012-06-28 2013-12-04 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
JP5122018B1 (ja) 2012-08-10 2013-01-16 太陽誘電株式会社 電子部品内蔵基板
JP5856592B2 (ja) * 2013-08-30 2016-02-10 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
WO2018003391A1 (ja) 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
JP7406067B2 (ja) * 2019-08-29 2023-12-27 日亜化学工業株式会社 配線基板及び配線基板の製造方法
WO2022220000A1 (ja) * 2021-04-16 2022-10-20 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837939A (ja) * 1982-07-24 1983-03-05 Nitto Electric Ind Co Ltd 半導体装置
JPS6437075A (en) * 1987-07-31 1989-02-07 Rohm Co Ltd Circuit board
JP3648277B2 (ja) * 1995-01-12 2005-05-18 株式会社東芝 半導体装置
JPH09172110A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 半導体装置
JP3229525B2 (ja) * 1995-07-26 2001-11-19 株式会社日立製作所 Lsi内蔵型多層回路板およびその製法
JP2930186B2 (ja) * 1996-03-28 1999-08-03 松下電器産業株式会社 半導体装置の実装方法および半導体装置の実装体
JPH1074858A (ja) * 1996-08-30 1998-03-17 Kyocera Corp 配線基板及びその製造方法
JPH10340978A (ja) * 1997-06-10 1998-12-22 Kyocera Corp 配線基板への電子部品の実装構造
JPH1187424A (ja) * 1997-09-10 1999-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2001244638A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
US6955948B2 (en) Method of manufacturing a component built-in module
US6538210B2 (en) Circuit component built-in module, radio device having the same, and method for producing the same
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
CN100472779C (zh) 模块化器件
US6784530B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP4145730B2 (ja) 半導体内蔵モジュール
US20050045369A1 (en) Circuit component built-in module and method for manufacturing the same
JP2003197849A (ja) 部品内蔵モジュールとその製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
JP2002134653A (ja) 半導体装置とその製造方法
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP2004022610A (ja) インターポーザ、半導体実装体、インターポーザの製造方法および半導体実装体の製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20031217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040910

R150 Certificate of patent or registration of utility model

Ref document number: 3598060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9

EXPY Cancellation because of completion of term