JP3588936B2 - Flexible high-speed multiplexed remote input / output system - Google Patents
Flexible high-speed multiplexed remote input / output system Download PDFInfo
- Publication number
- JP3588936B2 JP3588936B2 JP27360696A JP27360696A JP3588936B2 JP 3588936 B2 JP3588936 B2 JP 3588936B2 JP 27360696 A JP27360696 A JP 27360696A JP 27360696 A JP27360696 A JP 27360696A JP 3588936 B2 JP3588936 B2 JP 3588936B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- board
- self
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数の入出力信号を所定の決定規則に従って択一採用するようにした多重化システムに係り、特に、信頼性を持ちつつコストを低減し、自己診断機能を有し、多重化に任意性を持たせたフレキシブル高速多重化リモート入出力システムに関するものである。
【0002】
【従来の技術】
各種の機器からなるプラントにあっては、機器に装備されるセンサ、アクチュエータ等の入出力デバイスに対し、その入出力信号により機器を制御する制御盤が設けられる。ガスタービン制御のように高度の信頼性が必要なものには、制御盤の一部に不良があっても最終的な制御出力は正しくなるようなフォールトトレラント性を持たせることがある。このために、機器に装備されるセンサ、アクチュエータ等の入出力デバイスに対し、その入出力信号により機器を制御する制御盤には制御モジュールを並列に複数個設け、各制御モジュールの入出力信号を多数決等の決定規則に従って択一採用(ボーティング)するようにした多重化システムが用いられる。
【0003】
また、制御盤は各種機器が配備されている場所から遠く隔てた場所に設けられることがあり、このためには長距離の通信路が必要となる。
【0004】
【発明が解決しようとする課題】
ところで、従来の多重化システムでは、例えばそれが三重化システムとすると、制御モジュールも三個、通信路も三系統設ける必要があり、入出力信号の重要度にも無関係に全ての入出力信号が三個、三系統で処理される。このことはプラントコスト或いはシステム構築の簡便性との兼ね合いで考えると無駄な部分もあるということになる。即ち、それ自体が高い信頼性を持つ通信路を三系統設けてもメリットはないし、重要度の低い入出力デバイスに対しては三個もの処理は必要がないからである。
【0005】
また、従来の多重化システムでは、各個、各系統の入出力信号を択一採用することによって、不良な入出力信号を排除してはいるが、各個、各系統の各部での不良を発見するいわゆる自己診断機能は持っていない。従って、不良の発生は隠蔽され、発見が困難となっている。
【0006】
また、従来の多重化システムには、機器の側で入出力信号を択一採用するものはない。
【0007】
そこで、本発明の目的は、上記課題を解決し、信頼性を持ちつつコストを低減し、自己診断機能を有し、多重化に任意性を持たせたフレキシブル高速多重化リモート入出力システムを提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために本発明は、プラントの機器に装備されるセンサ、アクチュエータ等の入出力デバイスに対し、その入出力信号により機器を制御する制御盤には制御モジュールを並列に複数個設けた多重化システムにおいて、機器と制御盤との間に二系統の通信路を設け、両系統通信路の制御盤側には全ての制御モジュールの出力信号を順番に送信すると共に受信した入力信号を各制御モジュールに分配する結合部をそれぞれ設け、両系統通信路の機器側には入力信号を順番に送信すると共に全ての制御モジュールから受信した出力信号の中から所定の決定規則に従って択一を行う拠点部を設け、上記制御モジュールは両系統通信路の結合部より分配された入力信号のどちらかを択一するようにし、上記入出力デバイスには、入力を読み取って両系統通信路の拠点部に受け渡すと共に両系統通信路の拠点部からの出力信号のどちらかを択一して出力するインターフェース部を接続したものである。
【0009】
上記拠点部は、上記決定規則に従うと共に当該拠点部における受信チェックの結果を用いて択一採用を行ってもよい。
【0010】
上記制御モジュールが行う入力信号の択一採用は、各結合部における受信チェック及び拠点部が行う自己診断の結果を用いた所定の決定規則に従ってもよい。
【0011】
上記インターフェース部が行う出力信号の択一採用は、各拠点部における受信チェック及び拠点部が行う自己診断の結果を用いた所定の決定規則に従ってもよい。
【0012】
上記拠点部は、CPUとA/D変換器とを備えたアナログ入力基板、CPUとD/A変換器とを備えたアナログ出力基板、CPUと二値状態入力のための入力バッファとを備えたデジタル入力基板及びCPUと二値制御出力のための出力レジスタとを備えたデジタル出力基板を有し、各基板毎にCPUの定期的動作確認並びに、基準レベルのA/D変換入力、D/A変換器出力のA/D変換読み取り、強制状態値の入力又は出力レジスタの出力読み取りによる自己診断を行い、これらの自己診断結果を上記インターフェース部及び制御モジュールに伝えてもよい。
【0013】
上記拠点部は、アナログ入力のための複数段階の基準レベルを有し、これらの基準レベルのA/D変換値を用いてアナログ入力の自己較正を行うと共に自己診断を行ってもよい。
【0014】
上記拠点部は、D/A変換によってアナログ出力が複数段階の所定値になるデジタル較正値を予め計測し、これらの較正値によりデジタル値を補正してからD/A変換してもよい。
【0015】
上記通信路を挟む結合部及び拠点部は、互いに所定時間内に入出力信号のデータを受信するかどうかの監視及びそのデータの冗長検査により受信チェックを行ってもよい。
【0016】
上記拠点部は、出力信号を固定の一個の制御モジュールのみ採用するか複数個の制御モジュールから択一採用するかを選択する単一/多重選択スイッチを有してもよい。
【0017】
【発明の実施の形態】
以下、本発明の一実施形態を添付図面に基づいて詳述する。
【0018】
図1のシステムは、ガスタービン発電プラントに本発明を適用したものである。このシステムは、大きくプラント系110、制御系120、マンマシンインタフェース系130に分かれる。プラント系110には、ガスタービン本体111、発電機112、補機類113といった各種機器が置かれると共に、入出力信号を送受するためのリモートI/Oジャンクションボックス(JB)114が置かれる。プラント系110から制御系120までの通信路140として光ケーブル115が、例えば2Kmにわたって布設される。制御系120には、ガスタービン制御装置制御盤121、発電機盤122が置かれる。有人の施設であるマンマシンインタフェース系130には、計器類を集合した監視盤131、運転操作用のスイッチ類を配置した運転盤132、汎用コンピュータを利用した正副操作コンソール133,134が置かれる。
【0019】
上記システム中から本発明のフレキシブル高速多重化リモート入出力システム(以下、入出力システムと略す)を取り出して図2に示す。図示のように、入出力システムは、機器側(プラント系)110と制御盤側(制御系)120とに分かれる。両者間の光ケーブルからなる通信路140はA系,B系の二系統が設けられている。
【0020】
両系統通信路の制御盤側には、結合部210として光信号変換基板211が設けられている。ステーションリンクユニット(SLU)は、多数の光信号変換基板211を収容する装置である。1つの結合部210には、1つの通信路と全て(ここでは3個)の制御モジュール220(GCU−1,GCU−2,GCU−3)とが接続されている。結合部210は、3個の各制御モジュール220の送信順序を決定し、これら制御モジュール220から送られてきた信号を光に変換して通信路140に送信することができる。また、結合部210は、通信路140より受信した入力信号を3個の各制御モジュール220に一斉同報により分配することができる。個々の制御モジュール220内にはA系,B系のVMEバス通信基板(R−BUS基板)221が設けられており、A系のVMEバス通信基板221はA系の結合部210に、B系のVMEバス通信基板221はB系の結合部210に接続されている。この他に、制御モジュール内には、入力信号を用いて制御演算を行うCPU基板(メインCPU)などが設けられるが、ここでは制御演算の内容等は重要でないので省略してある。ここでは、制御モジュール220がA系,B系の両系統通信路の結合部210より分配された入力信号のどちらかを択一採用して制御演算を行うことが要点である。各制御モジュール220の1つのR−BUS基板221は、通信系統が同じ3つの結合部210に接続されている。これは、後述する拠点について、3拠点構成を可能にするための構成である。1つの拠点ごとにA系,B系それぞれ1つの結合部210が設けられている。従って、3拠点構成では、SLU内には合計6つの結合部210があることになる。
【0021】
両系統通信路の機器側には、それぞれの通信路の拠点部230として光信号変換基板を含むステーション(STN−1A,−1B,−2A,…)が設けられている。このSTN内には、光信号変換基板231の他にアナログ入力基板(AI)232、アナログ出力基板(AO)233、デジタル入力基板(DI)234、デジタル出力基板(DO)235(これらを総称して入出力基板、入力のみなら入力基板、出力のみなら出力基板という)が収容されている。3拠点構成では、各拠点についてA系,B系が有るので、合計6つの拠点部230があることになる。1つの拠点部230には、1つの通信路140と1つのインターフェース部240とが接続されている。また、同じ拠点のA系,B系の拠点部230は、同じインターフェース部240に接続される。拠点部230とインターフェース部240とは、上記4種の入出力基板を介して接続されている。これらの拠点部230は、アナログ入力基板232、デジタル入力基板234の入力信号を定期的に収集し、その入力信号を通信路140に送信することができる。また、通信路140より受信した出力信号が3個分揃ったら、その中から所定の決定規則に従って択一を行いアナログ出力基板233、デジタル出力基板235に出力することができる。拠点部230の光信号変換基板231には結合部210の光信号変換基板211と同じものを使用することができる。
【0022】
インターフェースユニット(IFU1,IFU2,IFU3)によって構成されるインターフェース部240は、各種機器の入出力デバイス(図示せず)に接続されるものである。インターフェース部240は、入出力デバイスの入力を読み取ってA系,B系それぞれの拠点部230に受け渡すことができる。また、A系,B系の拠点部230からの出力信号のどちらかを択一して入出力デバイスに出力することができる。インターフェース部240内には、アナログ入力インターフェース基板(AI)241、アナログ出力インターフェース基板(AO)242、デジタル入力インターフェース基板(DI)243、デジタル出力インターフェース基板(DO)244(これらを総称して入出力インターフェース基板、入力のみなら入力インターフェース基板、出力のみなら出力インターフェース基板という)が収容されている。
【0023】
ここで、図1、図2に示した入出力システムの特長をまとめておくと、
(1)三重化制御装置(制御盤側120)とプラントサイド(センサ、アクチュエータ等の入出力デバイスを備えた機器側110)とを二重化光伝送路(A系,B系の通信路140)で接続することによって、ワイヤ等の計装コストの削減を図ると共に信頼性も確保している。
【0024】
(2)各モジュール(基板)毎に自己診断機能を持たせ、迅速な異常検出・警報出力を可能としている。
【0025】
(3)信号の重要度に合わせて三重化(或いは二重化)、単一化の選択が可能であり、フレキシブルにシステム構築が可能となっている。
【0026】
(4)制御装置のメインCPUからの入出力インターフェースには、VMEバスのデュアルポートメモリ方式を採用して簡素化を図っている。
【0027】
また、個別の基板の特色は、以下の通りである。
【0028】
(1)VMEバス通信基板(R−BUS基板)221
制御盤内にはVMEラックが設けられており、VMEバス通信基板221はVMEラックに挿入して使用される。同じVMEラックにはメインCPUが挿入されており、VMEバス通信基板221はメインCPUとのデータ(入出力信号)の受け渡しを行うことができる。二重化通信のために、A系用とB系用との2枚のVMEバス通信基板221が使用される。1枚のVMEバス通信基板221で3拠点の構成が可能である。VMEバス通信基板,221とメインCPUとのインターフェースは、メインCPUから見てデュアルポートメモリになっており、このメモリに書き込んだデータは出力信号として機器側に伝送される。また、機器側から伝送されてきた入力信号のデータはメモリにセットされる。メインCPUはメモリから入力信号のデータを読み出して制御演算に使用する。
【0029】
(2)光信号変換基板211,231
制御盤側、機器側のそれぞれに配置され、VMEバス通信基板(制御盤側)221又は入出力基板(機器側)から受けたデータを光信号に変換して相手側に送信する。送信時には、送信する基板の送信順序を規定する送信アービトレーションを行う。また、光信号として受信したデータは電気信号に変換し、VMEバス通信基板又は入出力基板に受け渡す。
【0030】
(3)入出力基板
入出力基板には、アナログ入力基板232、アナログ出力基板233、デジタル入力基板234、デジタル出力基板235がある。いずれの入出力基板にもCPUが設けられている。また、アナログ入力基板232にはA/D変換器、アナログ出力基板233にはD/A変換器、デジタル入力基板234には二値状態入力のための入力バッファ、デジタル出力基板235には二値制御出力のための出力レジスタが設けられている。入出力基板は、入出力インターフェース基板を介し入出力デバイスとの入出力を行い、光信号変換基板との受け渡しを行う。
【0031】
次に、入出力信号の流れを説明する。
【0032】
まず、3つの制御モジュール(三重化制御装置)と拠点の入出力基板との間での入出力信号の流れを説明する。図3に示されるように、A系において(B系でも同じ)アナログ入力基板(AI)232、デジタル入力基板(DI)234からの入力信号は、同報通信により制御モジュール(GCU−1,−2,−3)220に送信される。一方、制御モジュール(GCU−1,−2,−3)220の出力信号のうちアナログ出力値(アナログ出力のためのデジタル値)は指定されたアナログ出力基板(AO)233に送信される。入力信号は同報通信であったが、出力信号は受信先アドレスを指定した通信となる。アナログ出力基板(AO)233では各制御モジュールからの3つのアナログ出力値が揃うので、これらを所定の決定規則(ボーティングルール)に従って択一する。ボーティングルールは、表1に示すようになっている。
【0033】
【表1】
【0034】
アナログ値の場合、3データ受信時には中間値が採用され、2データ受信時にはフェイルセーフ側の値が採用される。デジタル値の場合、3データ受信時には多数決による値が採用され、2データ受信時にはフェイルセーフ側の値が採用される。いずれの場合も、1データ受信時にはそのデータ、受信データ無しの場合は前回値が採用される。ただし、1データ以下受信時については、この決定規則による出力は表1のとおりであるが、受信チェックにおいてデータ受信の異常と判定され、結果的に出力が行われないこともある。
【0035】
次に、二重化通信による入力信号の流れを説明する。図4に示されるように、入出力デバイスの状態や値は入力インターフェース基板を介し、A系、B系それぞれの入出力基板、例えばアナログ入力基板(AI)232に入力され、その入力信号はそれぞれの通信路を介して制御モジュールのVMEバス通信基板221に送信される。CPU基板222では、入力処理として各々のデュアルポートメモリ(DPM)からA系、B系の入力信号を読み出し、表2の選択ルールに従い入力信号を択一採用する。
【0036】
【表2】
【0037】
表2中、正常/異常は、受信チェック及び自己診断結果に基づくものである。詳細は後述するが、受信チェック結果は入力信号の受信が正しく行われたかどうかを示し、自己診断結果は入出力基板からVMEバス通信基板221までの各々の基板が正しく動作しているかを示す。表2から判るように、A系、B系の入力信号のうち正常な通信系の入力信号が採用されるが、両方正常のときはA系が優先される。
【0038】
次に、二重化通信による出力信号の流れを説明する。図5に示されるように、制御モジュールのCPU基板222からA系、B系のVMEバス通信基板221に同じ出力信号が渡され、その出力信号はそれぞれの通信路を介して入出力基板、例えばアナログ出力基板(AO)233に送信され、さらに出力インターフェース基板に送信される。このとき入出力基板から出力インターフェース基板に対し、出力信号に加えて選択信号が出力される。この選択信号は、正常/異常の二値を取り、その値は受信チェック及び自己診断結果に基づくものである。受信チェック結果は出力信号の受信が正しく行われたかどうかを示し、自己診断結果は、光信号変換基板及び入出力基板が正しく動作しているかを示す。入出力インターフェース基板では、表3の選択ルールに従い出力信号を択一採用して入出力デバイスに出力する。
【0039】
【表3】
【0040】
表3から判るように、A系、B系の入力信号のうち正常な通信系の入力信号が採用されるが、両方正常のときはA系が優先される。
【0041】
受信チェックは、通信路を挟む結合部及び拠点部の光信号変換基板が行うもので、時間監視、即ち互いに所定時間内に入出力信号のデータを受信するかどうかの監視と、冗長検査とがある。時間監視については自己診断の詳細に併せて説明する。冗長検査には、公知のCRC検査が用いられる。また、チェックサムによる検査も併用される。
【0042】
次に、自己診断、時間監視及び自己較正の詳細を説明する。
【0043】
VMEバス通信基板(CPU動作確認)
図6に示されるように、VMEバス通信基板221ではCPUの定期的動作確認が行われる。即ち、VMEバス通信基板上のCPU2211が実行する制御プログラムから例えば10msec周期でリセットパルスが出力され、ウォッチドッグタイマ2212をリセットする。リセットパルスが出力されないとき、ウォッチドッグタイマ2212は15msecでタイムアップとなり、VMEバス223に異常ステータスが出力される。この異常ステータスは、同一VMEラック中のCPU基板222が読み取りDO基板224に出力する。DO基板224は、VMEラック挿入側のスロットLED225を点灯させると共に制御盤121正面扉のモジュール異常ランプ1211を点灯させる。なお、VMEバス通信基板221には3つのCPU2211が搭載されているので、ウォッチドッグタイマ2212も3つ設けられ、3者の出力の論理和が異常ステータスとなる。
【0044】
入出力基板(CPU動作確認)
図7に示されるように、各入出力基板にはそれぞれCPU2301が搭載されている。このCPU2301に対してもウォッチドッグタイマ2302が設けられている。各入出力基板の異常ステータスは、いったんデジタル入力基板234に渡され、デジタル入力基板より光信号変換基板231,211及び通信路経由でVMEバス通信基板221に伝送され、さらにVMEバス223経由で制御モジュールのCPU基板222に通知される。CPU基板222からは操作コンソール133,134にイベントメッセージが送信される。
【0045】
アナログ入力基板
図8に示されるように、アナログ入力基板232にはA/D変換器(ADC)2321が設けられている。このA/D変換器2321は入出力デバイスからのアナログ入力の他に基準レベルが読み取れるようになっている。基準レベルは、アナログ入力基板内の基準電圧10vをラダー抵抗回路2322で複数等分し、各分点の電圧をそれぞれ基準電圧としてアナログスイッチ2323で切り替え入力できるようになっている。ここでは基準電圧は、10,8,6,4,2vである。アナログスイッチ2323の後段に−2演算器及び×1.25演算器が挿入されているので、A/D変換器2321には10,7.5,5,2.5,0vが入力される。このようにして読み取った基準レベルのデジタル値に対し、CPU2324には固定のデジタル基準値が用意されており、両者の差が所定の許容範囲にあるかどうか判定される。ここでは、各レベルの比較結果が論理和されて異常ステータスとなる。この異常ステータスは、いったんデジタル入力基板234に渡され、デジタル入力基板234より光信号変換基板231,211及び通信路経由でVMEバス通信基板221に伝送され、さらにVMEバス223経由で制御モジュールのCPU基板222に通知される。CPU基板222からは操作コンソール133,134にイベントメッセージが送信される。
【0046】
アナログ出力基板
図9に示されるように、アナログ出力基板233には複数個のD/A変換器2331が設けられている。そして、これらのD/A変換器出力を切り替えて読み取ることのできるループバックテスト用のA/D変換器2332が設けられている。CPU2333は、D/A変換器2331の出力をA/D変換器2332によって読み取り、出力したデジタル値と読み取ったデジタル値との差が所定の許容範囲にあるかどうか判定する。異常ステータスは、いったんデジタル入力基板234に渡され、デジタル入力基板234より光信号変換基板、通信路経由でVMEバス通信基板221に伝送され、さらにVMEバス経由で制御モジュールのCPU基板222に通知される。CPU基板222からは操作コンソール133,134にイベントメッセージが送信される。
【0047】
デジタル入力基板
図10に示されるように、デジタル入力基板234には二値状態入力のための入力バッファ2341が設けられている。この入力のラインには、電圧側と接地側とにそれぞれ短絡用トランジスタ2342,2343が設けられている。CPU2344は、入出力デバイスからの入力の周期の合間に、全状態入力を強制的にオンオフする。このタイミングで読み取った強制状態値が強制したとおりになっていなければ異常と判定する。異常ステータスは、デジタル入力基板(自基板、又は別途基板)234に渡され、デジタル入力基板234より光信号変換基板、通信路経由でVMEバス通信基板221に伝送され、さらにVMEバス経由で制御モジュールのCPU基板222に通知される。CPU基板222からは操作コンソール133,134にイベントメッセージが送信される。
【0048】
デジタル出力基板
図11に示されるように、デジタル出力基板235には、二値制御出力のための出力レジスタ2351が設けられている。出力レジスタ2351の出力はループバックして読み取れるようになっている。CPU2352は、出力した二値制御出力とループバックして読み取った内容との比較が一致しなければ異常と判定する。異常ステータスは、いったんデジタル入力基板234に渡され、デジタル入力基板234より光信号変換基板、通信路経由でVMEバス通信基板221に伝送され、さらにVMEバス経由で制御モジュールのCPU基板222に通知される。CPU基板222からは操作コンソール133,134にイベントメッセージが送信される。
【0049】
なお、図7〜図11において、各入出力基板の異常ステータスは、いったんデジタル入力基板234に渡されるが、この異常ステータスは自己診断結果として受信チェック結果と共に選択信号となり、出力インターフェース基板に対して出力される。このように、自己診断結果はインターフェース部240及び制御盤120のそれぞれで利用されることになる。また、各入出力基板において自己診断は入出力の周期の合間に行われるので、自己診断を行ったことによる入出力時間の遅れは生じない。
【0050】
VMEバス通信基板(受信時間監視)
図12に示されるように、VMEバス通信基板221には受信オーバータイム監視回路2213が設けられている。受信オーバータイム監視回路2213は、機器側からの伝送周期20msecに対し200msecの期限を設定し、この期限内に受信がなければデュアルポートメモリ2214に異常ステータスを立ち上げ、この異常ステータスを同一VMEラック中のCPU基板222が読み取りDO基板224に出力する。DO基板224は、制御盤正面扉の通信異常ランプ1212を点灯させることもある。また、CPU基板222からは操作コンソール133,144にアラームメッセージが送信される。
【0051】
光信号変換基板(受信時間監視)
図13に示されるように、光信号変換基板211,231には受信オーバータイム監視回路2001,2002が設けられている。受信オーバータイム監視回路は、電気信号側と光信号とにそれぞれ設けられている。予めジャンパ端子アレイ2003,2004のジャンパによって期限が設定されている。一度受信があってからこの期限内に次の受信がなければ異常ステータスを立ち上げ、この異常ステータスを制御モジュール220中のデジタル入力基板又は拠点部230中のデジタル入力基板に渡す。CPU基板はデジタル入力基板の入力を読み取って、操作コンソールにイベントメッセージを送信する。
【0052】
デジタル出力基板(受信時間監視)
図14に示されるように、デジタル出力基板235には伝送異常検出ロジック2353が組み込まれている。伝送異常検出ロジック2353は、3個の制御モジュールからの出力信号について、それぞれパラメータ設定された期限を有し、この期限内に次の受信がなければ、その制御モジュールを伝送異常とし、1つ以上の制御モジュールが伝送異常ならばLEDを点灯、2つ以上の制御モジュールが伝送異常ならば異常ステータスを出す。異常ステータスは、いったんデジタル入力基板234に渡され、デジタル入力基板234より光信号変換基板、通信路経由でVMEバス通信基板221に伝送され、さらにVMEバス経由で制御モジュールのCPU基板222に通知される。CPU基板222からは操作コンソールにイベントメッセージが送信される。制御モジュールが単一の場合は、その制御モジュールが伝送異常ならば直ちに異常ステータスを出す。
【0053】
アナログ入力基板(アナログ入力自己較正)
図8において既に説明したように、アナログ入力基板232のA/D変換器2321はラダー抵抗回路2322による複数の基準レベル(基準電圧、10,8,6,4,2v)が読み取れるようになっている。これらの基準レベルのA/D変換値を用いてアナログ入力の自己較正を行う。このためには、予め(例えばアナログ入力基板を制作した時点で)ラダー抵抗回路2322による基準電圧を計測器により厳密に測定し、その厳密測定値に対する理想的なA/D変換値を計算して電気的消去可能な読み出し専用メモリ(EEPROM、図示せず)に書き込んでおく。CPU2324は、上記厳密測定値に対する理想的なA/D変換値により折れ線データを作成し、入出力デバイスからのアナログ入力のA/D変換値を折れ線データに当てはめ、補正する。
【0054】
アナログ出力基板(アナログ出力自己較正)
前記アナログ入力基板の自己較正と同様に複数点のデータによる折れ線近似を用いる。このために、図9に示したアナログ出力基板233において、D/A変換器2331に対しデジタル値を最小分解能きざみで最小値から最大値まで増加させて出力し、それぞれの値ごとにループバックテスト用のA/D変換器2332で読み取り、これを予め求めてある係数により出力電流に換算し、出力電流が複数の値、例えば4,8,12,16,20mAになるときの各出力デジタル値を較正値としてEEPROMに書き込んでおく。この複数の較正値は、実際に入出力デバイスへ出力したいアナログ値を得るために必要なデジタル値を求める折れ線データを形成する。CPU2334は、出力したいデジタル値を上記折れ線データに当てはめて補正し、補正されたデジタル値をD/A変換器2331に出力する。
【0055】
次に、単一/多重選択について説明する。
【0056】
図15〜図18に単一/多重選択の各種形態を示す。まず、図15のものは、3個の制御モジュール(GCU−1,GCU−2,GCU−3)と単一の制御モジュール(DAU)との計4つの制御モジュール220を使用している。拠点部230のアナログ出力基板233及びデジタル出力基板235には、制御モジュールに対応する4つの受信部310が設けられ、各制御モジュール220から受信部310へ出力信号のデータが送信されるようになっている。各受信部310は、各々CRCチェック部311、タイムアウト監視部312、受信メモリ313を備えている。受信メモリ313の取り出し側には、ボーティングスイッチ321、単一/多重選択スイッチ322が設けられている。拠点部230から各制御モジュール220に対しては入力信号等からなるステータスが同報通信により送信されるようになっている。ボーティングスイッチ321は今までに述べたように決定規則に従って択一採用する機能を素子として表現したものである。各制御モジュールは、各々タイムアウト監視部411、複数チャネルのメモリ412を備えている。これによると、3個の制御モジュール(GCU−1,GCU−2,GCU−3)からの三重系出力は拠点部230のボーティングスイッチ321においてチャネルごとに択一された後、単一/多重選択スイッチ322に渡される。他方、一重系出力はそのまま単一/多重選択スイッチ322に渡される。三重系か一重系かの選択は単一/多重選択スイッチ322においてチャネルごとに行われる。このようにして選ばれた出力がアナログ出力インタフェース基板(AO)242、デジタル出力インタフェース基板(DO)244に出力される。
【0057】
図16のものは、単一の制御モジュール(DAU)からの出力信号が使用されず、代わりに3つの制御モジュール(GCU−1,GCU−2,GCU−3)からの出力信号のうちのひとつが一重系出力に使用される。従って、単一の制御モジュール(DAU)用の受信メモリも使用されず、三重系出力用の受信メモリ313の取り出し側のひとつが単一/多重選択スイッチ322に接続されている。拠点部230から各制御モジュール220に対しては入力信号等からなるステータスが同報通信により送信される。
【0058】
図17のものは、単一の制御モジュール(DAU)からの出力信号のみが使用される。従って、三重系出力用のメモリ(斜線付きの部分)が使用されない。単一/多重選択スイッチ322は固定である。制御モジュール(DAU)からの一重系出力は、そのままアナログ出力インタフェース基板(AO)242、デジタル出力インタフェース基板(DO)244に出力される。拠点部230から各制御モジュール220に対しては入力信号等からなるステータスが同報通信により送信される。
【0059】
図18のものは、一重系出力を2系統使用するものである。それぞれ単一の制御モジュール(DAU,GCU)が設けられ、拠点部230には対応する2つの受信部310が設けられる。両一重系の選択は選択スイッチ322においてチャネルごとに行われる。拠点部230から各制御モジュール220に対しては入力信号等からなるステータスが同報通信により送信される。
【0060】
図15〜図18の各種形態は任意に選択できる。このようにして多重化は、入出力の重要度に鑑み多様に設定することができる。
【0061】
【発明の効果】
本発明は次の如き優れた効果を発揮する。
【0062】
(1)多重化された制御系に対し通信路は二系統でよいので、通信路のコストを低減することができる。
【0063】
(2)制御盤側で受信チェックや自己診断の結果を用いて入力信号を択一するようにしたので、フォールトトレラント性を確保することができる。
【0064】
(3)機器側で受信チェックや自己診断の結果を用いて出力信号を択一するようにしたので、フォールトトレラント性を確保することができる。
【0065】
(4)個々の入出力基板でCPUと入出力素子について自己診断を行うようにしたので、的確に異常を検出できると共に、その自己診断結果により択一される入出力信号の信頼性を高めることができる。
【0066】
(5)複数段階の基準レベルによりアナログ入力の自己較正及び自己診断を行うので、精密な測定値が得られ、かつその測定値の信頼性は高い。
【0067】
(6)受信の時間監視とデータの冗長検査とにより受信チェックを行うので、通信の信頼性を高めることができる。
【0068】
(7)単一か多重かの選択ができるので、入出力信号の重要度に応じた任意の多重化が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すガスタービン発電プラントの構成図である。
【図2】図1のプラントにおけるフレキシブル高速多重化リモート入出力システムの基本構成図である。
【図3】本発明の三重化制御装置と拠点との間の入出力信号の流れを示す図である。
【図4】本発明の二重化通信による入力信号の流れを示す図である。
【図5】本発明の二重化通信による出力信号の流れを示す図である。
【図6】本発明のVMEバス通信基板におけるCPU動作確認のための回路構成図である。
【図7】本発明の各入出力基板におけるCPU動作確認のための回路構成図である。
【図8】本発明のアナログ入力基板における基準レベルのA/D変換入力のための回路構成図である。
【図9】本発明のアナログ出力基板におけるループバックテストのための回路構成図である。
【図10】本発明のデジタル入力基板における強制状態値入力のための回路構成図である。
【図11】本発明のデジタル出力基板におけるループバックテストのための回路構成図である。
【図12】本発明のVMEバス通信基板における受信時間監視のための回路構成図である。
【図13】本発明の光信号変換基板における受信時間監視のための回路構成図である。
【図14】本発明のデジタル出力基板における受信時間監視のための回路構成図である。
【図15】本発明の単一/多重選択の一形態による入出力信号の流れを示す図である。
【図16】本発明の単一/多重選択の一形態による入出力信号の流れを示す図である。
【図17】本発明の単一/多重選択の一形態による入出力信号の流れを示す図である。
【図18】本発明の単一/多重選択の一形態による入出力信号の流れを示す図である。
【符号の説明】
110 機器側(プラント系)
120 制御盤側(制御系)
140 通信路
210 結合部
220 制御モジュール
230 拠点部
240 インターフェース部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention plural I / O signal Predetermined More specifically, the present invention relates to a multiplexing system which adopts an alternative method in accordance with a decision rule, and in particular, a flexible high-speed multiplexing remote input device which has reliability, reduces costs, has a self-diagnosis function, and has an arbitrary multiplexing function. It concerns the output system.
[0002]
[Prior art]
2. Description of the Related Art In a plant including various devices, a control panel for controlling devices by input / output signals is provided for input / output devices such as sensors and actuators mounted on the devices. For those requiring a high degree of reliability, such as gas turbine control, Board May have a fault-tolerant property such that the final control output will be correct even if there is a defect in some of the components. For this reason, for input / output devices such as sensors and actuators installed in the equipment, a control panel that controls the equipment based on the input / output signals has multiple control modules in parallel. Pieces Provided, each Control module A multiplexing system is employed in which input / output signals are selectively adopted (voting) in accordance with a decision rule such as a majority decision.
[0003]
In addition, the control panel may be provided at a location far away from a location where various devices are provided, and this requires a long-distance communication path.
[0004]
[Problems to be solved by the invention]
By the way, in the conventional multiplex system, for example, if it is a triple system, Three control modules and three communication channels It is necessary to provide all input / output signals regardless of the importance of the input / output signals. three, Processed in three systems. This means that there is a useless portion in consideration of the plant cost or the simplicity of system construction. In other words, there is no merit in providing three systems of communication paths that have high reliability in themselves, and three Pieces This is because no processing is required.
[0005]
In a conventional multiplexing system, Each one, By adopting one of the input / output signals of each system, defective input / output signals are eliminated, Each one, It does not have a so-called self-diagnosis function for finding defects in each part of each system. Therefore, the occurrence of the defect is concealed, making it difficult to find out.
[0006]
In addition, there is no conventional multiplexing system in which input / output signals are selectively used on the device side.
[0007]
Therefore, an object of the present invention is to provide a flexible high-speed multiplexing remote input / output system which solves the above-mentioned problems, has reliability, reduces cost, has a self-diagnosis function, and has arbitrary multiplexing. Is to do.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a control panel for controlling a device based on input / output signals for input / output devices such as sensors and actuators provided in a plant device. Pieces Establishment Was In a multiplex system, two communication paths are provided between the equipment and the control panel, and both control paths are provided on the control panel side. All of The output signals of the control module are transmitted in order and the received input signals are each A coupling unit for distributing to the control module is provided, and an input signal is sequentially transmitted to the device side of both communication paths, and All of From the output signals received from the control module Predetermined Providing a base unit for selecting according to the decision rule, the control module selects one of the input signals distributed from the coupling unit of both system communication paths, the input / output device reads the input, It is connected to an interface unit that transfers the signal to the bases of both communication paths and selects and outputs one of the output signals from the bases of both communication paths.
[0009]
The base unit may adopt the alternative using the result of the reception check at the base unit in accordance with the decision rule.
[0010]
The selection and adoption of the input signal performed by the control module may be in accordance with a predetermined decision rule using the result of the self-diagnosis performed by the reception check and the base unit in each coupling unit.
[0011]
The alternative use of the output signal performed by the interface unit may be in accordance with a predetermined decision rule using the result of the reception check and the self-diagnosis performed by each base unit.
[0012]
The base unit includes an analog input board including a CPU and an A / D converter, an analog output board including a CPU and a D / A converter, and an input buffer for inputting a binary state. It has a digital input board and a digital output board equipped with a CPU and an output register for binary control output. For each board, it periodically checks the operation of the CPU, and performs A / D conversion input of a reference level, D / A The self-diagnosis may be performed by reading the A / D conversion of the converter output, inputting the forced state value or reading the output of the output register, and transmitting the self-diagnosis result to the interface unit and the control module.
[0013]
The base unit may have a plurality of reference levels for the analog input, and perform the self-calibration and the self-diagnosis of the analog input using the A / D conversion values of these reference levels.
[0014]
The base unit may measure in advance digital calibration values at which the analog output becomes a predetermined value in a plurality of stages by D / A conversion, correct the digital value with these calibration values, and then perform D / A conversion.
[0015]
The coupling section and the base section sandwiching the communication path may monitor reception of input / output signal data within a predetermined time with respect to each other and perform a reception check by checking the data redundancy.
[0016]
The above base unit fixes the output signal One control module Only adopt Multiple control modules Or a single / multiple selection switch for selecting whether to adopt the alternative.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
[0018]
The system of FIG. 1 applies the present invention to a gas turbine power plant. This system is roughly divided into a plant system 110, a
[0019]
FIG. 2 shows a flexible high-speed multiplexed remote input / output system (hereinafter, abbreviated as an input / output system) of the present invention from the above system. As shown, the input / output system is divided into a device side (plant system) 110 and a control panel side (control system) 120. A
[0020]
An optical
[0021]
Stations (STN-1A, -1B, -2A,...) Including an optical signal conversion board are provided on the equipment side of both communication paths as base points 230 of the respective communication paths. In the STN, in addition to the optical
[0022]
The interface unit 240 constituted by the interface units (IFU1, IFU2, IFU3) is connected to input / output devices (not shown) of various devices. The interface unit 240 can read the input of the input / output device and transfer it to the
[0023]
Here, if the features of the input / output system shown in FIGS. 1 and 2 are summarized,
(1) The triple control device (control panel side 120) and the plant side (device side 110 having input / output devices such as sensors and actuators) are connected by a redundant optical transmission path (A-system and B-system communication path 140). The connection reduces instrumentation costs for wires and the like, and also ensures reliability.
[0024]
(2) Each module (substrate) is provided with a self-diagnosis function to enable quick abnormality detection and alarm output.
[0025]
(3) Triple (or duplex) or unification can be selected according to the importance of the signal, and the system can be flexibly constructed.
[0026]
(4) The input / output interface from the main CPU of the control device is simplified by adopting a VME bus dual port memory system.
[0027]
The characteristics of the individual substrates are as follows.
[0028]
(1) VME bus communication board (R-BUS board) 221
A VME rack is provided in the control panel, and the VME
[0029]
(2) Optical
It is arranged on each of the control panel side and the device side, converts data received from the VME bus communication board (control panel side) 221 or the input / output board (device side) into an optical signal and transmits it to the other party. At the time of transmission, transmission arbitration for defining the transmission order of the substrates to be transmitted is performed. Also, the data received as an optical signal is converted into an electric signal and passed to a VME bus communication board or an input / output board.
[0030]
(3) Input / output board
The input / output board includes an analog input board 232, an analog output board 233, a
[0031]
Next, the flow of input / output signals will be described.
[0032]
First, the flow of input / output signals between the three control modules (triple control devices) and the input / output board at the base will be described. As shown in FIG. 3, in the A system (the same applies to the B system), the input signals from the analog input board (AI) 232 and the digital input board (DI) 234 are broadcast to control modules (GCU-1, -GCU). 2, -3) is transmitted to 220. On the other hand, among the output signals of the control modules (GCU-1, -2, -3) 220, the analog output value (digital value for analog output) is transmitted to the designated analog output board (AO) 233. The input signal is a broadcast communication, but the output signal is a communication specifying a destination address. In the analog output board (AO) 233, since three analog output values from each control module are prepared, these are selected according to a predetermined decision rule (voting rule). The voting rules are as shown in Table 1.
[0033]
[Table 1]
[0034]
In the case of an analog value, an intermediate value is used when three data are received, and a value on the fail safe side is used when two data are received. In the case of a digital value, a value based on majority decision is adopted when three data are received, and a value on the fail safe side is adopted when two data are received. In any case, the data is used when one data is received, and the previous value is used when there is no received data. However, when one or less data is received, the output according to this determination rule is as shown in Table 1. However, in the reception check, it is determined that the data reception is abnormal, and as a result, the output may not be performed.
[0035]
Next, the flow of the input signal by the duplex communication will be described. As shown in FIG. 4, the states and values of the input / output devices are input to the input / output boards of the A-system and the B-system, for example, the analog input board (AI) 232 via the input interface board. Is transmitted to the VME
[0036]
[Table 2]
[0037]
In Table 2, normal / abnormal is based on the result of the reception check and the self-diagnosis. Although the details will be described later, the reception check result indicates whether the input signal has been correctly received, and the self-diagnosis result indicates whether each of the boards from the input / output board to the VME
[0038]
Next, a flow of an output signal by the duplex communication will be described. As shown in FIG. 5, the same output signal is passed from the
[0039]
[Table 3]
[0040]
As can be seen from Table 3, the input signal of the normal communication system among the input signals of the A system and the B system is adopted, but when both are normal, the A system has priority.
[0041]
The reception check is performed by the optical signal conversion boards at the coupling part and the base part sandwiching the communication path, and time monitoring, that is, monitoring whether data of input / output signals are received within a predetermined time from each other and redundancy checking are performed. is there. The time monitoring will be described together with the details of the self-diagnosis. A known CRC check is used for the redundancy check. Checksum checks are also used.
[0042]
Next, details of self-diagnosis, time monitoring, and self-calibration will be described.
[0043]
VME bus communication board (CPU operation check)
As shown in FIG. 6, the VME
[0044]
I / O board (CPU operation check)
As shown in FIG. 7, a
[0045]
Analog input board
As shown in FIG. 8, the analog input board 232 is provided with an A / D converter (ADC) 2321. The A /
[0046]
Analog output board
As shown in FIG. 9, a plurality of D /
[0047]
Digital input board
As shown in FIG. 10, the
[0048]
Digital output board
As shown in FIG. 11, the
[0049]
7 to 11, the abnormal status of each input / output board is once passed to the
[0050]
VME bus communication board (Reception time monitoring)
As shown in FIG. 12, the VME
[0051]
Optical signal conversion board (Reception time monitoring)
As shown in FIG. 13, the optical
[0052]
Digital output board (Reception time monitoring)
As shown in FIG. 14, the transmission
[0053]
Analog input board (analog input self-calibration)
As described above with reference to FIG. 8, the A /
[0054]
Analog output board (analog output self-calibration)
Similar to the self-calibration of the analog input board, a polygonal line approximation using data at a plurality of points is used. For this purpose, in the analog output board 233 shown in FIG. 9, the digital value is output from the minimum value to the maximum value in increments of the minimum resolution and output to the D /
[0055]
Next, single / multiple selection will be described.
[0056]
15 to 18 show various forms of single / multiple selection. First, the one in FIG. Pieces Of control modules (GCU-1, GCU-2, GCU-3) and a single control module (DAU). The analog output board 233 and the
[0057]
In FIG. 16, the output signal from a single control module (DAU) is not used, and instead, one of the output signals from three control modules (GCU-1, GCU-2, GCU-3) is used. Is used for single system output. Therefore, the reception memory for a single control module (DAU) is not used, and one of the extraction sides of the
[0058]
In FIG. 17, only output signals from a single control module (DAU) are used. Therefore, the memory for triple output (the shaded portion) is not used. The single / multiple selection switch 322 is fixed. The single output from the control module (DAU) is output to the analog output interface board (AO) 242 and the digital output interface board (DO) 244 as they are. A status including an input signal and the like is transmitted from the
[0059]
The one shown in FIG. 18 uses two single system outputs. A single control module (DAU, GCU) is provided for each, and the
[0060]
15 to 18 can be arbitrarily selected. In this way, multiplexing can be set variously in consideration of the importance of input and output.
[0061]
【The invention's effect】
The present invention exhibits the following excellent effects.
[0062]
(1) Since only two communication paths are required for the multiplexed control system, the cost of the communication path can be reduced.
[0063]
(2) Since the input signal is selected on the control panel side using the results of the reception check and the self-diagnosis, fault-tolerance can be ensured.
[0064]
(3) Since the output signal is selected on the device side using the result of the reception check or the self-diagnosis, the fault tolerant property can be ensured.
[0065]
(4) The self-diagnosis of the CPU and the input / output elements is performed on each of the input / output boards, so that the abnormality can be accurately detected and the reliability of the input / output signal selected based on the self-diagnosis result can be improved. Can be.
[0066]
(5) Since the self-calibration and self-diagnosis of the analog input are performed based on a plurality of reference levels, a precise measured value is obtained and the measured value is highly reliable.
[0067]
(6) Since the reception check is performed by monitoring the reception time and checking the data redundancy, the reliability of communication can be improved.
[0068]
(7) Since selection can be made between single and multiple, arbitrary multiplexing according to the importance of input / output signals becomes possible.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a gas turbine power plant showing one embodiment of the present invention.
FIG. 2 is a basic configuration diagram of a flexible high-speed multiplexing remote input / output system in the plant of FIG.
FIG. 3 is a diagram showing a flow of input / output signals between a triple control device of the present invention and a base.
FIG. 4 is a diagram showing a flow of an input signal by the duplex communication of the present invention.
FIG. 5 is a diagram showing a flow of an output signal by the duplex communication of the present invention.
FIG. 6 is a circuit configuration diagram for confirming a CPU operation in the VME bus communication board of the present invention.
FIG. 7 is a circuit configuration diagram for checking CPU operation on each input / output board of the present invention.
FIG. 8 is a circuit configuration diagram for A / D conversion input of a reference level in the analog input board of the present invention.
FIG. 9 is a circuit configuration diagram for a loopback test on the analog output board of the present invention.
FIG. 10 is a circuit configuration diagram for inputting a forced state value in the digital input board of the present invention.
FIG. 11 is a circuit configuration diagram for a loopback test on the digital output board of the present invention.
FIG. 12 is a circuit configuration diagram for monitoring reception time in the VME bus communication board of the present invention.
FIG. 13 is a circuit configuration diagram for monitoring a reception time in the optical signal conversion board of the present invention.
FIG. 14 is a circuit configuration diagram for monitoring reception time in the digital output board of the present invention.
FIG. 15 is a diagram showing the flow of input / output signals according to one mode of single / multiple selection of the present invention.
FIG. 16 is a diagram illustrating the flow of input / output signals according to one mode of single / multiple selection of the present invention.
FIG. 17 is a diagram showing the flow of input / output signals according to one mode of single / multiple selection of the present invention.
FIG. 18 is a diagram showing the flow of input / output signals according to one mode of single / multiple selection of the present invention.
[Explanation of symbols]
110 Equipment side (plant system)
120 Control panel side (control system)
140 communication channel
210 Joint
220 control module
230 bases
240 interface
Claims (9)
入力のための入力バッファとを備えたデジタル入力基板及びCPUと二値制御出
力のための出力レジスタとを備えたデジタル出力基板を有し、各基板毎にCPUの定期的動作確認並びに、基準レベルのA/D変換入力、D/A変換器出力のA/D変換読み取り、強制状態値の入力又は出力レジスタの出力読み取りによる自己診断を行い、これらの自己診断結果を上記インターフェース部及び制御モジュールに伝えることを特徴とする請求項1〜4いずれか記載のフレキシブル高速多重化リモート入出力システム。The base unit includes an analog input board including a CPU and an A / D converter, an analog output board including a CPU and a D / A converter, and an input buffer for inputting a binary state. It has a digital input board and a digital output board equipped with a CPU and an output register for binary control output. For each board, periodically check the operation of the CPU, and perform A / D conversion input of a reference level, D / A The self-diagnosis is performed by A / D conversion reading of a converter output, input of a forced state value or reading of an output register, and the self-diagnosis result is transmitted to the interface unit and the control module. 4. The flexible high-speed multiplexing remote input / output system according to any one of 4 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27360696A JP3588936B2 (en) | 1996-10-16 | 1996-10-16 | Flexible high-speed multiplexed remote input / output system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27360696A JP3588936B2 (en) | 1996-10-16 | 1996-10-16 | Flexible high-speed multiplexed remote input / output system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10124408A JPH10124408A (en) | 1998-05-15 |
JP3588936B2 true JP3588936B2 (en) | 2004-11-17 |
Family
ID=17530105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27360696A Expired - Fee Related JP3588936B2 (en) | 1996-10-16 | 1996-10-16 | Flexible high-speed multiplexed remote input / output system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588936B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3538046B2 (en) * | 1998-12-11 | 2004-06-14 | Nec液晶テクノロジー株式会社 | Portable terminal device |
US7292896B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
US7292897B2 (en) | 2000-04-28 | 2007-11-06 | Hitachi, Ltd. | Multiplexing control system and multiplexing method therefor |
JP3858696B2 (en) * | 2000-04-28 | 2006-12-20 | 株式会社日立製作所 | Multiplexing control system and multiplexing method thereof |
JP2002082714A (en) | 2000-09-08 | 2002-03-22 | Tokyo Electron Ltd | Self-diagnosing circuit for input/output circuit system |
US6839613B2 (en) * | 2001-07-17 | 2005-01-04 | General Electric Company | Remote tuning for gas turbines |
JP5339071B2 (en) * | 2009-04-02 | 2013-11-13 | 横河電機株式会社 | Control device and communication management method |
JP5443915B2 (en) * | 2009-09-16 | 2014-03-19 | グローリー株式会社 | Paper sheet counting apparatus and paper sheet counting method |
JP2011123827A (en) * | 2009-12-14 | 2011-06-23 | Toshiba Corp | Monitoring control system and method |
US20150045936A1 (en) * | 2013-08-08 | 2015-02-12 | General Electric Company | System and method for modular controller assembly supporting redundant configurations |
-
1996
- 1996-10-16 JP JP27360696A patent/JP3588936B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10124408A (en) | 1998-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0843260B1 (en) | Automatic shelf-address assignment for shelves containing disk drives and error detection method and apparatus | |
US6466539B1 (en) | Bus system | |
US7917675B2 (en) | Method and apparatus for interconnecting modules | |
JP3588936B2 (en) | Flexible high-speed multiplexed remote input / output system | |
WO1990007827A1 (en) | Distributed switching architecture for communication module redundancy | |
US8304930B2 (en) | Fieldbus system with shared redundancy system | |
EP0194673B1 (en) | Multiplex transmission system | |
US4995042A (en) | Switching exchange | |
US20030101384A1 (en) | Data bus arrangement and control method for efficiently compensating for faulty signal lines | |
JP2500743B2 (en) | Digital cross connect device | |
KR100240959B1 (en) | Input output mutiplex programmable logic controller system | |
US7170908B2 (en) | System and method of selecting sources for a network element having redundant sources | |
US6006341A (en) | Bus arrangement related to a magazine | |
KR101077678B1 (en) | Plant multiplexing control system using serial communication | |
KR100277137B1 (en) | Electrical and data communication device | |
JPH0211041A (en) | Trouble diagnostic device for loop-shaped data transmission system using optical fiber | |
JP4714005B2 (en) | Digital type protective relay | |
KR20000040686A (en) | Dual system of lan line | |
JPH04305748A (en) | Highly reliable bus | |
JPH11338594A (en) | Defective contact detecting circuit | |
KR100279714B1 (en) | Clock generator device | |
JP3678265B2 (en) | Crossbar switch device and diagnostic method thereof | |
JPS6041845A (en) | Line connecting system | |
KR100569146B1 (en) | An optical communication multiplex diagnosis system | |
CN115542848A (en) | Terminal block unit for input/output device of modular process control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |