JP3542704B2 - 半導体メモリ素子 - Google Patents
半導体メモリ素子 Download PDFInfo
- Publication number
- JP3542704B2 JP3542704B2 JP29235497A JP29235497A JP3542704B2 JP 3542704 B2 JP3542704 B2 JP 3542704B2 JP 29235497 A JP29235497 A JP 29235497A JP 29235497 A JP29235497 A JP 29235497A JP 3542704 B2 JP3542704 B2 JP 3542704B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide
- upper electrode
- insulating film
- tantalum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims description 133
- 239000010409 thin film Substances 0.000 claims description 124
- 230000004888 barrier function Effects 0.000 claims description 87
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 53
- 239000003990 capacitor Substances 0.000 claims description 53
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 239000010955 niobium Substances 0.000 claims description 36
- 229910052726 zirconium Inorganic materials 0.000 claims description 36
- 229910052715 tantalum Inorganic materials 0.000 claims description 35
- 229910052758 niobium Inorganic materials 0.000 claims description 34
- 229910052735 hafnium Inorganic materials 0.000 claims description 33
- 229910052750 molybdenum Inorganic materials 0.000 claims description 33
- 229910052721 tungsten Inorganic materials 0.000 claims description 33
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 27
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 27
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 27
- 239000011733 molybdenum Substances 0.000 claims description 27
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 27
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 27
- 239000010937 tungsten Substances 0.000 claims description 27
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 24
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 23
- 229910001882 dioxygen Inorganic materials 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- -1 tungsten nitride Chemical class 0.000 claims 3
- 239000010410 layer Substances 0.000 description 85
- 239000011229 interlayer Substances 0.000 description 60
- 229910004200 TaSiN Inorganic materials 0.000 description 43
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 230000015654 memory Effects 0.000 description 35
- 238000000034 method Methods 0.000 description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 18
- 239000012535 impurity Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 10
- 238000011156 evaluation Methods 0.000 description 10
- 238000010304 firing Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000005616 pyroelectricity Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、高誘電体薄膜あるいは強誘電体薄膜を利用した半導体メモリ素子に関する。
【０００２】
【従来の技術】
近年、ＤＲＡＭ(ダイナミック・ランダム・アクセス・メモリ)等の半導体メモリ素子の高密度化および高集積化による記憶容量の増大に伴い、シリコン酸化膜に比べて高い誘電率を有する高誘電体薄膜材料を利用した半導体メモリが研究されている。高誘電体材料としてはＳＴＯ(ＳrＴiＯ3；チタン酸ストロンチウム)やＢＳＴ((Ｂa,Ｓr)ＴiＯ3；チタン酸バリウム,チタン酸ストロンチウム)やタンタル酸化膜(Ｔa2Ｏ5)等があり、高集積ＤＲＡＭ等への応用が検討されている。
【０００３】
一方、焦電性,圧電性,電気光学効果等の多くの機能を有する強誘電体材料は、赤外線センサ,圧電フィルタ,光変調素子といった広範囲なデバイス開発に応用されている。中でも、自発分極という特異な電気特性を利用した不揮発性メモリ素子(強誘電体メモリ素子)は、その高速書き込み/読み出し、低電圧動作等の特徴から、従来の不揮発性メモリのみならず、ＳＲＡＭ(スタティックＲＡＭ)やＤＲＡＭ等の殆どのメモリに置き換わる可能性を秘めており、現在多くの研究が進められている。
【０００４】
強誘電体材料としては、ＰＺＴ(Ｐb(Ｚr,Ｔi)Ｏ3；ジルコン酸鉛,チタン酸鉛)を初めとするペロブスカイト型酸化物に属するものが主流であったが、近年ＳrＢi2Ｔa2Ｏ9等のビスマス層状構造化合物材料が、その分極反転の繰り返し耐性から注目を集めており、強誘電体メモリ素子への実用化が検討されている。
【０００５】
【発明が解決しようとする課題】
一般に、上述の酸化物薄膜材料をキャパシタ絶縁層として用いる半導体メモリ素子では、上部電極形成後に、各半導体メモリ素子間の電気的絶縁を主目的とするＢＰＳＧ(boro-phospho silicate glass)等の層間絶縁膜で被覆される。ところが、その場合に、反応性副生成物として発生する水素ガスが酸化物薄膜界面に還元作用を及ぼして上記上部電極と酸化物薄膜との密着性を低下させるために、上部電極と酸化物薄膜とに剥離が生ずるという問題がある。また、上記水素ガスの影響で、キャパシタの誘電率が低下したり、強誘電体薄膜の場合にはその特性の劣化が起こるという問題がある。このことが、上述の酸化物薄膜材料をキャパシタ絶縁膜とする半導体メモリ素子を用いたデバイスの実用化に対する大きな弊害となっている。
【０００６】
また、ＭＯＳ(金属酸化膜半導体)トランジスタをスイッチング素子として用いる半導体メモリ素子では、その製造工程で発生するシリコン単結晶基板中の格子欠陥がＭＯＳトランジスタの特性を劣化させる。そのために、最終工程における水素混合窒素ガス(フォーミングガス)中での熱処理によるＭＯＳ特性の修復が必要である。ところが、その場合の水素濃度は、上述の層間絶縁膜形成時に発生する水素よりも高濃度で、キャパシタに与える影響も非常に大きい。
【０００７】
上述の問題を解決するために、以下のような提案がなされている。先ず、特開平７−１１１３１８号公報に記載された強誘電体メモリでは、Ａl,ＳiもしくはＴiの窒化物の薄膜でキャパシタ上部を被覆して保護膜としている。ところが、上記保護膜は、強誘電体としてＳrＢi2Ｔa2Ｏ9を用いた場合には、ＳrＢi2Ｔa2Ｏ9の結晶化を図るための焼成温度で結晶化してしまう。そして、結晶化した保護膜では、粒界等がパスとなるために十分な水素ガス遮蔽性を得ることが難しいという問題がある。このことは、ＴiＮ膜のような結晶の保護膜を用いた場合も同様に起こる。
【０００８】
また、特開平７−２７３２９７号公報に記載された強誘電体メモリでは、強誘電体薄膜の内部に吸着した水分と反応する金属酸化物層を第１の保護膜とし、層間絶縁膜を形成する過程において発生する水素ガスと反応する強誘電体層を第２の保護膜として用いている。ところが、第１の保護膜である金属酸化物のような絶縁物をキャパシタ上部の保護膜として用いる場合には、上部電極の取り出し口の開口が必要であり、保護膜としての十分な効果が期待できない。あるいは、導電性がないために何らかの構造的な工夫が必要であり、成膜や加工の工夫も複雑になるという問題がある。
【０００９】
さらに、上記第２の保護膜のように、保護膜自身が強誘電性を持つと、数種の電極や金属配線が上記保護膜を挟んで存在するような構造のメモリ素子の場合には、メモリ素子の動作に支障を来すこともある。そのために、保護膜を非晶質化あるいは部分非晶質化する等、強誘電性の発現を抑制する必要があり、製造工程が複雑になるという問題もある。
【００１０】
何れにしても、上記各保護膜は、上部電極を構成する材料としては課題を残したままである。
【００１１】
また、Ｔa2Ｏ5等の酸化物高誘電体をＤＲＡＭ等のキャパシタ絶縁膜として用いる場合、一般にはＴiＮ膜を上部電極として用いるが、その場合、層間絶縁膜形成後のアニール時にキャパシタ絶縁膜の酸素が上記上部電極へ抜け、リーク電流が増大するという問題がある。
【００１２】
そこで、この発明の目的は、誘電性薄膜の誘電率,残留分極値,リーク電流密度および絶縁耐圧等の特性劣化が極めて少なく、安定性の高い半導体メモリ素子を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明の半導体メモリ素子は、下部電極,酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜,上部電極を含むキャパシタと、上記キャパシタ上に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するバリア層を備えると共に、上記バリア層は、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されていることを特徴としている。
【００１４】
上記構成によれば、バリア層の形成後に層間絶縁膜の形成やＭＯＳ特性修復が行われ、その場合に発生する水素ガスや使用される水素ガスが酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入しようとする。ところが、この水素ガスは上記バリア層によって遮断される。こうして、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用が防止され、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化が回避されるのである。
【００１５】
さらに、上記バリア層は、上記酸化物誘電体薄膜を結晶化させるための焼成温度で結晶化されることがなくアモルファス状態を保ち、効果的に上記水素ガスの遮断効果を発揮する。さらに、上記バリア層は、導電性を有しているので電極取り出し口の開口を設ける必要がない。したがって、上記酸化物誘電体薄膜を十分保護しつつ引き出し用の配線との良好なコンタクトが取られる。
【００１７】
さらに、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層が、容易に形成される。
【００２０】
また、請求項２に係る発明の半導体メモリ素子は、順次積層された下部電極および酸化物高誘電体薄膜と、上記酸化物高誘電体薄膜上に、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有する上部電極を備えると共に、上記上部電極は、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されていることを特徴としている。
【００２１】
上記構成によれば、上記酸化物高誘電体薄膜の形成後に、この酸化物高誘電体薄膜を安定化させるために焼成が行われる。その場合に、上記酸化物高誘電体薄膜上に形成された上部電極の酸素ガス遮断性によって、上記酸化物高誘電体薄膜から酸素ガスが抜けることが防止される。こうして、上記酸素ガスの抜けによる酸化物高誘電体薄膜のリーク電流特性の劣化が回避される。
さらに、上記上部電極は、上記酸化物高誘電体薄膜の焼成温度で結晶化されることがなくアモルファス状態を保ち、上記酸素ガスの抜け防止を効果的に発揮する。
【００２３】
さらに、良好な導電性および酸素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有する上部電極が、容易に形成される。
【００２６】
また、請求項３に係る発明の半導体メモリ素子は、下部電極と、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜と、上部電極と、この上部電極に対して少なくとも導電性を有して高温域で安定なアモルファス構造を有するバリア層を有するキャパシタを備えると共に、上記バリア層は、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されていることを特徴としている。
【００２７】
上記構成によれば、バリア層の形成後に層間絶縁膜の形成やＭＯＳ特性修復が行われる際に発生する水素ガスや使用される水素ガスが、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入することが、上記バリア層によって遮断される。こうして、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用が防止され、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化が回避されるのである。
【００２９】
さらに、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層が、容易に形成される。
【００３２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
本実施の形態は、下部電極,酸化物強誘電体層および上部電極で成るキャパシタの上部に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を持つバリアメタル層を形成するものである。
図１は、本実施の形態の強誘電体メモリ素子における断面図である。この強誘電体メモリ素子は、次のような構成を有している。
【００３３】
すなわち、第１導電型シリコン基板１上に、ゲート酸化膜２,ソース領域としての第２導電型不純物拡散領域３およびドレン領域としての第２導電型不純物拡散領域４を有するＭＯＳ(ＣＭＯＳ(相補型ＭＯＳ)を構成する一方のＭＯＳであり他方のＭＯＳは省略)が形成されており、第１層間絶縁膜５で覆われている。尚、６は素子間分離酸化膜であり、７はポリシリコンワード線である。そして、第１層間絶縁膜５には、上記ＣＭＯＳとキャパシタ部とを接続するためのコンタクトプラグ８が形成されている。
【００３４】
上記第１層間絶縁膜５上におけるコンタクトプラグ８の位置には、順次Ｔi層１９,ＴiＮバリアメタル層９,Ｐt下部電極１０,酸化物強誘電体薄膜１１,Ｐt上部電極１２およびＴaＳiＮバリアメタル層１３が形成されて、上記キャパシタ部を構成している。そして更に、Ｔa2Ｏ5バリア絶縁膜１４および第２層間絶縁膜１５で覆われており、ＴaＳiＮバリアメタル層１３上におけるＴa2Ｏ5バリア絶縁膜１４および第２層間絶縁膜１５が開口されて、Ａlプレート線１６が形成されている。
【００３５】
さらに、全体が第３層間絶縁膜１７で覆われている。そして、第３層間絶縁膜１７におけるソース領域３上にはコンタクトホールが形成され、ソース領域３とコンタクトを取るためのＡlビット線１８が形成されている。
【００３６】
ここで、上記ＴaＳiＮバリアメタル層１３は、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有している。したがって、後に第２層間絶縁膜１５を形成する際に発生する水素ガスの酸化物強誘電体薄膜１１側への侵入が遮断される。こうして、上記水素ガスによる酸化物強誘電体薄膜１１の界面の還元や特性劣化が防止されるのである。さらに、上記導電性を有するために上部電極取り出し口の開口が不要であり、酸化物強誘電体薄膜１１を保護しつつ、後に形成されるプレート線と良好なコンタクトを図ることができるのである。
【００３７】
上記構成を有する強誘電体メモリ素子は、以下のような手順によって形成される。
先ず、図２(a)に示すように、第１導電型シリコン基板１上に素子分離のための素子間分離酸化膜６を形成した後、通常のＭＯＳＦＥＴ(ＭＯＳ電界効果トランジスタ)形成方法によって、ゲート酸化膜２,ソース領域３,ドレン領域４及びポリシリコンワード線７で成るＭＯＳを形成する。そして、ＢＰＳＧで成る第１層間絶縁膜５で覆った後、上記キャパシタ部がドレン領域４と接触する部分のみにホトリソグラフィ法とドライエッチング法を用いてコンタクトホールを穿ち、不純物拡散したポリシリコンを埋め込んでコンタクトプラグ８を形成する。そして、ＣＭＰ(Chemical Mechanical Polishing)法によって第１層間絶縁膜５およびコンタクトプラグ８の表面を平坦化する。
【００３８】
次に、図２(b)に示すように、スパッタ法によって順次膜厚３０００ÅのＴi層１９および膜厚２０００ÅのＴiＮバリアメタル層９を堆積した後、スパッタ法によってＰt薄膜を膜厚１０００Åで堆積してＰt下部電極１０を形成する。そして、このＰt下部電極１０上に、酸化物強誘電体薄膜１１としてＳrＢi2Ｔa2Ｏ9薄膜(以下、ＳＢＴ薄膜と略称する)を膜厚２０００Åで成膜する。尚、上記ＳＢＴ薄膜１１は、ややＢi過剰のＳr：Ｂi：Ｔa＝１：２.２：２になるように調製した前駆体溶液を３回に分けてスピン塗布し、乾燥した後に焼成して形成する。そうした後、スパッタ法によってＰt膜を膜厚１０００Åで成膜してＰt上部電極１２とし、さらにその上に、ＴaＳiＮバリアメタル層１３を１０００Åの膜厚で成膜する。尚、Ｔi層１９は、コンタクトプラグ８とのコンタクト抵抗の低減およびＰt下部電極１０との密着性を向上するための層である。
【００３９】
上記ＴaＳiＮバリアメタル層１３の成膜には反応性スパッタ法を用いる。この反応性スパッタリングは、ＡrとＮ2との混合ガスを用いたＲＦ(高周波)スパッタ装置で行う。このＲＦスパッタ装置は、ＴaとＳiとをターゲットとし、各ターゲットへの供給電力とＮ2ガス流量比とを変化させることによってＴa/Ｓi/Ｎの組成比を変えることができる。本実施の形態においては、Ｔaターゲットへの供給電力を３００Ｗとする一方、Ｓiターゲットへの供給電力を４００Ｗとし、混合ガス中におけるＮ2ガス流量比を１０％とし、成膜圧力を４.０ｍTorrとした。そして、上述の条件で成膜したＴaＳiＮ薄膜の組成はＴa0.80Ｓi0.20Ｎ0.59であることを、ＲＢＳ(Rutherford Backscattering Spectrometry)を用いた測定によって確認した。
【００４０】
その後、ホトリソグラフィ法とドライエッチング法を用いてＰt上部電極１２およびＴaＳiＮバリアメタル層１３を１.７μm角の大きさに加工し、ＳＢＴ薄膜(酸化物強誘電体薄膜)１１結晶化のための焼成を行う。さらに、ＳＢＴ薄膜１１,Ｐt下部電極１０,ＴiＮバリアメタル層９およびＴi層１９を、ホトリソグラフィ法とドライエッチング法とを用いて２.０μm角の大きさに加工して、図２(b)に示すような形状にする。尚、ドライエッチングにはＥＣＲ(電子サイクロトン共鳴)エッチャを用いる。
【００４１】
尚、上記ＳＢＴ薄膜１１結晶化のための焼成の際にＴaＳiＮバリアメタル層１３が結晶化することはなく、高温域で安定なアモルファス構造を維持している。したがって、結晶化した場合のように粒界がパスとなって水素ガスが十分遮蔽されないことはないのである。このことは、ＴaＳiＮのみを成膜し、同じ条件で焼成した試料のＸ線回折測定の結果が非晶質であることで確認している。
【００４２】
次に、図２(c)に示すように、スパッタ法によって膜厚３００ÅのＴa2Ｏ5バリア絶縁膜１４を堆積し、続いて、ＣＶＤ(化学蒸着)法を用いて膜厚２０００ÅのオゾンＴＥＯＳ(Ｓi(ＯＣ2Ｈ5)4))膜を形成して第２層間絶縁膜１５とする。その後、Ｔa2Ｏ5バリア絶縁膜１４および第２層間絶縁膜１５におけるＳＢＴ薄膜１１上の領域にホトリソグラフィ法とドライエッチング法で１.２μm角のコンタクトホールを形成する。
【００４３】
ここで、上述したように、第２層間絶縁(オゾンＴＥＯＳ)膜１５を形成する際に反応性複製生物として水素ガスが発生する。ところが、本実施の形態においては、Ｐt上部電極１２上に、水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するＴaＳiＮバリアメタル層１３を形成しているので、この水素ガスの酸化物強誘電体薄膜１１側への侵入が確実に遮断されるのである。
【００４４】
次に、図２(d)に示すように、膜厚４０００ÅでＡl電極を形成し、ホトリソグラフィ法とドライエッチング法を用いて加工してＡlプレート線１６とする。そうした後、常圧窒素雰囲気中において４００℃で３０分間の熱処理を行って電極界面を安定化させる。
【００４５】
次に、プラズマＣＶＤ法を用いて膜厚５０００ÅでプラズマＴＥＯＳ膜を形成して第３層間絶縁膜１７とする。そして、ホトリソグラフィ法とドライエッチング法によってソース領域３へのコンタクトホールを形成し、公知のＡl配線技術を用いてソース領域３とコンタクトを取るためのＡlビット線１８を形成する。こうして、図１に示す強誘電体メモリ素子が形成される。
【００４６】
以後、詳述はしないが、上記強誘電体メモリ素子の製造工程でシリコン単結晶基板中に発生する格子欠陥によるＭＯＳトランジスタの特性劣化を修復するために、水素混合窒素ガス(フォーミングガス)中で熱処理を行う。その場合に使用されるフォーミングガスの水素濃度は、上述の第２層間絶縁膜１５形成時に発生する水素よりも高濃度ではあるが、Ｐt上部電極１２上に形成されたＴaＳiＮバリアメタル層１３によって、フォーミングガス中の水素ガスの酸化物強誘電体薄膜１１側への侵入が遮断される。
【００４７】
このようにして形成された強誘電体メモリ素子の強誘電特性を、ソーヤ・タワーブリッジ回路を用いて測定した。図３は、印加電圧３Ｖ時の外部電界−分極ヒステリシスループを示す。図より、残留分極Ｐrは８.５μＣ/cm2であり、抗電界Ｅcは４０kＶ/cmであり、強誘電体キャパシタとして十分な強誘電特性を有していることが確認された。また、上記強誘電体メモリ素子のリーク電流密度を電流−電圧測定方法によって測定した。その結果、印加電圧３Ｖにおけるリーク電流は５×１０-8Ａ/cm2であり、印加電圧１０Ｖでも絶縁破壊が起こっていないことから、強誘電体キャパシタとして十分なリーク電流特性を有していることが確認された。
【００４８】
次に、本実施の形態における強誘電体メモリ素子と、従来の強誘電体メモリ素子(以下、比較サンプルと言う)との比較結果について述べる。図４は、上記比較サンプルの断面図である。
【００４９】
第１導電型シリコン基板２１,ゲート酸化膜２２,ソース領域(第２導電型不純物拡散領域)２３,ドレン領域(第２導電型不純物拡散領域)２４,第１層間絶縁膜２５,素子間分離酸化膜２６,ポリシリコンワード線２７,コンタクトプラグ２８,Ｔi層３８,ＴiＮバリアメタル層２９,Ｐt下部電極３０,酸化物強誘電体薄膜３１,Ｐt上部電極３２,Ｔa2Ｏ5バリア絶縁膜３３,第２層間絶縁膜３４,第３層間絶縁膜３９およびＡlビット線４０は、図１に示す強誘電体メモリ素子における第１導電型シリコン基板１,ゲート酸化膜２,ソース領域(第２導電型不純物拡散領域)３,ドレン領域(第２導電型不純物拡散領域)４,第１層間絶縁膜５,素子間分離酸化膜６,ポリシリコンワード線７,コンタクトプラグ８,Ｔi層１９,ＴiＮバリアメタル層９,Ｐt下部電極１０,酸化物強誘電体薄膜１１,Ｐt上部電極１２,Ｔa2Ｏ5バリア絶縁膜１４,第２層間絶縁膜１５,第３層間絶縁膜１７およびＡlビット線１８と同じ構成を有している。
【００５０】
さらに、本比較サンプルにおいては、上記Ｐt上部電極３２上に形成された上記Ｔa2Ｏ5バリア絶縁膜３３および上記第２層間絶縁膜３４が開口されて、Ｔi密着層３５,ＴiＮバリアメタル層３６及びＡlプレート線３７が形成されている。ここで、上記ＴiＮバリアメタル層３６は水素ガス遮蔽層である。また、Ｔi密着層３５は、第２層用絶縁膜３４とＴiＮバリアメタル層３６との密着層である。
【００５１】
上記比較サンプルは、次のような手順によって形成される。
すなわち、本実施の形態における強誘電体メモリ素子の作成手順と同じ手順によって、図５(a)及び図５(b)に示すように、第１導電型シリコン基板２１上に、ゲート酸化膜２２,ソース領域２３,ドレン領域２４,第１層間絶縁膜２５,素子間分離酸化膜２６,ポリシリコンワード線２７,コンタクトプラグ２８,ＴiＮバリアメタル層２９,Ｐt下部電極３０,酸化物強誘電体薄膜(ＳＢＴ薄膜)３１,Ｐt上部電極３２が形成される。そして、Ｐt上部電極３２が１.７μm角の大きさに加工され、ＳＢＴ薄膜３１が焼成され、ＳＢＴ薄膜３１,Ｐt下部電極３０,ＴiＮバリアメタル層２９およびＴi層３８が２.０μm角の大きさに加工される。
【００５２】
次に、その上に続けて、本実施の形態における強誘電体メモリ素子の作成手順と同じ手順によって、図５(c)に示すように、Ｔa2Ｏ5バリア絶縁膜３３および第２層間絶縁膜３４が形成されてＳＢＴ薄膜３１上の領域に１.２μm角のコンタクトホールが形成される。
【００５３】
次に、図５(d)に示すように、Ｔiを膜厚１００Åで成膜してＴi密着層３５とする。さらにＴiＮを膜厚５００Åで成膜してＴiＮバリアメタル層３６とする。その後、膜厚４０００ÅでＡl電極を形成し、これらをホトリソグラフィ法とドライエッチング法を用いて加工してＡlプレート線３７とする。そうした後、常圧窒素雰囲気中において４００℃で３０分間の熱処理を行って電極界面を安定化させる。
【００５４】
次に、その上に続けて、本実施の形態における強誘電体メモリ素子の作成手順と同じ手順によって、第３層間絶縁膜３９およびＡlビット線４０を形成し、図４に示す比較サンプルが形成される。
【００５５】
このようにして形成された比較サンプルの強誘電特性を、ソーヤ・タワーブリッジ回路を用いて測定した。図６は、印加電圧３Ｖ時の外部電界−分極ヒステリシスループを示す。図より、残留分極Ｐrは５.０μＣ/cm2であり、抗電界Ｅcは６０kＶ/cmであり、図３に示す本実施の形態における強誘電体メモリ素子のヒステリシスループに比較して、残留分極Ｐrは小さくなる一方抗電界Ｅcは大きくなって、ヒステリシスループがなだらかになっていることが分かる。
【００５６】
このように、上記外部電界−分極ヒステリシスループがなだらかであると言うことは、保持されている情報が「０」であるのか「１」であるのかを容易に且つ正確に判定できない場合が生ずることを意味するのである。これは、上記比較サンプルの水素ガス遮蔽層が柱状結晶であるＴiＮバリアメタル層３６で構成されているために、粒界等がパスとなって十分な水素ガス遮蔽効果が得られず、ＳＢＴ薄膜(酸化物強誘電体薄膜)１１の分圧特性に劣化が生じたためである。
【００５７】
また、上記比較サンプルのリーク電流密度を電流−電圧測定方法によって測定した。その結果、印加電圧３Ｖにおけるリーク電流は３×１０-5Ａ/cm2であり、印加電圧３Ｖ付近で絶縁破壊が起こっており、キャパシタへの適用に必要な特性が損なわれていることが確認された。これは、ＴiＮバリアメタル層３６によって十分な水素ガス遮蔽効果が得られず、強誘電体キャパシタのリーク電流特性も劣化していることを意味する。
【００５８】
これに対して、本実施の形態における強誘電体メモリ素子においては、水素ガス遮蔽層を、導電性および水素ガス遮断性を有するＴaＳiＮバリアメタル層１３で構成している。そして、このＴaＳiＮバリアメタル層１３は、ＳＢＴ薄膜１１結晶化のための焼成の際にも結晶化することはなく高温域で安定なアモルファス構造を維持している。したがって、後に第２層間絶縁膜１５を形成する際に発生する水素ガスを確実に遮断できるのである。さらに、ＴaＳiＮバリアメタル層１３は、導電性を有しているので電極取り出し口の開口が不要であり、ＳＴＢ薄膜１１を十分保護しつつＡlプレート線１６と良好なコンタクトを取ることができる。
【００５９】
すなわち、本実施の形態によれば、上記第２層間絶縁膜１５を形成する際に発生する水素ガスによってＳＴＢ薄膜１１の特性が劣化することを防止できる。その結果、急峻な外部電界−分極ヒステリシスループを維持でき、保持されている情報「０」,「１」の判定を容易に且つ正確にできる良好なメモリ素子を得ることができるのである。
【００６０】
尚、上記実施の形態においては、ＴaＳiＮバリアメタル層１３の形成にはスパッタ法を用いているが、ＣＶＤ法等の他の方法を用いても一向に構わない。
また、上記実施の形態においては、水素ガスのバリアメタル層としてＴaＳiＮバリアメタル層１３を用いているが、この発明は、これに限定されるものではない。例えば、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れか一つとＳiとの窒化物、または、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れかの組わせとＳiとの窒化物であっても、水素ガスの拡散透過を防止でき、ＴaＳiＮとほぼ同様の効果が期待できる。
【００６１】
また、上記実施の形態においては、上記ＴaＳiＮバリアメタル層１３の組成がＴa0.80Ｓi0.20Ｎ0.59である場合を例に説明しているが、上記水素ガスバリアメタルをＭxＳi1-xＮyと表した場合の各ｘ,ｙを種々変えて試験をした結果、０.７５≦ｘ≦０.９５、０＜ｙ≦１.３であれば、水素ガス遮断効果が得られることが確認された。但し、Ｍは、Ｚr,Ｎb,Ｍo,Ｈf,ＴaおよびＷのうちの何れかである。
【００６２】
また、上記実施の形態では、上記酸化物強誘電体薄膜の材料としてＳＢＴ薄膜を用いている。しかしながら、この発明はこれに限定されるものではなく、上記ＰＺＴ(Ｐb(Ｚr,Ｔi)Ｏ3)やＳrＢi2Ｎb2Ｏ9，ＳrＢi2(Ｔa,Ｎb)2Ｏ9，Ｂi4Ｔi3Ｏ12，ＳrＢi4Ｔi4Ｏ15，ＳrＢi4(Ｔi,Ｚr)4Ｏ15,ＣaＢi2Ｔa2Ｏ9，ＢaＢi2Ｔa2Ｏ9，ＢaＢi2Ｎb2Ｏ9，ＰbＢi2Ｔa2Ｏ9等の材料でも適用可能である。
【００６３】
また、上記実施の形態においては、酸化物強誘電体薄膜に対する水素ガスの遮断効果を例に説明しているが、酸化物高誘電体薄膜に対しても水素ガスの遮断効果が得られ、水素ガスの侵入に起因する上部電極と酸化物高誘電体薄膜との剥離や酸化物高誘電体キャパシタの特性劣化を防止できるのである。
【００６４】
＜第２実施の形態＞
本実施の形態は、酸化物高誘電体層上に、導電性および酸素ガス遮断性を有して、且つ、高温域で安定なアモルファス構造を呈する上部電極を形成するものである。
図７は、本実施の形態の高誘電体メモリ素子における断面図である。この高誘電体メモリ素子は、次のような構成を有している。
【００６５】
すなわち、第１導電型シリコン基板４１上に、ゲート酸化膜４２,ソース領域としての第２導電型不純物拡散領域４３およびドレン領域としての第２導電型不純物拡散領域４４を有するＭＯＳが形成されており、第１層間絶縁膜４５で覆われている。尚、４６は素子間分離酸化膜であり、４７はポリシリコンワード線である。そして、第１層間絶縁膜４５には、上記ＣＭＯＳとキャパシタ部とを接続するためのコンタクトプラグ４８が形成されている。
【００６６】
上記第１層間絶縁膜４５上におけるコンタクトプラグ４８の位置には、ＴiＮバリアメタル層４９,Ｐt下部電極５０,酸化物高誘電体薄膜５１,ＴaＳiＮ上部電極５２が順次形成されて、上記キャパシタ部を構成している。そして更に、第２層間絶縁膜５３で覆われており、ＴaＳiＮ上部電極５２上における第２層間絶縁膜５３が開口されて、Ａlプレート線５４が形成されている。
【００６７】
さらに、全体が第３層間絶縁膜５５で覆われている。そして、第３層間絶縁膜５５におけるソース領域４３上にはコンタクトホールが形成され、ソース領域４３とコンタクトを取るためのＡlビット線５６が形成されている。
【００６８】
ここで、上記ＴaＳiＮ上部電極５２は、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有している。したがって、酸化物高誘電体薄膜５１の焼成時に、酸化物高誘電体薄膜５１から上部電極側へ抜けようとする酸素が遮断される。こうして、リーク電流特性の良好な高誘電体メモリ素子を得ることができるのである。
【００６９】
以下、上記ＴaＳiＮ上部電極５２による酸化物高誘電体薄膜５１のリーク電流特性劣化防止効果について、より簡単なモデル素子(以下、リーク電流特性評価用素子と言う)を例に具体的に説明する。
【００７０】
図８(d)は、上記リーク電流特性評価用素子の断面図である。このリーク電流特性評価用素子は、４×１０7個のアレイを有して一度に多数の評価結果が得られるようになっており、以下のような構成を有している。
【００７１】
すなわち、Ｎ型シリコン基板６１上に、Ｎ＋型不純物拡散層６２(図７におけるＭＯＳを想定)および第１層間絶縁膜６３が形成されている。そして、第１層間絶縁膜６３には、Ｎ＋型不純物拡散層６２とキャパシタ部とを接続するためのポリシリコンプラグ６４が形成され、このポリシリコンプラグ６４の第１層間絶縁膜６３から突出している箇所にはサイドウォール６５が形成されている。
【００７２】
上記ポリシリコンプラグ６４およびサイドウォール６５を含む所定領域には、上記酸化物高誘電体薄膜としてのキャパシタ絶縁膜６６およびＴaＳiＮ上部電極６７が形成されて、上記キャパシタ部を構成している。さらに、全体が第２層間絶縁膜６８で覆われている。そして、第２層間絶縁膜６８におけるＴaＳiＮ上部電極６７上にはコンタクトホールが形成され、ＴaＳiＮ上部電極６７とコンタクトを取るためのＡl引き上げ電極６９が形成されている。
【００７３】
上記構成を有するリーク電流特性評価用素子は、以下のような手順によって形成される。
先ず、図８(a)に示すように、Ｎ型シリコン基板６１の全面にＮ＋型不純物拡散層６２を形成した後、ＢＰＳＧで成る第１層間絶縁膜６３で覆う。その後、第１層間絶縁膜６３上における所定の位置に、ホトリソグラフィ法とドライエッチング法を用いて０.１８μm径のコンタクトホールを穿ち、不純物拡散したポリシリコンを埋め込んでポリシリコンプラグ６４を形成する。そして、ホトリソグラフィ法とドライエッチング法を用いて、ポリシリコンプラグ６４の上部に第１層間絶縁膜６３上に突出した０.５５μm×０.３μmの矩形の領域を形成する。
【００７４】
次に、図８(b)に示すように、ＣＶＤ法を用いて膜厚１０００ÅのＮＳＧ(non-doped silicate glass)を成膜し、エッチバックを行ってサイドウォール６５を形成する。その後、アンモニア中においてＲＴＡ(Rapid Thermal Annealing)によって表面窒化処理を行い、膜厚１２０ÅのＴa2Ｏ2薄膜をＣＶＤ法を用いて成膜してキャパシタ絶縁膜６６とする。そして、Ｔa2Ｏ2薄膜(キャパシタ絶縁膜)６６を安定化させるため、酸素雰囲気中で５００℃〜７００℃,３０分間の焼成を行う。そうした後に、図８(c)に示すように、膜厚１０００ÅでＴaＳiＮ薄膜を形成してＴaＳiＮ上部電極６７とする。
【００７５】
尚、上記キャパシタ絶縁膜６６を安定化させるための焼成の際にＴaＳiＮ上部電極６７が結晶化することはなく、高温域で安定なアモルファス構造を維持している。そのために、上記焼成によって、酸化物高誘電体であるキャパシタ絶縁膜６６からＴaＳiＮ上部電極６７側へ抜けようとする酸素が確実に遮断されるのである。
【００７６】
上記ＴaＳiＮ上部電極６７の成膜には反応性スパッタ法を用いる。この反応性スパッタリングは、ＡrとＮ2の混合ガスを用いたＲＦスパッタ装置で行う。本実施の形態においては、Ｔaターゲットへの供給電力を３００Ｗとする一方、Ｓiターゲットへの供給電力を４００Ｗとし、混合ガス中におけるＮ2ガス流量比を１０％とし、成膜圧力は４.０ｍTorrとした。そして、上記条件で成膜したＴaＳiＮ薄膜の組成はＴa0.80Ｓi0.20Ｎ0.59であることを、ＲＢＳを用いた測定によって確認した。
【００７７】
その後、図８(d)に示すように、ホトリソグラフィ法とドライエッチング法を用いてキャパシタ絶縁膜６６及びＴaＳiＮ上部電極６７のパターニングを行い、ＣＶＤ法を用いて膜厚２０００ÅのオゾンＴＥＯＳ膜を形成して第２層間絶縁膜６８とする。そうした後、実際のＤＲＡＭ製造工程の条件を想定して、窒素雰囲気中で５００℃〜６００℃,３０分間の焼成を行う。
【００７８】
次に、上記第２層間絶縁膜６８におけるＴaＳiＮ上部電極６７上の所定の位置に、ホトリソグラフィ法とドライエッチング法とを用いてコンタクトホールを形成し、ＴaＳiＮ上部電極６７とコンタクトを取るためのＡl引き上げ電極６９を膜厚４０００Åで形成する。そして、ホトリソグラフィ法とドライエッチング法とを用いてＡl引き上げ電極６９を成型して、図７に示す高誘電体メモリ素子をモデル化したリーク電流特性評価用素子が形成される。
【００７９】
このようにして形成されたリーク電流特性評価用素子における焼成後のキャパシタ絶縁膜６６のリーク電流を、電流−電圧測定方法によって測定した。その場合の測定は、Ａl引き上げ電極６９とＮ＋型不純物拡散層６２との間に電圧を印加することによって行った。その結果、印加電圧１.０Ｖにおけるリーク電流は１.２×１０-8Ａ/cm2であり、高誘電体キャパシタとして十分なリーク電流特性を有していることが確認された。
【００８０】
次に、本実施の形態における高誘電体メモリ素子をモデル化したリーク電流特性評価用素子と、従来の高誘電体メモリ素子をモデル化したリーク電流特性評価用素子(以下、比較サンプルと言う)との比較結果について述べる。図９(d)は、上記比較サンプルの断面図である。
【００８１】
Ｎ型シリコン基板７１,Ｎ＋型不純物拡散層７２,第１層間絶縁膜７３,ポリシリコンプラグ７４,サイドウォール７５,キャパシタ絶縁膜７６,第２層間絶縁膜７８およびＡl引き上げ電極７９は、図８(d)に示すＮ型シリコン基板６１,Ｎ＋型不純物拡散層６２,第１層間絶縁膜６３,ポリシリコンプラグ６４,サイドウォール６５,キャパシタ絶縁膜６６,第２層間絶縁膜６８およびＡl引き上げ電極６９と同じ構成を有している。
【００８２】
さらに、上記比較サンプルにおいては、上記キャパシタ絶縁膜７６上にＴiＮ上部電極７７が形成されており、上記Ａl引き上げ電極７９とコンタクトが取られている。
【００８３】
上記比較サンプルは、次のような手順によって形成される。
すなわち、本実施の形態におけるリーク電流特性評価用素子の作成手順と同じ手順によって、図９(a)及び図９(b)に示すように、Ｎ型シリコン基板７１上に、Ｎ＋型不純物拡散層７２,第１層間絶縁膜７３,ポリシリコンプラグ７４,サイドウォール７５,キャパシタ絶縁膜７６が形成される。そして、キャパシタ絶縁膜７６を安定化させるために焼成される。
【００８４】
次に、図９(c)に示すように、ＣＶＤ法を用いて膜厚１０００ÅでＴiＮ薄膜を形成してＴiＮ上部電極７７とする。
【００８５】
続いて、本実施の形態におけるリーク電流特性評価用素子の作成手順と同じ手順によって、図９(d)に示すように、キャパシタ絶縁膜７６およびＴiＮ上部電極７７のパターニングが行われた後、第２層間絶縁膜７８およびＡl引き上げ電極７９が形成される。こうして、ＴiＮ上部電極を有する従来の高誘電体メモリ素子をモデル化した比較サンプルが形成される。
【００８６】
このようにして形成された比較サンプルにおける焼成後のキャパシタ絶縁膜７６のリーク電流を、電流−電圧測定方法によって測定した。その結果、印加電圧１.０Ｖにおけるリーク電流は４.１３×１０-6Ａ/cm2であり、本実施の形態における高誘電体キャパシタを用いた電流−電圧測定用素子に比較して約２桁程度のリーク電流の増加が見られた。この値は、高誘電体キャパシタとして用いるには不十分な値である。尚、上記リーク電流の増加は、上記比較サンプルの上部電極はＴiＮで構成されているので、十分な酸素ガス遮蔽効果が得られないためである。
【００８７】
これに対して、本実施の形態における強誘電体メモリ素子をモデル化したリーク電流特性評価用素子においては、上記上部電極を導電性および酸素ガス遮断性を有するＴaＳiＮで形成している。したがって、このＴaＳiＮ上部電極６７は、酸化物高誘電体薄膜であるキャパシタ絶縁膜６６の焼成の際にも結晶化することはなく高温域で安定なアモルファス構造を維持して、ＴaＳiＮ上部電極６７側に抜けようとする酸素ガスを確実に遮断できるのである。
【００８８】
そして、このような本実施の形態におけるリーク電流特性評価用素子が有する酸素ガス遮断機能は、図７に示すようなＰt下部電極５０,酸化物高誘電体薄膜５１およびＴaＳiＮ上部電極５２で構成されるキャパシタ部を有する高誘電体メモリ素子の場合でも同様に機能することができる。したがって、本実施の形態によればリーク電流特性の良好な高誘電体メモリ素子を得ることができるのである。
【００８９】
尚、上記実施の形態においては、上記ＴaＳiＮ上部電極６７の形成にはスパッタ法を用いているが、ＣＶＤ法等の他の方法を用いても一向に構わない。
また、上記実施の形態においては、酸素ガスのバリアメタルとしてＴaＳiＮを用いているが、この発明は、これに限定されるものではない。例えば、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れか一つとＳiとの窒化物、または、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れかの組わせとＳiとの窒化物であっても、酸化物高誘電体からの酸素ガスの抜けを防止でき、上記ＴaＳiＮとほぼ同様の効果が期待できる。
【００９０】
また、上記実施の形態においては、上記酸素ガスのバリア層としてのＴaＳiＮ上部電極６７の組成がＴa0.80Ｓi0.20Ｎ0.59である場合を例に説明しているが、酸素ガスバリアメタルをＭxＳi1-xＮyと表した場合の各ｘ,ｙを種々変えて試験をした結果、０.７５≦ｘ≦０.９５、０＜ｙ≦１.３であれば、酸素ガス遮断効果が得られることが確認された。但し、Ｍは、Ｚr,Ｎb,Ｍo,Ｈf,ＴaおよびＷのうちの何れかである。
【００９１】
【発明の効果】
以上より明らかなように、請求項１に係る発明の半導体メモリ素子は、下部電極,酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜,上部電極を含むキャパシタ上に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するバリア層を備えたので、層間絶縁膜を形成する場合に発生する水素ガスやＭＯＳ特性修復時に使用される水素ガスが上記酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入することを、上記バリア層によって遮断できる。したがって、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用を防止でき、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化を回避できる。
【００９２】
さらに、上記バリア層は、上記酸化物誘電体薄膜を結晶化させるための焼成温度で結晶化することがなくアモルファス状態を保ち、効果的に上記水素ガスの遮断効果を発揮することができる。さらに、上記バリア層は、導電性を有しているので電極取り出し口の開口を設ける必要がなく、上記酸化物誘電体薄膜を十分保護しつつ引き出し用の配線との良好なコンタクトを取ることができる。
【００９３】
その際に、上記バリア層は、ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタル及びタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されているので、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層を、容易に形成できる。
【００９５】
また、請求項２に係る発明の半導体メモリ素子は、酸化物高誘電体薄膜上に、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有する上部電極を備えたので、上記酸化物高誘電体薄膜の焼成時に、上記上部電極の酸素ガス遮断性によって上記酸化物高誘電体薄膜から酸素ガスが抜けることを防止できる。したがって、上記酸素ガスの抜けによる上記酸化物高誘電体薄膜のリーク電流特性の劣化を回避できる。
【００９６】
さらに、上記上部電極は、上記酸化物高誘電体薄膜の焼成温度で結晶化されることがなくアモルファス状態を保ち、上記酸化物高誘電体薄膜からの上記酸素ガスの抜け防止を効果的に発揮できる。
【００９７】
その際に、上記上部電極は、ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタル及びタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されているので、良好な導電性および酸素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有する上部電極を、容易に形成できる。
【００９９】
また、請求項３に係る発明の半導体メモリ素子は、下部電極と、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜と、上部電極と、この上部電極に対して少なくとも導電性を有して高温域で安定なアモルファス構造を有するバリア層を有するキャパシタを備えたので、層間絶縁膜の形成やＭＯＳ特性修復を行う際に発生する水素ガスや使用する水素ガスが、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入することを、上記バリア層によって遮断できる。こうして、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用を防止して、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化を回避できる。
【０１００】
その際に、上記バリア層は、ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されているので、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層を、容易に形成される。
【図面の簡単な説明】
【図１】この発明の半導体メモリ素子の一例としての強誘電体メモリ素子における断面図である。
【図２】図１に示す強誘電体メモリ素子の形成手順を示す図である。
【図３】図１に示す強誘電体メモリ素子における外部電界−分極ヒステリシスループを示す図である。
【図４】従来の強誘電体メモリ素子における断面図である。
【図５】図４に示す従来の強誘電体メモリ素子の形成手順を示す図である。
【図６】図４に示す従来の強誘電体メモリ素子における外部電界−分極ヒステリシスループを示す図である。
【図７】この発明の半導体メモリ素子の一例としての高誘電体メモリ素子における断面図である。
【図８】図７に示す高誘電体メモリ素子をモデル化したリーク電流特性評価用素子の形成手順を示す図である。
【図９】従来の高誘電体メモリ素子をモデル化したリーク電流特性評価用素子の形成手順を示す図である。
【符号の説明】
１,４１…第１導電型シリコン基板、
２,４２…ゲート酸化膜、
３,４,４３,４４…第２導電型不純物拡散領域、
５,４５,６３…第１層間絶縁膜、 ８,４８…コンタクトプラグ、
１０,５０…Ｐt下部電極、 １１…酸化物強誘電体薄膜、
１２…Ｐt上部電極、 １３…ＴaＳiＮバリアメタル層、
１５,５３,６８…第２層間絶縁膜、 １６,５４…Ａlプレート線、
１７,５５…第３層間絶縁膜、 １８,５６…Ａlビット線、
５１…酸化物高誘電体薄膜、 ５２,６７…ＴaＳiＮ上部電極、
６１…Ｎ型シリコン基板、 ６２…Ｎ＋型不純物拡散層、
６４…ポリシリコンプラグ、 ６６…キャパシタ絶縁膜、
６９…Ａl引き上げ電極。
【発明の属する技術分野】
この発明は、高誘電体薄膜あるいは強誘電体薄膜を利用した半導体メモリ素子に関する。
【０００２】
【従来の技術】
近年、ＤＲＡＭ(ダイナミック・ランダム・アクセス・メモリ)等の半導体メモリ素子の高密度化および高集積化による記憶容量の増大に伴い、シリコン酸化膜に比べて高い誘電率を有する高誘電体薄膜材料を利用した半導体メモリが研究されている。高誘電体材料としてはＳＴＯ(ＳrＴiＯ3；チタン酸ストロンチウム)やＢＳＴ((Ｂa,Ｓr)ＴiＯ3；チタン酸バリウム,チタン酸ストロンチウム)やタンタル酸化膜(Ｔa2Ｏ5)等があり、高集積ＤＲＡＭ等への応用が検討されている。
【０００３】
一方、焦電性,圧電性,電気光学効果等の多くの機能を有する強誘電体材料は、赤外線センサ,圧電フィルタ,光変調素子といった広範囲なデバイス開発に応用されている。中でも、自発分極という特異な電気特性を利用した不揮発性メモリ素子(強誘電体メモリ素子)は、その高速書き込み/読み出し、低電圧動作等の特徴から、従来の不揮発性メモリのみならず、ＳＲＡＭ(スタティックＲＡＭ)やＤＲＡＭ等の殆どのメモリに置き換わる可能性を秘めており、現在多くの研究が進められている。
【０００４】
強誘電体材料としては、ＰＺＴ(Ｐb(Ｚr,Ｔi)Ｏ3；ジルコン酸鉛,チタン酸鉛)を初めとするペロブスカイト型酸化物に属するものが主流であったが、近年ＳrＢi2Ｔa2Ｏ9等のビスマス層状構造化合物材料が、その分極反転の繰り返し耐性から注目を集めており、強誘電体メモリ素子への実用化が検討されている。
【０００５】
【発明が解決しようとする課題】
一般に、上述の酸化物薄膜材料をキャパシタ絶縁層として用いる半導体メモリ素子では、上部電極形成後に、各半導体メモリ素子間の電気的絶縁を主目的とするＢＰＳＧ(boro-phospho silicate glass)等の層間絶縁膜で被覆される。ところが、その場合に、反応性副生成物として発生する水素ガスが酸化物薄膜界面に還元作用を及ぼして上記上部電極と酸化物薄膜との密着性を低下させるために、上部電極と酸化物薄膜とに剥離が生ずるという問題がある。また、上記水素ガスの影響で、キャパシタの誘電率が低下したり、強誘電体薄膜の場合にはその特性の劣化が起こるという問題がある。このことが、上述の酸化物薄膜材料をキャパシタ絶縁膜とする半導体メモリ素子を用いたデバイスの実用化に対する大きな弊害となっている。
【０００６】
また、ＭＯＳ(金属酸化膜半導体)トランジスタをスイッチング素子として用いる半導体メモリ素子では、その製造工程で発生するシリコン単結晶基板中の格子欠陥がＭＯＳトランジスタの特性を劣化させる。そのために、最終工程における水素混合窒素ガス(フォーミングガス)中での熱処理によるＭＯＳ特性の修復が必要である。ところが、その場合の水素濃度は、上述の層間絶縁膜形成時に発生する水素よりも高濃度で、キャパシタに与える影響も非常に大きい。
【０００７】
上述の問題を解決するために、以下のような提案がなされている。先ず、特開平７−１１１３１８号公報に記載された強誘電体メモリでは、Ａl,ＳiもしくはＴiの窒化物の薄膜でキャパシタ上部を被覆して保護膜としている。ところが、上記保護膜は、強誘電体としてＳrＢi2Ｔa2Ｏ9を用いた場合には、ＳrＢi2Ｔa2Ｏ9の結晶化を図るための焼成温度で結晶化してしまう。そして、結晶化した保護膜では、粒界等がパスとなるために十分な水素ガス遮蔽性を得ることが難しいという問題がある。このことは、ＴiＮ膜のような結晶の保護膜を用いた場合も同様に起こる。
【０００８】
また、特開平７−２７３２９７号公報に記載された強誘電体メモリでは、強誘電体薄膜の内部に吸着した水分と反応する金属酸化物層を第１の保護膜とし、層間絶縁膜を形成する過程において発生する水素ガスと反応する強誘電体層を第２の保護膜として用いている。ところが、第１の保護膜である金属酸化物のような絶縁物をキャパシタ上部の保護膜として用いる場合には、上部電極の取り出し口の開口が必要であり、保護膜としての十分な効果が期待できない。あるいは、導電性がないために何らかの構造的な工夫が必要であり、成膜や加工の工夫も複雑になるという問題がある。
【０００９】
さらに、上記第２の保護膜のように、保護膜自身が強誘電性を持つと、数種の電極や金属配線が上記保護膜を挟んで存在するような構造のメモリ素子の場合には、メモリ素子の動作に支障を来すこともある。そのために、保護膜を非晶質化あるいは部分非晶質化する等、強誘電性の発現を抑制する必要があり、製造工程が複雑になるという問題もある。
【００１０】
何れにしても、上記各保護膜は、上部電極を構成する材料としては課題を残したままである。
【００１１】
また、Ｔa2Ｏ5等の酸化物高誘電体をＤＲＡＭ等のキャパシタ絶縁膜として用いる場合、一般にはＴiＮ膜を上部電極として用いるが、その場合、層間絶縁膜形成後のアニール時にキャパシタ絶縁膜の酸素が上記上部電極へ抜け、リーク電流が増大するという問題がある。
【００１２】
そこで、この発明の目的は、誘電性薄膜の誘電率,残留分極値,リーク電流密度および絶縁耐圧等の特性劣化が極めて少なく、安定性の高い半導体メモリ素子を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明の半導体メモリ素子は、下部電極,酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜,上部電極を含むキャパシタと、上記キャパシタ上に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するバリア層を備えると共に、上記バリア層は、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されていることを特徴としている。
【００１４】
上記構成によれば、バリア層の形成後に層間絶縁膜の形成やＭＯＳ特性修復が行われ、その場合に発生する水素ガスや使用される水素ガスが酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入しようとする。ところが、この水素ガスは上記バリア層によって遮断される。こうして、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用が防止され、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化が回避されるのである。
【００１５】
さらに、上記バリア層は、上記酸化物誘電体薄膜を結晶化させるための焼成温度で結晶化されることがなくアモルファス状態を保ち、効果的に上記水素ガスの遮断効果を発揮する。さらに、上記バリア層は、導電性を有しているので電極取り出し口の開口を設ける必要がない。したがって、上記酸化物誘電体薄膜を十分保護しつつ引き出し用の配線との良好なコンタクトが取られる。
【００１７】
さらに、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層が、容易に形成される。
【００２０】
また、請求項２に係る発明の半導体メモリ素子は、順次積層された下部電極および酸化物高誘電体薄膜と、上記酸化物高誘電体薄膜上に、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有する上部電極を備えると共に、上記上部電極は、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されていることを特徴としている。
【００２１】
上記構成によれば、上記酸化物高誘電体薄膜の形成後に、この酸化物高誘電体薄膜を安定化させるために焼成が行われる。その場合に、上記酸化物高誘電体薄膜上に形成された上部電極の酸素ガス遮断性によって、上記酸化物高誘電体薄膜から酸素ガスが抜けることが防止される。こうして、上記酸素ガスの抜けによる酸化物高誘電体薄膜のリーク電流特性の劣化が回避される。
さらに、上記上部電極は、上記酸化物高誘電体薄膜の焼成温度で結晶化されることがなくアモルファス状態を保ち、上記酸素ガスの抜け防止を効果的に発揮する。
【００２３】
さらに、良好な導電性および酸素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有する上部電極が、容易に形成される。
【００２６】
また、請求項３に係る発明の半導体メモリ素子は、下部電極と、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜と、上部電極と、この上部電極に対して少なくとも導電性を有して高温域で安定なアモルファス構造を有するバリア層を有するキャパシタを備えると共に、上記バリア層は、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されていることを特徴としている。
【００２７】
上記構成によれば、バリア層の形成後に層間絶縁膜の形成やＭＯＳ特性修復が行われる際に発生する水素ガスや使用される水素ガスが、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入することが、上記バリア層によって遮断される。こうして、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用が防止され、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化が回避されるのである。
【００２９】
さらに、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層が、容易に形成される。
【００３２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
本実施の形態は、下部電極,酸化物強誘電体層および上部電極で成るキャパシタの上部に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を持つバリアメタル層を形成するものである。
図１は、本実施の形態の強誘電体メモリ素子における断面図である。この強誘電体メモリ素子は、次のような構成を有している。
【００３３】
すなわち、第１導電型シリコン基板１上に、ゲート酸化膜２,ソース領域としての第２導電型不純物拡散領域３およびドレン領域としての第２導電型不純物拡散領域４を有するＭＯＳ(ＣＭＯＳ(相補型ＭＯＳ)を構成する一方のＭＯＳであり他方のＭＯＳは省略)が形成されており、第１層間絶縁膜５で覆われている。尚、６は素子間分離酸化膜であり、７はポリシリコンワード線である。そして、第１層間絶縁膜５には、上記ＣＭＯＳとキャパシタ部とを接続するためのコンタクトプラグ８が形成されている。
【００３４】
上記第１層間絶縁膜５上におけるコンタクトプラグ８の位置には、順次Ｔi層１９,ＴiＮバリアメタル層９,Ｐt下部電極１０,酸化物強誘電体薄膜１１,Ｐt上部電極１２およびＴaＳiＮバリアメタル層１３が形成されて、上記キャパシタ部を構成している。そして更に、Ｔa2Ｏ5バリア絶縁膜１４および第２層間絶縁膜１５で覆われており、ＴaＳiＮバリアメタル層１３上におけるＴa2Ｏ5バリア絶縁膜１４および第２層間絶縁膜１５が開口されて、Ａlプレート線１６が形成されている。
【００３５】
さらに、全体が第３層間絶縁膜１７で覆われている。そして、第３層間絶縁膜１７におけるソース領域３上にはコンタクトホールが形成され、ソース領域３とコンタクトを取るためのＡlビット線１８が形成されている。
【００３６】
ここで、上記ＴaＳiＮバリアメタル層１３は、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有している。したがって、後に第２層間絶縁膜１５を形成する際に発生する水素ガスの酸化物強誘電体薄膜１１側への侵入が遮断される。こうして、上記水素ガスによる酸化物強誘電体薄膜１１の界面の還元や特性劣化が防止されるのである。さらに、上記導電性を有するために上部電極取り出し口の開口が不要であり、酸化物強誘電体薄膜１１を保護しつつ、後に形成されるプレート線と良好なコンタクトを図ることができるのである。
【００３７】
上記構成を有する強誘電体メモリ素子は、以下のような手順によって形成される。
先ず、図２(a)に示すように、第１導電型シリコン基板１上に素子分離のための素子間分離酸化膜６を形成した後、通常のＭＯＳＦＥＴ(ＭＯＳ電界効果トランジスタ)形成方法によって、ゲート酸化膜２,ソース領域３,ドレン領域４及びポリシリコンワード線７で成るＭＯＳを形成する。そして、ＢＰＳＧで成る第１層間絶縁膜５で覆った後、上記キャパシタ部がドレン領域４と接触する部分のみにホトリソグラフィ法とドライエッチング法を用いてコンタクトホールを穿ち、不純物拡散したポリシリコンを埋め込んでコンタクトプラグ８を形成する。そして、ＣＭＰ(Chemical Mechanical Polishing)法によって第１層間絶縁膜５およびコンタクトプラグ８の表面を平坦化する。
【００３８】
次に、図２(b)に示すように、スパッタ法によって順次膜厚３０００ÅのＴi層１９および膜厚２０００ÅのＴiＮバリアメタル層９を堆積した後、スパッタ法によってＰt薄膜を膜厚１０００Åで堆積してＰt下部電極１０を形成する。そして、このＰt下部電極１０上に、酸化物強誘電体薄膜１１としてＳrＢi2Ｔa2Ｏ9薄膜(以下、ＳＢＴ薄膜と略称する)を膜厚２０００Åで成膜する。尚、上記ＳＢＴ薄膜１１は、ややＢi過剰のＳr：Ｂi：Ｔa＝１：２.２：２になるように調製した前駆体溶液を３回に分けてスピン塗布し、乾燥した後に焼成して形成する。そうした後、スパッタ法によってＰt膜を膜厚１０００Åで成膜してＰt上部電極１２とし、さらにその上に、ＴaＳiＮバリアメタル層１３を１０００Åの膜厚で成膜する。尚、Ｔi層１９は、コンタクトプラグ８とのコンタクト抵抗の低減およびＰt下部電極１０との密着性を向上するための層である。
【００３９】
上記ＴaＳiＮバリアメタル層１３の成膜には反応性スパッタ法を用いる。この反応性スパッタリングは、ＡrとＮ2との混合ガスを用いたＲＦ(高周波)スパッタ装置で行う。このＲＦスパッタ装置は、ＴaとＳiとをターゲットとし、各ターゲットへの供給電力とＮ2ガス流量比とを変化させることによってＴa/Ｓi/Ｎの組成比を変えることができる。本実施の形態においては、Ｔaターゲットへの供給電力を３００Ｗとする一方、Ｓiターゲットへの供給電力を４００Ｗとし、混合ガス中におけるＮ2ガス流量比を１０％とし、成膜圧力を４.０ｍTorrとした。そして、上述の条件で成膜したＴaＳiＮ薄膜の組成はＴa0.80Ｓi0.20Ｎ0.59であることを、ＲＢＳ(Rutherford Backscattering Spectrometry)を用いた測定によって確認した。
【００４０】
その後、ホトリソグラフィ法とドライエッチング法を用いてＰt上部電極１２およびＴaＳiＮバリアメタル層１３を１.７μm角の大きさに加工し、ＳＢＴ薄膜(酸化物強誘電体薄膜)１１結晶化のための焼成を行う。さらに、ＳＢＴ薄膜１１,Ｐt下部電極１０,ＴiＮバリアメタル層９およびＴi層１９を、ホトリソグラフィ法とドライエッチング法とを用いて２.０μm角の大きさに加工して、図２(b)に示すような形状にする。尚、ドライエッチングにはＥＣＲ(電子サイクロトン共鳴)エッチャを用いる。
【００４１】
尚、上記ＳＢＴ薄膜１１結晶化のための焼成の際にＴaＳiＮバリアメタル層１３が結晶化することはなく、高温域で安定なアモルファス構造を維持している。したがって、結晶化した場合のように粒界がパスとなって水素ガスが十分遮蔽されないことはないのである。このことは、ＴaＳiＮのみを成膜し、同じ条件で焼成した試料のＸ線回折測定の結果が非晶質であることで確認している。
【００４２】
次に、図２(c)に示すように、スパッタ法によって膜厚３００ÅのＴa2Ｏ5バリア絶縁膜１４を堆積し、続いて、ＣＶＤ(化学蒸着)法を用いて膜厚２０００ÅのオゾンＴＥＯＳ(Ｓi(ＯＣ2Ｈ5)4))膜を形成して第２層間絶縁膜１５とする。その後、Ｔa2Ｏ5バリア絶縁膜１４および第２層間絶縁膜１５におけるＳＢＴ薄膜１１上の領域にホトリソグラフィ法とドライエッチング法で１.２μm角のコンタクトホールを形成する。
【００４３】
ここで、上述したように、第２層間絶縁(オゾンＴＥＯＳ)膜１５を形成する際に反応性複製生物として水素ガスが発生する。ところが、本実施の形態においては、Ｐt上部電極１２上に、水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するＴaＳiＮバリアメタル層１３を形成しているので、この水素ガスの酸化物強誘電体薄膜１１側への侵入が確実に遮断されるのである。
【００４４】
次に、図２(d)に示すように、膜厚４０００ÅでＡl電極を形成し、ホトリソグラフィ法とドライエッチング法を用いて加工してＡlプレート線１６とする。そうした後、常圧窒素雰囲気中において４００℃で３０分間の熱処理を行って電極界面を安定化させる。
【００４５】
次に、プラズマＣＶＤ法を用いて膜厚５０００ÅでプラズマＴＥＯＳ膜を形成して第３層間絶縁膜１７とする。そして、ホトリソグラフィ法とドライエッチング法によってソース領域３へのコンタクトホールを形成し、公知のＡl配線技術を用いてソース領域３とコンタクトを取るためのＡlビット線１８を形成する。こうして、図１に示す強誘電体メモリ素子が形成される。
【００４６】
以後、詳述はしないが、上記強誘電体メモリ素子の製造工程でシリコン単結晶基板中に発生する格子欠陥によるＭＯＳトランジスタの特性劣化を修復するために、水素混合窒素ガス(フォーミングガス)中で熱処理を行う。その場合に使用されるフォーミングガスの水素濃度は、上述の第２層間絶縁膜１５形成時に発生する水素よりも高濃度ではあるが、Ｐt上部電極１２上に形成されたＴaＳiＮバリアメタル層１３によって、フォーミングガス中の水素ガスの酸化物強誘電体薄膜１１側への侵入が遮断される。
【００４７】
このようにして形成された強誘電体メモリ素子の強誘電特性を、ソーヤ・タワーブリッジ回路を用いて測定した。図３は、印加電圧３Ｖ時の外部電界−分極ヒステリシスループを示す。図より、残留分極Ｐrは８.５μＣ/cm2であり、抗電界Ｅcは４０kＶ/cmであり、強誘電体キャパシタとして十分な強誘電特性を有していることが確認された。また、上記強誘電体メモリ素子のリーク電流密度を電流−電圧測定方法によって測定した。その結果、印加電圧３Ｖにおけるリーク電流は５×１０-8Ａ/cm2であり、印加電圧１０Ｖでも絶縁破壊が起こっていないことから、強誘電体キャパシタとして十分なリーク電流特性を有していることが確認された。
【００４８】
次に、本実施の形態における強誘電体メモリ素子と、従来の強誘電体メモリ素子(以下、比較サンプルと言う)との比較結果について述べる。図４は、上記比較サンプルの断面図である。
【００４９】
第１導電型シリコン基板２１,ゲート酸化膜２２,ソース領域(第２導電型不純物拡散領域)２３,ドレン領域(第２導電型不純物拡散領域)２４,第１層間絶縁膜２５,素子間分離酸化膜２６,ポリシリコンワード線２７,コンタクトプラグ２８,Ｔi層３８,ＴiＮバリアメタル層２９,Ｐt下部電極３０,酸化物強誘電体薄膜３１,Ｐt上部電極３２,Ｔa2Ｏ5バリア絶縁膜３３,第２層間絶縁膜３４,第３層間絶縁膜３９およびＡlビット線４０は、図１に示す強誘電体メモリ素子における第１導電型シリコン基板１,ゲート酸化膜２,ソース領域(第２導電型不純物拡散領域)３,ドレン領域(第２導電型不純物拡散領域)４,第１層間絶縁膜５,素子間分離酸化膜６,ポリシリコンワード線７,コンタクトプラグ８,Ｔi層１９,ＴiＮバリアメタル層９,Ｐt下部電極１０,酸化物強誘電体薄膜１１,Ｐt上部電極１２,Ｔa2Ｏ5バリア絶縁膜１４,第２層間絶縁膜１５,第３層間絶縁膜１７およびＡlビット線１８と同じ構成を有している。
【００５０】
さらに、本比較サンプルにおいては、上記Ｐt上部電極３２上に形成された上記Ｔa2Ｏ5バリア絶縁膜３３および上記第２層間絶縁膜３４が開口されて、Ｔi密着層３５,ＴiＮバリアメタル層３６及びＡlプレート線３７が形成されている。ここで、上記ＴiＮバリアメタル層３６は水素ガス遮蔽層である。また、Ｔi密着層３５は、第２層用絶縁膜３４とＴiＮバリアメタル層３６との密着層である。
【００５１】
上記比較サンプルは、次のような手順によって形成される。
すなわち、本実施の形態における強誘電体メモリ素子の作成手順と同じ手順によって、図５(a)及び図５(b)に示すように、第１導電型シリコン基板２１上に、ゲート酸化膜２２,ソース領域２３,ドレン領域２４,第１層間絶縁膜２５,素子間分離酸化膜２６,ポリシリコンワード線２７,コンタクトプラグ２８,ＴiＮバリアメタル層２９,Ｐt下部電極３０,酸化物強誘電体薄膜(ＳＢＴ薄膜)３１,Ｐt上部電極３２が形成される。そして、Ｐt上部電極３２が１.７μm角の大きさに加工され、ＳＢＴ薄膜３１が焼成され、ＳＢＴ薄膜３１,Ｐt下部電極３０,ＴiＮバリアメタル層２９およびＴi層３８が２.０μm角の大きさに加工される。
【００５２】
次に、その上に続けて、本実施の形態における強誘電体メモリ素子の作成手順と同じ手順によって、図５(c)に示すように、Ｔa2Ｏ5バリア絶縁膜３３および第２層間絶縁膜３４が形成されてＳＢＴ薄膜３１上の領域に１.２μm角のコンタクトホールが形成される。
【００５３】
次に、図５(d)に示すように、Ｔiを膜厚１００Åで成膜してＴi密着層３５とする。さらにＴiＮを膜厚５００Åで成膜してＴiＮバリアメタル層３６とする。その後、膜厚４０００ÅでＡl電極を形成し、これらをホトリソグラフィ法とドライエッチング法を用いて加工してＡlプレート線３７とする。そうした後、常圧窒素雰囲気中において４００℃で３０分間の熱処理を行って電極界面を安定化させる。
【００５４】
次に、その上に続けて、本実施の形態における強誘電体メモリ素子の作成手順と同じ手順によって、第３層間絶縁膜３９およびＡlビット線４０を形成し、図４に示す比較サンプルが形成される。
【００５５】
このようにして形成された比較サンプルの強誘電特性を、ソーヤ・タワーブリッジ回路を用いて測定した。図６は、印加電圧３Ｖ時の外部電界−分極ヒステリシスループを示す。図より、残留分極Ｐrは５.０μＣ/cm2であり、抗電界Ｅcは６０kＶ/cmであり、図３に示す本実施の形態における強誘電体メモリ素子のヒステリシスループに比較して、残留分極Ｐrは小さくなる一方抗電界Ｅcは大きくなって、ヒステリシスループがなだらかになっていることが分かる。
【００５６】
このように、上記外部電界−分極ヒステリシスループがなだらかであると言うことは、保持されている情報が「０」であるのか「１」であるのかを容易に且つ正確に判定できない場合が生ずることを意味するのである。これは、上記比較サンプルの水素ガス遮蔽層が柱状結晶であるＴiＮバリアメタル層３６で構成されているために、粒界等がパスとなって十分な水素ガス遮蔽効果が得られず、ＳＢＴ薄膜(酸化物強誘電体薄膜)１１の分圧特性に劣化が生じたためである。
【００５７】
また、上記比較サンプルのリーク電流密度を電流−電圧測定方法によって測定した。その結果、印加電圧３Ｖにおけるリーク電流は３×１０-5Ａ/cm2であり、印加電圧３Ｖ付近で絶縁破壊が起こっており、キャパシタへの適用に必要な特性が損なわれていることが確認された。これは、ＴiＮバリアメタル層３６によって十分な水素ガス遮蔽効果が得られず、強誘電体キャパシタのリーク電流特性も劣化していることを意味する。
【００５８】
これに対して、本実施の形態における強誘電体メモリ素子においては、水素ガス遮蔽層を、導電性および水素ガス遮断性を有するＴaＳiＮバリアメタル層１３で構成している。そして、このＴaＳiＮバリアメタル層１３は、ＳＢＴ薄膜１１結晶化のための焼成の際にも結晶化することはなく高温域で安定なアモルファス構造を維持している。したがって、後に第２層間絶縁膜１５を形成する際に発生する水素ガスを確実に遮断できるのである。さらに、ＴaＳiＮバリアメタル層１３は、導電性を有しているので電極取り出し口の開口が不要であり、ＳＴＢ薄膜１１を十分保護しつつＡlプレート線１６と良好なコンタクトを取ることができる。
【００５９】
すなわち、本実施の形態によれば、上記第２層間絶縁膜１５を形成する際に発生する水素ガスによってＳＴＢ薄膜１１の特性が劣化することを防止できる。その結果、急峻な外部電界−分極ヒステリシスループを維持でき、保持されている情報「０」,「１」の判定を容易に且つ正確にできる良好なメモリ素子を得ることができるのである。
【００６０】
尚、上記実施の形態においては、ＴaＳiＮバリアメタル層１３の形成にはスパッタ法を用いているが、ＣＶＤ法等の他の方法を用いても一向に構わない。
また、上記実施の形態においては、水素ガスのバリアメタル層としてＴaＳiＮバリアメタル層１３を用いているが、この発明は、これに限定されるものではない。例えば、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れか一つとＳiとの窒化物、または、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れかの組わせとＳiとの窒化物であっても、水素ガスの拡散透過を防止でき、ＴaＳiＮとほぼ同様の効果が期待できる。
【００６１】
また、上記実施の形態においては、上記ＴaＳiＮバリアメタル層１３の組成がＴa0.80Ｓi0.20Ｎ0.59である場合を例に説明しているが、上記水素ガスバリアメタルをＭxＳi1-xＮyと表した場合の各ｘ,ｙを種々変えて試験をした結果、０.７５≦ｘ≦０.９５、０＜ｙ≦１.３であれば、水素ガス遮断効果が得られることが確認された。但し、Ｍは、Ｚr,Ｎb,Ｍo,Ｈf,ＴaおよびＷのうちの何れかである。
【００６２】
また、上記実施の形態では、上記酸化物強誘電体薄膜の材料としてＳＢＴ薄膜を用いている。しかしながら、この発明はこれに限定されるものではなく、上記ＰＺＴ(Ｐb(Ｚr,Ｔi)Ｏ3)やＳrＢi2Ｎb2Ｏ9，ＳrＢi2(Ｔa,Ｎb)2Ｏ9，Ｂi4Ｔi3Ｏ12，ＳrＢi4Ｔi4Ｏ15，ＳrＢi4(Ｔi,Ｚr)4Ｏ15,ＣaＢi2Ｔa2Ｏ9，ＢaＢi2Ｔa2Ｏ9，ＢaＢi2Ｎb2Ｏ9，ＰbＢi2Ｔa2Ｏ9等の材料でも適用可能である。
【００６３】
また、上記実施の形態においては、酸化物強誘電体薄膜に対する水素ガスの遮断効果を例に説明しているが、酸化物高誘電体薄膜に対しても水素ガスの遮断効果が得られ、水素ガスの侵入に起因する上部電極と酸化物高誘電体薄膜との剥離や酸化物高誘電体キャパシタの特性劣化を防止できるのである。
【００６４】
＜第２実施の形態＞
本実施の形態は、酸化物高誘電体層上に、導電性および酸素ガス遮断性を有して、且つ、高温域で安定なアモルファス構造を呈する上部電極を形成するものである。
図７は、本実施の形態の高誘電体メモリ素子における断面図である。この高誘電体メモリ素子は、次のような構成を有している。
【００６５】
すなわち、第１導電型シリコン基板４１上に、ゲート酸化膜４２,ソース領域としての第２導電型不純物拡散領域４３およびドレン領域としての第２導電型不純物拡散領域４４を有するＭＯＳが形成されており、第１層間絶縁膜４５で覆われている。尚、４６は素子間分離酸化膜であり、４７はポリシリコンワード線である。そして、第１層間絶縁膜４５には、上記ＣＭＯＳとキャパシタ部とを接続するためのコンタクトプラグ４８が形成されている。
【００６６】
上記第１層間絶縁膜４５上におけるコンタクトプラグ４８の位置には、ＴiＮバリアメタル層４９,Ｐt下部電極５０,酸化物高誘電体薄膜５１,ＴaＳiＮ上部電極５２が順次形成されて、上記キャパシタ部を構成している。そして更に、第２層間絶縁膜５３で覆われており、ＴaＳiＮ上部電極５２上における第２層間絶縁膜５３が開口されて、Ａlプレート線５４が形成されている。
【００６７】
さらに、全体が第３層間絶縁膜５５で覆われている。そして、第３層間絶縁膜５５におけるソース領域４３上にはコンタクトホールが形成され、ソース領域４３とコンタクトを取るためのＡlビット線５６が形成されている。
【００６８】
ここで、上記ＴaＳiＮ上部電極５２は、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有している。したがって、酸化物高誘電体薄膜５１の焼成時に、酸化物高誘電体薄膜５１から上部電極側へ抜けようとする酸素が遮断される。こうして、リーク電流特性の良好な高誘電体メモリ素子を得ることができるのである。
【００６９】
以下、上記ＴaＳiＮ上部電極５２による酸化物高誘電体薄膜５１のリーク電流特性劣化防止効果について、より簡単なモデル素子(以下、リーク電流特性評価用素子と言う)を例に具体的に説明する。
【００７０】
図８(d)は、上記リーク電流特性評価用素子の断面図である。このリーク電流特性評価用素子は、４×１０7個のアレイを有して一度に多数の評価結果が得られるようになっており、以下のような構成を有している。
【００７１】
すなわち、Ｎ型シリコン基板６１上に、Ｎ＋型不純物拡散層６２(図７におけるＭＯＳを想定)および第１層間絶縁膜６３が形成されている。そして、第１層間絶縁膜６３には、Ｎ＋型不純物拡散層６２とキャパシタ部とを接続するためのポリシリコンプラグ６４が形成され、このポリシリコンプラグ６４の第１層間絶縁膜６３から突出している箇所にはサイドウォール６５が形成されている。
【００７２】
上記ポリシリコンプラグ６４およびサイドウォール６５を含む所定領域には、上記酸化物高誘電体薄膜としてのキャパシタ絶縁膜６６およびＴaＳiＮ上部電極６７が形成されて、上記キャパシタ部を構成している。さらに、全体が第２層間絶縁膜６８で覆われている。そして、第２層間絶縁膜６８におけるＴaＳiＮ上部電極６７上にはコンタクトホールが形成され、ＴaＳiＮ上部電極６７とコンタクトを取るためのＡl引き上げ電極６９が形成されている。
【００７３】
上記構成を有するリーク電流特性評価用素子は、以下のような手順によって形成される。
先ず、図８(a)に示すように、Ｎ型シリコン基板６１の全面にＮ＋型不純物拡散層６２を形成した後、ＢＰＳＧで成る第１層間絶縁膜６３で覆う。その後、第１層間絶縁膜６３上における所定の位置に、ホトリソグラフィ法とドライエッチング法を用いて０.１８μm径のコンタクトホールを穿ち、不純物拡散したポリシリコンを埋め込んでポリシリコンプラグ６４を形成する。そして、ホトリソグラフィ法とドライエッチング法を用いて、ポリシリコンプラグ６４の上部に第１層間絶縁膜６３上に突出した０.５５μm×０.３μmの矩形の領域を形成する。
【００７４】
次に、図８(b)に示すように、ＣＶＤ法を用いて膜厚１０００ÅのＮＳＧ(non-doped silicate glass)を成膜し、エッチバックを行ってサイドウォール６５を形成する。その後、アンモニア中においてＲＴＡ(Rapid Thermal Annealing)によって表面窒化処理を行い、膜厚１２０ÅのＴa2Ｏ2薄膜をＣＶＤ法を用いて成膜してキャパシタ絶縁膜６６とする。そして、Ｔa2Ｏ2薄膜(キャパシタ絶縁膜)６６を安定化させるため、酸素雰囲気中で５００℃〜７００℃,３０分間の焼成を行う。そうした後に、図８(c)に示すように、膜厚１０００ÅでＴaＳiＮ薄膜を形成してＴaＳiＮ上部電極６７とする。
【００７５】
尚、上記キャパシタ絶縁膜６６を安定化させるための焼成の際にＴaＳiＮ上部電極６７が結晶化することはなく、高温域で安定なアモルファス構造を維持している。そのために、上記焼成によって、酸化物高誘電体であるキャパシタ絶縁膜６６からＴaＳiＮ上部電極６７側へ抜けようとする酸素が確実に遮断されるのである。
【００７６】
上記ＴaＳiＮ上部電極６７の成膜には反応性スパッタ法を用いる。この反応性スパッタリングは、ＡrとＮ2の混合ガスを用いたＲＦスパッタ装置で行う。本実施の形態においては、Ｔaターゲットへの供給電力を３００Ｗとする一方、Ｓiターゲットへの供給電力を４００Ｗとし、混合ガス中におけるＮ2ガス流量比を１０％とし、成膜圧力は４.０ｍTorrとした。そして、上記条件で成膜したＴaＳiＮ薄膜の組成はＴa0.80Ｓi0.20Ｎ0.59であることを、ＲＢＳを用いた測定によって確認した。
【００７７】
その後、図８(d)に示すように、ホトリソグラフィ法とドライエッチング法を用いてキャパシタ絶縁膜６６及びＴaＳiＮ上部電極６７のパターニングを行い、ＣＶＤ法を用いて膜厚２０００ÅのオゾンＴＥＯＳ膜を形成して第２層間絶縁膜６８とする。そうした後、実際のＤＲＡＭ製造工程の条件を想定して、窒素雰囲気中で５００℃〜６００℃,３０分間の焼成を行う。
【００７８】
次に、上記第２層間絶縁膜６８におけるＴaＳiＮ上部電極６７上の所定の位置に、ホトリソグラフィ法とドライエッチング法とを用いてコンタクトホールを形成し、ＴaＳiＮ上部電極６７とコンタクトを取るためのＡl引き上げ電極６９を膜厚４０００Åで形成する。そして、ホトリソグラフィ法とドライエッチング法とを用いてＡl引き上げ電極６９を成型して、図７に示す高誘電体メモリ素子をモデル化したリーク電流特性評価用素子が形成される。
【００７９】
このようにして形成されたリーク電流特性評価用素子における焼成後のキャパシタ絶縁膜６６のリーク電流を、電流−電圧測定方法によって測定した。その場合の測定は、Ａl引き上げ電極６９とＮ＋型不純物拡散層６２との間に電圧を印加することによって行った。その結果、印加電圧１.０Ｖにおけるリーク電流は１.２×１０-8Ａ/cm2であり、高誘電体キャパシタとして十分なリーク電流特性を有していることが確認された。
【００８０】
次に、本実施の形態における高誘電体メモリ素子をモデル化したリーク電流特性評価用素子と、従来の高誘電体メモリ素子をモデル化したリーク電流特性評価用素子(以下、比較サンプルと言う)との比較結果について述べる。図９(d)は、上記比較サンプルの断面図である。
【００８１】
Ｎ型シリコン基板７１,Ｎ＋型不純物拡散層７２,第１層間絶縁膜７３,ポリシリコンプラグ７４,サイドウォール７５,キャパシタ絶縁膜７６,第２層間絶縁膜７８およびＡl引き上げ電極７９は、図８(d)に示すＮ型シリコン基板６１,Ｎ＋型不純物拡散層６２,第１層間絶縁膜６３,ポリシリコンプラグ６４,サイドウォール６５,キャパシタ絶縁膜６６,第２層間絶縁膜６８およびＡl引き上げ電極６９と同じ構成を有している。
【００８２】
さらに、上記比較サンプルにおいては、上記キャパシタ絶縁膜７６上にＴiＮ上部電極７７が形成されており、上記Ａl引き上げ電極７９とコンタクトが取られている。
【００８３】
上記比較サンプルは、次のような手順によって形成される。
すなわち、本実施の形態におけるリーク電流特性評価用素子の作成手順と同じ手順によって、図９(a)及び図９(b)に示すように、Ｎ型シリコン基板７１上に、Ｎ＋型不純物拡散層７２,第１層間絶縁膜７３,ポリシリコンプラグ７４,サイドウォール７５,キャパシタ絶縁膜７６が形成される。そして、キャパシタ絶縁膜７６を安定化させるために焼成される。
【００８４】
次に、図９(c)に示すように、ＣＶＤ法を用いて膜厚１０００ÅでＴiＮ薄膜を形成してＴiＮ上部電極７７とする。
【００８５】
続いて、本実施の形態におけるリーク電流特性評価用素子の作成手順と同じ手順によって、図９(d)に示すように、キャパシタ絶縁膜７６およびＴiＮ上部電極７７のパターニングが行われた後、第２層間絶縁膜７８およびＡl引き上げ電極７９が形成される。こうして、ＴiＮ上部電極を有する従来の高誘電体メモリ素子をモデル化した比較サンプルが形成される。
【００８６】
このようにして形成された比較サンプルにおける焼成後のキャパシタ絶縁膜７６のリーク電流を、電流−電圧測定方法によって測定した。その結果、印加電圧１.０Ｖにおけるリーク電流は４.１３×１０-6Ａ/cm2であり、本実施の形態における高誘電体キャパシタを用いた電流−電圧測定用素子に比較して約２桁程度のリーク電流の増加が見られた。この値は、高誘電体キャパシタとして用いるには不十分な値である。尚、上記リーク電流の増加は、上記比較サンプルの上部電極はＴiＮで構成されているので、十分な酸素ガス遮蔽効果が得られないためである。
【００８７】
これに対して、本実施の形態における強誘電体メモリ素子をモデル化したリーク電流特性評価用素子においては、上記上部電極を導電性および酸素ガス遮断性を有するＴaＳiＮで形成している。したがって、このＴaＳiＮ上部電極６７は、酸化物高誘電体薄膜であるキャパシタ絶縁膜６６の焼成の際にも結晶化することはなく高温域で安定なアモルファス構造を維持して、ＴaＳiＮ上部電極６７側に抜けようとする酸素ガスを確実に遮断できるのである。
【００８８】
そして、このような本実施の形態におけるリーク電流特性評価用素子が有する酸素ガス遮断機能は、図７に示すようなＰt下部電極５０,酸化物高誘電体薄膜５１およびＴaＳiＮ上部電極５２で構成されるキャパシタ部を有する高誘電体メモリ素子の場合でも同様に機能することができる。したがって、本実施の形態によればリーク電流特性の良好な高誘電体メモリ素子を得ることができるのである。
【００８９】
尚、上記実施の形態においては、上記ＴaＳiＮ上部電極６７の形成にはスパッタ法を用いているが、ＣＶＤ法等の他の方法を用いても一向に構わない。
また、上記実施の形態においては、酸素ガスのバリアメタルとしてＴaＳiＮを用いているが、この発明は、これに限定されるものではない。例えば、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れか一つとＳiとの窒化物、または、Ｚr,Ｎb,Ｍo,Ｈf,Ｔa及びＷのうちの何れかの組わせとＳiとの窒化物であっても、酸化物高誘電体からの酸素ガスの抜けを防止でき、上記ＴaＳiＮとほぼ同様の効果が期待できる。
【００９０】
また、上記実施の形態においては、上記酸素ガスのバリア層としてのＴaＳiＮ上部電極６７の組成がＴa0.80Ｓi0.20Ｎ0.59である場合を例に説明しているが、酸素ガスバリアメタルをＭxＳi1-xＮyと表した場合の各ｘ,ｙを種々変えて試験をした結果、０.７５≦ｘ≦０.９５、０＜ｙ≦１.３であれば、酸素ガス遮断効果が得られることが確認された。但し、Ｍは、Ｚr,Ｎb,Ｍo,Ｈf,ＴaおよびＷのうちの何れかである。
【００９１】
【発明の効果】
以上より明らかなように、請求項１に係る発明の半導体メモリ素子は、下部電極,酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜,上部電極を含むキャパシタ上に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するバリア層を備えたので、層間絶縁膜を形成する場合に発生する水素ガスやＭＯＳ特性修復時に使用される水素ガスが上記酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入することを、上記バリア層によって遮断できる。したがって、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用を防止でき、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化を回避できる。
【００９２】
さらに、上記バリア層は、上記酸化物誘電体薄膜を結晶化させるための焼成温度で結晶化することがなくアモルファス状態を保ち、効果的に上記水素ガスの遮断効果を発揮することができる。さらに、上記バリア層は、導電性を有しているので電極取り出し口の開口を設ける必要がなく、上記酸化物誘電体薄膜を十分保護しつつ引き出し用の配線との良好なコンタクトを取ることができる。
【００９３】
その際に、上記バリア層は、ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタル及びタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されているので、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層を、容易に形成できる。
【００９５】
また、請求項２に係る発明の半導体メモリ素子は、酸化物高誘電体薄膜上に、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有する上部電極を備えたので、上記酸化物高誘電体薄膜の焼成時に、上記上部電極の酸素ガス遮断性によって上記酸化物高誘電体薄膜から酸素ガスが抜けることを防止できる。したがって、上記酸素ガスの抜けによる上記酸化物高誘電体薄膜のリーク電流特性の劣化を回避できる。
【００９６】
さらに、上記上部電極は、上記酸化物高誘電体薄膜の焼成温度で結晶化されることがなくアモルファス状態を保ち、上記酸化物高誘電体薄膜からの上記酸素ガスの抜け防止を効果的に発揮できる。
【００９７】
その際に、上記上部電極は、ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタル及びタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されているので、良好な導電性および酸素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有する上部電極を、容易に形成できる。
【００９９】
また、請求項３に係る発明の半導体メモリ素子は、下部電極と、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜と、上部電極と、この上部電極に対して少なくとも導電性を有して高温域で安定なアモルファス構造を有するバリア層を有するキャパシタを備えたので、層間絶縁膜の形成やＭＯＳ特性修復を行う際に発生する水素ガスや使用する水素ガスが、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜側へ侵入することを、上記バリア層によって遮断できる。こうして、上記水素ガスによる酸化物誘電体薄膜界面に対する還元作用を防止して、上記上部電極と酸化物誘電体薄膜との剥離および上記酸化物誘電体薄膜を含むキャパシタの特性劣化を回避できる。
【０１００】
その際に、上記バリア層は、ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されているので、良好な導電性および水素ガス遮断性を有すると共に、高温域で安定なアモルファス構造を有するバリア層を、容易に形成される。
【図面の簡単な説明】
【図１】この発明の半導体メモリ素子の一例としての強誘電体メモリ素子における断面図である。
【図２】図１に示す強誘電体メモリ素子の形成手順を示す図である。
【図３】図１に示す強誘電体メモリ素子における外部電界−分極ヒステリシスループを示す図である。
【図４】従来の強誘電体メモリ素子における断面図である。
【図５】図４に示す従来の強誘電体メモリ素子の形成手順を示す図である。
【図６】図４に示す従来の強誘電体メモリ素子における外部電界−分極ヒステリシスループを示す図である。
【図７】この発明の半導体メモリ素子の一例としての高誘電体メモリ素子における断面図である。
【図８】図７に示す高誘電体メモリ素子をモデル化したリーク電流特性評価用素子の形成手順を示す図である。
【図９】従来の高誘電体メモリ素子をモデル化したリーク電流特性評価用素子の形成手順を示す図である。
【符号の説明】
１,４１…第１導電型シリコン基板、
２,４２…ゲート酸化膜、
３,４,４３,４４…第２導電型不純物拡散領域、
５,４５,６３…第１層間絶縁膜、 ８,４８…コンタクトプラグ、
１０,５０…Ｐt下部電極、 １１…酸化物強誘電体薄膜、
１２…Ｐt上部電極、 １３…ＴaＳiＮバリアメタル層、
１５,５３,６８…第２層間絶縁膜、 １６,５４…Ａlプレート線、
１７,５５…第３層間絶縁膜、 １８,５６…Ａlビット線、
５１…酸化物高誘電体薄膜、 ５２,６７…ＴaＳiＮ上部電極、
６１…Ｎ型シリコン基板、 ６２…Ｎ＋型不純物拡散層、
６４…ポリシリコンプラグ、 ６６…キャパシタ絶縁膜、
６９…Ａl引き上げ電極。
Claims (3)
- 下部電極,酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜,上部電極を含むキャパシタと、
上記キャパシタ上に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するバリア層
を備えると共に、
上記バリア層は、
ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、
上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンをＭと表記し、上記シリコンをＳ i と表記し、窒素をＮと表記した場合に、Ｍ x Ｓ i 1-x Ｎ y で表され、且つ、０ . ７５≦ｘ≦０ . ９５，０＜ｙ≦１ . ３である材料で形成されている
ことを特徴とする半導体メモリ素子。 - 順次積層された下部電極および酸化物高誘電体薄膜と、
上記酸化物高誘電体薄膜上に、導電性および酸素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有する上部電極
を備えると共に、
上記上部電極は、
ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、
上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンをＭと表記し、上記シリコンをＳiと表記し、窒素をＮと表記した場合に、ＭxＳi1-xＮyで表され、且つ、０.７５≦ｘ≦０.９５，０＜ｙ≦１.３である材料で形成されている
ことを特徴とする半導体メモリ素子。 - 下部電極と、酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜と、上部電極と、この上部電極に対して少なくとも導電性を有して高温域で安定なアモルファス構造を有するバリア層を有するキャパシタを備えると共に、
上記バリア層は、
ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れか一つとシリコンとの窒化物薄膜、あるいは、上記ジルコニウム , ニオブ , モリブデン , ハフニウム , タンタルおよびタングステンのうちの何れかの組み合わせとシリコンとの窒化物薄膜であり、
上記ジルコニウム,ニオブ,モリブデン,ハフニウム,タンタルおよびタングステンをＭと表記し、上記シリコンをＳiと表記し、窒素をＮと表記した場合に、ＭxＳi1-xＮyで表され、且つ、０.７５≦ｘ≦０.９５，０＜ｙ≦１.３である材料で形成されている
ことを特徴とする半導体メモリ素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29235497A JP3542704B2 (ja) | 1997-10-24 | 1997-10-24 | 半導体メモリ素子 |
| TW087117403A TW413807B (en) | 1997-10-24 | 1998-10-21 | Semiconductor memory device with less characteristic deterioration of dielectric thin film |
| US09/176,508 US6246082B1 (en) | 1997-10-24 | 1998-10-21 | Semiconductor memory device with less characteristic deterioration of dielectric thin film |
| EP98308639A EP0911871B1 (en) | 1997-10-24 | 1998-10-22 | Semiconductor memory device with ferroelectric thin film |
| DE69833168T DE69833168T2 (de) | 1997-10-24 | 1998-10-22 | Halbleiter-Speicherbauteil mit ferroelektrischem Dünnfilm |
| KR1019980044474A KR19990037319A (ko) | 1997-10-24 | 1998-10-23 | 유전체 박막의 특성 열화가 적은 반도체 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29235497A JP3542704B2 (ja) | 1997-10-24 | 1997-10-24 | 半導体メモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126883A JPH11126883A (ja) | 1999-05-11 |
| JP3542704B2 true JP3542704B2 (ja) | 2004-07-14 |
Family
ID=17780723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29235497A Expired - Fee Related JP3542704B2 (ja) | 1997-10-24 | 1997-10-24 | 半導体メモリ素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6246082B1 (ja) |
| EP (1) | EP0911871B1 (ja) |
| JP (1) | JP3542704B2 (ja) |
| KR (1) | KR19990037319A (ja) |
| DE (1) | DE69833168T2 (ja) |
| TW (1) | TW413807B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
| JPH11145410A (ja) * | 1997-11-13 | 1999-05-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3183243B2 (ja) | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| KR100333645B1 (ko) * | 1999-06-28 | 2002-04-24 | 박종섭 | 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법 |
| JP2001024165A (ja) * | 1999-07-06 | 2001-01-26 | Hitachi Ltd | 半導体装置およびその製造方法ならびに半導体製造装置 |
| JP3353833B2 (ja) * | 1999-07-09 | 2002-12-03 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| KR20010016930A (ko) * | 1999-08-05 | 2001-03-05 | 김지영 | 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법 |
| US7655555B2 (en) * | 1999-08-27 | 2010-02-02 | Texas Instruments Incorporated | In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability |
| KR100607163B1 (ko) * | 1999-09-07 | 2006-08-01 | 삼성전자주식회사 | 강유전체 메모리 소자 및 그 제조방법 |
| TW425696B (en) * | 1999-09-10 | 2001-03-11 | Samsung Electronics Co Ltd | Semiconductor memory device having capacitor encapsulated with multiple layers and method of manfacturing the same |
| US6525357B1 (en) * | 1999-10-20 | 2003-02-25 | Agilent Technologies, Inc. | Barrier layers ferroelectric memory devices |
| JP3800294B2 (ja) | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100349689B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| KR100604663B1 (ko) * | 1999-12-28 | 2006-07-25 | 주식회사 하이닉스반도체 | 이중 캐패시터 보호막 구비하는 강유전체 메모리 소자 및그 제조 방법 |
| DE10000005C1 (de) * | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
| JP3548488B2 (ja) * | 2000-03-13 | 2004-07-28 | 沖電気工業株式会社 | 強誘電体を用いた半導体装置の製造方法 |
| JP2001267529A (ja) * | 2000-03-22 | 2001-09-28 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| US6476432B1 (en) | 2000-03-23 | 2002-11-05 | Micron Technology, Inc. | Structures and methods for enhancing capacitors in integrated circuits |
| JP3644887B2 (ja) | 2000-04-11 | 2005-05-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US6420267B1 (en) * | 2000-04-18 | 2002-07-16 | Infineon Technologies Ag | Method for forming an integrated barrier/plug for a stacked capacitor |
| IT1318279B1 (it) | 2000-07-28 | 2003-07-28 | Getters Spa | Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. |
| JP3839239B2 (ja) * | 2000-10-05 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| DE10056295A1 (de) * | 2000-11-14 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Herstellung ferroelektrischer Kondensatoren |
| KR100379547B1 (ko) * | 2000-12-21 | 2003-04-10 | 주식회사 하이닉스반도체 | 수소 확산 방지막 형성방법 |
| DE10105997C1 (de) | 2001-02-09 | 2002-07-25 | Infineon Technologies Ag | Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine |
| JP2002305289A (ja) * | 2001-04-05 | 2002-10-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| JP3466174B2 (ja) * | 2001-09-27 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2003197878A (ja) | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
| KR100442103B1 (ko) * | 2001-10-18 | 2004-07-27 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
| DE60140757D1 (de) * | 2001-12-28 | 2010-01-21 | St Microelectronics Srl | Kondensator für integrierte Halbleiterbauelemente |
| KR100546304B1 (ko) * | 2002-03-29 | 2006-01-26 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
| KR100456698B1 (ko) * | 2002-09-04 | 2004-11-10 | 삼성전자주식회사 | 강유전체 메모리 소자의 제조 방법 |
| US7161793B2 (en) | 2002-11-14 | 2007-01-09 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
| DE10303316A1 (de) * | 2003-01-28 | 2004-08-12 | Forschungszentrum Jülich GmbH | Schneller remanenter Speicher |
| TWI367047B (en) * | 2003-06-13 | 2012-06-21 | Panasonic Corp | Luminescent device, display device, and display device control method |
| US7001781B2 (en) * | 2003-09-26 | 2006-02-21 | Infineon Technologies Ag | Method for producing a ferroelectric capacitor that includes etching with hardmasks |
| US6849891B1 (en) * | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
| US6974984B2 (en) * | 2003-12-31 | 2005-12-13 | Intel Corporation | Method to sputter deposit metal on a ferroelectric polymer |
| JP4049119B2 (ja) * | 2004-03-26 | 2008-02-20 | セイコーエプソン株式会社 | 強誘電体メモリ素子の製造方法 |
| JP4042730B2 (ja) * | 2004-09-02 | 2008-02-06 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
| JP2006108152A (ja) * | 2004-09-30 | 2006-04-20 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4756915B2 (ja) * | 2005-05-31 | 2011-08-24 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体メモリ装置及びその製造方法 |
| JP4800711B2 (ja) | 2005-08-31 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| EP1873814A2 (en) * | 2006-06-28 | 2008-01-02 | Gennum Corporation | Hermetic passivation layer structure for capacitors with perovskite or pyrochlore phase dielectrics |
| US8361811B2 (en) * | 2006-06-28 | 2013-01-29 | Research In Motion Rf, Inc. | Electronic component with reactive barrier and hermetic passivation layer |
| JP5051344B2 (ja) * | 2006-08-08 | 2012-10-17 | セイコーエプソン株式会社 | 強誘電体メモリ |
| CN101501852B (zh) | 2006-11-20 | 2012-08-29 | 松下电器产业株式会社 | 非易失性存储元件阵列 |
| JP2011228462A (ja) * | 2010-04-19 | 2011-11-10 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| CN102623435B (zh) * | 2011-01-31 | 2015-02-18 | 北京泰龙电子技术有限公司 | 一种阻挡层及其制备方法 |
| US8456883B1 (en) | 2012-05-29 | 2013-06-04 | Headway Technologies, Inc. | Method of spin torque MRAM process integration |
| KR20170073080A (ko) * | 2015-12-18 | 2017-06-28 | 삼성전기주식회사 | 음향 공진기 및 그 제조 방법 |
| JP7360004B2 (ja) | 2019-02-01 | 2023-10-12 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置の製造方法及び半導体装置 |
| US11769789B2 (en) * | 2019-03-28 | 2023-09-26 | Intel Corporation | MFM capacitor with multilayered oxides and metals and processes for forming such |
| CN114583048A (zh) * | 2022-05-05 | 2022-06-03 | 成都高真科技有限公司 | 半导体工艺中消除电容漏电的方法、电容和半导体器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3320134B2 (ja) * | 1993-04-06 | 2002-09-03 | 三菱電機株式会社 | 高誘電率キャパシタおよびその製法 |
| JPH07111318A (ja) | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JP3339599B2 (ja) | 1994-03-28 | 2002-10-28 | オリンパス光学工業株式会社 | 強誘電体メモリ |
| US5585300A (en) | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| JP3127086B2 (ja) | 1994-09-28 | 2001-01-22 | シャープ株式会社 | 半導体メモリ素子 |
| US5576579A (en) | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US6025269A (en) * | 1996-10-15 | 2000-02-15 | Micron Technology, Inc. | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer |
| US5962904A (en) * | 1997-09-16 | 1999-10-05 | Micron Technology, Inc. | Gate electrode stack with diffusion barrier |
-
1997
- 1997-10-24 JP JP29235497A patent/JP3542704B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-21 US US09/176,508 patent/US6246082B1/en not_active Expired - Lifetime
- 1998-10-21 TW TW087117403A patent/TW413807B/zh not_active IP Right Cessation
- 1998-10-22 DE DE69833168T patent/DE69833168T2/de not_active Expired - Lifetime
- 1998-10-22 EP EP98308639A patent/EP0911871B1/en not_active Expired - Lifetime
- 1998-10-23 KR KR1019980044474A patent/KR19990037319A/ko active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| TW413807B (en) | 2000-12-01 |
| EP0911871A2 (en) | 1999-04-28 |
| DE69833168T2 (de) | 2006-09-07 |
| US6246082B1 (en) | 2001-06-12 |
| EP0911871A3 (en) | 2000-01-05 |
| EP0911871B1 (en) | 2006-01-11 |
| JPH11126883A (ja) | 1999-05-11 |
| KR19990037319A (ko) | 1999-05-25 |
| DE69833168D1 (de) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542704B2 (ja) | 半導体メモリ素子 | |
| US6713808B2 (en) | Semiconductor capacitor with diffusion prevention layer | |
| US5965942A (en) | Semiconductor memory device with amorphous diffusion barrier between capacitor and plug | |
| US6982453B2 (en) | Semicondutor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof | |
| KR100306198B1 (ko) | 활성 수소에 의한 열화를 방지한 반도체 메모리 소자 | |
| US6396092B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5668303B2 (ja) | 半導体装置及びその製造方法 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| US7385239B2 (en) | Semiconductor device and manufacturing method therefor | |
| US7038264B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7368298B2 (en) | Method of manufacturing ferroelectric semiconductor device | |
| US20050230725A1 (en) | Ferroelectric capacitor having an oxide electrode template and a method of manufacture therefor | |
| US6919593B2 (en) | Semiconductor memory device and method of fabricating the same | |
| US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
| US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
| JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| JP3767675B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002158339A (ja) | 半導体装置およびその製造方法 | |
| JP3797413B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003282827A (ja) | 強誘電体薄膜メモリ | |
| US7816150B2 (en) | Fabrication process of semiconductor device | |
| JP2009224668A (ja) | 半導体装置及びその製造方法 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| KR100284077B1 (ko) | 강유전체막을 구비하는 반도체소자 및 그 제조방법 | |
| JPH11121696A (ja) | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |