JP3429309B2 - 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 - Google Patents
同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置Info
- Publication number
- JP3429309B2 JP3429309B2 JP50024594A JP50024594A JP3429309B2 JP 3429309 B2 JP3429309 B2 JP 3429309B2 JP 50024594 A JP50024594 A JP 50024594A JP 50024594 A JP50024594 A JP 50024594A JP 3429309 B2 JP3429309 B2 JP 3429309B2
- Authority
- JP
- Japan
- Prior art keywords
- monitoring
- unit
- channels
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 title claims description 54
- 238000012544 monitoring process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 18
- 230000001360 synchronised effect Effects 0.000 title claims description 12
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 238000000354 decomposition reaction Methods 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102100034542 Acyl-CoA (8-3)-desaturase Human genes 0.000 description 1
- 101000848239 Homo sapiens Acyl-CoA (8-3)-desaturase Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0019—Multicast/broadcast capabilities
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は、請求項１の序文に記載したエラスティック
（弾性）バッファメモリの充填率を監視する方法、及び
請求項３の序文に記載したその装置に係る。
（弾性）バッファメモリの充填率を監視する方法、及び
請求項３の序文に記載したその装置に係る。
先行技術
現在のデジタル送信ネットワークは、近同期式であ
り、即ち、例えば各2Mビット／秒の基本的なマルチプレ
クスシステムは、他のシステムとは独立した専用クロッ
クを有している。それ故、単一の2Mビット／秒の信号を
上位システムのビット流に配置することは不可能であ
り、高いレベルの信号は、各中間レベルを経て2Mビット
／秒レベルまでデマルチプレクスして、2Mビット／秒の
信号を抽出しなければならない。このため、特に、多数
のマルチプレクサ及びデマルチプレクサを必要とする分
岐接続の構造は、高価なものとなっている。近同期送信
ネットワークの別の欠点は、２つの異なる製造者からの
装置が通常は適合しないことである。
り、即ち、例えば各2Mビット／秒の基本的なマルチプレ
クスシステムは、他のシステムとは独立した専用クロッ
クを有している。それ故、単一の2Mビット／秒の信号を
上位システムのビット流に配置することは不可能であ
り、高いレベルの信号は、各中間レベルを経て2Mビット
／秒レベルまでデマルチプレクスして、2Mビット／秒の
信号を抽出しなければならない。このため、特に、多数
のマルチプレクサ及びデマルチプレクサを必要とする分
岐接続の構造は、高価なものとなっている。近同期送信
ネットワークの別の欠点は、２つの異なる製造者からの
装置が通常は適合しないことである。
他のものの中でもとりわけ上記の欠点から、例えば、
CCITT規格G.707、G708及びG.709に規定された新たな同
期デジタルハイアラーキSDHが導入されるに至った。同
期デジタルハイアラーキは、多数のハイアラーキレベル
Ｎ（Ｎ＝１、４、16・・・）に配置されたSTM−Ｎ転送
フレーム（同期搬送モジュール）をベースとするもので
ある。２、８及び32Mビット／秒システムのような既存
のPCMシステムは、SDHの最低レベル（Ｎ＝１）の同期的
155.520Mビット／秒フレームへとマルチプレクスされ
る。これにより、このフレームは、STM−１フレームと
称する。ハイアラーキのより高いレベルでは、ビットレ
ートが最低レベルのビットレートの倍数である。
CCITT規格G.707、G708及びG.709に規定された新たな同
期デジタルハイアラーキSDHが導入されるに至った。同
期デジタルハイアラーキは、多数のハイアラーキレベル
Ｎ（Ｎ＝１、４、16・・・）に配置されたSTM−Ｎ転送
フレーム（同期搬送モジュール）をベースとするもので
ある。２、８及び32Mビット／秒システムのような既存
のPCMシステムは、SDHの最低レベル（Ｎ＝１）の同期的
155.520Mビット／秒フレームへとマルチプレクスされ
る。これにより、このフレームは、STM−１フレームと
称する。ハイアラーキのより高いレベルでは、ビットレ
ートが最低レベルのビットレートの倍数である。
図１はSTM−Ｎフレームの構造を示しており、そして
図２は単一のSTM−１フレームを示している。STM−Ｎフ
レームは、９行及びNx270列のマトリクスより成り、各
行と列との間の接合点に１バイトが存在する。最初のNx
9列の行１−３及び行５−９は、セクションオーバーヘ
ッドSOHを含み、そして行４は、AUポインタを含む。こ
のフレーム構造の残り部分は、長さがNx261列のセクシ
ョンで構成され、STM−Ｎフレームのペイロードセクシ
ョンを含む。
図２は単一のSTM−１フレームを示している。STM−Ｎフ
レームは、９行及びNx270列のマトリクスより成り、各
行と列との間の接合点に１バイトが存在する。最初のNx
9列の行１−３及び行５−９は、セクションオーバーヘ
ッドSOHを含み、そして行４は、AUポインタを含む。こ
のフレーム構造の残り部分は、長さがNx261列のセクシ
ョンで構成され、STM−Ｎフレームのペイロードセクシ
ョンを含む。
図２は、上記したように長さが270バイトの単一のSTM
−１フレームを示している。ペイロードセクションは、
１つ以上の管理ユニットAUを含む。図示された特定の場
合には、ペイロードセクションは、管理ユニットAU−４
より成り、これに仮想コンテナVC−４が挿入される。
（或いは又、STM−１転送フレームが多数の低レベル管
理ユニット（AU−３）を含んでいて、その各々がそれに
対応する低レベル仮想コンテナ（VC−３）を含んでもよ
い。）次いで、VC−４は、各行の始めに配置された長さ
１バイト（全部で９バイト）の経路オーバーヘッドPOH
と、マップされるべき情報信号のレートがその公称値か
らある程度ずれたときにインターフェイスの調整をマッ
プに関して行えるようにするバイトを含む低レベルフレ
ームが存在するペイロードセクションとで構成される。
情報信号をSTM−１フレームにマップすることは、例え
ば、特許出願AU−Ｂ−34689/89及びFI−914746に開示さ
れている。
−１フレームを示している。ペイロードセクションは、
１つ以上の管理ユニットAUを含む。図示された特定の場
合には、ペイロードセクションは、管理ユニットAU−４
より成り、これに仮想コンテナVC−４が挿入される。
（或いは又、STM−１転送フレームが多数の低レベル管
理ユニット（AU−３）を含んでいて、その各々がそれに
対応する低レベル仮想コンテナ（VC−３）を含んでもよ
い。）次いで、VC−４は、各行の始めに配置された長さ
１バイト（全部で９バイト）の経路オーバーヘッドPOH
と、マップされるべき情報信号のレートがその公称値か
らある程度ずれたときにインターフェイスの調整をマッ
プに関して行えるようにするバイトを含む低レベルフレ
ームが存在するペイロードセクションとで構成される。
情報信号をSTM−１フレームにマップすることは、例え
ば、特許出願AU−Ｂ−34689/89及びFI−914746に開示さ
れている。
AU−４ユニットの各バイトは、それ自身の位置番号を
有している。上記AUポインタは、AU−４ユニットにおけ
るVC−４コンテナの第１バイトの位置を含んでいる。こ
れらポインタは、SDHネットワークの種々の点において
正又は負のポインタ調整を行えるようにする。あるクロ
ック周波数を有する仮想コンテナが、該仮想コンテナの
クロック周波数より低いクロック周波数で動作するネッ
トワークノードに付与された場合には、データバッファ
がいっぱいになる。これは、負の調整を必要とし、即ち
受け取られた仮想コンテナからオーバーヘッドセクショ
ンへ１バイトが転送される一方、ポインタ値が１だけ減
少される。受け取られた仮想コンテナのレートがノード
のクロックレートより低い場合には、データバッファが
空になる傾向となり、これは正の調整を必要とする。即
ち、受け取られる仮想コンテナにスタフバイトが追加さ
れ、そしてポインタ値が１だけ増加される。
有している。上記AUポインタは、AU−４ユニットにおけ
るVC−４コンテナの第１バイトの位置を含んでいる。こ
れらポインタは、SDHネットワークの種々の点において
正又は負のポインタ調整を行えるようにする。あるクロ
ック周波数を有する仮想コンテナが、該仮想コンテナの
クロック周波数より低いクロック周波数で動作するネッ
トワークノードに付与された場合には、データバッファ
がいっぱいになる。これは、負の調整を必要とし、即ち
受け取られた仮想コンテナからオーバーヘッドセクショ
ンへ１バイトが転送される一方、ポインタ値が１だけ減
少される。受け取られた仮想コンテナのレートがノード
のクロックレートより低い場合には、データバッファが
空になる傾向となり、これは正の調整を必要とする。即
ち、受け取られる仮想コンテナにスタフバイトが追加さ
れ、そしてポインタ値が１だけ増加される。
図３は、STM−Ｎフレームを既存の非同期ビット流で
いかに形成できるかを示している。これらビット流（図
の右側に示された1.5,2、６、８、34、45又は140Mビッ
ト／秒）は、第１の段において、CCITTで規定されたコ
ンテナＣにパックされる。第２の段では、制御データを
含むオーバーヘッドバイトがコンテナに挿入され、従っ
て、上記の仮想コンテナVC−11、VC−12、VC−２、VC−
３又はVC−４が得られる（省略形における第１のサフィ
ックスはハイアラーキのレベルを表し、そして第２のサ
フィックスはビットレートを表す）。この仮想コンテナ
は、同期ネットワークを経てその供給点まで送られる
間、そのままの状態に保たれる。ハイアラーキのレベル
に基づいて、仮想コンテナは、更に、従属ユニットTUへ
と形成されるか、又はポインタを設けることにより上記
のAUユニット（AU−３及びAU−４）へと形成される。AU
ユニットは、STM−１フレームへと直接マップすること
ができるが、TUユニットは、従属ユニットグループTUG
並びにVC−３及びVC−４ユニットを介してAUユニットを
形成するよう組み立て、これをSTM−１フレームへとマ
ップしなければならない。図３において、マッピングは
連続する細い線で示されており、整列は破線で示されて
おり、そしてマルチプレクスは連続する太い線で示され
ている。
いかに形成できるかを示している。これらビット流（図
の右側に示された1.5,2、６、８、34、45又は140Mビッ
ト／秒）は、第１の段において、CCITTで規定されたコ
ンテナＣにパックされる。第２の段では、制御データを
含むオーバーヘッドバイトがコンテナに挿入され、従っ
て、上記の仮想コンテナVC−11、VC−12、VC−２、VC−
３又はVC−４が得られる（省略形における第１のサフィ
ックスはハイアラーキのレベルを表し、そして第２のサ
フィックスはビットレートを表す）。この仮想コンテナ
は、同期ネットワークを経てその供給点まで送られる
間、そのままの状態に保たれる。ハイアラーキのレベル
に基づいて、仮想コンテナは、更に、従属ユニットTUへ
と形成されるか、又はポインタを設けることにより上記
のAUユニット（AU−３及びAU−４）へと形成される。AU
ユニットは、STM−１フレームへと直接マップすること
ができるが、TUユニットは、従属ユニットグループTUG
並びにVC−３及びVC−４ユニットを介してAUユニットを
形成するよう組み立て、これをSTM−１フレームへとマ
ップしなければならない。図３において、マッピングは
連続する細い線で示されており、整列は破線で示されて
おり、そしてマルチプレクスは連続する太い線で示され
ている。
図３から明らかなように、STM−１フレームは多数の
別々の方法で組み立てることができ、そして例えば、最
大レベルの仮想コンテナVC−４の内容は、組み立てをス
タートしたレベル及び組み立てを行う方法に基づいて変
化する。従って、STM−１信号は、例えば、３個のTU−
３ユニット、21個のTU−２ユニット又は63個のTU−12ユ
ニットを含んでいる。高レベルユニットが多数の低レベ
ルユニットを含み、例えば、VC−４ユニットがTU−12ユ
ニットを含む（63個のこのようなユニットが単一のVC−
４ユニットにある；図３を参照）ときには、低レベルユ
ニットがインターリーブにより高レベルフレームへとマ
ップされ、従って、第１のバイトが最初に低レベルユニ
ットの各々から連続的に取り出され、次いで、第２のバ
イトが、等々となる。従って、VC−４信号が例えば上記
の63個のTU−12信号を含むときには、これら信号が図２
に示すようにVC−４フレームに配置され、即ち最初のTU
−12信号の第１バイトが最初に配置され、次いで、第２
のTU−12信号の第１バイトが、等々となる。最後の信
号、即ち63番目のTU−12信号の第１バイトの後に、最初
のTU−12信号の第２バイトが続き、等々となる。従っ
て、各TU−12信号の４つのバイトがSTM−１フレームの
各行に配置され、全STM−１フレームは4x9＝36バイトで
構成される。基本的な場合には、長さ500μｓの１つの
完全なTU−12フレームが４つの連続するSTM−１フレー
ムに分割される。TU−12フレームは４つのポインタバイ
トV1−V4を含み、TU−12フレームの第１の1/4はポイン
タバイトV1を含み、第２の1/4はポインタバイトV2を含
み、等々となる。最初の２バイトV1及びV2は、実際のTU
ポインタ値を形成し、バイトV3は調整に使用され、そし
てバイトV4は他の目的に指定される。バイトV1及びV2よ
り成るTU−12ポインタは、VC−12ユニットの第１バイト
を指す。この第１バイトは、一般にレファレンスV5によ
って指示される。TU−12フレームの構造は、図８及び13
に明確に示されており、これを参照して以下に詳細に述
べる。
別々の方法で組み立てることができ、そして例えば、最
大レベルの仮想コンテナVC−４の内容は、組み立てをス
タートしたレベル及び組み立てを行う方法に基づいて変
化する。従って、STM−１信号は、例えば、３個のTU−
３ユニット、21個のTU−２ユニット又は63個のTU−12ユ
ニットを含んでいる。高レベルユニットが多数の低レベ
ルユニットを含み、例えば、VC−４ユニットがTU−12ユ
ニットを含む（63個のこのようなユニットが単一のVC−
４ユニットにある；図３を参照）ときには、低レベルユ
ニットがインターリーブにより高レベルフレームへとマ
ップされ、従って、第１のバイトが最初に低レベルユニ
ットの各々から連続的に取り出され、次いで、第２のバ
イトが、等々となる。従って、VC−４信号が例えば上記
の63個のTU−12信号を含むときには、これら信号が図２
に示すようにVC−４フレームに配置され、即ち最初のTU
−12信号の第１バイトが最初に配置され、次いで、第２
のTU−12信号の第１バイトが、等々となる。最後の信
号、即ち63番目のTU−12信号の第１バイトの後に、最初
のTU−12信号の第２バイトが続き、等々となる。従っ
て、各TU−12信号の４つのバイトがSTM−１フレームの
各行に配置され、全STM−１フレームは4x9＝36バイトで
構成される。基本的な場合には、長さ500μｓの１つの
完全なTU−12フレームが４つの連続するSTM−１フレー
ムに分割される。TU−12フレームは４つのポインタバイ
トV1−V4を含み、TU−12フレームの第１の1/4はポイン
タバイトV1を含み、第２の1/4はポインタバイトV2を含
み、等々となる。最初の２バイトV1及びV2は、実際のTU
ポインタ値を形成し、バイトV3は調整に使用され、そし
てバイトV4は他の目的に指定される。バイトV1及びV2よ
り成るTU−12ポインタは、VC−12ユニットの第１バイト
を指す。この第１バイトは、一般にレファレンスV5によ
って指示される。TU−12フレームの構造は、図８及び13
に明確に示されており、これを参照して以下に詳細に述
べる。
上記のSDHフレーム構造及びこのような構造の組立
は、詳細な説明で参照する参照文献〔１〕及び〔２〕に
述べられている（これら参照文献は、本明細書の末尾に
リストする）。
は、詳細な説明で参照する参照文献〔１〕及び〔２〕に
述べられている（これら参照文献は、本明細書の末尾に
リストする）。
例えば、上記のTU−１、TU−２又はTU−３レベル信号
が、例えば図４に示すSDH交差接続装置41において切り
換えられるときには、その切り換えられるべきハイアラ
ーキの同じレベルの全ての信号が互いに完全に同期しな
ければならず、即ち同じクロック信号の縁によってクロ
ックされねばならない。更に、切り換えられるべき信号
のフレームは、位相が同じでなければならない。
が、例えば図４に示すSDH交差接続装置41において切り
換えられるときには、その切り換えられるべきハイアラ
ーキの同じレベルの全ての信号が互いに完全に同期しな
ければならず、即ち同じクロック信号の縁によってクロ
ックされねばならない。更に、切り換えられるべき信号
のフレームは、位相が同じでなければならない。
上記の同期は、各到来するラインの同期ユニット42に
おいて得られ、交差接続装置41へ到来する信号のペイロ
ードは、その到来信号から抽出されるクロック信号と同
期してエラスティックバッファに記憶され、そして交差
接続装置のクロック信号と同期してエラスティックバッ
ファから読み取られる。エラスティックバッファへ書き
込まれるべきペイロード及びそのペイロードの位相を決
定するために、高レベルフレームに含まれた制御デー
タ、例えば、ポインタを分解しなければならない。これ
に対応して、高レベルのSDHフレーム構造及びそれに関
連した制御データを、エラスティックバッファから読み
取られるべきペイロードに加えることができねばならな
い。
おいて得られ、交差接続装置41へ到来する信号のペイロ
ードは、その到来信号から抽出されるクロック信号と同
期してエラスティックバッファに記憶され、そして交差
接続装置のクロック信号と同期してエラスティックバッ
ファから読み取られる。エラスティックバッファへ書き
込まれるべきペイロード及びそのペイロードの位相を決
定するために、高レベルフレームに含まれた制御デー
タ、例えば、ポインタを分解しなければならない。これ
に対応して、高レベルのSDHフレーム構造及びそれに関
連した制御データを、エラスティックバッファから読み
取られるべきペイロードに加えることができねばならな
い。
交差接続の同期クロックとの同期を首尾よくとるため
には所定のハイアラーキレベルのペイロードをエラステ
ィックバッファに通さなければならない。同じハイアラ
ーキレベルに多数のチャンネルが存在する場合には、各
チャンネルがそれ自身の独立したエラスティックバッフ
ァを有していなければならない。例えば、単一のSTM−
１フレームに含まれた63個のVC−12信号を上記のように
同期するには、互いに独立した63個のエラスティックバ
ッファが必要である。更に、エラスティックバッファ各
々の充填率を互いに他のエラスティックバッファとは独
立して監視できねばならない。
には所定のハイアラーキレベルのペイロードをエラステ
ィックバッファに通さなければならない。同じハイアラ
ーキレベルに多数のチャンネルが存在する場合には、各
チャンネルがそれ自身の独立したエラスティックバッフ
ァを有していなければならない。例えば、単一のSTM−
１フレームに含まれた63個のVC−12信号を上記のように
同期するには、互いに独立した63個のエラスティックバ
ッファが必要である。更に、エラスティックバッファ各
々の充填率を互いに他のエラスティックバッファとは独
立して監視できねばならない。
従って、公知技術においては、バッファの充填率は、
エラスティックバッファの充填率を監視する単一のユニ
ットを構成することにより監視されており、このユニッ
トは、各エラスティックバッファが充填率を監視するた
めのそれ自身の専用のユニットをもつように再現され
る。この解決策を示す概略ブロック図が図５に示されて
おり、上記と同様の例として同期ユニット42の63個のTU
−12チャンネルのバッファが使用される。STM−１フレ
ーム構造をもつ信号は最初に共通の解読ユニット51へ送
られ、該ユニットは、VC−４コンテナの経路オーバーヘ
ッドOPHにおけるAUポインタデータ及びH4バイトを解読
し、そのフレーム構造に含まれたTU−12フレームを位置
決めする。次いで、解読ユニット51は、各TU12チャンネ
ルのバイトを各チャンネルの専用の解読ユニット52へ送
り、従って、この特定の場合にはそれが全部で63個にな
る。解読ユニットは、各TU−12チャンネルのポインタを
解読し、VC−12信号の位相を決定する。フレーム構造に
おいてTU−12ユニットがインターリーブされるために、
各解読ユニットは、使用可能な時間の約1/63しか動作し
ない。各VC−12信号は、他のバッファ53とは独立して専
用のエラスティックバッファ53に記憶される。最高レベ
ルのフレーム構造を再組み立てするときには、各新たな
TU−12ユニットのポインタデータが専用のジェネレータ
ユニット54において発生され、その後、エラスティック
バッファメモリからのペイロードを新たなポインタ及び
新たな制御データと組み合わせることにより共通のジェ
ネレータユニット55において最終フレーム構造が組み立
てられる。各エラスティックバッファ53の充填率は、個
別の専用のモニタユニット56によって監視される。
エラスティックバッファの充填率を監視する単一のユニ
ットを構成することにより監視されており、このユニッ
トは、各エラスティックバッファが充填率を監視するた
めのそれ自身の専用のユニットをもつように再現され
る。この解決策を示す概略ブロック図が図５に示されて
おり、上記と同様の例として同期ユニット42の63個のTU
−12チャンネルのバッファが使用される。STM−１フレ
ーム構造をもつ信号は最初に共通の解読ユニット51へ送
られ、該ユニットは、VC−４コンテナの経路オーバーヘ
ッドOPHにおけるAUポインタデータ及びH4バイトを解読
し、そのフレーム構造に含まれたTU−12フレームを位置
決めする。次いで、解読ユニット51は、各TU12チャンネ
ルのバイトを各チャンネルの専用の解読ユニット52へ送
り、従って、この特定の場合にはそれが全部で63個にな
る。解読ユニットは、各TU−12チャンネルのポインタを
解読し、VC−12信号の位相を決定する。フレーム構造に
おいてTU−12ユニットがインターリーブされるために、
各解読ユニットは、使用可能な時間の約1/63しか動作し
ない。各VC−12信号は、他のバッファ53とは独立して専
用のエラスティックバッファ53に記憶される。最高レベ
ルのフレーム構造を再組み立てするときには、各新たな
TU−12ユニットのポインタデータが専用のジェネレータ
ユニット54において発生され、その後、エラスティック
バッファメモリからのペイロードを新たなポインタ及び
新たな制御データと組み合わせることにより共通のジェ
ネレータユニット55において最終フレーム構造が組み立
てられる。各エラスティックバッファ53の充填率は、個
別の専用のモニタユニット56によって監視される。
AU及びTUポインタ並びにそれらの発生及び解読は、参
照文献〔１〕に述べられており、詳細についてはこれを
参照されたい。
照文献〔１〕に述べられており、詳細についてはこれを
参照されたい。
上記の公知監視方法に伴う問題は、ハードウェアが著
しく要求される（シリコン領域が大きい）ことである。
しく要求される（シリコン領域が大きい）ことである。
発明の要旨
本発明の目的は、上記問題を解消し、従来より少ない
ハードウェアでチャンネルの充填率を監視できるように
する方法を提供することである。これは、請求項１の特
徴部分に開示された本発明の方法によって達成される。
本発明による装置は、請求項３の特徴部分に開示された
ことを特徴とする。
ハードウェアでチャンネルの充填率を監視できるように
する方法を提供することである。これは、請求項１の特
徴部分に開示された本発明の方法によって達成される。
本発明による装置は、請求項３の特徴部分に開示された
ことを特徴とする。
本発明の基本的な考え方は、時分割アーキテクチャを
用いて充填率を監視し、同じハイアラーキレベルの少な
くとも２つのチャンネルの充填率をこれら信号に共通の
モニタユニットにおいて時分割ベースで監視することで
ある。
用いて充填率を監視し、同じハイアラーキレベルの少な
くとも２つのチャンネルの充填率をこれら信号に共通の
モニタユニットにおいて時分割ベースで監視することで
ある。
本発明による時分割監視方法を用いるときには、同じ
ハイアラーキレベルの全てのチャンネルの充填率を、こ
れら全てのチャンネルに共通のモニタユニットにおいて
時分割ベースで監視することにより、所要のシリコン領
域を最小とすることができる。
ハイアラーキレベルの全てのチャンネルの充填率を、こ
れら全てのチャンネルに共通のモニタユニットにおいて
時分割ベースで監視することにより、所要のシリコン領
域を最小とすることができる。
以下、添付図面の図６ないし10を参照し、本発明を一
例として詳細に説明する。
例として詳細に説明する。
図面の簡単な説明
図１は、単一のSTM−Ｎフレームの基本的な構造を示
す図である。
す図である。
図２は、単一のSTM−１フレームの構造を示す図であ
る。
る。
図３は、既存のPCMシステムからSTM−Ｎフレームを組
み立てるところを示す図である。
み立てるところを示す図である。
図４は、バッファ方法を用いた同期ユニットを有する
SDH交差接続装置を示すブロック図である。
SDH交差接続装置を示すブロック図である。
図５は、公知構成におけるバッファの原理を示すブロ
ック図である。
ック図である。
図６は、本発明の方法を用いた同期ユニットにおいて
バッファの原理を示すブロック図である。
バッファの原理を示すブロック図である。
図７は、図６に示した同期ユニットのフレーム構造分
解ユニットを示す詳細な図である。
解ユニットを示す詳細な図である。
図８は、単一のTU−12信号の単一フレームに対する図
７の分解ユニットの動作を示す図である。
７の分解ユニットの動作を示す図である。
図９は、同期ユニットのエラスティックバッファを詳
細に示す図である。
細に示す図である。
図10は、エラスティックバッファの充填率を監視する
本発明の方法を示す図である。
本発明の方法を示す図である。
図11は、エラスティックバッファの充填率を監視する
のに用いる差の値の変化の範囲を示す図である。
のに用いる差の値の変化の範囲を示す図である。
図12は、図６に示す同期ユニットの組立ユニットを詳
細に示す図で、この組立ユニットにおいてフレーム構造
体が再組み立てされるところを示す図である。
細に示す図で、この組立ユニットにおいてフレーム構造
体が再組み立てされるところを示す図である。
図13は、単一のTU−12信号の単一フレームに対する図
12の組立ユニットの動作を示す図である。
12の組立ユニットの動作を示す図である。
好ましい実施例の詳細な説明
図６は、本発明による監視の原理を用いた単一の時分
割同期ユニットを示す図である。この時分割の原理は、
フレーム構造の分解及び組立と、エラスティックバッフ
ァ作用にも適用され、これらは、別の並列な特許出願の
要旨である。同期ユニット42は、TU−12チャンネルに対
して順次に構成された分解及び組立ユニット61及び62を
備えている。全てのTU−12チャンネルに共通のエラステ
ィックバッファメモリ63がこれら分解ユニットと組立ユ
ニットとの間に設けられ、そしてバッファメモリの充填
率が共通のモニタユニット64によって監視される。同期
ユニット42は、到来するAU−４信号を別のAU−４レベル
クロックと同期させる。STM−１信号は先ず共通のAU解
読ユニット51に送られ、該ユニットは、AU−４ポインタ
データを既知のやり方（参照文献〔１〕のCCITT使用に
合致する）で解読し、AU−４フレームからTU−12信号を
抽出し、そしてそのTU−12信号を分解ユニット61へ送っ
て更に処理する。分解ユニット61は、TU−12ポインタを
解読し、そしてTU−12フレーム構造体からVC−12データ
を抽出する。これらポインタは、時分割ベースで１つ以
上の処理段において処理され、即ち同じハイアラーキレ
ベルにおける少なくとも２つの信号の処理が同じ物理ラ
インを経て実行される。従って、分解ユニット61は、少
なくとも１つのサブプロセッサ65及び一時メモリ66で形
成されたサブ処理ユニット67を備えている。このサブ処
理ユニットは、同じハイアラーキレベルにある少なくと
も２つの信号のフレーム構造のポインタを処理する。こ
こに述べる例では、63個のTU−12チャンネル全部の充填
率が同じモニタユニットにおいて監視されるが、これは
必要ではない。というのは、多数のモニタユニットを並
列に又は順次に配置できるからである。但し、少なくと
も２つのTU−12チャンネルの充填率は、これらチャンネ
ルに共通のモニタユニットにおいて時分割ベースで監視
されるものとする。
割同期ユニットを示す図である。この時分割の原理は、
フレーム構造の分解及び組立と、エラスティックバッフ
ァ作用にも適用され、これらは、別の並列な特許出願の
要旨である。同期ユニット42は、TU−12チャンネルに対
して順次に構成された分解及び組立ユニット61及び62を
備えている。全てのTU−12チャンネルに共通のエラステ
ィックバッファメモリ63がこれら分解ユニットと組立ユ
ニットとの間に設けられ、そしてバッファメモリの充填
率が共通のモニタユニット64によって監視される。同期
ユニット42は、到来するAU−４信号を別のAU−４レベル
クロックと同期させる。STM−１信号は先ず共通のAU解
読ユニット51に送られ、該ユニットは、AU−４ポインタ
データを既知のやり方（参照文献〔１〕のCCITT使用に
合致する）で解読し、AU−４フレームからTU−12信号を
抽出し、そしてそのTU−12信号を分解ユニット61へ送っ
て更に処理する。分解ユニット61は、TU−12ポインタを
解読し、そしてTU−12フレーム構造体からVC−12データ
を抽出する。これらポインタは、時分割ベースで１つ以
上の処理段において処理され、即ち同じハイアラーキレ
ベルにおける少なくとも２つの信号の処理が同じ物理ラ
インを経て実行される。従って、分解ユニット61は、少
なくとも１つのサブプロセッサ65及び一時メモリ66で形
成されたサブ処理ユニット67を備えている。このサブ処
理ユニットは、同じハイアラーキレベルにある少なくと
も２つの信号のフレーム構造のポインタを処理する。こ
こに述べる例では、63個のTU−12チャンネル全部の充填
率が同じモニタユニットにおいて監視されるが、これは
必要ではない。というのは、多数のモニタユニットを並
列に又は順次に配置できるからである。但し、少なくと
も２つのTU−12チャンネルの充填率は、これらチャンネ
ルに共通のモニタユニットにおいて時分割ベースで監視
されるものとする。
TU分解ユニット61に到来するVC−12ペイロードは、該
ユニットを経て不変のまま伝播され、そして全てのTU−
12チャンネルに共通のバッファメモリ63に記憶される。
バッファメモリ63の充填率は、本発明による共通のモニ
タユニット64によって監視される。TU−12ポインタ及び
フレームの再組立は、組立ユニット62の１つ以上の処理
段において時分割ベースで行われ、即ち少なくとも２つ
のチャンネルの信号が同じ物理ラインを経て処理され
る。TU組立ユニット62は、少なくとも１つのサブプロセ
ッサ65及び一時メモリ66より成るサブ処理ユニット67を
備えている。該サブ処理ユニット67は、同じハイアラー
キレベルにある少なくとも２つの信号のフレーム構造の
ポインタを処理する。ここに示す例では、全部で63個の
チャンネルが同じ組立ユニットにおいて処理されるが、
これは必要ではない。というのは、多数の組立ユニット
を並列又は順次に配置することが等しく可能であるから
である。
ユニットを経て不変のまま伝播され、そして全てのTU−
12チャンネルに共通のバッファメモリ63に記憶される。
バッファメモリ63の充填率は、本発明による共通のモニ
タユニット64によって監視される。TU−12ポインタ及び
フレームの再組立は、組立ユニット62の１つ以上の処理
段において時分割ベースで行われ、即ち少なくとも２つ
のチャンネルの信号が同じ物理ラインを経て処理され
る。TU組立ユニット62は、少なくとも１つのサブプロセ
ッサ65及び一時メモリ66より成るサブ処理ユニット67を
備えている。該サブ処理ユニット67は、同じハイアラー
キレベルにある少なくとも２つの信号のフレーム構造の
ポインタを処理する。ここに示す例では、全部で63個の
チャンネルが同じ組立ユニットにおいて処理されるが、
これは必要ではない。というのは、多数の組立ユニット
を並列又は順次に配置することが等しく可能であるから
である。
図７は、単一の分解ユニット61を詳細に示しており、
該ユニットは、V1メモリ71と、TU−12状態メモリ73及び
ポインタ読み取りユニット72で形成されたサブ処理ユニ
ットと、V5位置メモリ74とを備えている。以下の説明に
おいて、分解ユニットの動作は、図８を参照しながら単
一のTU−12信号の単一フレームについて述べる。図８に
は、単一のTU−12フレームが左側の欄に示されており、
それ自体良く知られたように、TU−12フレームは、140
個のデータバイト（フレームの横に番号付けされてい
る）と、４つのポインタバイトV1−V4とを備えている。
１つのTU−12フレームの長さは500μｓであり、従っ
て、基本的な場合に、４つのSTM−１フレームにおいて
送信される。図８の他の欄は、V1メモリ71、TU−12状態
メモリ73及びV5位置メモリ74に関連した読み取り及び書
き込み事象を示している。この手順は、他のいずれのTU
−12信号についても同様であり、２つの連続する信号を
処理する際には、信号間の時間ドメインにおいて１クロ
ック周期のシフトがあるだけである（これは、以下に述
べる組立ユニットにも適用される）。
該ユニットは、V1メモリ71と、TU−12状態メモリ73及び
ポインタ読み取りユニット72で形成されたサブ処理ユニ
ットと、V5位置メモリ74とを備えている。以下の説明に
おいて、分解ユニットの動作は、図８を参照しながら単
一のTU−12信号の単一フレームについて述べる。図８に
は、単一のTU−12フレームが左側の欄に示されており、
それ自体良く知られたように、TU−12フレームは、140
個のデータバイト（フレームの横に番号付けされてい
る）と、４つのポインタバイトV1−V4とを備えている。
１つのTU−12フレームの長さは500μｓであり、従っ
て、基本的な場合に、４つのSTM−１フレームにおいて
送信される。図８の他の欄は、V1メモリ71、TU−12状態
メモリ73及びV5位置メモリ74に関連した読み取り及び書
き込み事象を示している。この手順は、他のいずれのTU
−12信号についても同様であり、２つの連続する信号を
処理する際には、信号間の時間ドメインにおいて１クロ
ック周期のシフトがあるだけである（これは、以下に述
べる組立ユニットにも適用される）。
TU分解ユニットに送られるTU−12フレームの第１バイ
ト、即ちV1バイトは、最初にV1メモリ71に記憶される。
V1バイトの後に到来するデータバイトは、他の全てのデ
ータバイトと同様に、バッファメモリ63に記憶される。
図８において、VC−12データがバッファメモリに記憶さ
れる周期が矢印Ａで示されている。TU−12フレームの第
２の1/4がV2バイトから始まるときには、V1バイトがメ
モリから読み取られ、そしてV1及びV2バイトの結合によ
って新たなポインタワードがポインタ読み取りユニット
72に対して発生される。新たなポインタワードが発生さ
れる僅かに前に、ポインタの古い状態が状態メモリ73か
ら読み取りユニットへ読み取られる。古い状態は、手前
の（有効）ポインタの値に基づくデータより成る。ポイ
ンタ読み取りユニット72は、これが受け取ったデータを
処理し、その結果、新たな状態データが発生されて状態
メモリ73に記憶される。更に、その新たな状態によって
決定されたアドレスに対し、V5フラグ（１ビット）がV5
位置メモリ74に同時に書き込まれる。位置メモリ74は、
長さが１ビットの63x140メモリ位置を備え、即ち各チャ
ンネルは、TU−12フレームの各データバイトごとにメモ
リ位置を有する。新たなポインタが指すデータバイトに
対応するアドレスにはV5フラグ、即ち論理１が書き込ま
れる。他の139個のメモリ位置は、論理０を含む。V5位
置メモリは、TU−12フレームのデータバイト中に読み取
られ、ある点においてゼロからずれる値が得られる（V5
バイトの位置を示す）。V5バイトの位置に関する情報
（V5 loc.信号、図７）がバッファメモリに記憶され
る。
ト、即ちV1バイトは、最初にV1メモリ71に記憶される。
V1バイトの後に到来するデータバイトは、他の全てのデ
ータバイトと同様に、バッファメモリ63に記憶される。
図８において、VC−12データがバッファメモリに記憶さ
れる周期が矢印Ａで示されている。TU−12フレームの第
２の1/4がV2バイトから始まるときには、V1バイトがメ
モリから読み取られ、そしてV1及びV2バイトの結合によ
って新たなポインタワードがポインタ読み取りユニット
72に対して発生される。新たなポインタワードが発生さ
れる僅かに前に、ポインタの古い状態が状態メモリ73か
ら読み取りユニットへ読み取られる。古い状態は、手前
の（有効）ポインタの値に基づくデータより成る。ポイ
ンタ読み取りユニット72は、これが受け取ったデータを
処理し、その結果、新たな状態データが発生されて状態
メモリ73に記憶される。更に、その新たな状態によって
決定されたアドレスに対し、V5フラグ（１ビット）がV5
位置メモリ74に同時に書き込まれる。位置メモリ74は、
長さが１ビットの63x140メモリ位置を備え、即ち各チャ
ンネルは、TU−12フレームの各データバイトごとにメモ
リ位置を有する。新たなポインタが指すデータバイトに
対応するアドレスにはV5フラグ、即ち論理１が書き込ま
れる。他の139個のメモリ位置は、論理０を含む。V5位
置メモリは、TU−12フレームのデータバイト中に読み取
られ、ある点においてゼロからずれる値が得られる（V5
バイトの位置を示す）。V5バイトの位置に関する情報
（V5 loc.信号、図７）がバッファメモリに記憶され
る。
到来するV1及びV2バイトは、上記のポインタ調整が必
要かどうかも指示する。負の調整では、V3バイトの内容
がバッファメモリに書き込まれ、正の調整では、V3バイ
トに続くデータバイトがバッファメモリに書き込まれな
い。
要かどうかも指示する。負の調整では、V3バイトの内容
がバッファメモリに書き込まれ、正の調整では、V3バイ
トに続くデータバイトがバッファメモリに書き込まれな
い。
図９は、例えば、VC−12データが記憶されるエラステ
ィックバッファ63を詳細に示している。このバッファ
は、バッファメモリ101それ自体と、該バッファメモリ
を制御するカウンタユニットとを備えている。これらカ
ウンタユニットは、その入力側において、第１チャンネ
ルカウンタ102及び第１アドレスカウンタユニット103を
備え、そしてその出力側では、第２チャンネルカウンタ
104及び第２アドレスカウンタユニット105を備えてい
る。入力側のユニットは、メモリへのデータの書き込み
を制御し、一方、出力側のユニットは、メモリからの読
み取りを制御する。入力側では、書き込みがクロックcl
ock1及び同期信号sync1により同期され、そして出力側
では、入力側の対応信号と独立したクロックclock2及び
同期信号sync2により同期される。バッファメモリ101
は、63個のメモリユニット106を備え（各チャンネルに
１つづつ）、その各々は（この特定の場合には）、８ビ
ットの巾（即ち１バイトの巾）の10個の連続するメモリ
位置106aを含む。（この特定の場合には、メモリ位置10
個のメモリスペースが各メモリユニットに指定されて、
とりわけ、SDHフレーム構造のギャップ及び種々の遅延
を考慮しているが、メモリ位置の数は、10ではなくて、
例えば16でもよい。）アドレスカウンタユニット103
は、63個のアドレスカウンタを備え、その各々は１から
10までをカウントし、１つのメモリユニットの対応する
メモリ位置をアドレスする。バッファの各チャンネルの
充填率が変化するので、各アドレスカウンタの位相は異
なる。第１チャンネルカウンタ102は、１から63まで連
続的にカウントし、同期信号sync1によって同期がとら
れる。チャンネルカウンタ102は、時分割ベースで第１
アドレスカウンタの１つを選択し、それに対応するバイ
トが、各メモリユニットの選択されたアドレスカウンタ
によってアドレスされたメモリ位置１ないし10に書き込
まれる。
ィックバッファ63を詳細に示している。このバッファ
は、バッファメモリ101それ自体と、該バッファメモリ
を制御するカウンタユニットとを備えている。これらカ
ウンタユニットは、その入力側において、第１チャンネ
ルカウンタ102及び第１アドレスカウンタユニット103を
備え、そしてその出力側では、第２チャンネルカウンタ
104及び第２アドレスカウンタユニット105を備えてい
る。入力側のユニットは、メモリへのデータの書き込み
を制御し、一方、出力側のユニットは、メモリからの読
み取りを制御する。入力側では、書き込みがクロックcl
ock1及び同期信号sync1により同期され、そして出力側
では、入力側の対応信号と独立したクロックclock2及び
同期信号sync2により同期される。バッファメモリ101
は、63個のメモリユニット106を備え（各チャンネルに
１つづつ）、その各々は（この特定の場合には）、８ビ
ットの巾（即ち１バイトの巾）の10個の連続するメモリ
位置106aを含む。（この特定の場合には、メモリ位置10
個のメモリスペースが各メモリユニットに指定されて、
とりわけ、SDHフレーム構造のギャップ及び種々の遅延
を考慮しているが、メモリ位置の数は、10ではなくて、
例えば16でもよい。）アドレスカウンタユニット103
は、63個のアドレスカウンタを備え、その各々は１から
10までをカウントし、１つのメモリユニットの対応する
メモリ位置をアドレスする。バッファの各チャンネルの
充填率が変化するので、各アドレスカウンタの位相は異
なる。第１チャンネルカウンタ102は、１から63まで連
続的にカウントし、同期信号sync1によって同期がとら
れる。チャンネルカウンタ102は、時分割ベースで第１
アドレスカウンタの１つを選択し、それに対応するバイ
トが、各メモリユニットの選択されたアドレスカウンタ
によってアドレスされたメモリ位置１ないし10に書き込
まれる。
出力側では、読み取られるべきバイトのアドレスが、
第２チャンネルカウンタ104及び第２アドレスカウンタ
ユニット105によって対応的に発生され、チャンネルカ
ウンタ104は、時分割ベースで第２のアドレスカウンタ
の１つを選択し、そしてその選択されたアドレスカウン
タによりアドレスされたメモリ位置からバッファメモリ
の出力107へバイトが読み取られる。
第２チャンネルカウンタ104及び第２アドレスカウンタ
ユニット105によって対応的に発生され、チャンネルカ
ウンタ104は、時分割ベースで第２のアドレスカウンタ
の１つを選択し、そしてその選択されたアドレスカウン
タによりアドレスされたメモリ位置からバッファメモリ
の出力107へバイトが読み取られる。
図10及び11は、本発明により共通のモニタユニット64
によって実行されるエラスティックバッファの充填率の
監視を示す詳細な図である。各メモリユニット106（即
ち、各TU−12チャンネルの）充填率は、各チャンネルご
とに別々にモニタユニット64の入力に第１及び第２のア
ドレスカウンタ（読み取り及び書き込みカウンタ）の値
を与えることによって監視される。モニタユニットは、
読み取りカウンタの値から書き込みカウンタの値を減算
し、そしてそれにより生じた差の値Ｅを、図11の場合は
例えば２及び８である所定の限界値と比較する。理想的
な状態においては、差の値Ｅは、約５（中間値）であ
る。
によって実行されるエラスティックバッファの充填率の
監視を示す詳細な図である。各メモリユニット106（即
ち、各TU−12チャンネルの）充填率は、各チャンネルご
とに別々にモニタユニット64の入力に第１及び第２のア
ドレスカウンタ（読み取り及び書き込みカウンタ）の値
を与えることによって監視される。モニタユニットは、
読み取りカウンタの値から書き込みカウンタの値を減算
し、そしてそれにより生じた差の値Ｅを、図11の場合は
例えば２及び８である所定の限界値と比較する。理想的
な状態においては、差の値Ｅは、約５（中間値）であ
る。
充填率の監視は、出力側（読み取り側）と同期して行
われる。モニタユニット64が同じチャンネルの値を互い
に比較できるようにするためには、書き込みカウンタ10
3から得たアドレスデータが、読み取りカウンタ105から
のアドレスデータと同相でなければならず、即ちカウン
タは同じチャンネルに対応しなければならない（書き込
み側において選択されるべきチャンネルは、データが書
き込まれているチャンネルではない）。
われる。モニタユニット64が同じチャンネルの値を互い
に比較できるようにするためには、書き込みカウンタ10
3から得たアドレスデータが、読み取りカウンタ105から
のアドレスデータと同相でなければならず、即ちカウン
タは同じチャンネルに対応しなければならない（書き込
み側において選択されるべきチャンネルは、データが書
き込まれているチャンネルではない）。
差の値に基づいて、充填率モニタユニットは、２ビッ
トで示される３つの異なる状態（いっぱい／空／適度）
を用いることにより各チャンネルの充填率に関するデー
タを出力し、データはTU組立ユニットへ送られる。
トで示される３つの異なる状態（いっぱい／空／適度）
を用いることにより各チャンネルの充填率に関するデー
タを出力し、データはTU組立ユニットへ送られる。
図12及び13は、図７及び８に示された分解ユニットの
動作と同様に、同期ユニット42のTU組立ユニット62の構
造及び動作を示している。組立ユニット62は、上記のＶ
バイトを発生し、調整が必要かどうかを判断する。フレ
ーム構造体の組立側における唯一の相違は、TU−12ポイ
ンタである。フレームが組み立てられるときには、上記
のV5バイトがTU−12フレームのいずれかの位置にあり、
この位置を、V1及びV2バイトによって指示しなければな
らない（バッファメモリから得たV5フラグの時間をポイ
ンタ数に変換しなければならない）。組立側（図９）に
対するクロック及び同期信号clock2およびsync2は、分
解ユニットの各信号とは独立しているが、バッファの読
み取り側で使用されるものに等しい。
動作と同様に、同期ユニット42のTU組立ユニット62の構
造及び動作を示している。組立ユニット62は、上記のＶ
バイトを発生し、調整が必要かどうかを判断する。フレ
ーム構造体の組立側における唯一の相違は、TU−12ポイ
ンタである。フレームが組み立てられるときには、上記
のV5バイトがTU−12フレームのいずれかの位置にあり、
この位置を、V1及びV2バイトによって指示しなければな
らない（バッファメモリから得たV5フラグの時間をポイ
ンタ数に変換しなければならない）。組立側（図９）に
対するクロック及び同期信号clock2およびsync2は、分
解ユニットの各信号とは独立しているが、バッファの読
み取り側で使用されるものに等しい。
レファレンスカウンタ92及びこれに接続されたバッフ
ァ状態メモリ91が組立ユニットの入力に設けられてい
る。バッファ状態メモリ91は、次いで、TU−12ポインタ
ジェネレータ93に接続され、該ジェネレータは、出力の
状態メモリ94と共にそれ自身のサブ処理ユニット67を構
成する。状態メモリの出力は、マルチプレクサ95に接続
され、その別の入力には、バッファメモリ63からのデー
タバイトが直接接続される。
ァ状態メモリ91が組立ユニットの入力に設けられてい
る。バッファ状態メモリ91は、次いで、TU−12ポインタ
ジェネレータ93に接続され、該ジェネレータは、出力の
状態メモリ94と共にそれ自身のサブ処理ユニット67を構
成する。状態メモリの出力は、マルチプレクサ95に接続
され、その別の入力には、バッファメモリ63からのデー
タバイトが直接接続される。
レファレンスカウンタ92は、VC−12フレームのバイト
０−139をカウントする（図13の左側の欄）。V5位置デ
ータ信号（V5 loc.）は組立ユニットの入力に送られ
る。この信号は、分解ユニットで発生された信号に対応
する。V5フラグを受け取ったときには、レファレンスカ
ウンタの現在値がバッファの状態メモリ91に記憶され
る。ポインタバイトを送信する前の所定の時間に（V4バ
イトにおいて）、TU−12ポインタジェネレータ93が処理
を実行する。処理のために、バッファの状態メモリ91か
らのレファレンスカウンタの値と、出力の状態メモリ94
からのTU−12ポインタの古い状態データがポインタジェ
ネレータに読み込まれる。この処理により、例えば、V1
及びV2バイトの値を含む新たなポインタ状態データが発
生される。この新たな状態データは出力の状態メモリに
古いデータに代わって記憶される。ポインタの状態デー
タとバッファメモリからのデータは、マルチプレクサ95
において結合され、再組み立てされたTU−12チャンネル
が出力される。
０−139をカウントする（図13の左側の欄）。V5位置デ
ータ信号（V5 loc.）は組立ユニットの入力に送られ
る。この信号は、分解ユニットで発生された信号に対応
する。V5フラグを受け取ったときには、レファレンスカ
ウンタの現在値がバッファの状態メモリ91に記憶され
る。ポインタバイトを送信する前の所定の時間に（V4バ
イトにおいて）、TU−12ポインタジェネレータ93が処理
を実行する。処理のために、バッファの状態メモリ91か
らのレファレンスカウンタの値と、出力の状態メモリ94
からのTU−12ポインタの古い状態データがポインタジェ
ネレータに読み込まれる。この処理により、例えば、V1
及びV2バイトの値を含む新たなポインタ状態データが発
生される。この新たな状態データは出力の状態メモリに
古いデータに代わって記憶される。ポインタの状態デー
タとバッファメモリからのデータは、マルチプレクサ95
において結合され、再組み立てされたTU−12チャンネル
が出力される。
ポインタ調整は、バッファの充填率に関するデータを
モニタ64からTU−12ポインタジェネレータ93へ送ること
により組立ユニットにおいて行われる。３つの考えられ
る状態（上記したようにいっぱい、空、適当）の１つを
指示するデータが２つのビットで表される。ポインタジ
ェネレータ93は、充填率を解読し、調整が必要かどうか
判断する。
モニタ64からTU−12ポインタジェネレータ93へ送ること
により組立ユニットにおいて行われる。３つの考えられ
る状態（上記したようにいっぱい、空、適当）の１つを
指示するデータが２つのビットで表される。ポインタジ
ェネレータ93は、充填率を解読し、調整が必要かどうか
判断する。
TU組立ユニットの出力に得られた信号は、上記AUジェ
ネレータユニット55（図５及び６）へ送られ、そこで最
終的なAU−４信号が良く知られた方法で発生される。
ネレータユニット55（図５及び６）へ送られ、そこで最
終的なAU−４信号が良く知られた方法で発生される。
添付図面に示された幾つかの例を参照して本発明を説
明したが、本発明は、もちろん、これらに限定されるも
のではなく、上記及び請求の範囲に開示した本発明の考
え方において種々のやり方で変更できる。SDHに特定の
用語を一例として上記で使用したが、本発明は、それに
対応するアメリカンSONETシステムにも等しく適用でき
るし、又はフレーム構造体が固定長さの所定数のバイト
と、フレーム構造体内のペイロードの位相を指示するポ
インタとを備えた他の同様のシステムにも等しく適用で
きる。同様に、本発明は、上記システムの異なるハイア
ラーキレベルでの監視にも適用できる。フレームの分解
又は組立、或いはバッファ作用は、必ずしも上記したよ
うに時分割でなくてもよく、分解、組立及びバッファ作
用がどのように行われようと、充填率は、上記のように
監視することができる。本発明により共通のチャンネル
を監視するユニットは、監視結果が大きな監視ユニット
からいかに出力されるかに係わりなく、その大きな監視
ユニットの一部を形成してもよい。
明したが、本発明は、もちろん、これらに限定されるも
のではなく、上記及び請求の範囲に開示した本発明の考
え方において種々のやり方で変更できる。SDHに特定の
用語を一例として上記で使用したが、本発明は、それに
対応するアメリカンSONETシステムにも等しく適用でき
るし、又はフレーム構造体が固定長さの所定数のバイト
と、フレーム構造体内のペイロードの位相を指示するポ
インタとを備えた他の同様のシステムにも等しく適用で
きる。同様に、本発明は、上記システムの異なるハイア
ラーキレベルでの監視にも適用できる。フレームの分解
又は組立、或いはバッファ作用は、必ずしも上記したよ
うに時分割でなくてもよく、分解、組立及びバッファ作
用がどのように行われようと、充填率は、上記のように
監視することができる。本発明により共通のチャンネル
を監視するユニットは、監視結果が大きな監視ユニット
からいかに出力されるかに係わりなく、その大きな監視
ユニットの一部を形成してもよい。
参照文献
〔１〕CCITTブルーブック、推奨規格G.709:「同期マル
チプレクス構造（Synchronous Multiplexing Structur
e）」、1990年５月 〔２〕SDH−Ny digital hierark、TELE2/90
チプレクス構造（Synchronous Multiplexing Structur
e）」、1990年５月 〔２〕SDH−Ny digital hierark、TELE2/90
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−21535（ＪＰ，Ａ)
独国特許出願公開4018536（ＤＥ，Ａ
１)
独国特許発明4018687（ＤＥ，Ｃ２)
国際公開91／18457（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 3/00 - 3/26
H04L 5/22 - 5/26
Claims (3)
- 【請求項１】SDH又はSONETシステムのような同期デジタ
ル遠隔通信システムに使用されるエラスティックバッフ
ァメモリの充填率を監視する方法であって、上記システ
ムのフレーム構造は、固定長さの所定数のバイトを備
え、あるバイトはフレーム構造内の対応するペイロード
信号の位相を指示するポインタを形成し、ポインタデー
タはペイロード信号から分離され、上記フレーム構造内
の同じハイアラーキレベルのペイロード信号がメモリに
記憶され、上記メモリの充填率を連続的に監視するよう
な方法において、同じハイアラーキレベルの少なくとも
２つのペイロード信号に各々対応する少なくとも２つの
チャンネルの充填率を、上記チャンネルに共通の監視ユ
ニット（64）において、上記チャンネルの各々に個別の
時間セグメント内で監視を受けさせることにより時分割
ベースで監視することを特徴とする方法。 - 【請求項２】同じハイアラーキレベルの全てのチャンネ
ルの充填率を、上記チャンネルに共通の監視ユニット
（64）において時分割ベースで実行する請求項１に記載
の方法。 - 【請求項３】SDH又はSONETシステムのような同期デジタ
ル遠隔通信システムに使用されるエラスティックバッフ
ァメモリの充填率を監視する請求項１に記載の方法を実
施する装置であって、上記システムのフレーム構造は、
固定長さの所定数のバイトを備え、あるバイトはフレー
ム構造内の対応するペイロード信号の位相を指示するポ
インタを形成し、更に、上記フレーム構造に含まれたペ
イロード信号からポインタデータを分離するための手段
（71、72）と、ペイロード信号を記憶するためのメモリ
手段（101）と、各チャンネルの充填率を連続的に決定
するための監視手段（64）とを備えた装置において、同
じハイアラーキレベルの少なくとも２つのペイロード信
号に各々対応する少なくとも２つのチャンネルの充填率
を表す信号（Ｅ）を時分割ベースで上記監視手段（64）
に付与する手段（103、105）を備え、上記監視手段は上
記チャンネルに共通であり、そして上記信号（Ｅ）は個
別の時間セグメントにおいて上記チャンネルの各々の充
填率を表すことを特徴とする装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI922567A FI90484C (fi) | 1992-06-03 | 1992-06-03 | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän elastisen puskurimuistin täyttöasteen valvomiseksi |
| FI922567 | 1992-06-03 | ||
| PCT/FI1993/000238 WO1993025031A1 (en) | 1992-06-03 | 1993-06-01 | Method and equipment for monitoring the fill rate of an elastic buffer memory in a synchronous digital telecommunication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07507426A JPH07507426A (ja) | 1995-08-10 |
| JP3429309B2 true JP3429309B2 (ja) | 2003-07-22 |
Family
ID=8535413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50024594A Expired - Fee Related JP3429309B2 (ja) | 1992-06-03 | 1993-06-01 | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5651034A (ja) |
| EP (1) | EP0645065B1 (ja) |
| JP (1) | JP3429309B2 (ja) |
| AU (1) | AU671279B2 (ja) |
| DE (1) | DE69320478T2 (ja) |
| DK (1) | DK0645065T3 (ja) |
| FI (1) | FI90484C (ja) |
| HK (1) | HK1011805A1 (ja) |
| NZ (1) | NZ252190A (ja) |
| WO (1) | WO1993025031A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI94813C (fi) * | 1993-11-12 | 1995-10-25 | Nokia Telecommunications Oy | Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi |
| DE4437136A1 (de) * | 1994-10-18 | 1996-04-25 | Philips Patentverwaltung | Übertragungssystem mit einem Regelkreis |
| SE504161C2 (sv) * | 1995-03-13 | 1996-11-25 | Ericsson Telefon Ab L M | Anordning och förfarande avseende digitala kommunikationssystem |
| US6122297A (en) * | 1995-03-13 | 2000-09-19 | Telefonaktiebolaget Lm Ericsson | Arrangement and method relating to digital communication systems |
| US5841762A (en) * | 1996-03-29 | 1998-11-24 | British Telecommunications Public Limited Company | Monitoring a synchronous digital hierarchy transmission path |
| US6055285A (en) * | 1997-11-17 | 2000-04-25 | Qlogic Corporation | Synchronization circuit for transferring pointer between two asynchronous circuits |
| US6714553B1 (en) | 1998-04-15 | 2004-03-30 | Top Layer Networks, Inc. | System and process for flexible queuing of data packets in network switching |
| IT1310658B1 (it) * | 1999-07-30 | 2002-02-19 | Cit Alcatel | Metodo di mappatura di flussi tributari in trame a divisione di tempoin reti di telecomunicazioni e relativo circuito. |
| DE10121461A1 (de) * | 2001-05-02 | 2002-11-14 | Infineon Technologies Ag | Taktversatzausgleich zwischen einem Bluetooth-Kommunikationsteilnehmer und einer mit dem Teilnehmer verbundenen Bluetooth-Sendebaugruppe |
| JP3818884B2 (ja) * | 2001-09-19 | 2006-09-06 | 富士通株式会社 | 伝送装置 |
| US20070127484A1 (en) * | 2005-12-02 | 2007-06-07 | Dialogic Corporation | Data transfer operations and buffer memories |
| US8644349B2 (en) * | 2009-06-23 | 2014-02-04 | Telefonaktiebolaget L M Ericsson (Publ) | Clock recovery in a system which transports TDM data over a packet-switched network |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1326719C (en) * | 1989-05-30 | 1994-02-01 | Thomas E. Moore | Ds3 to 28 vt1.5 sonet interface circuit |
| DE4018687A1 (de) * | 1989-07-18 | 1991-01-31 | Siemens Ag | Verfahren und anordnung zur uebertragung eines blocks aus vier verwaltungseinheiten au-31 oder aus drei verwaltungseinheiten au-32 in einem synchronen transport-modul stm-1 |
| DE3934248A1 (de) * | 1989-10-13 | 1991-04-18 | Standard Elektrik Lorenz Ag | Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale |
| FR2656479B1 (ja) * | 1989-12-27 | 1994-04-08 | Alcatel Cit | |
| US5111485A (en) * | 1990-05-18 | 1992-05-05 | Northern Telecom Limited | Method of and circuit for synchronizing data |
| DE4018536A1 (de) * | 1990-06-09 | 1991-12-19 | Ant Nachrichtentech | Verfahren und schaltungsanordnung zur taktanpassung |
-
1992
- 1992-06-03 FI FI922567A patent/FI90484C/fi active
-
1993
- 1993-06-01 DK DK93910067T patent/DK0645065T3/da active
- 1993-06-01 AU AU40728/93A patent/AU671279B2/en not_active Ceased
- 1993-06-01 DE DE69320478T patent/DE69320478T2/de not_active Expired - Lifetime
- 1993-06-01 US US08/347,386 patent/US5651034A/en not_active Expired - Lifetime
- 1993-06-01 EP EP93910067A patent/EP0645065B1/en not_active Expired - Lifetime
- 1993-06-01 WO PCT/FI1993/000238 patent/WO1993025031A1/en active IP Right Grant
- 1993-06-01 NZ NZ252190A patent/NZ252190A/en not_active IP Right Cessation
- 1993-06-01 JP JP50024594A patent/JP3429309B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-30 HK HK98112586A patent/HK1011805A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FI90484C (fi) | 1999-08-11 |
| HK1011805A1 (en) | 1999-07-16 |
| NZ252190A (en) | 1995-12-21 |
| EP0645065B1 (en) | 1998-08-19 |
| WO1993025031A1 (en) | 1993-12-09 |
| AU4072893A (en) | 1993-12-30 |
| DE69320478T2 (de) | 1999-02-04 |
| EP0645065A1 (en) | 1995-03-29 |
| JPH07507426A (ja) | 1995-08-10 |
| FI922567A0 (fi) | 1992-06-03 |
| US5651034A (en) | 1997-07-22 |
| DK0645065T3 (da) | 1998-12-14 |
| DE69320478D1 (de) | 1998-09-24 |
| AU671279B2 (en) | 1996-08-22 |
| FI90484B (fi) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429308B2 (ja) | ポインタを含むフレーム構造を分解及び組立する方法 | |
| EP1518366B1 (en) | Transparent flexible concatenation | |
| JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
| JP3429309B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 | |
| EP0650652B1 (en) | Method for implementing switching in time or space domain | |
| US7177328B2 (en) | Cross-connect switch for synchronous network | |
| EP1537694B1 (en) | Synchronous transmission network node | |
| JPH08508144A (ja) | 同期デジタル遠隔通信システムにおいて条件接続を制御する方法 | |
| US6836486B2 (en) | Switching of low order data structures using a high order switch | |
| EP0699363B1 (en) | Method and device for making a justification decision at a node of a synchronous digital telecommunication system | |
| NZ253721A (en) | Time switching for hierarchical signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |