[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3423855B2 - 電子部品搭載用構造体および電子部品の実装方法 - Google Patents

電子部品搭載用構造体および電子部品の実装方法

Info

Publication number
JP3423855B2
JP3423855B2 JP06993397A JP6993397A JP3423855B2 JP 3423855 B2 JP3423855 B2 JP 3423855B2 JP 06993397 A JP06993397 A JP 06993397A JP 6993397 A JP6993397 A JP 6993397A JP 3423855 B2 JP3423855 B2 JP 3423855B2
Authority
JP
Japan
Prior art keywords
film
electronic component
component mounting
conductor pattern
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06993397A
Other languages
English (en)
Other versions
JPH1012805A (ja
Inventor
伸一 広瀬
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Denso Corp
Original Assignee
Kyocera Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Denso Corp filed Critical Kyocera Corp
Priority to JP06993397A priority Critical patent/JP3423855B2/ja
Priority to US08/840,073 priority patent/US5898218A/en
Priority to DE19717611A priority patent/DE19717611B4/de
Publication of JPH1012805A publication Critical patent/JPH1012805A/ja
Application granted granted Critical
Publication of JP3423855B2 publication Critical patent/JP3423855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/023—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for transmission of signals between vehicle parts or subsystems
    • B60R16/0239—Electronic boxes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
    • B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
    • B60T8/32—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration
    • B60T8/34—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration having a fluid pressure regulator responsive to a speed condition
    • B60T8/36—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration having a fluid pressure regulator responsive to a speed condition including a pilot valve responding to an electromagnetic force
    • B60T8/3615—Electromagnetic valves specially adapted for anti-lock brake and traction control systems
    • B60T8/3675—Electromagnetic valves specially adapted for anti-lock brake and traction control systems integrated in modulator units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Fluid Mechanics (AREA)
  • Transportation (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Die Bonding (AREA)
  • Pressure Sensors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線用導体パター
ンが形成されたハウジングを有し、電子部品の搭載工程
の後に熱処理工程が行われる電子部品搭載用構造体およ
びこの電子部品搭載用構造体への電子部品の実装方法に
関する。
【０００２】
【発明が解決しようとする課題】この種のものとして、
例えば半導体センサを他の制御用ＩＣや電子部品と共に
実装したモジュールとして構成するものがある。例え
ば、自動車に搭載するものでは、エアバックやＡＢＳ
（antilock brake system ）に用いられる半導体加速度
センサや、吸気圧や大気圧を検知するための半導体圧力
センサや、あるいはエアコンの冷媒圧力や油圧を検知す
るための高圧センサなどがある。
【０００３】このようなセンサのモジュールは、通常
は、金属製のピン挿入型のカンパッケージが用いられて
いた。ところが、このようなカンパッケージのものは、
構造が複雑になると共に、部品数が増大し、しかもピン
挿入型であるために実装基板に実装する際に必要となる
実装用部品が複雑になるという状況であった。
【０００４】そこで、これに対処すべく本発明者らによ
って考えられたのが、セラミックパッケージを利用する
ことである。セラミックパッケージに半導体センサや他
の半導体素子を表面実装して封入する構成である。この
ような構成においては、その電気的接続を行うための導
体パターンとして次のような機能が要求される。
【０００５】すなわち、第１に、素子間を電気的に接続
するボンディングワイヤの結合力を確保すること、第２
に、電気的接続と機械的接続とが要求される部品に対し
て信頼性を確保すること、第３に、はんだ濡れ性を確保
すること、第４に、はんだ接合部の信頼性の確保をする
ことなどである。
【０００６】この点において、上記セラミックパッケー
ジを利用するものでは、例えば、下地となるセラミック
基板に厚膜導体としてＷ（タングステン）膜が形成され
ており、この上に順次、Ｎｉ−Ｂめっき膜（ボロンを触
媒としたニッケルめっき膜）を１μｍ程度，Ｎｉ−Ｐめ
っき膜（リンを触媒としたニッケルめっき膜）を２μｍ
程度，そして厚付けＡｕめっき膜を１μｍ程度以上に形
成したものが主として用いられている。
【０００７】ところが、このような膜構成の場合に、ボ
ンディングの結合力やはんだ濡れ性についてはある程度
確保できても、厚付けＡｕめっき膜のＡｕがはんだとの
接合部においてはんだ側に拡散していくことによりＡｕ
めっき膜内のＡｕ原子が抜けた空格子部が増加した状態
でＡｕめっき膜が残るので、Ａｕめっき膜内に所謂カー
ケンダルボイド（Kirkendall void ）と呼ばれるボイド
が発生しやすくなり、この結果、信頼性が低下する不具
合があると共に、厚付けＡｕめっきを行う場合にはめっ
き液が高価であることに起因してコスト高となる。
【０００８】また、例えば、チップコンデンサを実装す
る場合には、はんだやエポキシ系Ａｇ（銀）ペーストを
用いることが一般的であるところ、気密性が要求される
セラミックパッケージにおいてはキャップの封止条件と
して３００℃以上の高温で熱処理が行われるため、はん
だを使用することができない。また、半導体センサのダ
イボンド剤としては、低応力のものが必要となるためシ
リコーン系のものを使用しているが、エポキシ系材料と
シリコーン系材料とを同時に使用すると硬化阻害が発生
するので、エポキシ系材料を使用することができないと
いう状況下にある。
【０００９】本発明は、上記の事情を考慮してなされた
もので、その目的は、半導体素子を含む電子部品を実装
するものにおいて、その導体パターンの特性として、
（１）良好なボンディング性を得る、（２）電気的接続
および機械的接続を兼ねる電子部品の実装を安定して行
える、（３）良好なはんだ濡れ性を確保できる、そし
て、（４）はんだ接合部の信頼性を確保するなどの点に
ついて良好なものを得ることができるようにした電子部
品搭載用構造体およびこの電子部品搭載用構造体に対す
る電子部品の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】請求項１の発明によれ
ば、熱処理工程において配線用導体パターンの下地金属
膜が表面層として形成されたＡｕ膜に拡散するが、この
場合において、プリント基板などの実装基板へはんだ付
けする際に、フラッシュＡｕめっきでは、０．０７μｍ
以上程度の膜厚に形成することにより、Ａｕ原子がはん
だ中に完全に拡散させることができるので、ボイドの発
生を抑制することができ、これによって機械的強度を確
保しながらはんだに対する濡れ性も確保することがで
き、プリント基板などの実装基板へのはんだ付け作業に
対する実装性の向上を図ると共にはんだ付け部分の機械
的強度の劣化を防止することができ、さらに一般的な厚
付け（還元型）のＡｕめっきに用いるめっき液よりも安
価なめっき液を用いてＡｕ膜を形成することができると
いう効果が得られる。また、導体パターンのうちのボン
ディング用導体パターンには、Ａｕ膜と下地との間に、
第１のＮｉ膜および第２のＮｉ膜を積層形成したＮｉ膜
を介在させ、第１のＮｉ膜を、Ｂ（ボロン）を触媒とし
たＮｉめっきであるＮｉ−Ｂ （ニッケル−ボロン）め
っきにより形成し、第２のＮｉ膜を、Ｐ（リン）を触媒
としてＮｉ膜を形成するＮｉ−Ｐ（ニッケル−リン）め
っきにより形成している。
【００１１】請求項４の発明によれば、配線用導体パタ
ーンのうちのボンディング用導体パターンとして、下地
金属であるＷ膜上にＮｉ膜を４μｍ以上の膜厚で形成し
ているので、下地Ｗ膜の粒径が小さい場合でもこのＮｉ
膜によってＷ膜の凹凸による表面の粗さを平坦にするこ
とができるようになり、これによって、半導体チップあ
るいは半導加速度センサチップへのボンディングを行う
際に、ボンディングワイヤの密着度を向上させることが
できるようになり、ボンディングワイヤのはがれなどの
不具合の発生を極力防止することができるという効果が
得られる。
【００１２】請求項７記載の発明によれば、フラッシュ
Ａｕめっきにより形成するＡｕ膜の膜厚の上限を０．３
μｍとしているので、はんだに対する濡れ性を確保でき
る範囲内としながら前述のようにボイドの発生も抑制で
き、したがって、前述の下限０．０７μｍから０．３μ
ｍの範囲内でＡｕ膜を形成することで信頼性に優れたも
のとすることができる。
【００１３】請求項９記載の発明によれば、下地金属と
してＭｏを用いるので、請求項４記載の発明の効果に加
えてＮｉ膜の構成を簡単にできると共に、ハウジングの
焼成時に熱処理温度を低くすることができ、電気的抵抗
も小さくすることができるようになる。
【００１４】請求項１０記載の発明によれば、下地金属
としてＡｇ系の金属を用いるので、表面を平坦化した状
態に形成できるため、Ｎｉ膜を介在させることなく直接
フラッシュＡｕめっきによるＡｕ膜を設ける簡単な構成
とすることができる。
【００１５】請求項１１記載の発明によれば、ハウジン
グ内の配線用導体パターンに対して電気的に接続すると
共に機械的に固定する電子部品については、機械的にダ
イボンドする他の電子部品に使用する樹脂と同系統の樹
脂を使用したシリコーン系のＡｇペーストを用いるの
で、封止時などの３００℃以上の熱処理工程を経ても接
着強度を確保できると共に、エポキシ系のＡｇペースト
を用いる場合と異なり硬化阻害を発生させることなく実
装することができるという効果が得られる。
【００１６】
【発明の実施の形態】
（第１の実施形態）以下、本発明を半導体素子として自
動車のエアバッグ用に構成する半導体加速度センサを含
んだ構成の加速度センサに適用した場合の第１の実施形
態について図１ないし図１２を参照して説明する。な
お、加速度センサは、リードレス表面実装形パッケージ
により構成されている。
【００１７】図４は加速度センサ１の外観を示すもの
で、実装基板であるプリント基板２に実装した状態で示
している。加速度センサ１の外部に導出された配線用導
体パターンとしての電極部３（図１参照）がプリント基
板２の対応する端子にはんだにより電気的および機械的
に接続されている。この加速度センサ１は、電子部品搭
載用構造体のハウジングとしてのセラミックパッケージ
４内に形成されたキャビティ５に電子部品としての半導
体加速度センサチップ６，チップコンデンサ７および制
御用ＩＣ８などを表面実装技術により実装してなるもの
で、キャップ９により密閉された状態に形成されてい
る。
【００１８】次に、加速度センサ１の構成について図１
ないし図３を参照して説明する。セラミックパッケージ
４は、複数のセラミック基板１０ａ〜１０ｅを積層する
ことにより形成されている。図３は、セラミック基板１
０ａ〜１０ｅを焼結工程を経てセラミックパッケージ４
を形成する前の状態の概略的な分解斜視図を示してお
り、セラミック基板１０ａ〜１０ｅはグリーンシート状
態のものである。
【００１９】これらグリーンシート状態のセラミック基
板１０ａ〜１０ｅにはあらかじめ次のような加工が施さ
れている。セラミック基板１０ａ〜１０ｃにはキャビテ
ィ５形成用の開口部１１ａ〜１１ｃが形成されている。
それらの開口部１１ａ〜１１ｃのうち、開口部１１ａお
よび１１ｂはセラミックパッケージ４の外形寸法に対応
して大きく開口形成されており、開口部１１ｃはチップ
コンデンサ７の外形寸法に対応した大きさに開口形成さ
れている。セラミック基板１０ｄにはチップコンデンサ
７の搭載部分に対応してそのチップコンデンサ７の長手
方向に直行するように中間部位にスリット状の開口部１
２ａ，１２ｂが形成されている。
【００２０】また、セラミック基板１０ａ〜１０ｅのそ
れぞれにはスルーホール１３が所定部位に形成されてい
る。さらに、セラミック基板１０ａ〜１０ｅには、後述
する配線用導体パターン１４およびボンディング用導体
パターン１５の下地金属となるＷ（タングステン）膜１
６が印刷処理により所定膜厚（例えば１５μｍ程度）で
形成されている。このように加工されたグリーンシート
状態のセラミック基板１０ａ〜１０ｅは、加圧積層され
た後、所定の焼結工程を経て一体物としてのセラミック
パッケージ４が形成される。
【００２１】セラミックパッケージ４が形成された後、
上述の下地金属のＷ膜１６のうち表面に露出している部
分には、配線用導体パターン１４およびボンディング用
導体パターン１５が形成される。配線用導体パターン１
４は、セラミックパッケージ４の外周面部とキャビティ
５内の部分とを電気的に接続するためのもので、スルー
ホール１３内に配設されるＷ膜１６を介して導通するよ
うになっている。ボンディング用導体パターン１５はキ
ャビティ５内に導いた配線用導体パターン１４と内部に
配設される半導体加速度センサチップ６および制御用Ｉ
Ｃ８の各ボンディングパッドとをボンディングワイヤに
より電気的に接続する部分に形成するものである。
【００２２】導体パターン１４，１５は、図６に外部に
露出した部分の断面を示すように、下地金属であるＷ膜
１６上に、めっき処理工程によりＮｉ（ニッケル）膜１
７およびＡｕ（金）膜１８を形成してなるものである。
この場合、Ｎｉ膜１７は、Ｗ膜１６上に形成される第１
のＮｉ膜１７ａおよびこの上に積層される第２のＮｉ膜
１７ｂから構成される。第１のＮｉ膜１７ａは、Ｗ膜１
６に対して相性の良い無電解Ｎｉ−Ｂ（ニッケル−ボロ
ン）めっき処理により形成するもので、膜厚は０．６〜
１．２μｍ程度に形成される。第２のＮｉ膜１７ｂは無
電解Ｎｉ−Ｐ（ニッケル−リン）めっき処理により形成
するもので、膜厚は４μｍ程度に形成される。なお、一
般的なＮｉめっきではＮｉ膜の膜厚は２μｍ程度に形成
されることが多く、この場合には、Ｗ膜１６の表面を十
分に平坦化することができずワイヤボンディングの際の
ボンディング性を常に良好とするには平坦度が不足する
という不都合がある。
【００２３】さて、上述の場合に、Ｎｉ膜１７として、
第１のＮｉ膜１７ａおよび第２のＮｉ膜１７ｂに分けて
積層形成するのは次の理由による。すなわち、第１のＮ
ｉ膜１７ａであるＮｉ−Ｂは、上述したようにＷ膜１６
との相性が良いが、その膜質として比較的硬度が高くし
かも膜厚を上述した上限の１．２μｍよりも厚く形成す
ることが技術的に困難であるという事情がある。そこ
で、第１のＮｉ膜１７ａのみを設ける場合には、その膜
厚が薄いことに起因して下地金属のＷ膜１６の表面に発
生している凹凸状態を吸収することができず、第１のＮ
ｉ膜１７ａの表面の平坦度が不十分となりワイヤボンデ
ィングの際のボンディング性を常に良好とするには平坦
度が不足することになる。このため、第２のＮｉ膜１７
ｂとして比較的柔らかいＮｉ−Ｐ膜を形成することによ
りＮｉ膜１７を厚く形成しこれによって表面の平坦度を
高めているのである。
【００２４】そして、このように形成されたＮｉ膜１７
の上に、Ａｕ膜１８が置換型のフラッシュＡｕめっき処
理により形成されるもので、その膜厚は０．０７μｍ以
上で且つ０．３μｍ以下とされる（実用的には、０．１
〜０．２μｍ程度までとすることが好ましい）。この置
換型のフラッシュＡｕめっき処理では、例えば、ＣＯＢ
（Chip On Board ）用プリント基板などに適用される通
常のフラッシュＡｕめっき処理時間が５分程度であるの
に対して（例えば、膜厚０．０３μｍ程度となる）、通
常とは異なってこれよりも膜厚を厚く形成するために、
フラッシュＡｕめっき処理時間を特に２０〜４０分間程
度まで長く設定している。これによって、一般的なフラ
ッシュＡｕめっき処理による成膜に比べて厚く形成する
ことができると共に、単に厚くするのみではなく、その
膜質についても密度を高めた状態とすることができるよ
うになる。なお、フラッシュＡｕめっき処理では、技術
的な制約から、現状での形成可能なＡｕ膜の膜厚の上限
は０．３μｍ程度である。
【００２５】なお、発明者の考察によれば、上述した通
常のフラッシュＡｕめっき処理により０．０３μｍ程度
の膜厚にＡｕ膜を形成した場合には、Ｎｉ膜の表面にＡ
ｕが散在して部分的にＮｉ膜が露出する面積が広くな
る。すると、Ｎｉ膜の露出している部分が酸化する量が
多くなることによりはんだの濡れ性が劣化することにな
る。一方、本実施例のようにフラッシュＡｕめっき処理
により０．０７μｍから０．３μｍ程度の範囲で形成し
た場合には、Ａｕ膜１８がＮｉ膜１７の表面をほとんど
覆うように形成することができる。これによってＮｉ膜
１７が露出する面積を非常に少なくすることができ、Ｎ
ｉ膜１７の露出する部分の酸化する量を低減してはんだ
の濡れ性の向上を図ることができるのである。
【００２６】この場合、Ａｕ膜１８の膜厚の上限を０．
３μｍとしているのは、これを超えて形成することによ
り、逆にＡｕ膜がＮｉ膜の表面を余すことなく覆うよう
になるため、これがチップコンデンサなどのボンディン
グ工程においてボンディング剤との結合度を低下させる
ことになるからである。つまり、チップコンデンサのボ
ンディングにおいては、ボンディング剤の樹脂が直接Ａ
ｕ膜面とのみ接触すると密着度が低下するので、実際に
はわずかに表面が酸化していることが好ましいが、Ａｕ
膜の性質として酸化されにくいという特性があるので、
これがチップコンデンサのボンディングに関しては逆に
不都合な点となるのである。この点に関しては、還元型
の厚付けＡｕめっき処理などで１μｍ程度のＡｕ膜を形
成した場合に、ダイボンディングでは確実な接着をする
ことができないということを確認している。以上が発明
者が推測したＡｕ膜１８の膜厚設定の根拠に関する考察
である。
【００２７】次に、上述のように形成されたセラミック
パッケージ４への電子部品のマウント（実装）について
説明する。まず、チップコンデンサ７は、両端部に設け
られた電極を電気的にも接続するようにマウントされる
もので、キャビティ５内のコンデンサ搭載部分の両端部
にそれぞれ配設されている配線用導体パターン１４部分
にシリコーン系のＡｇ（銀）ペースト１９を介して接着
固定される。この場合において、前述したようにＡｕ膜
１８の膜厚を上限が０．３μｍとなるように設定してＮ
ｉ膜１７を完全に覆わないようにしているので、その酸
化した表面が露出していることに起因してチップコンデ
ンサ７を配線用導体パターン１４部分に確実に接着固定
することができる。なお、このシリコーン系のＡｇペー
スト１９は、図示しないディスペンスにより両端部の電
極に対応する部分に必要量だけ塗布される。
【００２８】このとき、Ａｇペースト１９の塗布量は、
接着強度を確保するために十分な量を供給することがで
きる。すなわち、電極間にはスリット状の開口部１２
ａ，１２ｂが設けられているので、これが電極間の沿面
距離を長くしており、しかも、各電極側のＡｇペースト
が流れた場合でも、開口部１２ａ，１２ｂにより形成さ
れた溝部により互いに接触状態となるのを阻止すること
ができ、ショート不良の発生を防止することができる。
【００２９】半導体加速度センサチップ６および制御用
ＩＣ８は、通常のダイボンディングであるから、キャビ
ティ５内の所定位置にシリコーン系のダイボンド剤２０
をディスペンスやスタンピングにより必要量だけ塗布さ
れた後マウントされる。この後、前述のＡｇペースト１
９の硬化処理とダイボンド剤２０の硬化処理を同時に行
って固定する。
【００３０】次に、キャビティ５内にマウントされた半
導体加速度センサチップ６および制御用ＩＣ８の各電極
パッド（図示せず）とキャビティ５内に配設されたボン
ディング用導体パターン１５との間をボンディング工程
により接続する。ボンディングワイヤ２１は、Ａｌ（ア
ルミニウム）ワイヤあるいはＡｕワイヤなどが使用され
る。
【００３１】最後に、キャビティ５を閉塞するキャップ
９を装着する。キャップ９は、キャビティ５の形状に対
応したシール部に、あらかじめガラスあるいは高温はん
だまたは低融点ガラスなどの封止剤２２が印刷などによ
り配設されている。そして、このキャップ９を治具を用
いて位置合わせを行って所定位置に配置する。この後、
ベルト炉やオーブンなどを用いて例えば３００℃程度の
温度で加熱処理する。これによって加速度センサ１が形
成される。
【００３２】このように形成された加速度センサ１は、
外部に配線用導体パターン１４が導出されており、図４
および図５にも示すように、縦置き型で配置するように
プリント基板２の導体パターン部分に対してはんだ２３
により実装される。この実装工程では、例えばはんだリ
フロー処理により、他に実装する電子部品と共に実装さ
れる。
【００３３】次に、上述のように構成した本実施形態の
加速度センサ１におけるセラミックパッケージ４の特性
について図７ないし図１０を参照して以下の３つの点に
ついて説明する。 （１）第２のＮｉ膜１７ｂをＮｉ−Ｐめっき処理により
４μｍ以上の膜厚で形成している点 キャビティ５内に配設した半導体加速度センサチップ６
や制御用ＩＣ８などの素子とボンディング用配線導体１
５との間のボンディング工程において、表面に積層され
たＡｕ膜１８に対するダイレクトワイヤボンディング性
は、Ａｕ膜１８のすぐ下に形成されている第２のＮｉ膜
１７ｂの厚さ寸法によって大きく影響を受けている。
【００３４】すなわち、まず、ボンディングワイヤをボ
ンディングする面に要求されていることは平坦さであ
り、例えば、下地のＷ膜の平均粒径が１．６μｍ程度で
ある場合を例にとってＮｉ膜１７ｂの膜厚を２μｍ，４
μｍ，６μｍのそれぞれについてその表面の粗さ程度を
ＳＥＭ（scanning electron microscope；走査型電子顕
微鏡）により見た画像により判断した。図７（ａ）〜
（ｃ）は、上記の各場合における第２のＮｉ膜１７ｂの
表面をＳＥＭにより斜めから撮影したものをそれぞれ粒
径について模式的に示した説明図である。この場合に、
第２のＮｉ膜１７ｂの膜厚が４μｍの場合には粒径が２
〜５倍程度となり、６μｍの場合には略平坦な表面状態
となっている。
【００３５】次に、上記各膜厚のものについてボンディ
ングを行ったものの引張強度試験を行った。図１２はそ
の結果を示すもので、横軸に第２のＮｉ膜１７ｂの膜厚
（μｍ）をとり、縦軸にボンディング強度（ｇ）をとっ
ている。この結果から分かるように、Ｎｉ膜１７ｂの膜
厚が２μｍのものでは、全てボンディングワイヤの剥が
れによる破壊モードとなっており、さらに引張強度とつ
ぶれ幅との両立する条件が得られない。
【００３６】また、４μｍおよび６μｍのものでは全て
ボンディングワイヤのネック切れによる破壊モードとな
っていることから、ボンディング部分での密着性は十分
に得られているものと考えられる。したがって、この結
果から、第２のＮｉ膜１７ｂの膜厚は４μｍ以上程度あ
れば十分なボンディング条件を得ることができるのであ
る。
【００３７】（２）Ａｕ膜１８を置換型フラッシュＡｕ
めっき処理により膜厚を０．０７μｍ以上に形成してい
る点 置換形フラッシュＡｕめっき処理では、一般的な厚付け
（還元形）Ａｕめっき処理に用いるめっき液よりも安価
に購入できる利点がある。そして、特性としては、従来
の還元型の厚付けＡｕめっきで形成したＡｕ膜（１μｍ
程度の膜厚）との対比を行うと、置換形のフラッシュＡ
ｕめっきによるＡｕ膜１８は、膜厚を本実施例のように
０．０７μｍ以上あれば、はんだの濡れ性を十分確保で
きることがわかった。
【００３８】図１１はその結果を示すもので、Ａｕ膜１
８の膜厚は、０．０３μｍ程度のものでは、濡れ性
（％）の値が１００以下であるのに対して、０．０７μ
ｍ以上の場合にはいずれも２００％程度以上となって、
十分な濡れ性が得られることがわかった。これは、前述
したように、単に膜厚の違いのみならず、膜質の点でＡ
ｕ原子が密な状態で堆積したＡｕ膜となっていることに
起因していることが考えられる。
【００３９】なお、はんだの濡れ性の試験では、試料の
表面のめっき部分に例えば直径０．４ミリのはんだ球を
おいて加熱したときに、めっき面にはんだが広がってい
く程度を、もとの直径に対する面方向の縦横に増加した
寸法の割合を％で示すもので、はんだ球の直径をａ，加
熱後の面方向の縦，横の各寸法をｘ，ｙとすると、次式
のように示すことができる。 はんだ濡れ性（％）＝［（ｘ−ａ）＋（ｙ−ａ）］／
（２ａ）×１００
【００４０】また、置換形のフラッシュＡｕめっき処理
により形成したＡｕ膜１８は、膜厚を０．０７μｍ程度
以上と非常に薄く設定することができるので、従来の厚
付けめっき処理により形成した１μｍ程度の膜厚のＡｕ
膜と異なり、はんだとの接合界面において、Ａｕ原子が
はんだ側にすべて拡散するのでカーケンダルボイドの発
生を防止することができ、接合部分の結合状態の信頼性
を向上させることができるようになる。
【００４１】（３）チップコンデンサ７のダイボンド剤
としてシリコーン系のＡｇペーストを使用する点 本実施形態においては、チップコンデンサ７をマウント
する際にシリコーン系のＡｇペースト２３を用いてい
る。この場合、シリコーン系のＡｇペーストは、耐熱性
に優れているのでキャップ９の封止時の３００℃以上の
熱処理に対して強度の低下や重量の減少を起こすことが
ない。また、半導体加速度センサチップ６や制御用ＩＣ
８のダイボンド剤の樹脂と同じ成分であるから、両者を
マウントした上で同時硬化を行うことができる。
【００４２】ところが、一般的には、配線用導体パター
ン１４の表面に形成されているＡｕ膜１８に対して、Ａ
ｇペーストは本実施形態のシリコーン系のものに限らず
接合性の点では良くない。そこで、本実施形態で用いた
シリコーン系のＡｇペーストがＡｕ膜のめっきの種類の
違いによって接合の強度の点で差異がどの程度あるかを
確認した。図９，図１０はその結果を示すもので、図８
に示すような構成で引張試験を実施している。
【００４３】この結果からわかるように、本実施形態の
置換形フラッシュＡｕめっき処理により形成したＡｕ膜
１８では、３６０℃の熱処理を行った後も、引張強度に
劣化が生じていない（試験結果からは、むしろ、僅かな
がら強度が向上している）のに対して、従来の厚付けＡ
ｕめっき処理のＡｕ膜のものでは著しい強度劣化が生じ
ている。なお、このような結果となったのは、めっきの
処理方法によって表面に露出しているＡｕ原子の密度の
違いや、あるいは表面に付着している不純物の影響など
が考えられる。
【００４４】このような本実施形態によれば、セラミッ
クパッケージ４の配線用導体パターン１４およびボンデ
ィング用導体パターン１５を、下地金属のＷ膜１６上
に、第１のＮｉ膜１７ａ（０．６〜１．２μｍ），第２
のＮｉ膜１７ｂ（４μｍ以上），フラッシュＡｕめっき
によるＡｕ膜１８（０．０７〜０．３μｍの範囲）を順
次形成する構成としたので、電子部品とセラミックパッ
ケージ４との間のボンディングの強度を確保でき、電気
的接続も兼ねた電子部品の実装を安定して行え、はんだ
濡れ性についても確保できると共に、はんだ接合部の信
頼性の確保をすることができるようになる。
【００４５】なお、上記実施形態においては、下地金属
としてＷを用いた場合の例を示しているが、これに代え
て下地金属をＭｏ（モリブデン）を用いるようにしても
良い。この場合、金属としてのＭｏはＷに比べて高価で
あるが、優れた点が多く、必要に応じて適用することは
電気的特性や信頼性の点で有効である。
【００４６】すなわち、第１に、Ｍｏ（ペースト状のも
の）の融点は２４００℃程度であるので、Ｗ（融点は３
２００℃程度）を用いる場合に比べてかなり低く、しか
もセラミックの母体であるアルミナの融点（２０００℃
程度）と近いのでセラミックパッケージの焼結温度の低
温化を図れる。第２に、Ｍｏの熱収縮率はセラミックの
熱収縮率と近いので、焼結時における熱変形のばらつき
を少なくすることができ、制御性に優れる。第３に、Ｍ
ｏの抵抗率は０．５μΩｃｍ程度であるのに対して、Ｗ
の抵抗率が５．３μΩｃｍ程度であるから電気的な特性
の点においても有利である。
【００４７】（第２の実施形態）図１３は本発明の第２
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、下地金属としてＣｕ（銅）を用いたところであ
る。すなわち、Ｗ膜１６に代えて下地金属としてＣｕ膜
２４（膜厚は、例えば１５μｍ程度）を配設しているも
のである。なお、ここでは、図示のように、セラミック
パッケージ４のセラミック基板１０ｄ，１０ｅ間の導体
は第１の実施形態と同様にＷやあるいはＭｏなどの金属
を用いた構成とし、表面に露出する配線用導体パターン
１５部分の下地金属のみをＣｕ膜２４にて形成したもの
である。
【００４８】そして、このＣｕ膜２４を用いた構成とす
る場合には、ＣｕがＷに比べて第２のＮｉ膜としてのＮ
ｉ−Ｐ膜１７ｂとなじみが良いことに基づいて、第１の
実施例のように第１のＮｉ膜としてのＮｉ−Ｂ膜１７ａ
を設ける必要がなく、Ｃｕ膜２４の表面に直接Ｎｉ−Ｐ
膜１７ｂを形成すると共に、その上にフラッシュＡｕ膜
１８を形成する。また、Ｃｕ膜２４の表面は比較的平坦
に形成されるので、Ｎｉ−Ｐ膜１７ｂは第１の実施例に
おけるほど膜厚を厚く形成する必要がなく、例えば、２
μｍ程度以上形成することで、ワイヤボンディング性を
確保することができる利点がある。
【００４９】（第３の実施形態）図１４は本発明の第３
の実施形態を示すもので、第２の実施形態と異なるとこ
ろは、下地金属としてＣｕ膜２４に代えてＡｇ（銀）系
の金属を用いたＡｇ系膜２５を設けたところである。こ
の場合、Ａｇ系膜２５は、例えば、Ａｇ（銀）の単体膜
や、Ａｇ−Ｐｄ（銀パラジウム）膜あるいはＡｇ−Ｐｔ
（銀白金）膜などの合金を用いることができる。また、
このようなＡｇ系膜２５の膜厚は例えば１０μｍ程度以
上形成している。
【００５０】このＡｇ系膜２５は、Ｗ膜やＭｏ膜あるい
はＣｕ膜などと比べて表面の平坦度が高くなるという点
と、はんだの濡れ性が優れるという点から、第１あるい
は第２の実施形態のようにＮｉ膜１７を表面に形成しな
くとも良く、したがって、Ａｇ系膜２５の表面に前述同
様のフラッシュＡｕ膜１８を直接形成する構成としてい
る。なお、この場合には、Ａｇ系膜２５の形成のために
コスト的には高くなるものの、Ｎｉ膜１７を不要とした
構成とできる点で工数の低減を図ることができる。
【００５１】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。ハウジ
ングを構成する基材は、セラミックに限らず、例えば、
液晶ポリマーなどを用いたものでも良い。リードレス表
面実装形樹脂パッケージ以外にも、一般的な実装基板に
も適用することができる。下地金属は、配線用導体パタ
ーンやボンディング用導体パターンと層間に設ける金属
とは異なるものでも良い。例えば、層間の下地金属をＷ
またはＭｏとして配線用導体パターンやボンディング用
導体パターンを異なる金属として、逆にＭｏまたはＷと
したり、あるいは他の下地金属として第２の実施形態や
第３の実施形態で示したＣｕやＡｇ系の金属を用いるこ
ともできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す全体構成の縦断
側面図
【図２】異なる側面からみた図１相当図
【図３】セラミックパッケージの概略構成を示す分解斜
視図
【図４】プリント基板への実装状態で示す全体構成の外
観斜視図
【図５】プリント基板への実装状態で示す縦断側面図
【図６】要部を示す配線用導体パターンの断面構成を示
す図
【図７】第２のＮｉ膜の表面のＳＥＭ写真を模式化して
示す説明図
【図８】Ａｇペーストの密着強度を試験する場合の構成
図
【図９】置換形フラッシュＡｕめっきによるＡｕ膜の密
着強度を熱処理前後で測定した結果を示す図
【図１０】還元形厚付けＡｕめっきによるＡｕ膜の図９
相当図
【図１１】Ａｕ膜の膜厚に対するはんだ濡れ性試験の結
果を示す図
【図１２】第２のＮｉ膜の膜厚に対するボンディング強
度の試験の結果を示す図
【図１３】本発明の第２の実施形態を示す図６相当図
【図１４】本発明の第３の実施形態を示す図６相当図
【符号の説明】
１は加速度センサ、２はプリント基板（実装基板）、３
は電極部（配線用導体パターン）、４はセラミックパッ
ケージ（電子部品搭載用構造体）、５はキャビティ、６
は半導体加速度センサチップ（電子部品）、７はチップ
コンデンサ（電子部品）、８は制御用ＩＣ８（電子部
品）、９はキャップ、１０ａ〜１０ｅはセラミック基
板、１１ａ〜１１ｅは開口部、１２ａ，１２ｂはスリッ
ト状の開口部、１３はスルーホール、１４は配線用導体
パターン、１５はボンディング用導体パターン、１６は
Ｗ（タングステン）膜（下地金属）、１７はＮｉ膜、１
７ａはＮｉ−Ｂ（ニッケル−ボロン）めっきによる第１
のＮｉ膜、１７ｂはＮｉ−Ｐ（ニッケル−リン）めっき
による第２のＮｉ膜、１８は置換形フラッシュＡｕめっ
きによるＡｕ（金）膜、１９はシリコーン系のＡｇペー
スト、２０はダイボンド剤、２１はボンディングワイ
ヤ、２２は封止剤、２３ははんだ、２４はＣｕ（銅）膜
（下地金属）、２５はＡｇ（銀）系膜（下地金属）であ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−64448（ＪＰ，Ａ) 特開 平８−340019（ＪＰ，Ａ) 特開 平８−293518（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12,21/52,21/60

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線用導体パターンが形成されたハウジ
    ングを有し、電子部品の搭載工程の後に熱処理工程が行
    われる電子部品搭載用構造体において、 前記導体パターンの表面層にはフラッシュＡｕ（金）め
    っきにより形成される０．０７μｍ以上の膜厚のＡｕ膜
    が形成され、 その導体パターンのうちのボンディング用導体パターン
    には、前記Ａｕ膜と下地との間に、第１のＮｉ膜および
    第２のＮｉ膜を積層形成したＮｉ膜を介在させてなり、 前記第１のＮｉ膜は、Ｂ（ボロン）を触媒としたＮｉめ
    っきであるＮｉ−Ｂ（ニッケル−ボロン）めっきにより
    形成され、 前記第２のＮｉ膜は、Ｐ（リン）を触媒としてＮｉ膜を
    形成するＮｉ−Ｐ（ニッケル−リン）めっきにより 形成
    されていることを特徴とする電子部品搭載用構造体。
  2. 【請求項２】 前記電子部品は、半導体チップを含んだ
    複数の電子部品からなることを特徴とする請求項１記載
    の電子部品搭載用構造体。
  3. 【請求項３】 前記電子部品は、半導体加速度センサチ
    ップを含んだ電子部品からなることを特徴とする請求項
    １記載の電子部品搭載用構造体。
  4. 【請求項４】 前記配線用導体パターンは、前記半導体
    チップまたは半導体加速度センサチップとのボンディン
    グパッド部に、下地Ｗ（タングステン）膜上に、前記Ｎ
    ｉ（ニッケル）膜を介して前記Ａｕ膜を形成してなるボ
    ンディング用導体パターンが設けられ、 前記Ｎｉ膜は４μｍ以上の膜厚で設けられていることを
    特徴とする請求項２または３記載の電子部品搭載用構造
    体。
  5. 【請求項５】 前記ハウジングは、複数のセラミック基
    板を積層して構成されていることを特徴とする請求項１
    ないし４のいずれかに記載の電子部品搭載用構造体。
  6. 【請求項６】 前記フラッシュＡｕめっきにより形成さ
    れるＡｕ膜の膜厚の上限は０．３μｍであることを特徴
    とする請求項１ないし５のいずれかに記載の電子部品搭
    載用構造体。
  7. 【請求項７】 前記ハウジングは、電子部品搭載工程の
    後の熱処理工程における熱処理温度は３００℃以上であ
    ることを特徴とする請求項１ないし６のいずれかに記載
    の電子部品搭載用構造体。
  8. 【請求項８】 前記配線用導体パターンは、前記半導体
    チップまたは半導体加速度センサチップとのボンディン
    グパッド部に、下地金属としてＭｏ（モリブデン）膜ま
    たはＣｕ（銅）膜が形成されている上に、前記Ｎｉ（ニ
    ッケル）膜を介して前記Ａｕ膜を形成してなるボンディ
    ング用導体パターンが設けられ、 前記Ｎｉ膜は４μｍ以上の膜厚で設けられていることを
    特徴とする請求項２または３記載 の電子部品搭載用構造
    体。
  9. 【請求項９】 前記配線用導体パターンは、前記半導体
    チップまたは半導体加速度センサチップとのボンディン
    グパッド部に、下地金属としてＡｇ（銀）系の金属（例
    えば、Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ等）の膜が形成さ
    れている上に、前記Ｎｉ膜を介して前記Ａｕ膜を形成し
    てなるボンディング用導体パターンが設けられているこ
    とを特徴とする請求項２または３記載の電子部品搭載用
    構造体。
  10. 【請求項１０】 請求項１ないし９のいずれかに記載の
    電子部品搭載用構造体において、前記電子部品のうち、
    前記ハウジングの前記配線用導体パターンに対して電気
    的に接続すると共に機械的に固定する電子部品は、シリ
    コーン系のＡｇ（銀）ペーストを用いて接着固定される
    ことを特徴とする電子部品の実装方法。
JP06993397A 1996-04-26 1997-03-24 電子部品搭載用構造体および電子部品の実装方法 Expired - Fee Related JP3423855B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06993397A JP3423855B2 (ja) 1996-04-26 1997-03-24 電子部品搭載用構造体および電子部品の実装方法
US08/840,073 US5898218A (en) 1996-04-26 1997-04-24 Structure for mounting electronic components and method for mounting the same
DE19717611A DE19717611B4 (de) 1996-04-26 1997-04-25 Struktur zum Anbringen von elektronischen Komponenten

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10699596 1996-04-26
JP8-106995 1996-04-26
JP06993397A JP3423855B2 (ja) 1996-04-26 1997-03-24 電子部品搭載用構造体および電子部品の実装方法

Publications (2)

Publication Number Publication Date
JPH1012805A JPH1012805A (ja) 1998-01-16
JP3423855B2 true JP3423855B2 (ja) 2003-07-07

Family

ID=26411105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06993397A Expired - Fee Related JP3423855B2 (ja) 1996-04-26 1997-03-24 電子部品搭載用構造体および電子部品の実装方法

Country Status (3)

Country Link
US (1) US5898218A (ja)
JP (1) JP3423855B2 (ja)
DE (1) DE19717611B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047524A1 (en) * 2018-09-01 2020-03-05 Baker Hughes, A Ge Company, Llc Improved electronics assemblies for downhole use

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432396T2 (de) 1993-12-27 2004-03-04 Hitachi, Ltd. Beschleunigungsmessaufnehmer
JPH10186393A (ja) * 1996-12-19 1998-07-14 Shin Etsu Polymer Co Ltd 液晶表示パネルの表示検査用コネクタ及びその製造方法
AU1917099A (en) * 1997-12-18 1999-07-05 Allied-Signal Inc. Silicon micro-machined accelerometer using integrated electrical and mechanical packaging
US6145380A (en) * 1997-12-18 2000-11-14 Alliedsignal Silicon micro-machined accelerometer using integrated electrical and mechanical packaging
DE19900052A1 (de) * 1999-01-04 2000-07-13 Siemens Ag Halbleiterchip und Verfahren zur Herstellung
DE19910078A1 (de) * 1999-03-08 2000-09-28 Bosch Gmbh Robert Verfahren zur Erhöung der Fertigungssicherheit von Lötverbindungen
US6225692B1 (en) * 1999-06-03 2001-05-01 Cts Corporation Flip chip package for micromachined semiconductors
US6590283B1 (en) * 2000-02-28 2003-07-08 Agere Systems Inc. Method for hermetic leadless device interconnect using a submount
US7152473B1 (en) * 2000-03-17 2006-12-26 Input/Output, Inc. Integrated and multi-axis sensor assembly and packaging
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
JP4172566B2 (ja) 2000-09-21 2008-10-29 Ｔｄｋ株式会社 セラミック多層基板の表面電極構造及び表面電極の製造方法
JP4565727B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 半導体装置の製造方法
TW458377U (en) 2000-11-23 2001-10-01 Siliconware Precision Industries Co Ltd Sensor structure of quad flat package without external leads
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
US6965168B2 (en) 2002-02-26 2005-11-15 Cts Corporation Micro-machined semiconductor package
DE10224710B4 (de) * 2002-06-04 2005-12-08 Schott Ag Verfahren zur hermetischen Gehäusung von optischen Bauelementen sowie verfahrensgemäß hergestellte optische Bauelemente
EP1443331A3 (en) * 2003-02-03 2005-10-12 Denso Corporation Sensor device and ceramic package for mounting electronic components
WO2004069623A1 (de) * 2003-02-05 2004-08-19 Continental Teves Ag & Co. Ohg Drucksteuergerät
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
US8912174B2 (en) * 2003-04-16 2014-12-16 Mylan Pharmaceuticals Inc. Formulations and methods for treating rhinosinusitis
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US6952041B2 (en) 2003-07-25 2005-10-04 Robert Bosch Gmbh Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
US7068125B2 (en) 2004-03-04 2006-06-27 Robert Bosch Gmbh Temperature controlled MEMS resonator and method for controlling resonator frequency
JP4362599B2 (ja) * 2004-03-05 2009-11-11 Ｄｏｗａメタルテック株式会社 金属部材およびそれを用いた電気接点
US7102467B2 (en) * 2004-04-28 2006-09-05 Robert Bosch Gmbh Method for adjusting the frequency of a MEMS resonator
DE112005000051T5 (de) * 2004-11-05 2006-08-31 Neomax Materials Co., Ltd., Suita Hermetische Abdichtkappe, Verfahren zur Herstellung einer hermetischen Abdichtkappe sowie Aufbewahrungsverpackung für eine elektronische Komponente
JP2006179667A (ja) * 2004-12-22 2006-07-06 Oki Electric Ind Co Ltd 半導体装置用パッケージ
JP4859016B2 (ja) * 2005-03-18 2012-01-18 ラピスセミコンダクタ株式会社 半導体パッケージ
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
JP4703424B2 (ja) * 2006-02-10 2011-06-15 大日本印刷株式会社 複合センサーパッケージ
JP2009109472A (ja) * 2007-10-10 2009-05-21 Epson Toyocom Corp 電子デバイス及び電子モジュール並びにこれらの製造方法
JP5590869B2 (ja) * 2009-12-07 2014-09-17 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
JP5552882B2 (ja) * 2010-04-26 2014-07-16 株式会社デンソー 表面実装型半導体パッケージの実装構造
EP2608256A1 (en) * 2011-11-02 2013-06-26 Services Pétroliers Schlumberger Multi chip modules for downhole equipment
US20240213108A1 (en) * 2019-03-25 2024-06-27 Kyocera Corporation Electronic element housing package and electronic apparatus
CN110868834B (zh) * 2019-12-27 2020-11-10 安徽赛安安全技术有限公司 一种用于通信设备的安装箱体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764939A (en) * 1980-10-08 1982-04-20 Nec Corp Semiconductor device
JPS58107656A (ja) * 1981-12-21 1983-06-27 Kyocera Corp 金の層を有する電子部品
JPS5936948A (ja) * 1982-08-25 1984-02-29 Hitachi Ltd セラミツクス基板
JPH0684546B2 (ja) * 1984-10-26 1994-10-26 京セラ株式会社 電子部品
JPH0732227B2 (ja) * 1987-02-09 1995-04-10 富士通株式会社 マイクロ波回路
US4835067A (en) * 1988-01-21 1989-05-30 Electro Alloys Corp. Corrosion resistant electroplating process, and plated article
JPH0272654A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd Ｉｃパッケージ及びその接続構造
JPH03147391A (ja) * 1989-11-01 1991-06-24 Mitsubishi Materials Corp セラミック絶縁基板およびその製造方法
JPH05144876A (ja) * 1991-11-18 1993-06-11 Okuno Seiyaku Kogyo Kk ボンデイング基板又はボンデイング部品の製造方法
JPH06342965A (ja) * 1993-05-31 1994-12-13 Sumitomo Kinzoku Ceramics:Kk セラミックス回路基板及びその製造方法
DE69410168T2 (de) * 1993-06-24 1998-11-05 Toshiba Kawasaki Shi Kk Elektronische Schaltungsanordnung
US5503016A (en) * 1994-02-01 1996-04-02 Ic Sensors, Inc. Vertically mounted accelerometer chip
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047524A1 (en) * 2018-09-01 2020-03-05 Baker Hughes, A Ge Company, Llc Improved electronics assemblies for downhole use

Also Published As

Publication number Publication date
US5898218A (en) 1999-04-27
JPH1012805A (ja) 1998-01-16
DE19717611B4 (de) 2005-07-21
DE19717611A1 (de) 1997-11-06

Similar Documents

Publication Publication Date Title
JP3423855B2 (ja) 電子部品搭載用構造体および電子部品の実装方法
US5897724A (en) Method of producing a hybrid integrated circuit
US5736790A (en) Semiconductor chip, package and semiconductor device
JP2915888B1 (ja) 配線基板及びその製造方法
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
WO2020001979A1 (en) A wire bonding arrangement and method of manufacturing a wire bonding arrangement
JP3725949B2 (ja) 半導体素子収納用基体とその製造方法
JP3495773B2 (ja) 回路基板
JP3297959B2 (ja) 半導体装置
JPH11204941A (ja) 回路基板の製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
CN101752335B (zh) 半导体装置以及半导体装置的制造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
US20020175424A1 (en) Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process
JP2572092Y2 (ja) 半導体素子パッケージ
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP3279846B2 (ja) 半導体装置の製造方法
Jao et al. Study of a new structured leadframe based CSP, Mini-LOC
JPH1050915A (ja) 半導体装置及びその製造方法
JPH03206633A (ja) 半導体装置
JP2001102492A (ja) 配線基板およびその実装構造
JPS6276744A (ja) 集積回路用容器
JPH1187561A (ja) 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法
JPS62254455A (ja) ピンレスパッケージの実装方法
Sommerfeld et al. Advanced packaging and interconnection technologies for automotive microelectronic modules

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees