JP3419443B2 - 複数の直流電源回路を並列接続した直流電源装置 - Google Patents
複数の直流電源回路を並列接続した直流電源装置Info
- Publication number
- JP3419443B2 JP3419443B2 JP20918199A JP20918199A JP3419443B2 JP 3419443 B2 JP3419443 B2 JP 3419443B2 JP 20918199 A JP20918199 A JP 20918199A JP 20918199 A JP20918199 A JP 20918199A JP 3419443 B2 JP3419443 B2 JP 3419443B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control signal
- output voltage
- value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ／ＤＣコンバ
ータ、スイッチング整流回路等の複数の直流電源回路を
並列接続した直流電源装置に関する。
ータ、スイッチング整流回路等の複数の直流電源回路を
並列接続した直流電源装置に関する。
【０００２】
【従来の技術】容量の増大に対処するために複数の直流
電源回路を並列接続した従来の直流電源装置は、例えば
図１に示すように、第１及び第２のＤＣ／ＤＣコンバー
タ１、２と、これ等の制御回路３、４と、第１及び第２
の逆流阻止用ダイオード５、６と、負荷７を接続するた
めの出力端子８、９とから成る。第１及び第２のＤＣ／
ＤＣコンバータ１、２はダイオード５、６を介して共通
の出力端子８、９に接続されている。
電源回路を並列接続した従来の直流電源装置は、例えば
図１に示すように、第１及び第２のＤＣ／ＤＣコンバー
タ１、２と、これ等の制御回路３、４と、第１及び第２
の逆流阻止用ダイオード５、６と、負荷７を接続するた
めの出力端子８、９とから成る。第１及び第２のＤＣ／
ＤＣコンバータ１、２はダイオード５、６を介して共通
の出力端子８、９に接続されている。
【０００３】
【発明が解決しようとする課題】ところで、図１の直流
電源装置において、コンバータ１、２を構成する素子の
特性のバラツキにより、出力電圧にバラツキを生じ、一
方のコンバータに電流が偏よって多く流れることがあ
る。一方のコンバータに電流が偏よると、これが破壊す
るおそれがあるため、これを見越して一般にコンバータ
１、２の容量に余裕を持たせる。この結果、直流電源装
置が必然的に大型になった。また、図１の直流電源装置
では、逆流阻止用ダイオード５、６による電力損失が発
生し、高効率化が妨げられる。
電源装置において、コンバータ１、２を構成する素子の
特性のバラツキにより、出力電圧にバラツキを生じ、一
方のコンバータに電流が偏よって多く流れることがあ
る。一方のコンバータに電流が偏よると、これが破壊す
るおそれがあるため、これを見越して一般にコンバータ
１、２の容量に余裕を持たせる。この結果、直流電源装
置が必然的に大型になった。また、図１の直流電源装置
では、逆流阻止用ダイオード５、６による電力損失が発
生し、高効率化が妨げられる。
【０００４】そこで、本願発明の目的は、複数の直流電
源回路の出力電流のバランスを容易且つ良好に取ること
ができる直流電源装置を提供することにある。また、本
願発明の目的は、効率向上を図ることができる直流電源
装置を提供することにある。
源回路の出力電流のバランスを容易且つ良好に取ること
ができる直流電源装置を提供することにある。また、本
願発明の目的は、効率向上を図ることができる直流電源
装置を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、出力電圧制御用の制御
素子をそれぞれ有し且つ共通の負荷に電力を供給するよ
うに互いに並列接続されている複数の直流電源回路と、
前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、前記負荷の端子間電圧を
検出するためのものであって、前記複数の直流電源回路
の出力電圧の制御に共用する出力電圧検出手段と、前記
複数の直流電源回路の出力電圧の制御のための共通の基
準電圧手段と、前記出力電圧検出手段から得られた出力
電圧検出値と前記基準電圧手段で与えられた基準電圧値
との差に相当する共通の電圧制御信号を形成する共通の
出力電圧制御信号形成手段と、前記複数の電流検出手段
の出力に基づいて前記複数の直流電源回路の出力電流の
アンバランスを示す複数のアンバランス検出値を出力す
るアンバランス検出手段と、前記複数の直流電源回路の
出力電流のアンバランスを解消することができるように
前記共通の電圧制御信号を補正するものであって、前記
複数のアンバランス検出値と前記共通の電圧制御信号と
の差に対応する値から成る複数の補正出力電圧制御信号
を形成する補正出力電圧制御信号形成手段と、前記複数
の補正出力電圧制御信号に基づいて前記複数の直流電源
回路の制御素子をそれぞれ制御するための複数の制御信
号を形成する制御素子制御信号形成手段とから成る直流
電源装置に係わるものである。
目的を達成するための本発明は、出力電圧制御用の制御
素子をそれぞれ有し且つ共通の負荷に電力を供給するよ
うに互いに並列接続されている複数の直流電源回路と、
前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、前記負荷の端子間電圧を
検出するためのものであって、前記複数の直流電源回路
の出力電圧の制御に共用する出力電圧検出手段と、前記
複数の直流電源回路の出力電圧の制御のための共通の基
準電圧手段と、前記出力電圧検出手段から得られた出力
電圧検出値と前記基準電圧手段で与えられた基準電圧値
との差に相当する共通の電圧制御信号を形成する共通の
出力電圧制御信号形成手段と、前記複数の電流検出手段
の出力に基づいて前記複数の直流電源回路の出力電流の
アンバランスを示す複数のアンバランス検出値を出力す
るアンバランス検出手段と、前記複数の直流電源回路の
出力電流のアンバランスを解消することができるように
前記共通の電圧制御信号を補正するものであって、前記
複数のアンバランス検出値と前記共通の電圧制御信号と
の差に対応する値から成る複数の補正出力電圧制御信号
を形成する補正出力電圧制御信号形成手段と、前記複数
の補正出力電圧制御信号に基づいて前記複数の直流電源
回路の制御素子をそれぞれ制御するための複数の制御信
号を形成する制御素子制御信号形成手段とから成る直流
電源装置に係わるものである。
【０００６】なお、第１及び第２の直流電源回路を並列
接続する時には、請求項２に示すようにアンバランス検
出手段を、第１及び第２の減算手段で構成することが望
ましい。また、請求項３に示すように複数の電流検出値
の平均値を求め、これを参照信号としてアンバランスを
検出することができる。また、請求項４に示すように逆
流阻止用ダイオードを設けないことが望ましい。
接続する時には、請求項２に示すようにアンバランス検
出手段を、第１及び第２の減算手段で構成することが望
ましい。また、請求項３に示すように複数の電流検出値
の平均値を求め、これを参照信号としてアンバランスを
検出することができる。また、請求項４に示すように逆
流阻止用ダイオードを設けないことが望ましい。
【０００７】
【発明の効果】各請求項の発明によれば、複数の直流電
源回路の出力電流のアンバランス検出値に基づいて出力
電圧制御信号を制御して複数の補正出力電圧制御信号を
形成し、これに基づいて各直流電源回路の制御素子を制
御するので、アンバランスの低減を比較的簡単な構成で
容易に行うことができる。また、請求項２の発明によれ
ば、アンバランス検出値を第１及び第２の減算手段によ
って容易に得ることができる。また、請求項３の発明に
よれば、アンバランス検出値を正確に得ることができ
る。また、請求項４の発明によれば、逆流阻止用ダイオ
ードを設けないので、これによる電力損失が発生せず、
効率を向上させることができる。
源回路の出力電流のアンバランス検出値に基づいて出力
電圧制御信号を制御して複数の補正出力電圧制御信号を
形成し、これに基づいて各直流電源回路の制御素子を制
御するので、アンバランスの低減を比較的簡単な構成で
容易に行うことができる。また、請求項２の発明によれ
ば、アンバランス検出値を第１及び第２の減算手段によ
って容易に得ることができる。また、請求項３の発明に
よれば、アンバランス検出値を正確に得ることができ
る。また、請求項４の発明によれば、逆流阻止用ダイオ
ードを設けないので、これによる電力損失が発生せず、
効率を向上させることができる。
【０００８】
【実施形態及び実施例】次に、図２〜図１０を参照して
本発明の実施形態及び実施例を説明する。
本発明の実施形態及び実施例を説明する。
【０００９】
【第１の実施例】図２に示す第１の実施例の直流電源装
置は、第１及び第２の直流電源回路としての第１及び第
２のＤＣ／ＤＣコンバータ１１、１２と、共通の負荷１
３を接続するための対の出力端子１４、１５と、第１及
び第２のコンバータ１１、１２に流れる電流Ｉ1 、Ｉ2
を検出するための第１及び第２の電流検出器１６、１７
と、制御回路１８とから成る。
置は、第１及び第２の直流電源回路としての第１及び第
２のＤＣ／ＤＣコンバータ１１、１２と、共通の負荷１
３を接続するための対の出力端子１４、１５と、第１及
び第２のコンバータ１１、１２に流れる電流Ｉ1 、Ｉ2
を検出するための第１及び第２の電流検出器１６、１７
と、制御回路１８とから成る。
【００１０】第１及び第２のコンバータ１１、１２の出
力端子は逆流阻止用ダイオードを介さずに共通の対の出
力端子１４、１５に接続されている。従って、第１及び
第２のコンバータ１１、１２は互いに並列接続されてい
ることになる。第１及び第２のコンバータ１１、１２は
実質的に同一に構成されており、例えば、図３に示すよ
うに直流電源Ｅ1 の一端と他端との間に接続されたトラ
ンスＴr の１次巻線Ｎ1 と制御素子としてのスイッチＱ
1 の直列回路と、トランスＴr の２次巻線Ｎ2に接続さ
れた出力整流ダイオードＤと、平滑用コンデンサＣとか
ら成る。図３ではスイッチＱ1 のオン期間にトランスＴ
r のコアに磁気エネルギが蓄積され、スイッチＱ1 のオ
フ期間にトランスＴr のコアの磁気エネルギの放出に基
づいてダイオードＤが導通し、平滑用コンデンサＣに充
電電流が流れる。コンデンサＣの電圧はスイッチＱ1 の
オン時間幅又はデューティ比によって調整される。な
お、直流電源Ｅ1 は、整流回路、電池等で構成し得る。
また、１つの直流電源Ｅ1 を第１及び第２のコンバータ
１１、１２で共用することもできる。
力端子は逆流阻止用ダイオードを介さずに共通の対の出
力端子１４、１５に接続されている。従って、第１及び
第２のコンバータ１１、１２は互いに並列接続されてい
ることになる。第１及び第２のコンバータ１１、１２は
実質的に同一に構成されており、例えば、図３に示すよ
うに直流電源Ｅ1 の一端と他端との間に接続されたトラ
ンスＴr の１次巻線Ｎ1 と制御素子としてのスイッチＱ
1 の直列回路と、トランスＴr の２次巻線Ｎ2に接続さ
れた出力整流ダイオードＤと、平滑用コンデンサＣとか
ら成る。図３ではスイッチＱ1 のオン期間にトランスＴ
r のコアに磁気エネルギが蓄積され、スイッチＱ1 のオ
フ期間にトランスＴr のコアの磁気エネルギの放出に基
づいてダイオードＤが導通し、平滑用コンデンサＣに充
電電流が流れる。コンデンサＣの電圧はスイッチＱ1 の
オン時間幅又はデューティ比によって調整される。な
お、直流電源Ｅ1 は、整流回路、電池等で構成し得る。
また、１つの直流電源Ｅ1 を第１及び第２のコンバータ
１１、１２で共用することもできる。
【００１１】制御回路１８は、大別して出力電圧検出手
段としての電圧検出抵抗１９ａ、１９ｂと、基準電圧手
段としての基準電圧源２０と、出力電圧制御信号形成手
段としての誤差増幅器２１と、アンバランス検出手段２
２と、補正出力電圧制御信号形成手段２３と、制御素子
制御信号形成手段２４とを有する。
段としての電圧検出抵抗１９ａ、１９ｂと、基準電圧手
段としての基準電圧源２０と、出力電圧制御信号形成手
段としての誤差増幅器２１と、アンバランス検出手段２
２と、補正出力電圧制御信号形成手段２３と、制御素子
制御信号形成手段２４とを有する。
【００１２】出力電圧検出抵抗１９ａ、１９ｂは、出力
端子１４、１５間の出力電圧を検出し、これに対応する
検出電圧Ｖ0 を分圧点１９ｃから出力する。電圧制御信
号形成用誤差増幅器２１の正入力端子は分圧点１９ｃに
接続され、負の入力端子は基準電圧源２０に接続されて
いる。従って、誤差増幅器２１からは、検出電圧Ｖ0と
基準電圧Ｖr との差に対応する出力電圧制御信号Ｖe が
得られる。
端子１４、１５間の出力電圧を検出し、これに対応する
検出電圧Ｖ0 を分圧点１９ｃから出力する。電圧制御信
号形成用誤差増幅器２１の正入力端子は分圧点１９ｃに
接続され、負の入力端子は基準電圧源２０に接続されて
いる。従って、誤差増幅器２１からは、検出電圧Ｖ0と
基準電圧Ｖr との差に対応する出力電圧制御信号Ｖe が
得られる。
【００１３】アンバランス検出手段２２は、第１及び第
２の減算器２５、２６から成る。第１の減算器２５の負
入力端子は第１の電流検出器１６の出力ライン１６ａに
接続され、この正入力端子は第２の電流検出器１７の出
力ライン１７ａに接続されている。また、第２の減算器
２６の負入力端子は第２の電流検出器１７の出力ライン
１７ａに接続され、この正入力端子は第１の電流検出器
１６の出力ライン１６ａに接続されている。なお、第１
及び第２の電流検出器１６、１７は、第１及び第２の出
力電流Ｉ1 、Ｉ2 に対応する第１及び第２の電流検出電
圧Ｖ1 、Ｖ2 を出力する。従って、第１の減算器２５は
Ｖ2 −Ｖ1 の演算を行い、この演算結果に相当する第１
のアンバランス検出値Ｖa を出力する。また、第２の減
算器２６はＶ1 −Ｖ2 の演算を行い、この演算結果に相
当する第２のアンバランス検出値Ｖb を出力する。
２の減算器２５、２６から成る。第１の減算器２５の負
入力端子は第１の電流検出器１６の出力ライン１６ａに
接続され、この正入力端子は第２の電流検出器１７の出
力ライン１７ａに接続されている。また、第２の減算器
２６の負入力端子は第２の電流検出器１７の出力ライン
１７ａに接続され、この正入力端子は第１の電流検出器
１６の出力ライン１６ａに接続されている。なお、第１
及び第２の電流検出器１６、１７は、第１及び第２の出
力電流Ｉ1 、Ｉ2 に対応する第１及び第２の電流検出電
圧Ｖ1 、Ｖ2 を出力する。従って、第１の減算器２５は
Ｖ2 −Ｖ1 の演算を行い、この演算結果に相当する第１
のアンバランス検出値Ｖa を出力する。また、第２の減
算器２６はＶ1 −Ｖ2 の演算を行い、この演算結果に相
当する第２のアンバランス検出値Ｖb を出力する。
【００１４】図４は、第１及び第２の減算器２５、２６
をより詳しく示す。第１及び第２の減算器２５、２６は
互いに同一構成であって、オペアンプＡ1 と４つの抵抗
Ｒ1、Ｒ2 、Ｒ3 、Ｒ4 から成る周知の差動増幅器から
成る。
をより詳しく示す。第１及び第２の減算器２５、２６は
互いに同一構成であって、オペアンプＡ1 と４つの抵抗
Ｒ1、Ｒ2 、Ｒ3 、Ｒ4 から成る周知の差動増幅器から
成る。
【００１５】補正出力電圧制御信号形成手段２３は、第
３及び第４の減算器２７、２８から成る。第３及び第４
の減算器２７、２８の正入力端子は誤差増幅器２１にそ
れぞれ接続され、これ等の負入力端子は第１及び第２の
減算器２５、２６に接続されている。従って、第３及び
第４の減算器２７、２８は出力電圧制御信号Ｖe から第
１及び第２のアンバランス検出値Ｖa 、Ｖb を減算した
値Ｖe −Ｖa 及びＶe−Ｖb から成る第１及び第２の補
正出力電圧制御信号Ｖe1、Ｖe2を出力する。図５は第３
及び第４の減算器２７、２８の詳細を示す。第３及び第
４の減算器２７、２８は、互いに同一に構成されてお
り、オぺアンプＡ2 と抵抗Ｒ5 、Ｒ6とから成る周知の
差動増幅器から成る。
３及び第４の減算器２７、２８から成る。第３及び第４
の減算器２７、２８の正入力端子は誤差増幅器２１にそ
れぞれ接続され、これ等の負入力端子は第１及び第２の
減算器２５、２６に接続されている。従って、第３及び
第４の減算器２７、２８は出力電圧制御信号Ｖe から第
１及び第２のアンバランス検出値Ｖa 、Ｖb を減算した
値Ｖe −Ｖa 及びＶe−Ｖb から成る第１及び第２の補
正出力電圧制御信号Ｖe1、Ｖe2を出力する。図５は第３
及び第４の減算器２７、２８の詳細を示す。第３及び第
４の減算器２７、２８は、互いに同一に構成されてお
り、オぺアンプＡ2 と抵抗Ｒ5 、Ｒ6とから成る周知の
差動増幅器から成る。
【００１６】制御素子制御信号形成手段２４は、第１及
び第２の制御信号形成回路２９、３０から成り、第３及
び第４の減算器２７、２８と第１及び第２のコンバータ
１１、１２のスイッチＱ1 の制御端子との間に接続され
ている。第１及び第２の制御信号形成回路２９、３０
は、互いに実質的に同一に構成されており、図３に原理
的に示すように鋸波発生器３１と比較器３２とから成
る。比較器３２は、第１及び第２の補正出力電圧制御信
号Ｖe1及びＶe2と鋸波電圧Ｖt とを図６（Ａ）に示すよ
うに比較し、図６（Ｂ）に示すＰＷＭパルスを出力し、
これをコンバータ１１、１２のスイッチＱ1 に送る。鋸
波発生器３１は例えば２０kHz の繰返し周波数で三角波
電圧を発生する。なお、１つの鋸波発生器３１を第１及
び第２の制御信号形成回路２９、３０で兼用することが
できる。比較器３２は補正出力電圧制御信号Ｖe1、Ｖe2
の電圧レベルよりも鋸波電圧Ｖt が高い時に高レベルの
ＰＷＭパルスを発生する。コンバータ１１、１２のスイ
ッチＱ1 は図６（Ｂ）の高レベルパルスの期間にオンに
なる。
び第２の制御信号形成回路２９、３０から成り、第３及
び第４の減算器２７、２８と第１及び第２のコンバータ
１１、１２のスイッチＱ1 の制御端子との間に接続され
ている。第１及び第２の制御信号形成回路２９、３０
は、互いに実質的に同一に構成されており、図３に原理
的に示すように鋸波発生器３１と比較器３２とから成
る。比較器３２は、第１及び第２の補正出力電圧制御信
号Ｖe1及びＶe2と鋸波電圧Ｖt とを図６（Ａ）に示すよ
うに比較し、図６（Ｂ）に示すＰＷＭパルスを出力し、
これをコンバータ１１、１２のスイッチＱ1 に送る。鋸
波発生器３１は例えば２０kHz の繰返し周波数で三角波
電圧を発生する。なお、１つの鋸波発生器３１を第１及
び第２の制御信号形成回路２９、３０で兼用することが
できる。比較器３２は補正出力電圧制御信号Ｖe1、Ｖe2
の電圧レベルよりも鋸波電圧Ｖt が高い時に高レベルの
ＰＷＭパルスを発生する。コンバータ１１、１２のスイ
ッチＱ1 は図６（Ｂ）の高レベルパルスの期間にオンに
なる。
【００１７】
【動作】第１及び第２のコンバータ１１、１２の出力電
流Ｉ1 、Ｉ2 が同一であり、この電流検出電圧Ｖ1 、Ｖ
2 が同一の場合には、第１及び第２の減算器２５、２６
の出力即ち第１及び第２のアンバランス検出値Ｖa 、Ｖ
b はゼロとなる。このため、第３及び第４の減算器２
７、２８の出力は第１及び第２のアンバランス検出値Ｖ
a 、Ｖb に無関係になり、第１及び第２の補正出力電圧
制御信号Ｖe1、Ｖe2は誤差増幅器２１から得られた出力
電圧制御信号Ｖe と同一になる。従って、制御信号形成
回路２９、３０からは同一のデューティ比でＰＷＭパル
スが出力し、第１及び第２のコンバータ１１、１２は同
一条件で駆動される。
流Ｉ1 、Ｉ2 が同一であり、この電流検出電圧Ｖ1 、Ｖ
2 が同一の場合には、第１及び第２の減算器２５、２６
の出力即ち第１及び第２のアンバランス検出値Ｖa 、Ｖ
b はゼロとなる。このため、第３及び第４の減算器２
７、２８の出力は第１及び第２のアンバランス検出値Ｖ
a 、Ｖb に無関係になり、第１及び第２の補正出力電圧
制御信号Ｖe1、Ｖe2は誤差増幅器２１から得られた出力
電圧制御信号Ｖe と同一になる。従って、制御信号形成
回路２９、３０からは同一のデューティ比でＰＷＭパル
スが出力し、第１及び第２のコンバータ１１、１２は同
一条件で駆動される。
【００１８】これに対し、例えば第１のコンバータ１１
の出力電流Ｉ1 が第２のコンバータ１２の出力電流Ｉ2
よりも大きい時には、第１及び第２の電流検出電圧Ｖ1
、Ｖ2 がＶ1 ＞Ｖ2 の関係になる。このため、第１の
減算器２５の出力即ち第１のアンバランス検出値Ｖa は
Ｖ2 −Ｖ1 ＜０となり、負の値を有し、第２の減算器２
５の出力即ち第２のアンバランス検出値Ｖb はＶ1 −Ｖ
2 ＞０となり、正の値を有する。従って、第１のアンバ
ランス検出値Ｖa は第２のアンバランス検出値Ｖb より
も小さくなる。第３の減算器２７は、Ｖe −Ｖa の演算
によって第１の補正出力電圧制御信号Ｖe1を形成し、第
４の減算器２８はＶe −Ｖb の演算によって第２の補正
出力電圧制御信号Ｖe2を形成する。Ｉ1 ＞Ｉ2 の時には
Ｖa ＜Ｖb であるので、Ｖe1＞Ｖe2になる。図６から明
らかなように補正出力電圧制御信号Ｖe1、Ｖe2の電圧値
が高くなると、ＰＷＭパルスの幅が狭くなる。従って、
第１のコンバータ１１のためのＰＷＭパルスは狭めら
れ、第２のコンバータ１２のためのＰＷＭパルスは広め
られ、第１及び第２のコンバータ１１、１２の出力電流
Ｉ1 、Ｉ2 がバランス状態になる。なお、第１のコンバ
ータ１１の出力電流Ｉ1 が第２のコンバータ１２の出力
電流Ｉ2 よりも低い時には、Ｉ1 ＞Ｉ2 の時と逆の動作
になる。
の出力電流Ｉ1 が第２のコンバータ１２の出力電流Ｉ2
よりも大きい時には、第１及び第２の電流検出電圧Ｖ1
、Ｖ2 がＶ1 ＞Ｖ2 の関係になる。このため、第１の
減算器２５の出力即ち第１のアンバランス検出値Ｖa は
Ｖ2 −Ｖ1 ＜０となり、負の値を有し、第２の減算器２
５の出力即ち第２のアンバランス検出値Ｖb はＶ1 −Ｖ
2 ＞０となり、正の値を有する。従って、第１のアンバ
ランス検出値Ｖa は第２のアンバランス検出値Ｖb より
も小さくなる。第３の減算器２７は、Ｖe −Ｖa の演算
によって第１の補正出力電圧制御信号Ｖe1を形成し、第
４の減算器２８はＶe −Ｖb の演算によって第２の補正
出力電圧制御信号Ｖe2を形成する。Ｉ1 ＞Ｉ2 の時には
Ｖa ＜Ｖb であるので、Ｖe1＞Ｖe2になる。図６から明
らかなように補正出力電圧制御信号Ｖe1、Ｖe2の電圧値
が高くなると、ＰＷＭパルスの幅が狭くなる。従って、
第１のコンバータ１１のためのＰＷＭパルスは狭めら
れ、第２のコンバータ１２のためのＰＷＭパルスは広め
られ、第１及び第２のコンバータ１１、１２の出力電流
Ｉ1 、Ｉ2 がバランス状態になる。なお、第１のコンバ
ータ１１の出力電流Ｉ1 が第２のコンバータ１２の出力
電流Ｉ2 よりも低い時には、Ｉ1 ＞Ｉ2 の時と逆の動作
になる。
【００１９】上述から明らかなように本実施例によれ
ば、共通の出力電圧制御信号Ｖe を第１及び第２のアン
バランス検出値Ｖa 、Ｖb で補正するという簡単な構成
で、第１及び第２の出力電流Ｉ1 、Ｉ2 をバランスさせ
ることができ、第１及び第２のコンバータ１１、１２の
余裕をさほど大きくとることが不要になり、装置を小型
化することができる。また、図１に示した逆流阻止用ダ
イオード５、６に相当するものを設けることが不要にな
り、これによる電力損失が生じない分だけ効率を向上さ
せることができる。
ば、共通の出力電圧制御信号Ｖe を第１及び第２のアン
バランス検出値Ｖa 、Ｖb で補正するという簡単な構成
で、第１及び第２の出力電流Ｉ1 、Ｉ2 をバランスさせ
ることができ、第１及び第２のコンバータ１１、１２の
余裕をさほど大きくとることが不要になり、装置を小型
化することができる。また、図１に示した逆流阻止用ダ
イオード５、６に相当するものを設けることが不要にな
り、これによる電力損失が生じない分だけ効率を向上さ
せることができる。
【００２０】
【第２の実施例】次に、第２の実施例を説明する。但
し、第２の実施例の直流電源装置は、図２のアンバラン
ス検出手段２２を図７のアンバランス検出手段２２ａに
変形した他は図２と同一に構成したものであるので、第
２の実施例の説明においてアンバランス検出手段２２ａ
以外は図２を参照する。また、図７において図２と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
し、第２の実施例の直流電源装置は、図２のアンバラン
ス検出手段２２を図７のアンバランス検出手段２２ａに
変形した他は図２と同一に構成したものであるので、第
２の実施例の説明においてアンバランス検出手段２２ａ
以外は図２を参照する。また、図７において図２と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
【００２１】図７のアンバランス検出手段２２ａは参照
信号形成手段４０を有している。参照信号形成手段４０
は、電流検出電圧Ｖ1 、Ｖ2 の平均値を求めるものであ
って、加算器４１と１／ｎ分割回路４２とから成る。加
算器４１はライン１６ａ、１７ａの第１及び第２の電流
検出電圧Ｖ1 、Ｖ2 を加算してＶ1 ＋Ｖ2 を出力する。
即ち、加算器４１は負荷１３に流れている全電流に対応
する値を出力する。１／ｎ分割回路４２のｎはコンバー
タ１１、１２の数を示し、この実施例では２である。従
って、１／ｎ分割回路４２からは（Ｖ1 ＋Ｖ2 ）／２の
電圧値を有する参照信号Ｖs が得られる。この参照信号
Ｖs は、第１及び第２のコンバータ１１、１２が分担す
る電流値の目標に対応する。第１の減算器２５は参照信
号Ｖｓから第１の電流検出電圧Ｖ1を減算して第１のア
ンバランス検出値Ｖaを出力し、第２の減算器２６は参
照信号Ｖsから第２の電流検出電圧Ｖ2を減算して第２の
アンバランス検出値Ｖb を出力する。第１及び第２のア
ンバランス検出値Ｖa 、Ｖbは図２の第３及び第４の減
算器２７、２８に送られる。
信号形成手段４０を有している。参照信号形成手段４０
は、電流検出電圧Ｖ1 、Ｖ2 の平均値を求めるものであ
って、加算器４１と１／ｎ分割回路４２とから成る。加
算器４１はライン１６ａ、１７ａの第１及び第２の電流
検出電圧Ｖ1 、Ｖ2 を加算してＶ1 ＋Ｖ2 を出力する。
即ち、加算器４１は負荷１３に流れている全電流に対応
する値を出力する。１／ｎ分割回路４２のｎはコンバー
タ１１、１２の数を示し、この実施例では２である。従
って、１／ｎ分割回路４２からは（Ｖ1 ＋Ｖ2 ）／２の
電圧値を有する参照信号Ｖs が得られる。この参照信号
Ｖs は、第１及び第２のコンバータ１１、１２が分担す
る電流値の目標に対応する。第１の減算器２５は参照信
号Ｖｓから第１の電流検出電圧Ｖ1を減算して第１のア
ンバランス検出値Ｖaを出力し、第２の減算器２６は参
照信号Ｖsから第２の電流検出電圧Ｖ2を減算して第２の
アンバランス検出値Ｖb を出力する。第１及び第２のア
ンバランス検出値Ｖa 、Ｖbは図２の第３及び第４の減
算器２７、２８に送られる。
【００２２】図７においてＶ1 ＞Ｖ2 の時には、Ｖa ＜
Ｖb となり、図２の第３及び第４の減算器２７、２８に
おいて第１の実施例と同様な補正動作が生じる。従っ
て、図３の第２の実施例によっても第１の実施例と同一
の効果を得ることができる。またこの実施例によればア
ンバランス値Ｖa 、Ｖb を正確に求めることができる。
Ｖb となり、図２の第３及び第４の減算器２７、２８に
おいて第１の実施例と同様な補正動作が生じる。従っ
て、図３の第２の実施例によっても第１の実施例と同一
の効果を得ることができる。またこの実施例によればア
ンバランス値Ｖa 、Ｖb を正確に求めることができる。
【００２３】
【第３の実施例】次に、図８及び図９を参照して第３の
実施例の直流電源装置を説明する。但し、図８及び図９
において、図２〜図７と実質的に同一の部分には同一の
符号を付してその説明を省略する。
実施例の直流電源装置を説明する。但し、図８及び図９
において、図２〜図７と実質的に同一の部分には同一の
符号を付してその説明を省略する。
【００２４】図８の直流電源装置は、図２の直流電源装
置に第３のコンバータ５０とこの制御回路を付加した他
は、図２と実質的に同一に構成したものである。第３の
コンバータ５０は第１及び第２のコンバータ１１、１２
と同一に構成されており、これ等に並列接続されてい
る。制御回路１８ｂは第３のコンバータ５０の制御を第
１及び第２のコンバータ１１、１２と同様に行うように
構成されている。
置に第３のコンバータ５０とこの制御回路を付加した他
は、図２と実質的に同一に構成したものである。第３の
コンバータ５０は第１及び第２のコンバータ１１、１２
と同一に構成されており、これ等に並列接続されてい
る。制御回路１８ｂは第３のコンバータ５０の制御を第
１及び第２のコンバータ１１、１２と同様に行うように
構成されている。
【００２５】アンバランス検出手段２２ｂには、第１及
び第２の電流検出ライン１６ａ、１７ａの他に、第３の
コンバータ５０の電流検出器５１の出力ライン５１ａも
接続されている。このアンバランス検出手段２２ｂは第
１、第２及び第３の電流検出電圧Ｖ1 、Ｖ2 、Ｖ3 のア
ンバランスを示す第１、第２及び第３のアンバランス検
出値Ｖa 、Ｖb 、Ｖc を出力する。
び第２の電流検出ライン１６ａ、１７ａの他に、第３の
コンバータ５０の電流検出器５１の出力ライン５１ａも
接続されている。このアンバランス検出手段２２ｂは第
１、第２及び第３の電流検出電圧Ｖ1 、Ｖ2 、Ｖ3 のア
ンバランスを示す第１、第２及び第３のアンバランス検
出値Ｖa 、Ｖb 、Ｖc を出力する。
【００２６】図９はアンバランス検出手段２２ｂを概略
的に示す。図９のアンバランス検出手段２２ｂは図７の
アンバランス検出手段２２ａと同一原理で構成されてお
り、参照信号形成手段４０ａと第１、第２及び第３の減
算器２５、２６、５２とから成る。第１、第２及び第３
の減算器２５、２６、５２の負入力端子は第１、第２及
び第３の電流検出ライン１６ａ、１７ａ、５１ａに接続
され、それぞれの正入力端子は参照信号形成手段４０ａ
に接続されている。参照信号形成手段４０ａは、図７の
参照信号形成手段４０と同様にＶ1 、Ｖ2 、Ｖ3 の平均
値を求めるものであり、加算器４１ａと１／ｎ分割回路
４２ａとを有する。加算器４１ａは第１、第２及び第３
の電流検出電圧Ｖ1 、Ｖ2 、Ｖ3 を加算してＶ1 ＋Ｖ2
＋Ｖ3 を出力する。１／ｎ分割回路４２ａは、ｎ＝３と
してＶs ＝（Ｖ1 ＋Ｖ2 ＋Ｖ3 ）／３を出力する。従っ
て、第１、第２及び第３の減算器２５、２６、２７は参
照信号Ｖs を基準にしたアンバランスを示す第１、第２
及び第３のアンバランス検出値Ｖa 、Ｖb 、Ｖc 即ちＶ
a ＝Ｖｓ −Ｖ1 、Ｖb ＝Ｖｓ −Ｖ2 、Ｖc ＝Ｖｓ−Ｖ
3を出力する。
的に示す。図９のアンバランス検出手段２２ｂは図７の
アンバランス検出手段２２ａと同一原理で構成されてお
り、参照信号形成手段４０ａと第１、第２及び第３の減
算器２５、２６、５２とから成る。第１、第２及び第３
の減算器２５、２６、５２の負入力端子は第１、第２及
び第３の電流検出ライン１６ａ、１７ａ、５１ａに接続
され、それぞれの正入力端子は参照信号形成手段４０ａ
に接続されている。参照信号形成手段４０ａは、図７の
参照信号形成手段４０と同様にＶ1 、Ｖ2 、Ｖ3 の平均
値を求めるものであり、加算器４１ａと１／ｎ分割回路
４２ａとを有する。加算器４１ａは第１、第２及び第３
の電流検出電圧Ｖ1 、Ｖ2 、Ｖ3 を加算してＶ1 ＋Ｖ2
＋Ｖ3 を出力する。１／ｎ分割回路４２ａは、ｎ＝３と
してＶs ＝（Ｖ1 ＋Ｖ2 ＋Ｖ3 ）／３を出力する。従っ
て、第１、第２及び第３の減算器２５、２６、２７は参
照信号Ｖs を基準にしたアンバランスを示す第１、第２
及び第３のアンバランス検出値Ｖa 、Ｖb 、Ｖc 即ちＶ
a ＝Ｖｓ −Ｖ1 、Ｖb ＝Ｖｓ −Ｖ2 、Ｖc ＝Ｖｓ−Ｖ
3を出力する。
【００２７】図８の補正出力電圧制御信号形成手段２３
ｂの第１、第２及び第３の補正用減算器２７、２８、５
３は、出力電圧制御信号Ｖ1 からアンバランス検出値Ｖ
a 、Ｖb 、Ｖc を減算して第１、第２及び第３の補正出
力電圧制御信号Ｖe1、Ｖe2、Ｖe3を出力する。制御素子
制御信号形成手段２４ｂの第１、第２及び第３の制御信
号形成回路２９、３０、５４は図２と同様にＰＷＭ信号
を形成して第１、第２及び第３のコンバータ１１、１
２、５０に送る。
ｂの第１、第２及び第３の補正用減算器２７、２８、５
３は、出力電圧制御信号Ｖ1 からアンバランス検出値Ｖ
a 、Ｖb 、Ｖc を減算して第１、第２及び第３の補正出
力電圧制御信号Ｖe1、Ｖe2、Ｖe3を出力する。制御素子
制御信号形成手段２４ｂの第１、第２及び第３の制御信
号形成回路２９、３０、５４は図２と同様にＰＷＭ信号
を形成して第１、第２及び第３のコンバータ１１、１
２、５０に送る。
【００２８】この第３の実施例によっても第１及び第２
の実施例と同様な効果を得ることができる。
の実施例と同様な効果を得ることができる。
【００２９】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図８に示す３個のコンバータ１１、１２及び５
０を並列接続する場合のアンバランス検出手段２２ｂの
代りに、図１０のアンバランス検出手段２２ｃを使用す
ることができる。図１０では、第１の減算器２５の負入
力端子が第１の電流検出ライン１６ａに接続され、この
正入力端子が第２の電流検出ライン１７ａに接続されて
いる。また、第２の減算器２６の負入力端子が第２の電
流検出ライン１７ａに接続され、この正入力端子が第３
の電流検出ライン５１ａに接続されている。また、第３
の減算器５２の負入力端子が第３の電流検出ライン５１
ａに接続され、この正入力端子が第１の電流検出ライン
１６ａに接続されている。従って、第１の減算器２５か
らはＶ2 −Ｖ1 の第１のアンバランス検出値Ｖa が得ら
れ、第２の減算器２６からＶ3 −Ｖ2 の第２のアンバラ
ンス検出値Ｖb が得られ、第３の減算器５２からＶ1 −
Ｖ3 のアンバランス検出値Ｖc が得られる。図１０のア
ンバランス検出手段２２ｃによっても図８と同様な効果
を得ることができる。 （２） ＤＣ／ＤＣコンバータ１１、１２、５０をハー
フブリッジ型、フルブリッジ型等の周知の別のＤＣ−Ｄ
Ｃコンバータにすることができる。 （３） ＤＣ／ＤＣコンバータ１１、１２、５０の代り
にチョッパー方式のスイッチング電源装置、又はシリー
ズレギュレータ、又はスイッチング整流回路等を使用す
ることができる。なお、シリーズレギュレータの場合に
は、制御信号形成回路２９、３０、５４をシリーズレギ
ュレータの制御素子（例えばトランジスタ）の制御信号
（例えばベース電流）のレベルを調整するように構成す
る。また、誤差増幅のための基準電圧を可変して出力電
圧を調整する構成にすることができる。 （４） 制御信号形成回路２９、３０、５４を、パルス
幅変調回路（ＰＷＭ回路）以外の周波数変調回路等の別
の変調回路とすることができる。 （５） ＤＣ／ＤＣコンバータ等の直流電源回路を４つ
以上にすることもできる。 （６） 制御回路１８の一部又は全部をディジタル回路
で形成することができる。この場合には、制御回路１８
の各入力段にＡ／Ｄ変換器を配置し、各出力段にＤ／Ａ
変換器を配置する。
く、例えば次の変形が可能なものである。 （１） 図８に示す３個のコンバータ１１、１２及び５
０を並列接続する場合のアンバランス検出手段２２ｂの
代りに、図１０のアンバランス検出手段２２ｃを使用す
ることができる。図１０では、第１の減算器２５の負入
力端子が第１の電流検出ライン１６ａに接続され、この
正入力端子が第２の電流検出ライン１７ａに接続されて
いる。また、第２の減算器２６の負入力端子が第２の電
流検出ライン１７ａに接続され、この正入力端子が第３
の電流検出ライン５１ａに接続されている。また、第３
の減算器５２の負入力端子が第３の電流検出ライン５１
ａに接続され、この正入力端子が第１の電流検出ライン
１６ａに接続されている。従って、第１の減算器２５か
らはＶ2 −Ｖ1 の第１のアンバランス検出値Ｖa が得ら
れ、第２の減算器２６からＶ3 −Ｖ2 の第２のアンバラ
ンス検出値Ｖb が得られ、第３の減算器５２からＶ1 −
Ｖ3 のアンバランス検出値Ｖc が得られる。図１０のア
ンバランス検出手段２２ｃによっても図８と同様な効果
を得ることができる。 （２） ＤＣ／ＤＣコンバータ１１、１２、５０をハー
フブリッジ型、フルブリッジ型等の周知の別のＤＣ−Ｄ
Ｃコンバータにすることができる。 （３） ＤＣ／ＤＣコンバータ１１、１２、５０の代り
にチョッパー方式のスイッチング電源装置、又はシリー
ズレギュレータ、又はスイッチング整流回路等を使用す
ることができる。なお、シリーズレギュレータの場合に
は、制御信号形成回路２９、３０、５４をシリーズレギ
ュレータの制御素子（例えばトランジスタ）の制御信号
（例えばベース電流）のレベルを調整するように構成す
る。また、誤差増幅のための基準電圧を可変して出力電
圧を調整する構成にすることができる。 （４） 制御信号形成回路２９、３０、５４を、パルス
幅変調回路（ＰＷＭ回路）以外の周波数変調回路等の別
の変調回路とすることができる。 （５） ＤＣ／ＤＣコンバータ等の直流電源回路を４つ
以上にすることもできる。 （６） 制御回路１８の一部又は全部をディジタル回路
で形成することができる。この場合には、制御回路１８
の各入力段にＡ／Ｄ変換器を配置し、各出力段にＤ／Ａ
変換器を配置する。
【図１】従来の直流電源装置を示すブロック図である。
【図２】本発明の第１の実施例の直流電源装置を示すブ
ロック図である。
ロック図である。
【図３】図２のコンバータと制御信号形成回路とを詳し
く示す回路図である。
く示す回路図である。
【図４】図２の第１及び第２の減算器を示す回路図であ
る。
る。
【図５】図２の第３及び第４の減算器を示す回路図であ
る。
る。
【図６】図３の制御信号形成回路の各部の状態を示す波
形図である。
形図である。
【図７】第２の実施例のアンバランス検出手段を示す回
路図である。
路図である。
【図８】第３の実施例の直流電源装置を示すブロック図
である。
である。
【図９】図８のアンバランス検出手段を示す回路図であ
る。
る。
【図１０】アンバランス検出手段の変形例を示す回路図
である。
である。
【符号の説明】
１１、１２、５０ ＤＣ／ＤＣコンバータ
１３ 負荷
１６、１７、５１ 電流検出器
２１ 誤差増幅器
２２、２２ａ、２２ｂ アンバランス検出手段
２３、２３ｂ 補正出力電圧制御信号形成手段
２４、２４ｂ 制御素子制御信号形成手段
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−18415（ＪＰ，Ａ)
特開 昭61−227639（ＪＰ，Ａ)
実開 平２−72638（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/00 - 33/44
G05F 1/00
Claims (4)
- 【請求項１】 出力電圧制御用の制御素子をそれぞれ有
し且つ共通の負荷に電力を供給するように互いに並列接
続されている複数の直流電源回路と、 前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、 前記負荷の端子間電圧を検出するためのものであって、
前記複数の直流電源回路の出力電圧の制御に共用する出
力電圧検出手段と、前記複数の直流電源回路の出力電圧の制御のための共通
の 基準電圧手段と、 前記出力電圧検出手段から得られた出力電圧検出値と前
記基準電圧手段で与えられた基準電圧値との差に相当す
る共通の電圧制御信号を形成する共通の出力電圧制御信
号形成手段と、 前記複数の電流検出手段の出力に基づいて前記複数の直
流電源回路の出力電流のアンバランスを示す複数のアン
バランス検出値を出力するアンバランス検出手段と、 前記複数の直流電源回路の出力電流のアンバランスを解
消することができるように前記共通の電圧制御信号を補
正するものであって、前記複数のアンバランス検出値と
前記共通の電圧制御信号との差に対応する値から成る複
数の補正出力電圧制御信号を形成する補正出力電圧制御
信号形成手段と、 前記複数の補正出力電圧制御信号に基づいて前記複数の
直流電源回路の制御素子をそれぞれ制御するための複数
の制御信号を形成する制御素子制御信号形成手段とから
成る直流電源装置。 - 【請求項２】 前記複数の直流電源回路は、第１及び第
２の直流電源回路であり、 前記複数の電流検出手段は、第１及び第２の電流検出値
を出力する第１及び第２の電流検出手段であり、 前記アンバランス検出手段は、前記第２の電流検出値か
ら前記第１の電流検出値を減算して第１のアンバランス
検出値を出力する第１の減算手段と、前記第１の電流検
出値から前記第２の電流検出値を減算して第２のアンバ
ランス検出値を出力する第２の減算手段とから成り、 前記補正出力電圧制御信号形成手段は、前記出力電圧制
御信号から前記第１のアンバランス検出値を減算して第
１の補正出力電圧制御信号を形成する第３の減算手段
と、前記出力電圧制御信号から前記第２のアンバランス
検出値を減算して第２の補正出力電圧制御信号を形成す
る第４の減算手段とから成り、 前記制御素子制御信号形成手段は、前記第１の補正出力
電圧制御信号の値に対して前記第１の直流電源回路の出
力電圧が反比例に変化するように前記第１の直流電源回
路の前記制御素子を制御するための第１の制御素子制御
信号を形成する第１の制御素子制御信号形成手段と、前
記第２の補正出力電圧制御信号の値に対して前記第２の
直流電源回路の出力電圧が反比例に変化するように前記
第２の直流電源回路の前記制御素子を制御するための第
２の制御素子制御信号を形成する第２の制御素子制御信
号形成手段とから成ることを特徴とする請求項１記載の
直流電源装置。 - 【請求項３】 前記アンバランス検出手段は、 前記複数の電流検出器から得られた複数の電流検出値の
平均値を求め、この平均値を参照信号として出力する参
照信号形成手段と、 前記複数の電流検出値と前記参照信号との差を求めて複
数のアンバランス検出値を出力する複数の減算手段とか
ら成ることを特徴とする請求項１記載の直流電源装置。 - 【請求項４】 前記複数の直流電源回路と前記負荷との
間に逆流阻止用ダイオードを接続しないことを特徴とす
る請求項１又は２又は３記載の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20918199A JP3419443B2 (ja) | 1999-07-23 | 1999-07-23 | 複数の直流電源回路を並列接続した直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20918199A JP3419443B2 (ja) | 1999-07-23 | 1999-07-23 | 複数の直流電源回路を並列接続した直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001037210A JP2001037210A (ja) | 2001-02-09 |
| JP3419443B2 true JP3419443B2 (ja) | 2003-06-23 |
Family
ID=16568690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20918199A Expired - Fee Related JP3419443B2 (ja) | 1999-07-23 | 1999-07-23 | 複数の直流電源回路を並列接続した直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3419443B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009261079A (ja) * | 2008-04-15 | 2009-11-05 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
| WO2021214851A1 (ja) | 2020-04-21 | 2021-10-28 | 三菱電機株式会社 | 電源システム |
| WO2023199637A1 (ja) * | 2022-04-11 | 2023-10-19 | 日立Astemo株式会社 | 電力供給システム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4719434B2 (ja) * | 2004-07-22 | 2011-07-06 | 長野日本無線株式会社 | 太陽電池発電装置 |
| US20080061045A1 (en) * | 2006-09-11 | 2008-03-13 | The Esab Group, Inc. | Systems And Methods For Providing Paralleling Power Sources For Arc Cutting And Welding |
| JP5067014B2 (ja) * | 2007-05-21 | 2012-11-07 | 富士電機株式会社 | 並列多重チョッパの制御装置 |
| JP2009098886A (ja) * | 2007-10-16 | 2009-05-07 | National Institute For Materials Science | 電力供給回路、電源装置および磁場発生装置 |
| JP5676767B2 (ja) * | 2010-10-01 | 2015-02-25 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | エネルギー保存システム用の電力変換システム及びその制御方法 |
| JP5387651B2 (ja) | 2011-10-21 | 2014-01-15 | 株式会社デンソー | 電源システム |
| JP6393547B2 (ja) * | 2014-07-30 | 2018-09-19 | 新日本無線株式会社 | シリーズレギュレータ |
| JP6347756B2 (ja) * | 2015-03-09 | 2018-06-27 | 新電元工業株式会社 | 電源装置 |
| KR101854247B1 (ko) * | 2016-09-20 | 2018-06-14 | 성균관대학교산학협력단 | 배터리 충방전 시험 장치 |
| US10103549B2 (en) * | 2016-11-10 | 2018-10-16 | Hamilton Sundstrand Corporation | Electric power system for a space vehicle |
-
1999
- 1999-07-23 JP JP20918199A patent/JP3419443B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009261079A (ja) * | 2008-04-15 | 2009-11-05 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
| WO2021214851A1 (ja) | 2020-04-21 | 2021-10-28 | 三菱電機株式会社 | 電源システム |
| US12119757B2 (en) | 2020-04-21 | 2024-10-15 | Mitsubishi Electric Corporation | Power supply system including a plurality of power conversion devices to supply AC or DC power |
| WO2023199637A1 (ja) * | 2022-04-11 | 2023-10-19 | 日立Astemo株式会社 | 電力供給システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001037210A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8089255B2 (en) | Power factor correction power supply unit, and control circuit and control method used in the same | |
| JP3419443B2 (ja) | 複数の直流電源回路を並列接続した直流電源装置 | |
| JP3221828B2 (ja) | 電力変換方法及び電力変換装置 | |
| US7813148B2 (en) | Power converter having flux bias regulation method | |
| CN109314466B (zh) | 并联电源装置 | |
| US9083259B2 (en) | Bridgeless power factor correction circuit with improved critical mode (CRM) operation | |
| JPH0729747Y2 (ja) | 交直変換装置 | |
| JP2001078370A (ja) | 充電器および充電制御回路 | |
| JPH09322433A (ja) | Ｕｐｓ内蔵電源装置 | |
| JP3530359B2 (ja) | ３相力率改善形コンバータ | |
| JPH09168278A (ja) | フルブリッジ形スイッチングレギュレータの偏磁防止回路 | |
| CN111830424B (zh) | 负载状态检测装置 | |
| JP3542344B2 (ja) | 蓄電システム | |
| TWI726295B (zh) | 負載狀態偵測裝置 | |
| JP5660729B2 (ja) | 電力変換装置及びその制御方法 | |
| TWM580684U (zh) | Load status detecting device | |
| JPH09121559A (ja) | インバータ装置 | |
| CN110190768B (zh) | 直流交流换流装置及其并联均流控制方法 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JPH0241778A (ja) | インバータ溶接機 | |
| JPH01270769A (ja) | コンバータ装置 | |
| JP2001145347A (ja) | スイッチング電源装置 | |
| JP2021141737A (ja) | スイッチング電源装置 | |
| JP3501548B2 (ja) | 高周波変圧器の偏磁防止回路 | |
| JP2968670B2 (ja) | 保護回路付きｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |