JP3402934B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3402934B2 JP3402934B2 JP16190296A JP16190296A JP3402934B2 JP 3402934 B2 JP3402934 B2 JP 3402934B2 JP 16190296 A JP16190296 A JP 16190296A JP 16190296 A JP16190296 A JP 16190296A JP 3402934 B2 JP3402934 B2 JP 3402934B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- supply voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は増幅回路に関し、更
に詳しく言えば、オーディオアンプの無信号時に発生す
る雑音の抑止を目的とする。
に詳しく言えば、オーディオアンプの無信号時に発生す
る雑音の抑止を目的とする。
【０００２】
【従来の技術】以下で従来例に係るオーディオアンプに
搭載される増幅回路について説明する。この回路は、図
４に示すように、電源回路（２）とアンプ（３）とを有
する。電源回路（２）は制御回路（１）と、スイッチン
グ素子（ＳＷ１）と、コイル（Ｌ１），コンデンサ（Ｃ
１）及びダイオード（Ｄ１）を有し、一定電圧（＋Ｖｃ
ｃ）をスイッチング素子（ＳＷ１）のスイッチングのデ
ューティ比で降圧し、増幅信号（ＺＳ）に追従して変化
する正側の電源電圧（＋Ｖｃ）を生成する回路である。
なお、この電源回路（２）は、正側の電源電圧（＋Ｖ
ｃ）を生成する正側の回路しか図示していないが、負側
にも同様の回路があって、この回路で負側の電源電圧を
生成している。
搭載される増幅回路について説明する。この回路は、図
４に示すように、電源回路（２）とアンプ（３）とを有
する。電源回路（２）は制御回路（１）と、スイッチン
グ素子（ＳＷ１）と、コイル（Ｌ１），コンデンサ（Ｃ
１）及びダイオード（Ｄ１）を有し、一定電圧（＋Ｖｃ
ｃ）をスイッチング素子（ＳＷ１）のスイッチングのデ
ューティ比で降圧し、増幅信号（ＺＳ）に追従して変化
する正側の電源電圧（＋Ｖｃ）を生成する回路である。
なお、この電源回路（２）は、正側の電源電圧（＋Ｖ
ｃ）を生成する正側の回路しか図示していないが、負側
にも同様の回路があって、この回路で負側の電源電圧を
生成している。
【０００３】上記回路の動作について以下で説明する。
まず、電源が投入されると電源回路（２）に、一定の電
源電圧（±Ｖｃｃ）が印加され、制御回路（１）の動作
によりスイッチング素子（ＳＷ１）がスイッチング動作
をし、一定の電源電圧（＋Ｖｃｃ）がこれによって電源
電圧（＋Ｖｃ）が生成されてアンプ（３）の最終段の出
力トランジスタ（Ｑ１）のコレクタに印加される。
まず、電源が投入されると電源回路（２）に、一定の電
源電圧（±Ｖｃｃ）が印加され、制御回路（１）の動作
によりスイッチング素子（ＳＷ１）がスイッチング動作
をし、一定の電源電圧（＋Ｖｃｃ）がこれによって電源
電圧（＋Ｖｃ）が生成されてアンプ（３）の最終段の出
力トランジスタ（Ｑ１）のコレクタに印加される。
【０００４】次に入力信号（ＡＳ）がアンプ（３）によ
って増幅されて増幅信号（ＺＳ）が生成されて不図示の
スピーカに出力され、同時に負帰還回路（ＮＦ）を介し
て制御回路（２）にも出力される。制御回路（２）には
同時に電源電圧（＋Ｖｃ）が入力されており、増幅信号
（ＺＳ）に一定電圧（＋Ｖａ）が上乗された電圧に追従
する電源電圧（＋Ｖｃ）が生成されるようにスイッチン
グ素子（ＳＷ１）のＯＮ／ＯＦＦ動作を制御する制御信
号（Ｓ１）が生成され、スイッチング素子（ＳＷ１）に
出力される。
って増幅されて増幅信号（ＺＳ）が生成されて不図示の
スピーカに出力され、同時に負帰還回路（ＮＦ）を介し
て制御回路（２）にも出力される。制御回路（２）には
同時に電源電圧（＋Ｖｃ）が入力されており、増幅信号
（ＺＳ）に一定電圧（＋Ｖａ）が上乗された電圧に追従
する電源電圧（＋Ｖｃ）が生成されるようにスイッチン
グ素子（ＳＷ１）のＯＮ／ＯＦＦ動作を制御する制御信
号（Ｓ１）が生成され、スイッチング素子（ＳＷ１）に
出力される。
【０００５】これによりスイッチング素子（ＳＷ１）は
ＯＮ／ＯＦＦ動作をする。すなわち、電源電圧（＋Ｖ
ｃ）と増幅信号（ＺＳ）との差（すなわち出力トランジ
スタ（Ｑ１）のコレクタ−エミッタ間の電圧（ＶCE））
が、一定電圧（＋Ｖａ）以上になった場合にはＯＦＦ
し、一定電圧（＋Ｖａ）以下になった場合にはＯＮす
る。この動作を繰り返す事により、結果として電源電圧
（＋Ｖｃ）は図５に示すように増幅信号（ＺＳ）に一定
電圧（＋Ｖａ）が上乗された電圧に追従するように変化
しながらアンプ（３）の最終段の出力トランジスタ（Ｑ
１）に供給される。この電源電圧（＋Ｖｃ）を用いて、
アンプ（３）によって入力信号（ＡＳ）が増幅されて増
幅信号（ＺＳ）がスピーカに出力される。
ＯＮ／ＯＦＦ動作をする。すなわち、電源電圧（＋Ｖ
ｃ）と増幅信号（ＺＳ）との差（すなわち出力トランジ
スタ（Ｑ１）のコレクタ−エミッタ間の電圧（ＶCE））
が、一定電圧（＋Ｖａ）以上になった場合にはＯＦＦ
し、一定電圧（＋Ｖａ）以下になった場合にはＯＮす
る。この動作を繰り返す事により、結果として電源電圧
（＋Ｖｃ）は図５に示すように増幅信号（ＺＳ）に一定
電圧（＋Ｖａ）が上乗された電圧に追従するように変化
しながらアンプ（３）の最終段の出力トランジスタ（Ｑ
１）に供給される。この電源電圧（＋Ｖｃ）を用いて、
アンプ（３）によって入力信号（ＡＳ）が増幅されて増
幅信号（ＺＳ）がスピーカに出力される。
【０００６】このようにして増幅信号（ＺＳ）の大小に
応じて電源電圧（±Ｖｃ）を変動させることにより、常
時最大出力を取り出せる高電圧を電源電圧としてアンプ
を駆動するような場合に比して、特に小レベルの出力時
における消費電力のロスを軽減し、高効率化をはかって
いた。
応じて電源電圧（±Ｖｃ）を変動させることにより、常
時最大出力を取り出せる高電圧を電源電圧としてアンプ
を駆動するような場合に比して、特に小レベルの出力時
における消費電力のロスを軽減し、高効率化をはかって
いた。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の増幅回路では、無信号（増幅信号が出力されない場
合）時においてもスイッチング素子（ＳＷ１）がＯＮ／
ＯＦＦ動作し、図６に示すように、電源電圧（±Ｖｃ）
が無信号の際の出力となる０Ｖに追従するように変動す
る。したがって、このスイッチングの際のスイッチング
ノイズが雑音として不図示のスピーカから出力されてし
まうという問題が生じていた。
来の増幅回路では、無信号（増幅信号が出力されない場
合）時においてもスイッチング素子（ＳＷ１）がＯＮ／
ＯＦＦ動作し、図６に示すように、電源電圧（±Ｖｃ）
が無信号の際の出力となる０Ｖに追従するように変動す
る。したがって、このスイッチングの際のスイッチング
ノイズが雑音として不図示のスピーカから出力されてし
まうという問題が生じていた。
【０００８】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、入力信号を
増幅して増幅信号を出力する信号増幅回路と、前記増幅
信号に基づいて制御信号を生成する制御回路と、前記制
御信号に基づいてＯＮ／ＯＦＦ動作し、前記ＯＮ／ＯＦ
Ｆ動作のデューティ比で一定電圧である第１の電源電圧
を降圧し、前記増幅信号に追従して変化する第２の電源
電圧を生成して前記信号増幅回路に供給する素子であっ
て、そのソースが前記第１の電源電圧に接続され、その
ゲートが前記制御回路の出力に接続され、そのドレイン
が前記信号増幅回路に接続されてなるスイッチングトラ
ンジスタと、前記スイッチングトランジスタの前記ソー
スと前記ドレインとの間に設けられ、前記増幅信号が出
力されないときに前記スイッチングトランジスタがＯＦ
Ｆする程度の抵抗値を有する抵抗とを有することによ
り、増幅回路の無信号時に生じる雑音を抑止する事を目
的とするものである。
に鑑み成されたもので、図１に示すように、入力信号を
増幅して増幅信号を出力する信号増幅回路と、前記増幅
信号に基づいて制御信号を生成する制御回路と、前記制
御信号に基づいてＯＮ／ＯＦＦ動作し、前記ＯＮ／ＯＦ
Ｆ動作のデューティ比で一定電圧である第１の電源電圧
を降圧し、前記増幅信号に追従して変化する第２の電源
電圧を生成して前記信号増幅回路に供給する素子であっ
て、そのソースが前記第１の電源電圧に接続され、その
ゲートが前記制御回路の出力に接続され、そのドレイン
が前記信号増幅回路に接続されてなるスイッチングトラ
ンジスタと、前記スイッチングトランジスタの前記ソー
スと前記ドレインとの間に設けられ、前記増幅信号が出
力されないときに前記スイッチングトランジスタがＯＦ
Ｆする程度の抵抗値を有する抵抗とを有することによ
り、増幅回路の無信号時に生じる雑音を抑止する事を目
的とするものである。
【０００９】
【発明の実施の形態】以下で本発明の実施形態について
図面を参照しながら説明する。この増幅回路は具体的に
は図１に示すような回路であって、オーディオアンプな
どに用いられ、アンプ（１３）と、電源回路（１２）と
を有する。アンプ（１３）は信号増幅回路の一例であっ
て、入力信号（ＡＳ）を増幅して増幅信号（ＺＳ）を生
成する回路である。
図面を参照しながら説明する。この増幅回路は具体的に
は図１に示すような回路であって、オーディオアンプな
どに用いられ、アンプ（１３）と、電源回路（１２）と
を有する。アンプ（１３）は信号増幅回路の一例であっ
て、入力信号（ＡＳ）を増幅して増幅信号（ＺＳ）を生
成する回路である。
【００１０】電源回路（１２）は制御回路（１１）と、
スイッチングトランジスタ（ＳＷ１１）と、コイル（Ｌ
１１），コンデンサ（Ｃ１１）及びダイオード（Ｄ１
１）からなるローパスフィルタと、抵抗（Ｒ１１）を有
し、第１の電源電圧の一例である一定電源電圧（＋Ｖｃ
ｃ）をスイッチングトランジスタ（ＳＷ１１）のスイッ
チングのデューティ比で降圧し、増幅信号（ＺＳ）に追
従して変化する正側の電源電圧（＋Ｖｃ）を生成して、
アンプ（１３）の最終段のトランジスタ（Ｑ１１，Ｑ１
２）に供給する回路である。
スイッチングトランジスタ（ＳＷ１１）と、コイル（Ｌ
１１），コンデンサ（Ｃ１１）及びダイオード（Ｄ１
１）からなるローパスフィルタと、抵抗（Ｒ１１）を有
し、第１の電源電圧の一例である一定電源電圧（＋Ｖｃ
ｃ）をスイッチングトランジスタ（ＳＷ１１）のスイッ
チングのデューティ比で降圧し、増幅信号（ＺＳ）に追
従して変化する正側の電源電圧（＋Ｖｃ）を生成して、
アンプ（１３）の最終段のトランジスタ（Ｑ１１，Ｑ１
２）に供給する回路である。
【００１１】制御回路（１１）は増幅信号（ＺＳ）に基
づいて図５に示すように増幅信号（ＺＳ）に追従して変
化する電源電圧（＋Ｖｃ）を生成するための制御信号
（Ｓ１１）を生成してスイッチングトランジスタ（ＳＷ
１１）のゲートに供給する回路である。スイッチングト
ランジスタ（ＳＷ１１）はソースが一定電源電圧（＋Ｖ
ｃｃ）に接続され、ドレインがコイル（Ｌ１１），コン
デンサ（Ｃ１１）及びダイオード（Ｄ１１）からなるロ
ーパスフィルタに接続され、ゲートが制御回路（１１）
の出力に接続されてなるＭＯＳＦＥＴであり、制御信号
（Ｓ１１）に応じてＯＮ／ＯＦＦ動作して、一定電源電
圧（＋Ｖｃｃ）をそのデューティ比で降圧し、増幅信号
（ＺＳ）に追従して変動する電源電圧（＋Ｖｃ）を生成
し、前述のローパスフィルタを介してアンプ（１１）の
最終段のトランジスタ（Ｑ１１）のコレクタに供給する
素子である。
づいて図５に示すように増幅信号（ＺＳ）に追従して変
化する電源電圧（＋Ｖｃ）を生成するための制御信号
（Ｓ１１）を生成してスイッチングトランジスタ（ＳＷ
１１）のゲートに供給する回路である。スイッチングト
ランジスタ（ＳＷ１１）はソースが一定電源電圧（＋Ｖ
ｃｃ）に接続され、ドレインがコイル（Ｌ１１），コン
デンサ（Ｃ１１）及びダイオード（Ｄ１１）からなるロ
ーパスフィルタに接続され、ゲートが制御回路（１１）
の出力に接続されてなるＭＯＳＦＥＴであり、制御信号
（Ｓ１１）に応じてＯＮ／ＯＦＦ動作して、一定電源電
圧（＋Ｖｃｃ）をそのデューティ比で降圧し、増幅信号
（ＺＳ）に追従して変動する電源電圧（＋Ｖｃ）を生成
し、前述のローパスフィルタを介してアンプ（１１）の
最終段のトランジスタ（Ｑ１１）のコレクタに供給する
素子である。
【００１２】また、コイル（Ｌ１１）を介してスイッチ
ングトランジスタ（ＳＷ１１）のドレインとソースとの
間に１ｋΩ程度の抵抗（Ｒ１１）が接続されている。こ
の抵抗（Ｒ１１）は、後述する無信号の状態で、スイッ
チングトランジスタ（ＳＷ１１）をＯＦＦさせ、さらに
これをＯＦＦしたときにアンプ（１３）の最終段のトラ
ンジスタ（Ｑ１１，Ｑ１２）にアイドリング電流（ＩD
）を供給する経路を確保するものである。その詳細に
ついてはのちに動作を説明する際に併せて説明する。
ングトランジスタ（ＳＷ１１）のドレインとソースとの
間に１ｋΩ程度の抵抗（Ｒ１１）が接続されている。こ
の抵抗（Ｒ１１）は、後述する無信号の状態で、スイッ
チングトランジスタ（ＳＷ１１）をＯＦＦさせ、さらに
これをＯＦＦしたときにアンプ（１３）の最終段のトラ
ンジスタ（Ｑ１１，Ｑ１２）にアイドリング電流（ＩD
）を供給する経路を確保するものである。その詳細に
ついてはのちに動作を説明する際に併せて説明する。
【００１３】なお、この電源回路（１２）は、正側の電
源電圧（＋Ｖｃ）を生成する正側の回路しか図示してい
ないが、負側にも同様の回路があって、この回路で正側
と同様に負側の電源電圧を生成している。上記回路の動
作について以下で説明する。まず、電源が投入されると
電源回路（１２）に、一定の電源電圧（±Ｖｃｃ）が印
加され、制御回路（１１）から制御信号（Ｓ１１）がス
イッチングトランジスタ（ＳＷ１１）のゲートに出力さ
れ、スイッチングトランジスタ（ＳＷ１１）がスイッチ
ング動作をし、一定の電源電圧（＋Ｖｃｃ）がこのデュ
ーティ比で降圧されて電源電圧（＋Ｖｃ）が生成されて
アンプ（１３）の最終段の出力トランジスタ（Ｑ１１）
のコレクタに印加される。
源電圧（＋Ｖｃ）を生成する正側の回路しか図示してい
ないが、負側にも同様の回路があって、この回路で正側
と同様に負側の電源電圧を生成している。上記回路の動
作について以下で説明する。まず、電源が投入されると
電源回路（１２）に、一定の電源電圧（±Ｖｃｃ）が印
加され、制御回路（１１）から制御信号（Ｓ１１）がス
イッチングトランジスタ（ＳＷ１１）のゲートに出力さ
れ、スイッチングトランジスタ（ＳＷ１１）がスイッチ
ング動作をし、一定の電源電圧（＋Ｖｃｃ）がこのデュ
ーティ比で降圧されて電源電圧（＋Ｖｃ）が生成されて
アンプ（１３）の最終段の出力トランジスタ（Ｑ１１）
のコレクタに印加される。
【００１４】次に入力信号（ＡＳ）がアンプ（１３）に
よって増幅されて増幅信号（ＺＳ）が生成されて不図示
のスピーカに出力され、同時に負帰還回路（ＮＦ）を介
して制御回路（１２）にも出力される。制御回路（１
２）には同時に電源電圧（＋Ｖｃ）が入力されており、
増幅信号（ＺＳ）に一定電圧（＋Ｖａ）が上乗された電
圧に追従する電源電圧（＋Ｖｃ）が生成されるようにス
イッチングトランジスタ（ＳＷ１１）のＯＮ／ＯＦＦ動
作を制御する制御信号（Ｓ１１）が生成され、スイッチ
ングトランジスタ（ＳＷ１１）に出力される。
よって増幅されて増幅信号（ＺＳ）が生成されて不図示
のスピーカに出力され、同時に負帰還回路（ＮＦ）を介
して制御回路（１２）にも出力される。制御回路（１
２）には同時に電源電圧（＋Ｖｃ）が入力されており、
増幅信号（ＺＳ）に一定電圧（＋Ｖａ）が上乗された電
圧に追従する電源電圧（＋Ｖｃ）が生成されるようにス
イッチングトランジスタ（ＳＷ１１）のＯＮ／ＯＦＦ動
作を制御する制御信号（Ｓ１１）が生成され、スイッチ
ングトランジスタ（ＳＷ１１）に出力される。
【００１５】これによりスイッチングトランジスタ（Ｓ
Ｗ１１）はＯＮ／ＯＦＦ動作をし、電源電圧（＋Ｖｃ）
と増幅信号（ＺＳ）との差（すなわち出力トランジスタ
（Ｑ１１）のコレクタ−エミッタ間の電圧（ＶCE））
が、一定電圧（＋Ｖａ）以上になった場合にはＯＦＦ
し、一定電圧（＋Ｖａ）以下になった場合にはＯＮす
る。この動作を繰り返す事により、結果として電源電圧
（＋Ｖｃ）は図５に示すように増幅信号（ＺＳ）に一定
電圧が上乗された電圧に追従するように変化しながらア
ンプ（３）の最終段の出力トランジスタ（Ｑ１１）に供
給される。この電源電圧（＋Ｖｃ）を用いて、アンプ
（１３）によって入力信号（ＡＳ）が増幅されて増幅信
号（ＺＳ）がスピーカに出力される。
Ｗ１１）はＯＮ／ＯＦＦ動作をし、電源電圧（＋Ｖｃ）
と増幅信号（ＺＳ）との差（すなわち出力トランジスタ
（Ｑ１１）のコレクタ−エミッタ間の電圧（ＶCE））
が、一定電圧（＋Ｖａ）以上になった場合にはＯＦＦ
し、一定電圧（＋Ｖａ）以下になった場合にはＯＮす
る。この動作を繰り返す事により、結果として電源電圧
（＋Ｖｃ）は図５に示すように増幅信号（ＺＳ）に一定
電圧が上乗された電圧に追従するように変化しながらア
ンプ（３）の最終段の出力トランジスタ（Ｑ１１）に供
給される。この電源電圧（＋Ｖｃ）を用いて、アンプ
（１３）によって入力信号（ＡＳ）が増幅されて増幅信
号（ＺＳ）がスピーカに出力される。
【００１６】なお本実施形態では例えば出力５０ｗアン
プの場合、±Ｖｃｃを３５Ｖ、±Ｖａを５Ｖとしてい
る。従って増幅信号（ＺＳ）に常時５Ｖが上乗されてい
るような電源電圧（±Ｖｃ）が生成されており、また、
出力トランジスタ（Ｑ１１）のコレクタ−エミッタ間の
電圧（ＶCE）が５Ｖ以下になればスイッチングトランジ
スタ（ＳＷ１１）がＯＮして、５Ｖ以上になればＯＦＦ
する。
プの場合、±Ｖｃｃを３５Ｖ、±Ｖａを５Ｖとしてい
る。従って増幅信号（ＺＳ）に常時５Ｖが上乗されてい
るような電源電圧（±Ｖｃ）が生成されており、また、
出力トランジスタ（Ｑ１１）のコレクタ−エミッタ間の
電圧（ＶCE）が５Ｖ以下になればスイッチングトランジ
スタ（ＳＷ１１）がＯＮして、５Ｖ以上になればＯＦＦ
する。
【００１７】このようにして増幅信号（ＺＳ）の大小に
応じて電源電圧（±Ｖｃ）を変動させることにより、常
時最大出力を取り出せる高電圧を電源電圧としてアンプ
を駆動するような場合に比して、特に小レベルの出力時
における消費電力のロスを軽減し、高効率化をはかるも
のである。以下で本実施形態に係る回路の特徴的な動作
である、増幅信号（ＺＳ）が出力されない状態すなわち
無信号時の動作について図２を参照しながら説明する。
図２は、無信号時の当該回路の動作を説明する図であ
る。
応じて電源電圧（±Ｖｃ）を変動させることにより、常
時最大出力を取り出せる高電圧を電源電圧としてアンプ
を駆動するような場合に比して、特に小レベルの出力時
における消費電力のロスを軽減し、高効率化をはかるも
のである。以下で本実施形態に係る回路の特徴的な動作
である、増幅信号（ＺＳ）が出力されない状態すなわち
無信号時の動作について図２を参照しながら説明する。
図２は、無信号時の当該回路の動作を説明する図であ
る。
【００１８】本実施形態に係る回路によれば、増幅信号
（ＺＳ）が出力されないので図２に示すように接地電位
（ＧＮＤ）とみなしてよいので出力トランジスタ（Ｑ１
１）のエミッタの電位は０Ｖとなる。また、１ｋΩ程度
の抵抗（Ｒ１１）が３５Ｖの一定電源電圧（＋Ｖｃｃ）
を分圧する事により、このとき出力トランジスタ（Ｑ１
１）のコレクタの電位は２０Ｖ以上になるので出力トラ
ンジスタ（Ｑ１１）のコレクタ−エミッタ間の電圧ＶCE
は、２０Ｖ以上になる。
（ＺＳ）が出力されないので図２に示すように接地電位
（ＧＮＤ）とみなしてよいので出力トランジスタ（Ｑ１
１）のエミッタの電位は０Ｖとなる。また、１ｋΩ程度
の抵抗（Ｒ１１）が３５Ｖの一定電源電圧（＋Ｖｃｃ）
を分圧する事により、このとき出力トランジスタ（Ｑ１
１）のコレクタの電位は２０Ｖ以上になるので出力トラ
ンジスタ（Ｑ１１）のコレクタ−エミッタ間の電圧ＶCE
は、２０Ｖ以上になる。
【００１９】前述のように、当該回路は、出力トランジ
スタ（Ｑ１１）のコレクタ−エミッタ間の電圧（ＶCE）
が５Ｖ以上になればスイッチングトランジスタ（ＳＷ１
１）がＯＦＦするようになっているので、この間スイッ
チングトランジスタ（ＳＷ１１）はＯＦＦする。よっ
て、この抵抗（Ｒ１１）が設けられている事により、こ
の回路においてスイッチングトランジスタ（ＳＷ１１）
は、無信号時には完全にＯＦＦしてスイッチング動作を
停止し、図３に示すように電源電圧（±Ｖｃ）は完全に
０Ｖの一定値をとる。
スタ（Ｑ１１）のコレクタ−エミッタ間の電圧（ＶCE）
が５Ｖ以上になればスイッチングトランジスタ（ＳＷ１
１）がＯＦＦするようになっているので、この間スイッ
チングトランジスタ（ＳＷ１１）はＯＦＦする。よっ
て、この抵抗（Ｒ１１）が設けられている事により、こ
の回路においてスイッチングトランジスタ（ＳＷ１１）
は、無信号時には完全にＯＦＦしてスイッチング動作を
停止し、図３に示すように電源電圧（±Ｖｃ）は完全に
０Ｖの一定値をとる。
【００２０】これにより、図６に示す従来の様に、無信
号の０Ｖに追従するようにスイッチングトランジスタが
スイッチング動作して、無信号時にこのスイッチングノ
イズが雑音として出力されてしまうことを抑止する事が
可能になる。さらに、この抵抗（Ｒ１１）は一定電源電
圧（＋Ｖｃｃ）と、アンプ（１３）の最終段のトランジ
スタ（Ｑ１１）のコレクタとの間に接続されており、こ
の間約２０ｍＡのアイドリング電流がトランジスタ（Ｑ
１１）のコレクタに流れるので、スイッチングトランジ
スタ（ＳＷ１１）がＯＦＦしてアイドリング電流がこれ
に供給されなくなってしまい不都合が生じる事を抑止す
る事が可能になる。
号の０Ｖに追従するようにスイッチングトランジスタが
スイッチング動作して、無信号時にこのスイッチングノ
イズが雑音として出力されてしまうことを抑止する事が
可能になる。さらに、この抵抗（Ｒ１１）は一定電源電
圧（＋Ｖｃｃ）と、アンプ（１３）の最終段のトランジ
スタ（Ｑ１１）のコレクタとの間に接続されており、こ
の間約２０ｍＡのアイドリング電流がトランジスタ（Ｑ
１１）のコレクタに流れるので、スイッチングトランジ
スタ（ＳＷ１１）がＯＦＦしてアイドリング電流がこれ
に供給されなくなってしまい不都合が生じる事を抑止す
る事が可能になる。
【００２１】なお本実施形態では±Ｖｃｃを３５Ｖ、±
Ｖａを５Ｖとしており、Ｒ１１を１ｋΩとしているが本
発明はこれに限らず、無信号になったときに出力トラン
ジスタ（Ｑ１１）のコレクタ−エミッタ間の電圧（ＶC
E）が一定電圧（＋Ｖａ）以上になるような抵抗値で設
定しておけば同様の効果を奏する。従って、±Ｖｃｃを
３５Ｖ、±Ｖａを５Ｖとしている場合でも、無信号時に
出力トランジスタ（Ｑ１１）のコレクタ−エミッタ間の
電圧（ＶCE）が５Ｖ以上になるようにＲ１１を設定して
おけば足り、これが１ｋΩ以下であっても同様の効果を
奏し、また、±Ｖｃｃを３５Ｖ、±Ｖａを５Ｖとしなく
とも同様に適切な抵抗値のＲ１１を設定する事ができる
ことはいうまでもない。
Ｖａを５Ｖとしており、Ｒ１１を１ｋΩとしているが本
発明はこれに限らず、無信号になったときに出力トラン
ジスタ（Ｑ１１）のコレクタ−エミッタ間の電圧（ＶC
E）が一定電圧（＋Ｖａ）以上になるような抵抗値で設
定しておけば同様の効果を奏する。従って、±Ｖｃｃを
３５Ｖ、±Ｖａを５Ｖとしている場合でも、無信号時に
出力トランジスタ（Ｑ１１）のコレクタ−エミッタ間の
電圧（ＶCE）が５Ｖ以上になるようにＲ１１を設定して
おけば足り、これが１ｋΩ以下であっても同様の効果を
奏し、また、±Ｖｃｃを３５Ｖ、±Ｖａを５Ｖとしなく
とも同様に適切な抵抗値のＲ１１を設定する事ができる
ことはいうまでもない。
【００２２】
【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、信号増幅回路と、スイッチングトランジ
スタと、制御回路とを有し、スイッチングトランジスタ
のソースとドレインとの間に、増幅信号が出力されない
ときにスイッチングトランジスタがＯＦＦする程度の抵
抗値を有する抵抗が設けられてなるので、無信号時にス
イッチングトランジスタがスイッチング動作して、無信
号時にこのスイッチングノイズが雑音として出力されて
しまうことを抑止する事が可能になる。
回路によれば、信号増幅回路と、スイッチングトランジ
スタと、制御回路とを有し、スイッチングトランジスタ
のソースとドレインとの間に、増幅信号が出力されない
ときにスイッチングトランジスタがＯＦＦする程度の抵
抗値を有する抵抗が設けられてなるので、無信号時にス
イッチングトランジスタがスイッチング動作して、無信
号時にこのスイッチングノイズが雑音として出力されて
しまうことを抑止する事が可能になる。
【図１】本発明の実施形態に係る増幅回路の回路図であ
る。
る。
【図２】本発明の実施形態に係る増幅回路の無信号時の
動作を説明する第１の図である。
動作を説明する第１の図である。
【図３】本発明の実施形態に係る増幅回路の無信号時の
動作を説明する第２の図である。
動作を説明する第２の図である。
【図４】従来例に係る増幅回路の構成を説明する図であ
る。
る。
【図５】増幅信号に追従する電源電圧を生成する増幅回
路の動作を説明する波形図である。
路の動作を説明する波形図である。
【図６】従来例に係る増幅回路の無信号時の動作を説明
する図である。
する図である。
（１１） 制御回路
（１２） 電源回路
（１３） アンプ（信号増幅回路）
（Ｓ１１） 制御信号
（ＳＷ１１）スイッチングトランジスタ
（Ｒ１１） 抵抗
（Ｑ１１） 出力トランジスタ
（＋Ｖｃｃ）一定電源電圧（第１の電源電圧）
（＋Ｖｃ） 電源電圧（第２の電源電圧）
（ＡＳ） 入力信号
（ＺＳ） 増幅信号
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭58−121803（ＪＰ，Ａ)
特開 平７−249945（ＪＰ，Ａ)
特開 平９−186530（ＪＰ，Ａ)
特開 昭56−162516（ＪＰ，Ａ)
特開 平７−297653（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H02M 3/155
H03G 3/34
Claims (3)
- 【請求項１】 入力信号を増幅して増幅信号を出力する
信号増幅回路と、 前記増幅信号に基づいて制御信号を生成する制御回路
と、 前記制御信号に基づいてＯＮ／ＯＦＦ動作し、前記ＯＮ
／ＯＦＦ動作のデューティ比で一定電圧である第１の電
源電圧を降圧し、前記増幅信号に追従して変化する第２
の電源電圧を生成して前記信号増幅回路に供給する素子
であって、そのソースが前記第１の電源電圧に接続さ
れ、そのゲートが前記制御回路の出力に接続され、その
ドレインが前記信号増幅回路に接続されてなるスイッチ
ングトランジスタと、 前記スイッチングトランジスタの前記ソースと前記ドレ
インとの間に設けられ、前記増幅信号が出力されないと
きに前記スイッチングトランジスタがＯＦＦする程度の
抵抗値を有する抵抗とを有することを特徴とする増幅回
路。 - 【請求項２】 入力信号を増幅してそのエミッタから増
幅信号を出力する出力トランジスタを出力部に備えた信
号増幅回路と、 前記増幅信号に基づいて制御信号を生成する制御回路
と、 前記制御信号に基づいてＯＮ／ＯＦＦ動作し、そのデュ
ーティ比で一定電圧である第１の電源電圧を降圧し、前
記増幅信号に追従して変化する第２の電源電圧を生成し
て前記信号増幅回路に供給する素子であって、前記増幅
信号に一定電圧を上乗した電圧値を前記第２の電源電圧
が上回ればＯＦＦし、下回ればＯＮし、そのソースが前
記第１の電源電圧に接続され、そのゲートが前記制御回
路の出力に接続され、そのドレインが前記信号増幅回路
に接続されてなるスイッチングトランジスタと、 前記スイッチングトランジスタの前記ソースと前記ドレ
インとの間に設けられ、前記増幅信号が出力されないと
きに前記出力トランジスタのコレクタ−エミッタ間の電
圧が、前記一定電圧を超える程度に抵抗値が設定された
抵抗を有することを特徴とする増幅回路。 - 【請求項３】 前記スイッチングトランジスタのドレイ
ンには、一端が接続されたダイオードの他端と、コイル
の一端とが接続され、前記コイルの他端に、一端が接地
されたコンデンサの一端が接続され、該コイルの他端か
ら前記第２の電源電圧が前記信号増幅回路に供給され、 かつ前記抵抗は前記スイッチングトランジスタの前記ソ
ースと、前記コイルの他端との間に接続されてなること
を特徴とする請求項１又は請求項２記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16190296A JP3402934B2 (ja) | 1996-06-21 | 1996-06-21 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16190296A JP3402934B2 (ja) | 1996-06-21 | 1996-06-21 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013159A JPH1013159A (ja) | 1998-01-16 |
| JP3402934B2 true JP3402934B2 (ja) | 2003-05-06 |
Family
ID=15744197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16190296A Expired - Fee Related JP3402934B2 (ja) | 1996-06-21 | 1996-06-21 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402934B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8107173B2 (en) | 2007-07-18 | 2012-01-31 | Asml Holding N.V. | Catadioptric optical system for scatterometry |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023553185A (ja) | 2020-12-23 | 2023-12-20 | イーエム コアーテック | 誤動作を検知できるアクティブ電流補償装置 |
-
1996
- 1996-06-21 JP JP16190296A patent/JP3402934B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8107173B2 (en) | 2007-07-18 | 2012-01-31 | Asml Holding N.V. | Catadioptric optical system for scatterometry |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013159A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138837B2 (en) | Efficient power amplifier | |
| US20040227571A1 (en) | Power amplifier circuit | |
| JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
| TWI337805B (en) | Class d amplifier | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| CN106487343A (zh) | 用于d类放大器的功率级的驱动器电路 | |
| US7332968B2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
| US5196807A (en) | Amplifying circuit | |
| US5710522A (en) | Amplifier having an active current source | |
| KR987001154A (ko) | 증폭기 | |
| JP3402934B2 (ja) | 増幅回路 | |
| JP3189605B2 (ja) | スピーカー駆動回路 | |
| US20090274319A1 (en) | Audio amplifier | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| GB2334841A (en) | Class A audio amplifier with current sink controlled by feedback in dependence on speaker current | |
| US20090284313A1 (en) | Audio amplifier | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP3092244B2 (ja) | 増幅回路 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP4604396B2 (ja) | 音声出力制御回路 | |
| JP3874101B2 (ja) | パワーアンプ装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3092246B2 (ja) | 増幅回路 | |
| JPH0567926A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |