JP3499655B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3499655B2 JP3499655B2 JP20721895A JP20721895A JP3499655B2 JP 3499655 B2 JP3499655 B2 JP 3499655B2 JP 20721895 A JP20721895 A JP 20721895A JP 20721895 A JP20721895 A JP 20721895A JP 3499655 B2 JP3499655 B2 JP 3499655B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- wire
- thin plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
ードと半導体チップとが電気的に接続される半導体装置
に関する。近年、半導体装置の高機能化の要請から、Q
FP(Quad Flat Package)等の多ピ
ン化が進んでいる。これに伴い、使用されるリードにお
けるインナリードの厚さが薄くなると共に、細くなり強
度が低下してくる。また、半導体チップの発熱量が増大
してきている。
ップの放熱を図る必要がある。
断面構成図を示す。一般に、半導体装置は小型化が常に
要求されて半導体チップが小型化すると共に、高機能化
より多ピン化が進んで半導体チップに形成されるパッド
のピッチが縮小してくる。そして、パッドとワイヤボン
ディングを行うリードのインナリード先端が微細になる
と共に微小ピッチとなる。
ドを作製するにあたり、インナリード先端を微小ピッチ
にするエッチングに限界があり、半導体チップが位置さ
れる部分に対してインナリード先端を近づけることがで
きない。そこで、図9(A)に示す半導体装置11は、
リード12のインナリード13の先端部13aを一旦ハ
ーフエッチングにより厚さを半分位にした後に、エッチ
ングにより微小ピッチにパターニングしている。
59−98547号公報に示されているもので、上述の
インナリード13(先端部13a)にフィルム15が接
着され、フィルム15上の対向するインナリード13間
に半導体チップ16が接着材17により搭載される。イ
ンナリード13の先端部13aと半導体チップ16に形
成されたパッド間でワイヤ18によりボンディングが行
われ、樹脂モールドによりパッケージ19が形成され
る。
タリード14は、表面実装用にいわゆるガルウイング形
状に折曲加工されたものである。一方、図9(B)に示
す半導体装置21は、特開平4−6863号公報に記載
されているもので、リード22のインナリード23の先
端部23aを搭載する半導体チップ25より離隔させる
ことで多ピン化を図っている。この場合、放熱性を向上
させるためにいわゆるヒートスプレッタ26が用いら
れ、このヒートスプレッタ26にインナリード23の先
端部23aが取り付けられる。
より半導体チップ25が搭載され、半導体チップ25に
形成されたパッドとインナリード23の先端部23a間
でワイヤ28によりボンディングが行われる。そして、
樹脂モールドによりパッケージ29が形成され、パッケ
ージ29より延出するアウタリード24がガルウイング
形状に折曲加工されたものである。
は、図9(B)に示すヒートスプレッタ26上にインナ
リード23と対応して接続されるパターン26aがそれ
ぞれ形成され、搭載された半導体チップ25のパッドと
パターン間でワイヤ28aによりボンディングされたも
のである。これは、図9(B)に示すワイヤ28よりワ
イヤ長の短いワイヤ28aでよく、ワイヤコスト等を低
減させることができる。
示す半導体装置11は、インナリード13の薄い先端部
13aをフィルム15で補強がなされているが十分では
なく、搬送やパッケージングにおけるモールド樹脂の注
入圧力等でリード12に変形を生じ易く、歩留りが低下
するという問題がある。
は、インナリード23を薄くせずに多ピン化を図ること
ができるが、先端を半導体チップ25に近づけることが
できずワイヤ28が長くなる。そのため、ワイヤコスト
が高くなると共に、高速化の妨げになるという問題があ
る。
は、ワイヤ28aが短いが、ヒートスプレッタ26上に
パターン26aを形成することがコストの増大を招くと
いう問題がある。更に、図9(A)〜(C)に示された
各構成の半導体装置21は、リード12のインナリード
13,23が半導体チップ16,25の下側部に位置し
た構成であったため、ワイヤ18,28,28aを半導
体チップ16,25のコーナー部に接触しないよう(即
ち、エッジショートが生じないよう)に配設するには、
ワイヤーループを高くする必要がある。このため、図9
に示される各構成の半導体装置21では、ワイヤ18,
28,28aのループ高さが高くなり、これに起因して
半導体装置21の薄型化を図ることができないという問
題点があった。
多ピン化によるリードの強度を向上させると共にチップ
の小型化による放熱性の向上を図り、更にはワイヤルー
プを低くすることにより装置の薄型化を図る半導体装置
を提供することを目的とする。
る手段を講じることにより解決することができる。請求
項1記載の発明では、半導体チップと、前記半導体チッ
プとワイヤを介して電気的に接続されるインナリード
と、外部接続端子となるアウタリードとにより構成され
ると共に、前記インナリードのワイヤ接続位置に他の部
位よりも板厚が薄く形成された薄板部を設けてなるリー
ドと、前記半導体チップ及び前記リードの一部範囲を封
止する封止樹脂とを具備しており、かつ、前記リードの
インナリードが前記半導体チップの上部に位置するよう
構成され、前記ワイヤのワイヤループ高は、前記インナ
リードの薄板部以外のリードの上面より低く、前記封止
樹脂の前記半導体チップ上部における外面は、前記イン
ナリードの薄板部以外のリードの上面と同じ面とするこ
とを特徴とするものである。
板部を、前記リードに段差部或いはテーパ部を設けるこ
とにより形成したことを特徴とするものである。
求項1記載の発明によれば、リードのインナリードが半
導体チップの上部に位置するいわゆるリード・オン・チ
ップ(LOC)構造とすることにより、エッジショート
が発生することがなくなり、かつリードの構成をインナ
リードのワイヤ接続位置に他の部位よりも板厚が薄く形
成された薄板部を設けた構成とすることにより、ワイヤ
のインナリードへの接続位置を低く(半導体チップ表面
に近く)設定することが可能となる。このため、ワイヤ
のループ高さを低くすることが可能となり、よって半導
体装置の薄型化を図ることができる。
部の形成位置以外のリード高さよりも低くしたことによ
り、半導体装置の更なる薄型化を図ることができる。ま
た、リードの薄板部の形成位置以外の部位を封止樹脂か
ら外部に露出した構成としたことにより、半導体チップ
の放熱効率を向上することができる。即ち、LOC構造
の半導体装置は、リードが半導体チップに当接或いは近
接した構成となっており、従って半導体チップで発生し
た熱はリードに熱伝導する。よって、半導体チップで発
生した熱が熱伝導されるリードが封止樹脂から外部に露
出していることにより、リードの熱は外部に効率よく放
熱され、これにより半導体チップの放熱効率を向上する
ことができる。
板部をリードに段差部或いはテーパ部を設けることによ
り形成したことにより、薄板部の形成を容易に行うこと
ができる。
て図面と共に説明する。図1に、本発明の一実施例の構
成図を示す。図1(A)は縦側断面図、図1(B)は平
面図である。
Aは、QFP型のもので、リード32がインナリード3
3及びアウタリード34で構成されており、インナリー
ド33の先端部分に他の部分より厚さが薄い薄板部33
aが形成されている(図2において説明する)。
a部分を熱放散部材であるヒートスプレッタ35(図3
において説明する)上に接着材等で固着されている。ま
た、ヒートスプレッタ35上であって、インナリード3
3(薄板部33a)間の領域(略中央部分)に小型化が
図られた半導体チップ36が銀ペースト等の接着材37
により搭載される。この場合、半導体チップ36の周囲
にはインナリード33の薄板部33aが近接配置された
状態となる。
電極パッド(図に表われず)とインナリード33の薄板
部33aとの間で金等のワイヤ38によりボンディング
されて電気的接続が行われている。そして、ヒートスプ
レッタ35を含んで樹脂封止により封止部であるパッケ
ージ39が形成される。
アウタリード34が延出され、表面実装用にいわゆるガ
ルウイング形状に折曲加工されている。ここで、図2
に、図1のリードフレームの構成図を示す。図2(A)
は連設された半導体装置1個分のリード32を具備する
リードフレームの平面図、図2(B)はインナリード3
3の一部分の平面図、図2(C)はインナリード33の
断面図である。
ドール41間にリード端子42が形成され、各リード端
子42はタイバー43により連結されている。タイバー
43の中央側が略インナリード33となり、外側がアウ
タリード34となる。インナリード33の中央側先端は
各辺で連結部44により連結されている。この連結部4
4間に形成される中央部分の空間領域に半導体チップ3
6が位置される。
金等の金属板よりエッチングにより形成される。この場
合のリード端子42の部分拡大図が図2(B)に示され
る。このタイバー43及び連結部44は、所定工程中で
切断除去されるものである。
示すように、先端より所定長の薄板部33aが形成され
る。この薄板部33aは、例えばハーフエッチングによ
り厚さ約0.075mmで形成される。このようなリー
ドフレームは、インナリード33の先端部分に薄板部3
3aが形成されており、その先端を半導体チップ配置領
域まで前進させても微小ピッチでエッチングにより形成
可能となる。
チップ35との電気的接続を行うワイヤ38の長さを短
縮することができ、ワイヤコストの低減、インピーダン
ス低下による高速化及びワイヤフロー等の減少による歩
留りの向上を図ることができる。
載する半導体チップ36の大きさが大より小への何れに
も対応することが可能となり、歩留りの向上を図ること
ができる。さらに、インナリード33における薄板部3
3aの先端は、ヒートスプレッタ35に固着されるまで
は連結部44が一体的に形成されていることから、搬送
時等においてリード32の強度が向上されて変形を防止
することができ、歩留りを向上させることができる。
4の切断除去後は薄板部33aの殆どはヒートスプレッ
タ35上に固着されており、樹脂モールド時等において
変形することがなく、歩留り向上が図られるものであ
る。ヒートスプレッタ35は、その中央部分に半導体チ
ップ36が搭載されるもので、その周囲に後述するよう
にインナリード33の連結部44が位置される。このヒ
ートスプレッタ35は、例えば銅タングステン合金材
(W−Cu)が使用される。因みに、20%W−Cuに
おける熱膨張係数は400℃において5.1×10-6/
℃、800℃において7.3〜7.7×10-6/℃であ
り、熱伝導度は0.58cal/cm sec ℃であ
る。また、30%W−Cuにおける熱膨張係数は400
℃において10.6×10-6/℃、800℃において1
2.0×10-6/℃であり、熱伝導度は0.67cal
/cm sec ℃である。
グステン合金材を使用することで熱伝導度が銅合金
(0.25〜0.85cal/cm sec ℃)と比
して同等のもので、熱放散性に優れているものである。
そこで、図3にヒートスプレッタへのインナリードの載
置状態の部分平面図を示し、図4に本発明の半導体装置
の製造説明図を示す。
5上にリード32におけるインナリード33を接着材等
で固着する(ステップ(S)1)。このとき、図3に示
すように、薄板部33aの先端の連結部44がヒートス
プレッタ35の周辺にそれぞれ位置される。なお、イン
ナリード33とヒートスプレッタ35の接触面積を最大
限にすることで熱放散性が向上し、ひいては電気的特性
を向上させることができる。
ばレーザ光によりインナリード33の連結部44を切断
除去する(S2)。続いて、ヒートスプレッタ35の中
央部分に、半導体チップ36が接着材37により搭載さ
れる(S3)。そこで、半導体チップ36上の電極パッ
ド(図示せず)とインナリード32の薄板部33a(ヒ
ートスプレッタ35上の部分)との間でワイヤ38によ
りボンディングが行われる(S4)。
脂)によりパッケージ39が形成されるものである(S
5)。このように、ヒートスプレッタ35にインナリー
ド33を固着するまでは薄板部33aの先端が連結部4
4で一体となっており、強度が向上されて搬送時等での
リード変形を防止することができる。また、パッケージ
ング時には、薄板部33aはヒートスプレッタ35上に
固着されており、モールド時の圧力によるリード変形を
防止することができるものである。
面図を示す。図5(A)に示す半導体装置31Bは、図
1に示す半導体装置31Aのパッケージ39aの下方
に、ヒートスプレッタ35の半導体チップ搭載面の反対
面を表出させる開口部50を形成してパッケージングさ
れ、この開口部50に、少くとも一面を露出させて放熱
部材である放熱板51を、ヒートスプレッタ35に接触
させて埋設したものである。
ド金型に開口部50を形成するための突起部を形成させ
てヒートスプレッタ35に当接させてモールディングす
ることにより形成することができる。これによれば、ヒ
ートスプレッタ35の熱放散性と放熱板51の放熱性に
より、半導体チップ36の小型化に伴って増大する発熱
に対して、より放熱効果を向上させることができる。
は、パッケージ39bを形成するにあたり、下方でヒー
トスプレッタ35の半導体チップ搭載面の反対面を露出
させて形成したものである。これは、例えばモールド金
型における下金型のキャビティの底面にヒートスプレッ
タ35を当接させてモールディングすることにより形成
することができる。これによれば、ヒートスプレッタ3
5の裏面が露出さていることから、放熱性をより向上さ
せることができると共に、装置の薄型化を図ることがで
きる。
の薄板部形成の説明図を示す。図6(A)は、リード3
2が薄い金属板部材32a1 〜32a3 を貼り合わされ
て形成された場合のインナリード33の先端部分を示し
ている。例えば金属板部材33a1 ,33a3 を鉄系部
材とし、金属板部材33a2 を銅系部材とする。
リード33の先端部分の一方面を選択的にハーフエッチ
ングして薄板部33aを形成するものである。また、図
7は薄い金属板部材32a1 〜32a3 を貼り合わせて
リード32を形成した場合を示しており、そのインナリ
ード33の先端部分において、図7(A)に示す金属板
部材32a1 上に、図7(B)に示す金属板部材32a
2 が重ね合わされる。
(C)に示すように、予め薄板部33aとなる部分が切
断された金属板部材32a3 が重ね合わされたものであ
る。これによれば、図6に示すようにエッチングをする
ことなく薄板部33aを形成することができる。
は図6(A)で説明したように鉄系部材と銅系部材で形
成してもよく、また総て同一の銅系部材等で形成しても
よい。このように、リード32が薄い金属板部材32a
1 〜32a3 で形成される場合であっても容易に薄板部
33aを形成することができるものである。
図を示す。図8(A)は半導体装置31D の縦側断面
図、図8(B)はリードフレームにおけるリード32
(インナリード331 ,アウタリード34)の部分平面
図、図8(C)はインナリード331 の先端部分の断面
図である。
タ35上に半導体チップ36が接着材37により搭載さ
れており、その周囲にリード32のインナリード331
が位置されるように接着材等により固着される。リード
フレーム32A は、図8(B)に示すように、当所イン
ナリード331の先端が連結部44で連結状態であり、
ヒートスプレッタ35上に固着された後に、例えばレー
ザ光等により連結部44が切断されて、インナリード3
31 がそれぞれ分離される。
ピッチであれば第1実施例のように薄板部33aを従来
のリードフレームの厚さより薄くする必要があるが、薄
くする必要がなければ図8(C)に示すように薄板部3
3a1 の厚さD1 を従来の厚さ(0.125〜0.15
mm)とし、他の部分(インナリード331 の一部とア
ウタリード34)の厚さD2 をこれより厚く(例えば
0.2〜0.25mm)設定する。
2 を厚く設定することで熱抵抗が低減されて放熱性が向
上されると共に、アウタリード34の強度が増して変形
を防止することができ、実装性、搬送性を向上させるこ
とができるものである。図8(A)に戻って説明する
に、半導体チップ36(電極パッド)とインナリード3
31 の薄板部331aとの間でワイヤ38により電気的接
続が行われ、エポキシ樹脂等でパッケージ39が形成さ
れる。
タリード34がガルウィング形状に折曲加工されるもの
である。次に、本発明の第3実施例について図9乃至図
11を用いて説明する。尚、図9乃至図11において、
前記した各実施例で説明した半導体装置と同一構成につ
いては同一符号を附してその説明を省略する。
0A〜60Dは、半導体チップ36の上面にリード61
を延出させた、いわゆるリード・オン・チップ(LO
C)構造とされている。リード61はインナリード62
とアウタリード63とにより構成されており、インナリ
ード62はワイヤ64を介して半導体チップ36の電極
パッド65に接続される。また、インナリード62はガ
ルウイング状に成形されており外部接続端子として機能
する。
接続されるインナリード62を図10に拡大して示す。
インナリード62のワイヤ64が接続される部位は、他
の部位に比べてその肉厚が薄くされた薄板部62aが形
成されている。この薄板部62aは図示されるように段
差形状を有しており、周知のプレス加工法或いはエッチ
ング加工法,または先に図6及び図7を用いて説明した
各加工方法により形成される。従って、薄板部62aの
形成を容易に行うことができる。また、ワイヤ64は、
ワイヤボンディング装置を用い周知の方法で薄板部62
aと半導体チップ36の電極パッド65との間に配設さ
れる。
60A〜60Dは、リード61のインナリード62が半
導体チップ38の上部に位置するLOC構造とされてい
るため、ワイヤ64は半導体チップ38の上面内におい
て配設された構成となる。このため、ワイヤ64が半導
体チップ38のコーナー部に接触することにより発生す
るエッジショートを確実に防止することができる。
ンナリード62のワイヤ接続位置に他の部位よりも板厚
が薄く形成された薄板部62aを設け、この薄板部62
aにワイヤ64を接続した構成とすることにより、ワイ
ヤ64のインナリード62への接続位置を低く(半導体
チップ36の表面に近く)設定することが可能となる。
このため、ワイヤ64のループ高さを低くすることが可
能となり、よって半導体装置60A〜60Dの薄型化を
図ることができる。
4のワイヤループ高さ(図10に矢印hで示す)を薄板
部62aの形成位置以外のリード高さ(図10に矢印H
で示す)よりも低くしたことにより(h<H)、半導体
装置60A〜60Dの更なる薄型化を図ることができ
る。
ついて説明する。図9(A)に示される半導体装置60
A及び図9(B)に示される半導体装置60Bは、共に
半導体チップ36がステージ66に載置された構成とさ
れている。図9に示す半導体装置60A,60Bでは、
リード61を形成するためのリードフレーム(リード側
リードフレーム)と、ステージ66を形成するためのリ
ードフレーム(ステージ側リードフレーム)が別個の構
成とされている。即ち、半導体装置60A,60Bは、
2枚のリードフレームからリード61及びステージ66
を形成するマルチフレームLOC(MF−LOC)構造
とされている。
0Aは、封止樹脂により構成されるパッケージ39がイ
ンナリード62を完全に覆うように形成されているが、
図9(B)に示される半導体装置60Bは、インナリー
ド62にパッケージ39から露出する露出部62bが形
成されている。但し、薄板部62aの形成位置はパッケ
ージ39内に埋設された構成とされており、よってワイ
ヤ64はパッケージ39により保護される構成となって
いる。
の形成位置以外に形成された露出部62bをパッケージ
39から外部に露出した構成としたことにより、半導体
チップ36の放熱効率の向上、及び半導体装置60Bの
薄型化を図ることができる。即ち、LOC構造ではリー
ド61が半導体チップ36に当接或いは近接した構成と
なっており、従って半導体チップ36で発生した熱はリ
ード61(具体的には、インナリード62)に熱伝導す
る。よって、リード61にパッケージ39から外部に露
出した露出部62bを設けことにより、半導体チップ3
6で発生した熱はこの露出部62bにおいて効率よく放
熱され、これにより半導体チップ36の放熱効率を向上
させることができる。また、リード61の上部にパッケ
ージ39が配設されないことにより、図9(A)に示し
た半導体装置60Aに比べて薄型化を図ることができ
る。
Dは、図9に示した半導体装置60A,60BがMF−
LOC構造であったのに対し、1枚のリードフレームか
らリード61を形成した構成とされている。このため、
半導体チップ36はインナリード62に接着剤(図示せ
ず)等を用いて固定される。図示されるように、1枚の
リードフレームからリード61を形成する構成の半導体
装置60C,60Dに対してもワイヤ64のループ高さ
を低くすることは可能であり、半導体装置60C,60
Dの薄型化を図ることができる。
60Cは、前記した図9(A)に示される半導体装置6
0Aと同様に、パッケージ39がインナリード62を完
全に覆うよう構成したものである。また、図11(B)
に示される半導体装置60Dは、図9(B)に示される
半導体装置60Bと同様に、インナリード62にパッケ
ージ39から露出する露出部62bが形成されており、
従って上記したと同様の理由により半導体チップ36の
放熱効率の向上及び装置の更なる薄型化が図られてい
る。
した半導体装置60A〜60Dの変形例である半導体装
置60E,60Fを示している。尚、図12及び図13
において、図9乃至図11に示した半導体装置60A〜
60Dと同一構成については同一符号を附してその説明
を省略する。
ンナリード62を半導体チップ36の上部まで延出させ
たLOC構造とされていたが、本変形例に係る半導体装
置60E,60Fはインナリード62を半導体チップ3
6の上面近傍位置まで延出した構成とされている。この
際、図13に示されるように、インナリード62に形成
された薄板部62aの高さと半導体チップ36の上面の
高さは略等しくなるよう構成されている。
の半導体装置60A〜60Dにおいても、リード61の
配設位置を半導体チップ36の上面と略等しい高さ位置
に設定することにより、エッジショートの発生を防止し
つつワイヤ64のループ高さを低くすることができ、従
って半導体装置60E,60Fの薄型化を図ることがで
きる。尚、図12(A)に示される半導体装置60E
は、パッケージ39がインナリード62を完全に覆うよ
う構成したものである。また、図12(B)に示される
半導体装置60Fはインナリード62にパッケージ39
から露出する露出部62bを形成し、半導体チップ36
の放熱効率の向上及び装置の更なる薄型化を図ったもの
である。
乃至図18を用いて説明する。尚、図14乃至図18に
おいて、図9乃至図11を用いて説明した半導体装置と
同一構成については同一符号を附してその説明を省略す
る。図14乃至図18に示される本実施例に係る半導体
装置70A〜70Fは、リード71のインナリード72
に形成される薄板部72aの形状をテーパ形状としたこ
とを特徴とするものである。ワイヤ64はこのテーパ形
状を有した薄板部72aの所定高さ位置(リード上面よ
りも低い位置)に接続されている。尚、リード71のア
ウタリード73は、他の実施例と同様にガルウイング状
に成形されている。以下、具体的に各半導体装置70A
〜70Fについて説明する。
体装置70A〜70Dについて説明する。半導体装置7
0A〜70Dは、半導体チップ36の上面にリード71
を延出させたLOC構造とされている。インナリード7
2のワイヤ64が接続される薄板部72aは、図15に
拡大して示すようにテーパ形状を有しており、先端に向
かい徐々にその板厚が薄くなる構成とされている。この
テーパ形状を有した薄板部72aも、周知のプレス加工
法或いはエッチング加工法により形成することができ、
従って薄板部72aを容易に形成することができる。
Dは、LOC構造とされているためワイヤ64は半導体
チップ38の上面内において配設されており、従ってエ
ッジショートの発生を防止することができる。また、ワ
イヤ64を薄板部72aのリード上面よりも低い位置に
接続した構成とすることにより、ワイヤ64のインナリ
ード72への接続位置を低く設定している。このため、
ワイヤ64のループ高さを低くすることが可能となり、
よって半導体装置70A〜70Dの薄型化を図ることが
できる。
Bは、2枚のリードフレームからリード71及びステー
ジ66を形成するマルチフレームLOC(MF−LO
C)構造の半導体装置を示している。また、図14
(A)に示される半導体装置70Aは、封止樹脂により
構成されるパッケージ39がインナリード72を完全に
覆うよう構成されたものであり、図14(B)に示され
る半導体装置70Bはインナリード72の露出部72b
がパッケージ39から露出すよう構成することにより放
熱効率の向上及び半導体装置70Bの薄型化を図ったも
のである。
Dは、図14に示した半導体装置70A,70BがMF
−LOC構造であったのに対し、1枚のリードフレーム
からリード71を形成した構成とされている。図16
(A)に示される半導体装置70Cは、前記した図14
(A)に示される半導体装置70Aと同様に、パッケー
ジ39がインナリード72を完全に覆うよう構成したも
のである。また、図16(B)に示される半導体装置7
0Dは、図14(B)に示される半導体装置70Bと同
様に、インナリード72にパッケージ39から露出する
露出部72bが形成されており、半導体チップ36の放
熱効率の向上及び装置の更なる薄型化を図った構成とさ
れている。
示した半導体装置70A〜70Dの変形例である半導体
装置70E,70Fを示している。尚、図17及び図1
8において、図14乃至図16に示した半導体装置70
A〜70Dと同一構成については同一符号を附してその
説明を省略する。
ンナリード72を半導体チップ36の上部まで延出させ
たLOC構造とされていたが、本変形例に係る半導体装
置70E,70Fはインナリード72を半導体チップ3
6の上面近傍位置まで延出した構成とされている。この
際、図18に示されるように、インナリード72に形成
された薄板部72aの高さと半導体チップ36の上面の
高さは略等しくなるよう構成されている。
の半導体装置70A〜70Dにおいても、リード71の
配設位置を半導体チップ36の上面と略等しい高さ位置
に設定することにより、エッジショートの発生を防止し
つつワイヤ64のループ高さを低くすることができ、従
って半導体装置70E,70Fの薄型化を図ることがで
きる。
0Eは、パッケージ39がインナリード62を完全に覆
うよう構成したものである。また、図17(B)に示さ
れる半導体装置70Fはインナリード72にパッケージ
39から露出する露出部62bを形成し、半導体チップ
36の放熱効率の向上及び装置の更なる薄型化を図った
ものである。
種々の効果を実現することができる。請求項1記載の発
明によれば、リードのインナリードが半導体チップの上
部に位置するいわゆるリード・オン・チップ(LOC)
構造とすることにより、エッジショートが発生すること
がなくなる。また、リードの構成をインナリードのワイ
ヤ接続位置に他の部位よりも板厚が薄く形成された薄板
部を設けた構成とすることにより、ワイヤのインナリー
ドへの接続位置を低く(半導体チップ表面に近く)設定
することが可能となる。このため、ワイヤのループ高さ
を低くすることが可能となり、よって半導体装置の薄型
化を図ることができる。また、ワイヤのワイヤループ高
さを薄板部の形成位置以外のリード高さよりも低くした
ことにより、半導体装置の更なる薄型化を図ることがで
きる。
部位を封止樹脂から外部に露出した構成としたことによ
り、半導体チップの放熱効率を向上することができる。
また、請求項2記載の発明によれば、薄板部をリードに
段差部或いはテーパ部を設けることにより形成したこと
により、薄板部の形成を容易に行うことができる。
部分平面図である。
ある。
ある。
ある。
る。
である。
である。
る。
である。
る。
導体装置 32 リード 33,331 ,62,72 インナリード 33a,331a,62a,72a 薄板部 34,63,73 アウタリード 35 ヒートスプレッタ 36 半導体チップ 37 接着材 38,64 ワイヤ 39,39a,39b パッケージ 44 連結部 51 放熱板 62b,72b 露出部
Claims (2)
- 【請求項1】 半導体チップと、 前記半導体チップとワイヤを介して電気的に接続される
インナリードと、外部接続端子となるアウタリードとに
より構成されると共に、前記インナリードのワイヤ接続
位置に他の部位よりも板厚が薄く形成された薄板部を設
けてなるリードと、 前記半導体チップ及び前記リードの一部範囲を封止する
封止樹脂とを具備しており、 かつ、前記リードのインナリードが前記半導体チップの
上部に位置するよう構成され、 前記ワイヤのワイヤループ高は、前記インナリードの薄
板部以外のリードの上面より低く、 前記封止樹脂の前記半導体チップ上部における外面は、
前記インナリードの薄板部以外のリードの上面と同じ面
とする ことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、前記薄板部を、前記リードに段差部或いはテーパ部を設
けることにより形成したこと を特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20721895A JP3499655B2 (ja) | 1994-08-16 | 1995-08-14 | 半導体装置 |
US08/609,840 US5834831A (en) | 1994-08-16 | 1996-03-01 | Semiconductor device with improved heat dissipation efficiency |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-192538 | 1994-08-16 | ||
JP19253894 | 1994-08-16 | ||
JP20721895A JP3499655B2 (ja) | 1994-08-16 | 1995-08-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111490A JPH08111490A (ja) | 1996-04-30 |
JP3499655B2 true JP3499655B2 (ja) | 2004-02-23 |
Family
ID=26507380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20721895A Expired - Fee Related JP3499655B2 (ja) | 1994-08-16 | 1995-08-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3499655B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2891692B1 (ja) | 1997-08-25 | 1999-05-17 | 株式会社日立製作所 | 半導体装置 |
-
1995
- 1995-08-14 JP JP20721895A patent/JP3499655B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08111490A (ja) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
US7579674B2 (en) | Semiconductor package configuration with improved lead portion arrangement | |
US5834831A (en) | Semiconductor device with improved heat dissipation efficiency | |
US6627977B1 (en) | Semiconductor package including isolated ring structure | |
US8222720B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3521758B2 (ja) | 半導体装置の製造方法 | |
US7339259B2 (en) | Semiconductor device | |
US20060151858A1 (en) | Leadframe and semiconductor package made using the leadframe | |
JP2017028333A (ja) | 半導体装置の製造方法 | |
US6396130B1 (en) | Semiconductor package having multiple dies with independently biased back surfaces | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US20050110127A1 (en) | Semiconductor device | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
JPH11260990A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
JP3499655B2 (ja) | 半導体装置 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2002076234A (ja) | 樹脂封止型半導体装置 | |
JP2001135767A (ja) | 半導体装置およびその製造方法 | |
JP3419922B2 (ja) | 半導体装置 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |