JP3492853B2 - Circuit board with capacitive element - Google Patents
Circuit board with capacitive elementInfo
- Publication number
- JP3492853B2 JP3492853B2 JP14447396A JP14447396A JP3492853B2 JP 3492853 B2 JP3492853 B2 JP 3492853B2 JP 14447396 A JP14447396 A JP 14447396A JP 14447396 A JP14447396 A JP 14447396A JP 3492853 B2 JP3492853 B2 JP 3492853B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- thin film
- dielectric layer
- upper electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は携帯電話や衛星通信
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
【0002】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
【0003】かかる容量素子付き回路基板は一般に上面
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
【0004】 しかしながら、近時、携帯電話や衛星通
信等の通信機器は小型、軽量化が急激に進み、従来の容
量素子付き回路基板では回路配線がMo−Mn法等の厚
膜形成技術により形成されており、各回路配線の幅及び
隣接する回路配線間の間隙が広いこと、チップ容量素子
の形状が大きく全体が大型となっていること等から使用
することができず、小型で軽量な新規の容量素子付き回
路基板が要求されるようになってきた。
【0005】そこで新たに絶縁基板上に薄膜形成技術に
より回路配線と容量素子を被着し、該容量素子を回路配
線に電気的に接続することによって容量素子付き回路基
板を形成することが提案されている。
【0006】かかる容量素子付き回路基板は回路配線及
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くし、かつ容量素子の形状
を小さく、全体を小型として小型、軽量化が急激に進む
携帯電話や衛星通信等の通信機器に使用が可能となる。
【0007】 尚、前記容量素子付き回路基板は、その
回路配線が酸化アルミニウム質焼結体等の電気絶縁材料
から成る基板上にスパッタリング法や蒸着法等の薄膜形
成技術を採用することによってアルミニウム、タンタ
ル、タングステン、チタン、クロム等の金属材料を所定
厚みに被着し、次にこれをフォトリソグラフィー技術に
より所定パターンに加工することによって形成され、ま
た薄膜容量素子はまず電気絶縁材料から成る基板上にス
パッタリング法等の薄膜形成技術によりα−タンタル
(窒化タンタル)を所定厚みに被着させて下部電極層を
形成し、次に前記下部電極層の表面に酸窒化タンタル等
から成る誘電物と、チタン−金やニクロム−金等の金属
材料をスパッタリング法や蒸着法等の薄膜形成技術によ
り被着させ、最後にこれをエッチング法により所定パタ
ーンに加工し、誘電体層及び上部電極層とすることによ
って形成されている。
【0008】
【発明が解決しようとする課題】しかしながら、この従
来の容量素子付き回路基板においては、容量素子の下部
電極層の表面に誘電物をスパッタリング法等の薄膜形成
技術により被着させる際、下部電極層の上面と側面との
角部に誘電物を所定厚みに被着させることができず、そ
の結果、上部電極層と下部電極層とが電気的に短絡し、
容量素子としての機能の発揮させることができないとい
う欠点を誘発した。
【0009】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、その目的は所定の静電容量値の容量
素子が形成されて成る小型、軽量の容量素子付き回路基
板を提供することにある。
【0010】 本発明は、絶縁基板上に薄膜回路配線と
薄膜容量素子を形成して成る容量素子付き回路基板であ
って、前記薄膜容量素子は下部電極層と、該下部電極層
の表面に被着された第1誘電体層と、該第1誘電体層の
上面に被着された第1上部電極層と、前記第1誘電体層
の上面から側面にかけて被着された第2誘電体層と、該
第2誘電体層及び前記第1上部電極層表面に被着され、
一部が第1上部電極層に接続されている第2上部電極層
とで形成されており、前記第2誘電体層が第1上部電極
層の陽極酸化によって形成されていることを特徴とする
ものである。
【0011】
【0012】本発明の容量素子付き回路基板によれば、
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くし、かつ容量素子の形状を小さく、全
体を小型として小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
【0013】また本発明の容量素子付き回路基板によれ
ば、薄膜容量素子が下部電極層と、該下部電極層の表面
に被着された第1誘電体層と、該第1誘電体層の上面に
被着された第1上部電極層と、前記第1誘電体層の上面
から側面にかけて被着された第2誘電体層と、該第2誘
電体層及び前記第1上部電極層表面に被着され、一部が
第1上部電極層に接続されている第2上部電極層とで形
成されており、下部電極層の上面と側面との角部に被着
される第1誘電体層の厚みが薄く下部電極層と第2上部
電極層とが電気的に短絡しようとしてもその電気的短絡
は下部電極層と第2上部電極層との間に第2誘電体層が
介在していることから有効に阻止され、その結果、薄膜
容量素子としての機能を十分に発揮させることができ
る。
【0014】更に本発明の容量素子付き回路基板によれ
ば、薄膜容量素子の静電容量は第1誘電体層を間に挟ん
だ下部電極層と第2上部電極層が電気的に接続されてい
る第1上部電極層間に形成され、第2誘電体層の比誘電
率は容量素子の静電容量に大きな影響を与えないことか
ら薄膜容量素子の静電容量は第2誘電体層によって大き
くばらつくことはなく所定の値となすことができる。
【0015】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1及び図2は本発明の容量素子付き
回路基板の一実施例を示し、1は絶縁基板、2は薄膜回
路配線、3a、3bは薄膜容量素子である。
【0016】前記絶縁基板1は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
(セラミック生シート)を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
となすとともに約1600℃の温度で焼成することによ
って製作される。
【0017】前記絶縁基板1は薄膜回路配線2及び薄膜
容量素子3a、3b等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線2と所定静
電容量値の2つの薄膜容量素子3a、3bが被着形成さ
れている。
【0018】前記絶縁基板1の上面に被着形成されてい
る薄膜回路配線2は薄膜容量素子3a、3bを絶縁基板
1の上面に実装されている他の電子部品、例えば、半導
体素子4等に接続する、或いは薄膜容量素子3a、3b
や半導体素子4を外部の電気回路に電気的に接続する作
用を為す。
【0019】尚、前記薄膜回路配線2は、例えばチタ
ン、クロム、ニッケル・クロム合金等から成る密着層
と、ニッケル、パラジウム、白金等から成るバリア層
と、金、銅等から成る主導体層の3層構造を有してお
り、絶縁基体1の上面に上記各金属を順次、イオンプレ
ーティング法やスパッタリング法、メッキ法、蒸着法等
の薄膜形成技術により層着し、しかる後、これら層着し
た各層をフォトリソグラフィ技術により所定パターンに
加工することによって絶縁基板1上に所定パターンに被
着形成される。
【0020】また前記薄膜回路配線2は絶縁基板1上に
薄膜形成技術を採用することによって形成されることか
ら薄膜回路配線2の線幅及び隣接間隔を極めて狭いもの
として絶縁基板1に高密度に被着形成することが可能と
なり、その結果、薄膜回路配線2が被着形成される絶縁
基板1を小型化させることができる。
【0021】更に前記絶縁基板1の上面には2つの薄膜
容量素子3a、3bが被着形成されており、該2つの薄
膜容量素子3a、3bは図2に示すように、下部電極層
5と、該下部電極層5の表面に被着された第1誘電体層
6と、該第1誘電体層6の上面に被着された第1上部電
極層7と、前記第1誘電体層6の上面から側面にかけて
被着された第2誘電体層8と、該第2誘電体層8及び前
記第1上部電極層7の表面に被着され、一部が第1上部
電極層7に接続されている第2上部電極層9とで形成さ
れており、下部電極層5と第2上部電極層8が電気的に
接続されている第1上部電極層7との間に第1誘電体層
6の比誘電率によって決定される一定の静電容量が形成
されるようになっている。
【0022】前記2つの薄膜容量素子3a、3bはその
下部電極層5が例えば、薄膜回路配線2に接続され、上
部電極層7が半導体素子4の電極や他の薄膜回路配線2
に、直接、或いはボンディングワイヤを介して接続さ
れ、これによって所定の電気回路に接続されるようにな
っている。
【0023】 前記2つの薄膜容量素子3a、3bの絶
縁基板1上面への被着形成は、まず絶縁基板1上に下部
電極層5を被着形成する。この下部電極層5は例えば、
α−タンタル(窒化タンタル)から成り、該α−タンタ
ルを絶縁基板1上にスパッタリング法やイオンプレーテ
ィング法等の薄膜形成技術を採用することによって所定
厚み(250オングストローム〜10000オングスト
ローム)に被着させ、しかる後、これをフォトリソグラ
フィ技術により所定パターンに加工することによって絶
縁基板1上に形成される。
【0024】 尚、前記α−タンタルから成る下部電極
層5はその厚みが250オングストローム未満であると
下部電極層5を絶縁基板1に強固に接合させることが困
難となり、また10000オングストロームを超えると
下部電極層5を絶縁基板1上に被着させる際に下部電極
層5内部に大きな応力が内在し、該内在応力によって下
部電極層5が絶縁基板1より剥離し易くなる傾向にあ
る。従って、前記α−タンタルから成る下部電極層5は
その厚みを250オングストローム〜10000オング
ストロームの範囲としておくことが好ましい。
【0025】 次に、前記下部電極層5の表面の一部を
陽極酸化処理し、一部を酸窒化タンタルに変換させるこ
とによって第1誘電体層6を形成する。この第1誘電体
層6は下部電極層5と後述する第2上部電極層8が電気
的に接続されている第1上部電極層7との間に所定の静
電容量を形成する作用をなし、α−タンタル(窒化タン
タル)から成る下部電極層5をクエン酸等の電解液中に
プラチナ板とともに浸漬させ、次に前記下部電極層5を
陽極に、プラチナ板を陰極に接続するとともに両者間に
290V〜500Vの電圧を印加することによって形成
される。
【0026】前記第1誘電体層6はその厚みを2000
オングストローム〜10000オングストローム程度の
薄いものとなすことができ、これによって容量素子を小
型にして、且つ静電容量が400pF/mm2 程度の大
きなものとなすことができる。
【0027】そして次に前記第1誘電体6の上面に第1
上部電極層7を、第1誘電体層6の上面から側面にかけ
て第2誘電体層8を各々被着させる。
【0028】前記第1上部電極層7は下部電極層5とで
間に配された第1誘電体層6の比誘電率によって決定さ
れる所定の静電容量を形成する作用をなし、例えば、ア
ルミニウム等からなり、第1誘電体層6の表面にイオン
プレーティング法やスパッタリング法、蒸着法等の薄膜
形成技術により被着させ、しかる後、これをフォトリソ
グラフィ技術により所定パターンに加工することによっ
て第1誘電体層6の上面に厚さ1000オングストロー
ム乃至5000オングストロームに被着形成される。
【0029】また前記第2誘電体層8は第1誘電体層6
の厚みが薄いことによって下部電極層5の上面と側面の
角部において下部電極層5と後述する第2上部電極層9
との間に電気的短絡を発生し、薄膜容量素子としての機
能を喪失するのを有効に防止する作用をなし、例えば、
酸化アルミニウム等から成り、第1誘電体層6の上面に
アルミニウムから成る第1上部電極層7を被着形成する
際、同時にアルミニウムを第1誘電体層6の上面から側
面にかけて被着形成させておき、しかる後、これを陽極
酸化処理し、酸化アルミニウムに変換させることによっ
て第1誘電体層6の上面から側面にかけて被着形成され
る。
【0030】前記第2誘電体層8はその厚みが1000
オングストローム未満であると第2誘電体層8の電気絶
縁性が劣化する傾向にある。そのため前記第2誘電体層
8はその厚みを1000オングストローム以上としてお
くことが好ましい。
【0031】そして最後に前記第2誘電体層8及び前記
第1上部電極層7の表面に、一部が第1上部電極層7と
電気的に接続されるようにして第2上部電極層9を被着
させる。
【0032】前記第2上部電極層9は第1上部電極層7
を外部電気回路に接続する作用をなし、例えばアルミニ
ウム、銅、金等の低抵抗の金属材料で形成されている。
【0033】前記第2上部電極層9はアルミニウムや
銅、金等をイオンプレーティング法やスパッタリング
法、蒸着法等の薄膜形成技術を採用することによって第
2誘電体層8、第1上部電極層7及び絶縁基板1の表面
に被着させ、しかる後、これをフォトリソグラフィ技術
により所定パターンに加工することによって第2誘電体
層8、第1上部電極層7及び絶縁基板1の表面に250
オングストローム乃至5000オングストロームの所定
厚みに被着形成される。
【0034】前記第2上部電極層9はまたその厚みが2
50オングストローム未満であると第2上部電極層9を
第2誘電体層8及び第1上部電極層7に強固に接合させ
るのが困難となる傾向にあり、また5000オングスト
ロームを越えると第2上部電極層9を形成する際に発生
する内部応力によって第2上部電極層9が第2誘電体層
8及び第1上部電極層7より剥離し易くなる傾向にあ
る。従って、前記第2上部電極層9はその厚みを250
オングストローム乃至5000オングストロームの範囲
としておくことが好ましい。
【0035】前記第2上部電極層9はその下部に第2誘
電体層8が配されていることから下部電極層5の上面と
側面の角部において第1誘電体層6の厚みが薄いことに
起因して下部電極層5と電気的短絡を発生しよとしても
その電気的短絡は第2誘電体層8によって有効に阻止さ
れ、その結果、薄膜容量素子3a、3bの各々に容量素
子としての所定の機能を発揮させることが可能となる。
【0036】また前記第2誘電体層8はその比誘電率が
薄膜容量素子3a、3bの静電容量に殆ど影響を与えな
いことから薄膜容量素子3a、3bの静電容量が前記第
2誘電体層8によって大きくばらつくことはなく、薄膜
容量素子3a、3bの静電容量を所定の値となすことが
可能となる。
【0037】かくして本発明の容量素子付き回路基板に
よれば、絶縁基板1上に設けた薄膜回路配線2に半導体
素子4やその他の抵抗器を搭載接続するとともに薄膜容
量素子3a、3bの下部電極層5及び上部電極層7を所
定の薄膜回路配線2や半導体素子5の電極に、直接、或
いはボンディングワイヤを介して接続すれば、携帯電話
や衛星通信等の通信機器に実装される電気回路基板とな
る。
【0038】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
板1の上面に2つの薄膜容量素子3a、3bを形成した
がこれを3個以上設けてもよく、また各薄膜容量素子3
a、3bの下部電極層5、誘電体層6及び上部電極層7
を他の材料で形成してもよく、更に各薄膜容量素子3
a、3bの下部電極層5を薄膜回路配線2と同じ材料で
形成してもよい。
【0039】
【発明の効果】本発明の容量素子付き回路基板によれ
ば、絶縁基板上に薄膜形成技術を採用することによって
回路配線及び容量素子を形成したことから回路配線の線
幅及び隣接間隔を狭くし、かつ容量素子の形状を小さ
く、全体を小型として小型、軽量化が急激に進む携帯電
話等の通信機器に搭載が可能となる。
【0040】 また本発明の容量素子付き回路基板によ
れば、薄膜容量素子が下部電極層と、該下部電極層の表
面に被着された第1誘電体層と、該第1誘電体層の上面
に被着された第1上部電極層と、前記第1誘電体層の上
面から側面にかけて被着された第2誘電体層と、該第2
誘電体層及び前記第1上部電極層表面に被着され、一部
が第1上部電極層に接続されている第2上部電極層とで
形成されており、第2誘電体層が第1上部電極層の陽極
酸化によって形成されているため、下部電極層の上面と
側面との角部に被着される第1誘電体層の厚みが薄く下
部電極層と第2上部電極層とが電気的に短絡しようとし
てもその電気的短絡は下部電極層と第2上部電極層との
間に第2誘電体層が介在していることから有効に阻止さ
れ、その結果、薄膜容量素子としての機能を十分に発揮
させることができる。
【0041】更に本発明の容量素子付き回路基板によれ
ば、薄膜容量素子の静電容量は第1誘電体層を間に挟ん
だ下部電極層と第2上部電極層が電気的に接続されてい
る第1上部電極層間に形成され、第2誘電体層の比誘電
率は容量素子の静電容量に大きな影響を与えないことか
ら薄膜容量素子の静電容量は第2誘電体層によって大き
くばらつくことはなく所定の値となすことができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board with a capacitive element mounted on a communication device such as a cellular phone or a satellite communication. 2. Description of the Related Art Hitherto, a circuit board with a capacitance element has been used as a part of a component constituting a transmission / reception circuit of an electric signal in communication equipment such as a cellular phone and satellite communication. In general, such a circuit board with a capacitor is prepared by preparing an insulating substrate having a predetermined pattern of circuit wiring on the upper surface thereof.
It is formed by mounting a chip capacitor on the insulating substrate and electrically connecting its terminals to circuit wiring via solder or the like. However, recently, communication devices such as cellular phones and satellite communications have rapidly become smaller and lighter, and circuit wiring is formed by a thick film forming technique such as the Mo-Mn method in a conventional circuit board with a capacitor. Since the width of each circuit wiring and the gap between adjacent circuit wirings are wide, the shape of the chip capacitor is large and the whole is large, There has been a demand for a circuit board with a capacitive element. Therefore, it has been proposed to newly form a circuit board with a capacitor by attaching a circuit wiring and a capacitor to the insulating substrate by a thin film forming technique and electrically connecting the capacitor to the circuit wiring. ing. In such a circuit board with a capacitance element, the circuit wiring and the capacitance element are formed by a thin film forming technique, so that the line width of the circuit wiring and the space between adjacent lines are narrowed, and the shape of the capacitance element is small. It can be used for communication devices such as mobile phones and satellite communications whose weights are rapidly decreasing. [0007] The circuit board with a capacitor is formed by adopting a thin film forming technique such as a sputtering method or a vapor deposition method on a substrate whose circuit wiring is made of an electrically insulating material such as an aluminum oxide sintered body. A metal material such as tantalum, tungsten, titanium, chromium, etc. is applied to a predetermined thickness and then processed into a predetermined pattern by a photolithography technique. The thin film capacitor is first formed on a substrate made of an electrically insulating material. A lower electrode layer is formed by applying α-tantalum (tantalum nitride) to a predetermined thickness by a thin film forming technique such as a sputtering method, and then a dielectric made of tantalum oxynitride or the like is formed on the surface of the lower electrode layer; A metal material such as titanium-gold or nichrome-gold is deposited by a thin film forming technique such as a sputtering method or a vapor deposition method. Processed into a predetermined pattern by etching, it is formed by a dielectric layer and an upper electrode layer. [0008] However, in this conventional circuit board with a capacitor, when a dielectric material is deposited on the surface of the lower electrode layer of the capacitor by a thin film forming technique such as a sputtering method, Dielectric material cannot be deposited to a predetermined thickness on the corners between the upper surface and the side surfaces of the lower electrode layer, and as a result, the upper electrode layer and the lower electrode layer are electrically short-circuited,
The drawback was that the function as a capacitive element could not be exhibited. SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and has as its object to provide a small-sized and light-weight capacitance element having a capacitance element having a predetermined capacitance value. It is to provide a circuit board. The present invention is a circuit board with a capacitance element formed by forming a thin film circuit wiring and a thin film capacitance element on an insulating substrate, wherein the thin film capacitance element is provided on a lower electrode layer and a surface of the lower electrode layer. A first dielectric layer applied, a first upper electrode layer applied on an upper surface of the first dielectric layer, and a second dielectric layer applied from the upper surface to the side surface of the first dielectric layer And being applied to the surface of the second dielectric layer and the first upper electrode layer,
A part is formed by a second upper electrode layer connected to the first upper electrode layer, and the second dielectric layer is formed by anodic oxidation of the first upper electrode layer. Things. According to the circuit board with the capacitance element of the present invention,
Since the circuit wiring and the capacitor are formed by adopting the thin film forming technology on the insulating substrate, the line width and the adjacent distance of the circuit wiring are reduced, and the shape of the capacitor is reduced. Can be mounted on communication devices such as mobile phones, which are rapidly progressing. Further, according to the circuit board with a capacitor of the present invention, the thin film capacitor includes a lower electrode layer, a first dielectric layer attached to a surface of the lower electrode layer, and a first dielectric layer. A first upper electrode layer applied on the upper surface, a second dielectric layer applied from the upper surface to the side surface of the first dielectric layer, and a surface of the second dielectric layer and the first upper electrode layer. A first dielectric layer formed of a second upper electrode layer that is applied and partially connected to the first upper electrode layer, and that is applied to a corner between an upper surface and a side surface of the lower electrode layer; Is thin and the second electrode layer is interposed between the lower electrode layer and the second upper electrode layer even if the lower electrode layer and the second upper electrode layer are electrically short-circuited. Therefore, the function as a thin-film capacitive element can be sufficiently exhibited. Further, according to the circuit board with the capacitance element of the present invention, the capacitance of the thin film capacitance element is obtained by electrically connecting the lower electrode layer and the second upper electrode layer with the first dielectric layer interposed therebetween. Since the relative dielectric constant of the second dielectric layer does not greatly affect the capacitance of the capacitor, the capacitance of the thin film capacitor greatly varies depending on the second dielectric layer. It can be set to a predetermined value without any problem. Next, the present invention will be described in detail with reference to the accompanying drawings. 1 and 2 show an embodiment of a circuit board with a capacitance element according to the present invention, wherein 1 is an insulating substrate, 2 is a thin film circuit wiring, and 3a and 3b are thin film capacitance elements. The insulating substrate 1 is made of an electrically insulating material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a glass ceramic sintered body, etc. In the case of a sintered body made of aluminum oxide, a suitable organic solvent and a solvent are added to raw material powders such as aluminum oxide, silicon oxide, magnesium oxide and calcium oxide to form a slurry, which is then mixed with a conventionally known doctor. A ceramic green sheet (ceramic green sheet) is obtained by forming into a sheet shape by a blade method, a calendar roll method, or the like. Thereafter, the ceramic green sheet is subjected to an appropriate punching process to form a predetermined shape, and at a temperature of about 1600 ° C. It is manufactured by firing. The insulating substrate 1 functions as a support member for supporting the thin film circuit wiring 2 and the thin film capacitance elements 3a, 3b, etc., and has on its upper surface a thin film circuit wiring 2 of a predetermined pattern and two thin film capacitors of a predetermined capacitance value. The elements 3a and 3b are formed by attachment. The thin film circuit wiring 2 formed on the upper surface of the insulating substrate 1 is used to connect the thin film capacitive elements 3a and 3b to other electronic components mounted on the upper surface of the insulating substrate 1, for example, the semiconductor element 4 or the like. Connected or thin film capacitive elements 3a, 3b
And the function of electrically connecting the semiconductor element 4 to an external electric circuit. The thin-film circuit wiring 2 includes an adhesion layer made of, for example, titanium, chromium, nickel-chromium alloy, a barrier layer made of nickel, palladium, platinum, etc., and a main conductor layer made of gold, copper, etc. It has a three-layer structure, and the above metals are sequentially deposited on the upper surface of the insulating substrate 1 by a thin film forming technique such as an ion plating method, a sputtering method, a plating method, and a vapor deposition method. Each layer thus formed is processed into a predetermined pattern by a photolithography technique so as to be formed on the insulating substrate 1 in a predetermined pattern. Further, since the thin film circuit wiring 2 is formed on the insulating substrate 1 by employing a thin film forming technique, the line width and the adjacent distance of the thin film circuit wiring 2 are extremely narrow, and the thin film circuit wiring 2 is formed on the insulating substrate 1 with high density. As a result, the insulating substrate 1 on which the thin film circuit wiring 2 is formed can be reduced in size. Further, two thin film capacitors 3a and 3b are formed on the upper surface of the insulating substrate 1, and the two thin film capacitors 3a and 3b are, as shown in FIG. A first dielectric layer 6 deposited on a surface of the lower electrode layer 5, a first upper electrode layer 7 deposited on an upper surface of the first dielectric layer 6, and a first dielectric layer 6; A second dielectric layer 8 applied from the upper surface to the side surface of the first and second dielectric layers 8 and the surface of the first upper electrode layer 7, and a part of the second dielectric layer 8 is connected to the first upper electrode layer 7. The first dielectric layer is formed between the lower electrode layer 5 and the first upper electrode layer 7 to which the second upper electrode layer 8 is electrically connected. A constant capacitance determined by the relative dielectric constant of No. 6 is formed. The lower electrode layer 5 of the two thin film capacitors 3a and 3b is connected to, for example, the thin film circuit wiring 2, and the upper electrode layer 7 is formed of an electrode of the semiconductor element 4 or another thin film circuit wiring 2
Connected directly or via a bonding wire, thereby connecting to a predetermined electric circuit. To form the two thin film capacitors 3 a and 3 b on the upper surface of the insulating substrate 1, first, the lower electrode layer 5 is formed on the insulating substrate 1. This lower electrode layer 5 is, for example,
It is made of α-tantalum (tantalum nitride), and the α-tantalum is deposited on the insulating substrate 1 to a predetermined thickness (250 Å to 10000 Å) by employing a thin film forming technique such as a sputtering method or an ion plating method. Thereafter, this is formed on the insulating substrate 1 by processing it into a predetermined pattern by photolithography. If the thickness of the lower electrode layer 5 made of α-tantalum is less than 250 angstroms, it becomes difficult to firmly join the lower electrode layer 5 to the insulating substrate 1, and if the thickness exceeds 10,000 angstroms, When the electrode layer 5 is applied on the insulating substrate 1, a large stress is present inside the lower electrode layer 5, and the intrinsic stress tends to cause the lower electrode layer 5 to be easily separated from the insulating substrate 1. Therefore, it is preferable that the lower electrode layer 5 made of α-tantalum has a thickness in the range of 250 Å to 10000 Å. Next, the first dielectric layer 6 is formed by subjecting a part of the surface of the lower electrode layer 5 to anodizing treatment and converting a part to tantalum oxynitride. The first dielectric layer 6 functions to form a predetermined capacitance between the lower electrode layer 5 and a first upper electrode layer 7 to which a second upper electrode layer 8 described later is electrically connected. , A lower electrode layer 5 made of α-tantalum (tantalum nitride) is immersed together with a platinum plate in an electrolytic solution such as citric acid, and then the lower electrode layer 5 is connected to an anode, and the platinum plate is connected to a cathode. Is formed by applying a voltage of 290 V to 500 V to the substrate. The first dielectric layer 6 has a thickness of 2000
The thickness can be made as thin as about Angstroms to about 10000 Angstroms, whereby the capacitance element can be made small and the capacitance can be made as large as about 400 pF / mm 2 . Next, the first dielectric 6 is placed on the upper surface of the first dielectric 6.
A second dielectric layer 8 is applied to the upper electrode layer 7 from the upper surface to the side surface of the first dielectric layer 6. The first upper electrode layer 7 has a function of forming a predetermined capacitance determined by the relative dielectric constant of the first dielectric layer 6 disposed between the first upper electrode layer 7 and the lower electrode layer 5. It is made of aluminum or the like, and is deposited on the surface of the first dielectric layer 6 by a thin film forming technique such as an ion plating method, a sputtering method, or a vapor deposition method, and then is processed into a predetermined pattern by a photolithography technique. The first dielectric layer 6 is formed on the upper surface of the first dielectric layer 6 to a thickness of 1000 Å to 5000 Å. Further, the second dielectric layer 8 comprises a first dielectric layer 6
Is thin, the lower electrode layer 5 and a second upper electrode layer 9 to be described later are formed at the corners of the upper surface and side surfaces of the lower electrode layer 5.
An electric short circuit occurs between them, and effectively prevents loss of the function as a thin film capacitor, for example,
When the first upper electrode layer 7 made of aluminum or the like and made of aluminum is formed on the upper surface of the first dielectric layer 6, aluminum is simultaneously formed on the upper surface of the first dielectric layer 6 from the side surface. After that, this is anodically oxidized and converted to aluminum oxide, whereby the first dielectric layer 6 is deposited from the upper surface to the side surface. The second dielectric layer 8 has a thickness of 1000
If the thickness is less than Å, the electrical insulation of the second dielectric layer 8 tends to deteriorate. Therefore, it is preferable that the thickness of the second dielectric layer 8 be 1000 Å or more. Finally, the second upper electrode layer 9 is partially formed on the surfaces of the second dielectric layer 8 and the first upper electrode layer 7 so as to be electrically connected to the first upper electrode layer 7. Is adhered. The second upper electrode layer 9 comprises a first upper electrode layer 7
Is connected to an external electric circuit, and is made of a low-resistance metal material such as aluminum, copper, or gold. The second upper electrode layer 9 is made of aluminum, copper, gold, or the like by employing a thin film forming technique such as an ion plating method, a sputtering method, or a vapor deposition method. 7 and the surface of the insulating substrate 1, and thereafter, this is processed into a predetermined pattern by a photolithography technique, so that the surface of the second dielectric layer 8, the first upper electrode layer 7 and the surface of the insulating substrate 1
It is deposited to a predetermined thickness of Angstroms to 5000 Angstroms. The second upper electrode layer 9 has a thickness of 2
If the thickness is less than 50 angstroms, it tends to be difficult to firmly join the second upper electrode layer 9 to the second dielectric layer 8 and the first upper electrode layer 7. The second upper electrode layer 9 tends to be easily separated from the second dielectric layer 8 and the first upper electrode layer 7 due to the internal stress generated when the layer 9 is formed. Therefore, the second upper electrode layer 9 has a thickness of 250
It is preferable that the thickness be in the range of Angstroms to 5000 Angstroms. Since the second upper electrode layer 9 has the second dielectric layer 8 disposed under the second upper electrode layer 9, the thickness of the first dielectric layer 6 is small at the corners of the upper surface and side surfaces of the lower electrode layer 5. , The electrical short circuit is effectively prevented by the second dielectric layer 8, and as a result, each of the thin film capacitive elements 3a and 3b serves as a capacitive element. Can exhibit a predetermined function. Since the relative permittivity of the second dielectric layer 8 has little effect on the capacitance of the thin film capacitors 3a and 3b, the capacitance of the thin film capacitors 3a and 3b is reduced by the second dielectric layer. There is no large variation due to the body layer 8, and the capacitance of the thin film capacitive elements 3a and 3b can be set to a predetermined value. Thus, according to the circuit board with the capacitance element of the present invention, the semiconductor element 4 and other resistors are mounted and connected to the thin film circuit wiring 2 provided on the insulating substrate 1, and the lower electrodes of the thin film capacitance elements 3a and 3b are connected. If the layer 5 and the upper electrode layer 7 are connected to predetermined thin film circuit wirings 2 and electrodes of the semiconductor element 5 directly or via bonding wires, an electric circuit board mounted on a communication device such as a mobile phone or satellite communication It becomes. It should be noted that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. Although two thin film capacitors 3a and 3b are formed in the first embodiment, three or more thin film capacitors may be provided.
a, 3b lower electrode layer 5, dielectric layer 6, and upper electrode layer 7
May be formed of another material.
The lower electrode layers 5a and 3b may be formed of the same material as the thin film circuit wiring 2. According to the circuit board with the capacitive element of the present invention, since the circuit wiring and the capacitive element are formed by adopting the thin film forming technique on the insulating substrate, the line width and the adjacent distance of the circuit wiring are obtained. In addition, the size of the capacitor can be reduced, and the shape of the capacitor element can be reduced. Further, according to the circuit board with the capacitor element of the present invention, the thin film capacitor element has the lower electrode layer, the first dielectric layer adhered on the surface of the lower electrode layer, and the first dielectric layer. A first upper electrode layer applied to the upper surface, a second dielectric layer applied from the upper surface to the side surface of the first dielectric layer,
A second upper electrode layer formed on the dielectric layer and a surface of the first upper electrode layer, the second upper electrode layer being partially connected to the first upper electrode layer; Since the electrode layer is formed by anodic oxidation, the thickness of the first dielectric layer applied to the corner between the upper surface and the side surface of the lower electrode layer is small, and the lower electrode layer and the second upper electrode layer are electrically connected. The electrical short circuit is effectively prevented because the second dielectric layer is interposed between the lower electrode layer and the second upper electrode layer, and as a result, the function as a thin film capacitor is prevented. It can be fully demonstrated. Further, according to the circuit board with the capacitance element of the present invention, the capacitance of the thin film capacitance element is obtained by electrically connecting the lower electrode layer and the second upper electrode layer sandwiching the first dielectric layer. Since the relative permittivity of the second dielectric layer does not significantly affect the capacitance of the capacitor, the capacitance of the thin film capacitor greatly varies depending on the second dielectric layer. It can be set to a predetermined value without any problem.
【図面の簡単な説明】
【図1】本発明の容量素子付き回路基板の一実施例を示
す断面図である。
【図2】図1に示す薄膜容量素子を説明するための拡大
断面図である。
【符号の説明】
1・・・・・・絶縁基板
2・・・・・・薄膜回路配線
3a、3b・・薄膜容量素子
5・・・・・・下部電極層
6・・・・・・第1誘電体層
7・・・・・・第1上部電極層
8・・・・・・第2誘電体層
9・・・・・・第2上部電極層BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing one embodiment of a circuit board with a capacitance element of the present invention. FIG. 2 is an enlarged cross-sectional view for explaining the thin film capacitor shown in FIG. [Description of Signs] 1 ... Insulating substrate 2 ... Thin film circuit wiring 3a, 3b ... Thin film capacitive element 5 ... Lower electrode layer 6 ... 1 dielectric layer 7 first upper electrode layer 8 second dielectric layer 9 second upper electrode layer
Claims (1)
子を形成して成る容量素子付き回路基板であって、前記
薄膜容量素子は下部電極層と、該下部電極層の表面に被
着された第1誘電体層と、該第1誘電体層の上面に被着
された第1上部電極層と、前記第1誘電体層の上面から
側面にかけて被着された第2誘電体層と、該第2誘電体
層及び前記第1上部電極層表面に被着され、一部が第1
上部電極層に接続されている第2上部電極層とで形成さ
れており、前記第2誘電体層が第1上部電極層の陽極酸
化によって形成されていることを特徴とする容量素子付
き回路基板。(57) Claims 1. A circuit board with a capacitance element formed by forming a thin film circuit wiring and a thin film capacitance element on an insulating substrate, wherein the thin film capacitance element has a lower electrode layer, A first dielectric layer deposited on the surface of the lower electrode layer, a first upper electrode layer deposited on the upper surface of the first dielectric layer, and a first dielectric layer deposited on the upper surface of the first dielectric layer from the side surface; The second dielectric layer, and the second dielectric layer and the surface of the first upper electrode layer.
A second upper electrode layer connected to the upper electrode layer , wherein the second dielectric layer is formed of anodic acid of the first upper electrode layer.
A circuit board with a capacitive element, characterized by being formed by lithography.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14447396A JP3492853B2 (en) | 1996-06-06 | 1996-06-06 | Circuit board with capacitive element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14447396A JP3492853B2 (en) | 1996-06-06 | 1996-06-06 | Circuit board with capacitive element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09326541A JPH09326541A (en) | 1997-12-16 |
JP3492853B2 true JP3492853B2 (en) | 2004-02-03 |
Family
ID=15363120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14447396A Expired - Fee Related JP3492853B2 (en) | 1996-06-06 | 1996-06-06 | Circuit board with capacitive element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3492853B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1201347C (en) * | 2000-08-30 | 2005-05-11 | 阿尔卑斯电气株式会社 | Film capacitor for temperature compensation |
-
1996
- 1996-06-06 JP JP14447396A patent/JP3492853B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09326541A (en) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432207B2 (en) | Capacitor | |
KR20150018650A (en) | Multi-layered ceramic electronic part, board for mounting the same and manufacturing method thereof | |
US20090290284A1 (en) | Electrical Component and External Contact of an Electrical Component | |
US11264166B2 (en) | Interposer and electronic component including the same | |
JPH0547586A (en) | Capacitor | |
JP3492853B2 (en) | Circuit board with capacitive element | |
US6674632B2 (en) | Mobile telephone device with passive integrated module | |
JPH114058A (en) | Circuit board with capacitive element | |
JPH1131869A (en) | Circuit board with capacitive device | |
JP2000133907A (en) | Circuit board with capacitor element | |
JP3246166B2 (en) | Thin film capacitors | |
JPH09283884A (en) | Circuit substrate with capacitance element | |
JP4741624B2 (en) | Wiring board | |
JPH09312457A (en) | Circuit board with capacitor element | |
JP2000133906A (en) | Circuit board with capacitor element | |
JP2006005309A (en) | Capacitor device | |
US20240355549A1 (en) | Multilayer electronic component | |
JPH08148374A (en) | Capacitor | |
JP2000133905A (en) | Circuit board with capacitor element | |
JPH11150349A (en) | Circuit board with capacitive element | |
JPH08250659A (en) | Thin film capacitor | |
JPH11195554A (en) | Multilayered ceramic electronic device and production of the same | |
JPH08148380A (en) | Cr composite component | |
JPH10135077A (en) | Thin film capacitor | |
JP2000183538A (en) | Ceramic multilayer substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |