JP3484324B2 - 半導体メモリ素子 - Google Patents
半導体メモリ素子Info
- Publication number
- JP3484324B2 JP3484324B2 JP20278997A JP20278997A JP3484324B2 JP 3484324 B2 JP3484324 B2 JP 3484324B2 JP 20278997 A JP20278997 A JP 20278997A JP 20278997 A JP20278997 A JP 20278997A JP 3484324 B2 JP3484324 B2 JP 3484324B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- platinum
- rhodium
- ferroelectric
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 161
- 229910052697 platinum Inorganic materials 0.000 claims description 77
- 239000010948 rhodium Substances 0.000 claims description 62
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 61
- 229910052703 rhodium Inorganic materials 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 51
- 229910002064 alloy oxide Inorganic materials 0.000 claims description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 11
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 3
- 239000010408 film Substances 0.000 description 253
- 238000000034 method Methods 0.000 description 69
- 239000011229 interlayer Substances 0.000 description 26
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 22
- 239000010936 titanium Substances 0.000 description 22
- 239000001257 hydrogen Substances 0.000 description 21
- 229910052739 hydrogen Inorganic materials 0.000 description 21
- 230000010287 polarization Effects 0.000 description 20
- 229910045601 alloy Inorganic materials 0.000 description 18
- 239000000956 alloy Substances 0.000 description 18
- 238000005546 reactive sputtering Methods 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910000629 Rh alloy Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910001260 Pt alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000003980 solgel method Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910009580 YMnO Inorganic materials 0.000 description 2
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 101150097381 Mtor gene Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910019017 PtRh Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229940046892 lead acetate Drugs 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- SJLOMQIUPFZJAN-UHFFFAOYSA-N oxorhodium Chemical compound [Rh]=O SJLOMQIUPFZJAN-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910003446 platinum oxide Inorganic materials 0.000 description 1
- PXXKQOPKNFECSZ-UHFFFAOYSA-N platinum rhodium Chemical compound [Rh].[Pt] PXXKQOPKNFECSZ-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- ZGSOBQAJAUGRBK-UHFFFAOYSA-N propan-2-olate;zirconium(4+) Chemical compound [Zr+4].CC(C)[O-].CC(C)[O-].CC(C)[O-].CC(C)[O-] ZGSOBQAJAUGRBK-UHFFFAOYSA-N 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910003450 rhodium oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体薄膜又は
高誘電体薄膜を用いたキャパシタ絶縁膜にする半導体メ
モリ素子に関するものである。
高誘電体薄膜を用いたキャパシタ絶縁膜にする半導体メ
モリ素子に関するものである。
【０００２】
【従来の技術】従来の不揮発性メモリであるＥＰＲＯＭ
やＥＥＰＲＯＭ、フラッシュメモリ等は読み出し時間こ
そＤＲＡＭ並であるが書き込み時間が長く高速動作は期
待できない。これに対して、強誘電体キャパシタを用い
た不揮発性メモリである強誘電体メモリは、読み出し、
書き込み共にＤＲＡＭ並であり、高速動作が期待できる
不揮発性メモリである。
やＥＥＰＲＯＭ、フラッシュメモリ等は読み出し時間こ
そＤＲＡＭ並であるが書き込み時間が長く高速動作は期
待できない。これに対して、強誘電体キャパシタを用い
た不揮発性メモリである強誘電体メモリは、読み出し、
書き込み共にＤＲＡＭ並であり、高速動作が期待できる
不揮発性メモリである。
【０００３】この強誘電体メモリのデバイス構造は、強
誘電体キャパシタ１つと選択トランジスタ１つで１セル
を構成する。
誘電体キャパシタ１つと選択トランジスタ１つで１セル
を構成する。
【０００４】強誘電体キャパシタの電極材料として、強
誘電体を結晶化させるための高温酸化性雰囲気中におけ
る耐性があるなどの理由から、上部電極、下部電極とも
に白金が広く用いられている。一方、強誘電体キャパシ
タに用いる強誘電体材料としては、これまでよく検討さ
れてきたＰbＺrxＴi1-xＯ3(ＰＺＴ)やＰＺＴに比べて疲
労特性がよく低電圧駆動が可能なＳrＢi2Ｔa2Ｏ9(ＳＢ
Ｔ)やＢi4Ｔi3Ｏ12(ＢＩＴ)が注目され、現在盛んに検
討されている。
誘電体を結晶化させるための高温酸化性雰囲気中におけ
る耐性があるなどの理由から、上部電極、下部電極とも
に白金が広く用いられている。一方、強誘電体キャパシ
タに用いる強誘電体材料としては、これまでよく検討さ
れてきたＰbＺrxＴi1-xＯ3(ＰＺＴ)やＰＺＴに比べて疲
労特性がよく低電圧駆動が可能なＳrＢi2Ｔa2Ｏ9(ＳＢ
Ｔ)やＢi4Ｔi3Ｏ12(ＢＩＴ)が注目され、現在盛んに検
討されている。
【０００５】上記強誘電体薄膜の形成方法としては、Ｍ
ＯＤ(MetalOrganicDeposition)法、ゾルゲル法、ＭＯＣ
ＶＤ(MetalOrganicChemicalVaporDeposition)法、スパ
ッタリング法等があるが、いずれの成膜法においても、
酸化物強誘電体膜は、６００〜８００℃程度の高温の酸
化雰囲気の熱処理で結晶化させる必要がある。
ＯＤ(MetalOrganicDeposition)法、ゾルゲル法、ＭＯＣ
ＶＤ(MetalOrganicChemicalVaporDeposition)法、スパ
ッタリング法等があるが、いずれの成膜法においても、
酸化物強誘電体膜は、６００〜８００℃程度の高温の酸
化雰囲気の熱処理で結晶化させる必要がある。
【０００６】このような酸化物の強誘電体材料を用いて
スタック型キャパシタを形成する場合、選択トランジス
タなどのＭＯＳトランジスタ上に第１の層間絶縁膜を設
け、下部電極、強誘電体薄膜の順に積層し、所望の形状
にドライエッチング技術を用いて加工し、この上を液体
ＴＥＯＳ(テトラエトキシシラン)の蒸気をオゾン分解す
るＣＶＤ法(ChemicalVaporDeposition)を用いて形成し
たオゾンＴＥＯＳ膜で第２の層間絶縁膜を覆い、キャパ
シタ上部を開口し、上部電極のコンタクトを取るのが一
般的である。さらに、その上に第３の層間絶縁膜を形成
し、その他配線を施す。
スタック型キャパシタを形成する場合、選択トランジス
タなどのＭＯＳトランジスタ上に第１の層間絶縁膜を設
け、下部電極、強誘電体薄膜の順に積層し、所望の形状
にドライエッチング技術を用いて加工し、この上を液体
ＴＥＯＳ(テトラエトキシシラン)の蒸気をオゾン分解す
るＣＶＤ法(ChemicalVaporDeposition)を用いて形成し
たオゾンＴＥＯＳ膜で第２の層間絶縁膜を覆い、キャパ
シタ上部を開口し、上部電極のコンタクトを取るのが一
般的である。さらに、その上に第３の層間絶縁膜を形成
し、その他配線を施す。
【０００７】一方、ＤＲＡＭの高集積化に対応して、キ
ャパシタ容量を増大させるために、従来用いられてきた
シリコン酸化膜よりも誘電率の高い材料であるタンタル
酸化物(Ｔa2Ｏ5)やチタン酸ストロンチウム(ＳrＴi
Ｏ3)、チタン酸バリウム・ストロンチウム((Ｂi,Ｓr)Ｔ
iＯ3)等の酸化物高誘電体材料が将来の２５６メガビッ
トからギガビット以上の高集積ＤＲＡＭに適用されよう
としており、盛んに開発が行われている。このような高
誘電体材料を用いてスタック型キャパシタを形成する場
合も上記の強誘電体キャパシタと同様な方法を用いてい
る。
ャパシタ容量を増大させるために、従来用いられてきた
シリコン酸化膜よりも誘電率の高い材料であるタンタル
酸化物(Ｔa2Ｏ5)やチタン酸ストロンチウム(ＳrＴi
Ｏ3)、チタン酸バリウム・ストロンチウム((Ｂi,Ｓr)Ｔ
iＯ3)等の酸化物高誘電体材料が将来の２５６メガビッ
トからギガビット以上の高集積ＤＲＡＭに適用されよう
としており、盛んに開発が行われている。このような高
誘電体材料を用いてスタック型キャパシタを形成する場
合も上記の強誘電体キャパシタと同様な方法を用いてい
る。
【０００８】上述のような方法で、強誘電体キャパシタ
を形成し、上部電極として白金、チタン、窒化チタンの
順に積層し、上部電極をドライブライン形状に加工す
る。更に、第３の層間絶縁膜を形成するが、その層間絶
縁膜材料として、ＰＥＣＶＤ(プラズマアシスト)による
ＴＥＯＳ分解のＣＶＤ膜(プラズマＴＥＯＳ膜)を用いる
ことが望ましい。
を形成し、上部電極として白金、チタン、窒化チタンの
順に積層し、上部電極をドライブライン形状に加工す
る。更に、第３の層間絶縁膜を形成するが、その層間絶
縁膜材料として、ＰＥＣＶＤ(プラズマアシスト)による
ＴＥＯＳ分解のＣＶＤ膜(プラズマＴＥＯＳ膜)を用いる
ことが望ましい。
【０００９】なぜならば、その他の方法として用いられ
ることの多い、オゾンＴＥＯＳ膜は下地依存性が大き
く、図２に示すように、形成膜厚にバラツキが生じるの
で、段差が増大し、その後の微細加工が困難になるから
である。この上、この膜は膜ストレスが大きいため、あ
る一定膜厚以上堆積させると、膜にクラックが入ったり
剥がれたりすることがある。
ることの多い、オゾンＴＥＯＳ膜は下地依存性が大き
く、図２に示すように、形成膜厚にバラツキが生じるの
で、段差が増大し、その後の微細加工が困難になるから
である。この上、この膜は膜ストレスが大きいため、あ
る一定膜厚以上堆積させると、膜にクラックが入ったり
剥がれたりすることがある。
【００１０】また、その他の一般的な方法として、シラ
ン等を原料とする熱分解ＣＶＤ法が挙げられる。この方
法では、成膜後の水素含有量は比較的少ないものの、強
誘電体膜や下部電極などの耐熱性を超える高温の還元性
雰囲気で成膜するので用いることができない。
ン等を原料とする熱分解ＣＶＤ法が挙げられる。この方
法では、成膜後の水素含有量は比較的少ないものの、強
誘電体膜や下部電極などの耐熱性を超える高温の還元性
雰囲気で成膜するので用いることができない。
【００１１】しかしながら、プラズマＴＥＯＳ膜も成膜
する際の雰囲気が水素を含む還元性であり、この水素
は、プラズマＴＥＯＳを成膜する際に上部電極を通して
拡散し、酸化物である強誘電体の表面を還元してしま
う。また、成膜後のプラズマＴＥＯＳ膜にも微量の水素
を含んでいるため、成膜後にアニールを行う度にプラズ
マＴＥＯＳ膜から水素が離脱し、拡散するので、徐々に
強誘電体膜が還元し、強誘電性特性を劣化させてしまう
と共に、キャパシタリーク電流を増やすという問題があ
る。
する際の雰囲気が水素を含む還元性であり、この水素
は、プラズマＴＥＯＳを成膜する際に上部電極を通して
拡散し、酸化物である強誘電体の表面を還元してしま
う。また、成膜後のプラズマＴＥＯＳ膜にも微量の水素
を含んでいるため、成膜後にアニールを行う度にプラズ
マＴＥＯＳ膜から水素が離脱し、拡散するので、徐々に
強誘電体膜が還元し、強誘電性特性を劣化させてしまう
と共に、キャパシタリーク電流を増やすという問題があ
る。
【００１２】更に、大きな問題として、素子を形成し終
えた段階で、基板中の欠陥を補償するために水素雰囲気
中でアニールを行う必要がある。この場合も上述の場合
と同様に、水素が膜中を拡散し、強誘電体膜を劣化させ
てしまう。この問題を解決するために、上部電極として
水素の影響を抑えるＩrＯ2、ＲuＯ2、ＲhＯ2等の酸化物
電極を用いる試みもなされている。
えた段階で、基板中の欠陥を補償するために水素雰囲気
中でアニールを行う必要がある。この場合も上述の場合
と同様に、水素が膜中を拡散し、強誘電体膜を劣化させ
てしまう。この問題を解決するために、上部電極として
水素の影響を抑えるＩrＯ2、ＲuＯ2、ＲhＯ2等の酸化物
電極を用いる試みもなされている。
【００１３】また、上部電極として白金とロジウムとの
合金を用いる技術が、特開平５−３４３２５１号公報に
開示されているが、図１０を用いてこの技術を説明す
る。
合金を用いる技術が、特開平５−３４３２５１号公報に
開示されているが、図１０を用いてこの技術を説明す
る。
【００１４】まず、ｎ型シリコン基板上に形成された第
１のシリコン酸化膜１０２上に、白金とロジウムの合金
膜１０１をＤＣスパッタ法を用いて形成する。次に、フ
ォトレジストをマスクに白金とロジウムの合金膜１０１
をハロゲン系のガスを用いてドライエッチング法によっ
てエッチングした後、フォトレジストを除去して、下部
電極とする。
１のシリコン酸化膜１０２上に、白金とロジウムの合金
膜１０１をＤＣスパッタ法を用いて形成する。次に、フ
ォトレジストをマスクに白金とロジウムの合金膜１０１
をハロゲン系のガスを用いてドライエッチング法によっ
てエッチングした後、フォトレジストを除去して、下部
電極とする。
【００１５】次に、強誘電体膜であるＰＺＴをＲＦスパ
ッタ法で形成した後、下部電極と同様にフォト工程を経
て、エッチングを行い、誘電体膜１０３を形成する。次
に、白金とロジウムとの合金膜をＤＣスパッタ法によっ
て形成した後、下部電極形成と同様に、フォトレジスト
をマスクに白金とロジウムとの合金膜をハロゲン系のガ
スを用いてドライエッチング法によってエッチングし、
上部電極１０４を形成する。その後、第２のシリコン酸
化膜１０６を形成した後、上部電極へのコンタクトホー
ル、及びＡｌ配線層１０５を形成して、図１０に示す断
面構造をもつ強誘電体メモリセルを形成する。
ッタ法で形成した後、下部電極と同様にフォト工程を経
て、エッチングを行い、誘電体膜１０３を形成する。次
に、白金とロジウムとの合金膜をＤＣスパッタ法によっ
て形成した後、下部電極形成と同様に、フォトレジスト
をマスクに白金とロジウムとの合金膜をハロゲン系のガ
スを用いてドライエッチング法によってエッチングし、
上部電極１０４を形成する。その後、第２のシリコン酸
化膜１０６を形成した後、上部電極へのコンタクトホー
ル、及びＡｌ配線層１０５を形成して、図１０に示す断
面構造をもつ強誘電体メモリセルを形成する。
【００１６】
【発明が解決しようとする課題】しかしながら、Ｉr
Ｏ2、ＲuＯ2、ＲhＯ2等の酸化物電極を用いると逆に強
誘電体特有の分極値と印加電界の相関を示すヒステリシ
スループの非対称、リーク電流密度の増加などの劣化を
引き起こしていた。また、ＩrＯ2、ＲuＯ2、ＲhＯ2等の
酸化物電極を用いると、電極表面のモフォロジーが悪く
なり、特に下部電極に用いた場合は、バリアメタルが酸
化され、リーク電流密度が増加するという問題が生じ
る。
Ｏ2、ＲuＯ2、ＲhＯ2等の酸化物電極を用いると逆に強
誘電体特有の分極値と印加電界の相関を示すヒステリシ
スループの非対称、リーク電流密度の増加などの劣化を
引き起こしていた。また、ＩrＯ2、ＲuＯ2、ＲhＯ2等の
酸化物電極を用いると、電極表面のモフォロジーが悪く
なり、特に下部電極に用いた場合は、バリアメタルが酸
化され、リーク電流密度が増加するという問題が生じ
る。
【００１７】また、上記問題が強誘電体キャパシタの場
合について述べたが、酸化物である高誘電体を用いたキ
ャパシタを形成する際にも、層間絶縁膜や熱処理雰囲気
中からの水素の拡散が起こり、白金を触媒として活性化
された水素によって、高誘電体膜が還元され、実効的に
誘電率が低下するという問題があった。
合について述べたが、酸化物である高誘電体を用いたキ
ャパシタを形成する際にも、層間絶縁膜や熱処理雰囲気
中からの水素の拡散が起こり、白金を触媒として活性化
された水素によって、高誘電体膜が還元され、実効的に
誘電率が低下するという問題があった。
【００１８】更に、図１０に示すように、強誘電体キャ
パシタの上部電極として白金とロジウムとの合金膜を形
成する場合、白金とロジウムとの合金膜が白金の結晶性
を有しているため、水素を通しやすく、強誘電体膜の特
性劣化が生じる。また、層間絶縁膜等の形成時に、白金
とロジウムとの合金膜が酸化されて体積膨張を起こし、
密着性の弱いところから剥離が生じる可能性がある。
パシタの上部電極として白金とロジウムとの合金膜を形
成する場合、白金とロジウムとの合金膜が白金の結晶性
を有しているため、水素を通しやすく、強誘電体膜の特
性劣化が生じる。また、層間絶縁膜等の形成時に、白金
とロジウムとの合金膜が酸化されて体積膨張を起こし、
密着性の弱いところから剥離が生じる可能性がある。
【００１９】
【課題を解決するための手段】請求項１記載の本発明の
半導体メモリ素子は、下部電極と上部電極とで、強誘電
体膜又は高誘電体膜を挟み込む強誘電体キャパシタ又は
高誘電体キャパシタを有する半導体メモリ素子におい
て、上記上部電極の内、上記強誘電体膜又は高誘電体膜
表面と直接接する位置に白金とロジウムとの合金酸化膜
が形成されており、上記白金とロジウムとの合金酸化膜
中の白金とロジウムとの合計に対するロジウムの含有率
が１０％以上２０％以下であり、上記白金とロジウムと
の合金酸化膜中の全元素に対する酸素原子の含有率が１
０％以上１７％以下であることを特徴とするものであ
る。
半導体メモリ素子は、下部電極と上部電極とで、強誘電
体膜又は高誘電体膜を挟み込む強誘電体キャパシタ又は
高誘電体キャパシタを有する半導体メモリ素子におい
て、上記上部電極の内、上記強誘電体膜又は高誘電体膜
表面と直接接する位置に白金とロジウムとの合金酸化膜
が形成されており、上記白金とロジウムとの合金酸化膜
中の白金とロジウムとの合計に対するロジウムの含有率
が１０％以上２０％以下であり、上記白金とロジウムと
の合金酸化膜中の全元素に対する酸素原子の含有率が１
０％以上１７％以下であることを特徴とするものであ
る。
【００２０】また、請求項２記載の半導体メモリ素子
は、請求項１に記載の半導体メモリ素子において、上記
上部電極上に、または、上記上部電極上に形成された配
線上に、窒化チタン膜が形成されていることを特徴とす
るものである。
は、請求項１に記載の半導体メモリ素子において、上記
上部電極上に、または、上記上部電極上に形成された配
線上に、窒化チタン膜が形成されていることを特徴とす
るものである。
【００２１】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００２２】図１は本発明の第１の実施の形態の半導体
装置の断面図、図２はメタル段差上にオゾンＴＥＯＳ膜
を一般条件で成膜した場合の断面図、図３はメタル段差
上にプラズマＴＥＯＳ膜を一般条件で成膜した場合の断
面図、図４は図３のプラズマＴＥＯＳ膜をアルゴンスパ
ッタにより形状の改善を行った後の断面図、図５は本発
明の第１の実施の形態で作成した強誘電体キャパシタの
特性を示すヒステリシスループを示す図、図６は上部電
極に白金を用いた場合と、白金とロジウムとの合金酸化
物膜を用いた場合のキャパシタの残留分極値と熱処理温
度との関係を示す図、図７は上部電極に白金を用いた場
合と、白金とロジウムとの合金酸化物膜を用いた場合の
キャパシタの残留分極値と与えたパルス数の関係を示す
図、図８は本発明の第２の実施の形態の半導体装置の断
面図である。
装置の断面図、図２はメタル段差上にオゾンＴＥＯＳ膜
を一般条件で成膜した場合の断面図、図３はメタル段差
上にプラズマＴＥＯＳ膜を一般条件で成膜した場合の断
面図、図４は図３のプラズマＴＥＯＳ膜をアルゴンスパ
ッタにより形状の改善を行った後の断面図、図５は本発
明の第１の実施の形態で作成した強誘電体キャパシタの
特性を示すヒステリシスループを示す図、図６は上部電
極に白金を用いた場合と、白金とロジウムとの合金酸化
物膜を用いた場合のキャパシタの残留分極値と熱処理温
度との関係を示す図、図７は上部電極に白金を用いた場
合と、白金とロジウムとの合金酸化物膜を用いた場合の
キャパシタの残留分極値と与えたパルス数の関係を示す
図、図８は本発明の第２の実施の形態の半導体装置の断
面図である。
【００２３】図において、１はｎ型シリコン基板、２は
ｎ型シリコン基板１の表面に形成された素子分離のため
のロコス酸化膜、３はゲート酸化膜、４はゲート電極、
５はソース/ドレイン領域、６はシリコン基板１上に層
間絶縁膜として形成された第１のシリコン酸化膜、７は
ソース/ドレイン領域５とキャパシタ下部電極とのコン
タクトを取るために形成されたポリシリコンプラグ、８
はポリシリコンプラグ７上に形成され、ポリシリコンプ
ラグ７表面の酸化膜を還元し密着性を向上させるチタン
膜、９は拡散バリア層の窒化チタン膜、１０は下部電極
となる白金膜、１１は下部電極上に形成された強誘電体
薄膜であるＰＺＴ膜、１２はＰＺＴ膜１１の拡散及びシ
リサイド反応の防止のための酸化チタン膜、１３は保護
膜兼層間絶縁膜として形成された第２のシリコン酸化
膜、１４は第２のシリコン酸化膜１３と上部電極との密
着層となるチタン膜、１５はＰＺＴ膜１１上に形成され
た白金とロジウムとの合金の酸化物を用いた上部電極、
１６は密着層であり反射防止膜である窒化チタン膜、１
７は層間絶縁膜として形成された第３のシリコン酸化
膜、１８はソース/ドレイン領域５とのコンタクトを取
るために形成されたアルミニウムの引き出し電極、１９
はソース/ドレイン領域５とキャパシタ下部電極とのコ
ンタクトを取るために形成されたタングステンプラグ、
２０はタングステンプラグ上に形成された白金とロジウ
ムとの合金膜、２１は拡散バリア及び酸素阻止膜として
形成された白金とロジウムとの合金酸化膜、２２は強誘
電体膜のモフォロジーを改善させるための白金膜、２３
は下部電極上に形成された強誘電体膜であるＳＢＴ膜で
ある。
ｎ型シリコン基板１の表面に形成された素子分離のため
のロコス酸化膜、３はゲート酸化膜、４はゲート電極、
５はソース/ドレイン領域、６はシリコン基板１上に層
間絶縁膜として形成された第１のシリコン酸化膜、７は
ソース/ドレイン領域５とキャパシタ下部電極とのコン
タクトを取るために形成されたポリシリコンプラグ、８
はポリシリコンプラグ７上に形成され、ポリシリコンプ
ラグ７表面の酸化膜を還元し密着性を向上させるチタン
膜、９は拡散バリア層の窒化チタン膜、１０は下部電極
となる白金膜、１１は下部電極上に形成された強誘電体
薄膜であるＰＺＴ膜、１２はＰＺＴ膜１１の拡散及びシ
リサイド反応の防止のための酸化チタン膜、１３は保護
膜兼層間絶縁膜として形成された第２のシリコン酸化
膜、１４は第２のシリコン酸化膜１３と上部電極との密
着層となるチタン膜、１５はＰＺＴ膜１１上に形成され
た白金とロジウムとの合金の酸化物を用いた上部電極、
１６は密着層であり反射防止膜である窒化チタン膜、１
７は層間絶縁膜として形成された第３のシリコン酸化
膜、１８はソース/ドレイン領域５とのコンタクトを取
るために形成されたアルミニウムの引き出し電極、１９
はソース/ドレイン領域５とキャパシタ下部電極とのコ
ンタクトを取るために形成されたタングステンプラグ、
２０はタングステンプラグ上に形成された白金とロジウ
ムとの合金膜、２１は拡散バリア及び酸素阻止膜として
形成された白金とロジウムとの合金酸化膜、２２は強誘
電体膜のモフォロジーを改善させるための白金膜、２３
は下部電極上に形成された強誘電体膜であるＳＢＴ膜で
ある。
【００２４】以下に、本発明の第１の実施の形態の半導
体装置の製造工程を説明する。
体装置の製造工程を説明する。
【００２５】まず、シリコン基板１の表面に膜厚が約５
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
/ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ(Chemica
lVaporDeposition)法を用いたオゾンＴＥＯＳ膜で第１
のシリコン酸化膜６を５０００Å程度成膜し、フォトリ
ソグラフィ技術とドライエッチング技術とを用いて、直
径０.５μmのコンタクトホールを形成する。
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
/ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ(Chemica
lVaporDeposition)法を用いたオゾンＴＥＯＳ膜で第１
のシリコン酸化膜６を５０００Å程度成膜し、フォトリ
ソグラフィ技術とドライエッチング技術とを用いて、直
径０.５μmのコンタクトホールを形成する。
【００２６】続いて、ＣＶＤ法でコンタクトホールにポ
リシリコンを埋め込んだ後、リンをポリシリコンに拡散
させた上でＣＭＰ(ChemicalMechanicalPolishing)法で
表面を平坦化し、ポリシリコンプラグ７を形成する。こ
のポリシリコンプラグ７上にポリシリコンと下部電極の
白金とのシリサイド反応を抑制するバリアメタルとし
て、ＤＣマグネトロン反応性スパッタ法で膜厚３００Å
のチタン膜８を成膜し、更にＤＣマグネトロン反応性ス
パッタ法で膜厚２０００Åの窒化チタン膜９を成膜し
た。このバリアメタル上に下部電極として膜厚１０００
Åの白金膜１０をＤＣマグネトロン反応性スパッタ法で
成膜した。
リシリコンを埋め込んだ後、リンをポリシリコンに拡散
させた上でＣＭＰ(ChemicalMechanicalPolishing)法で
表面を平坦化し、ポリシリコンプラグ７を形成する。こ
のポリシリコンプラグ７上にポリシリコンと下部電極の
白金とのシリサイド反応を抑制するバリアメタルとし
て、ＤＣマグネトロン反応性スパッタ法で膜厚３００Å
のチタン膜８を成膜し、更にＤＣマグネトロン反応性ス
パッタ法で膜厚２０００Åの窒化チタン膜９を成膜し
た。このバリアメタル上に下部電極として膜厚１０００
Åの白金膜１０をＤＣマグネトロン反応性スパッタ法で
成膜した。
【００２７】更に、形成された下部電極の密着性を向上
させるために、電気炉中６００℃の窒素中で３０分間の
アニールを実施した。
させるために、電気炉中６００℃の窒素中で３０分間の
アニールを実施した。
【００２８】次に、ゾルゲル法を用いて、膜厚が２００
０ÅのＰＺＴ膜１１を成膜した。上記ＰＺＴ膜の形成方
法は、まず、２−メトキシエタノールを溶媒として酢酸
鉛、チタンイソプロポキシド、ジルコニウムイソプロポ
キドをそれぞれＰb：Ｔi：Ｚr＝１００：５２：４８と
なるように溶解して、ゾルゲル原料溶液として、この原
料溶液をスピンナーを用いて回転数を３０００rpmとし
て下部電極まで形成したシリコンウエハに塗布し、大気
中で１５０℃、１０分間の乾燥を行った後、大気中で４
００℃で３０分間の仮焼成を行う。塗布を所望の膜厚２
０００Åになるように３回から５回繰り返す。その後、
６５０℃で３０秒間、窒素と酸素の混合雰囲気中で結晶
化の熱処理をＲＴＡ(RapidThermalAnnealing)法を行
う。この際の窒素と酸素の流量比は、窒素流量：酸素流
量＝４：１とした。
０ÅのＰＺＴ膜１１を成膜した。上記ＰＺＴ膜の形成方
法は、まず、２−メトキシエタノールを溶媒として酢酸
鉛、チタンイソプロポキシド、ジルコニウムイソプロポ
キドをそれぞれＰb：Ｔi：Ｚr＝１００：５２：４８と
なるように溶解して、ゾルゲル原料溶液として、この原
料溶液をスピンナーを用いて回転数を３０００rpmとし
て下部電極まで形成したシリコンウエハに塗布し、大気
中で１５０℃、１０分間の乾燥を行った後、大気中で４
００℃で３０分間の仮焼成を行う。塗布を所望の膜厚２
０００Åになるように３回から５回繰り返す。その後、
６５０℃で３０秒間、窒素と酸素の混合雰囲気中で結晶
化の熱処理をＲＴＡ(RapidThermalAnnealing)法を行
う。この際の窒素と酸素の流量比は、窒素流量：酸素流
量＝４：１とした。
【００２９】次に、ＰＺＴ膜１１と下部電極１０とをド
ライエッチング法で、例えば、２.６μm角、３.０μm角
程度の大きさに加工した。その後、ＲＦマグネトロン反
応性スパッタ法で、酸化チタン膜１２を強誘電体キャパ
シタを構成する各元素の拡散防止膜として、２５０Å形
成した。その上に、ＣＶＤ法を用いてオゾンＴＥＯＳ膜
１３を第２の層間絶縁膜として成膜し、更にＲＦマグネ
トロン反応性スパッタ法によりチタン膜１４をその上に
形成されるキャパシタの上部電極との密着層として３０
０Å形成した。次に、チタン膜１４、第２の層間絶縁膜
１３、酸化チタン膜１２を強誘電体キャパシタの上部で
ドライエッチング法を用いて、例えば１.８μm各程度の
穴を開け、ＰＺＴ膜１１表面までコンタクトホールを開
口した。このドライエッチングによりＰＺＴ膜１１にプ
ラズマ照射による損傷ができるため、これを回復させる
ために、ＲＴＡ法により、５００℃３０秒、酸素中で熱
処理を行った。
ライエッチング法で、例えば、２.６μm角、３.０μm角
程度の大きさに加工した。その後、ＲＦマグネトロン反
応性スパッタ法で、酸化チタン膜１２を強誘電体キャパ
シタを構成する各元素の拡散防止膜として、２５０Å形
成した。その上に、ＣＶＤ法を用いてオゾンＴＥＯＳ膜
１３を第２の層間絶縁膜として成膜し、更にＲＦマグネ
トロン反応性スパッタ法によりチタン膜１４をその上に
形成されるキャパシタの上部電極との密着層として３０
０Å形成した。次に、チタン膜１４、第２の層間絶縁膜
１３、酸化チタン膜１２を強誘電体キャパシタの上部で
ドライエッチング法を用いて、例えば１.８μm各程度の
穴を開け、ＰＺＴ膜１１表面までコンタクトホールを開
口した。このドライエッチングによりＰＺＴ膜１１にプ
ラズマ照射による損傷ができるため、これを回復させる
ために、ＲＴＡ法により、５００℃３０秒、酸素中で熱
処理を行った。
【００３０】次に、強誘電体キャパシタの上部電極とし
て、ＲＦマグネトロン反応性スパッタ法で白金(Ｐt)と
ロジウム(Ｒh)の合金酸化膜１５を１０００Å形成し
た。
て、ＲＦマグネトロン反応性スパッタ法で白金(Ｐt)と
ロジウム(Ｒh)の合金酸化膜１５を１０００Å形成し
た。
【００３１】形成された白金とロジウムとの合金酸化膜
１５の元素組成比は、白金：ロジウム：酸素＝７０：１
５：１５で表された。成膜はＲＦマグネトロン反応性ス
パッタ法で、アルゴン：酸素＝２：１のガス流量比で反
応室内が１０mTorrになるように全ガス流量を調整しな
がら成膜した。白金とロジウムとの構成比で、ロジウム
が多くなると(１１１)を主ピークとする白金の結晶性が
悪くなり、後工程での熱処理中の堆積変化が大きく好ま
しくない。よって、ロジウムは白金との元素比で２０％
以下にしなければならない。また、１０％以上のロジウ
ムを含有しないと、十分な酸化物とならず、白金原子が
水素を活性化させる働きを抑制することはできない。よ
って、ロジウムは白金とロジウムの構成比で１０％以上
２０％以下としなければならない。また、上記と同じ理
由で、全元素に対する酸素は１０％以上、１７％以下に
しなければならない。
１５の元素組成比は、白金：ロジウム：酸素＝７０：１
５：１５で表された。成膜はＲＦマグネトロン反応性ス
パッタ法で、アルゴン：酸素＝２：１のガス流量比で反
応室内が１０mTorrになるように全ガス流量を調整しな
がら成膜した。白金とロジウムとの構成比で、ロジウム
が多くなると(１１１)を主ピークとする白金の結晶性が
悪くなり、後工程での熱処理中の堆積変化が大きく好ま
しくない。よって、ロジウムは白金との元素比で２０％
以下にしなければならない。また、１０％以上のロジウ
ムを含有しないと、十分な酸化物とならず、白金原子が
水素を活性化させる働きを抑制することはできない。よ
って、ロジウムは白金とロジウムの構成比で１０％以上
２０％以下としなければならない。また、上記と同じ理
由で、全元素に対する酸素は１０％以上、１７％以下に
しなければならない。
【００３２】次に、白金とロジウムとの合金酸化物上に
膜厚が２５０Åの窒化チタン膜１６をＲＦマグネトロン
反応性スパッタ法で成膜した。これは、第３の層間絶縁
膜との密着性を向上させ、また、フォトリソグラフィ工
程の際の反射防止膜として働く。
膜厚が２５０Åの窒化チタン膜１６をＲＦマグネトロン
反応性スパッタ法で成膜した。これは、第３の層間絶縁
膜との密着性を向上させ、また、フォトリソグラフィ工
程の際の反射防止膜として働く。
【００３３】次に、窒化チタン膜１６、白金とロジウム
との合金酸化膜１５及びチタン膜１４を塩素ガスを用い
たドライエッチング法でドライブライン形状に加工し
た。上述のように、このドライエッチングでもＰＺＴ膜
にプラズマ照射による間接的な損傷ができるため、これ
を回復させる目的で、ＲＴＡ法により５５０℃で３０秒
間、酸素中で熱処理を行った。
との合金酸化膜１５及びチタン膜１４を塩素ガスを用い
たドライエッチング法でドライブライン形状に加工し
た。上述のように、このドライエッチングでもＰＺＴ膜
にプラズマ照射による間接的な損傷ができるため、これ
を回復させる目的で、ＲＴＡ法により５５０℃で３０秒
間、酸素中で熱処理を行った。
【００３４】次に、原料をＴＥＯＳとし、プラズマＴＥ
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すように層間絶縁
膜の膜厚がばらつき、コンタクトの深さが異なる(図２
の符号Ａ〜Ｃ)形状になり易い。これにより、コンタク
トホールが開口しないという問題が生じる可能性があ
る。
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すように層間絶縁
膜の膜厚がばらつき、コンタクトの深さが異なる(図２
の符号Ａ〜Ｃ)形状になり易い。これにより、コンタク
トホールが開口しないという問題が生じる可能性があ
る。
【００３５】そこで、まず、第３の層間絶縁膜として、
プラズマＴＥＯＳ膜を３０００Å形成した。この程度の
膜厚でもオーバーハングな形状(図３の符号Ｄ参照)にな
るため、アルゴンを用いた逆スパッタにより形状を図４
のように改善させた後、オゾンＴＥＯＳ膜を７０００Å
形成した。この膜には、水分を多く含むため、さらに、
プラズマＴＥＯＳ膜を３０００Å形成し、水分の上方向
への拡散を防ぐ。ここに、コンタクトホールを形成し、
ソース/ドレイン領域からのアルミニウム引き出し電極
１８をＤＣマグネトロン反応性スパッタ法にて形成し
た。
プラズマＴＥＯＳ膜を３０００Å形成した。この程度の
膜厚でもオーバーハングな形状(図３の符号Ｄ参照)にな
るため、アルゴンを用いた逆スパッタにより形状を図４
のように改善させた後、オゾンＴＥＯＳ膜を７０００Å
形成した。この膜には、水分を多く含むため、さらに、
プラズマＴＥＯＳ膜を３０００Å形成し、水分の上方向
への拡散を防ぐ。ここに、コンタクトホールを形成し、
ソース/ドレイン領域からのアルミニウム引き出し電極
１８をＤＣマグネトロン反応性スパッタ法にて形成し
た。
【００３６】上述の工程により形成された強誘電体膜を
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図５に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、５Ｖで周波数は７５Ｈzとした。図５に示
したように、５Ｖで飽和分極値は２９.２μＣ/cm2、残
留分極値は１５.６μＣ/cm2であり、強誘電体キャパシ
タとして用いるのに十分な大きさの強誘電性が得られ
た。また、ヒステリシスループの対称性がほとんど崩れ
ていないことから、上部電極とシリコン基板の間のコン
タクトが十分に取れていることが示される。
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図５に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、５Ｖで周波数は７５Ｈzとした。図５に示
したように、５Ｖで飽和分極値は２９.２μＣ/cm2、残
留分極値は１５.６μＣ/cm2であり、強誘電体キャパシ
タとして用いるのに十分な大きさの強誘電性が得られ
た。また、ヒステリシスループの対称性がほとんど崩れ
ていないことから、上部電極とシリコン基板の間のコン
タクトが十分に取れていることが示される。
【００３７】また、従来技術を用いてキャパシタ上部電
極に白金を用いて同様なキャパシタを形成し、本発明を
適用したキャパタシタと従来技術のキャパシタを同時
に、５％水素、９５％窒素雰囲気中で１０分間の熱処理
を、熱処理温度を変えて実施し、熱処理後の残留分極値
を測定した。図６に示すように、従来技術を用いたキャ
パシタでは１８０℃前後で残留分極値が低下するのに対
し、本発明のキャパシタでは、４３０℃まで残留分極値
が低下しないことが分かった。
極に白金を用いて同様なキャパシタを形成し、本発明を
適用したキャパタシタと従来技術のキャパシタを同時
に、５％水素、９５％窒素雰囲気中で１０分間の熱処理
を、熱処理温度を変えて実施し、熱処理後の残留分極値
を測定した。図６に示すように、従来技術を用いたキャ
パシタでは１８０℃前後で残留分極値が低下するのに対
し、本発明のキャパシタでは、４３０℃まで残留分極値
が低下しないことが分かった。
【００３８】一方、強誘電体には分極反転を繰り返すと
分極値が低下するという現象である疲労があることが知
られている。キャパシタに１ＭＨz、５Ｖppの方形波を
印加した場合、従来の上部電極に白金を用いた構造で
は、図７に示すように、１０9回以上の分極反転後の残
留分極値が急激に低下するのに対し、本発明を用いるこ
とにより、分極反転を伴う分極値の低下が起こる反転回
数が大幅に改善され、１０12回の分極反転を繰り返すま
で疲労が起こらないことがわかった。
分極値が低下するという現象である疲労があることが知
られている。キャパシタに１ＭＨz、５Ｖppの方形波を
印加した場合、従来の上部電極に白金を用いた構造で
は、図７に示すように、１０9回以上の分極反転後の残
留分極値が急激に低下するのに対し、本発明を用いるこ
とにより、分極反転を伴う分極値の低下が起こる反転回
数が大幅に改善され、１０12回の分極反転を繰り返すま
で疲労が起こらないことがわかった。
【００３９】尚、本実施の形態においては、強誘電体膜
の成膜法としてゾルゲル法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、マグネトロン反応性スパッタ法、ＭＯ
Ｄ法当の方法を用いてもよい。また、本実施の形態にお
いては、強誘電体膜として、ＰＺＴ膜を用いているが、
ＰbＴiＯ3、(ＰbxＬa1-x)ＴiＯ3、(ＰbxＬa1-x)(ＺryＴ
i1-y)Ｏ3、Ｂi4Ｔi3Ｏ12、ＢaＴiＯ3、ＬiＮbＯ3、Ｌi
ＴaＯ3、ＳrＢi2Ｔi2Ｏ9、ＹＭnＯ3、Ｓr2Ｎb2Ｏ7、Ｓr
Ｂi2(ＴaxＮb1-x)2Ｏ9等においても、また、高誘電体膜
として、(ＢaxＳr1-x)ＴiＯ3、ＳrＢi4Ｔi4Ｏ15等にお
いても、同様な構造を用いることができる。
の成膜法としてゾルゲル法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、マグネトロン反応性スパッタ法、ＭＯ
Ｄ法当の方法を用いてもよい。また、本実施の形態にお
いては、強誘電体膜として、ＰＺＴ膜を用いているが、
ＰbＴiＯ3、(ＰbxＬa1-x)ＴiＯ3、(ＰbxＬa1-x)(ＺryＴ
i1-y)Ｏ3、Ｂi4Ｔi3Ｏ12、ＢaＴiＯ3、ＬiＮbＯ3、Ｌi
ＴaＯ3、ＳrＢi2Ｔi2Ｏ9、ＹＭnＯ3、Ｓr2Ｎb2Ｏ7、Ｓr
Ｂi2(ＴaxＮb1-x)2Ｏ9等においても、また、高誘電体膜
として、(ＢaxＳr1-x)ＴiＯ3、ＳrＢi4Ｔi4Ｏ15等にお
いても、同様な構造を用いることができる。
【００４０】次に、本発明の第２の実施の形態の半導体
装置の製造工程を説明する。
装置の製造工程を説明する。
【００４１】まず、シリコン基板１の表面に膜厚が約５
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
/ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ法を用い
たオゾンＴＥＯＳ膜で第１のシリコン酸化膜６を５００
０Å程度成膜し、フォトリソグラフィ技術とドライエッ
チング技術とを用いて、直径０.５μmのコンタクトホー
ルを形成する。
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
/ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ法を用い
たオゾンＴＥＯＳ膜で第１のシリコン酸化膜６を５００
０Å程度成膜し、フォトリソグラフィ技術とドライエッ
チング技術とを用いて、直径０.５μmのコンタクトホー
ルを形成する。
【００４２】続いて、ＣＶＤ法でコンタクトホールにタ
ングステンを埋め込んだ後、ＣＭＰ法で表面を平坦化
し、タングステンプラグ１９を形成する。このタングス
テンプラグ７上にＤＣマグネトロン反応性スパッタ法で
膜厚が７００Åの白金とロジウムとの合金膜を成膜し、
次に、ＤＣマグネトロン反応性スパッタ法で膜厚が５０
０Åの白金膜２２を成膜した。形成された白金とロジウ
ムとの合金膜の元素組成比は、白金：ロジウム＝８０：
２０で、白金とロジウムとの合金の酸化膜の元素構成比
は、白金：ロジウム：酸素＝７０：１５：１５で表され
た。成膜白金はマグネトロン反応性スパッタ法で、アル
ゴン：酸素＝２：１のガス流量比で反応室内が１０mTor
rになるように全ガス流量を調整しながら成膜した。
ングステンを埋め込んだ後、ＣＭＰ法で表面を平坦化
し、タングステンプラグ１９を形成する。このタングス
テンプラグ７上にＤＣマグネトロン反応性スパッタ法で
膜厚が７００Åの白金とロジウムとの合金膜を成膜し、
次に、ＤＣマグネトロン反応性スパッタ法で膜厚が５０
０Åの白金膜２２を成膜した。形成された白金とロジウ
ムとの合金膜の元素組成比は、白金：ロジウム＝８０：
２０で、白金とロジウムとの合金の酸化膜の元素構成比
は、白金：ロジウム：酸素＝７０：１５：１５で表され
た。成膜白金はマグネトロン反応性スパッタ法で、アル
ゴン：酸素＝２：１のガス流量比で反応室内が１０mTor
rになるように全ガス流量を調整しながら成膜した。
【００４３】次に、ＭＯＤ法により、この下部電極上に
ＳrＢi2Ｔa2Ｏ9(ＳＢＴ)のＭＯＤ原料溶液をスピンナー
を用いて、３０００rpmで塗布して、乾燥を２５０℃で
５分間行った。第１の焼成を大気圧の酸素雰囲気中で６
００℃で５分間行い、その後、結晶化の熱処理をＲＴＡ
法で８００℃で５分間の第２の焼成を酸素雰囲気中で行
う。塗布から結晶化のための熱処理までの工程を所望の
膜厚の２０００ÅのＳＢＴ膜２３になるように３回から
５回繰り返した。形成方法は、ＭＯＤ法だけでなく、ス
パッタリング法やＭＯＣＶＤ法等でもよい。この際、白
金とロジウムとの合金膜で、ロジウムの構成比が多くな
ると(１１１)を主ピークとする白金の結晶性や膜の平坦
性が悪くなり、上層にくる強誘電体膜のリーク電流特性
が悪化する。よって、ロジウムは白金との元素比で多く
ても８０％以下にしなくてはならない。また、白金とロ
ジウムとの合金酸化膜で、ロジウムの含有量が少ない
と、十分な酸化膜とならず、酸素ブロック効果が薄れ、
酸素存在下でのアニール中にタングステンプラグの表面
を酸化して電気的な導通不良を起こしてしまう。よっ
て、白金とロジウムとの合金酸化膜中、白金とロジウム
との元素比でロジウムは１０％以上含有していなければ
ならない。
ＳrＢi2Ｔa2Ｏ9(ＳＢＴ)のＭＯＤ原料溶液をスピンナー
を用いて、３０００rpmで塗布して、乾燥を２５０℃で
５分間行った。第１の焼成を大気圧の酸素雰囲気中で６
００℃で５分間行い、その後、結晶化の熱処理をＲＴＡ
法で８００℃で５分間の第２の焼成を酸素雰囲気中で行
う。塗布から結晶化のための熱処理までの工程を所望の
膜厚の２０００ÅのＳＢＴ膜２３になるように３回から
５回繰り返した。形成方法は、ＭＯＤ法だけでなく、ス
パッタリング法やＭＯＣＶＤ法等でもよい。この際、白
金とロジウムとの合金膜で、ロジウムの構成比が多くな
ると(１１１)を主ピークとする白金の結晶性や膜の平坦
性が悪くなり、上層にくる強誘電体膜のリーク電流特性
が悪化する。よって、ロジウムは白金との元素比で多く
ても８０％以下にしなくてはならない。また、白金とロ
ジウムとの合金酸化膜で、ロジウムの含有量が少ない
と、十分な酸化膜とならず、酸素ブロック効果が薄れ、
酸素存在下でのアニール中にタングステンプラグの表面
を酸化して電気的な導通不良を起こしてしまう。よっ
て、白金とロジウムとの合金酸化膜中、白金とロジウム
との元素比でロジウムは１０％以上含有していなければ
ならない。
【００４４】次に、このＳＢＴ膜上にＤＣマグネトロン
反応性スパッタ法で、白金とロジウムとの合金酸化膜１
５を強誘電体キャパシタの上部電極として１０００Å形
成した。次に、フォトリソグラフィ技術を用いて、フォ
トレジストによるパターニングを行い、白金とロジウム
との合金酸化膜をドライエッチング法で、例えば、２.
７μm角に、ＳＢＴ膜を３.０μm角程度の大きさに加工
した。その後、ＲＦマグネトロン反応性スパッタ法で、
酸化チタン膜１２を強誘電体キャパシタを構成する各元
素の拡散防止膜として、２５０Å形成した。その上に、
ＣＶＤ法を用いてオゾンＴＥＯＳ膜１３を第２の層間絶
縁膜として成膜し、更にＲＦマグネトロン反応性スパッ
タ法によりチタン膜１４をその上に形成されるドライブ
ライン配線との密着層として３００Å形成した。
反応性スパッタ法で、白金とロジウムとの合金酸化膜１
５を強誘電体キャパシタの上部電極として１０００Å形
成した。次に、フォトリソグラフィ技術を用いて、フォ
トレジストによるパターニングを行い、白金とロジウム
との合金酸化膜をドライエッチング法で、例えば、２.
７μm角に、ＳＢＴ膜を３.０μm角程度の大きさに加工
した。その後、ＲＦマグネトロン反応性スパッタ法で、
酸化チタン膜１２を強誘電体キャパシタを構成する各元
素の拡散防止膜として、２５０Å形成した。その上に、
ＣＶＤ法を用いてオゾンＴＥＯＳ膜１３を第２の層間絶
縁膜として成膜し、更にＲＦマグネトロン反応性スパッ
タ法によりチタン膜１４をその上に形成されるドライブ
ライン配線との密着層として３００Å形成した。
【００４５】次に、チタン膜１４、第２の層間絶縁膜１
３、酸化チタン膜１２を強誘電体キャパシタの上部でド
ライエッチング法を用いて、例えば０.８μm各程度の穴
を開け、上部電極である白金とロジウムとの合金酸化膜
１５の表面までコンタクトホールを開口した。
３、酸化チタン膜１２を強誘電体キャパシタの上部でド
ライエッチング法を用いて、例えば０.８μm各程度の穴
を開け、上部電極である白金とロジウムとの合金酸化膜
１５の表面までコンタクトホールを開口した。
【００４６】次に、ＲＦマグネトロン反応性パッタ法で
白金とロジウムの合金膜２４を１０００Å形成した。
尚、ここで、白金とロジウムとの合金膜の代わりに白金
を用いてもよい。上部電極ＰtＲhＯx上に更にＰtＲh又
はＰtが用いられるのはドライブラインとしてで、後の
８００℃の高温熱処理を必要としており、高温での耐性
がある白金とロジウムとの合金膜又は白金膜を用いる。
コスト的にみると、白金とロジウムとの合金膜の方が、
白金とロジウムとの合金酸化膜を成膜する装置で同一ス
パッタターゲットを用いて成膜できるという利点がある
が、配線抵抗が白金よりも若干高いので場合によっては
白金を用いる事も考えられる。
白金とロジウムの合金膜２４を１０００Å形成した。
尚、ここで、白金とロジウムとの合金膜の代わりに白金
を用いてもよい。上部電極ＰtＲhＯx上に更にＰtＲh又
はＰtが用いられるのはドライブラインとしてで、後の
８００℃の高温熱処理を必要としており、高温での耐性
がある白金とロジウムとの合金膜又は白金膜を用いる。
コスト的にみると、白金とロジウムとの合金膜の方が、
白金とロジウムとの合金酸化膜を成膜する装置で同一ス
パッタターゲットを用いて成膜できるという利点がある
が、配線抵抗が白金よりも若干高いので場合によっては
白金を用いる事も考えられる。
【００４７】次に、この白金又は白金とロジウムとの合
金膜上に膜厚２５０Åの窒化チタン膜１６をＲＦマグネ
トロン反応性スパッタで成膜した。これは、第３の層間
絶縁膜との密着性を向上させ、次工程のフォトリソグラ
フィー工程で反射防止膜として働く。次に、フォトリソ
グラフィー技術を用いて、フォトレジストによりドライ
ブライン配線形状にパターニングを行う。
金膜上に膜厚２５０Åの窒化チタン膜１６をＲＦマグネ
トロン反応性スパッタで成膜した。これは、第３の層間
絶縁膜との密着性を向上させ、次工程のフォトリソグラ
フィー工程で反射防止膜として働く。次に、フォトリソ
グラフィー技術を用いて、フォトレジストによりドライ
ブライン配線形状にパターニングを行う。
【００４８】次に、窒化チタン膜、白金及びチタン又は
窒化チタン膜、白金とロジウムとの合金膜及びチタンを
塩素ガスを用いたドライエッチング法でドライブライン
形状に加工した。このドライエッチングでもＳＢＴ膜に
プラズマ照射による間接的な損傷ができるため、これを
回復させると共に強誘電体キャパシタのリーク特性を改
善させる目的で大気圧の酸素雰囲気で８００℃、１５分
間の熱処理を行った。
窒化チタン膜、白金とロジウムとの合金膜及びチタンを
塩素ガスを用いたドライエッチング法でドライブライン
形状に加工した。このドライエッチングでもＳＢＴ膜に
プラズマ照射による間接的な損傷ができるため、これを
回復させると共に強誘電体キャパシタのリーク特性を改
善させる目的で大気圧の酸素雰囲気で８００℃、１５分
間の熱処理を行った。
【００４９】次に、原料をＴＥＯＳとし、プラズマＴＥ
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すような形状にな
り易い。そこで、まず、第３の層間絶縁膜として、プラ
ズマＴＥＯＳ膜を３０００Å形成した。この程度の膜厚
でもオーバーハングな形状になるため、アルゴンを用い
た逆スパッタにより形状を図４のように改善させた後、
オゾンＴＥＯＳ膜を７０００Å形成した。この膜には、
水分を多く含むため、さらに、プラズマＴＥＯＳ膜を３
０００Å形成し、水分の上方向への拡散を防ぐ。ここ
に、コンタクトホールを形成し、ソース/ドレイン領域
５からのアルミニウム引き出し電極１８をＤＣマグネト
ロンスパッタ法にて形成した。
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すような形状にな
り易い。そこで、まず、第３の層間絶縁膜として、プラ
ズマＴＥＯＳ膜を３０００Å形成した。この程度の膜厚
でもオーバーハングな形状になるため、アルゴンを用い
た逆スパッタにより形状を図４のように改善させた後、
オゾンＴＥＯＳ膜を７０００Å形成した。この膜には、
水分を多く含むため、さらに、プラズマＴＥＯＳ膜を３
０００Å形成し、水分の上方向への拡散を防ぐ。ここ
に、コンタクトホールを形成し、ソース/ドレイン領域
５からのアルミニウム引き出し電極１８をＤＣマグネト
ロンスパッタ法にて形成した。
【００５０】上述の工程により形成された強誘電体膜を
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図９に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、３Ｖで周波数は７５Ｈzとした。図９に示
したように、３Ｖで飽和分極値は１４.３μＣ/cm2、残
留分極値は９.０μＣ/cm2であり、強誘電体キャパシタ
として用いるのに十分な大きさの強誘電性が得られた。
また、ヒステリシスループの対称性がほとんど崩れてい
ないことから、上部電極とシリコン基板の間のコンタク
トが十分に取れていることが示される。
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図９に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、３Ｖで周波数は７５Ｈzとした。図９に示
したように、３Ｖで飽和分極値は１４.３μＣ/cm2、残
留分極値は９.０μＣ/cm2であり、強誘電体キャパシタ
として用いるのに十分な大きさの強誘電性が得られた。
また、ヒステリシスループの対称性がほとんど崩れてい
ないことから、上部電極とシリコン基板の間のコンタク
トが十分に取れていることが示される。
【００５１】また、強誘電体には分極反転を伴う疲労
も、第１の実施の形態と同様に大幅に改善されることが
わかった。
も、第１の実施の形態と同様に大幅に改善されることが
わかった。
【００５２】尚、本実施の形態においては、強誘電体膜
の成膜法としてＭＯＤ法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、反応性マグネトロンスパッタ法、ゾル
ゲル法等の方法を用いてもよい。また、本実施の形態に
おいては、強誘電体膜として、ＳＢＴ膜を用いている
が、ＰＺＴ、ＰbＴiＯ3、(ＰbxＬa1-x)ＴiＯ3、(ＰbxＬ
a1-x)(ＺryＴi1-y)Ｏ3、Ｂi4Ｔi3Ｏ12、ＢaＴiＯ3、Ｌi
ＮbＯ3、ＬiＴaＯ3、ＹＭnＯ3、Ｓr2Ｎb2Ｏ7、ＳrＢi
2(ＴaxＮb1-x)2Ｏ9等においても、また、高誘電体膜と
して、(ＢaxＳr1-x)ＴiＯ3、ＳrＢi4Ｔi4Ｏ15等におい
ても、同様な構造を用いることができる。
の成膜法としてＭＯＤ法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、反応性マグネトロンスパッタ法、ゾル
ゲル法等の方法を用いてもよい。また、本実施の形態に
おいては、強誘電体膜として、ＳＢＴ膜を用いている
が、ＰＺＴ、ＰbＴiＯ3、(ＰbxＬa1-x)ＴiＯ3、(ＰbxＬ
a1-x)(ＺryＴi1-y)Ｏ3、Ｂi4Ｔi3Ｏ12、ＢaＴiＯ3、Ｌi
ＮbＯ3、ＬiＴaＯ3、ＹＭnＯ3、Ｓr2Ｎb2Ｏ7、ＳrＢi
2(ＴaxＮb1-x)2Ｏ9等においても、また、高誘電体膜と
して、(ＢaxＳr1-x)ＴiＯ3、ＳrＢi4Ｔi4Ｏ15等におい
ても、同様な構造を用いることができる。
【００５３】また、第１の実施の形態及び第２の実施の
形態において、第３の層間絶縁膜として、プラズマＴＥ
ＯＳ膜とオゾンＴＥＯＳ膜との組み合わせを用いたが、
これらい加えて同ように水素を含みシランを原料とする
ＥＣＲ又はヘリコンなどのプラズマＣＶＤによるシリコ
ン酸化膜やプラズマＳiＮ膜、ＳＯＧ膜、ＳiＯＦ膜等の
単層または組み合わせによる積層構造の層間絶縁膜も用
いることができる。
形態において、第３の層間絶縁膜として、プラズマＴＥ
ＯＳ膜とオゾンＴＥＯＳ膜との組み合わせを用いたが、
これらい加えて同ように水素を含みシランを原料とする
ＥＣＲ又はヘリコンなどのプラズマＣＶＤによるシリコ
ン酸化膜やプラズマＳiＮ膜、ＳＯＧ膜、ＳiＯＦ膜等の
単層または組み合わせによる積層構造の層間絶縁膜も用
いることができる。
【００５４】
【発明の効果】以上、詳細に説明したように、本発明を
用い、強誘電体膜や高誘電体膜に直接接するように、白
金とロジウムとの合金酸化膜を上部電極として形成する
ことにより、酸化物強誘電体や高誘電体を用いたキャパ
シタ形成後にも、活性化された水素による誘電体の還元
による強誘電体の劣化を引き起こさずに、プラズマＴＥ
ＯＳ膜を層間絶縁膜として用いることができる。
用い、強誘電体膜や高誘電体膜に直接接するように、白
金とロジウムとの合金酸化膜を上部電極として形成する
ことにより、酸化物強誘電体や高誘電体を用いたキャパ
シタ形成後にも、活性化された水素による誘電体の還元
による強誘電体の劣化を引き起こさずに、プラズマＴＥ
ＯＳ膜を層間絶縁膜として用いることができる。
【００５５】また、第３の層間絶縁膜にプラズマＴＥＯ
Ｓ膜を用いることにより、下地の依存性なくＣＶＤ法と
しては均一な膜厚で成膜することができ、段差部を増大
させることがないので、この後の微細加工を容易にする
ことができる。また、上部電極が水素の拡散を防止する
ため、拡散防止の保護膜を形成する必要がなく、さらに
段差を低減することができる。
Ｓ膜を用いることにより、下地の依存性なくＣＶＤ法と
しては均一な膜厚で成膜することができ、段差部を増大
させることがないので、この後の微細加工を容易にする
ことができる。また、上部電極が水素の拡散を防止する
ため、拡散防止の保護膜を形成する必要がなく、さらに
段差を低減することができる。
【００５６】更に、最終的に回復するための水素シンタ
ーを強誘電特性や高誘電特性を劣化させることなしに行
うことができる。また、上部電極、強誘電体又は高誘電
体ともに酸化物で構成されているため、後工程で行われ
る熱処理や経時変化においても、強誘電体又は高誘電体
を構成する各元素や酸素原子などの移動が起こりにく
く、強誘電体の疲労特性や高誘電体の経時的な誘電率の
低下の面でも改善される。
ーを強誘電特性や高誘電特性を劣化させることなしに行
うことができる。また、上部電極、強誘電体又は高誘電
体ともに酸化物で構成されているため、後工程で行われ
る熱処理や経時変化においても、強誘電体又は高誘電体
を構成する各元素や酸素原子などの移動が起こりにく
く、強誘電体の疲労特性や高誘電体の経時的な誘電率の
低下の面でも改善される。
【００５７】また、ＩrＯ2、ＲuＯ2、ＲhＯ2等の酸化物
導電体を上部電極に用いる場合と異なり、上部及び下部
で同じ白金系材料を用いているので、キャパシタへの電
界の印加方向に関するキャパシタ特性の非対称性も起こ
りにくい。
導電体を上部電極に用いる場合と異なり、上部及び下部
で同じ白金系材料を用いているので、キャパシタへの電
界の印加方向に関するキャパシタ特性の非対称性も起こ
りにくい。
【図１】本発明の一の実施の形態の半導体装置の断面図
である。
である。
【図２】メタル段差上にオゾンＴＥＯＳ膜を一般条件で
成膜した場合の断面図である。
成膜した場合の断面図である。
【図３】メタル段差上にプラズマＴＥＯＳ膜を一般条件
で成膜した場合の断面図である。
で成膜した場合の断面図である。
【図４】図３のプラズマＴＥＯＳ膜をアルゴンスパッタ
により形状の改善を行った後の断面図である。
により形状の改善を行った後の断面図である。
【図５】本発明の第１の実施の形態で作成した強誘電体
キャパシタの特性を示すヒステリシスループを示す図で
ある。
キャパシタの特性を示すヒステリシスループを示す図で
ある。
【図６】上部電極に白金を用いた場合と、白金とロジウ
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と熱処理温度との関係を示す図である。
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と熱処理温度との関係を示す図である。
【図７】上部電極に白金を用いた場合と、白金とロジウ
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と与えたパルス数の関係を示す図である。
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と与えたパルス数の関係を示す図である。
【図８】本発明の第２の実施の形態の半導体装置の断面
図である。
図である。
【図９】本発明の第２の実施の形態で作成した強誘電体
キャパシタの特性を示すヒステリシスループを示す図で
ある。
キャパシタの特性を示すヒステリシスループを示す図で
ある。
【図１０】従来技術の説明に供する図である。
１ ｎ型シリコン基板
２ ロコス酸化膜
３ ゲート酸化膜
４ ゲート電極
５ ソース/ドレイン領域
６ 第１のシリコン酸化膜
７ ポリシリコンプラグ
８ チタン膜
９ 窒化チタン膜
１０ 白金下部電極
１１ ＰＺＴ膜
１２ 酸化チタン膜
１３ 第２のシリコン酸化膜
１４ チタン膜
１５ 上部電極
１６ 窒化チタン膜
１７ 第３のシリコン酸化膜
１８ アルミニウムの引き出し電極
１９ タングステンプラグ
２０ 白金とロジウムとの合金膜
２１ 白金とロジウムとの合金酸化膜
２２ 白金膜
２３ ＳＢＴ膜
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
H01L 21/822
H01L 21/8242
H01L 27/04
H01L 27/108
Claims (2)
- 【請求項１】 下部電極と上部電極とで、強誘電体膜又
は高誘電体膜を挟み込む強誘電体キャパシタ又は高誘電
体キャパシタを有する半導体メモリ素子において、 上記上部電極の内、上記強誘電体膜又は高誘電体膜表面
と直接接する位置に白金とロジウムとの合金酸化膜が形
成されており、 上記白金とロジウムとの合金酸化膜中の白金とロジウム
との合計に対するロジウムの含有率が１０％以上２０％
以下であり、 上記白金とロジウムとの合金酸化膜中の全元素に対する
酸素原子の含有率が１０％以上１７％以下であ る ことを特徴とする半導体メモリ素子。 - 【請求項２】 上記上部電極上に、または、上記上部電
極上に形成された配線上に、窒化チタン膜が形成されて
いることを特徴とする、請求項１記載の半導体メモリ素
子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20278997A JP3484324B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体メモリ素子 |
| US09/115,244 US6201271B1 (en) | 1997-07-29 | 1998-07-14 | Semiconductor memory device prevented from deterioration due to activated hydrogen |
| KR1019980030260A KR100306198B1 (ko) | 1997-07-29 | 1998-07-28 | 활성 수소에 의한 열화를 방지한 반도체 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20278997A JP3484324B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体メモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154713A JPH1154713A (ja) | 1999-02-26 |
| JP3484324B2 true JP3484324B2 (ja) | 2004-01-06 |
Family
ID=16463228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20278997A Expired - Fee Related JP3484324B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体メモリ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6201271B1 (ja) |
| JP (1) | JP3484324B2 (ja) |
| KR (1) | KR100306198B1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3974697B2 (ja) * | 1997-11-28 | 2007-09-12 | ローム株式会社 | キャパシタおよびその製法 |
| US6271131B1 (en) | 1998-08-26 | 2001-08-07 | Micron Technology, Inc. | Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers |
| US6239028B1 (en) * | 1998-09-03 | 2001-05-29 | Micron Technology, Inc. | Methods for forming iridium-containing films on substrates |
| US6495412B1 (en) | 1998-09-11 | 2002-12-17 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| JP2000315778A (ja) * | 1999-04-30 | 2000-11-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6297527B1 (en) * | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
| JP2000349257A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| US6441492B1 (en) * | 1999-09-10 | 2002-08-27 | James A. Cunningham | Diffusion barriers for copper interconnect systems |
| TW425696B (en) * | 1999-09-10 | 2001-03-11 | Samsung Electronics Co Ltd | Semiconductor memory device having capacitor encapsulated with multiple layers and method of manfacturing the same |
| KR100308131B1 (ko) * | 1999-10-01 | 2001-11-02 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| US6964873B2 (en) * | 1999-10-29 | 2005-11-15 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| KR100362179B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| KR100362189B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| KR100358137B1 (ko) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법 |
| JP3644887B2 (ja) | 2000-04-11 | 2005-05-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US6597028B2 (en) * | 2000-06-26 | 2003-07-22 | Ramtron International Corporation | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same |
| US6455370B1 (en) * | 2000-08-16 | 2002-09-24 | Micron Technology, Inc. | Method of patterning noble metals for semiconductor devices by electropolishing |
| US6660631B1 (en) * | 2000-08-31 | 2003-12-09 | Micron Technology, Inc. | Devices containing platinum-iridium films and methods of preparing such films and devices |
| US6846509B2 (en) * | 2000-11-22 | 2005-01-25 | Massachusetts Institute Of Technology | Room temperature luminescent Erbium Oxide thin films for photonics |
| KR100420117B1 (ko) * | 2001-03-12 | 2004-03-02 | 삼성전자주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
| KR100407575B1 (ko) * | 2001-04-18 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| JP2002368200A (ja) * | 2001-06-08 | 2002-12-20 | Sony Corp | 半導体記憶装置 |
| KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
| US6576538B2 (en) * | 2001-08-30 | 2003-06-10 | Micron Technology, Inc. | Technique for high efficiency metalorganic chemical vapor deposition |
| US6918960B2 (en) * | 2001-11-28 | 2005-07-19 | Micron Technology, Inc. | CVD of PtRh with good adhesion and morphology |
| JP4090766B2 (ja) * | 2002-03-19 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004303993A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US7097921B2 (en) * | 2003-05-29 | 2006-08-29 | Macronix International Co., Ltd. | Sandwich arc structure for preventing metal to contact from shifting |
| JP4434809B2 (ja) * | 2004-03-29 | 2010-03-17 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP4997939B2 (ja) * | 2006-11-29 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
| JP7080579B2 (ja) | 2016-12-02 | 2022-06-06 | 凸版印刷株式会社 | 電子部品製造方法 |
| US10861929B2 (en) * | 2018-06-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electronic device including a capacitor |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005102A (en) | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| US5003428A (en) | 1989-07-17 | 1991-03-26 | National Semiconductor Corporation | Electrodes for ceramic oxide capacitors |
| DE69017802T2 (de) | 1989-08-30 | 1995-09-07 | Nippon Electric Co | Dünnfilmkondensator und dessen Herstellungsverfahren. |
| US5142437A (en) | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
| US5185689A (en) | 1992-04-29 | 1993-02-09 | Motorola Inc. | Capacitor having a ruthenate electrode and method of formation |
| JPH05343251A (ja) | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 誘電体装置 |
| US5335138A (en) | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| JP2874512B2 (ja) | 1993-05-13 | 1999-03-24 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| US5407855A (en) | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| JPH0794600A (ja) | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP0736905B1 (en) * | 1993-08-05 | 2006-01-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitor and manufacturing method thereof |
| JPH0794680A (ja) | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3247023B2 (ja) | 1994-01-13 | 2002-01-15 | ローム株式会社 | 誘電体キャパシタ、不揮発性メモリおよびその製造方法 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5622893A (en) | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5555486A (en) | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| JPH08274270A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 電子部品 |
| JPH08316430A (ja) | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
| JPH0945872A (ja) | 1995-07-28 | 1997-02-14 | Olympus Optical Co Ltd | 誘電体薄膜素子 |
| KR100200299B1 (ko) | 1995-11-30 | 1999-06-15 | 김영환 | 반도체 소자 캐패시터 형성방법 |
| JPH09162372A (ja) | 1995-12-13 | 1997-06-20 | Ricoh Co Ltd | 電極材料及びこれを用いた容量素子 |
| US5633781A (en) | 1995-12-22 | 1997-05-27 | International Business Machines Corporation | Isolated sidewall capacitor having a compound plate electrode |
| JP3587004B2 (ja) * | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| US5790366A (en) * | 1996-12-06 | 1998-08-04 | Sharp Kabushiki Kaisha | High temperature electrode-barriers for ferroelectric and other capacitor structures |
-
1997
- 1997-07-29 JP JP20278997A patent/JP3484324B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-14 US US09/115,244 patent/US6201271B1/en not_active Expired - Fee Related
- 1998-07-28 KR KR1019980030260A patent/KR100306198B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990014221A (ko) | 1999-02-25 |
| JPH1154713A (ja) | 1999-02-26 |
| KR100306198B1 (ko) | 2001-12-17 |
| US6201271B1 (en) | 2001-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484324B2 (ja) | 半導体メモリ素子 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| JP3452763B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US6649957B2 (en) | Thin film polycrystalline memory structure | |
| KR100729231B1 (ko) | 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법 | |
| JPH11126883A (ja) | 半導体メモリ素子 | |
| JP4050004B2 (ja) | 半導体装置及びその製造方法 | |
| US8633036B2 (en) | Manufacturing method of ferroelectric capacitor | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| US20010023103A1 (en) | Method for manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP2003007984A (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| US6608339B2 (en) | Ferroelectric memory element | |
| JP2001127262A (ja) | 強誘電体キャパシタ、その製造方法、および半導体装置 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| US6987308B2 (en) | Ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2000223666A (ja) | 半導体メモリ素子の製造方法 | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| US20070010066A1 (en) | Method for manufacturing semiconductor device | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP2004023086A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |