JP3483721B2 - 発光ダイオード駆動回路 - Google Patents
発光ダイオード駆動回路Info
- Publication number
- JP3483721B2 JP3483721B2 JP03946497A JP3946497A JP3483721B2 JP 3483721 B2 JP3483721 B2 JP 3483721B2 JP 03946497 A JP03946497 A JP 03946497A JP 3946497 A JP3946497 A JP 3946497A JP 3483721 B2 JP3483721 B2 JP 3483721B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- light emitting
- transistor
- emitting diode
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Communication System (AREA)
- Led Devices (AREA)
Description
に変換し、光ファイバを伝送媒体として信号の伝送を行
う、いわゆる光ファイバリンクにおいて好適に実施され
る発光ダイオード駆動回路に関する。
所などで信号伝送を行うにあたって、前記光ファイバを
伝送媒体として信号伝送を行う前記光ファイバリンクの
構築が行われている。このような光ファイバリンクにお
いて、伝送速度を高速化するために、従来から、発光素
子として、高速応答可能な半導体レーザが使用されてい
るけれども、低価格化のために、該半導体レーザよりも
安価な発光ダイオードの使用が望まれている。しかしな
がら、発光ダイオードは、前記半導体レーザに比べて、
応答が遅く、したがって高速駆動のために、駆動電流に
ピーキングを持たせる必要がある。
できる典型的な従来技術の発光ダイオード駆動回路1の
電気回路図である。この発光ダイオード駆動回路1は、
大略的に、入力用の差動アンプaと、発光ダイオードd
への駆動電流i1をON/OFFするゲート回路gと、
前記発光ダイオードdの定常駆動電流を規定する定電流
源2と、前記定電流源2の電流値を折返して前記ゲート
回路gに与えるカレントミラー回路cmと、ピーキング
波形を発生するためのコンデンサcと、前記コンデンサ
cで発生されたピーキング電流を制御して発光ダイオー
ドdに与えるピーキング電流制御回路3とを備えて構成
されている。
相の入力信号v0,/v0が入力される。たとえば、入
力信号v0を正相側とすると、該正相の入力信号v0
は、差動アンプaの非反転入力端に入力され、逆相の入
力信号/v0は、前記差動アンプaの反転入力端に入力
される。差動アンプaからの正相出力v1は、前記ゲー
ト回路gのトランジスタq1のベースに与えられ、逆相
出力/v1は、前記ゲート回路gのトランジスタq2の
ベースに与えられる。
q2の一対の差動対から構成されるスイッチング回路で
あり、一方のトランジスタq1のコレクタは、発光ダイ
オードdのカソードに接続され、前記駆動電流i1の吸
込みを行う。発光ダイオードdのアノードは、ハイレベ
ルの電源電圧Vccの電源ライン9に接続されている。
また、前記トランジスタq2のコレクタも、前記電源ラ
イン9に接続されている。トランジスタq1,q2のエ
ミッタは、共通に接続され、カレントミラー回路cmの
出力側のトランジスタq3のコレクタに接続される。
スタq3と、対を成すトランジスタq4と、抵抗r1,
r2とを備えて構成されている。トランジスタq3のエ
ミッタは抵抗r1を介して接地され、ベースはトランジ
スタq4のベースと接続されている。トランジスタq4
のベースとコレクタとは、相互に接続されてダイオード
接続となっており、このトランジスタq4のコレクタに
は、前記電源ライン9から、定電流源2を介して定電流
i2が供給されている。トランジスタq4のエミッタ
は、抵抗r2を介して接地されている。
が、トランジスタq3,q4の面積比や、抵抗r1,r
2の抵抗値などに対応した倍数比で折返されて、前記ト
ランジスタq1,q2のエミッタから引抜かれる。
トランジスタq5,q6から成る差動対と、定電流源4
と、分圧抵抗r3,r4と、プルアップ抵抗r5とを備
えて構成されている。トランジスタq5のベースには、
予め定める基準電圧Vrefを、分圧抵抗r3,r4で
分圧した電圧Vref’が与えられている。前記基準電
圧Vrefはまた、プルアップ抵抗r5を介して、トラ
ンジスタq6のベースに与えられている。
ンサcの一方の端子に接続され、このコンデンサcの他
方の端子には、前記逆相出力/v1が与えられる。トラ
ンジスタq5,q6のエミッタは、共通に接続されて、
定電流源4を介して接地される。トランジスタq6のコ
レクタは前記電源ライン9に接続され、これに対して、
トランジスタq5のコレクタは前記発光ダイオードdの
カソードに接続されている。
動回路1において、図7(a)で示す正相の入力信号v
0および図7(b)で示す逆相の入力信号/v0に対し
て、差動アンプaからの正相出力v1は図7(c)で示
すようになり、逆相出力/v1は図7(d)で示すよう
になる。
ち上がると、逆相出力/v1がローレベルとなってトラ
ンジスタq2が遮断し、正相出力v1がハイレベルとな
ってトランジスタq1が導通し、図7(f)で示すよう
な電流i3が、カレントミラー回路cmによって、発光
ダイオードdのカソードから吸込まれる。
あるときに前記基準電圧Vrefに保持されていたトラ
ンジスタq6のベース電圧v2は、該逆相出力/v1の
立下がりによって、図7(e)で示すように落込み、ピ
ーキング波形を発生する。これによって、発光ダイオー
ドdのカソードからは、トランジスタq5によって、図
7(g)で示すようなピーキング電流i4が吸込まれ
る。
イレベルに立上がることによって、発光ダイオードdに
は、図7(h)で示すような、立上がり時にピーキング
を有する駆動電流i1が供給されることになる。
の発光ダイオード駆動回路1では、ピーキング電流i4
を発生するために、ピーキング電流制御回路3内の定電
流源4は、逆相信号/v1のレベルに拘らず、常時、前
記ピーキング電流i4のピーク値に対応した電流、たと
えば30mAを供給している。したがって、該発光ダイ
オード駆動回路1は、カレントミラー回路cmが供給す
る電流の、たとえば30mAと併せて、60mA以上の
消費電流となり、電力消費が大きいという問題がある。
ができる発光ダイオード駆動回路を提供することであ
る。
光ダイオード駆動回路は、駆動信号に応答して、発光ダ
イオードへの駆動電流をON/OFF制御するゲート回
路と、前記発光ダイオードの定常駆動電流を規定する定
電流源と、前記定電流源がダイオード接続された一方の
トランジスタに接続され、他方のトランジスタが前記ゲ
ート回路に接続され、両トランジスタのベース間に抵抗
が介在され、前記定電流源の電流値を予め定める倍数比
で折返すカレントミラー回路と、前記他方のトランジス
タのベースに前記駆動信号を入力するコンデンサとを含
むことを特徴とする。
共通に接続され、一方のコレクタが発光ダイオードに接
続され、各ゲートには相互に逆相の駆動信号が入力され
る差動対などで実現されるゲート回路を介して、発光ダ
イオードへの駆動電流をON/OFF制御するにあたっ
て、定電流源によって規定された電流をカレントミラー
回路で予め定める倍数比で折返して作成した電流を定常
駆動のための電流として該カレントミラー回路の出力側
のトランジスタから前記ゲート回路へ供給し、さらにコ
ンデンサによって前記駆動信号を微分して得られたピー
キング波形を、前記カレントミラー回路の出力側のトラ
ンジスタのゲートに与えて、前記定常駆動のための電流
にピーキング電流を重畳してゲート回路に供給し、カレ
ントミラー回路が供給する駆動電流をピーキングを有す
る電流とする。
よび定常点灯時には、前記ピーキングを発生させるため
の電流は流れておらず、電力消費を低減することができ
る。また、コンデンサの静電容量や抵抗の抵抗値を調整
することによって、ピーキング電流の時定数の調整を容
易に行うことができる。
駆動回路では、前記カレントミラー回路の両トランジス
タは、MOSトランジスタであることを特徴とする。
のゲートからは、バイポーラトランジスタのベースから
に比べて、電流の流入量が極めて小さいので、前記定常
駆動電流およびピーキング電流の高精度な調整を可能と
することができる。
図1および図2に基づいて説明すれば以下のとおりであ
る。
オード駆動回路11の電気回路図である。この発光ダイ
オード駆動回路11は、大略的に、入力段の差動アンプ
A1,A2,A3と、発光ダイオードDへの駆動電流I
1をON/OFF制御するためのスイッチング回路であ
るゲート回路Gと、ピーキング波形を作成するためのコ
ンデンサCと、前記発光ダイオードDの定常点灯時の電
流を規定する定電流源13と、前記駆動電流I1を規定
するための駆動電流制御回路12とを備えて構成されて
いる。
力信号V0,/V0がそれぞれ入力される。たとえば、
入力信号V0を正相側とすると、該正相の入力信号V0
は、差動アンプA1の非反転入力端に入力され、逆相の
入力信号/V0は、前記差動アンプA1の反転入力端に
入力される。差動アンプA1からの正相出力V1は、相
互に並列に配置される差動アンプA2,A3の非反転入
力端に共通に入力される。同様に、差動アンプA1から
の逆相出力/V1は、差動アンプA2,A3の反転入力
端に共通に入力される。
ピーダンス変換用のバッファとして機能し、これによっ
て立上がりおよび立下がり時間等の特性を、入力信号V
0,/V0に依存しない所望とする特性とすることがで
きる。また、前記差動アンプA2,A3は、ゲート回路
Gによる駆動電流の切換えタイミングと、コンデンサC
によるピーキング波形の発生タイミングとを揃える機能
を有している。
記ゲート回路Gの一方のトランジスタQ1のベースに与
えられ、逆相出力/V2は、ゲート回路Gの他方のトラ
ンジスタQ2のベースに与えられる。トランジスタQ
1,Q2は、NPN型のバイポーラトランジスタであ
り、差動対を構成し、トランジスタQ1のコレクタは、
前記発光ダイオードDのカソードに接続され、この発光
ダイオードDのアノードは、ハイレベルの電源電圧Vc
cの電源ライン19に接続されている。トランジスタQ
2のコレクタは、前記電源ライン19に接続される。ト
ランジスタQ1,Q2のエミッタは、共通に接続され
て、前記駆動電流制御回路12の出力側のトランジスタ
Q4のコレクタに接続されている。
となり、入力信号V0がローレベルとなると、すなわち
逆相出力/V2がハイレベルとなり、正相出力V2がロ
ーレベルとなると、トランジスタQ2が導通し、トラン
ジスタQ1が遮断し、駆動電流制御回路12へは、トラ
ンジスタQ2から電流が供給される。これに対して、正
相出力V2がハイレベルとなり、逆相出力/V2がロー
レベルとなると、トランジスタQ1が導通し、トランジ
スタQ2が遮断し、駆動電流制御回路12へはトランジ
スタQ1から電流が流れ、発光ダイオードDに前記駆動
電流I1が流れることになる。
ラー回路を構成する一対のNPN型のバイポーラトラン
ジスタQ3,Q4と、抵抗R1,R2,R3とを備えて
構成されている。トランジスタQ3のベースは、コレク
タと接続されて、該トランジスタQ3はダイオード接続
となっており、前記コレクタは、定電流源13を介して
前記電源ライン19に接続されている。このトランジス
タQ3のエミッタは、抵抗R1を介して接地されてい
る。したがって、該トランジスタQ3には、定電流源1
3で規定された定電流I2が、常時流れている。
抗R2を介してトランジスタQ4のベースに接続されて
おり、このトランジスタQ4のエミッタは、抵抗R3を
介して接地されている。トランジスタQ4のベースには
また、コンデンサCを介して、前記差動アンプA3の正
相出力V3が与えられる。
であり、入力信号V0がローレベルであるとき、すなわ
ち逆相出力/V2がハイレベルであり、正相出力V2,
V3がローレベルであるときには、トランジスタQ2か
ら、駆動電流制御回路12のトランジスタQ4へは、前
記定電流源13からの電流I2を、前記トランジスタQ
3,Q4の面積比や抵抗R1,R3の抵抗値の比などに
対応した倍数で折返えした電流Icが吸込まれる。
となり、入力信号/V0がローレベルとなったとき、す
なわち正相出力V2,V3がハイレベルとなり、逆相出
力/V2がローレベルとなると、トランジスタQ1か
ら、駆動電流制御回路12のトランジスタQ4へは、前
記定電流源13の電流I2に対応した電流Icに、前記
正相出力V3をコンデンサCが微分したピーキング波形
V4に対応した電流を加算した電流Ipが流れ、前記駆
動電流I1となる。
オード駆動回路11の動作を説明するための波形図であ
る。正相の入力信号V0および逆相の入力信号/V0が
それぞれ図2(a)および図2(b)で示されるとき、
各正相出力V1,V2は図2(c)で示すようになり、
逆相出力/V1,/V2は図2(d)で示すようにな
る。これに連動して、トランジスタQ1は正相出力V2
がハイレベル、すなわち逆相出力/V2がローレベルで
あるときに導通し、トランジスタQ2は正相出力V2が
ローレベル、すなわち逆相出力/V2がハイレベルであ
るときに導通する。また、差動アンプA3からの正相出
力V3は、図2(e)で示すように、図2(c)で示す
差動アンプA2からの正相出力V2と相似の波形とな
る。
スタQ4では、定常時には、定電流源13からの電流I
2を折返すように電流が流れており、そのベース電圧
は、図2(f)で示すように、該トランジスタQ4のベ
ース−エミッタ間電圧である略0.7Vとなっている。
このトランジスタQ4のベース電圧は、前記正相出力V
3がハイレベルに立上がるときに、コンデンサCによっ
て該正相出力V3が微分されて立上がり、この図2
(f)で示すように、ピーキングを有する波形となる。
流れる発光ダイオードDの前記駆動電流I1は、図2
(g)で示すように、前記正相出力V3の立上がりに応
答して、急激に立上がって、ピーキングを呈し、その
後、定常点灯レベルに収束する電流となる。
側を流れる電流は、正相信号V3がハイレベルに立上が
る過渡時には、ピーク値Ip、たとえば60mAとな
り、ピーキングが収束した発光ダイオードDの定常点灯
時および正相出力V3がローレベルである消灯時には、
所定の定電流Ic、たとえば30mAとすることができ
る。これによって、ピーキング電流Ipの作成のため
に、常時、該ピーキング電流Ipと等しい電流を流して
おく必要がなく、電力消費を格段に低減することができ
る。
は、コンデンサCの静電容量および抵抗R2の抵抗値で
決定することができる。
正相出力V3のハイレベル時の電圧レベルをV3Hと
し、抵抗R3の抵抗値を参照符と同一で示すとき、ほ
ぼ、 Ip=V3H/R3 で調整することができる。
定数および電流量を容易に制御することができる。
では、発光ダイオードDのアノードをハイレベルの電源
ライン19に接続し、カソードからゲート回路Gが駆動
電流I1を吸込むように構成しているけれども、前記発
光ダイオードDのカソードを接地電位側に接続し、アノ
ードに前記駆動電流I1を流し出す場合には、図3の駆
動電流制御回路12aで示すように、カレントミラー回
路を構成する一対のトランジスタQ3a,Q4aをPN
P型のバイポーラトランジスタとし、トランジスタQ3
aのエミッタを抵抗R1aを介して前記電源ライン19
に接続し、ベースはコレクタに接続するとともに、定電
流源13を介して接地ラインに接続し、トランジスタQ
4aのエミッタを抵抗R3aを介して前記電源ライン1
9に接続し、コレクタからは前記ゲート回路Gへ前記駆
動電流I1を流し出すようにすればよい。
コンデンサCへは、逆相出力/V3を与える必要があ
る。
代えて、図4で示す駆動電流制御回路12bを用いても
よく、図3で示す駆動電流制御回路12aに代えて、図
5で示す駆動電流制御回路12cを用いてもよい。これ
ら駆動電流制御回路12bにおけるトランジスタQ3
b,Q4bおよび駆動電流制御回路12cのトランジス
タQ3c,Q4cは、MOSトランジスタである。
ゲートからの電流の流込みがほとんどないので、前記ピ
ーキング電流Ipおよび定常時における電流Icを、所
望とする値に、容易、かつ高精度に制御することができ
る。
動回路は、以上のように、一方のトランジスタがダイオ
ード接続されて定電流源に接続され、他方のトランジス
タが発光ダイオードへの駆動電流をON/OFF制御す
るゲート回路に接続され、両トランジスタのベース間に
抵抗が介在されるカレントミラー回路によって、前記定
電流源で規定された電流を折返して定常駆動のための電
流を作成し、駆動信号をコンデンサによって微分して得
られたピーキング波形を前記カレントミラー回路の出力
側のトランジスタのゲートに与えて、前記定常駆動のた
めの電流にピーキング電流を重畳して、発光ダイオード
への駆動電流を作成する。
び定常点灯時には、前記ピーキングを発生させるための
電流は流れておらず、電力消費を低減することができ
る。また、コンデンサの静電容量や抵抗の抵抗値を調整
することによって、前記ピーキング電流の時定数を容易
に調整することができる。
駆動回路は、以上のように、前記カレントミラー回路の
両トランジスタを、MOSトランジスタとする。
スからに比べて、該MOSトランジスタのゲートから
は、電流の流入量が極めて小さいので、定常駆動電流お
よびピーキング電流の高精度な調整を可能とすることが
できる。
路の電気回路図である。
明するための波形図である。
回路における駆動電流制御回路の電気回路図である。
ド駆動回路における駆動電流制御回路の電気回路図であ
る。
ド駆動回路における駆動電流制御回路の電気回路図であ
る。
電気回路図である。
明するための波形図である。
トミラー回路) 12a 駆動電流制御回路(カレン
トミラー回路) 12b 駆動電流制御回路(カレン
トミラー回路) 12c 駆動電流制御回路(カレン
トミラー回路) 13 定電流源 A1,A2,A3 差動アンプ C コンデンサ D 発光ダイオード Q1,Q2,Q3,Q4 トランジスタ Q3a,Q4a トランジスタ Q3b,Q4b トランジスタ Q3c,Q4c トランジスタ R1,R2,R3 抵抗 R1a,R3a 抵抗
Claims (2)
- 【請求項1】駆動信号に応答して、発光ダイオードへの
駆動電流をON/OFF制御するゲート回路と、 前記発光ダイオードの定常駆動電流を規定する定電流源
と、 前記定電流源がダイオード接続された一方のトランジス
タに接続され、他方のトランジスタが前記ゲート回路に
接続され、両トランジスタのベース間に抵抗が介在さ
れ、前記定電流源の電流値を予め定める倍数比で折返す
カレントミラー回路と、 前記他方のトランジスタのベースに前記駆動信号を入力
するコンデンサとを含むことを特徴とする発光ダイオー
ド駆動回路。 - 【請求項2】前記カレントミラー回路の両トランジスタ
は、MOSトランジスタであることを特徴とする請求項
1記載の発光ダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03946497A JP3483721B2 (ja) | 1997-02-24 | 1997-02-24 | 発光ダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03946497A JP3483721B2 (ja) | 1997-02-24 | 1997-02-24 | 発光ダイオード駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242522A JPH10242522A (ja) | 1998-09-11 |
JP3483721B2 true JP3483721B2 (ja) | 2004-01-06 |
Family
ID=12553783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03946497A Expired - Fee Related JP3483721B2 (ja) | 1997-02-24 | 1997-02-24 | 発光ダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3483721B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4518443B2 (ja) * | 1998-09-21 | 2010-08-04 | 富士通セミコンダクター株式会社 | 光通信装置 |
TW200504662A (en) * | 2003-07-17 | 2005-02-01 | Analog Integrations Corp | Method of using current mirror to drive LED |
CN100352068C (zh) * | 2003-08-20 | 2007-11-28 | 沛亨半导体股份有限公司 | 以电流镜驱动发光二极管的方法 |
JP4364664B2 (ja) * | 2004-02-04 | 2009-11-18 | シャープ株式会社 | 発光ダイオード駆動回路および光ファイバリンク用光送信機 |
JP2010226592A (ja) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | 演算増幅器 |
JP5941268B2 (ja) * | 2011-11-10 | 2016-06-29 | キヤノン株式会社 | 発光素子駆動回路、光学式エンコーダ、カメラ及び発光素子駆動回路の制御方法 |
JP2014107461A (ja) * | 2012-11-29 | 2014-06-09 | Ricoh Co Ltd | 半導体レーザ駆動回路、画像形成装置 |
-
1997
- 1997-02-24 JP JP03946497A patent/JP3483721B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10242522A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2112727B1 (en) | DC coupled driver with active termination | |
EP0441965A1 (en) | Light-emitting diode drive circuit | |
JP3725235B2 (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
JP2004328640A (ja) | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 | |
JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
JP2003179553A (ja) | 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ | |
JP3531661B2 (ja) | 発光ダイオード駆動回路 | |
JPH0446009B2 (ja) | ||
US6765942B2 (en) | Optoelectronic circuit and control circuit | |
US7113041B2 (en) | Operational amplifier | |
JP3350404B2 (ja) | 発光ダイオード駆動回路 | |
JPH0851321A (ja) | 電流発生装置及び電流発生方法 | |
JP4790306B2 (ja) | レーザダイオード駆動回路 | |
JPH0413692Y2 (ja) | ||
JP2006352930A (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
KR940003563Y1 (ko) | 앰프단의 노이즈 피크 발생제거용 정전류 회로 | |
JP3076129B2 (ja) | 差動増幅装置 | |
JP3338219B2 (ja) | 定電流発生回路 | |
JP3323034B2 (ja) | 定電流供給回路 | |
JP3469639B2 (ja) | 増幅回路 | |
JPS6214732Y2 (ja) | ||
EP0645687A2 (en) | Reference voltage generation circuit | |
JPH06216410A (ja) | 発光素子ドライバ | |
JPS59140705A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |