JP3482090B2 - Multilayer filter - Google Patents
Multilayer filterInfo
- Publication number
- JP3482090B2 JP3482090B2 JP35086396A JP35086396A JP3482090B2 JP 3482090 B2 JP3482090 B2 JP 3482090B2 JP 35086396 A JP35086396 A JP 35086396A JP 35086396 A JP35086396 A JP 35086396A JP 3482090 B2 JP3482090 B2 JP 3482090B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- dielectric layer
- electrode
- stripline
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、積層型フィルタに
関し、特にRFモジュール基板に内蔵する基板内蔵用積
層型フィルタに関するもので、例えば、携帯通信用電話
機等の高周波回路無線機に利用する高周波回路用フィル
タやデュプレクサ等に利用される積層型フィルタに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer filter, and more particularly to a substrate built-in multilayer filter built in an RF module substrate, for example, a high frequency circuit used in a high frequency circuit radio such as a mobile phone. TECHNICAL FIELD The present invention relates to a laminated filter used for a filter, a duplexer or the like.
【0002】[0002]
【従来の技術】従来、積層型フィルタの例としては特開
平6−97705号公報に記載されているものが知られ
ている。この積層型フィルタでは、1/4波長型ストリ
ップライン共振素子の一部を構成する共振線路を、2層
以上の誘電体層の主面に導電性材料を印刷することによ
って形成し、各共振線路をビアホールまたはスルーホー
ルによって接続するとともに、アース電極が形成された
誘電体層や入出力電極が形成された誘電体層と積層一体
化している。これにより、積層型フィルタの小型化を図
っている。2. Description of the Related Art Conventionally, as an example of a laminated filter, one described in JP-A-6-97705 is known. In this laminated filter, a resonance line forming a part of a quarter-wavelength stripline resonance element is formed by printing a conductive material on the main surface of two or more dielectric layers, and each resonance line is formed. Are connected by via holes or through holes, and are laminated and integrated with the dielectric layer on which the ground electrode is formed and the dielectric layer on which the input / output electrodes are formed. Thereby, the multilayer filter is downsized.
【0003】[0003]
【発明が解決しようとする課題】携帯電話の小型化に伴
い、電子部品のモジュール化が進み、フィルタやマッチ
ング回路などの受動回路を基板に内蔵させることが要求
されている。フィルタ回路の小型化は、上述したような
従来の技術を用いて行うことができる。従来の積層型フ
ィルタに用いられている誘電体層の誘電体材料として
は、比誘電率が30〜80程度のものが使われており、
さらに小型化を図るためには、誘電体材料の比誘電率を
さらに向上させることが考えられる。しかしながら、マ
ッチング回路等を内蔵させるためには、10〜20程度
の低い比誘電率の基板を用いる必要があり、このような
低い比誘電率の誘電体材料で形成される基板内に同時に
フィルタを構成する場合には、フィルタ回路の小型化を
図ることが困難となる。With the miniaturization of mobile phones, modularization of electronic parts is progressing, and it is required to incorporate passive circuits such as filters and matching circuits in a substrate. The filter circuit can be miniaturized by using the conventional technique as described above. As the dielectric material of the dielectric layer used in the conventional multilayer filter, one having a relative dielectric constant of about 30 to 80 is used.
In order to further reduce the size, it is considered to further improve the relative permittivity of the dielectric material. However, in order to incorporate a matching circuit or the like, it is necessary to use a substrate having a low relative dielectric constant of about 10 to 20, and a filter is simultaneously formed in a substrate formed of a dielectric material having such a low relative dielectric constant. When configured, it becomes difficult to reduce the size of the filter circuit.
【0004】本発明は、基板を構成する誘電体材料の比
誘電率を上げることなく、この基板に内蔵可能な積層型
フィルタの小型化をはかることにある。An object of the present invention is to reduce the size of a laminated filter that can be built in a substrate without increasing the relative permittivity of the dielectric material forming the substrate.
【0005】[0005]
【課題を解決するための手段】本発明に係る積層型フィ
ルタは、複数の誘電体層が積層され、2段以上のストリ
ップライン型共振回路を有する積層型フィルタであっ
て、ストリップライン型共振回路がそれぞれ複数の誘電
体層のうちの少なくとも2つ以上の誘電体層にわたって
存在するとともに、それぞれ共振線路とこの共振線路に
接続される共振用容量電極とを具備して構成され、2段
以上のストリップライン型共振回路を構成する共振線路
が同一誘電体層上に形成され、共振線路の開放端側が共
振用容量電極を形成し、共振用容量電極のうち少なくと
も1つの共振用容量電極は、他の共振用容量電極とは別
の誘電体層上にあることを特徴とする。A laminated filter according to the present invention is a laminated filter in which a plurality of dielectric layers are laminated and which has a stripline type resonance circuit of two or more stages, which is a stripline type resonance circuit. Exists over at least two or more dielectric layers of the plurality of dielectric layers, and each has a resonance line and a resonance capacitor electrode connected to the resonance line. Resonance lines forming a stripline type resonance circuit are formed on the same dielectric layer, an open end side of the resonance lines forms a resonance capacitance electrode, and at least one resonance capacitance electrode among the resonance capacitance electrodes is It is characterized in that it is on a dielectric layer different from that of the resonance capacitance electrode.
【0006】上述のような構成によれば、各共振用容量
電極の面積を大きくとることが可能となり、フィルタの
小型化に必要なより大きな共振用容量を得ることが可能
となる。According to the above-mentioned structure, it is possible to increase the area of each resonance capacitance electrode, and it is possible to obtain a larger resonance capacitance necessary for downsizing the filter.
【0007】[0007]
【発明の実施の形態】図1は本発明の一実施形態が採用
される基板内蔵用積層型フィルタの模式展開図である。
この基板内蔵用積層型フィルタは、複数の誘電体層が積
層される基板と同時に形成され、未焼成のグリーンシー
ト等からなる誘電体層の片面に導電性材料からなる電極
層を印刷等により形成し、適宜積層し、焼成することに
よって作製される。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic development view of a substrate built-in laminated filter to which an embodiment of the present invention is applied.
This multilayer filter with a built-in substrate is formed at the same time as a substrate on which a plurality of dielectric layers are laminated, and an electrode layer made of a conductive material is formed on one surface of a dielectric layer made of unfired green sheet by printing or the like. Then, the layers are appropriately laminated and fired.
【0008】図1に示すように、厚み方向最下部に配置
される誘電体層1の主面にはアース電極21が形成され
ている。誘電体層1の上面に積層される誘電体層2の主
面には、1/4波長型共振回路の一部を構成する共振用
容量電極12Cが形成されている。この共振用容量電極
12Cとアース電極21との間で共振用コンデンサを構
成する。As shown in FIG. 1, a ground electrode 21 is formed on the main surface of the dielectric layer 1 arranged at the bottom in the thickness direction. On the main surface of the dielectric layer 2 laminated on the upper surface of the dielectric layer 1, a resonance capacitance electrode 12C forming a part of a quarter-wavelength resonance circuit is formed. A resonance capacitor is formed between the resonance capacitance electrode 12C and the ground electrode 21.
【0009】誘電体層2の上面に積層される誘電体層3
の主面には、3段の1/4波長型ストリップライン共振
回路の一部を構成する共振線路11A、11B、11C
が形成される。誘電体層3の上面に積層される誘電体層
4の主面には、入出力電極31、32が形成されてい
る。第1の入出力電極31は、その一部が1段目の共振
線路11Aと対向して配置されることにより入出力コン
デンサを構成し、他の一部が3段目の共振電極11Cと
対向して配置されることによりゼロ点形成用コンデンサ
を構成している。同様に、第2の入出力電極32は、そ
の一部が2段目の共振電極11Bと対向して配置される
ことにより入出力コンデンサを構成しており、3段目の
共振電極11Cと対向して配置されることによりゼロ点
形成用コンデンサを構成している。Dielectric layer 3 laminated on top of dielectric layer 2
On the main surface of the resonance line 11A, 11B, 11C forming a part of the three-stage quarter-wave type stripline resonance circuit.
Is formed. Input / output electrodes 31 and 32 are formed on the main surface of the dielectric layer 4 laminated on the upper surface of the dielectric layer 3. A part of the first input / output electrode 31 constitutes an input / output capacitor by being arranged so as to face the first-stage resonance line 11A, and another part thereof faces the third-stage resonance electrode 11C. By arranging them in the same manner, a zero point forming capacitor is formed. Similarly, a part of the second input / output electrode 32 is arranged to face the second-stage resonance electrode 11B to form an input / output capacitor, and faces the third-stage resonance electrode 11C. By arranging them in the same manner, a zero point forming capacitor is formed.
【0010】誘電体層4の主面に積層される誘電体層5
の主面には、共振用容量電極12A、12Bが形成され
ている。誘電体層5の上に積層される誘電体層6の主面
には、アース電極22が形成されている。共振用容量電
極12A、12Bとアース電極22との間で共振用コン
デンサを構成する。Dielectric layer 5 laminated on the main surface of dielectric layer 4
Resonant capacitance electrodes 12A and 12B are formed on the main surface of the. A ground electrode 22 is formed on the main surface of the dielectric layer 6 laminated on the dielectric layer 5. A resonance capacitor is formed between the resonance capacitance electrodes 12A and 12B and the ground electrode 22.
【0011】誘電体層3に形成された共振線路11A、
11Bは誘電体層5に形成された共振用容量電極12
A、12Bとそれぞれビアホール41、42を介して接
続されている。また、誘電体層3に形成された共振線路
11Cは誘電体層2に形成された共振用容量電極12C
とビアホール43を介して接続されている。このよう
に、各共振線路11A、11B、11C、共振用容量電
極12A、12B、12Cおよびビアホール41、4
2、43により3段の1/4波長型ストリップライン型
共振回路を構成している。Resonant line 11A formed on the dielectric layer 3,
11B is a resonance capacitor electrode 12 formed on the dielectric layer 5.
A and 12B are connected via via holes 41 and 42, respectively. Further, the resonance line 11C formed on the dielectric layer 3 is the resonance capacitance electrode 12C formed on the dielectric layer 2.
To the via hole 43. Thus, the resonance lines 11A, 11B and 11C, the resonance capacitance electrodes 12A, 12B and 12C and the via holes 41 and 4 are formed.
2 and 43 form a three-stage 1/4 wavelength stripline resonance circuit.
【0012】共振用容量電極12A、12B、12C
は、誘電体層2と誘電体層5とに分けて形成されてお
り、同一誘電体層に形成する場合に比して大きな面積と
することができる。したがって、共振用容量電極12
A、12B、12Cの面積をできるだけ大きくすること
により、共振線路11A、11B、11Cの長さを短く
することができ、小さな専有面積で大きな共振用容量を
もつ積層型フィルタを得ることが可能となる。特に基板
に内蔵する場合には、共振線路11A、11B、11C
のビアホールが接続されない側をビアホールまたは垂直
電極によりアース電極21、22に接続する。また、ア
ース電極21、22の外周はビアホールまたは垂直電極
により接続する。Resonant capacitance electrodes 12A, 12B, 12C
Are formed separately for the dielectric layer 2 and the dielectric layer 5, and can have a larger area than when they are formed on the same dielectric layer. Therefore, the resonance capacitor electrode 12
By making the area of A, 12B, and 12C as large as possible, the length of the resonance lines 11A, 11B, and 11C can be shortened, and it is possible to obtain a laminated filter having a large resonance capacitance with a small occupied area. Become. Especially when built in a substrate, the resonance lines 11A, 11B, 11C
The side to which the via hole is not connected is connected to the ground electrodes 21 and 22 by a via hole or a vertical electrode. The outer circumferences of the ground electrodes 21 and 22 are connected by via holes or vertical electrodes.
【0013】また、誘電体層6の厚みを薄くすることに
より共振用容量電極12A、12Bの形状を小さくする
ことが可能となり、誘電体層2の厚みを薄くすることに
よって、共振用容量電極12Cの形状を小さくすること
が可能となり、さらにこの基板内蔵用積層型フィルタの
小型化を図ることが可能となる。共振線路11A、11
B、11Cの上下に位置する誘電体層3、4は、フィル
タの損失を低減するために、厚みをできる限り厚くする
ことが好ましい。また、ビアホール41、42、43は
垂直電極等で構成しても良い。Further, by reducing the thickness of the dielectric layer 6, it is possible to reduce the shape of the resonance capacitance electrodes 12A and 12B, and by reducing the thickness of the dielectric layer 2, the resonance capacitance electrode 12C. It is possible to reduce the shape of the device, and it is also possible to reduce the size of this substrate-embedded multilayer filter. Resonance line 11A, 11
The dielectric layers 3 and 4 located above and below B and 11C are preferably as thick as possible in order to reduce the loss of the filter. The via holes 41, 42, 43 may be composed of vertical electrodes or the like.
【0014】各誘電体層1〜6を構成する誘電体材料と
しては、比誘電率が10〜20程度とすることにより、
このフィルタ回路が内蔵される基板内にマッチング回路
を一体的に内蔵させることが可能となる。また、アース
電極21、22、共振線路11A、11B、11C、共
振用容量電極12A、12B、12C、入出力電極3
1、32およびビアホール41、42、43は、銀、
銅、金などの低抵抗導体を用いて形成される。したがっ
て、各誘電体層は、焼成温度が900℃〜1000℃程
度の低温焼結材料を用いて基板との同時焼成を行うこと
が好ましい。The dielectric material constituting each of the dielectric layers 1 to 6 has a relative dielectric constant of about 10 to 20,
It is possible to integrally incorporate the matching circuit in the substrate in which the filter circuit is incorporated. Further, the ground electrodes 21 and 22, the resonance lines 11A, 11B and 11C, the resonance capacitance electrodes 12A, 12B and 12C, and the input / output electrode 3
1, 32 and the via holes 41, 42, 43 are made of silver,
It is formed by using a low resistance conductor such as copper or gold. Therefore, each dielectric layer is preferably co-fired with the substrate using a low temperature sintering material having a firing temperature of about 900 ° C to 1000 ° C.
【0015】このようにした本発明の1実施形態では、
図2に示すような等価回路となる。これについて以下に
説明する。この積層型フィルタでは、1/4波長型スト
リップライン共振器を構成する共振線路11A、11
B、11Cにより共振用インダクタ51、52、53が
構成され、共振用容量電極12A、12B、12Cによ
り共振用コンデンサ54、55、56が構成されてい
る。In one embodiment of the present invention as described above,
The equivalent circuit is as shown in FIG. This will be described below. In this laminated filter, the resonance lines 11A and 11 that form a quarter-wave stripline resonator are used.
B and 11C form resonance inductors 51, 52 and 53, and resonance capacitance electrodes 12A, 12B and 12C form resonance capacitors 54, 55 and 56.
【0016】また、入出力電極31と1段目の共振線路
11Aとの間で入出力コンデンサ57を構成しており、
3段目の共振線路11Cとの間でゼロ点形成用コンデン
サ59を構成している。同様に、入出力電極32と2段
目の共振線路11Bとの間で入出力コンデンサ58を構
成しており、3段目の共振線路11Cとの間でゼロ点形
成用コンデンサ60を構成している。An input / output capacitor 57 is formed between the input / output electrode 31 and the first-stage resonant line 11A,
A zero-point forming capacitor 59 is configured with the third-stage resonance line 11C. Similarly, an input / output capacitor 58 is formed between the input / output electrode 32 and the second-stage resonance line 11B, and a zero-point forming capacitor 60 is formed between the third-stage resonance line 11C. There is.
【0017】共振線路11Aと11B、11Bと11C
はそれぞれ磁器結合しており、等価回路においてはMに
より表されている。通過帯域の高周波側において、ゼロ
点形成用コンデンサ59、60と共振線路11A、11
B、11Cにより1/2波長型共振回路が構成され、減
衰極の一つが形成される。また、ゼロ点形成用コンデン
サ59、60の経路と入出力コンデンサ57、58、磁
器結合Mの経路において、位相の反転が起こり、もう一
つの減衰極が形成される。Resonant lines 11A and 11B, 11B and 11C
Are respectively porcelain-coupled, and are represented by M in the equivalent circuit. On the high frequency side of the pass band, the zero point forming capacitors 59 and 60 and the resonance lines 11A and 11
A half-wavelength type resonance circuit is configured by B and 11C, and one of attenuation poles is formed. In addition, phase inversion occurs in the paths of the zero-point forming capacitors 59 and 60, the input / output capacitors 57 and 58, and the path of the porcelain coupling M, and another attenuation pole is formed.
【0018】[0018]
【発明の効果】本発明に係る積層型フィルタでは、共振
用容量電極の面積を大きくとることができ、これによっ
て共振線路を短くすることができ、フィルタの小型化を
図ることが可能となる。また、比誘電率の小さな誘電体
材料であっても、小型のフィルタ回路を構成することが
可能であるため、マッチング回路などと同一の基板内に
同時に内蔵させることが可能となる。In the laminated filter according to the present invention, the area of the resonance capacitor electrode can be made large, whereby the resonance line can be shortened and the filter can be miniaturized. Further, even with a dielectric material having a small relative permittivity, it is possible to form a small filter circuit, so that it is possible to simultaneously incorporate the matching circuit and the like in the same substrate.
【図1】本発明の一実施形態が採用される積層型誘電体
フィルタの模式展開図。FIG. 1 is a schematic development view of a laminated dielectric filter in which an embodiment of the present invention is adopted.
【図2】その等価回路図。FIG. 2 is an equivalent circuit diagram thereof.
1〜6 誘電体層 11A,11B,11C 共振線路 12A,12B,12C 共振用容量電極 21,22 アース電極 31,32 入出力電極 41,42,43 ビアホール 51,52,53 共振用インダクタ 54,55,56 共振用コンデンサ 57,58 入出力コンデンサ 59,60 ゼロ点形成用コンデンサ 1-6 Dielectric layer 11A, 11B, 11C resonant line 12A, 12B, 12C Resonant capacitance electrode 21,22 Earth electrode 31, 32 Input / output electrodes 41, 42, 43 beer holes 51, 52, 53 Resonance inductor 54,55,56 Resonant capacitors 57,58 Input / output capacitors 59,60 Zero point forming capacitor
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01P 1/203 H01P 1/205 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01P 1/203 H01P 1/205
Claims (2)
トリップライン型共振回路を有する積層型フィルタであ
って、 前記ストリップライン型共振回路がそれぞれ前記複数の
誘電体層のうちの少なくとも2つ以上の誘電体層にわた
って存在するとともに、それぞれ共振線路とこの共振線
路に接続される共振用容量電極とを具備して構成され、 前記2段以上のストリップライン型共振回路を構成する
共振線路が同一誘電体層上に形成され、 前記共振線路の
開放端側が共振用容量電極を形成し、前記共振用容量電
極のうち少なくとも1つの共振用容量電極は、他の共振
用容量電極とは別の誘電体層上にあることを特徴とする
積層型フィルタ。1. A multilayer filter having a plurality of dielectric layers laminated and having two or more stages of stripline resonance circuits , wherein each stripline resonance circuit is at least one of the plurality of dielectric layers. with present over two or more dielectric layers, respectively resonant lines and the resonance line
And a capacitance electrode for resonance connected to the path, to form the stripline type resonance circuit having two or more stages.
A resonance line is formed on the same dielectric layer, an open end side of the resonance line forms a resonance capacitance electrode, and at least one resonance capacitance electrode among the resonance capacitance electrodes is different from another resonance capacitance electrode. Is on another dielectric layer.
トリップライン型共振線路である、請求項1に記載の積
層型フィルタ。2. The multilayer filter according to claim 1, wherein the stripline resonance line is a three-stage stripline resonance line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35086396A JP3482090B2 (en) | 1996-12-27 | 1996-12-27 | Multilayer filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35086396A JP3482090B2 (en) | 1996-12-27 | 1996-12-27 | Multilayer filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10190308A JPH10190308A (en) | 1998-07-21 |
JP3482090B2 true JP3482090B2 (en) | 2003-12-22 |
Family
ID=18413405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35086396A Expired - Fee Related JP3482090B2 (en) | 1996-12-27 | 1996-12-27 | Multilayer filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3482090B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252716A (en) * | 1999-03-03 | 2000-09-14 | Sony Corp | Distributed constant filter, its manufacture and distributed constant filter printed circuit board |
JP4155883B2 (en) * | 2003-07-25 | 2008-09-24 | Tdk株式会社 | Multilayer bandpass filter |
KR100972760B1 (en) | 2006-05-29 | 2010-07-28 | 쿄세라 코포레이션 | Bandpass filter and high frequency module using the same and radio communication device using them |
JP4849959B2 (en) * | 2006-05-29 | 2012-01-11 | 京セラ株式会社 | BANDPASS FILTER, HIGH FREQUENCY MODULE USING THE SAME, AND RADIO COMMUNICATION DEVICE USING THE SAME |
JP4818207B2 (en) * | 2006-10-10 | 2011-11-16 | 京セラ株式会社 | BANDPASS FILTER, HIGH FREQUENCY MODULE USING THE SAME, AND RADIO COMMUNICATION DEVICE USING THE SAME |
JP4610585B2 (en) * | 2006-10-13 | 2011-01-12 | 京セラ株式会社 | BANDPASS FILTER, HIGH FREQUENCY MODULE USING THE SAME, AND RADIO COMMUNICATION DEVICE USING THE SAME |
JP4610584B2 (en) * | 2007-06-26 | 2011-01-12 | 京セラ株式会社 | BANDPASS FILTER, RADIO COMMUNICATION MODULE AND RADIO COMMUNICATION DEVICE USING THE SAME |
JP4610587B2 (en) * | 2007-07-27 | 2011-01-12 | 京セラ株式会社 | BANDPASS FILTER, RADIO COMMUNICATION MODULE AND RADIO COMMUNICATION DEVICE USING THE SAME |
TW200917563A (en) | 2007-09-27 | 2009-04-16 | Murata Manufacturing Co | Laminated bandpass filter |
JP5745322B2 (en) * | 2010-06-29 | 2015-07-08 | 株式会社Nttドコモ | Multi-band resonator and multi-band pass filter |
-
1996
- 1996-12-27 JP JP35086396A patent/JP3482090B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10190308A (en) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101492268B1 (en) | An inductor for a semiconductor device, a method of manufacturing an inductor, and a method of forming a semiconductor device | |
US6768399B2 (en) | Laminated bandpass filter, high frequency radio device and laminated bandpass filter manufacturing method | |
JP3482090B2 (en) | Multilayer filter | |
JP2001068958A (en) | Low pass filter and circuit board | |
US7012481B2 (en) | Duplexer, and laminate-type high-frequency device and communication equipment using the same | |
JPH10163708A (en) | Polar type dielectric filter and dielectric duplexer using the same | |
JP3522098B2 (en) | Multilayer dielectric filter | |
JP4245265B2 (en) | Multilayer wiring board having a plurality of filters | |
JPH088605A (en) | Laminated dielectric filter | |
JP3204753B2 (en) | Shared device | |
JP3580707B2 (en) | Low-pass filter and circuit board | |
JP4047640B2 (en) | Multilayer circuit board | |
JP2000223906A (en) | High-pass filter and circuit board equipped with same | |
JP3176859B2 (en) | Dielectric filter | |
JP2000341005A (en) | High pass filter and printed circuit board | |
JPH10190309A (en) | Lamination type dielectric filter | |
JP2002164710A (en) | Laminated duplexer | |
JPH1155003A (en) | Laminated dielectric filter | |
JP4547645B2 (en) | High frequency filter | |
JP3676885B2 (en) | Chip type multilayer filter | |
US6429753B1 (en) | High-frequency filter, complex electronic component using the same, and portable radio apparatus using the same | |
JP2810621B2 (en) | Multilayer dielectric filter | |
JP3860800B2 (en) | Trap device with built-in trap circuit | |
JPH06132704A (en) | Laminated dielectric filter | |
JPH10276005A (en) | Filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |