JP3481669B2 - 電子オルゴールおよびその駆動装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はサウンドジェネレータを
内蔵した電子オルゴールおよびその駆動装置に係り、特
に、パーソナルコンピュータ等の外部機器から入力され
た制御データに基づいてサウンドジェネレータを制御
し、所望の演奏を行う電子オルゴールおよびその駆動装
置に関する。

【０００２】

【従来の技術】従来から、予めＲＯＭ等の記憶手段に記
憶された楽音データを順次読み出してサウンドジェネレ
ータへ供給し、楽音データに応じた演奏を行う制御系一
体型の電子オルゴールがある。しかしながら、制御系一
体型の電子オルゴールでは、予め用意されているいくつ
かの演奏しか行うことができず、また、高価なＣＰＵや
その周辺回路を内蔵しなければならないので、装置が大
型化し、高価なものとなってしまうという問題があっ
た。

【０００３】このような問題点を解決するために、近年
ではコンピュータ等の外部機器から入力された制御デー
タに基づいて演奏を行う電子オルゴールや電子楽器が普
及しつつある。しかしながら、これらの装置では相変わ
らずＣＰＵやその周辺回路が必要となるばかりか、各デ
ータが直列的に転送されるために新たな問題が生じてい
た。すなわち、サウンドジェネレータは並列データを対
象とするため、直列データを並列データに変換するため
の装置が新たに必要となってしまう。さらに、たとえば
３２符音符のような高速制御を要求される楽音を含む場
合には、電子オルゴール内にＦＩＦＯメモリ等を備えな
ければならないという問題があった。

【０００４】

【発明が解決しようとする課題】制御データを並列的に
転送するためには、スロットバスあるいはセントロニク
ス準拠のプリンタ用パラレルインターフェイスを利用す
ればよいが、スロットバスは、一般的に装置の背後に設
けられいることから接続が容易ではなく、また専用のボ
ードを用意しなければならない。しかも、スロットバス
は各社ごとに仕様が微妙に異なり、また、いわゆるノー
トパソコンにはスロットバスが用意されていないものも
あることから、汎用性が低いという問題があった。

【０００５】一方、セントロニクス準拠のプリンタ用イ
ンターフェイスは、規格が統一されてノートパソコン等
にも標準装備されており、また接続ケーブルの着脱も極
めて容易であることから、上記スロットバスが抱えてい
る問題は全て解決することができる。しかしながら、上
記したプリンタ用インターフェイスでは、８ビットのデ
ータライン以外にはデータ・ストローブライン（ＳＴ
Ｂ）が唯一の受信用制御信号となっている。

【０００６】これに対して、電子オルゴールに内蔵され
るサウンドジェネレータでは、８ビットのデータ入力端
子以外に、ライト・イネーブル（ＷＥ）端子、チップセ
レクト（ＣＳ）端子、および制御端子（例えば、後に詳
述するＡ0 端子）といった３つの制御端子を同時に制御
しなければならない。具体的に言えば、上記３種類の制
御端子のうち、ＷＥ端子およびＣＳ端子は共通の信号で
制御可能であることから、データ入力端子以外に、少な
くとも２種類の端子を異なった信号で制御する必要があ
るため、上記プリンタ用インターフェイスでは、制御信
号が不足するという問題があった。

【０００７】本発明の目的は、上記した従来技術の問題
点を解決し、外部機器から電子オルゴールへの制御デー
タの転送を、汎用性および操作性に優れたセントロニク
ス準拠のプリンタ用インターフェイスを利用して並列的
に行えるようにすることにある。

【０００８】

【課題を解決するための手段】上記した目的を達成する
ために、本発明では、以下のような手段を講じた点に特
徴がある。 (1) 内蔵したサウンドジェネレータを、外部機器から入
力された楽音データに基づいて制御する電子オルゴール
において、外部機器のセントロニクスインターフェイス
と接続される入力インターフェイス部の各データライン
およびストローブラインを、それぞれサウンドジェネレ
ータの各データ入力端子および第１の制御端子と接続す
ると共に、各データライン上に送出されたデータに基づ
いて制御信号を生成する手段を設け、生成された制御信
号をサウンドジェネレータの第２の制御端子へ供給する
ようにした点に特徴がある。 (2) 前記電子オルゴールを駆動する駆動装置であって、
セントロニクスインターフェイスのストローブラインを
独立的に制御する手段と、サウンドジェネレータの動作
に影響を及ぼさないダミーデータを生成する手段と、サ
ウンドジェネレータのアドレスを指定するための第１の
データ、およびこのアドレスに記憶させる第２のデータ
をデータライン上に送出する手段と、第１のデータおよ
び第２のデータの送出に先立って、前記ダミーデータを
前記データライン上にそれぞれ送出する手段とを設け、
前記ストローブラインを独立的に制御する手段は、前記
第１のデータを送出する主要期間はストローブラインを
第１のレベルとし、第２のデータを送出する主要期間は
第２のレベルとするようにした点に特徴がある。

【０００９】

【作用】上記した各構成によれば、データライン上に送
出される８ビットデータに基づいて新たに１つの制御信
号を生成することができるので、結局、セントロニクス
インターフェイス上の信号から、８ビットデータ以外
に、ＳＴＢ信号を含めて２種類の制御信号が得られるこ
とになる。したがって、この８ビットデータおよび２種
類の制御信号をサウンドジェネレータのデータ入力端子
および２つの制御端子にそれぞれ入力すれば、セントロ
ニクス準拠のパラレルインターフェイスを利用して、外
部機器から電子オルゴールを制御できるようになる。

【００１０】

【実施例】以下、図面を参照して本発明を詳細に説明す
る。図１は、本発明の電子オルゴールが適用されるシス
テムの構成を示した図であり、電子オルゴール部１は汎
用のプリンタケーブル２を介してパーソナルコンピュー
タ等の外部機器３と接続される。電子オルゴール部１か
ら出力された楽音信号は、増幅器４を介してスピーカ５
から出力される。なお、増幅器４およびスピーカ５は、
電子オルゴール部１に内蔵されるようにしても良い。

【００１１】図２は、本発明の一実施例である電子オル
ゴール部１の主要部の構成を示したブロック図であり、
ここでは、本発明の説明に不必要な構成は、その記載を
省略している。

【００１２】同図において、データ入力コネクタ１０
は、その機械的寸法および端子配列等がセントロニクス
仕様に準拠しており、汎用のプリンタケーブル２を利用
して、外部機器３に設けられたセントロニクス準拠のプ
リンタ用コネクタと相互に接続される。

【００１３】サウンドジェネレータ２０は、例えばヤマ
ハ株式会社製のＬＳＩ「ＯＰＬＬＹＭ２４１３」であ
り、データバスＤ0 〜Ｄ7 に入力された制御データにし
たがって、楽音のエンベロープの形状や変調度、周波数
および発音モード等を決定し、出力端子ＯＵＴから各種
の楽音信号を出力する。制御信号生成部３０は、８ビッ
トの入力データに基づいてサウンドジェネレータ２０用
の制御信号を生成し、これを出力する。

【００１４】プリンタケーブル２を介して外部機器３か
ら入力されるデータ・ストローブ（ＳＴＢ）信号は、サ
ウンドジェネレータ２０のＡ0 端子に入力される。ま
た、８ビットのデータ信号Ｄ0 〜Ｄ7 は、サウンドジェ
ネレータ２０のデータ入力端子Ｄ0 〜Ｄ7 および制御信
号生成部３０に入力される。制御信号生成部３０の出力
信号は、サウンドジェネレータ２０のチップセレクト
（ＣＳ）端子およびライト・イネーブル（ＷＥ）端子に
入力される。

【００１５】前記サウンドジェネレータ２０のＡ0 端子
は、データ入力端子Ｄ0 〜Ｄ7 に入力されるデータの用
途を指定するための制御端子であり、Ａ0 端子が“Ｌ”
レベルのときに入力された８ビットデータは、サウンド
ジェネレータ２０内に設けられたレジスタのアドレス指
定用に用いられ、“Ｈ”レベルのときに入力された８ビ
ットデータは、当該指定されたレジスタに記憶されるデ
ータとなる。

【００１６】図３は、前記制御信号生成部３０の構成の
一例を具体的に示した回路図、図４は、その主要部の信
号波形を示した図である。

【００１７】プリンタケーブル２を介して外部機器から
入力された８ビットの制御データＤ0 〜Ｄ7 は８入力Ｎ
ＡＮＤゲート３１に入力される。ＮＡＮＤゲート３１の
出力端子は抵抗Ｒ1 、Ｒ2 の一端に接続されている。抵
抗Ｒ2 の他端はコンデンサＣ2 の一端および２入力ＮＡ
ＮＤゲート３３の一方の入力端子に接続され、抵抗Ｒ1
の他端はコンデンサＣ1 の一端およびインバータ３２の
入力端子に接続されている。コンデンサＣ1 、Ｃ2 の他
端は接地されている。インバータ３２の出力端子は２入
力ＮＡＮＤゲート３３の他方の入力端子に接続され、Ｎ
ＡＮＤゲート３３の出力信号は、前記したようにサウン
ドジェネレータ２０のＷＥ端子よびＣＳ端子に入力され
る。

【００１８】このような構成によれば、入力された８ビ
ットの制御データが予定の値（本実施例では、＆ＨＦ
Ｆ）となってＮＡＮＤゲート３１からパルス信号Ｓ1 が
出力されると、当該データが入力されてから予定時間経
過後に、ＮＡＮＤゲート３３からパルス信号Ｓ5 が出力
される。

【００１９】次いで、外部装置３による当該電子オルゴ
ールの制御方法について説明する。本実施例では外部装
置として、日本電気株式会社製のＰＣ−９８００シリー
ズのパーソナルコンピュータを用いた場合を例にして説
明する。

【００２０】当該パーソナルコンピュータ３では、図５
に示したように、バスライン６０が８２５５系の入出力
インターフェイスＩＣ４０を介してパラレルインターフ
ェイス用コネクタ５０と接続されている。ＩＣ４０のＰ
Ａポートにはアドレス“＆Ｈ４０”が割り当てられ、Ｐ
Ｃポートにはアドレス“＆Ｈ４４”が割り当てられてい
る。ＰＡポートはパラレルインターフェイスのデータバ
スラインＤ0 〜Ｄ7 と接続され、ＰＣポートは、その最
上位ビット（ＭＳＢ）Ｄ7 がパラレルインターフェイス
のＳＴＢ信号ラインと接続されている。

【００２１】図６は、パーソナルコンピュータ３側でベ
ーシックのプログラムを用いて電子オルゴール部１を制
御する場合に実行される命令〜と、当該命令により
電子オルゴール部１に入力される信号のタイミグチャー
トを示している。なお、ここでは本発明の説明に必要な
命令・動作のみを示している。

【００２２】命令では、アドレス“＆Ｈ４４”が指定
されてＳＴＢ信号出力用のデータ“＆Ｈ０”が出力され
る。この結果、図５のＩＣ４０ではＰＣポートが選択さ
れ、そのＤ7 端子から“Ｌ”レベルのデータが出力され
るので、インターフェイス上ではＳＴＢ信号が“Ｌ”レ
ベルとなる。したがって、電子オルゴール部１側ではＡ
0 端子が“Ｌ”レベルとなる。

【００２３】命令では、アドレス“＆Ｈ４０”が指定
されてダミーのデータ“＆ＨＦＦ”が出力される。この
結果、ＩＣ４０ではＰＡポートが選択され、そのＤ0 〜
Ｄ7端子の全てから“Ｈ”レベルのデータが出力され
る。したがって、電子オルゴール部１側では、サウンド
ジェネレータ２０および制御信号生成部３０の各データ
入力端子に“＆ＨＦＦ”のデータが入力されることにな
る。

【００２４】このとき、図３に示した制御信号生成部３
０では、ＮＡＮＤゲート３１の出力端子がデータ“＆Ｈ
ＦＦ”の出力期間だけ、図５に破線で示したタイミング
で立ち下がる（パルスＳ1 ）が、ＮＡＮＤゲート３３の
出力端子は依然として“Ｈ”レベルのまま（図４を参
照）なので、当該“＆ＨＦＦ”データがサウンドジェネ
レータ２０に対して影響を及ぼすことはない。

【００２５】命令では、アドレス“＆Ｈ４０”が指定
されて所望の制御データ“＆Ｈ△△”が出力される。こ
の結果、ＩＣ４０ではＰＡポートが選択され、そのＤ0
〜Ｄ7 端子にはデータ“＆Ｈ△△”が出力される。電子
オルゴール部１側では、サウンドジェネレータ２０およ
び制御信号生成部３０の各データ入力端子にデータ“＆
Ｈ△△”が入力される。

【００２６】このとき、サウンドジェネレータ２０のＡ
0 端子は、先の命令により既に“Ｌ”レベルとなって
いる。そして、制御信号生成部３０からは、先の命令
によりＮＡＮＤゲート３１から出力されたパルス信号Ｓ
1 が、図５に示したように予定時間だけ遅延されてＮＡ
ＮＤゲート３３からパルス信号Ｓ5 として出力され、こ
れがＣＳ信号およびＷＥ信号としてサウンドジェネレー
タ２０に入力されるので、当該データ“＆Ｈ△△”によ
り、サウンドジェネレータ２０のレジスタアドレスが指
定されることになる。

【００２７】命令では、アドレス“＆Ｈ４４”が指定
されてデータ“＆Ｈ８０”が出力される。この結果、図
５のＩＣ４０ではＰＣポートが選択され、そのＤ7 端子
から“Ｈ”レベルのデータが出力されるので、インター
フェイス上ではＳＴＢ信号が“Ｈ”レベルとなる。した
がって、電子オルゴール部１側ではＡ0 端子が“Ｈ”レ
ベルとなる。

【００２８】命令では、アドレス“＆Ｈ４０”が指定
されてダミーのデータ“＆ＨＦＦ”が出力され、前記命
令の場合と同様の制御が行われる。

【００２９】命令では、アドレス“＆Ｈ４０”が指定
されて所望の制御データ“＆Ｈ××”が出力される。こ
の結果、ＩＣ４０ではＰＡポートが選択され、そのＤ0
〜Ｄ7 端子にはデータ“＆Ｈ××”が出力される。電子
オルゴール側１では、サウンドジェネレータ２０および
制御信号生成部３０の各データ入力端子に“＆Ｈ××”
のデータが入力されることになる。

【００３０】このとき、サウンドジェネレータ２０のＡ
0 端子は、先の命令により既に“Ｈ”レベルとなって
いる。そして、制御信号生成部３０からは、先の命令
によりＮＡＮＤゲート３３から出力されたパルス信号Ｓ
5 が、前記と同様にＣＳ信号およびＷＥ信号としてサウ
ンドジェネレータ２０に入力されるので、当該データ
“＆Ｈ××”は、先にデータ“＆Ｈ△△”で指定された
レジスタに記憶されることになる。

【００３１】上記したように本実施例では、パーソナル
コンピュータ３から電子オルゴール部１に対して本来の
制御データを送出する際に、その制御データの送出に先
立ってダミーのデータ“＆ＨＦＦ”を出力すると共に、
電子オルゴール部１側では、入力されたダミーデータに
基づいて、制御信号生成部３０が本来の制御データの入
力タイミングで出力されるＣＳ信号，ＷＥ信号を生成す
るようにした。したがって、唯一の制御信号であるＳＴ
Ｂ信号から、Ａ0 信号およびＷＥ信号（ＣＳ信号）とい
う２種類の信号を生成することができ、セントロニクス
仕様のインターフェイスを利用して電子オルゴールを制
御することができるようになる。

【００３２】なお、上記した実施例ではダミーデータと
して“＆ＨＦＦ”を用いるものとして説明したが、サウ
ンドジェネレータの動作に影響を及ぼさない制御データ
であれば、これ以外の制御データをダミーデータとして
利用しても良い。

【００３３】また、上記した実施例では、ダミーデータ
に基づいてＣＳ信号，ＷＥ信号を生成する手段として、
図３に示した制御信号生成部３０を用いたが、本発明は
これのみに限定されず、入力されたダミーデータに基づ
いて、本来の制御データの入力タイミングでパルス信号
を出力できるものであれば、どのような回路構成であっ
ても良い。

【００３４】さらに、上記した実施例では、制御信号生
成部３０で生成されたパルス信号を、サウンドジェネレ
ータ２０のＣＳ端子およびＷＥ端子のいずれにも入力す
るものとして説明したが、ＣＳ端子は常時“Ｌ”レベル
（イネーブル）とし、ＷＥ端子のみに入力するようにし
ても良い。

【００３５】

【発明の効果】上記したように、本発明では外部機器側
からは本来の制御データの送出に先立ってダミーデータ
（＆ＨＦＦ）を送出する一方、電子オルゴール側では、
入力されたダミーデータに基づいて、この次に入力され
る本来の制御データ（＆Ｈ△△や＆Ｈ××）の入力タイ
ミングで発生するパルス信号Ｓ5 を生成するようにし
た。そして、この生成したパルス信号およびＳＴＢ信号
を、それぞれＷＥ信号（ＣＳ信号）およびＡ0 信号とし
てサウンドジェネレータに供給するようにしたので、制
御信号としてＳＴＢ信号しか有しないセントロニクス仕
様のインターフェイスを利用して、Ａ0 信号およびＷＥ
（ＣＳ）信号という、２種類の制御信号を必要とする電
子オルゴール（サウンドジェネレータ）を制御できるよ
うになる。

【図面の簡単な説明】

【図１】 本発明の電子オルゴールが適用されるシステ
ムの構成を示した図である。

【図２】 電子オルゴールの主要部の構成を示したブロ
ック図である。

【図３】 制御信号生成部３０の構成を具体的に示した
回路図である。

【図４】 図３の主要部の信号波形を示した図である。

【図５】 外部機器３のインターフェイス部の構成を示
した図である。

【図６】 外部機器３による制御方法を説明するための
図である。

【符号の説明】

１…電子オルゴール、２…プリンタケーブル、３…外部
機器、４…増幅器、５…スピーカ、１０…データ入力コ
ネクタ、２０…サウンドジェネレータ、３０…制御信号
生成部、４０…８２５５系入出力インターフェイスＩ
Ｃ、５０…パラレルインターフェイス用コネクタ

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 内蔵したサウンドジェネレータを、外部
   機器から入力されたデータに基づいて制御する電子オル
   ゴールにおいて、 外部機器のセントロニクスインターフェイスと接続され
   る入力インターフェイス部と、 前記入力インターフェイス部のデータ・ストローブライ
   ンをサウンドジェネレータの第１の制御端子と接続する
   手段と、並列データの入力端子を備え、前記入力端子に入力され
   る並列データに基づいて制御信号を生成し、これを出力
   する制御信号生成手段と、 前記入力インターフェイス部の並列データラインを、前
   記サウンドジェネレータの並列入力端子および前記制御
   信号生成手段の並列入力端子へ分岐接続する手段と、 前記制御信号生成手段の出力端子をサウンドジェネレー
   タの第２の制御端子と接続する接続手段と を具備したこ
   とを特徴とする電子オルゴール。
2. 【請求項２】 前記データライン上のデータに基づいて
   制御信号を生成する手段は、 データライン上の予定のデータに応答して、予定のタイ
   ミングでパルス信号を出力することを特徴とする請求項
   １に記載の電子オルゴール。
3. 【請求項３】 前記予定のタイミングは、前記予定のデ
   ータの次のデータがデータライン上に出力されている期
   間であることを特徴とする請求項２に記載の電子オルゴ
   ール。
4. 【請求項４】 前記予定のデータは、サウンドジェネレ
   ータの動作に影響を及ぼさないダミーデータであること
   を特徴とする請求項２または３に記載の電子オルゴー
   ル。
5. 【請求項５】 前記第１の制御端子は、データ入力端子
   上のデータが、当該データを記憶するアドレスを指定す
   るためのデータおよび記憶するデータ自身のいずれであ
   るかを決定する制御端子であり、前記第２の制御端子
   は、データ書込許可（ＷＥ）端子および素子選択（Ｃ
   Ｓ）端子のうち少なくともデータ書込許可端子であるこ
   とを特徴とする請求項１ないし４のいずれかに記載の電
   子オルゴール。
6. 【請求項６】 前記請求項１ないし５のいずれかに記載
   の電子オルゴールを駆動する駆動装置であって、 セントロニクスインターフェイスと、 前記セントロニクスインターフェイスのストローブライ
   ンを独立的に制御する手段と、 サウンドジェネレータの動作に影響を及ぼさないダミー
   データを生成する手段と、 サウンドジェネレータのアドレスを指定するための第１
   のデータをセントロニクスインターフェイスのデータラ
   イン上に送出する手段と、 前記指定したアドレスに記憶させる第２のデータを前記
   データライン上に送出する手段と、 第１のデータおよび第２のデータの送出に先立って、前
   記ダミーデータを前記データライン上にそれぞれ送出す
   る手段とを具備し、 前記ストローブラインを独立的に制御する手段は、前記
   第１のデータの送出期間はストローブラインを第１のレ
   ベルとし、第２のデータの送出期間は第２のレベルとす
   ることを特徴とする電子オルゴールの駆動装置。