JP3478989B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP3478989B2 JP3478989B2 JP09730099A JP9730099A JP3478989B2 JP 3478989 B2 JP3478989 B2 JP 3478989B2 JP 09730099 A JP09730099 A JP 09730099A JP 9730099 A JP9730099 A JP 9730099A JP 3478989 B2 JP3478989 B2 JP 3478989B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- impedance
- output terminal
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置のド
ット反転用駆動回路又はライン反転用駆動回路等として
使用される出力回路に関し、特に、低電力及び高スルー
レートの出力回路に関する。
ット反転用駆動回路又はライン反転用駆動回路等として
使用される出力回路に関し、特に、低電力及び高スルー
レートの出力回路に関する。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）には、各ピクセ
ルに画像に応じた電圧を印加する駆動回路が設けられて
いる。例えば、特表平９−５０４３８９号公報に従来の
ドット反転用駆動回路が開示されている。図８は従来の
ドット反転用駆動回路の構成を示すブロック図である。
ルに画像に応じた電圧を印加する駆動回路が設けられて
いる。例えば、特表平９−５０４３８９号公報に従来の
ドット反転用駆動回路が開示されている。図８は従来の
ドット反転用駆動回路の構成を示すブロック図である。
【０００３】従来のドット反転用駆動回路には、複数個
の演算増幅器５１が設けられている。図８には、２個の
演算増幅器５１を示している。各演算増幅器５１の出力
端にはスイッチ素子５３が接続されている。スイッチ素
子５３の他端が駆動回路の出力端子となっている。全て
のスイッチ素子５３には、そのオン／オフを制御する制
御信号Ｓ５１が入力される。そして、各出力端子に抵抗
素子５４及び容量素子５５からなるパネル負荷が接続さ
れている。
の演算増幅器５１が設けられている。図８には、２個の
演算増幅器５１を示している。各演算増幅器５１の出力
端にはスイッチ素子５３が接続されている。スイッチ素
子５３の他端が駆動回路の出力端子となっている。全て
のスイッチ素子５３には、そのオン／オフを制御する制
御信号Ｓ５１が入力される。そして、各出力端子に抵抗
素子５４及び容量素子５５からなるパネル負荷が接続さ
れている。
【０００４】図９は従来のドット反転用駆動回路の動作
を示すタイミングチャートである。上述のように構成さ
れた従来のドット反転用駆動回路においては、スイッチ
素子５３がオフ状態となっているときにハイインピーダ
ンス状態で電圧が出力される。また、スイッチ素子５３
がオン状態となっているときに演算増幅器５１の出力電
圧がそのまま出力される。
を示すタイミングチャートである。上述のように構成さ
れた従来のドット反転用駆動回路においては、スイッチ
素子５３がオフ状態となっているときにハイインピーダ
ンス状態で電圧が出力される。また、スイッチ素子５３
がオン状態となっているときに演算増幅器５１の出力電
圧がそのまま出力される。
【０００５】また、ドット反転用駆動回路等に使用され
る演算増幅器が開示されている（特開平７−２２１５６
０号公報）。この公報に記載された従来の演算増幅器に
おいては、容量性負荷を充電する際に直流バイアス電圧
のレベルを下げて供給電流を大きくし、充電完了後に直
流バイアス電圧のレベルを上げることにより、平均消費
電力を低減している。
る演算増幅器が開示されている（特開平７−２２１５６
０号公報）。この公報に記載された従来の演算増幅器に
おいては、容量性負荷を充電する際に直流バイアス電圧
のレベルを下げて供給電流を大きくし、充電完了後に直
流バイアス電圧のレベルを上げることにより、平均消費
電力を低減している。
【０００６】
【発明が解決しようとする課題】しかしながら、特表平
９−５０４３８９号公報に記載された従来の駆動回路に
よれば、複数個の出力端子の短絡によりそれらの中間電
位が得られて消費電力を低減することは可能であるが、
演算増幅器には常に電流が供給されているので、全体的
な消費電流が高いという問題点がある。
９−５０４３８９号公報に記載された従来の駆動回路に
よれば、複数個の出力端子の短絡によりそれらの中間電
位が得られて消費電力を低減することは可能であるが、
演算増幅器には常に電流が供給されているので、全体的
な消費電流が高いという問題点がある。
【０００７】演算増幅器のみを特開平７−２２１５６０
号公報に記載されたものに置換すれば、全体的な消費電
力を低減することが可能なように見えるが、実際には出
力電圧に不要な発振、リンギングが発生したり、スルー
レートが低減してしまうという不具合が生じる。
号公報に記載されたものに置換すれば、全体的な消費電
力を低減することが可能なように見えるが、実際には出
力電圧に不要な発振、リンギングが発生したり、スルー
レートが低減してしまうという不具合が生じる。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、スルーレートを向上させることができ、消
費電力を低減することができる出力回路を提供すること
を目的とする。
のであって、スルーレートを向上させることができ、消
費電力を低減することができる出力回路を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明に係る出力回路
は、複数の演算増幅器と、この演算増幅器からの出力信
号の状態が遷移している遷移期間中に前記演算増幅器に
電流を供給する複数の電流供給手段と、前記演算増幅器
と出力端子との間のインピーダンスを変化させる複数の
インピーダンス変化手段と、複数個の前記出力端子を相
互に短絡する短絡手段と、を有し、前記遷移期間中に
は、前記短絡手段が前記複数の出力端子同士を短絡する
第１の状態となった後、前記短絡手段が前記出力端子同
士を相互に絶縁すると共に前記インピーダンス変化手段
が前記演算増幅器と前記出力端子との間のインピーダン
スを第１の値とする第２の状態となり、前記遷移期間以
外の期間中には前記短絡手段が前記出力端子同士を相互
に絶縁したまま前記インピーダンス変化手段が前記演算
増幅器と前記出力端子との間のインピーダンスを前記第
１の値よりも高い第２の値とする第３の状態となること
を特徴とする。
は、複数の演算増幅器と、この演算増幅器からの出力信
号の状態が遷移している遷移期間中に前記演算増幅器に
電流を供給する複数の電流供給手段と、前記演算増幅器
と出力端子との間のインピーダンスを変化させる複数の
インピーダンス変化手段と、複数個の前記出力端子を相
互に短絡する短絡手段と、を有し、前記遷移期間中に
は、前記短絡手段が前記複数の出力端子同士を短絡する
第１の状態となった後、前記短絡手段が前記出力端子同
士を相互に絶縁すると共に前記インピーダンス変化手段
が前記演算増幅器と前記出力端子との間のインピーダン
スを第１の値とする第２の状態となり、前記遷移期間以
外の期間中には前記短絡手段が前記出力端子同士を相互
に絶縁したまま前記インピーダンス変化手段が前記演算
増幅器と前記出力端子との間のインピーダンスを前記第
１の値よりも高い第２の値とする第３の状態となること
を特徴とする。
【００１０】本発明においては、演算増幅器の出力の立
ち上がり時及び立ち下がり時に電流供給手段から電流が
演算増幅器に供給される。従って、立ち上がり又は立ち
下がりが行われないときには、演算増幅器への電流の供
給は下限まで低下可能である。また、立ち上がり又は立
ち下がり開始後にインピーダンス変化手段により出力端
子との間のインピーダンスを変化させて演算増幅器の負
荷を下げることにより、立ち上がり時及び立ち下がり時
のスルーレートが向上する。
ち上がり時及び立ち下がり時に電流供給手段から電流が
演算増幅器に供給される。従って、立ち上がり又は立ち
下がりが行われないときには、演算増幅器への電流の供
給は下限まで低下可能である。また、立ち上がり又は立
ち下がり開始後にインピーダンス変化手段により出力端
子との間のインピーダンスを変化させて演算増幅器の負
荷を下げることにより、立ち上がり時及び立ち下がり時
のスルーレートが向上する。
【００１１】なお、本発明においては、前記インピーダ
ンス変化手段は、前記演算増幅器と前記出力端子との間
に相互に並列に接続され抵抗値が相違する２個のスイッ
チ素子を有することができる。このとき、２個の前記ス
イッチ素子のうち抵抗値が高いスイッチ素子の抵抗値
は、抵抗値が低いスイッチ素子の抵抗値の８０乃至１０
０倍であることが望ましい。
ンス変化手段は、前記演算増幅器と前記出力端子との間
に相互に並列に接続され抵抗値が相違する２個のスイッ
チ素子を有することができる。このとき、２個の前記ス
イッチ素子のうち抵抗値が高いスイッチ素子の抵抗値
は、抵抗値が低いスイッチ素子の抵抗値の８０乃至１０
０倍であることが望ましい。
【００１２】また、前記インピーダンス変化手段は、前
記演算増幅器と前記出力端子との間に接続されたトラン
スファゲートスイッチを有することができる。このと
き、前記インピーダンス変化手段は、前記トランスファ
ゲートスイッチを構成する２個の電界効果トランジスタ
のゲート電圧を制御する制御素子を有することができ
る。
記演算増幅器と前記出力端子との間に接続されたトラン
スファゲートスイッチを有することができる。このと
き、前記インピーダンス変化手段は、前記トランスファ
ゲートスイッチを構成する２個の電界効果トランジスタ
のゲート電圧を制御する制御素子を有することができ
る。
【００１３】更に、前記出力端子には、液晶表示装置の
容量性負荷が接続されてもよい。この場合、例えばドッ
ト反転用駆動回路又はライン反転用駆動回路として使用
されることになる。
容量性負荷が接続されてもよい。この場合、例えばドッ
ト反転用駆動回路又はライン反転用駆動回路として使用
されることになる。
【００１４】 更にまた、本発明に係る出力回路がドッ
ト反転用駆動回路として使用される場合、出力端子の短
絡によりそれらの中間電位が得られることにより、消費
電力がより一層低減される。
ト反転用駆動回路として使用される場合、出力端子の短
絡によりそれらの中間電位が得られることにより、消費
電力がより一層低減される。
【００１５】
【発明の実施の形態】以下、本発明の実施例に係る出力
回路について、添付の図面を参照して具体的に説明す
る。図１は本発明の第１の実施例に係る出力回路の構成
を示すブロック図である。第１の実施例は、液晶表示装
置のドット反転用駆動回路として使用されるものであ
る。
回路について、添付の図面を参照して具体的に説明す
る。図１は本発明の第１の実施例に係る出力回路の構成
を示すブロック図である。第１の実施例は、液晶表示装
置のドット反転用駆動回路として使用されるものであ
る。
【００１６】第１の実施例には、複数個の演算増幅器１
が設けられている。各演算増幅器１にスルーレート調整
（ＳＲＣ）信号ＢＩＡＳ＿Ｓを供給するバイアス回路２
が設けられている。各演算増幅器１は、スルーレート制
御信号ＢＩＡＳ＿Ｓに関連づけてその増幅能力（増幅
率）を変化させる。
が設けられている。各演算増幅器１にスルーレート調整
（ＳＲＣ）信号ＢＩＡＳ＿Ｓを供給するバイアス回路２
が設けられている。各演算増幅器１は、スルーレート制
御信号ＢＩＡＳ＿Ｓに関連づけてその増幅能力（増幅
率）を変化させる。
【００１７】また、各演算増幅器１の出力端には、相互
に並列に接続された２個のスイッチ素子３ａ及び３ｂが
接続されている。スイッチ素子３ａ及び３ｂは、例えば
電界効果トランジスタから構成されており、オン抵抗を
有している。スイッチ素子３ａ及び３ｂの抵抗値は相違
しており、例えば、スイッチ素子３ａの抵抗値は２０ｋ
乃至３０ｋΩ程度であり、スイッチ素子３ｂの抵抗値は
２００乃至３００Ω程度である。スイッチ素子３ａに
は、そのオン／オフを制御する制御信号Ｓ１が入力さ
れ、スイッチ素子３ｂには、そのオン／オフを制御する
制御信号Ｓ２が入力される。
に並列に接続された２個のスイッチ素子３ａ及び３ｂが
接続されている。スイッチ素子３ａ及び３ｂは、例えば
電界効果トランジスタから構成されており、オン抵抗を
有している。スイッチ素子３ａ及び３ｂの抵抗値は相違
しており、例えば、スイッチ素子３ａの抵抗値は２０ｋ
乃至３０ｋΩ程度であり、スイッチ素子３ｂの抵抗値は
２００乃至３００Ω程度である。スイッチ素子３ａに
は、そのオン／オフを制御する制御信号Ｓ１が入力さ
れ、スイッチ素子３ｂには、そのオン／オフを制御する
制御信号Ｓ２が入力される。
【００１８】更に、演算増幅器１の出力端に接続された
スイッチ素子３ａ及び３ｂの他端には、抵抗素子４及び
容量素子５がこの順で直列に接続されている。抵抗素子
４及び容量素子５が液晶表示装置のパネル負荷となって
いる。スイッチ素子３ａ及び３ｂと抵抗素子４との接続
点（出力端子）には、スイッチ素子６が接続されてい
る。スイッチ素子６は、例えばトランスファゲートスイ
ッチである。スイッチ素子６には、そのオン／オフを制
御するスタンバイ（ＳＴＢ）信号Ｓ３が入力される。ま
た、各スイッチ素子６は相互に直列に接続されており、
その一端には他方の電極が接地された容量素子（図示せ
ず）の一電極が接続されている。
スイッチ素子３ａ及び３ｂの他端には、抵抗素子４及び
容量素子５がこの順で直列に接続されている。抵抗素子
４及び容量素子５が液晶表示装置のパネル負荷となって
いる。スイッチ素子３ａ及び３ｂと抵抗素子４との接続
点（出力端子）には、スイッチ素子６が接続されてい
る。スイッチ素子６は、例えばトランスファゲートスイ
ッチである。スイッチ素子６には、そのオン／オフを制
御するスタンバイ（ＳＴＢ）信号Ｓ３が入力される。ま
た、各スイッチ素子６は相互に直列に接続されており、
その一端には他方の電極が接地された容量素子（図示せ
ず）の一電極が接続されている。
【００１９】なお、ドット反転用であるため、隣り合う
パネル負荷に接続された出力端子同士は出力反転してい
る。
パネル負荷に接続された出力端子同士は出力反転してい
る。
【００２０】また、第１の実施例には、制御信号Ｓ１、
Ｓ２及びＳ３を制御する制御回路（図示せず）が設けら
れている。
Ｓ２及びＳ３を制御する制御回路（図示せず）が設けら
れている。
【００２１】図２は演算増幅器１の構成を示す回路図で
ある。演算増幅器１には、２本の信号線１１及び１２間
に接続された差動増幅回路１３が設けられている。差動
増幅回路１３の出力端には、ＮチャネルＭＯＳトランジ
スタ１４のゲート及び容量素子１５の一端が接続されて
いる。トランジスタ１４のソースは信号線１１に接続さ
れ、ドレインは容量素子１５の他端に接続されている。
トランジスタ１４のソースと容量素子１５の他端との接
続点１６から演算増幅器１の出力信号が出力される。ま
た、差動増幅回路１３又は接続点１６と信号線１２との
間には、夫々電流源１７又は１８が接続されている。図
３は電流源１７及び１８の具体例を示す回路図である。
ある。演算増幅器１には、２本の信号線１１及び１２間
に接続された差動増幅回路１３が設けられている。差動
増幅回路１３の出力端には、ＮチャネルＭＯＳトランジ
スタ１４のゲート及び容量素子１５の一端が接続されて
いる。トランジスタ１４のソースは信号線１１に接続さ
れ、ドレインは容量素子１５の他端に接続されている。
トランジスタ１４のソースと容量素子１５の他端との接
続点１６から演算増幅器１の出力信号が出力される。ま
た、差動増幅回路１３又は接続点１６と信号線１２との
間には、夫々電流源１７又は１８が接続されている。図
３は電流源１７及び１８の具体例を示す回路図である。
【００２２】例えば、差動増幅回路１３と信号線１２と
の間には、ゲートにＳＲＣ信号ＢＩＡＳ＿Ｓが入力され
るＮチャネルＭＯＳトランジスタ１７ａが電流源１７と
して接続され、接続点１６と信号線１２との間には、ゲ
ートにＳＲＣ信号ＢＩＡＳ＿Ｓが入力されるＮチャネル
ＭＯＳトランジスタ１８ａが電流源１８として接続され
る。
の間には、ゲートにＳＲＣ信号ＢＩＡＳ＿Ｓが入力され
るＮチャネルＭＯＳトランジスタ１７ａが電流源１７と
して接続され、接続点１６と信号線１２との間には、ゲ
ートにＳＲＣ信号ＢＩＡＳ＿Ｓが入力されるＮチャネル
ＭＯＳトランジスタ１８ａが電流源１８として接続され
る。
【００２３】このように構成された演算増幅器１におい
ては、容量素子１５の容量値をＣ、電流源１７を流れる
電流の値をＩとすると、そのスルーレートは（Ｃ／Ｉ）
に比例する。
ては、容量素子１５の容量値をＣ、電流源１７を流れる
電流の値をＩとすると、そのスルーレートは（Ｃ／Ｉ）
に比例する。
【００２４】次に、演算増幅器１の動作について説明す
る。図４は演算増幅器１の動作を示すタイミングチャー
トである。
る。図４は演算増幅器１の動作を示すタイミングチャー
トである。
【００２５】ＳＲＣ信号ＢＩＡＳ＿Ｓがオンとなる以前
は、トランジスタ１７ａに流れる電流は低く、出力信号
も低いものとなっている。この状態で、出力が上昇する
際、バイアスをオンしてトランジスタ１７ａに流れる電
流を大きくする。これにより、立ち上がりを早くでき
る。
は、トランジスタ１７ａに流れる電流は低く、出力信号
も低いものとなっている。この状態で、出力が上昇する
際、バイアスをオンしてトランジスタ１７ａに流れる電
流を大きくする。これにより、立ち上がりを早くでき
る。
【００２６】次いで、出力が上昇し、安定したところ
で、ＳＲＣ信号ＢＩＡＳ＿Ｓをオフしてやり、トランジ
スタ１７ａに流れる電流を小さくさせる。
で、ＳＲＣ信号ＢＩＡＳ＿Ｓをオフしてやり、トランジ
スタ１７ａに流れる電流を小さくさせる。
【００２７】次に、ＳＲＣ信号ＢＩＡＳ＿Ｓを再びオン
させてやり、トランジスタ１７ａに流れる電流を大きく
させる。
させてやり、トランジスタ１７ａに流れる電流を大きく
させる。
【００２８】そして、出力が下降し、安定したところで
ＳＲＣ信号ＢＩＡＳ＿Ｓを再びオフとさせ、トランジス
タ１７ａに流れる電流を小さくさせる。
ＳＲＣ信号ＢＩＡＳ＿Ｓを再びオフとさせ、トランジス
タ１７ａに流れる電流を小さくさせる。
【００２９】次に、上述のように構成された第１の実施
例の出力回路の動作について説明する。図５は本発明の
第１の実施例に係る出力回路の動作を示すタイミングチ
ャートである。また、下記表１は各期間における制御信
号のオン／オフを示すものである。
例の出力回路の動作について説明する。図５は本発明の
第１の実施例に係る出力回路の動作を示すタイミングチ
ャートである。また、下記表１は各期間における制御信
号のオン／オフを示すものである。
【００３０】
【表１】
【００３１】先ず、負荷リセット期間（期間Ａ）におい
て、ＳＲＣ信号ＢＩＡＳ＿Ｓをオン、制御信号Ｓ１及び
Ｓ２をオフ、ＳＴＢ信号Ｓ３をオンとする。これによ
り、出力端子が全て短絡され、パネル負荷に充電されて
いる電荷がリセットされる。このとき、前述のように隣
り合う出力端子同士が出力反転しているため、各出力端
子間で電荷の受け渡しが行われ、それらの電位は中間電
位となる。また、演算増幅器１においては、ＳＲＣ信号
ＢＩＡＳ＿Ｓが最初のオンとなっているため、増幅能力
が高く、そのスルーレートは高い。
て、ＳＲＣ信号ＢＩＡＳ＿Ｓをオン、制御信号Ｓ１及び
Ｓ２をオフ、ＳＴＢ信号Ｓ３をオンとする。これによ
り、出力端子が全て短絡され、パネル負荷に充電されて
いる電荷がリセットされる。このとき、前述のように隣
り合う出力端子同士が出力反転しているため、各出力端
子間で電荷の受け渡しが行われ、それらの電位は中間電
位となる。また、演算増幅器１においては、ＳＲＣ信号
ＢＩＡＳ＿Ｓが最初のオンとなっているため、増幅能力
が高く、そのスルーレートは高い。
【００３２】その後、高速書込期間（期間Ｂ）におい
て、ＳＲＣ信号ＢＩＡＳ＿Ｓをオンに保持したまま、制
御信号Ｓ１及びＳ２をオン、ＳＴＢ信号Ｓ３をオフに変
更する。ＳＴＢ信号Ｓ３がオフとなるので、出力端子の
短絡が解除される。また、制御信号Ｓ１及びＳ２がオン
となるので、演算増幅器１の負荷が低下する。更に、Ｓ
ＲＣ信号ＢＩＡＳ＿Ｓはオンのままであるので、出力電
圧が高速で変化する。
て、ＳＲＣ信号ＢＩＡＳ＿Ｓをオンに保持したまま、制
御信号Ｓ１及びＳ２をオン、ＳＴＢ信号Ｓ３をオフに変
更する。ＳＴＢ信号Ｓ３がオフとなるので、出力端子の
短絡が解除される。また、制御信号Ｓ１及びＳ２がオン
となるので、演算増幅器１の負荷が低下する。更に、Ｓ
ＲＣ信号ＢＩＡＳ＿Ｓはオンのままであるので、出力電
圧が高速で変化する。
【００３３】その後、制御信号Ｓ１及びＳ３を夫々オ
ン、オフに保持したまま、ＳＲＣ信号ＢＩＡＳ＿Ｓをオ
フ、制御信号Ｓ２をオフに変更する。ＳＲＣ信号ＢＩＡ
Ｓ＿Ｓがオフとなるので、演算増幅器１の増幅能力は下
限まで低下する。また、低抵抗のスイッチ素子３ｂのた
めの制御信号Ｓ２がオフとなるので、負荷が大きくな
り、出力電圧の発振が抑制される。
ン、オフに保持したまま、ＳＲＣ信号ＢＩＡＳ＿Ｓをオ
フ、制御信号Ｓ２をオフに変更する。ＳＲＣ信号ＢＩＡ
Ｓ＿Ｓがオフとなるので、演算増幅器１の増幅能力は下
限まで低下する。また、低抵抗のスイッチ素子３ｂのた
めの制御信号Ｓ２がオフとなるので、負荷が大きくな
り、出力電圧の発振が抑制される。
【００３４】このように、本実施例によれば、演算増幅
器１と出力端子との間のインピーダンスがスイッチ素子
３ａ及び３ｂにより２段階に変化することが可能である
ので、所望の出力電圧を高速に得ることが可能である。
即ち、スルーレートが高い。また、ドット反転用駆動回
路として出力電圧の上昇開始と共に出力端子同士を短絡
させることが可能であるので、中間電位を利用すること
により消費電力を低減することが可能である。
器１と出力端子との間のインピーダンスがスイッチ素子
３ａ及び３ｂにより２段階に変化することが可能である
ので、所望の出力電圧を高速に得ることが可能である。
即ち、スルーレートが高い。また、ドット反転用駆動回
路として出力電圧の上昇開始と共に出力端子同士を短絡
させることが可能であるので、中間電位を利用すること
により消費電力を低減することが可能である。
【００３５】なお、演算増幅器１と出力端子との間のイ
ンピーダンスを変化させることができない場合には、以
下のような不具合がある。例えば、スイッチ素子３ａが
設けられていない場合には、抵抗値が２００乃至３００
Ω程度のスイッチ素子３ｂのみが存在することになるの
で、出力電圧が上昇したときに発振が生じてしまう。一
方、例えば、スイッチ素子３ｂが設けられていない場合
には、抵抗値が２０ｋ乃至３０ｋΩ程度のスイッチ素子
３ａのみが存在することになるので、出力電圧の上昇が
遅くなり、スルーレートが低くなってしまう。
ンピーダンスを変化させることができない場合には、以
下のような不具合がある。例えば、スイッチ素子３ａが
設けられていない場合には、抵抗値が２００乃至３００
Ω程度のスイッチ素子３ｂのみが存在することになるの
で、出力電圧が上昇したときに発振が生じてしまう。一
方、例えば、スイッチ素子３ｂが設けられていない場合
には、抵抗値が２０ｋ乃至３０ｋΩ程度のスイッチ素子
３ａのみが存在することになるので、出力電圧の上昇が
遅くなり、スルーレートが低くなってしまう。
【００３６】なお、スイッチ素子３ａ及び３ｂの抵抗値
は上述のようなものに、特に限定されるものではなく、
演算増幅器１の利得に応じて設定することが可能であ
る。但し、発振の防止及び高スルーレートの確保のため
には、一方の抵抗値が他方の８０倍程度以上であること
が望ましい。また、実用性を考慮すると８０乃至１００
倍程度が適当である。
は上述のようなものに、特に限定されるものではなく、
演算増幅器１の利得に応じて設定することが可能であ
る。但し、発振の防止及び高スルーレートの確保のため
には、一方の抵抗値が他方の８０倍程度以上であること
が望ましい。また、実用性を考慮すると８０乃至１００
倍程度が適当である。
【００３７】また、第１の実施例には、２個のスイッチ
素子３ａ及び３ｂが設けられているが、インピーダンス
を少なくとも２段階に変化させることができれば、例え
ば１個のスイッチ素子が設けられていてもよい。ここ
で、１個のスイッチ素子によりインピーダンスを変化さ
せる第２の実施例について説明する。図６は本発明の第
２の実施例に係る出力回路の構成を示すブロック図であ
る。なお、図６に示す第２の実施例において、図１に示
す第１の実施例と同一の構成要素には、同一の符号を付
してその詳細な説明は省略する。また、演算増幅器１等
の繰り返し設けられているものは、１個のみを図示して
いる。
素子３ａ及び３ｂが設けられているが、インピーダンス
を少なくとも２段階に変化させることができれば、例え
ば１個のスイッチ素子が設けられていてもよい。ここ
で、１個のスイッチ素子によりインピーダンスを変化さ
せる第２の実施例について説明する。図６は本発明の第
２の実施例に係る出力回路の構成を示すブロック図であ
る。なお、図６に示す第２の実施例において、図１に示
す第１の実施例と同一の構成要素には、同一の符号を付
してその詳細な説明は省略する。また、演算増幅器１等
の繰り返し設けられているものは、１個のみを図示して
いる。
【００３８】第２の実施例においては、演算増幅器１と
抵抗素子４との間にＰチャネルＭＯＳトランジスタ７ａ
及びＮチャネルＭＯＳトランジスタ７ｂからなるトラン
スファゲートスイッチ７が接続されている。トランジス
タ７ａ又は７ｂのゲートには、夫々抵抗調整用電源（制
御素子）８ａ又は８ｂが接続されている。トランジスタ
７ａ又は７ｂのゲートには、夫々抵抗調整用電源８ａ又
は８ｂから電圧が供給され、各ゲート電圧は抵抗調整用
電源８ａ又は８ｂにより制御される。
抵抗素子４との間にＰチャネルＭＯＳトランジスタ７ａ
及びＮチャネルＭＯＳトランジスタ７ｂからなるトラン
スファゲートスイッチ７が接続されている。トランジス
タ７ａ又は７ｂのゲートには、夫々抵抗調整用電源（制
御素子）８ａ又は８ｂが接続されている。トランジスタ
７ａ又は７ｂのゲートには、夫々抵抗調整用電源８ａ又
は８ｂから電圧が供給され、各ゲート電圧は抵抗調整用
電源８ａ又は８ｂにより制御される。
【００３９】図７（ａ）は抵抗調整用電源８ａ及び８ｂ
における印加電圧の関係を示すグラフ図、（ｂ）は抵抗
要請用電源８ａの印加電圧とトランスファゲートスイッ
チ７の抵抗値との関係を示すグラフ図である。なお、図
７（ａ）において、実線は抵抗調整用電源８ａによる印
加電圧を示し、破線は抵抗調整用電源８ｂによる印加電
圧を示している。
における印加電圧の関係を示すグラフ図、（ｂ）は抵抗
要請用電源８ａの印加電圧とトランスファゲートスイッ
チ７の抵抗値との関係を示すグラフ図である。なお、図
７（ａ）において、実線は抵抗調整用電源８ａによる印
加電圧を示し、破線は抵抗調整用電源８ｂによる印加電
圧を示している。
【００４０】図７（ａ）に示すように、抵抗調整用電源
８ａによる印加電圧と抵抗調整用電源８ｂによる印加電
圧との和は常にＶDDとなっている。従って、抵抗調整用
電源８ａによる印加電圧が増加すれば、その増加分だけ
抵抗調整用電源８ｂによる印加電圧が低減する。そし
て、図７（ｂ）に示すように、抵抗調整用電源８ａによ
る印加電圧の増加及び抵抗調整用電源８ｂによる印加電
圧の低減に伴って、トランスファゲートスイッチ７のオ
ン抵抗が上昇する。
８ａによる印加電圧と抵抗調整用電源８ｂによる印加電
圧との和は常にＶDDとなっている。従って、抵抗調整用
電源８ａによる印加電圧が増加すれば、その増加分だけ
抵抗調整用電源８ｂによる印加電圧が低減する。そし
て、図７（ｂ）に示すように、抵抗調整用電源８ａによ
る印加電圧の増加及び抵抗調整用電源８ｂによる印加電
圧の低減に伴って、トランスファゲートスイッチ７のオ
ン抵抗が上昇する。
【００４１】従って、例えば、抵抗調整用電源８ａによ
る印加電圧が低い図７（ｂ）中の範囲Ｄと、抵抗調整用
電源８ａによる印加電圧が高い範囲Ｅとを２段階のイン
ピーダンスとして使用することが可能である。なお、図
７（ｂ）中の範囲Ｆでは、トランジスタ７ａ及び７ｂは
共にオフ状態となる。この状態を図５中の期間Ａで利用
すればよい。
る印加電圧が低い図７（ｂ）中の範囲Ｄと、抵抗調整用
電源８ａによる印加電圧が高い範囲Ｅとを２段階のイン
ピーダンスとして使用することが可能である。なお、図
７（ｂ）中の範囲Ｆでは、トランジスタ７ａ及び７ｂは
共にオフ状態となる。この状態を図５中の期間Ａで利用
すればよい。
【００４２】なお、インピーダンスを変化させる素子と
して１個のＭＯＳトランジスタを使用することも可能で
ある。この場合も、ゲート電圧を制御することによりオ
ン抵抗を少なくとも２段階に切替えることが可能であ
る。
して１個のＭＯＳトランジスタを使用することも可能で
ある。この場合も、ゲート電圧を制御することによりオ
ン抵抗を少なくとも２段階に切替えることが可能であ
る。
【００４３】また、前述の第１及び第２の実施例は、ド
ット反転用駆動回路として使用されるものであるが、ラ
イン反転用駆動回路として使用されてもよい。この場
合、隣り合う出力端子間での出力反転は行われないの
で、スイッチ素子６は不要である。
ット反転用駆動回路として使用されるものであるが、ラ
イン反転用駆動回路として使用されてもよい。この場
合、隣り合う出力端子間での出力反転は行われないの
で、スイッチ素子６は不要である。
【００４４】更にまた、これらは全て液晶表示装置の駆
動回路として使用するものであるが、その他の装置の出
力回路として使用することも可能である。この場合、出
力端子には、パネル負荷ではなくその用途に応じて種々
の回路が接続されることになる。
動回路として使用するものであるが、その他の装置の出
力回路として使用することも可能である。この場合、出
力端子には、パネル負荷ではなくその用途に応じて種々
の回路が接続されることになる。
【００４５】
【発明の効果】以上詳述したように、本発明によれば、
出力の立ち上がり時及び立ち下がり時に演算増幅器に電
流を供給する電流供給手段及び演算増幅器と出力端子と
の間のインピーダンスを変化させるインピーダンス変化
手段を設けているので、立ち上がり又は立ち下がり以外
の時には演算増幅器への電流の供給は不要となり、消費
電力を低減することができる。また、立ち上がり時及び
立ち下がり時の演算増幅器の負荷を下げることにより、
スルーレートを向上させることができる。従って、液晶
表示装置の駆動回路として使用した場合には、液晶表示
パネル上での消費電力の低減とそれによるパネルの長寿
命化を可能とすると共に、パネル上での多少の欠陥によ
る負荷増大に対しても立ち上がり及び立ち下がりを高速
化することにより歩留まりを向上させることができる。
出力の立ち上がり時及び立ち下がり時に演算増幅器に電
流を供給する電流供給手段及び演算増幅器と出力端子と
の間のインピーダンスを変化させるインピーダンス変化
手段を設けているので、立ち上がり又は立ち下がり以外
の時には演算増幅器への電流の供給は不要となり、消費
電力を低減することができる。また、立ち上がり時及び
立ち下がり時の演算増幅器の負荷を下げることにより、
スルーレートを向上させることができる。従って、液晶
表示装置の駆動回路として使用した場合には、液晶表示
パネル上での消費電力の低減とそれによるパネルの長寿
命化を可能とすると共に、パネル上での多少の欠陥によ
る負荷増大に対しても立ち上がり及び立ち下がりを高速
化することにより歩留まりを向上させることができる。
【図１】本発明の第１の実施例に係る出力回路の構成を
示すブロック図である。
示すブロック図である。
【図２】演算増幅器１の構成を示す回路図である。
【図３】電流源１７及び１８の具体例を示す回路図であ
る。
る。
【図４】演算増幅器１の動作を示すタイミングチャート
である。
である。
【図５】本発明の第１の実施例に係る出力回路の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【図６】本発明の第２の実施例に係る出力回路の構成を
示すブロック図である。
示すブロック図である。
【図７】（ａ）は抵抗調整用電源８ａ及び８ｂにおける
印加電圧の関係を示すグラフ図、（ｂ）は抵抗要請用電
源８ａの印加電圧とトランスファゲートスイッチ７の抵
抗値との関係を示すグラフ図である。
印加電圧の関係を示すグラフ図、（ｂ）は抵抗要請用電
源８ａの印加電圧とトランスファゲートスイッチ７の抵
抗値との関係を示すグラフ図である。
【図８】従来のドット反転用駆動回路の構成を示すブロ
ック図である。
ック図である。
【図９】従来のドット反転用駆動回路の動作を示すタイ
ミングチャートである。
ミングチャートである。
１、５１；演算増幅器
２；バイアス回路
３ａ、３ｂ、６、５３；スイッチ素子
４、５４；抵抗素子
５、１５、５５；容量素子
７；トランスファゲートスイッチ
７ａ、７ｂ、１４、１７ａ、１８ａ；ＭＯＳトランジス
タ ８ａ、８ｂ；抵抗調整用電源 １１、１２；信号線 １３；差動増幅回路 １６；接続点 １７、１８；電流源
タ ８ａ、８ｂ；抵抗調整用電源 １１、１２；信号線 １３；差動増幅回路 １６；接続点 １７、１８；電流源
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
G09G 3/20 611
G09G 3/20 621
G09G 3/36
Claims (6)
- 【請求項１】 複数の演算増幅器と、この演算増幅器か
らの出力信号の状態が遷移している遷移期間中に前記演
算増幅器に電流を供給する複数の電流供給手段と、前記
演算増幅器と出力端子との間のインピーダンスを変化さ
せる複数のインピーダンス変化手段と、複数個の前記出
力端子を相互に短絡する短絡手段と、を有し、前記遷移
期間中には、前記短絡手段が前記複数の出力端子同士を
短絡する第１の状態となった後、前記短絡手段が前記出
力端子同士を相互に絶縁すると共に前記インピーダンス
変化手段が前記演算増幅器と前記出力端子との間のイン
ピーダンスを第１の値とする第２の状態となり、前記遷
移期間以外の期間中には前記短絡手段が前記出力端子同
士を相互に絶縁したまま前記インピーダンス変化手段が
前記演算増幅器と前記出力端子との間のインピーダンス
を前記第１の値よりも高い第２の値とする第３の状態と
なることを特徴とする出力回路。 - 【請求項２】 前記インピーダンス変化手段は、前記演
算増幅器と前記出力端子との間に相互に並列に接続され
抵抗値が相違する２個のスイッチ素子を有することを特
徴とする請求項１に記載の出力回路。 - 【請求項３】 ２個の前記スイッチ素子のうち抵抗値が
高いスイッチ素子の抵抗値は、抵抗値が低いスイッチ素
子の抵抗値の８０乃至１００倍であることを特徴とする
請求項２に記載の出力回路。 - 【請求項４】 前記インピーダンス変化手段は、前記演
算増幅器と前記出力端子との間に接続されたトランスフ
ァゲートスイッチを有することを特徴とする請求項１に
記載の出力回路。 - 【請求項５】 前記インピーダンス変化手段は、前記ト
ランスファゲートスイッチを構成する２個の電界効果ト
ランジスタのゲート電圧を制御する制御素子を有するこ
とを特徴とする請求項４に記載の出力回路。 - 【請求項６】 前記出力端子には、液晶表示装置の容量
性負荷が接続されることを特徴とする請求項１乃至５の
いずれか１項に記載の出力回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09730099A JP3478989B2 (ja) | 1999-04-05 | 1999-04-05 | 出力回路 |
| TW089106176A TW538399B (en) | 1999-04-05 | 2000-04-01 | Output circuit |
| US09/541,596 US6496175B1 (en) | 1999-04-05 | 2000-04-03 | Output circuit |
| KR10-2000-0017554A KR100375259B1 (ko) | 1999-04-05 | 2000-04-04 | 출력 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09730099A JP3478989B2 (ja) | 1999-04-05 | 1999-04-05 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295044A JP2000295044A (ja) | 2000-10-20 |
| JP3478989B2 true JP3478989B2 (ja) | 2003-12-15 |
Family
ID=14188651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09730099A Expired - Fee Related JP3478989B2 (ja) | 1999-04-05 | 1999-04-05 | 出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6496175B1 (ja) |
| JP (1) | JP3478989B2 (ja) |
| KR (1) | KR100375259B1 (ja) |
| TW (1) | TW538399B (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3704003B2 (ja) * | 1999-08-16 | 2005-10-05 | 株式会社東芝 | 無線基地局装置、無線端末装置及び情報通信方法 |
| JP3759394B2 (ja) * | 2000-09-29 | 2006-03-22 | 株式会社東芝 | 液晶駆動回路および負荷駆動回路 |
| JP3791354B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
| KR100438785B1 (ko) * | 2002-02-23 | 2004-07-05 | 삼성전자주식회사 | 슬루 레이트 (ｓｌｅｗ ｒａｔｅ)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법 |
| GB0215721D0 (en) * | 2002-07-06 | 2002-08-14 | Koninkl Philips Electronics Nv | Matrix display and method of driving a matrix display |
| KR100486254B1 (ko) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법 |
| JP3847241B2 (ja) | 2002-10-01 | 2006-11-22 | Ｎｅｃエレクトロニクス株式会社 | 演算増幅器 |
| US7429972B2 (en) * | 2003-09-10 | 2008-09-30 | Samsung Electronics Co., Ltd. | High slew-rate amplifier circuit for TFT-LCD system |
| JP4515821B2 (ja) | 2004-05-25 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 駆動回路、動作状態検出回路及び表示装置 |
| JP4082398B2 (ja) | 2004-09-07 | 2008-04-30 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
| JP4400403B2 (ja) * | 2004-10-06 | 2010-01-20 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
| KR100699829B1 (ko) * | 2004-12-09 | 2007-03-27 | 삼성전자주식회사 | 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법 |
| US8485979B2 (en) | 2004-12-17 | 2013-07-16 | Medtronic, Inc. | System and method for monitoring or treating nervous system disorders |
| EP1833558B1 (en) * | 2004-12-17 | 2011-10-05 | Medtronic, Inc. | System for monitoring or treating nervous system disorders |
| US20070239230A1 (en) * | 2004-12-17 | 2007-10-11 | Medtronic, Inc. | System and method for regulating cardiac triggered therapy to the brain |
| US8108038B2 (en) | 2004-12-17 | 2012-01-31 | Medtronic, Inc. | System and method for segmenting a cardiac signal based on brain activity |
| US8112148B2 (en) | 2004-12-17 | 2012-02-07 | Medtronic, Inc. | System and method for monitoring cardiac signal activity in patients with nervous system disorders |
| US8214035B2 (en) * | 2004-12-17 | 2012-07-03 | Medtronic, Inc. | System and method for utilizing brain state information to modulate cardiac therapy |
| US8209009B2 (en) | 2004-12-17 | 2012-06-26 | Medtronic, Inc. | System and method for segmenting a cardiac signal based on brain stimulation |
| US8112153B2 (en) | 2004-12-17 | 2012-02-07 | Medtronic, Inc. | System and method for monitoring or treating nervous system disorders |
| US8209019B2 (en) * | 2004-12-17 | 2012-06-26 | Medtronic, Inc. | System and method for utilizing brain state information to modulate cardiac therapy |
| US8108046B2 (en) * | 2004-12-17 | 2012-01-31 | Medtronic, Inc. | System and method for using cardiac events to trigger therapy for treating nervous system disorders |
| US7928953B2 (en) | 2005-03-29 | 2011-04-19 | Panasonic Corporation | Display driver circuit |
| JP4731195B2 (ja) * | 2005-04-07 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法 |
| KR100721578B1 (ko) * | 2005-04-29 | 2007-05-23 | 삼성에스디아이 주식회사 | 유기전계발광장치의 직류 안정화 회로 및 이를 이용하는전원 공급 장치 |
| KR100717278B1 (ko) | 2005-05-31 | 2007-05-15 | 삼성전자주식회사 | 슬루 레이트 조절이 가능한 소스 드라이버 |
| KR100790492B1 (ko) | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
| KR100712553B1 (ko) | 2006-02-22 | 2007-05-02 | 삼성전자주식회사 | 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법 |
| KR100795687B1 (ko) * | 2006-06-19 | 2008-01-21 | 삼성전자주식회사 | 소스 드라이버의 출력 회로 및 방법 |
| US8115755B2 (en) * | 2006-09-28 | 2012-02-14 | Intersil Americas Inc. | Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays |
| KR101378054B1 (ko) * | 2006-12-29 | 2014-03-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101326582B1 (ko) * | 2006-12-29 | 2013-11-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8000788B2 (en) | 2007-04-27 | 2011-08-16 | Medtronic, Inc. | Implantable medical device for treating neurological conditions including ECG sensing |
| JP2009008948A (ja) * | 2007-06-28 | 2009-01-15 | Nec Electronics Corp | データ線の駆動回路と駆動方法 |
| KR100867084B1 (ko) * | 2007-07-03 | 2008-11-04 | 주식회사 동부하이텍 | 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법 |
| JP4386116B2 (ja) * | 2007-08-27 | 2009-12-16 | セイコーエプソン株式会社 | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 |
| KR100893392B1 (ko) * | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 |
| US7663439B2 (en) * | 2007-12-06 | 2010-02-16 | Himax Technologies Limited | Operational amplifier |
| JP5354899B2 (ja) * | 2007-12-26 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
| JP2009300866A (ja) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | 駆動回路および表示装置 |
| US8411015B2 (en) * | 2008-12-22 | 2013-04-02 | Himax Technologies Limited | Operational amplifier, source driver of a display, and method for controlling the operational amplifier thereof |
| CN102414732B (zh) * | 2009-11-12 | 2015-05-06 | 松下电器产业株式会社 | 驱动电压生成电路 |
| JP5484106B2 (ja) * | 2010-02-02 | 2014-05-07 | 株式会社フォトロン | アナログ高速増幅器及びそれを使用するイメージセンサ |
| JP2017181701A (ja) * | 2016-03-30 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
| KR101731032B1 (ko) * | 2016-06-14 | 2017-04-27 | 주식회사 이노액시스 | 고속 충방전이 가능한 소스 드라이버 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0208433A2 (en) | 1985-07-05 | 1987-01-14 | Robert G. Irvine | Response-gain independent amplifier |
| NL8701515A (nl) | 1987-06-29 | 1989-01-16 | Hollandse Signaalapparaten Bv | Geschakelde helixvoeding voor een twt. |
| US5283477A (en) * | 1989-08-31 | 1994-02-01 | Sharp Kabushiki Kaisha | Common driver circuit |
| JPH05224621A (ja) * | 1992-02-14 | 1993-09-03 | Toshiba Corp | 液晶パネル駆動電源用半導体装置 |
| JP3234043B2 (ja) * | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
| JP3171418B2 (ja) | 1994-01-31 | 2001-05-28 | 富士通株式会社 | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 |
| US5528256A (en) | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| JP2993461B2 (ja) * | 1997-04-28 | 1999-12-20 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
-
1999
- 1999-04-05 JP JP09730099A patent/JP3478989B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-01 TW TW089106176A patent/TW538399B/zh not_active IP Right Cessation
- 2000-04-03 US US09/541,596 patent/US6496175B1/en not_active Expired - Lifetime
- 2000-04-04 KR KR10-2000-0017554A patent/KR100375259B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW538399B (en) | 2003-06-21 |
| JP2000295044A (ja) | 2000-10-20 |
| KR100375259B1 (ko) | 2003-03-08 |
| US6496175B1 (en) | 2002-12-17 |
| KR20010029617A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3478989B2 (ja) | 出力回路 | |
| US7903078B2 (en) | Data driver and display device | |
| JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| US6157360A (en) | System and method for driving columns of an active matrix display | |
| US6731170B2 (en) | Source drive amplifier of a liquid crystal display | |
| JP4515821B2 (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
| US7863982B2 (en) | Driving circuit capable of enhancing response speed and related method | |
| TW581945B (en) | Power supply and display apparatus including thereof | |
| US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
| JP2005192260A (ja) | 高スルーレート差動増幅回路 | |
| WO1998040873A9 (en) | System and method for driving columns of an active matrix display | |
| TW522362B (en) | Liquid-crystal display panel drive power supply and method for reducing the power consumption of same | |
| US6476591B2 (en) | Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same | |
| WO2010018706A1 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
| US7746126B2 (en) | Load driving circuit | |
| US20040056832A1 (en) | Driving circuit and voltage generating circuit and display using the same | |
| US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
| TWI355799B (en) | Output stage circuit and operational amplifier | |
| JP2000010533A (ja) | 液晶表示装置 | |
| JP3398573B2 (ja) | 差動増幅装置 | |
| JP3440917B2 (ja) | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 | |
| JPH11296143A (ja) | アナログバッファおよび表示装置 | |
| JP4846819B2 (ja) | データドライバ及び表示装置 | |
| JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
| JP4542633B2 (ja) | 負荷駆動回路および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |